JP2001291877A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2001291877A JP2001291877A JP2000103721A JP2000103721A JP2001291877A JP 2001291877 A JP2001291877 A JP 2001291877A JP 2000103721 A JP2000103721 A JP 2000103721A JP 2000103721 A JP2000103721 A JP 2000103721A JP 2001291877 A JP2001291877 A JP 2001291877A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pad
- solid
- circuit
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 125
- 230000010354 integration Effects 0.000 claims abstract description 19
- 238000003384 imaging method Methods 0.000 claims description 30
- 108091008695 photoreceptors Proteins 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 14
- 230000000875 corresponding effect Effects 0.000 description 7
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 241001125929 Trisopterus luscus Species 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 容易に受光素子の数を増加させることがで
き、安価かつ高効率に製造することができる固体撮像装
置を提供する。 【解決手段】 固体撮像装置１は、第１の基板１０およ
び第２の基板２０を備えている。第１の基板１０上に
は、フォトダイオードＰＤ1〜ＰＤNが２次元状に配列さ
れて形成されており、また、バンプ接続用のパッドＰ
C(1)〜ＰC(N)およびＰ Aが形成されている。第２の基板
２０上には、積分回路２１1〜２１N、ホールド回路２２
1〜２２N、スイッチ素子２３1〜２３Nおよび制御回路２
４が形成されており、また、バンプ接続用のパッドＰ
in(1)〜Ｐin(N)およびＰGND1が形成されている。第１の
基板１０上のパッドＰC(n)と第２の基板２０上のパッド
Ｐin(n)とは互いにバンプ接続される。また、第１の基
板１０上のパッドＰAと第２の基板２０上のパッドＰ
GND1とは互いにバンプ接続される。
き、安価かつ高効率に製造することができる固体撮像装
置を提供する。 【解決手段】 固体撮像装置１は、第１の基板１０およ
び第２の基板２０を備えている。第１の基板１０上に
は、フォトダイオードＰＤ1〜ＰＤNが２次元状に配列さ
れて形成されており、また、バンプ接続用のパッドＰ
C(1)〜ＰC(N)およびＰ Aが形成されている。第２の基板
２０上には、積分回路２１1〜２１N、ホールド回路２２
1〜２２N、スイッチ素子２３1〜２３Nおよび制御回路２
４が形成されており、また、バンプ接続用のパッドＰ
in(1)〜Ｐin(N)およびＰGND1が形成されている。第１の
基板１０上のパッドＰC(n)と第２の基板２０上のパッド
Ｐin(n)とは互いにバンプ接続される。また、第１の基
板１０上のパッドＰAと第２の基板２０上のパッドＰ
GND1とは互いにバンプ接続される。
Description
【０００１】
【発明の属する技術分野】本発明は、配列された複数の
受光素子を有する固体撮像装置に関するものである。
受光素子を有する固体撮像装置に関するものである。
【０００２】
【従来の技術】固体撮像装置は、複数の受光素子および
複数の積分回路等を有している。各受光素子は、受光し
た光の光量に応じた電流信号を出力し、各積分回路は、
対応する受光素子から出力された電流信号を入力し、こ
の電流信号の電荷を蓄積して、この蓄積された電荷の量
に応じた電圧信号を出力する。そして、１次元状または
２次元状に配列された複数の受光素子それぞれに対応し
て積分回路から出力される電圧信号の値の分布が撮像結
果として得られる。
複数の積分回路等を有している。各受光素子は、受光し
た光の光量に応じた電流信号を出力し、各積分回路は、
対応する受光素子から出力された電流信号を入力し、こ
の電流信号の電荷を蓄積して、この蓄積された電荷の量
に応じた電圧信号を出力する。そして、１次元状または
２次元状に配列された複数の受光素子それぞれに対応し
て積分回路から出力される電圧信号の値の分布が撮像結
果として得られる。
【０００３】
【発明が解決しようとする課題】このような固体撮像装
置は、複数の受光素子および複数の積分回路等を１つの
基板上に集積化することも可能であり、集積化すること
で性能向上・コスト低減を期待し得るとも考えられる。
しかし、これらを１つの基板上に集積化することは以下
のような問題点を有していることを本願発明者は見出し
た。
置は、複数の受光素子および複数の積分回路等を１つの
基板上に集積化することも可能であり、集積化すること
で性能向上・コスト低減を期待し得るとも考えられる。
しかし、これらを１つの基板上に集積化することは以下
のような問題点を有していることを本願発明者は見出し
た。
【０００４】基板上の受光素子は、特性が重視される一
方で、微細化が要求されることが少ないので、受光素子
を形成する為の製造プロセスとしてアライメントを用い
たプロセスが採用される。これに対して、基板上の積分
回路等のＣＭＯＳ回路は高集積化・微細化が要求される
ので、積分回路等を形成する為の製造プロセスとしてス
テッパを用いた微細加工プロセスが採用される。また、
固体撮像装置の用途が異なると、積分回路等のＣＭＯＳ
回路の回路構成は異なるのに対して、受光素子が配列さ
れた受光部の構成は異なることはない。このように、受
光素子と積分回路等のＣＭＯＳ回路とでは採用される製
造プロセスが異なり、また、積分回路等のＣＭＯＳ回路
の回路構成のみが設計変更の頻度が高いことから、両者
を１つの基板上に形成することは製造効率が悪く、却っ
てコスト高を招く。
方で、微細化が要求されることが少ないので、受光素子
を形成する為の製造プロセスとしてアライメントを用い
たプロセスが採用される。これに対して、基板上の積分
回路等のＣＭＯＳ回路は高集積化・微細化が要求される
ので、積分回路等を形成する為の製造プロセスとしてス
テッパを用いた微細加工プロセスが採用される。また、
固体撮像装置の用途が異なると、積分回路等のＣＭＯＳ
回路の回路構成は異なるのに対して、受光素子が配列さ
れた受光部の構成は異なることはない。このように、受
光素子と積分回路等のＣＭＯＳ回路とでは採用される製
造プロセスが異なり、また、積分回路等のＣＭＯＳ回路
の回路構成のみが設計変更の頻度が高いことから、両者
を１つの基板上に形成することは製造効率が悪く、却っ
てコスト高を招く。
【０００５】そこで、受光素子を第１の基板上に形成
し、積分回路等のＣＭＯＳ回路を第２の基板上に形成し
て、各々を最適の製造プロセスで製造するとともに、第
２の基板上の回路構成のみを用途に応じて設計変更する
ことにより、固体撮像装置の全体として製造効率を高く
することができ、コストを安くすることができると期待
され得る。この場合、第１の基板と第２の基板との間は
一般にワイヤボンディングにより電気的に接続される。
し、積分回路等のＣＭＯＳ回路を第２の基板上に形成し
て、各々を最適の製造プロセスで製造するとともに、第
２の基板上の回路構成のみを用途に応じて設計変更する
ことにより、固体撮像装置の全体として製造効率を高く
することができ、コストを安くすることができると期待
され得る。この場合、第１の基板と第２の基板との間は
一般にワイヤボンディングにより電気的に接続される。
【０００６】ところで、固体撮像装置は、画素数（すな
わち、受光素子の数）の増加が要求されている。第１の
基板上に形成される受光素子の数が増加すると、これに
伴って、第１の基板と第２の基板との間のワイヤボンデ
ィングの数も増加し、さらに、比較的大きな面積を必要
とするボンディングパッドの数も増加する。したがっ
て、固体撮像装置を第１の基板および第２の基板とに分
けて構成した場合に、受光素子の数が増加すれば、物理
的に実現が困難となり、或いは、第１の基板および第２
の基板の双方とも面積が大きくならざるを得ず、コスト
が高くなってしまう。
わち、受光素子の数）の増加が要求されている。第１の
基板上に形成される受光素子の数が増加すると、これに
伴って、第１の基板と第２の基板との間のワイヤボンデ
ィングの数も増加し、さらに、比較的大きな面積を必要
とするボンディングパッドの数も増加する。したがっ
て、固体撮像装置を第１の基板および第２の基板とに分
けて構成した場合に、受光素子の数が増加すれば、物理
的に実現が困難となり、或いは、第１の基板および第２
の基板の双方とも面積が大きくならざるを得ず、コスト
が高くなってしまう。
【０００７】本発明は、上記問題点を解消する為になさ
れたものであり、容易に受光素子の数を増加させること
ができ、安価かつ高効率に製造することができる固体撮
像装置を提供することを目的とする。
れたものであり、容易に受光素子の数を増加させること
ができ、安価かつ高効率に製造することができる固体撮
像装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明に係る固体撮像装
置は、(1) 各々受光した光の光量に応じた電流信号を出
力する複数の受光素子が形成された第１の基板と、(2)
この第１の基板とバンプ接続され、第１の基板の複数の
受光素子それぞれから出力された電流信号をバンプ接続
を介して入力し、この電流信号を電圧信号に変換してこ
の電圧信号を出力する複数の積分回路が形成された第２
の基板と、を備えることを特徴とする。
置は、(1) 各々受光した光の光量に応じた電流信号を出
力する複数の受光素子が形成された第１の基板と、(2)
この第１の基板とバンプ接続され、第１の基板の複数の
受光素子それぞれから出力された電流信号をバンプ接続
を介して入力し、この電流信号を電圧信号に変換してこ
の電圧信号を出力する複数の積分回路が形成された第２
の基板と、を備えることを特徴とする。
【０００９】この固体撮像装置によれば、第１の基板上
の各受光素子から受光量に応じて出力された電流信号
は、互いにバンプ接続された第１の基板のパッドおよび
第２の基板のパッドを経て、第２の基板上の積分回路の
入力端に入力し、積分回路において電圧信号に変換され
る。このように本発明に係る固体撮像装置は、一方の第
１の基板上に受光素子が形成され、他方の第２の基板上
に積分回路が形成されており、第１の基板と第２の基板
とが互いにバンプ接続されている。
の各受光素子から受光量に応じて出力された電流信号
は、互いにバンプ接続された第１の基板のパッドおよび
第２の基板のパッドを経て、第２の基板上の積分回路の
入力端に入力し、積分回路において電圧信号に変換され
る。このように本発明に係る固体撮像装置は、一方の第
１の基板上に受光素子が形成され、他方の第２の基板上
に積分回路が形成されており、第１の基板と第２の基板
とが互いにバンプ接続されている。
【００１０】したがって、第１の基板および第２の基板
それぞれは、各々にとって好適な製造プロセスを用いて
製造することができる。また、用途が異なっても第１の
基板は同一設計で製造することができるのに対して、用
途に応じて第２の基板のみを適切な設計の下に製造する
ことができる。また、画素数（すなわち、受光素子の
数）が増加してパッドの数が増加しても、第１の基板と
第２の基板とを互いにバンプ接続することにより、第１
の基板および第２の基板それぞれのバンプ接続用のパッ
ドを２次元状に配置することができる。
それぞれは、各々にとって好適な製造プロセスを用いて
製造することができる。また、用途が異なっても第１の
基板は同一設計で製造することができるのに対して、用
途に応じて第２の基板のみを適切な設計の下に製造する
ことができる。また、画素数（すなわち、受光素子の
数）が増加してパッドの数が増加しても、第１の基板と
第２の基板とを互いにバンプ接続することにより、第１
の基板および第２の基板それぞれのバンプ接続用のパッ
ドを２次元状に配置することができる。
【００１１】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施の形態を詳細に説明する。なお、図面の説明にお
いて同一の要素には同一の符号を付し、重複する説明を
省略する。以下では、Ｎは２以上の整数であり、ｎは特
に言及しない限り１〜Ｎの範囲内の任意の整数である。
の実施の形態を詳細に説明する。なお、図面の説明にお
いて同一の要素には同一の符号を付し、重複する説明を
省略する。以下では、Ｎは２以上の整数であり、ｎは特
に言及しない限り１〜Ｎの範囲内の任意の整数である。
【００１２】図１は、本実施形態に係る固体撮像装置１
の回路構成図である。この固体撮像装置１は、第１の基
板１０および第２の基板２０を備えている。第１の基板
１０上には、Ｎ個のフォトダイオード（受光素子）ＰＤ
1〜ＰＤNが１次元状または２次元状に配列されて形成さ
れており、また、バンプ接続用のパッドＰC(1)〜ＰC( N)
およびＰAが形成されている。第２の基板２０上には、
Ｎ個の積分回路２１1〜２１N、Ｎ個のホールド回路２２
1〜２２N、Ｎ個のスイッチ素子２３1〜２３Nおよび制御
回路２４が形成されている。また、第２の基板２０上に
は、バンプ接続用のパッドＰin(1)〜Ｐin(N)およびＰ
GND1が形成されており、さらに、固体撮像装置１の外部
との間の接続に用いられるパッドＰGND2、ＰVCC、Ｐout
およびＰco ntが形成されている。第１の基板１０上のパ
ッドＰC(n)と第２の基板２０上のパッドＰin(n)とは互
いにバンプ接続される。また、第１の基板１０上のパッ
ドＰAと第２の基板２０上のパッドＰGND1とは互いにバ
ンプ接続される。
の回路構成図である。この固体撮像装置１は、第１の基
板１０および第２の基板２０を備えている。第１の基板
１０上には、Ｎ個のフォトダイオード（受光素子）ＰＤ
1〜ＰＤNが１次元状または２次元状に配列されて形成さ
れており、また、バンプ接続用のパッドＰC(1)〜ＰC( N)
およびＰAが形成されている。第２の基板２０上には、
Ｎ個の積分回路２１1〜２１N、Ｎ個のホールド回路２２
1〜２２N、Ｎ個のスイッチ素子２３1〜２３Nおよび制御
回路２４が形成されている。また、第２の基板２０上に
は、バンプ接続用のパッドＰin(1)〜Ｐin(N)およびＰ
GND1が形成されており、さらに、固体撮像装置１の外部
との間の接続に用いられるパッドＰGND2、ＰVCC、Ｐout
およびＰco ntが形成されている。第１の基板１０上のパ
ッドＰC(n)と第２の基板２０上のパッドＰin(n)とは互
いにバンプ接続される。また、第１の基板１０上のパッ
ドＰAと第２の基板２０上のパッドＰGND1とは互いにバ
ンプ接続される。
【００１３】フォトダイオードＰＤnのカソード端子
は、第１の基板１０上のバンプ接続用のパッドＰC(n)に
接続されている。各フォトダイオードＰＤnのアノード
端子は、第１の基板１０上のバンプ接続用のパッドＰA
に共通に接続されている。フォトダイオードＰＤnは、
受光した光の光量に応じた電流信号をパッドＰC(n)に出
力する。
は、第１の基板１０上のバンプ接続用のパッドＰC(n)に
接続されている。各フォトダイオードＰＤnのアノード
端子は、第１の基板１０上のバンプ接続用のパッドＰA
に共通に接続されている。フォトダイオードＰＤnは、
受光した光の光量に応じた電流信号をパッドＰC(n)に出
力する。
【００１４】積分回路２１nは、第２の基板２０上のバ
ンプ接続用のパッドＰin(n)に入力端が接続されてお
り、この入力端と出力端との間にアンプＡ１を有し、こ
のアンプＡ１の反転入力端子と出力端子との間に並列的
に容量素子Ｃ１およびスイッチ素子ＳＷ１を有してい
る。各積分回路２１nのアンプＡ１の非反転入力端子
は、パッドＰVCCに共通に接続されている。この積分回
路２１nは、スイッチ素子ＳＷ１が閉じているときに容
量素子Ｃ１を放電して初期化し、スイッチ素子ＳＷ１が
開いているときに、入力端に入力した電荷を容量素子Ｃ
１に蓄積して、その蓄積された電荷の量に応じた電圧信
号を出力端から出力する。
ンプ接続用のパッドＰin(n)に入力端が接続されてお
り、この入力端と出力端との間にアンプＡ１を有し、こ
のアンプＡ１の反転入力端子と出力端子との間に並列的
に容量素子Ｃ１およびスイッチ素子ＳＷ１を有してい
る。各積分回路２１nのアンプＡ１の非反転入力端子
は、パッドＰVCCに共通に接続されている。この積分回
路２１nは、スイッチ素子ＳＷ１が閉じているときに容
量素子Ｃ１を放電して初期化し、スイッチ素子ＳＷ１が
開いているときに、入力端に入力した電荷を容量素子Ｃ
１に蓄積して、その蓄積された電荷の量に応じた電圧信
号を出力端から出力する。
【００１５】ホールド回路２２nは、積分回路２１nの出
力端に入力端が接続されており、この入力端と出力端と
の間に順にスイッチ素子ＳＷ２およびアンプＡ２を有
し、また、スイッチ素子ＳＷ２とアンプＡ２との間の接
続点に一端が接続された容量素子Ｃ２を有している。各
ホールド回路２２nの容量素子Ｃ２の他端は、バンプ接
続用のパッドＰGND1に共通に接続され、また、パッドＰ
GND2にも共通に接続されている。このホールド回路２２
nは、スイッチ素子ＳＷ２が閉じているときに入力端に
入力した電圧信号を容量素子Ｃ２に記憶し、スイッチ素
子ＳＷ２が開いた後も容量素子Ｃ２に記憶されている電
圧信号をアンプＡ２を介して出力端から出力する。
力端に入力端が接続されており、この入力端と出力端と
の間に順にスイッチ素子ＳＷ２およびアンプＡ２を有
し、また、スイッチ素子ＳＷ２とアンプＡ２との間の接
続点に一端が接続された容量素子Ｃ２を有している。各
ホールド回路２２nの容量素子Ｃ２の他端は、バンプ接
続用のパッドＰGND1に共通に接続され、また、パッドＰ
GND2にも共通に接続されている。このホールド回路２２
nは、スイッチ素子ＳＷ２が閉じているときに入力端に
入力した電圧信号を容量素子Ｃ２に記憶し、スイッチ素
子ＳＷ２が開いた後も容量素子Ｃ２に記憶されている電
圧信号をアンプＡ２を介して出力端から出力する。
【００１６】スイッチ素子２３nは、ホールド回路２２n
の出力端とパッドＰoutとの間に設けられている。スイ
ッチ２３1〜２３Nそれぞれは、制御回路２４により制御
されて順次に閉じて、ホールド回路２２1〜２２Nそれぞ
れ出力端から出力される電圧信号をパッドＰoutへ出力
する。制御回路２４は、外部よりパッドＰcontに入力し
た制御信号に基づいて、積分回路２１nのスイッチ素子
ＳＷ１、ホールド回路２２nのスイッチ素子ＳＷ２およ
びスイッチ素子２３nそれぞれの開閉を制御する。
の出力端とパッドＰoutとの間に設けられている。スイ
ッチ２３1〜２３Nそれぞれは、制御回路２４により制御
されて順次に閉じて、ホールド回路２２1〜２２Nそれぞ
れ出力端から出力される電圧信号をパッドＰoutへ出力
する。制御回路２４は、外部よりパッドＰcontに入力し
た制御信号に基づいて、積分回路２１nのスイッチ素子
ＳＷ１、ホールド回路２２nのスイッチ素子ＳＷ２およ
びスイッチ素子２３nそれぞれの開閉を制御する。
【００１７】図２は、本実施形態に係る固体撮像装置１
の第１の基板１０におけるＮ個のフォトダイオードＰＤ
1〜ＰＤNならびにバンプ接続用のパッドＰC(1)〜ＰC(N)
およびＰAのレイアウトの１例を示す図である。この図
に示すように、Ｎ個のフォトダイオードＰＤ1〜ＰＤNは
２次元配列されて受光面を構成している。この図におい
て受光面の右方に、第１の基板２０とバンプ接続するた
めのパッドＰC(1)〜Ｐ C(N)およびＰAが２次元状に配列
されている。フォトダイオードＰＤnとパッドＰ C(n)と
の間の配線は、微細加工配線技術を用いてフォトダイオ
ード配列間に形成されている。なお、第２の基板２０に
おけるバンプ接続用のパッドＰin(1)〜Ｐi n(N)およびＰ
GND1は、パッドＰin(n)がパッドＰC(n)とバンプ接続さ
れ且つパッドＰGND1がパッドＰAとバンプ接続されるよ
う配置されている。
の第１の基板１０におけるＮ個のフォトダイオードＰＤ
1〜ＰＤNならびにバンプ接続用のパッドＰC(1)〜ＰC(N)
およびＰAのレイアウトの１例を示す図である。この図
に示すように、Ｎ個のフォトダイオードＰＤ1〜ＰＤNは
２次元配列されて受光面を構成している。この図におい
て受光面の右方に、第１の基板２０とバンプ接続するた
めのパッドＰC(1)〜Ｐ C(N)およびＰAが２次元状に配列
されている。フォトダイオードＰＤnとパッドＰ C(n)と
の間の配線は、微細加工配線技術を用いてフォトダイオ
ード配列間に形成されている。なお、第２の基板２０に
おけるバンプ接続用のパッドＰin(1)〜Ｐi n(N)およびＰ
GND1は、パッドＰin(n)がパッドＰC(n)とバンプ接続さ
れ且つパッドＰGND1がパッドＰAとバンプ接続されるよ
う配置されている。
【００１８】図３は、本実施形態に係る固体撮像装置１
の斜視図である。図４は、本実施形態に係る固体撮像装
置１の側断面図である。これらの図では、第１の基板１
０の上面にフォトダイオードＰＤnならびにバンプ接続
用のパッドＰC(n)およびＰAが形成されている。また、
第２の基板２０の下面に、積分回路２１n、ホールド回
路２２n、スイッチ素子２３n、制御回路２４、バンプ接
続用のパッドＰin(n)およびＰGND1、ならびに、外部と
の接続に用いられるパッドＰGND2、ＰVCC、Ｐoutおよび
Ｐcontが形成されている。そして、第１の基板１０と第
２の基板２０とは各々の対応するパッドがバンプ３０に
よりバンプ接続されている。
の斜視図である。図４は、本実施形態に係る固体撮像装
置１の側断面図である。これらの図では、第１の基板１
０の上面にフォトダイオードＰＤnならびにバンプ接続
用のパッドＰC(n)およびＰAが形成されている。また、
第２の基板２０の下面に、積分回路２１n、ホールド回
路２２n、スイッチ素子２３n、制御回路２４、バンプ接
続用のパッドＰin(n)およびＰGND1、ならびに、外部と
の接続に用いられるパッドＰGND2、ＰVCC、Ｐoutおよび
Ｐcontが形成されている。そして、第１の基板１０と第
２の基板２０とは各々の対応するパッドがバンプ３０に
よりバンプ接続されている。
【００１９】この固体撮像装置１では、外部よりパッド
ＰGND2を経て、第２の基板２０上のホールド回路２２n
の容量素子Ｃ２に接地電位が供給され、更に、互いにバ
ンプ接続された第２の基板２０のパッドＰGND1および第
１の基板１０のパッドＰAを経て、第１の基板１０上の
フォトダイオードＰＤnのアノード端子に接地電位が供
給される。外部よりパッドＰVCCを経て、第２の基板２
０上の積分回路２１nのアンプＡ１の非反転入力端子に
基準電位が供給される。また、外部よりパッドＰ contを
経て、第２の基板２０上の制御回路２４に制御信号が入
力する。そして、この制御回路２４による制御の下、固
体撮像装置１は以下のように動作する。すなわち、第１
の基板１０上のフォトダイオードＰＤnから受光量に応
じて出力された電流信号は、互いにバンプ接続された第
１の基板１０のパッドＰC(n)および第２の基板２０のパ
ッドＰin(n)を経て、第２の基板２０上の積分回路２１n
の入力端に入力し、積分回路２１nにおいて電圧信号に
変換される。積分回路２１nから出力された電圧信号
は、ホールド回路２２nにより保持され、スイッチ素子
２３nを経て、第２の基板２０のパッドＰoutから外部へ
出力される。
ＰGND2を経て、第２の基板２０上のホールド回路２２n
の容量素子Ｃ２に接地電位が供給され、更に、互いにバ
ンプ接続された第２の基板２０のパッドＰGND1および第
１の基板１０のパッドＰAを経て、第１の基板１０上の
フォトダイオードＰＤnのアノード端子に接地電位が供
給される。外部よりパッドＰVCCを経て、第２の基板２
０上の積分回路２１nのアンプＡ１の非反転入力端子に
基準電位が供給される。また、外部よりパッドＰ contを
経て、第２の基板２０上の制御回路２４に制御信号が入
力する。そして、この制御回路２４による制御の下、固
体撮像装置１は以下のように動作する。すなわち、第１
の基板１０上のフォトダイオードＰＤnから受光量に応
じて出力された電流信号は、互いにバンプ接続された第
１の基板１０のパッドＰC(n)および第２の基板２０のパ
ッドＰin(n)を経て、第２の基板２０上の積分回路２１n
の入力端に入力し、積分回路２１nにおいて電圧信号に
変換される。積分回路２１nから出力された電圧信号
は、ホールド回路２２nにより保持され、スイッチ素子
２３nを経て、第２の基板２０のパッドＰoutから外部へ
出力される。
【００２０】このように本実施形態では、第１の基板１
０と第２の基板２０とを有し、一方の第１の基板１０上
にフォトダイオードＰＤnが形成され、他方の第２の基
板２０上に積分回路２１n、ホールド回路２２n、スイッ
チ素子２３nおよび制御回路２４が形成されている。そ
して、第１の基板１０と第２の基板２０とは互いにバン
プ接続されている。
０と第２の基板２０とを有し、一方の第１の基板１０上
にフォトダイオードＰＤnが形成され、他方の第２の基
板２０上に積分回路２１n、ホールド回路２２n、スイッ
チ素子２３nおよび制御回路２４が形成されている。そ
して、第１の基板１０と第２の基板２０とは互いにバン
プ接続されている。
【００２１】したがって、第１の基板１０および第２の
基板２０それぞれは、各々にとって好適な製造プロセス
を用いて製造することができる。例えば、微細化が要求
されないフォトダイオードＰＤnが形成される第１の基
板１０は、アライメントを用いた製造プロセスを採用し
て、優れた特性のものを製造することができる。一方、
高集積化・微細化が要求される積分回路２１n等のＣＭ
ＯＳ回路が形成される第２の基板２０は、ステッパを用
いた微細加工プロセスを採用して製造することができ
る。また、用途が異なっても第１の基板１０は同一設計
で製造することができるのに対して、用途に応じて第２
の基板２０のみを適切な設計の下に製造することができ
る。このように、第１の基板１０と第２の基板２０とで
異なる最適な製造プロセスを採用することができ、ま
た、用途に応じて第２の基板２０のみを設計変更すれば
よいことから、固体撮像装置１は製造効率が優れコスト
が安くなる。
基板２０それぞれは、各々にとって好適な製造プロセス
を用いて製造することができる。例えば、微細化が要求
されないフォトダイオードＰＤnが形成される第１の基
板１０は、アライメントを用いた製造プロセスを採用し
て、優れた特性のものを製造することができる。一方、
高集積化・微細化が要求される積分回路２１n等のＣＭ
ＯＳ回路が形成される第２の基板２０は、ステッパを用
いた微細加工プロセスを採用して製造することができ
る。また、用途が異なっても第１の基板１０は同一設計
で製造することができるのに対して、用途に応じて第２
の基板２０のみを適切な設計の下に製造することができ
る。このように、第１の基板１０と第２の基板２０とで
異なる最適な製造プロセスを採用することができ、ま
た、用途に応じて第２の基板２０のみを設計変更すれば
よいことから、固体撮像装置１は製造効率が優れコスト
が安くなる。
【００２２】また、画素数（すなわち、フォトダイオー
ドＰＤ1〜ＰＤNの数Ｎ）が増加してパッドの数が増加し
ても、第１の基板１０と第２の基板２０とを互いにバン
プ接続することにより、第１の基板１０上のバンプ接続
用のパッドＰC(n)およびＰAを２次元状に配置し、第２
の基板２０上のバンプ接続用のパッドＰin(n)およびＰ
GND1を２次元状に配置することができる。したがって、
フォトダイオードＰＤ 1〜ＰＤNの数が増加しても、物理
的に実現が容易であり、また、第１の基板１０および第
２の基板２０の双方とも面積の増大を抑制することがで
き、コストが安い。
ドＰＤ1〜ＰＤNの数Ｎ）が増加してパッドの数が増加し
ても、第１の基板１０と第２の基板２０とを互いにバン
プ接続することにより、第１の基板１０上のバンプ接続
用のパッドＰC(n)およびＰAを２次元状に配置し、第２
の基板２０上のバンプ接続用のパッドＰin(n)およびＰ
GND1を２次元状に配置することができる。したがって、
フォトダイオードＰＤ 1〜ＰＤNの数が増加しても、物理
的に実現が容易であり、また、第１の基板１０および第
２の基板２０の双方とも面積の増大を抑制することがで
き、コストが安い。
【００２３】本発明は、上記実施形態に限定されるもの
ではなく種々の変形が可能である。例えば、第２の基板
２０上において、積分回路２１nとホールド回路２２nと
の間にＣＤＳ（Correlated Double Sampling）回路を設
けて、積分回路２１nのアンプＡ１のオフセットばらつ
きを除去するようにしてもよい。また、スイッチ素子２
３nとパッドＰoutとの間にＡ／Ｄ変換回路を設けて、第
２の基板２０より外部へデジタル信号を出力するように
してもよい。
ではなく種々の変形が可能である。例えば、第２の基板
２０上において、積分回路２１nとホールド回路２２nと
の間にＣＤＳ（Correlated Double Sampling）回路を設
けて、積分回路２１nのアンプＡ１のオフセットばらつ
きを除去するようにしてもよい。また、スイッチ素子２
３nとパッドＰoutとの間にＡ／Ｄ変換回路を設けて、第
２の基板２０より外部へデジタル信号を出力するように
してもよい。
【００２４】
【発明の効果】以上、詳細に説明したとおり、本発明に
よれば、第１の基板上の各受光素子から受光量に応じて
出力された電流信号は、互いにバンプ接続された第１の
基板のパッドおよび第２の基板のパッドを経て、第２の
基板上の積分回路の入力端に入力し、積分回路において
電圧信号に変換される。このように本発明に係る固体撮
像装置は、一方の第１の基板上に受光素子が形成され、
他方の第２の基板上に積分回路が形成されており、第１
の基板と第２の基板とが互いにバンプ接続されている。
よれば、第１の基板上の各受光素子から受光量に応じて
出力された電流信号は、互いにバンプ接続された第１の
基板のパッドおよび第２の基板のパッドを経て、第２の
基板上の積分回路の入力端に入力し、積分回路において
電圧信号に変換される。このように本発明に係る固体撮
像装置は、一方の第１の基板上に受光素子が形成され、
他方の第２の基板上に積分回路が形成されており、第１
の基板と第２の基板とが互いにバンプ接続されている。
【００２５】したがって、第１の基板および第２の基板
それぞれは、各々にとって好適な製造プロセスを用いて
製造することができる。また、用途が異なっても第１の
基板は同一設計で製造することができるのに対して、用
途に応じて第２の基板のみを適切な設計の下に製造する
ことができる。このように、第１の基板と第２の基板と
で異なる最適な製造プロセスを採用することができ、ま
た、用途に応じて第２の基板のみを設計変更すればよい
ことから、本発明に係る固体撮像装置は製造効率が優れ
コストが安くなる。
それぞれは、各々にとって好適な製造プロセスを用いて
製造することができる。また、用途が異なっても第１の
基板は同一設計で製造することができるのに対して、用
途に応じて第２の基板のみを適切な設計の下に製造する
ことができる。このように、第１の基板と第２の基板と
で異なる最適な製造プロセスを採用することができ、ま
た、用途に応じて第２の基板のみを設計変更すればよい
ことから、本発明に係る固体撮像装置は製造効率が優れ
コストが安くなる。
【００２６】また、画素数（すなわち、受光素子の数）
が増加してパッドの数が増加しても、第１の基板と第２
の基板とを互いにバンプ接続することにより、第１の基
板および第２の基板それぞれのバンプ接続用のパッドを
２次元状に配置することができる。したがって、受光素
子の数が増加しても、物理的に実現が容易であり、ま
た、第１の基板および第２の基板の双方とも面積の増大
を抑制することができ、コストが安い。
が増加してパッドの数が増加しても、第１の基板と第２
の基板とを互いにバンプ接続することにより、第１の基
板および第２の基板それぞれのバンプ接続用のパッドを
２次元状に配置することができる。したがって、受光素
子の数が増加しても、物理的に実現が容易であり、ま
た、第１の基板および第２の基板の双方とも面積の増大
を抑制することができ、コストが安い。
【図１】本実施形態に係る固体撮像装置の回路構成図で
ある。
ある。
【図２】本実施形態に係る固体撮像装置の第１の基板に
おけるＮ個のフォトダイオードおよびバンプ接続用のパ
ッドのレイアウトの１例を示す図である。
おけるＮ個のフォトダイオードおよびバンプ接続用のパ
ッドのレイアウトの１例を示す図である。
【図３】本実施形態に係る固体撮像装置の斜視図であ
る。
る。
【図４】本実施形態に係る固体撮像装置の側断面図であ
る。
る。
１…固体撮像装置、１０…第１の基板、２０…第２の基
板、２１1〜２１N…積分回路、２２1〜２２N…ホールド
回路、２３1〜２３N…スイッチ素子、２４…制御回路、
３０…バンプ、ＰＤ1〜ＰＤN…フォトダイオード（受光
素子）。
板、２１1〜２１N…積分回路、２２1〜２２N…ホールド
回路、２３1〜２３N…スイッチ素子、２４…制御回路、
３０…バンプ、ＰＤ1〜ＰＤN…フォトダイオード（受光
素子）。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 31/10 Ｈ０４Ｎ 5/335 Ｆターム(参考） 4M118 AA10 AB01 BA19 CA02 DD09 FA24 HA31 5C024 AX01 EX25 5F049 MA01 NA09 NA18 NA19 NB05 RA02 RA08 RA10 TA05 UA01 UA14 UA20 5F088 AA01 BA15 BA16 BB03 EA03 EA04 EA07 EA08 JA09 KA02 KA03 KA10
Claims (1)
- 【請求項１】 各々受光した光の光量に応じた電流信号
を出力する複数の受光素子が形成された第１の基板と、 前記第１の基板とバンプ接続され、前記第１の基板の前
記複数の受光素子それぞれから出力された電流信号をバ
ンプ接続を介して入力し、この電流信号を電圧信号に変
換してこの電圧信号を出力する複数の積分回路が形成さ
れた第２の基板と、 を備えることを特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000103721A JP2001291877A (ja) | 2000-04-05 | 2000-04-05 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000103721A JP2001291877A (ja) | 2000-04-05 | 2000-04-05 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001291877A true JP2001291877A (ja) | 2001-10-19 |
Family
ID=18617374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000103721A Pending JP2001291877A (ja) | 2000-04-05 | 2000-04-05 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001291877A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003069288A1 (en) * | 2002-02-12 | 2003-08-21 | Hamamatsu Photonics K.K. | Optical sensor |
| WO2004047180A1 (ja) * | 2002-11-18 | 2004-06-03 | Hamamatsu Photonics K.K. | 光検出装置 |
| WO2004059268A1 (ja) * | 2002-12-25 | 2004-07-15 | Hamamatsu Photonics K.K. | 光検出装置 |
| EP1577955A1 (en) * | 2002-12-25 | 2005-09-21 | Hamamatsu Photonics K.K. | Optical sensor |
| WO2005108938A1 (ja) * | 2004-05-10 | 2005-11-17 | Hamamatsu Photonics K.K. | 光検出装置 |
| JP2006504258A (ja) * | 2002-10-25 | 2006-02-02 | ゴールドパワー リミテッド | 回路基板およびその製造方法 |
| US7470893B2 (en) | 2003-05-23 | 2008-12-30 | Hamamatsu Photonics K.K. | Photo-detection device |
| JP2014220370A (ja) * | 2013-05-08 | 2014-11-20 | 雫石 誠 | 固体撮像素子及び撮像装置 |
| US12029691B2 (en) | 2019-07-09 | 2024-07-09 | Makoto Shizukuishi | Medical vehicles, CT devices, and driving method |
-
2000
- 2000-04-05 JP JP2000103721A patent/JP2001291877A/ja active Pending
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003069288A1 (en) * | 2002-02-12 | 2003-08-21 | Hamamatsu Photonics K.K. | Optical sensor |
| CN100432641C (zh) * | 2002-02-12 | 2008-11-12 | 浜松光子学株式会社 | 光检测装置 |
| US7336808B2 (en) | 2002-02-12 | 2008-02-26 | Hamamatsu Photonics K.K. | Optical sensor |
| EP1473553A4 (en) * | 2002-02-12 | 2007-03-21 | Hamamatsu Photonics Kk | OPTICAL SENSOR |
| EP1473553A1 (en) * | 2002-02-12 | 2004-11-03 | Hamamatsu Photonics K.K. | Optical sensor |
| JP2006504258A (ja) * | 2002-10-25 | 2006-02-02 | ゴールドパワー リミテッド | 回路基板およびその製造方法 |
| EP1564812A1 (en) * | 2002-11-18 | 2005-08-17 | Hamamatsu Photonics K.K. | Photo detection device |
| JP2004172228A (ja) * | 2002-11-18 | 2004-06-17 | Hamamatsu Photonics Kk | 光検出装置 |
| EP2549537A3 (en) * | 2002-11-18 | 2013-03-06 | Hamamatsu Photonics K. K. | Photo-detecting device |
| WO2004047180A1 (ja) * | 2002-11-18 | 2004-06-03 | Hamamatsu Photonics K.K. | 光検出装置 |
| US7355642B2 (en) | 2002-11-18 | 2008-04-08 | Hamamatsu Photonics K.K. | Photo-detection device |
| EP1564812A4 (en) * | 2002-11-18 | 2008-04-02 | Hamamatsu Photonics Kk | DETECTION PHOTO DEVICE |
| WO2004059268A1 (ja) * | 2002-12-25 | 2004-07-15 | Hamamatsu Photonics K.K. | 光検出装置 |
| EP1577955A4 (en) * | 2002-12-25 | 2009-08-19 | Hamamatsu Photonics Kk | OPTICAL SENSOR |
| JP2004205359A (ja) * | 2002-12-25 | 2004-07-22 | Hamamatsu Photonics Kk | 光検出装置 |
| JP4663956B2 (ja) * | 2002-12-25 | 2011-04-06 | 浜松ホトニクス株式会社 | 光検出装置 |
| EP1577955A1 (en) * | 2002-12-25 | 2005-09-21 | Hamamatsu Photonics K.K. | Optical sensor |
| US7642496B2 (en) | 2002-12-25 | 2010-01-05 | Hamamatsu Photonics K.K. | Photodetector including a plurality of photodiodes |
| US7470893B2 (en) | 2003-05-23 | 2008-12-30 | Hamamatsu Photonics K.K. | Photo-detection device |
| US7501611B2 (en) | 2004-05-10 | 2009-03-10 | Hamamatsu Photonics K.K. | Photo detector apparatus |
| JP4589030B2 (ja) * | 2004-05-10 | 2010-12-01 | 浜松ホトニクス株式会社 | 光検出装置 |
| JP2005321313A (ja) * | 2004-05-10 | 2005-11-17 | Hamamatsu Photonics Kk | 光検出装置 |
| WO2005108938A1 (ja) * | 2004-05-10 | 2005-11-17 | Hamamatsu Photonics K.K. | 光検出装置 |
| JP2014220370A (ja) * | 2013-05-08 | 2014-11-20 | 雫石 誠 | 固体撮像素子及び撮像装置 |
| US9808159B2 (en) | 2013-05-08 | 2017-11-07 | Makoto Shizukuishi | Solid-state image sensor and imaging apparatus including the same |
| US12029691B2 (en) | 2019-07-09 | 2024-07-09 | Makoto Shizukuishi | Medical vehicles, CT devices, and driving method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10566360B2 (en) | Hybrid analog-digital pixel implemented in a stacked configuration | |
| US10070081B2 (en) | Stacked image sensor pixel cell with dynamic range enhancement and selectable shutter modes and in-pixel CDS | |
| JP7072362B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
| CN107205129B (zh) | 具有卷帘快门扫描模式和高动态范围的图像传感器 | |
| US5708263A (en) | Photodetector array | |
| JP4686060B2 (ja) | ディジタル画素センサの改善された設計 | |
| US10536658B2 (en) | Image sensor having stacked imaging and digital wafers where the digital wafer has stacked capacitors and logic circuitry | |
| JP4567685B2 (ja) | Ｃｍｏｓ撮像装置及びデジタルビデオ装置 | |
| US8184184B2 (en) | Analog multiplexer configured to reduce kickback perturbation in image sensor readout | |
| EP2466875B1 (en) | Image sensor having supplemental capacitive coupling node | |
| JP4372789B2 (ja) | ２段階変換利得イメージャ | |
| EP0862219B1 (en) | Active pixel sensor in which adjacent pixels share an integrated electrical element | |
| CN109155324B (zh) | 具有集群并行读出的堆叠背照式量子图像传感器 | |
| US20180084164A1 (en) | Image sensors with stacked photodiodes | |
| US20180227529A1 (en) | Stacked image sensor pixel cell with selectable shutter modes and in-pixel cds | |
| US9991298B1 (en) | Stacked image sensor pixel cell with a charge amplifier and selectable shutter modes and in-pixel CDS | |
| US20170134675A1 (en) | Pixels with high dynamic range and a global shutter scanning mode | |
| TW200527912A (en) | Correlated-double-sampling (CDS) with amplification in image sensing device | |
| US10070090B2 (en) | Stacked image sensor pixel cell with selectable shutter modes and in-pixel CDS | |
| JP2000032342A (ja) | 固体撮像装置 | |
| US20110315854A1 (en) | Readout transistor circuits for cmos imagers | |
| WO2004047180A1 (ja) | 光検出装置 | |
| TW200903787A (en) | Image sensor with gain control | |
| JP2001291877A (ja) | 固体撮像装置 | |
| JP2009141401A (ja) | 固体撮像装置 |