JP2001203936A

JP2001203936A - 画像記録装置

Info

Publication number: JP2001203936A
Application number: JP2000374283A
Authority: JP
Inventors: Rainer Schweer; シュヴェーアライナー
Original assignee: Deutsche Thomson Brandt GmbH
Current assignee: Deutsche Thomson Brandt GmbH
Priority date: 1999-12-09
Filing date: 2000-12-08
Publication date: 2001-07-27
Also published as: DE19959539A1; CN1163059C; EP1107581A2; CN1300161A; EP1107581A3

Abstract

(57)【要約】【課題】本発明の目的は、ＣＭＯＳイメージセンサと
共に集積されるＡ／Ｄ変換器の複雑さを低減した画像記
録装置を提供することである。【解決手段】本発明の画像記録装置では、光検知要素
に蓄積されたアナログ値をディジタル値に変換するため
の手段は同様に集積され、これらの手段は、一方ではセ
ンサマトリクスそれ自身及び、他方ではセンサマトリク
スの周囲へ割り当てられる。また、比較器が光検知要素
毎に割り当てられ、比較器には一方の入力へアナログ値
が入力され且つ他方の入力にはランプ電圧が入力され
る。比較器の出力はＮビット幅を有するレジスタのトリ
ガ入力に接続される。ここで、Ｎは、Ｎ≧２の自然数で
ある。番号Ｎは、発生されるべきディジタル値のビット
の数に対応する。比較器の出力パルスは、レジスタにデ
ィジタル形式のランプ信号の瞬時値のバッファ蓄積を起
こさせる。従って、この解決方法では、ランプ信号は、
変換されるべきディジタル値を直接反映するように形成
される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、ビデオカ
メラ、ディジタルカメラ等に使用される画像記録装置に
関する。用語ディジタルカメラはここでは、ディジタル
写真に関する装置を意味する。

【０００２】

【従来の技術】半導体イメージセンサを有する画像記録
装置は、従来技術から既に比較的長い間既知である。い
わゆるＣＣＤアレイ（電荷結合素子）の最初のイメージ
センサは、いわゆるバケットブリゲート原理に基づき動
作する。ＣＣＤアレイはシリコンウェーハー上でも製造
されるが、それにも関わらず特別な技術を要し、同じチ
ップ上に他の要素を集積することが難しい。従って、こ
れらの画像記録装置では、光検知要素により集められた
電荷をディジタル値に変換することは、Ａ／Ｄ変換器を
使用して、アレイの外で行われる。

【０００３】近年いわゆるＣＭＯＳ画像センサも民生用
電子に関連する装置で使用されている。それらは幾つか
の大きな優位点がある。ＣＭＯＳチップ技術は広まって
いる。それは、例えば、ＣＭＯＳメモリモジュール又は
ＣＰＵで使用される同じ製造ラインでＣＭＯＳイメージ
センサを製造することを可能とする。製造ラインは、僅
かに変換されねばならない。更に、ＣＭＯＳイメージセ
ンサは、１つのチップ上に、他のスイッチング装置を集
積する可能性が得られる。例えば、Ａ／Ｄ変換器とＣＭ
ＯＳイメージセンサの１チップ上の集積は既に実現され
ている。しかし、画像最適化要素と画像圧縮装置も集積
の考えもえられる。

【０００４】ＣＭＯＳイメージセンサの状況の従来技術
の概略は、１９９９年月のＩＥＥＥジャーナル固体回
路、３４巻Ｎｏ．３第３４８ページから３５６ページ
の”ＣＭＯＳイメージセンサのためのナイキストレート
画素レベルＡＤＣ”に記載されている。この文書は、共
に集積された画素毎のＡ／Ｄ変換器を同様に含むＣＭＯ
Ｓイメージセンサを開示する。この場合には、各画素要
素に対する基本構成は、光検知要素により蓄積された電
荷は比較器の１つの入力に与えられる。ランプ信号は、
比較器の他の入力へ渡される。ランプ信号は、階段状信
号に対応し、即ち、増加の数で連続して増加する。Ｄフ
リップフロップは比較器の下流に接続されている。ラン
プ信号から得られたクロック信号は、フリップフロップ
のＤ入力へ与えられる。比較器の出力は、フリップフロ
ップのトリガ入力Ｇへ接続されている。ランプ信号から
得られたクロック信号は、ランプ信号に増分が加算され
るたびに、その論理状態を変化する。フリップフロップ
のＱ出力は、配置のディジタル出力を表す。この配置
は、比較器での現在のアナログ値を、ビットシリアル
に、ディジタル値に変換する。

【０００５】

【発明が解決しようとする課題】この解決方法では、ラ
ンプ信号は変換されるビット毎に再スタートされねばな
らないこの例により、蓄積されたアナログ値をｍビット
の分解能で変換したい場合には、少なくとも２^ｍ−１回
のパスが必要である。

【０００６】これはかなり複雑であり、この従来技術を
出発点として、本発明の目的は、ＣＭＯＳイメージセン
サと共に集積されるＡ／Ｄ変換器の複雑さを低減するこ
とである。

【０００７】

【課題を解決するための手段】この目的の組は、独立請
求項１に記載の特徴より達成される。

【０００８】本発明に従った画像記録装置では、光検知
要素に蓄積されたアナログ値をディジタル値に変換する
ための手段は同様に集積され、これらの手段は、一方で
はセンサマトリクスそれ自身及び、他方ではセンサマト
リクスの周囲へ割り当てられる。また、比較器が光検知
要素毎に割り当てられ、比較器には一方の入力へアナロ
グ値が入力され且つ他方の入力にはランプ電圧が入力さ
れる。既知の解決方法とは異なり、比較器の出力はＮビ
ット幅を有するレジスタのトリガ入力に接続される。こ
こで、Ｎは、Ｎ≧２の自然数である。番号Ｎは、発生さ
れるべきディジタル値のビットの数に対応する。比較器
の出力パルスは、レジスタにディジタル形式のランプ信
号の瞬時値のバッファ蓄積を起こさせる。従って、この
解決方法では、ランプ信号は、変換されるべきディジタ
ル値を直接反映するように形成される。解決方法は、所
望のビット分解能に関わらず、変換されるべきランプ信
号は変換当り１回であるという優位点を与える。画像記
録装置に画素毎の追加のフリップフロップを供給する必
要はない。

【０００９】独立請求項に提示された手段により、更な
る優位点と改良が可能である。光検知要素のマトリクス
形式の配置の場合には、ロー又はコラムのアドレッシン
グは、アナログ値がロー又はコラムに変換されるように
行われることができ、Ｎビット幅を有し且つ、並列に配
置されたレジスタの数は、ローとコラムに設けられた光
検知要素と同じ数のレジスタのみでなければならない。
この結果、集積化の複雑さは、低減され、そして、比較
的少ないＮ−ビットレジスタがのみが設けられればよ
い。

【００１０】ロー又はコラムの実現又は変換と関連し
て、ロー又はコラムのアナログ値の変換ごとに、ランプ
信号が周期的に再スタートされる場合には優位である。

【００１１】ランプ信号は各時点でディジタル値を反映
するように構成されるべきである。これは、単純な方法
で実現される。このために、アナログ測定値の全範囲が
単にランプ信号により包含される必要があり、そして、
増分の数は所望のビット分解能に対応しなければならな
い。例により、８ビット分解能を達成したい場合には、
ランプ信号は、０−２５５へ増加しなければならず、ア
ナログ測定値の範囲の最大は最大の可能な値２５５で達
しなければならない。

【００１２】ランプ信号の増分が可変であり、特に値の
第１の範囲の領域は第２の領域よりも小さい場合には優
位である。変換の性質を、人間の目の性質に適合させる
ことができる。これは、人間の目は、ある基本的な輝度
を超えたときには、輝度の変化に人間の目があまり感度
良く応答しないためである。精密な分解能は低輝度の範
囲で達成される。

【００１３】更に、シフトレジスタが設けられ、Ｎビッ
ト幅を有し並列に配置されたレジスタのエントリはラン
プ信号周期の最後の後にコピーされるならば優位であ
る。レジスタ内容をシフトレジスタへ再び高速にコピー
することは、次のロー又はコラムのアナログ値の変換の
ためのレジスタ内の自由空間を形成する。シフトレジス
タへ受け入れられた値は、順番に読み出され、そして、
従来のＲＡＭメモリ又は他の特別な画像メモリへ書きこ
まれる。これは、次のランプ信号周期内で行われ、そし
て、並列して、次のロー又はコラムの変換が進められ
る。

【００１４】ランプ信号は、下流に接続されたＤ／Ａ変
換器を伴なうカウンタで優位に発生される。この解決方
法に対しては、カウンタのそれぞれのカウンタ値が、Ａ
／Ｄ変換に必要とされるレジスタの入力へ渡される。比
較器の出力パルスは、レジスタの書きこみパルスを発生
し、そして、このようにレジスタは入力で有効に現在の
カウンタ値を受け入れる。

【００１５】画像記録装置がビデオ画像を発生するのに
使用される場合には、アナログ値はローに変換され、ラ
ンプ信号の周期はビデオラインの継続時間に対応すると
いう優位点がある。

【００１６】本発明に従った画像記録装置は、ＣＭＯＳ
チップ技術を使用して優位に製造される。

【００１７】

【発明の実施の形態】本発明を、ディジタルカメラを例
に説明する。そのような装置は静止画（写真）を直接デ
ィジタル形式で記録するのに使用される。図１は、その
ような装置の単純化したブロック図を示す。ディジタル
カメラの光学部品は図１では省略している。それらは、
特に、対物レンズ、絞り、シャッタと、オーディオとフ
ォーカス、自動時間及び絞り機構、フラッシュ発生等の
ような電子的な補助装置を含む。存在するコンピュータ
インターフェースも省略されている。参照番号１０は、
ＣＭＯＳ画像記録装置を示す。以下に構成を詳細に示
す。ＣＭＯＳ画像記録装置１０は、データ、アドレス及
び制御バス４０を介してマイクロプロセッサ２０に接続
されている。ＲＡＭメモリ３０も、データ、アドレス及
び制御バス４０に接続されている。記録された画像は、
前記ＲＡＭメモリに蓄積され、そして、コンピュータイ
ンターフェースを介して、コンピュータへ送られ又は、
画像を印刷するのに使用されるプリンタへ転送される。
ＲＡＭメモリ３０へのＣＭＯＳ画像記録装置１０のデー
タの転送は、マイクロプロセッサ２０により制御され
る。後者は、対応する設計が与えられており、同じにデ
ィジタルカメラ内で更なる制御タスクを行う。上述の例
は既に述べた自動時間及び絞り機構を含み、また、自動
フォーカスシステムとフラッシュ制御と存在するキーを
通したユーザ命令入力の処理の全体も含む。

【００１８】ＣＭＯＳ画像記録装置１０の構成を図２を
参照して以下に説明する。画像記録装置１０は、光検知
ＣＭＯＳ光センサ１１を含む。これらのＣＭＯＳ光セン
サ１１は、図２の別々のブロックとして各々が示されて
いる。これは、それぞれのブロックに配置されているの
は、ＣＭＯＳ光センサ単独ではなく、Ａ／Ｄ変換に重要
な更なる構成要素も含み、以下に詳細に説明する。各光
検知要素は、記録されるべき画像の個々の画素の光を検
出する。従って、できるだけ多くのＣＭＯＳ光センサを
マトリクスに配置することが好ましい。１００万以上の
光センサを有するＣＭＯＳ画像記録装置は、既に現在製
造されている。

【００１９】カラー画像を記録する場合には、３原色Ｒ
ＧＢを各場合に別に記録することが必要である。これ
は、例えば、各々にカラーフィルタされた光が送られ
る、３つの異なるＣＭＯＳ画像記録装置１０をカメラ内
に配置することによりできる。３つの異なる画像記録装
置ではしかし、ＣＭＯＳ画像記録装置１０の構成原理に
変化はない。

【００２０】画像記録装置の露光後に、光センサ１１に
蓄積された電荷の量を読み出すために、ローレセクタ１
２が図２に設けられる。画像ラインはそれゆえに、個々
に選択される。画像ライン当りの対応する制御線は図２
の画像ラインの各光センサ１１に経路が選択される。こ
れらの制御線は、参照番号１７により示される。各光検
知セル１１内で、ロー選択信号は、それぞれの出力線１
８を開放するために動作する。図２の例の配置は、コラ
ムの光センサ１１の出力線は、相互に接続され、単一の
選択線を介して記録するマトリクスから出力経路が選択
される。ロー選択信号はコラムの度の光センサ１１をコ
ラム出力線１８へ接続するかを定義する。これは、画像
ラインの光センサ１１は、個々に全てが評価されること
を保証する。このために、レジスタブロック１５が光セ
ンサのマトリクスの出力に設けられている。このレジス
タブロック１５内では、画像ラインに存在する光センサ
１１と同じ数のレジスタ１４が並列に配置される。出力
線１８は各々が関連するレジスタ１４の制御入力に接続
されている。また、レジスタと出力線１８の間には、信
号の調整のために、それぞれの増幅段階が設けられてい
る。レジスタブロック１５は、更に２つのクロック信号
が供給され、１つは、リセット信号Ｒとして指定され
る。さらに、特別の特徴は、レジスタ１４のデータ入力
は、ランプ信号発生装置１３に接続されていることであ
る。言い換えると全てのレジスタ１４は、同じデータ入
力値を受ける。これは以下に詳細に説明する。

【００２１】ランプ信号発生装置１３は、各画像ライン
に関して別の出力を有する。ランプ信号は、各々の場合
に、選択された画像ラインに関して発生される。ランプ
信号発生については、クロック信号とリセット信号がこ
の装置に入力される。ランプ信号出力ラインは、参照番
号１９により指定されている。

【００２２】シフトレジスタ１６も、レジスタブロック
１５の隣に配置されている。前記シフトレジスタは、個
々のレジスタ１４のエントリーを受けるように働く。従
って、各レジスタ１４のデータ出力は、対応するシフト
レジスタ１６のパラレル入力に接続されている。レジス
タ値はランプ信号周期の最後で受け入れられ、以下にこ
の詳細を示す。データがシフトレジスタ１６に受けられ
たなら、バス接続４０を介して、ＲＡＭメモリブロック
３０へ送られ得る。これは、シフトレジスタ１６に蓄積
されたデータワードの数に対応する幾つかのシフト動作
によりなされる。シフトレジスタ１６は、好ましくは、
バレルシフタとして設計され、１ビット以上のシフト
が、１クロック周期内で起こる。レジスタワードは個々
に読出しされるようになされるので、クロック周期当り
のシフトは、レジスタワードの幅に対応するビット数に
より行われるべきである。いかえると、レジスタ幅が８
ビットなら、クロック周期当りにそれぞれの８ビットの
シフトである。

【００２３】上述のＣＭＯＳ画像記録装置１０の動作方
法の説明に関して、光センサ１１の構成とランプ信号発
生装置１０の構成が予め説明されるなら優位である。

【００２４】図３は、各光検知セル１１の構造を示す。
光検知要素は参照番号１１１により示される。この場合
フォトダイオードが光検知要素として選択されている。
フォトダイオードの下流に接続されているのは、増幅ト
ランジスタ１１２である。後者は、フォトダイオードに
より集められそしてキャパシタンス(図示していない)に
より蓄積された電荷を増幅する。このように増幅された
信号は、比較器１１３の入力に送られる。比較器１１３
は、非常に高速なスイッチングを保証するために例え
ば、シュミットトリガとして設計される。ランプ信号
は、更に比較器１１３の入力へ与えられる。スイッチ１
１４は、また比較器１１３の出力と、光検知セル１１の
出力間にも設けられ、そのスイッチは例えば、３値ドラ
イバとして実現される。スイッチ１１４は、ロー選択制
御線１７を介して駆動される。

【００２５】ランプ信号は例えば図５に示される。そこ
に示された例は、１６ステップで増加するランプ信号を
示す。増加を制御するクロック信号は、ランプ信号の下
に直接示されている。ランプ信号は各１６番目の増加ス
テップの後に、ゼロにリセットされる。これは、リセッ
ト信号Ｒにより制御される。リセット信号は、クロック
信号から得られる。

【００２６】ランプ信号は、カウンタと下流に接続され
たＤ／Ａ変換器の助けで簡単に発生される。これは、図
４に示されている。参照番号１３１は、カウンタを示
す。各場合にカウンタ値は、Ｄ／Ａ変換器１３２に与え
られる。後者は、カウンタ値を対応するアナログ値へ変
換する。そして、アナログ信号は、デマルチプレックス
装置１３３へ送られ、ここで、出力１９の１つへ向けら
れる。デマルチプレクサ１３３は、クロック入力として
リセットパルスを受信し、その結果、ランプ信号が、次
の画像ラインのために出力１９へ送られる。重要なの
は、現在のカウンタ値が同様にランプ信号発生装置１３
から経路が選択されていることである。上述のように、
カウンタ値は、ＣＭＯＳ画像記録装置１０のレジスタブ
ロック１５内のレジスタ１４のデータ入力に与えられ
る。

【００２７】画像記録装置の動作の方法は、以下のよう
である。露光後、光検知セル１１は、Ａ／Ｄ変換を受け
そして、ローで読み出される。ランプ信号はリセットパ
ルスと同期して選択された画像ラインの全セルに与えら
れる。ランプ信号は値０で開始し、そして、シフトレジ
スタ１６ステップ内で値１６まで増加する。この周期中
に、比較器１１３は２つの入力を他の１つと比較する。
ランプ信号が他の入力にあるアナログ値を超えた場合に
は、信号エッジが発生され、そして、関連するレジスタ
１４の制御入力へ出力１８を介して向けられる。これ
は、レジスタ１４にすぐにカウンタ１３１の現在のカウ
ンタ値をバッファ蓄積させることを起こす。存在するア
ナログ値の例は、図５で破線で示されている。この値は
１１回目の増加ステップ後にのみ超えている。従って、
値１１が関連するレジスタ１４に、現在のカウンタ値と
して蓄積される。この方法には、カウンタ値０が検出さ
れないという、問題がある。これは、アナログ値は、第
１の増加の後のみ越えられることができるが、しかし、
その後はカウンタ値は既に値１を有するためである。従
って、ここでの解決方法は、元来値０−１５に関して必
要な４ビットカウンタの代わりに、５ビットカウンタが
使用されるがしかし、０−１６のみがカウントされ、そ
して、リセットパルスによりゼロにリセットされる。そ
して、レジスタにカウンタ値１がバッファ蓄積されたた
時には、この値には続いて値ゼロが割り当てられ、そし
て、例えば、値１６がバッファ蓄積された場合には、こ
の値には値１５が割り当てられる。これは、マイクロプ
ロセッサ２０により、シフトレジスタ１６からの各読み
出された値から１を引くことにより簡単に行われ、そし
て、これをその形式でＲＡＭメモリ３０に蓄積する。他
の解決方法もこの問題の解決にもちろん適用可能であ
る。

【００２８】Ａ／Ｄ変換の４ビット分解能は、ディジタ
ル写真には不適切である。ＣＭＯＳ画像記録装置１０ビ
ットの大きさのオーダーの分解能が更にこの場合には使
用されるべきである。これは、レジスタ１４は少なくと
も１０ビットの幅を有さねばならず、カウンタ１３１は
少なくとも１０ビットカウンタとして設計されねばなら
ない。ランプ信号は、少なくとも０−１０２３から増加
される。上述したのと同じ解決方法が使用される場合に
は、ランプ信号は０−１０２４からカウントされ、そし
て、１１ビットカウンタが使用され、レジスタ１４も１
１ビット幅を有する。従って、シフトレジスタ１６も適
合しなければならない。

【００２９】ランプ信号発生のためのクロック信号は、
ディジタルカメラのアプリケーションの場合には、多く
の画像が秒当りに記録されなばならない必要はないの
で、特に高い必要はない。本発明に従った画像記録装置
がビデオカメラで使用される場合には、ここでは、要求
は異なる。しかし、８ビット分解能のＡ／Ｄ変換はこの
アプリケーションに対して十分である。光検知セルは同
様にローで読み出される場合には、以下の要求がクロッ
ク信号になされる。８ビットの分解能と６４μｓのビデ
オライン長は、２５６ｘ１／６４μｓのクロック周波数
となり、これは４ＭＨｚのクロック周波数となる。しか
し、これは、今日の技術では問題ではない。今日のマイ
クロプロセッサでの慣習と比較するとむしろ比較的低ク
ロック周波数である。ビデオカメラでは、画像は既知の
ラインインターレース法に従って、走査される。これ
は、対応して指定されるべきローセレクタ１２を必要と
する。更に詳細には、変換されたデータがフィールドメ
モリへ直接転送されることが意図されている場合には、
ローレセクタ１２は、各場合に、リセット信号が到着し
たときに、次のしかし１つのローを選択しなければなら
ない。さらに、フィールドの最後で次のフィールドの、
オフセットに対応して配置される、最初のラインに切換
がなされることが保証されねばならない。しかし、この
問題は既に従来技術で解決され対応する回路が利用でき
る。しかし、順次画像走査は、上述の本発明に従った画
像記録装置をしようして簡単な方法で実現もされうる。

【００３０】概して、シフトレジスタ１６に対するクロ
ック信号はランプ信号発生装置１３からのクロック信号
と異なる。特に、全てのバッファ蓄積された値はランプ
信号周期内で読み出され、ＲＡＭメモリ３０へ転送され
ることが保証されねばならない。高速なクロック信号
は、この目的に必要である。これは、どのくらいの光検
知セル１１が画像ラインに配置され、そして、どのくら
いの分解能でＡ／Ｄ変換が行われるかによる。例によ
り、２５６光センサ以上が画像ラインに設けられ８ビッ
ト分解能ならば、シフトレジスタ１６のクロック信号は
変換クロック信号よりも高周波数でなければならない。
例により、画像ラインに１０２４の光センサが設けられ
ている場合には、シフトレジスタ１６のクロック信号
は、ビデオカメラアプリケーションの場合には、１０２
４ｘ１／６４μｓ１６ＭＨｚでなければならない。

【００３１】ここで説明した実施例の多様な変形は可能
であり、本発明の範囲内であると見なされるべきであ
る。

【００３２】実施例では、ランプ信号のそれぞれの瞬時
の値がレジスタに蓄積される。用語レジスタは瞬時値を
蓄積できる他の構成要素を意味すると理解されるべきで
ある。上述の例は、光検知セルの出力信号により停止さ
れ且つそのうえ瞬時値をバッファ蓄積する並列に動作す
るカウンタである。

【００３３】図５に示すランプ信号は、同じサイズのス
テップを有する階段上の形式を有する。本発明の展開で
は、ランプ信号は、異なる形式を有する。例えば、階段
状ステップは可変の高さを有しても良い。８ビット分解
能の場合には、例えば、望むなら、最初の１２７ステッ
プは特定の第１の高さで設計され、そして、残りのステ
ップは、異なるステップ高さで設計される。第１のステ
ップの高さが第２のステップの高さよりも低い場合に
は、人間の目の変換特性への変換特性の適合が簡単な方
法で達成される。特に、人間の目は、特定の基本的な輝
度が超えられている場合には、輝度の変化に低感度であ
る。より精密な解像度は、低輝度範囲で達成される。し
かし、他の範囲の分割も適切である。しかし、ステップ
高さの連続する変化も、例えば、対数変換特性を達成す
るために考えられる。

【００３４】ローに変換されるアナログ値の代わりに、
単純な方法でコラムデの変換を実現することが可能であ
る。この目的のために、ローレセクタの代わりに、対応
するコラムセレクタが設けられねばならず、光センサ１
１の出力はローに接続されねばならない。

【００３５】更に、複数のローとコラムも、アプリケー
ションで必要であるならば、結合した方法で評価される
ことができる。その場合には、対応する複数のレジスタ
はレジスタブロック設けられ、シフトレジスタも対応し
て拡大されねばならない。原理的には、アナログ値は画
素後とに変換もできる。その場合には、１つの画素に対
して有効な各場合に非常に高速なランプ信号が発生され
ねばならずそして、１つのレジスタのみが設けられる必
要がある。しかしそれは、対応して高速に読み出されね
ばならずそして、光検知セル１１の出力１９はマルチプ
レクサを介してレジスタの制御入力に接続されることが
できねばならない。

【００３６】他の実施例では、レジスタが各場合に別に
特に光検知セル１１ごとに、設けられる。これはＣＭＯ
Ｓ技術を使用して実現可能である。その場合には画素マ
トリクスのサイズの低減をおそらく受け入れることが必
要である。

【００３７】

【発明の効果】本発明により、ＣＭＯＳイメージセンサ
と共に集積されるＡ／Ｄ変換器の複雑さを低減した画像
記録装置を提供できる。

【図面の簡単な説明】

【図１】ディジタルカメラの基本ブロック図である。

【図２】本発明に従った画像記録装置のブロック図であ
る。

【図３】画素毎に設けられている本発明に従った画像記
録装置のブロック図である。

【図４】ランプ信号発生装置のブロック図である。

【図５】ランプ信号及び、関連するクロック信号を示す
図である。

【符号の説明】

１０ＣＭＯＳ画像記録装置１１ＣＭＯＳ光センサ１２ローレセクタ１３ランプ信号発生装置１４レジスタ１５レジスタブロック１６シフトレジスタ１７ロー選択制御線１８出力線１９出力２０マイクロプロセッサ３０ＲＡＭメモリ４０データ、アドレス及び制御バス１１１光検知要素１１２増幅トランジスタ１１３比較器１１４スイッチ１３１カウンタ１３２Ｄ／Ａ変換器１３３デマルチプレクサ

Claims

【特許請求の範囲】

【請求項１】複数の光検知要素を有し、光検知要素に
蓄積されたアナログ値をディジタル値に変換するための
集積された手段を有し、比較器が光検知要素毎に割り当
てられ、比較器には一方の入力へアナログ値が入力され
且つ他方の入力にはランプ信号が入力される、画像記録
装置であって、比較器の出力はＮビット幅を有するレジ
スタのトリガ入力に接続され、ここで、Ｎは、Ｎ≧２の
自然数であり、比較器の出力パルスは、レジスタにディ
ジタル形式のランプ信号の瞬時値のバッファ蓄積を起こ
させることを特徴とする画像記録装置。
【請求項２】光検知要素はマトリックス形式に配置さ
れ且つ、対応するセレクタによりロー又はコラムにアド
レスされることができ、光検知要素に蓄積されたアナロ
グ値はロー又はコラムに変換され、ローとコラムに設け
られた光検知要素と同じ数のレジスタが並列に配置され
る請求項１記載の画像記録装置。
【請求項３】ランプ信号は、ロー又はコラムのアナロ
グ値の変換のために、周期的に再スタートされる請求項
１或は２記載の画像記録装置。
【請求項４】ランプ信号は値ゼロから最大値まで連続
して増加し、ランプ信号の増加の数は、Ａ／Ｄ変換の望
ましいビット分解能により決定される値に対応する請求
項乃至３のうちのいずれか一項に記載の画像記録装置。
【請求項５】ランプ信号の増加毎の信号変化は、値の
全範囲に亘って一定である請求項４記載の画像記録装
置。
【請求項６】ランプ信号の増加毎の信号変化は、可変
であり、変換の性質を人間の目の性質に適合させるため
に、特に値の範囲の第１の領域は第２の領域よりも小さ
い請求項４記載の画像記録装置。
【請求項７】シフトレジスタが設けられ、並列に配置
されたレジスタのエントリはランプ信号周期の最後の後
にコピーされる請求項３乃至６の内のいずれか一項記載
の画像記録装置。
【請求項８】ランプ信号は、下流に接続されたＤ／Ａ
変換器を伴なうカウンタで発生される、請求項１乃至７
のうちのいずれか一項記載の画像記録装置。
【請求項９】カウンタの現在のカウンタ値は、レジス
タ／複数のレジスタの入力へ渡される請求項８記載の画
像記録装置。
【請求項１０】画像記録装置は、ビデオ画像を発生す
るのに設計され、光検知要素に蓄積されたアナログ値は
ローに変換され且つランプ信号の周期はビデオラインの
継続時間に対応する請求項２乃至９のうちのいずれか一
項記載の画像記録装置。
【請求項１１】画像録画像値の実現のために、ＣＭＯ
Ｓチップ技術が使用されている請求項１乃至１０のうち
のいずれか一項記載の画像記録装置。