JP4628586B2 - 光検出装置 - Google Patents
光検出装置 Download PDFInfo
- Publication number
- JP4628586B2 JP4628586B2 JP2001143506A JP2001143506A JP4628586B2 JP 4628586 B2 JP4628586 B2 JP 4628586B2 JP 2001143506 A JP2001143506 A JP 2001143506A JP 2001143506 A JP2001143506 A JP 2001143506A JP 4628586 B2 JP4628586 B2 JP 4628586B2
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- integration
- circuit
- capacitance
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010354 integration Effects 0.000 claims description 136
- 239000003990 capacitor Substances 0.000 claims description 83
- 238000001514 detection method Methods 0.000 claims description 58
- 238000006243 chemical reaction Methods 0.000 claims description 52
- 230000005484 gravity Effects 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 5
- 238000000605 extraction Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004298 light response Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Geophysics And Detection Of Objects (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、受光した光像における動体を抽出する光検出装置に関するものである。
【０００２】
【従来の技術】
ＣＭＯＳ技術を用いた光検出装置は、低コストであって、Ａ／Ｄ変換回路や周辺デジタル回路をも含めて１チップ化が可能である。このことから、単なる光検出または撮像だけでなく種々の処理機能（例えば輪郭抽出や動体抽出など）を含んで１チップ化された光検出装置が開発されてきている。
【０００３】
動体抽出機能を有する光検出装置は、例えば文献「石渡、他、”３次元ジェスチャ認識用ＣＭＯＳイメージセンサ”、映像情報メディア学会技術報告、Vol.23，No.30，pp.13-16 （1999)」に記載されている。この文献に記載されている光検出装置は、１画素あたり２つの容量素子および多数のスイッチ素子を設け、或るフレームの撮像の際には画素データを第１の容量素子に記憶し、次のフレームの撮像の際には画素データを第２の容量素子に記憶して、その後、第１および第２の容量素子それぞれに記憶されている画素データの差分を求める。このようにして、この光検出装置は、チップ上で画像処理を行って動体抽出を行うものである。この光検出装置によれば、従来では別に設けた画像メモリに画像データを蓄積した後に画像処理をせざるを得なかったところ、画像メモリを別に設ける必要がない。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記文献に記載された動体抽出機能を有する光検出装置は、１画素あたり２つの容量素子および多数のスイッチ素子を設け、更に、第１および第２の容量素子それぞれに記憶されている画素データの差分を求める為の差分回路を設ける必要がある。したがって、この光検出装置は、１画素当たりに占める回路部占有面積が大きく、このことから、センサの光応答特性を支配する開口率を高めることができないという致命的な欠点があり、このため、高画質の画像を得ることができない。
【０００５】
本発明は、上記問題点を解消する為になされたものであり、受光した光像における動体を抽出する光検出装置であって、１画素当たりに占める回路部占有面積が小さく、開口率が高く光応答特性が優れたものを提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明に係る第１の光検出装置は、(1) 入射光強度に応じた電荷を発生する光検出素子と、容量値Ｃdを有し光検出素子で発生した電荷を蓄積するセル容量部と、セル容量部に蓄積される電荷を外部との間で入出力するための入出力用スイッチ素子と、を各々有し２次元配列された複数の光検出セルと、(2) アンプと初期化用スイッチ素子と容量値Ｃf2の積分容量部（ただし、Ｃf2＝Ｃd）とが入力端子と出力端子との間に並列的に設けられ、初期化用スイッチ素子が閉じているときに積分容量部を放電して初期化し、初期化用スイッチ素子が開いているときに入力端子に入力した電荷を積分容量部に蓄積して、その蓄積された電荷の量に応じた値の積分信号を出力端子より出力する積分回路と、(3) 光検出セルと積分回路の入力端子との間に設けられ、セル容量部に蓄積された電荷を積分容量部に移動させるための第１のスイッチ素子と、(4) 積分回路の出力端子と光検出セルとの間に設けられ、積分回路から出力される積分信号の値に応じた電荷をセル容量部に蓄積させるための第２のスイッチ素子と、(5) 積分回路の出力端子から出力された積分信号を入力し、この積分信号をＡ／Ｄ変換して、この積分信号に応じたデジタル信号を出力するＡ／Ｄ変換回路と、(6) Ａ／Ｄ変換回路から出力されたデジタル信号を入力し、このデジタル信号に基づいて重心位置を求めるデジタル演算を行って、その演算結果を出力するデジタル演算回路と、を備えることを特徴とする。
さらに、本発明に係る第１の光検出装置では、複数の光検出セルに対して、積分回路，第１のスイッチ素子および第２のスイッチ素子を１組備え、第１フレームおよびこれに続く第２フレームそれぞれにおいて複数の光検出セルそれぞれの入出力用スイッチ素子が順次に所定期間だけ閉状態となり、第１フレームの所定期間前に初期化用スイッチ素子が一旦閉状態となった後に開状態となり、第１フレームの所定期間中に、第１のスイッチ素子が一旦閉状態となった後に開状態となり、その後に第２のスイッチ素子が一旦閉状態となった後に開状態となり、第２フレームの所定期間前に初期化用スイッチ素子が一旦閉状態となった後に開状態となり、第２フレームの所定期間中に、第１のスイッチ素子が一旦閉状態となった後に開状態となり、その後に初期化用スイッチ素子が一旦閉状態となった後に開状態となることを特徴とする。
【０００７】
この第１の光検出装置によれば、或る一定期間に、光検出セルの光検出素子が入射光強度に応じて発生した電荷はセル容量部に蓄積されていく。この一定期間が経過した時点で第１のスイッチ素子が閉じると、それまでセル容量部に蓄積されていた電荷は、積分回路の積分容量部に移動する。その結果、光検出素子の一方の端子の電位は、ΔＶだけ変化してリセットレベルとなり、積分回路から出力される積分信号は、積分容量部に蓄積された電荷に応じたレベルとなる。第１のスイッチ素子が開いた後に第２のスイッチ素子が閉じると、積分回路から出力される積分信号の値に応じた電圧がセル容量部に設定される。積分容量部の容量値はセル容量部の容量値と等しいので、この結果、光検出素子の一方の端子の電位は、リセットレベルからΔＶだけ変化する。
【０００８】
その後の一定期間に、光検出素子が入射光強度に応じて発生した電荷はセル容量部に蓄積されていく。この一定期間が経過した時点でセル容量部に蓄積されている電荷は、以前に第２のスイッチ素子が閉じたときに積分信号の値に応じて設定された電圧に比例した電荷と、この一定期間に入射光によって光検出素子が発生した電荷とが、重畳されたものである。ただし、重畳される電荷の符号は互いに異なる。したがって、この一定期間が経過した時点で第１のスイッチ素子が閉じると、積分回路から出力される積分信号は、光検出素子へ入射する光強度の増減に応じたものである。
【０００９】
以上のような第１のスイッチ素子および第２のスイッチ素子の開閉動作は、複数の光検出セルそれぞれについて行われる。したがって、積分回路から出力される積分信号は、複数の光検出セルそれぞれに含まれる光検出素子が受光した光の光量の増減に応じた時系列信号となる。この積分信号はＡ／Ｄ変換回路によりＡ／Ｄ変換され、この積分信号に応じたデジタル信号がＡ／Ｄ変換回路より出力される。そして、デジタル演算回路により、このデジタル信号に基づいて重心位置を求めるデジタル演算が行われて、その演算結果が出力される。
【００１０】
本発明に係る第２の光検出装置は、(1) 入射光強度に応じた電荷を発生する光検出素子と、容量値Ｃdを有し光検出素子で発生した電荷を蓄積するセル容量部と、セル容量部に蓄積される電荷を外部との間で入出力するための入出力用スイッチ素子と、を各々有し２次元配列された複数の光検出セルと、(2) アンプと初期化用スイッチ素子と積分容量部とが入力端子と出力端子との間に並列的に設けられ、積分容量部の容量値を容量値Ｃdおよびこれより小さい値の何れかに切り替える容量値切替手段を有し、初期化用スイッチ素子が閉じているときに積分容量部を放電して初期化し、初期化用スイッチ素子が開いているときに入力端子に入力した電荷を積分容量部に蓄積して、その蓄積された電荷の量に応じた値の積分信号を出力端子より出力する積分回路と、(3)光検出セルと積分回路の入力端子との間に設けられ、セル容量部に蓄積された電荷を積分容量部に移動させるための第１のスイッチ素子と、(4) 積分回路の出力端子と光検出セルとの間に設けられ、積分回路から出力される積分信号の値に応じた電荷をセル容量部に蓄積させるための第２のスイッチ素子と、(5) 積分回路の出力端子から出力された積分信号を入力し、この積分信号をＡ／Ｄ変換して、この積分信号に応じたデジタル信号を出力するＡ／Ｄ変換回路と、(6) Ａ／Ｄ変換回路から出力されたデジタル信号を入力し、このデジタル信号に基づいて重心位置を求めるデジタル演算を行って、その演算結果を出力するデジタル演算回路と、を備えることを特徴とする。
さらに、本発明に係る第２の光検出装置では、複数の光検出セルに対して、積分回路，第１のスイッチ素子および第２のスイッチ素子を１組備え、第１フレームおよびこれに続く第２フレームそれぞれにおいて複数の光検出セルそれぞれの入出力用スイッチ素子が順次に所定期間だけ閉状態となり、第１フレームの所定期間に積分容量部が容量値Ｃ d に設定され、第２フレームの所定期間に積分容量部が容量値Ｃ d より小さい値に設定され、第１フレームの所定期間前に初期化用スイッチ素子が一旦閉状態となった後に開状態となり、第１フレームの所定期間中に、第１のスイッチ素子が一旦閉状態となった後に開状態となり、その後に第２のスイッチ素子が一旦閉状態となった後に開状態となり、第２フレームの所定期間前に初期化用スイッチ素子が一旦閉状態となった後に開状態となり、第２フレームの所定期間中に、第１のスイッチ素子が一旦閉状態となった後に開状態となり、その後に初期化用スイッチ素子が一旦閉状態となった後に開状態となることを特徴とする。
【００１１】
この第２の光検出装置によれば、或る一定期間に、光検出セルの光検出素子が入射光強度に応じて発生した電荷はセル容量部に蓄積されていく。この一定期間が経過した時点で第１のスイッチ素子が閉じると、それまでセル容量部に蓄積されていた電荷は、積分回路の積分容量部に移動する。その結果、光検出素子の一方の端子の電位は、ΔＶだけ変化してリセットレベルとなり、積分回路から出力される積分信号は、積分容量部に蓄積された電荷に応じたレベルとなる。第１のスイッチ素子が開いた後に第２のスイッチ素子が閉じると、積分回路から出力される積分信号の値に応じた電圧がセル容量部に設定される。このとき、容量値切替手段により、積分容量部の容量値はセル容量部の容量値と等しくされており、この結果、光検出素子の一方の端子の電位は、リセットレベルからΔＶだけ変化する。
【００１２】
その後の一定期間に、光検出素子が入射光強度に応じて発生した電荷はセル容量部に蓄積されていく。この一定期間が経過した時点でセル容量部に蓄積されている電荷は、以前に第２のスイッチ素子が閉じたときに積分信号の値に応じて設定された電圧に比例した電荷と、この一定期間に入射光によって光検出素子が発生した電荷とが、重畳されたものである。ただし、重畳される電荷の符号は互いに異なる。このとき、容量値切替手段により、積分容量部の容量値はセル容量部の容量値より小さい値とされている。したがって、この一定期間が経過した時点で第１のスイッチ素子が閉じると、積分回路から出力される積分信号は、光検出素子へ入射する光強度の増減に応じたものであり、しかも、光強度変化を高感度に検出するものである。
【００１３】
以上のような第１のスイッチ素子および第２のスイッチ素子の開閉動作は、複数の光検出セルそれぞれについて行われる。したがって、積分回路から出力される積分信号は、複数の光検出セルそれぞれに含まれる光検出素子が受光した光の光量の増減に応じた時系列信号となる。この積分信号はＡ／Ｄ変換回路によりＡ／Ｄ変換され、この積分信号に応じたデジタル信号がＡ／Ｄ変換回路より出力される。そして、デジタル演算回路により、このデジタル信号に基づいて重心位置を求めるデジタル演算が行われて、その演算結果が出力される。
【００１４】
また、本発明に係る第１または第２の光検出装置は、複数の光検出セルがＭ行Ｎ列（Ｍ≧２，Ｎ≧２）に２次元配列され、積分回路、第１のスイッチ素子、第２のスイッチ素子およびＡ／Ｄ変換回路それぞれが複数の光検出セルの列毎に設けられている、ことを特徴とする。積分回路、第１のスイッチ素子、第２のスイッチ素子およびＡ／Ｄ変換回路それぞれは、光検出セル毎に設けられていてもよいが、光検出セルの列毎に設けられていることにより、光検出装置の回路規模は更に小さくなる。
【００１５】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。以下で、ＭおよびＮそれぞれは２以上の整数であり、ｍは１以上Ｍ以下の任意の整数であり、ｎは１以上Ｎ以下の任意の整数である。
【００１６】
（第１の実施形態）
先ず、第１の実施形態に係る光検出装置１の構成について図１〜図４を用いて説明する。図１は、第１の実施形態に係る光検出装置１の概略構成図である。この光検出装置１は、Ｎ個のユニット１００1〜１００Nおよびデジタル演算回路４０を備える。各ユニット１００nは、互いに同様の構成であって、Ｍ個の光検出セル１０1,n〜１０M,n、積分回路２０n、Ａ／Ｄ変換回路３０n、スイッチ素子ＳＷn01、スイッチ素子ＳＷn02およびスイッチ素子ＳＷn03を備える。Ｍ×Ｎ個の光検出セル１０1,1〜１０M,NはＭ行Ｎ列に２次元配列されており、光検出セル１０m,nは第ｍ行第ｎ列に位置している。
【００１７】
各ユニット１００nにおいて、Ｍ個の光検出セル１０1,n〜１０M,nそれぞれは、スイッチ素子ＳＷn01を介して積分回路２０nの入力端子と接続され、スイッチ素子ＳＷn02を介して積分回路２０nの出力端子と接続されている。積分回路２０nの出力端子は、Ａ／Ｄ変換回路３０nの入力端子と接続されている。Ａ／Ｄ変換回路３０nの出力端子は、スイッチ素子ＳＷn03を介してデジタル演算回路４０の入力端子と接続されている。ユニット１００1〜１００Nそれぞれのスイッチ素子ＳＷn03が順次に閉じて、ユニット１００1〜１００NそれぞれのＡ／Ｄ変換回路３０nの出力端子はデジタル演算回路４０の入力端子と接続される。デジタル演算回路４０は、各ユニット１００nのＡ／Ｄ変換回路３０nからスイッチ素子ＳＷn03を介して順次に出力されたデジタル信号を入力し、このデジタル信号に基づいて重心位置を求めるデジタル演算を行って、その演算結果を出力する。
【００１８】
図２は、第１の実施形態に係る光検出装置１の各光検出セル１０m,nの回路図である。各光検出セル１０m,nは、フォトダイオード（光検出素子）ＰＤ、セル容量部Ｃdおよびスイッチ素子ＳＷ0を有する。フォトダイオードＰＤのアノード端子は接地されている。フォトダイオードＰＤのカソード端子は、セル容量部Ｃdを介して接地され、また、スイッチ素子ＳＷ0を介して、スイッチ素子ＳＷn01およびスイッチ素子ＳＷn02と接続されている。各ユニット１００nにおいて、Ｍ個の光検出セル１０1,n〜１０M,nそれぞれのスイッチ素子ＳＷ0が順次に閉じて、光検出セル１０1,n〜１０M,nそれぞれのフォトダイオードＰＤのカソード端子は、順次にスイッチ素子ＳＷn01およびスイッチ素子ＳＷn02と接続される。光検出セル１０1,1〜１０M,Nそれぞれのセル容量部Ｃdの容量値は互いに等しい。なお、セル容量部Ｃdは、フォトダイオードＰＤの接合容量であってもよいし、これとは別に設けたものであってもよい。
【００１９】
図３は、第１の実施形態に係る光検出装置１の各積分回路２０nの回路図である。各積分回路２０nは、入力端子と出力端子との間に互いに並列にアンプＡ2、積分容量部Ｃf2およびスイッチ素子ＳＷ21が接続されている。アンプＡ2は、その反転入力端子がスイッチ素子ＳＷn01と接続され、非反転入力端子が基準電圧値Ｖinp1とされ、出力端子がスイッチ素子ＳＷn02と接続されている。積分容量部Ｃf2およびスイッチ素子ＳＷ21は、アンプＡ2の反転入力端子と出力端子との間に設けられている。積分容量部Ｃf2の容量値は、各光検出セル１０m,nのセル容量部Ｃdの容量値と等しい。積分回路２０nは、スイッチ素子ＳＷ21が閉じているときには、積分容量部Ｃf2を放電して初期化する。一方、積分回路２０nは、スイッチ素子ＳＷ21が開いているときには、入力端子に入力した電荷を積分容量部Ｃf2に蓄積して、その蓄積された電荷の量に応じた値の電圧信号（これを積分信号と呼ぶ。）を出力端子から出力する。
【００２０】
図４は、第１の実施形態に係る光検出装置１の各Ａ／Ｄ変換回路３０nの回路図である。各Ａ／Ｄ変換回路３０nは、積分回路２０nの出力端子から出力された積分信号（アナログ信号）を入力してＡ／Ｄ変換し、この積分信号の値に応じた値のデジタル信号を、スイッチ素子ＳＷn03を介してデジタル演算回路４０へ出力する。この図に示されたＡ／Ｄ変換回路３０nは、結合容量素子Ｃ301、帰還容量素子Ｃ302、スイッチ素子ＳＷ302、アンプ３０１、比較部３０２、容量制御部３０３、可変容量部３１０，３２０および３３０を含む。
【００２１】
アンプ３０１は、積分回路２０nから出力された積分信号（アナログ値）を、結合容量素子Ｃ301を介して反転入力端子に入力し、基準電圧値Ｖcomを非反転入力端子に入力する。帰還容量素子Ｃ302は、アンプ３０１の反転入力端子と出力端子との間に設けられ、入力した電圧値に応じて電荷を蓄える。スイッチ素子ＳＷ302は、アンプ３０１の反転入力端子と出力端子との間に設けられ、開いているときには帰還容量素子Ｃ302に電荷の蓄積を行わせ、閉じているときには帰還容量素子Ｃ302における電荷蓄積をリセットする。そして、アンプ３０１は、帰還容量素子Ｃ302に蓄積された電荷量に応じた電圧値を、出力端子より比較部３０２へ出力する。比較回路３０２は、アンプ３０１から出力された電圧値を反転入力端子に入力し、基準電圧値Ｖcomを非反転入力端子に入力し、これら２つの入力信号の値を大小比較して、この比較結果を示す信号を容量制御部３０３へ出力する。
【００２２】
可変容量部３１０は、４つの容量素子Ｃ311〜Ｃ314および４つのスイッチ素子ＳＷ311〜ＳＷ314を含む。容量素子Ｃ311は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ311を介して参照電圧値Ｖref1および基準電圧値Ｖcomの何れかと接続される。容量素子Ｃ312は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ312を介して参照電圧値Ｖref1および基準電圧値Ｖcomの何れかと接続される。容量素子Ｃ313は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ313を介して参照電圧値Ｖref1および基準電圧値Ｖcomの何れかと接続される。また、容量素子Ｃ314は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ314を介して参照電圧値Ｖref1および基準電圧値Ｖcomの何れかと接続される。
【００２３】
可変容量部３２０は、４つの容量素子Ｃ321〜Ｃ324および４つのスイッチ素子ＳＷ321〜ＳＷ324を含む。容量素子Ｃ321は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ321を介して参照電圧値Ｖref2および基準電圧値Ｖcomの何れかと接続される。容量素子Ｃ322は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ322を介して参照電圧値Ｖref2および基準電圧値Ｖcomの何れかと接続される。容量素子Ｃ323は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ323を介して参照電圧値Ｖref2および基準電圧値Ｖcomの何れかと接続される。また、容量素子Ｃ324は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ324を介して参照電圧値Ｖref2および基準電圧値Ｖcomの何れかと接続される。
【００２４】
可変容量部３３０は、４つの容量素子Ｃ331〜Ｃ334および４つのスイッチ素子ＳＷ331〜ＳＷ334を含む。容量素子Ｃ331は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ331を介して参照電圧値Ｖref3および基準電圧値Ｖcomの何れかと接続される。容量素子Ｃ332は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ332を介して参照電圧値Ｖref3および基準電圧値Ｖcomの何れかと接続される。容量素子Ｃ333は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ333を介して参照電圧値Ｖref3および基準電圧値Ｖcomの何れかと接続される。また、容量素子Ｃ334は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ334を介して参照電圧値Ｖref3および基準電圧値Ｖcomの何れかと接続される。
【００２５】
可変容量部３１０，３２０および３３０それぞれに含まれる各容量素子、結合容量素子Ｃ301、帰還容量素子Ｃ302それぞれの容量値は、
【００２６】
【数１】
なる関係式を満たす。ここで、Ｃは或る一定容量値である。また、可変容量部３１０に供給される参照電圧値Ｖref1、可変容量部３２０に供給される参照電圧値Ｖref2、可変容量部３３０に供給される参照電圧値Ｖref3、および、基準電圧値Ｖcomそれぞれは、
【００２７】
【数２】
なる関係式を満たす。なお、基準電圧値Ｖcomは一般には接地電位とされるので、以降ではＶcom＝０とする。このとき、上記(2)式は、
【００２８】
【数３】
なる式で表される。また、これら参照電圧値Ｖref1，Ｖref2およびＶref3それぞれは、図示しない参照電圧供給回路より供給される。この参照電圧供給回路は、例えば、抵抗器が縦続接続された抵抗分割回路である。
【００２９】
容量制御部３０３は、スイッチ素子ＳＷ311〜ＳＷ314、ＳＷ321〜ＳＷ324およびＳＷ331〜ＳＷ334それぞれにおける切替動作を制御する。また、容量制御部３０３は、これらの１２個のスイッチ素子それぞれにおける切替状況を記憶しており、この切替状況および比較部３０２から出力された信号に基づいて、１２ビットのデジタル値（Ｄ11〜Ｄ0）を出力する。すなわち、容量制御部３０３より出力されるデジタル値の最上位ビットＤ11はスイッチ素子ＳＷ311の切替状況に応じたものであり、ビットＤ10はスイッチ素子ＳＷ312の切替状況に応じたものであり、ビットＤ9はスイッチ素子ＳＷ313の切替状況に応じたものであり、ビットＤ8はスイッチ素子ＳＷ314の切替状況に応じたものである。ビットＤ7はスイッチ素子ＳＷ321の切替状況に応じたものであり、ビットＤ6はスイッチ素子ＳＷ322の切替状況に応じたものであり、ビットＤ5はスイッチ素子ＳＷ323の切替状況に応じたものであり、ビットＤ4はスイッチ素子ＳＷ324の切替状況に応じたものである。また、ビットＤ3はスイッチ素子ＳＷ331の切替状況に応じたものであり、ビットＤ2はスイッチ素子ＳＷ332の切替状況に応じたものであり、ビットＤ1はスイッチ素子ＳＷ333の切替状況に応じたものであり、最下位ビットＤ0はスイッチ素子ＳＷ334の切替状況に応じたものである。
【００３０】
次に、第１の実施形態に係る光検出装置１の動作について図５〜図９を用いて説明する。なお、各スイッチ素子の開閉を制御する制御信号、デジタル演算回路４０の動作を制御する制御信号およびアドレス信号は、図示しない制御回路から所定のタイミングで出力される。以下に説明する光検出装置１の動作は、この制御回路による制御の下に行われる。
【００３１】
図５は、第１の実施形態に係る光検出装置１の各光検出セル１０m,nのスイッチ素子ＳＷ0の開閉タイミングを示すタイミングチャートである。この図に示すように、各フレーム期間内に、各ユニット１００nにおいて、Ｍ個の光検出セル１０1,n〜１０M,nそれぞれのスイッチ素子ＳＷ0は順次に閉じる。各光検出セル１０m,nのフォトダイオードＰＤおよびセル容量部Ｃdは、自己のスイッチ素子ＳＷ0が閉じている期間には、スイッチ素子ＳＷn01を介して積分回路２０nの入力端子と接続され、スイッチ素子ＳＷn02を介して積分回路２０nの出力端子と接続される。また、各光検出セル１０m,nは、自己のスイッチ素子ＳＷ0が開いている期間には、自己のフォトダイオードＰＤが入射光により発生させた電荷を、自己のセル容量部Ｃdに蓄積する。
【００３２】
図６は、第１の実施形態に係る光検出装置１の各ユニット１００nの動作タイミングを示すタイミングチャートである。同図（ａ）は、各スイッチ素子の開閉タイミングを示す。同図（ｂ）は、第１フレームと第２フレームとで光検出セル１０m,nへ入射する光の強度が等しい場合の各信号レベルを示す。また、同図（ｃ）は、第１フレームより第２フレームで光検出セル１０m,nへ入射する光の強度が大きい場合の各信号レベルを示す。
【００３３】
第１フレームと第２フレームとで光検出セル１０m,nへ入射する光の強度が等しい場合における動作を、図６（ａ）および（ｂ）を参照して説明する。
【００３４】
時刻ｔ０に光検出セル１０m,nのスイッチ素子ＳＷ0は開く。時刻ｔ０では、光検出セル１０m,nのセル容量部Ｃdに蓄積されている電荷は無く、光検出セル１０m,nのフォトダイオードＰＤのカソード端子の電位はリセットレベルである。時刻ｔ０以降、スイッチ素子ＳＷ0が閉じる時刻ｔ２まで、光検出セル１０m,nでは、自己のフォトダイオードＰＤが入射光により発生した電荷は、自己のセル容量部Ｃdに蓄積されていく。時刻ｔ０と時刻ｔ２との間の時刻ｔ１に、積分回路２０nのスイッチ素子ＳＷn21が一旦閉じた後に開くことで、積分回路２０nは、積分容量部Ｃf2の電荷が放電されて初期化され、出力される積分信号はリセットレベルとなる。
【００３５】
第１フレームにおける時刻ｔ２から時刻ｔ４までの期間、光検出セル１０m,nのスイッチ素子ＳＷ0は閉じる。この期間中に、先ず時刻ｔ２にスイッチ素子ＳＷn01が一旦閉じた後に開き、続いて時刻ｔ３にスイッチ素子ＳＷn02が一旦閉じた後に開く。スイッチ素子ＳＷn01が閉じている期間には、それまで光検出セル１０m,nのセル容量部Ｃdに蓄積されていた電荷は、積分回路２０nの積分容量部Ｃf2に移動する。その結果、光検出セル１０m,nのフォトダイオードＰＤのカソード端子の電位は、ΔＶだけ変化してリセットレベルとなり、また、積分回路２０nから出力される積分信号は、積分容量部Ｃf2に蓄積された電荷に応じたレベルとなる。その後のスイッチ素子ＳＷn02が閉じている期間には、光検出セル１０m,nのセル容量部Ｃdに、積分回路２０nから出力される積分信号の値に応じた電荷が蓄積される。積分容量部Ｃf2の容量値は光検出セル１０m,nのセル容量部Ｃdの容量値と等しいので、この結果、光検出セル１０m,nのフォトダイオードＰＤのカソード端子の電位は、リセットレベルからΔＶだけ変化する。
【００３６】
時刻ｔ４に光検出セル１０m,nのスイッチ素子ＳＷ0は開く。時刻ｔ４では、光検出セル１０m,nのフォトダイオードＰＤのカソード端子の電位はΔＶである。時刻ｔ４以降、スイッチ素子ＳＷ0が閉じる時刻ｔ６まで、光検出セル１０m,nでは、自己のフォトダイオードＰＤが入射光により発生した電荷は、自己のセル容量部Ｃdに蓄積されていく。時刻ｔ４と時刻ｔ６との間の時刻ｔ５に、積分回路２０nのスイッチ素子ＳＷ21が一旦閉じた後に開くことで、積分回路２０nは、積分容量部Ｃf2の電荷が放電されて初期化され、出力される積分信号はリセットレベルとなる。
【００３７】
時刻ｔ０〜ｔ２までの時間と時刻ｔ４〜ｔ６までの時間とが等しく、第１フレームと第２フレームとで光検出セル１０m,nへ入射する光の強度が等しければ、時刻ｔ６において光検出セル１０m,nのセル容量部Ｃdに蓄積されている電荷は、時刻ｔ３に積分回路２０nから出力される積分信号の値に応じて蓄積された電荷と、時刻ｔ４から時刻ｔ６までの期間にフォトダイオードＰＤが入射光により発生した電荷とが相殺されている。したがって、時刻ｔ６では、光検出セル１０m,nのフォトダイオードＰＤのカソード端子の電位はリセットレベルとなる。
【００３８】
第２フレームにおける時刻ｔ６から時刻ｔ８までの期間、光検出セル１０m,nのスイッチ素子ＳＷ0は閉じる。この期間中の時刻ｔ６にスイッチ素子ＳＷn01が一旦閉じた後に開く。スイッチ素子ＳＷn01が閉じる時刻ｔ６においては、光検出セル１０m,nのセル容量部Ｃdに蓄積されていた電荷は無く、光検出セル１０m,nのフォトダイオードＰＤのカソード端子の電位はリセットレベルであるので、積分回路２０nから出力される積分信号はリセットレベルのままである。すなわち、第１フレームと第２フレームとで光検出セル１０m,nへ入射する光の強度が等しければ、第２フレームの時刻ｔ６以降において、積分回路２０nから出力される積分信号はリセットレベルとなる。
【００３９】
次に、第１フレームより第２フレームで光検出セル１０m,nへ入射する光の強度が大きい場合における動作を、図６（ａ）および（ｃ）を参照して説明する。
【００４０】
各スイッチ素子の開閉動作は、既に説明したものと同様である。時刻ｔ０〜ｔ２までの時間と時刻ｔ４〜ｔ６までの時間とが等しく、第１フレームより第２フレームで光検出セル１０m,nへ入射する光の強度が大きければ、時刻ｔ６において光検出セル１０m,nのセル容量部Ｃdに蓄積されている電荷は、時刻ｔ３に積分回路２０nから出力される積分信号の値に応じて蓄積された電荷と、時刻ｔ４から時刻ｔ６までの期間にフォトダイオードＰＤが入射光により発生した電荷とが相殺されることはない。したがって、時刻ｔ６では、光検出セル１０m,nのフォトダイオードＰＤのカソード端子の電位はリセットレベルより小さいレベルとなる
第２フレームにおける時刻ｔ６から時刻ｔ８までの期間、光検出セル１０m,nのスイッチ素子ＳＷ0は閉じる。この期間中の時刻ｔ６にスイッチ素子ＳＷn01が一旦閉じた後に開く。スイッチ素子ＳＷn01が閉じる時刻ｔ６においては、光検出セル１０m,nのフォトダイオードＰＤのカソード端子の電位はリセットレベルより小さいので、積分回路２０nから出力される積分信号はリセットレベルより大きくなる。すなわち、第１フレームと第２フレームとで光検出セル１０m,nへ入射する光の強度が異なれば、第２フレームの時刻ｔ６以降において、積分回路２０nから出力される積分信号は、リセットレベルとは異なるレベルとなる。そして、時刻ｔ６以降の積分信号が読み出された後、時刻ｔ７に積分回路２０nのスイッチ素子ＳＷ21は一旦閉じた後に開き、積分回路２０nはリセットされる。
【００４１】
積分回路２０nから時刻ｔ６以降に出力される積分信号は、光検出セル１０m,nのフォトダイオードＰＤが或るフレームおよび次のフレームそれぞれで入射光強度の差に応じたものである。すなわち、この積分信号は、入力した光像における画素毎の入射光強度の増減を表し、動体を抽出した結果を表す。
【００４２】
この積分回路２０nから出力された積分信号は、Ａ／Ｄ変換回路３０nによりＡ／Ｄ変換されて、１２ビットのデジタル信号が出力される。各ユニット１００nのＡ／Ｄ変換回路３０nは以下のように動作する。
【００４３】
Ａ／Ｄ変換処理の第１段階においては、スイッチ素子ＳＷ302は閉じていて、帰還容量素子Ｃ302は放電されている。また、スイッチ素子ＳＷ311〜ＳＷ314、ＳＷ321〜ＳＷ324およびＳＷ331〜ＳＷ334それぞれは、基準電圧値Ｖcomの方に切り替えられている。そして、スイッチ素子ＳＷ302が開いて、積分回路２０から出力された電圧値Ｖinに応じた電荷量Ｑが帰還容量素子Ｃ302に蓄積される。ここで、電荷量Ｑは、
【００４４】
【数４】
なる式で表される。その後、実際のＡ／Ｄ変換処理が開始される。
【００４５】
Ａ／Ｄ変換処理の第２段階では、可変容量部３１０に含まれる４つのスイッチ素子ＳＷ311〜ＳＷ314それぞれの切替動作が行われる。先ず、４つの容量素子Ｃ311〜Ｃ314のうち最も容量値が大きい容量素子Ｃ311に対応するスイッチ素子ＳＷ311が参照電圧値Ｖref1の方に切り替わる。これにより、帰還容量素子Ｃ302に蓄積されていた電荷Ｑ（上記(4)式）のうち、
【００４６】
【数５】
なる式で表される電荷量Ｑ311が容量素子Ｃ311に移動し、
【００４７】
【数６】
なる式で表される電荷量Ｑ302が帰還容量素子Ｃ302に残る。
【００４８】
そして、アンプ３０１より電圧値（Ｖin−Ｖref1／２）が出力される。比較部３０２により、アンプ３０１より反転入力端子に入力する電圧値（Ｖin−Ｖref1／２）と、非反転入力端子に入力する基準電圧値Ｖcom（＝０）とが、大小比較されて、電圧値（Ｖin−Ｖref1／２）の符号が判定される。この結果は、容量制御部３０３に入力され、出力すべき最上位ビットＤ11の値として記憶される。すなわち、電圧値（Ｖin−Ｖref1／２）が正であればＤ11＝１とされ、そうでなければＤ11＝０とされる。
【００４９】
もし、電圧値（Ｖin−Ｖref1／２）が正であれば、次に容量値が大きい容量素子Ｃ312に対応するスイッチ素子ＳＷ312が参照電圧値Ｖref1の方に切り替わる。これにより、これまで帰還容量素子Ｃ302に蓄積されていた電荷Ｑ302（上記(6)式）のうち、
【００５０】
【数７】
なる式で表される電荷量Ｑ312が容量素子Ｃ312に移動し、
【００５１】
【数８】
なる式で表される電荷量Ｑ302が帰還容量素子Ｃ302に残る。
【００５２】
そして、アンプ３０１より電圧値（Ｖin−３Ｖref1／４）が出力される。比較部３０２により、アンプ３０１より反転入力端子に入力する電圧値（Ｖin−３Ｖref1／４）と、非反転入力端子に入力する基準電圧値Ｖcom（＝０）とが、大小比較されて、電圧値（Ｖin−３Ｖref1／４）の符号が判定される。この結果は、容量制御部３０３に入力され、出力すべきビットＤ10の値として記憶される。すなわち、電圧値（Ｖin−３Ｖref1／４）が正であればＤ10＝１とされ、そうでなければＤ10＝０とされる。
【００５３】
さらに、電圧値（Ｖin−３Ｖref1／４）が正であれば、その次に容量値が大きい容量素子Ｃ313に対応するスイッチ素子ＳＷ313が参照電圧値Ｖref1の方に切り替わる。これにより、これまで帰還容量素子Ｃ302に蓄積されていた電荷Ｑ302（上記(8)式）のうち、
【００５４】
【数９】
なる式で表される電荷量Ｑ313が容量素子Ｃ313に移動し、
【００５５】
【数１０】
なる式で表される電荷量Ｑ302が帰還容量素子Ｃ302に残る。
【００５６】
そして、アンプ３０１より電圧値（Ｖin−７Ｖref1／８）が出力される。比較部３０２により、アンプ３０１より反転入力端子に入力する電圧値（Ｖin−７Ｖref1／８）と、非反転入力端子に入力する基準電圧値Ｖcom（＝０）とが、大小比較されて、電圧値（Ｖin−７Ｖref1／８）の符号が判定される。この結果は、容量制御部３０３に入力され、出力すべきビットＤ9の値として記憶される。すなわち、電圧値（Ｖin−７Ｖref1／８）が正であればＤ9＝１とされ、そうでなければＤ9＝０とされる。
【００５７】
逆に、最上位ビットＤ11の値の決定の際に電圧値（Ｖin−Ｖref1／２）が負であれば、スイッチ素子ＳＷ311が基準電圧値Ｖcomの方に戻って、電荷量Ｑ（上記(4)式）の全てが帰還容量素子Ｃ302に戻る。その後、次に容量値が大きい容量素子Ｃ312に対応するスイッチ素子ＳＷ312が参照電圧値Ｖref1の方に切り替わる。これにより、帰還容量素子Ｃ302に蓄積されていた電荷Ｑ（上記(4)式）のうち、
【００５８】
【数１１】
なる式で表される電荷量Ｑ312が容量素子Ｃ312に移動し、
【００５９】
【数１２】
なる式で表される電荷量Ｑ302が帰還容量素子Ｃ302に残る。
【００６０】
そして、アンプ３０１より電圧値（Ｖin−Ｖref1／４）が出力される。比較部３０２により、アンプ３０１より反転入力端子に入力する電圧値（Ｖin−Ｖref1／４）と、非反転入力端子に入力する基準電圧値Ｖcom（＝０）とが、大小比較されて、電圧値（Ｖin−Ｖref1／４）の符号が判定される。この結果は、容量制御部３０３に入力され、出力すべきビットＤ10の値として記憶される。すなわち、電圧値（Ｖin−Ｖref1／４）が正であればＤ10＝１とされ、そうでなければＤ10＝０とされる。
【００６１】
このようにして、可変容量部３３０に含まれる４つのスイッチ素子ＳＷ311〜ＳＷ314それぞれの切替状況が順次に決定され、ビットＤ11〜Ｄ8それぞれの値が順次に決定される。図７は、Ａ／Ｄ変換回路３０nに入力する電圧値Ｖinと４つのビットＤ11〜Ｄ8それぞれの値との関係を示す図表である。これら４つのビットＤ11〜Ｄ8それぞれの値が決定された時点では、帰還容量素子Ｃ302に残っている電荷量Ｑ1はＣ・Ｖref1以下であり、アンプ３０１から出力される電圧値Ｖ1は、Ｖref1／２4以下であって、以上の第２段階においてＡ／Ｄ変換し切れなかった残差である。
【００６２】
以上のＡ／Ｄ変換処理の第２段階に続く第３段階では、第２段階終了時に帰還容量素子Ｃ302に残っている電荷量Ｑ1について、可変容量部３２０に含まれる４つのスイッチ素子ＳＷ321〜ＳＷ324それぞれの切替動作が、第２段階の処理と同様に行われる。すなわち、先ず、４つの容量素子Ｃ321〜Ｃ324のうち最も容量値が大きい容量素子Ｃ321に対応するスイッチ素子ＳＷ321が参照電圧値Ｖref2の方に切り替わる。これにより、帰還容量素子Ｃ302に蓄積されていた電荷Ｑ1のうち、
【００６３】
【数１３】
なる式で表される電荷量Ｑ321が容量素子Ｃ321に移動し、
【００６４】
【数１４】
なる式で表される電荷量Ｑ302が帰還容量素子Ｃ302に残る。
【００６５】
そして、アンプ３０１より電圧値（Ｖ1−Ｖref2／２）が出力される。比較部３０２により、アンプ３０１より反転入力端子に入力する電圧値（Ｖ1−Ｖref2／２）と、非反転入力端子に入力する基準電圧値Ｖcom（＝０）とが、大小比較されて、電圧値（Ｖ1−Ｖref2／２）の符号が判定される。この結果は、容量制御部３０３に入力され、出力すべきビットＤ7の値として記憶される。電圧値（Ｖ1−Ｖref2／２）が正であればＤ7＝１とされ、そうでなければＤ7＝０とされる。すなわち、電圧値（Ｖ1−Ｖref1／３２）が正であればＤ7＝１とされ、そうでなければＤ7＝０とされる。
【００６６】
以降も同様にして、可変容量部３２０に含まれる４つのスイッチ素子ＳＷ321〜ＳＷ324それぞれの切替状況が順次に決定され、ビットＤ7〜Ｄ4それぞれの値が順次に決定される。図８は、電圧値Ｖ1と４つのビットＤ7〜Ｄ4それぞれの値との関係を示す図表である。これら４つのビットＤ7〜Ｄ4それぞれの値が決定された時点では、帰還容量素子Ｃ302に残っている電荷量Ｑ2はＣ・Ｖref2以下（Ｃ・Ｖref1／２4以下）であり、アンプ３０１から出力される電圧値Ｖ2は、Ｖref2／２4以下（Ｖref1／２8以下）であって、以上の第３段階においてもＡ／Ｄ変換し切れなかった残差である。
【００６７】
以上のＡ／Ｄ変換処理の第３段階に続く第４段階では、第３段階終了時に帰還容量素子Ｃ302に残っている電荷量Ｑ2について、可変容量部３３０に含まれる４つのスイッチ素子ＳＷ331〜ＳＷ334それぞれの切替動作が、第２段階の処理と同様に行われる。すなわち、先ず、４つの容量素子Ｃ331〜Ｃ334のうち最も容量値が大きい容量素子Ｃ331に対応するスイッチ素子ＳＷ331が参照電圧値Ｖref3の方に切り替わる。これにより、帰還容量素子Ｃ302に蓄積されていた電荷Ｑ1のうち、
【００６８】
【数１５】
なる式で表される電荷量Ｑ331が容量素子Ｃ331に移動し、
【００６９】
【数１６】
なる式で表される電荷量Ｑ302が帰還容量素子Ｃ302に残る。
【００７０】
そして、アンプ３０１より電圧値（Ｖ2−Ｖref3／２）が出力される。比較部３０２により、アンプ３０１より反転入力端子に入力する電圧値（Ｖ2−Ｖref3／２）と、非反転入力端子に入力する基準電圧値Ｖcom（＝０）とが、大小比較されて、電圧値（Ｖ2−Ｖref3／２）の符号が判定される。この結果は、容量制御部３０３に入力され、出力すべきビットＤ3の値として記憶される。電圧値（Ｖ2−Ｖref3／２）が正であればＤ3＝１とされ、そうでなければＤ3＝０とされる。すなわち、電圧値（Ｖ2−Ｖref1／５１２）が正であればＤ3＝１とされ、そうでなければＤ3＝０とされる。
【００７１】
以降も同様にして、可変容量部３３０に含まれる４つのスイッチ素子ＳＷ331〜ＳＷ334それぞれの切替状況が順次に決定され、ビットＤ3〜Ｄ0それぞれの値が順次に決定される。図９は、電圧値Ｖ2と４つのビットＤ3〜Ｄ0それぞれの値との関係を示す図表である。これら４つのビットＤ3〜Ｄ0それぞれの値が決定された時点では、帰還容量素子Ｃ302に残っている電荷量Ｑ3はＣ・Ｖref3以下（Ｃ・Ｖref1／２8以下）であり、アンプ３０１から出力される電圧値Ｖ3は、Ｖref3／２4以下（Ｖref1／２12以下）であって、以上の第４段階においてもＡ／Ｄ変換し切れなかった残差である。
【００７２】
以上のＡ／Ｄ変換処理の第４段階が終了した時点では、１２個のスイッチ素子ＳＷ311〜ＳＷ314、ＳＷ321〜ＳＷ324およびＳＷ331〜ＳＷ334それぞれにおける切替状況に応じた１２ビットのデジタル値Ｄ11〜Ｄ0が容量制御部３０３に記憶されている。そして、第４段階が終了した後、この１２ビットのデジタル値Ｄ11〜Ｄ0が容量制御部３０３より出力される。
【００７３】
このＡ／Ｄ変換回路３０nでは、可変容量部３１０，３２０および３３０それぞれに含まれる容量素子ならびに帰還容量部Ｃ302の全体がチップ上で占有する面積は、容量値６１Ｃ（＝３(８Ｃ＋４Ｃ＋２Ｃ＋Ｃ)＋１６Ｃ）の容量素子１つ分の占有面積に相当する。一方、従来の１２ビットデジタル値を出力するＡ／Ｄ変換回路では、１２個の容量素子が占有する面積は、容量値２12Ｃの容量素子１つ分の占有面積に相当する。このように、本実施形態に係るＡ／Ｄ変換回路３０nは、従来のものと比較して、容量素子の占有面積が１／６７である。
【００７４】
したがって、このような占有面積が小さいＡ／Ｄ変換回路３０nを含む光検出装置１は、積分回路２０毎にＡ／Ｄ変換回路３０を設けることにより高速化を図ることができ、Ａ／Ｄ変換回路３０nから出力されるデジタル値のビット数を多くすることにより高精度化を図ることもでき、また、フォトダイオードＰＤの個数を多くすることにより高解像度化を図ることもできる。また、従来のＡ／Ｄ変換回路における最大容量値が２11Ｃであるのに対して、本実施形態に係るＡ／Ｄ変換回路３０nにおける最大容量値は１６Ｃであるので、本実施形態に係るＡ／Ｄ変換回路３０nでは、寄生容量が小さく、この点でもＡ／Ｄ変換処理を高速に行うことができる。
【００７５】
以上のようにして、各ユニット１００nのＡ／Ｄ変換回路３０nより、Ｍ個の光検出セル１０1,n〜１０M,nそれぞれに対応するＭ個のデジタル値Ｄ1,n〜ＤM,nが時系列に並んだデジタル信号が出力される。また、Ｎ個のユニット１００1〜１００nそれぞれは並列動作する。したがって、各ユニット１００nのスイッチ素子ＳＷn03が順次に閉じると、第１行のデジタル値Ｄ1,1〜Ｄ1,N，第２行のデジタル値Ｄ2,1〜Ｄ2,N，……，第ｍ行のデジタル値Ｄm,1〜Ｄm,N，……，第Ｍ行のデジタル値ＤM,1〜ＤM,Nは、この順にデジタル演算回路４０に入力し、デジタル演算回路４０内のレジスタに記憶される。
【００７６】
そして、デジタル演算回路４０において、このデジタル信号に基づいてデジタル演算が行われて、その演算結果が出力される。例えば、入力したデジタル信号に基づいて各行の重心位置Ｐmを求めるには、
【００７７】
【数１７】
なる式に基づいてデジタル演算が行われる。このようにすることで、画像中において或る方向に向かって動いている動体のうち当該進行方向側のエッジを求めることができる。このような光検出装置１は、例えば、ベルトコンベア上を搬送されてくる物の先端位置を検出するのに好適である。
【００７８】
以上のように、本実施形態に係る光検出装置１は、１画素当たりに必要な素子がフォトダイオードＰＤ、セル容量部Ｃdおよびスイッチ素子ＳＷ0のみであり、従来技術のものと比べて回路規模が格段に小さい。特に、セル容量部ＣdとしてフォトダイオードＰＤの接合容量を利用する場合には、更に回路規模が小さい。したがって、この光検出装置１は、１画素当たりに占める回路部占有面積が小さく、各画素の開口率が高く、光応答特性が優れたものとなる。
【００７９】
（第２の実施形態）
次に、第２の実施形態に係る光検出装置について説明する。第２の実施形態に係る光検出装置は、第１の実施形態に係る光検出装置１と比べて積分回路２０nの構成が異なる。図１０は、第２の実施形態に係る光検出装置の各積分回路２０nの回路図である。積分回路２０nは、入力端子と出力端子との間に互いに並列に、アンプＡ2、積分容量部Ｃf21、スイッチ素子ＳＷ21、ならびに、互いに直列的に接続されたスイッチ素子ＳＷ22（容量値切替手段）および積分容量部Ｃf22が接続されている。アンプＡ2は、その反転入力端子がスイッチ素子ＳＷn01と接続され、非反転入力端子が基準電圧値Ｖinp1とされている。積分容量部Ｃf21、スイッチ素子ＳＷ21、ならびに、互いに直列的に接続されたスイッチ素子ＳＷ22および積分容量部Ｃf22は、アンプＡ2の反転入力端子と出力端子との間に設けられている。積分容量部Ｃf21および積分容量部Ｃf22それぞれの容量値の和は、各光検出セル１０m,nそれぞれのセル容量部Ｃdの容量値と等しい。
【００８０】
第２の実施形態に係る光検出装置の各積分回路２０nの動作について説明する。図１１は、第２の実施形態に係る光検出装置の各ユニット１００nの動作タイミングを示すタイミングチャートである。同図（ａ）は、各スイッチ素子の開閉タイミングを示す。同図（ｂ）は、第１フレームと第２フレームとで光検出セル１０m,nへ入射する光の強度が等しい場合の各信号レベルを示す。また、同図（ｃ）は、第１フレームより第２フレームで光検出セル１０m,nへ入射する光の強度が大きい場合の各信号レベルを示す。第２の実施形態に係る光検出装置の動作は、第１の実施形態に係る光検出装置１の動作と略同様である。本実施形態では、積分回路２０nのスイッチ素子ＳＷ22は、第１フレームでは閉じていて、第２フレームでは開いている。
【００８１】
積分回路２０nのスイッチ素子ＳＷ22が閉じている第１フレーム（時刻ｔ４を経過するまで）では、積分回路２０nにおいて電荷を蓄積するものは、互いに並列的に設けられた積分容量部Ｃf21および積分容量部Ｃf22の双方である。また、積分容量部Ｃf21および積分容量部Ｃf22それぞれの容量値の和は、光検出セル１０m,nのセル容量部Ｃdの容量値と等しい。したがって、この第１フレームでは、光検出装置の動作は、図７を用いて説明したものと同様である。
【００８２】
一方、積分回路２０nのスイッチ素子ＳＷ22が開いている第２フレーム（時刻ｔ８を経過するまで）では、積分回路２０nにおいて電荷を蓄積するものは、積分容量部Ｃf21のみであって、その容量値が小さくなる。したがって、第１の実施形態の場合と同様の入射光強度変化があるとすると、第２の実施形態に係る光検出装置では、時刻ｔ６以降に積分回路２０nから出力される積分信号は、第１の実施形態の場合と比較して（（Ｃf21＋Ｃf22）／Ｃf21）倍だけ大きくなり、感度が高くなる。
【００８３】
以上のように、第２実施形態に係る光検出装置は、第１の実施形態に係る光検出装置１が奏する効果と同様の効果を奏する他、第１フレームよりも第２フレームにおいて積分回路２０nの積分容量部の容量値を小さくすることにより、入力した光像における画素毎の入射光強度の増減を高感度に検出することができ、これにより動体を高感度に抽出することができる。
【００８４】
（変形例）
一般に、本発明に係る光検出装置１の各Ａ／Ｄ変換回路２０nに含まれる可変容量部の個数Ｍは１以上であり、Ｍ個の可変容量部のうち第ｍ（１≦ｍ≦Ｍ）の可変容量部に含まれる容量素子の個数Ｎmは１以上であり、第ｍの可変容量部に含まれるＮm個の容量素子それぞれの他端（アンプの入力端子に接続される一端とは逆の側）に入力する参照電圧値のレベル数Ｐmは１以上としてよい。第ｍの可変容量部に含まれるＮm個の容量素子それぞれの容量値をＣm,1〜Ｃm,Nmとし、第ｍの可変容量部に供給される参照電圧値をＶref,m,1〜Ｖref,m,Pmとすると、各ｍ値、各ｎ値（１≦ｎ≦Ｎm）および各ｐ値（１≦ｐ≦Ｐm）について、Ｃm,n・Ｖref,m,p の各値が互いに異なるように設定される。また、Ｃm,n・Ｖref,m,p の各値は、昇順に並べたときに公比が２である等比数列であるのが好適である。Ａ／Ｄ変換回路から出力されるデジタル値のビット数は、
【００８５】
【数１８】
なる式で表される。
【００８６】
上記の各実施形態では、Ａ／Ｄ変換回路から出力されるデジタル値のビット数は１２であったが、他の任意の数であってもよい。上記実施形態では Ｍ＝３、各Ｎm＝４、各Ｐm＝１ であったが、一般にはＭが２以上の任意の数であって、各Ｎmも２以上の任意の数であってよい。また、Ｍ＝１、Ｎ1が２以上の任意の数であって、Ｐ1も２以上の任意の数であってよく、この場合には、Ｎ1個の容量素子がチップ上で占有する面積が更に小さい。また、Ｍ＝１、Ｎ1＝１、Ｐ1が２以上の任意の数であってよく、この場合には、１個の容量素子がチップ上で占有する面積が更に小さい。また、Ｍが２以上の任意の整数であって、各Ｎm＝１、各Ｐm＝１ であってもよい。Ｍが２以上の整数であって、各Ｎmが異なっていてもよいし、各Ｐmが異なっていてもよい。
【００８７】
【発明の効果】
以上、詳細に説明したとおり、本発明に係る光検出装置によれば、或る一定期間に、光検出セルの光検出素子が入射光強度に応じて発生した電荷はセル容量部に蓄積されていく。この一定期間が経過した時点で第１のスイッチ素子が閉じると、それまでセル容量部に蓄積されていた電荷は、積分回路の積分容量部に移動する。その結果、光検出素子の一方の端子の電位は、ΔＶだけ変化してリセットレベルとなり、積分回路から出力される積分信号は、積分容量部に蓄積された電荷に応じたレベルとなる。第１のスイッチ素子が開いた後に第２のスイッチ素子が閉じると、積分回路から出力される積分信号の値に応じた電圧がセル容量部に設定される。積分容量部の容量値はセル容量部の容量値と等しいので、この結果、光検出素子の一方の端子の電位は、リセットレベルからΔＶだけ変化する。
【００８８】
その後の一定期間に、光検出素子へ入射した光強度に応じて発生した電荷はセル容量部に蓄積されていく。この一定期間が経過した時点でセル容量部に蓄積されている電荷は、以前に第２のスイッチ素子が閉じたときに積分信号の値に応じて設定された電圧に比例した電荷と、この一定期間に光検出素子が入射光により発生した電荷とが、重畳されたものである。ただし、重畳される電荷の符号は互いに異なる。したがって、この一定期間が経過した時点で第１のスイッチ素子が閉じると、積分回路から出力される積分信号は、光検出素子へ入射した光強度の増減に応じたものである。
【００８９】
そして、この積分回路から出力された積分信号は、Ａ／Ｄ変換回路によりデジタル信号に変換される。Ａ／Ｄ変換回路から出力されたデジタル信号に基づいて、デジタル演算回路により、重心位置を求めるデジタル演算が行われる。この光検出装置は、２次元配列された複数の光検出セルを備えており、入力した光像における画素毎の入射光強度の増減を検出することができ、これにより動体を抽出することができる。
【００９０】
このように本発明に係る光検出装置は、１画素当たりの回路規模が従来技術のものと比べて格段に小さい。特に、セル容量部として光検出素子の接合容量を利用する場合には、更に回路規模が小さい。したがって、この光検出装置は、１画素当たりに占める回路部占有面積が小さく、各画素の開口率が高く、光応答特性が優れる。
【００９１】
また、積分回路の積分容量部の容量値を切替可能とする場合には、入力した光像における画素毎の入射光強度の増減を高感度に検出することができ、これにより動体を高感度に抽出することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る光検出装置１の概略構成図である。
【図２】第１の実施形態に係る光検出装置１の各光検出セル１０m,nの回路図である。
【図３】第１の実施形態に係る光検出装置１の各積分回路２０nの回路図である。
【図４】第１の実施形態に係る光検出装置１の各Ａ／Ｄ変換回路３０nの回路図である。
【図５】第１の実施形態に係る光検出装置１の各光検出セル１０m,nのスイッチ素子ＳＷ0の開閉タイミングを示すタイミングチャートである。
【図６】第１の実施形態に係る光検出装置１の各ユニット１００nの動作タイミングを示すタイミングチャートである。
【図７】Ａ／Ｄ変換回路３０nに入力する電圧値Ｖinと４つのビットＤ11〜Ｄ8それぞれの値との関係を示す図表である。
【図８】電圧値Ｖ1と４つのビットＤ7〜Ｄ4それぞれの値との関係を示す図表である。
【図９】電圧値Ｖ2と４つのビットＤ3〜Ｄ0それぞれの値との関係を示す図表である。
【図１０】第２の実施形態に係る光検出装置の各積分回路２０nの回路図である。
【図１１】第２の実施形態に係る光検出装置の各ユニット１００nの動作タイミングを示すタイミングチャートである。
【符号の説明】
１…光検出装置、１０1,1〜１０M,N…光検出セル、２０1〜２０M…積分回路、３０1〜３０M…Ａ／Ｄ変換回路、４０…デジタル演算回路、３０１…アンプ、３０２…比較部、３０３…容量制御部、３１０，２２０，２３０…可変容量部。
【発明の属する技術分野】
本発明は、受光した光像における動体を抽出する光検出装置に関するものである。
【０００２】
【従来の技術】
ＣＭＯＳ技術を用いた光検出装置は、低コストであって、Ａ／Ｄ変換回路や周辺デジタル回路をも含めて１チップ化が可能である。このことから、単なる光検出または撮像だけでなく種々の処理機能（例えば輪郭抽出や動体抽出など）を含んで１チップ化された光検出装置が開発されてきている。
【０００３】
動体抽出機能を有する光検出装置は、例えば文献「石渡、他、”３次元ジェスチャ認識用ＣＭＯＳイメージセンサ”、映像情報メディア学会技術報告、Vol.23，No.30，pp.13-16 （1999)」に記載されている。この文献に記載されている光検出装置は、１画素あたり２つの容量素子および多数のスイッチ素子を設け、或るフレームの撮像の際には画素データを第１の容量素子に記憶し、次のフレームの撮像の際には画素データを第２の容量素子に記憶して、その後、第１および第２の容量素子それぞれに記憶されている画素データの差分を求める。このようにして、この光検出装置は、チップ上で画像処理を行って動体抽出を行うものである。この光検出装置によれば、従来では別に設けた画像メモリに画像データを蓄積した後に画像処理をせざるを得なかったところ、画像メモリを別に設ける必要がない。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記文献に記載された動体抽出機能を有する光検出装置は、１画素あたり２つの容量素子および多数のスイッチ素子を設け、更に、第１および第２の容量素子それぞれに記憶されている画素データの差分を求める為の差分回路を設ける必要がある。したがって、この光検出装置は、１画素当たりに占める回路部占有面積が大きく、このことから、センサの光応答特性を支配する開口率を高めることができないという致命的な欠点があり、このため、高画質の画像を得ることができない。
【０００５】
本発明は、上記問題点を解消する為になされたものであり、受光した光像における動体を抽出する光検出装置であって、１画素当たりに占める回路部占有面積が小さく、開口率が高く光応答特性が優れたものを提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明に係る第１の光検出装置は、(1) 入射光強度に応じた電荷を発生する光検出素子と、容量値Ｃdを有し光検出素子で発生した電荷を蓄積するセル容量部と、セル容量部に蓄積される電荷を外部との間で入出力するための入出力用スイッチ素子と、を各々有し２次元配列された複数の光検出セルと、(2) アンプと初期化用スイッチ素子と容量値Ｃf2の積分容量部（ただし、Ｃf2＝Ｃd）とが入力端子と出力端子との間に並列的に設けられ、初期化用スイッチ素子が閉じているときに積分容量部を放電して初期化し、初期化用スイッチ素子が開いているときに入力端子に入力した電荷を積分容量部に蓄積して、その蓄積された電荷の量に応じた値の積分信号を出力端子より出力する積分回路と、(3) 光検出セルと積分回路の入力端子との間に設けられ、セル容量部に蓄積された電荷を積分容量部に移動させるための第１のスイッチ素子と、(4) 積分回路の出力端子と光検出セルとの間に設けられ、積分回路から出力される積分信号の値に応じた電荷をセル容量部に蓄積させるための第２のスイッチ素子と、(5) 積分回路の出力端子から出力された積分信号を入力し、この積分信号をＡ／Ｄ変換して、この積分信号に応じたデジタル信号を出力するＡ／Ｄ変換回路と、(6) Ａ／Ｄ変換回路から出力されたデジタル信号を入力し、このデジタル信号に基づいて重心位置を求めるデジタル演算を行って、その演算結果を出力するデジタル演算回路と、を備えることを特徴とする。
さらに、本発明に係る第１の光検出装置では、複数の光検出セルに対して、積分回路，第１のスイッチ素子および第２のスイッチ素子を１組備え、第１フレームおよびこれに続く第２フレームそれぞれにおいて複数の光検出セルそれぞれの入出力用スイッチ素子が順次に所定期間だけ閉状態となり、第１フレームの所定期間前に初期化用スイッチ素子が一旦閉状態となった後に開状態となり、第１フレームの所定期間中に、第１のスイッチ素子が一旦閉状態となった後に開状態となり、その後に第２のスイッチ素子が一旦閉状態となった後に開状態となり、第２フレームの所定期間前に初期化用スイッチ素子が一旦閉状態となった後に開状態となり、第２フレームの所定期間中に、第１のスイッチ素子が一旦閉状態となった後に開状態となり、その後に初期化用スイッチ素子が一旦閉状態となった後に開状態となることを特徴とする。
【０００７】
この第１の光検出装置によれば、或る一定期間に、光検出セルの光検出素子が入射光強度に応じて発生した電荷はセル容量部に蓄積されていく。この一定期間が経過した時点で第１のスイッチ素子が閉じると、それまでセル容量部に蓄積されていた電荷は、積分回路の積分容量部に移動する。その結果、光検出素子の一方の端子の電位は、ΔＶだけ変化してリセットレベルとなり、積分回路から出力される積分信号は、積分容量部に蓄積された電荷に応じたレベルとなる。第１のスイッチ素子が開いた後に第２のスイッチ素子が閉じると、積分回路から出力される積分信号の値に応じた電圧がセル容量部に設定される。積分容量部の容量値はセル容量部の容量値と等しいので、この結果、光検出素子の一方の端子の電位は、リセットレベルからΔＶだけ変化する。
【０００８】
その後の一定期間に、光検出素子が入射光強度に応じて発生した電荷はセル容量部に蓄積されていく。この一定期間が経過した時点でセル容量部に蓄積されている電荷は、以前に第２のスイッチ素子が閉じたときに積分信号の値に応じて設定された電圧に比例した電荷と、この一定期間に入射光によって光検出素子が発生した電荷とが、重畳されたものである。ただし、重畳される電荷の符号は互いに異なる。したがって、この一定期間が経過した時点で第１のスイッチ素子が閉じると、積分回路から出力される積分信号は、光検出素子へ入射する光強度の増減に応じたものである。
【０００９】
以上のような第１のスイッチ素子および第２のスイッチ素子の開閉動作は、複数の光検出セルそれぞれについて行われる。したがって、積分回路から出力される積分信号は、複数の光検出セルそれぞれに含まれる光検出素子が受光した光の光量の増減に応じた時系列信号となる。この積分信号はＡ／Ｄ変換回路によりＡ／Ｄ変換され、この積分信号に応じたデジタル信号がＡ／Ｄ変換回路より出力される。そして、デジタル演算回路により、このデジタル信号に基づいて重心位置を求めるデジタル演算が行われて、その演算結果が出力される。
【００１０】
本発明に係る第２の光検出装置は、(1) 入射光強度に応じた電荷を発生する光検出素子と、容量値Ｃdを有し光検出素子で発生した電荷を蓄積するセル容量部と、セル容量部に蓄積される電荷を外部との間で入出力するための入出力用スイッチ素子と、を各々有し２次元配列された複数の光検出セルと、(2) アンプと初期化用スイッチ素子と積分容量部とが入力端子と出力端子との間に並列的に設けられ、積分容量部の容量値を容量値Ｃdおよびこれより小さい値の何れかに切り替える容量値切替手段を有し、初期化用スイッチ素子が閉じているときに積分容量部を放電して初期化し、初期化用スイッチ素子が開いているときに入力端子に入力した電荷を積分容量部に蓄積して、その蓄積された電荷の量に応じた値の積分信号を出力端子より出力する積分回路と、(3)光検出セルと積分回路の入力端子との間に設けられ、セル容量部に蓄積された電荷を積分容量部に移動させるための第１のスイッチ素子と、(4) 積分回路の出力端子と光検出セルとの間に設けられ、積分回路から出力される積分信号の値に応じた電荷をセル容量部に蓄積させるための第２のスイッチ素子と、(5) 積分回路の出力端子から出力された積分信号を入力し、この積分信号をＡ／Ｄ変換して、この積分信号に応じたデジタル信号を出力するＡ／Ｄ変換回路と、(6) Ａ／Ｄ変換回路から出力されたデジタル信号を入力し、このデジタル信号に基づいて重心位置を求めるデジタル演算を行って、その演算結果を出力するデジタル演算回路と、を備えることを特徴とする。
さらに、本発明に係る第２の光検出装置では、複数の光検出セルに対して、積分回路，第１のスイッチ素子および第２のスイッチ素子を１組備え、第１フレームおよびこれに続く第２フレームそれぞれにおいて複数の光検出セルそれぞれの入出力用スイッチ素子が順次に所定期間だけ閉状態となり、第１フレームの所定期間に積分容量部が容量値Ｃ d に設定され、第２フレームの所定期間に積分容量部が容量値Ｃ d より小さい値に設定され、第１フレームの所定期間前に初期化用スイッチ素子が一旦閉状態となった後に開状態となり、第１フレームの所定期間中に、第１のスイッチ素子が一旦閉状態となった後に開状態となり、その後に第２のスイッチ素子が一旦閉状態となった後に開状態となり、第２フレームの所定期間前に初期化用スイッチ素子が一旦閉状態となった後に開状態となり、第２フレームの所定期間中に、第１のスイッチ素子が一旦閉状態となった後に開状態となり、その後に初期化用スイッチ素子が一旦閉状態となった後に開状態となることを特徴とする。
【００１１】
この第２の光検出装置によれば、或る一定期間に、光検出セルの光検出素子が入射光強度に応じて発生した電荷はセル容量部に蓄積されていく。この一定期間が経過した時点で第１のスイッチ素子が閉じると、それまでセル容量部に蓄積されていた電荷は、積分回路の積分容量部に移動する。その結果、光検出素子の一方の端子の電位は、ΔＶだけ変化してリセットレベルとなり、積分回路から出力される積分信号は、積分容量部に蓄積された電荷に応じたレベルとなる。第１のスイッチ素子が開いた後に第２のスイッチ素子が閉じると、積分回路から出力される積分信号の値に応じた電圧がセル容量部に設定される。このとき、容量値切替手段により、積分容量部の容量値はセル容量部の容量値と等しくされており、この結果、光検出素子の一方の端子の電位は、リセットレベルからΔＶだけ変化する。
【００１２】
その後の一定期間に、光検出素子が入射光強度に応じて発生した電荷はセル容量部に蓄積されていく。この一定期間が経過した時点でセル容量部に蓄積されている電荷は、以前に第２のスイッチ素子が閉じたときに積分信号の値に応じて設定された電圧に比例した電荷と、この一定期間に入射光によって光検出素子が発生した電荷とが、重畳されたものである。ただし、重畳される電荷の符号は互いに異なる。このとき、容量値切替手段により、積分容量部の容量値はセル容量部の容量値より小さい値とされている。したがって、この一定期間が経過した時点で第１のスイッチ素子が閉じると、積分回路から出力される積分信号は、光検出素子へ入射する光強度の増減に応じたものであり、しかも、光強度変化を高感度に検出するものである。
【００１３】
以上のような第１のスイッチ素子および第２のスイッチ素子の開閉動作は、複数の光検出セルそれぞれについて行われる。したがって、積分回路から出力される積分信号は、複数の光検出セルそれぞれに含まれる光検出素子が受光した光の光量の増減に応じた時系列信号となる。この積分信号はＡ／Ｄ変換回路によりＡ／Ｄ変換され、この積分信号に応じたデジタル信号がＡ／Ｄ変換回路より出力される。そして、デジタル演算回路により、このデジタル信号に基づいて重心位置を求めるデジタル演算が行われて、その演算結果が出力される。
【００１４】
また、本発明に係る第１または第２の光検出装置は、複数の光検出セルがＭ行Ｎ列（Ｍ≧２，Ｎ≧２）に２次元配列され、積分回路、第１のスイッチ素子、第２のスイッチ素子およびＡ／Ｄ変換回路それぞれが複数の光検出セルの列毎に設けられている、ことを特徴とする。積分回路、第１のスイッチ素子、第２のスイッチ素子およびＡ／Ｄ変換回路それぞれは、光検出セル毎に設けられていてもよいが、光検出セルの列毎に設けられていることにより、光検出装置の回路規模は更に小さくなる。
【００１５】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。以下で、ＭおよびＮそれぞれは２以上の整数であり、ｍは１以上Ｍ以下の任意の整数であり、ｎは１以上Ｎ以下の任意の整数である。
【００１６】
（第１の実施形態）
先ず、第１の実施形態に係る光検出装置１の構成について図１〜図４を用いて説明する。図１は、第１の実施形態に係る光検出装置１の概略構成図である。この光検出装置１は、Ｎ個のユニット１００1〜１００Nおよびデジタル演算回路４０を備える。各ユニット１００nは、互いに同様の構成であって、Ｍ個の光検出セル１０1,n〜１０M,n、積分回路２０n、Ａ／Ｄ変換回路３０n、スイッチ素子ＳＷn01、スイッチ素子ＳＷn02およびスイッチ素子ＳＷn03を備える。Ｍ×Ｎ個の光検出セル１０1,1〜１０M,NはＭ行Ｎ列に２次元配列されており、光検出セル１０m,nは第ｍ行第ｎ列に位置している。
【００１７】
各ユニット１００nにおいて、Ｍ個の光検出セル１０1,n〜１０M,nそれぞれは、スイッチ素子ＳＷn01を介して積分回路２０nの入力端子と接続され、スイッチ素子ＳＷn02を介して積分回路２０nの出力端子と接続されている。積分回路２０nの出力端子は、Ａ／Ｄ変換回路３０nの入力端子と接続されている。Ａ／Ｄ変換回路３０nの出力端子は、スイッチ素子ＳＷn03を介してデジタル演算回路４０の入力端子と接続されている。ユニット１００1〜１００Nそれぞれのスイッチ素子ＳＷn03が順次に閉じて、ユニット１００1〜１００NそれぞれのＡ／Ｄ変換回路３０nの出力端子はデジタル演算回路４０の入力端子と接続される。デジタル演算回路４０は、各ユニット１００nのＡ／Ｄ変換回路３０nからスイッチ素子ＳＷn03を介して順次に出力されたデジタル信号を入力し、このデジタル信号に基づいて重心位置を求めるデジタル演算を行って、その演算結果を出力する。
【００１８】
図２は、第１の実施形態に係る光検出装置１の各光検出セル１０m,nの回路図である。各光検出セル１０m,nは、フォトダイオード（光検出素子）ＰＤ、セル容量部Ｃdおよびスイッチ素子ＳＷ0を有する。フォトダイオードＰＤのアノード端子は接地されている。フォトダイオードＰＤのカソード端子は、セル容量部Ｃdを介して接地され、また、スイッチ素子ＳＷ0を介して、スイッチ素子ＳＷn01およびスイッチ素子ＳＷn02と接続されている。各ユニット１００nにおいて、Ｍ個の光検出セル１０1,n〜１０M,nそれぞれのスイッチ素子ＳＷ0が順次に閉じて、光検出セル１０1,n〜１０M,nそれぞれのフォトダイオードＰＤのカソード端子は、順次にスイッチ素子ＳＷn01およびスイッチ素子ＳＷn02と接続される。光検出セル１０1,1〜１０M,Nそれぞれのセル容量部Ｃdの容量値は互いに等しい。なお、セル容量部Ｃdは、フォトダイオードＰＤの接合容量であってもよいし、これとは別に設けたものであってもよい。
【００１９】
図３は、第１の実施形態に係る光検出装置１の各積分回路２０nの回路図である。各積分回路２０nは、入力端子と出力端子との間に互いに並列にアンプＡ2、積分容量部Ｃf2およびスイッチ素子ＳＷ21が接続されている。アンプＡ2は、その反転入力端子がスイッチ素子ＳＷn01と接続され、非反転入力端子が基準電圧値Ｖinp1とされ、出力端子がスイッチ素子ＳＷn02と接続されている。積分容量部Ｃf2およびスイッチ素子ＳＷ21は、アンプＡ2の反転入力端子と出力端子との間に設けられている。積分容量部Ｃf2の容量値は、各光検出セル１０m,nのセル容量部Ｃdの容量値と等しい。積分回路２０nは、スイッチ素子ＳＷ21が閉じているときには、積分容量部Ｃf2を放電して初期化する。一方、積分回路２０nは、スイッチ素子ＳＷ21が開いているときには、入力端子に入力した電荷を積分容量部Ｃf2に蓄積して、その蓄積された電荷の量に応じた値の電圧信号（これを積分信号と呼ぶ。）を出力端子から出力する。
【００２０】
図４は、第１の実施形態に係る光検出装置１の各Ａ／Ｄ変換回路３０nの回路図である。各Ａ／Ｄ変換回路３０nは、積分回路２０nの出力端子から出力された積分信号（アナログ信号）を入力してＡ／Ｄ変換し、この積分信号の値に応じた値のデジタル信号を、スイッチ素子ＳＷn03を介してデジタル演算回路４０へ出力する。この図に示されたＡ／Ｄ変換回路３０nは、結合容量素子Ｃ301、帰還容量素子Ｃ302、スイッチ素子ＳＷ302、アンプ３０１、比較部３０２、容量制御部３０３、可変容量部３１０，３２０および３３０を含む。
【００２１】
アンプ３０１は、積分回路２０nから出力された積分信号（アナログ値）を、結合容量素子Ｃ301を介して反転入力端子に入力し、基準電圧値Ｖcomを非反転入力端子に入力する。帰還容量素子Ｃ302は、アンプ３０１の反転入力端子と出力端子との間に設けられ、入力した電圧値に応じて電荷を蓄える。スイッチ素子ＳＷ302は、アンプ３０１の反転入力端子と出力端子との間に設けられ、開いているときには帰還容量素子Ｃ302に電荷の蓄積を行わせ、閉じているときには帰還容量素子Ｃ302における電荷蓄積をリセットする。そして、アンプ３０１は、帰還容量素子Ｃ302に蓄積された電荷量に応じた電圧値を、出力端子より比較部３０２へ出力する。比較回路３０２は、アンプ３０１から出力された電圧値を反転入力端子に入力し、基準電圧値Ｖcomを非反転入力端子に入力し、これら２つの入力信号の値を大小比較して、この比較結果を示す信号を容量制御部３０３へ出力する。
【００２２】
可変容量部３１０は、４つの容量素子Ｃ311〜Ｃ314および４つのスイッチ素子ＳＷ311〜ＳＷ314を含む。容量素子Ｃ311は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ311を介して参照電圧値Ｖref1および基準電圧値Ｖcomの何れかと接続される。容量素子Ｃ312は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ312を介して参照電圧値Ｖref1および基準電圧値Ｖcomの何れかと接続される。容量素子Ｃ313は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ313を介して参照電圧値Ｖref1および基準電圧値Ｖcomの何れかと接続される。また、容量素子Ｃ314は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ314を介して参照電圧値Ｖref1および基準電圧値Ｖcomの何れかと接続される。
【００２３】
可変容量部３２０は、４つの容量素子Ｃ321〜Ｃ324および４つのスイッチ素子ＳＷ321〜ＳＷ324を含む。容量素子Ｃ321は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ321を介して参照電圧値Ｖref2および基準電圧値Ｖcomの何れかと接続される。容量素子Ｃ322は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ322を介して参照電圧値Ｖref2および基準電圧値Ｖcomの何れかと接続される。容量素子Ｃ323は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ323を介して参照電圧値Ｖref2および基準電圧値Ｖcomの何れかと接続される。また、容量素子Ｃ324は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ324を介して参照電圧値Ｖref2および基準電圧値Ｖcomの何れかと接続される。
【００２４】
可変容量部３３０は、４つの容量素子Ｃ331〜Ｃ334および４つのスイッチ素子ＳＷ331〜ＳＷ334を含む。容量素子Ｃ331は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ331を介して参照電圧値Ｖref3および基準電圧値Ｖcomの何れかと接続される。容量素子Ｃ332は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ332を介して参照電圧値Ｖref3および基準電圧値Ｖcomの何れかと接続される。容量素子Ｃ333は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ333を介して参照電圧値Ｖref3および基準電圧値Ｖcomの何れかと接続される。また、容量素子Ｃ334は、一端がアンプ３０１の反転入力端子と接続され、他端がスイッチ素子ＳＷ334を介して参照電圧値Ｖref3および基準電圧値Ｖcomの何れかと接続される。
【００２５】
可変容量部３１０，３２０および３３０それぞれに含まれる各容量素子、結合容量素子Ｃ301、帰還容量素子Ｃ302それぞれの容量値は、
【００２６】
【数１】
【００２７】
【数２】
【００２８】
【数３】
【００２９】
容量制御部３０３は、スイッチ素子ＳＷ311〜ＳＷ314、ＳＷ321〜ＳＷ324およびＳＷ331〜ＳＷ334それぞれにおける切替動作を制御する。また、容量制御部３０３は、これらの１２個のスイッチ素子それぞれにおける切替状況を記憶しており、この切替状況および比較部３０２から出力された信号に基づいて、１２ビットのデジタル値（Ｄ11〜Ｄ0）を出力する。すなわち、容量制御部３０３より出力されるデジタル値の最上位ビットＤ11はスイッチ素子ＳＷ311の切替状況に応じたものであり、ビットＤ10はスイッチ素子ＳＷ312の切替状況に応じたものであり、ビットＤ9はスイッチ素子ＳＷ313の切替状況に応じたものであり、ビットＤ8はスイッチ素子ＳＷ314の切替状況に応じたものである。ビットＤ7はスイッチ素子ＳＷ321の切替状況に応じたものであり、ビットＤ6はスイッチ素子ＳＷ322の切替状況に応じたものであり、ビットＤ5はスイッチ素子ＳＷ323の切替状況に応じたものであり、ビットＤ4はスイッチ素子ＳＷ324の切替状況に応じたものである。また、ビットＤ3はスイッチ素子ＳＷ331の切替状況に応じたものであり、ビットＤ2はスイッチ素子ＳＷ332の切替状況に応じたものであり、ビットＤ1はスイッチ素子ＳＷ333の切替状況に応じたものであり、最下位ビットＤ0はスイッチ素子ＳＷ334の切替状況に応じたものである。
【００３０】
次に、第１の実施形態に係る光検出装置１の動作について図５〜図９を用いて説明する。なお、各スイッチ素子の開閉を制御する制御信号、デジタル演算回路４０の動作を制御する制御信号およびアドレス信号は、図示しない制御回路から所定のタイミングで出力される。以下に説明する光検出装置１の動作は、この制御回路による制御の下に行われる。
【００３１】
図５は、第１の実施形態に係る光検出装置１の各光検出セル１０m,nのスイッチ素子ＳＷ0の開閉タイミングを示すタイミングチャートである。この図に示すように、各フレーム期間内に、各ユニット１００nにおいて、Ｍ個の光検出セル１０1,n〜１０M,nそれぞれのスイッチ素子ＳＷ0は順次に閉じる。各光検出セル１０m,nのフォトダイオードＰＤおよびセル容量部Ｃdは、自己のスイッチ素子ＳＷ0が閉じている期間には、スイッチ素子ＳＷn01を介して積分回路２０nの入力端子と接続され、スイッチ素子ＳＷn02を介して積分回路２０nの出力端子と接続される。また、各光検出セル１０m,nは、自己のスイッチ素子ＳＷ0が開いている期間には、自己のフォトダイオードＰＤが入射光により発生させた電荷を、自己のセル容量部Ｃdに蓄積する。
【００３２】
図６は、第１の実施形態に係る光検出装置１の各ユニット１００nの動作タイミングを示すタイミングチャートである。同図（ａ）は、各スイッチ素子の開閉タイミングを示す。同図（ｂ）は、第１フレームと第２フレームとで光検出セル１０m,nへ入射する光の強度が等しい場合の各信号レベルを示す。また、同図（ｃ）は、第１フレームより第２フレームで光検出セル１０m,nへ入射する光の強度が大きい場合の各信号レベルを示す。
【００３３】
第１フレームと第２フレームとで光検出セル１０m,nへ入射する光の強度が等しい場合における動作を、図６（ａ）および（ｂ）を参照して説明する。
【００３４】
時刻ｔ０に光検出セル１０m,nのスイッチ素子ＳＷ0は開く。時刻ｔ０では、光検出セル１０m,nのセル容量部Ｃdに蓄積されている電荷は無く、光検出セル１０m,nのフォトダイオードＰＤのカソード端子の電位はリセットレベルである。時刻ｔ０以降、スイッチ素子ＳＷ0が閉じる時刻ｔ２まで、光検出セル１０m,nでは、自己のフォトダイオードＰＤが入射光により発生した電荷は、自己のセル容量部Ｃdに蓄積されていく。時刻ｔ０と時刻ｔ２との間の時刻ｔ１に、積分回路２０nのスイッチ素子ＳＷn21が一旦閉じた後に開くことで、積分回路２０nは、積分容量部Ｃf2の電荷が放電されて初期化され、出力される積分信号はリセットレベルとなる。
【００３５】
第１フレームにおける時刻ｔ２から時刻ｔ４までの期間、光検出セル１０m,nのスイッチ素子ＳＷ0は閉じる。この期間中に、先ず時刻ｔ２にスイッチ素子ＳＷn01が一旦閉じた後に開き、続いて時刻ｔ３にスイッチ素子ＳＷn02が一旦閉じた後に開く。スイッチ素子ＳＷn01が閉じている期間には、それまで光検出セル１０m,nのセル容量部Ｃdに蓄積されていた電荷は、積分回路２０nの積分容量部Ｃf2に移動する。その結果、光検出セル１０m,nのフォトダイオードＰＤのカソード端子の電位は、ΔＶだけ変化してリセットレベルとなり、また、積分回路２０nから出力される積分信号は、積分容量部Ｃf2に蓄積された電荷に応じたレベルとなる。その後のスイッチ素子ＳＷn02が閉じている期間には、光検出セル１０m,nのセル容量部Ｃdに、積分回路２０nから出力される積分信号の値に応じた電荷が蓄積される。積分容量部Ｃf2の容量値は光検出セル１０m,nのセル容量部Ｃdの容量値と等しいので、この結果、光検出セル１０m,nのフォトダイオードＰＤのカソード端子の電位は、リセットレベルからΔＶだけ変化する。
【００３６】
時刻ｔ４に光検出セル１０m,nのスイッチ素子ＳＷ0は開く。時刻ｔ４では、光検出セル１０m,nのフォトダイオードＰＤのカソード端子の電位はΔＶである。時刻ｔ４以降、スイッチ素子ＳＷ0が閉じる時刻ｔ６まで、光検出セル１０m,nでは、自己のフォトダイオードＰＤが入射光により発生した電荷は、自己のセル容量部Ｃdに蓄積されていく。時刻ｔ４と時刻ｔ６との間の時刻ｔ５に、積分回路２０nのスイッチ素子ＳＷ21が一旦閉じた後に開くことで、積分回路２０nは、積分容量部Ｃf2の電荷が放電されて初期化され、出力される積分信号はリセットレベルとなる。
【００３７】
時刻ｔ０〜ｔ２までの時間と時刻ｔ４〜ｔ６までの時間とが等しく、第１フレームと第２フレームとで光検出セル１０m,nへ入射する光の強度が等しければ、時刻ｔ６において光検出セル１０m,nのセル容量部Ｃdに蓄積されている電荷は、時刻ｔ３に積分回路２０nから出力される積分信号の値に応じて蓄積された電荷と、時刻ｔ４から時刻ｔ６までの期間にフォトダイオードＰＤが入射光により発生した電荷とが相殺されている。したがって、時刻ｔ６では、光検出セル１０m,nのフォトダイオードＰＤのカソード端子の電位はリセットレベルとなる。
【００３８】
第２フレームにおける時刻ｔ６から時刻ｔ８までの期間、光検出セル１０m,nのスイッチ素子ＳＷ0は閉じる。この期間中の時刻ｔ６にスイッチ素子ＳＷn01が一旦閉じた後に開く。スイッチ素子ＳＷn01が閉じる時刻ｔ６においては、光検出セル１０m,nのセル容量部Ｃdに蓄積されていた電荷は無く、光検出セル１０m,nのフォトダイオードＰＤのカソード端子の電位はリセットレベルであるので、積分回路２０nから出力される積分信号はリセットレベルのままである。すなわち、第１フレームと第２フレームとで光検出セル１０m,nへ入射する光の強度が等しければ、第２フレームの時刻ｔ６以降において、積分回路２０nから出力される積分信号はリセットレベルとなる。
【００３９】
次に、第１フレームより第２フレームで光検出セル１０m,nへ入射する光の強度が大きい場合における動作を、図６（ａ）および（ｃ）を参照して説明する。
【００４０】
各スイッチ素子の開閉動作は、既に説明したものと同様である。時刻ｔ０〜ｔ２までの時間と時刻ｔ４〜ｔ６までの時間とが等しく、第１フレームより第２フレームで光検出セル１０m,nへ入射する光の強度が大きければ、時刻ｔ６において光検出セル１０m,nのセル容量部Ｃdに蓄積されている電荷は、時刻ｔ３に積分回路２０nから出力される積分信号の値に応じて蓄積された電荷と、時刻ｔ４から時刻ｔ６までの期間にフォトダイオードＰＤが入射光により発生した電荷とが相殺されることはない。したがって、時刻ｔ６では、光検出セル１０m,nのフォトダイオードＰＤのカソード端子の電位はリセットレベルより小さいレベルとなる
第２フレームにおける時刻ｔ６から時刻ｔ８までの期間、光検出セル１０m,nのスイッチ素子ＳＷ0は閉じる。この期間中の時刻ｔ６にスイッチ素子ＳＷn01が一旦閉じた後に開く。スイッチ素子ＳＷn01が閉じる時刻ｔ６においては、光検出セル１０m,nのフォトダイオードＰＤのカソード端子の電位はリセットレベルより小さいので、積分回路２０nから出力される積分信号はリセットレベルより大きくなる。すなわち、第１フレームと第２フレームとで光検出セル１０m,nへ入射する光の強度が異なれば、第２フレームの時刻ｔ６以降において、積分回路２０nから出力される積分信号は、リセットレベルとは異なるレベルとなる。そして、時刻ｔ６以降の積分信号が読み出された後、時刻ｔ７に積分回路２０nのスイッチ素子ＳＷ21は一旦閉じた後に開き、積分回路２０nはリセットされる。
【００４１】
積分回路２０nから時刻ｔ６以降に出力される積分信号は、光検出セル１０m,nのフォトダイオードＰＤが或るフレームおよび次のフレームそれぞれで入射光強度の差に応じたものである。すなわち、この積分信号は、入力した光像における画素毎の入射光強度の増減を表し、動体を抽出した結果を表す。
【００４２】
この積分回路２０nから出力された積分信号は、Ａ／Ｄ変換回路３０nによりＡ／Ｄ変換されて、１２ビットのデジタル信号が出力される。各ユニット１００nのＡ／Ｄ変換回路３０nは以下のように動作する。
【００４３】
Ａ／Ｄ変換処理の第１段階においては、スイッチ素子ＳＷ302は閉じていて、帰還容量素子Ｃ302は放電されている。また、スイッチ素子ＳＷ311〜ＳＷ314、ＳＷ321〜ＳＷ324およびＳＷ331〜ＳＷ334それぞれは、基準電圧値Ｖcomの方に切り替えられている。そして、スイッチ素子ＳＷ302が開いて、積分回路２０から出力された電圧値Ｖinに応じた電荷量Ｑが帰還容量素子Ｃ302に蓄積される。ここで、電荷量Ｑは、
【００４４】
【数４】
【００４５】
Ａ／Ｄ変換処理の第２段階では、可変容量部３１０に含まれる４つのスイッチ素子ＳＷ311〜ＳＷ314それぞれの切替動作が行われる。先ず、４つの容量素子Ｃ311〜Ｃ314のうち最も容量値が大きい容量素子Ｃ311に対応するスイッチ素子ＳＷ311が参照電圧値Ｖref1の方に切り替わる。これにより、帰還容量素子Ｃ302に蓄積されていた電荷Ｑ（上記(4)式）のうち、
【００４６】
【数５】
【００４７】
【数６】
【００４８】
そして、アンプ３０１より電圧値（Ｖin−Ｖref1／２）が出力される。比較部３０２により、アンプ３０１より反転入力端子に入力する電圧値（Ｖin−Ｖref1／２）と、非反転入力端子に入力する基準電圧値Ｖcom（＝０）とが、大小比較されて、電圧値（Ｖin−Ｖref1／２）の符号が判定される。この結果は、容量制御部３０３に入力され、出力すべき最上位ビットＤ11の値として記憶される。すなわち、電圧値（Ｖin−Ｖref1／２）が正であればＤ11＝１とされ、そうでなければＤ11＝０とされる。
【００４９】
もし、電圧値（Ｖin−Ｖref1／２）が正であれば、次に容量値が大きい容量素子Ｃ312に対応するスイッチ素子ＳＷ312が参照電圧値Ｖref1の方に切り替わる。これにより、これまで帰還容量素子Ｃ302に蓄積されていた電荷Ｑ302（上記(6)式）のうち、
【００５０】
【数７】
【００５１】
【数８】
【００５２】
そして、アンプ３０１より電圧値（Ｖin−３Ｖref1／４）が出力される。比較部３０２により、アンプ３０１より反転入力端子に入力する電圧値（Ｖin−３Ｖref1／４）と、非反転入力端子に入力する基準電圧値Ｖcom（＝０）とが、大小比較されて、電圧値（Ｖin−３Ｖref1／４）の符号が判定される。この結果は、容量制御部３０３に入力され、出力すべきビットＤ10の値として記憶される。すなわち、電圧値（Ｖin−３Ｖref1／４）が正であればＤ10＝１とされ、そうでなければＤ10＝０とされる。
【００５３】
さらに、電圧値（Ｖin−３Ｖref1／４）が正であれば、その次に容量値が大きい容量素子Ｃ313に対応するスイッチ素子ＳＷ313が参照電圧値Ｖref1の方に切り替わる。これにより、これまで帰還容量素子Ｃ302に蓄積されていた電荷Ｑ302（上記(8)式）のうち、
【００５４】
【数９】
【００５５】
【数１０】
【００５６】
そして、アンプ３０１より電圧値（Ｖin−７Ｖref1／８）が出力される。比較部３０２により、アンプ３０１より反転入力端子に入力する電圧値（Ｖin−７Ｖref1／８）と、非反転入力端子に入力する基準電圧値Ｖcom（＝０）とが、大小比較されて、電圧値（Ｖin−７Ｖref1／８）の符号が判定される。この結果は、容量制御部３０３に入力され、出力すべきビットＤ9の値として記憶される。すなわち、電圧値（Ｖin−７Ｖref1／８）が正であればＤ9＝１とされ、そうでなければＤ9＝０とされる。
【００５７】
逆に、最上位ビットＤ11の値の決定の際に電圧値（Ｖin−Ｖref1／２）が負であれば、スイッチ素子ＳＷ311が基準電圧値Ｖcomの方に戻って、電荷量Ｑ（上記(4)式）の全てが帰還容量素子Ｃ302に戻る。その後、次に容量値が大きい容量素子Ｃ312に対応するスイッチ素子ＳＷ312が参照電圧値Ｖref1の方に切り替わる。これにより、帰還容量素子Ｃ302に蓄積されていた電荷Ｑ（上記(4)式）のうち、
【００５８】
【数１１】
【００５９】
【数１２】
【００６０】
そして、アンプ３０１より電圧値（Ｖin−Ｖref1／４）が出力される。比較部３０２により、アンプ３０１より反転入力端子に入力する電圧値（Ｖin−Ｖref1／４）と、非反転入力端子に入力する基準電圧値Ｖcom（＝０）とが、大小比較されて、電圧値（Ｖin−Ｖref1／４）の符号が判定される。この結果は、容量制御部３０３に入力され、出力すべきビットＤ10の値として記憶される。すなわち、電圧値（Ｖin−Ｖref1／４）が正であればＤ10＝１とされ、そうでなければＤ10＝０とされる。
【００６１】
このようにして、可変容量部３３０に含まれる４つのスイッチ素子ＳＷ311〜ＳＷ314それぞれの切替状況が順次に決定され、ビットＤ11〜Ｄ8それぞれの値が順次に決定される。図７は、Ａ／Ｄ変換回路３０nに入力する電圧値Ｖinと４つのビットＤ11〜Ｄ8それぞれの値との関係を示す図表である。これら４つのビットＤ11〜Ｄ8それぞれの値が決定された時点では、帰還容量素子Ｃ302に残っている電荷量Ｑ1はＣ・Ｖref1以下であり、アンプ３０１から出力される電圧値Ｖ1は、Ｖref1／２4以下であって、以上の第２段階においてＡ／Ｄ変換し切れなかった残差である。
【００６２】
以上のＡ／Ｄ変換処理の第２段階に続く第３段階では、第２段階終了時に帰還容量素子Ｃ302に残っている電荷量Ｑ1について、可変容量部３２０に含まれる４つのスイッチ素子ＳＷ321〜ＳＷ324それぞれの切替動作が、第２段階の処理と同様に行われる。すなわち、先ず、４つの容量素子Ｃ321〜Ｃ324のうち最も容量値が大きい容量素子Ｃ321に対応するスイッチ素子ＳＷ321が参照電圧値Ｖref2の方に切り替わる。これにより、帰還容量素子Ｃ302に蓄積されていた電荷Ｑ1のうち、
【００６３】
【数１３】
【００６４】
【数１４】
【００６５】
そして、アンプ３０１より電圧値（Ｖ1−Ｖref2／２）が出力される。比較部３０２により、アンプ３０１より反転入力端子に入力する電圧値（Ｖ1−Ｖref2／２）と、非反転入力端子に入力する基準電圧値Ｖcom（＝０）とが、大小比較されて、電圧値（Ｖ1−Ｖref2／２）の符号が判定される。この結果は、容量制御部３０３に入力され、出力すべきビットＤ7の値として記憶される。電圧値（Ｖ1−Ｖref2／２）が正であればＤ7＝１とされ、そうでなければＤ7＝０とされる。すなわち、電圧値（Ｖ1−Ｖref1／３２）が正であればＤ7＝１とされ、そうでなければＤ7＝０とされる。
【００６６】
以降も同様にして、可変容量部３２０に含まれる４つのスイッチ素子ＳＷ321〜ＳＷ324それぞれの切替状況が順次に決定され、ビットＤ7〜Ｄ4それぞれの値が順次に決定される。図８は、電圧値Ｖ1と４つのビットＤ7〜Ｄ4それぞれの値との関係を示す図表である。これら４つのビットＤ7〜Ｄ4それぞれの値が決定された時点では、帰還容量素子Ｃ302に残っている電荷量Ｑ2はＣ・Ｖref2以下（Ｃ・Ｖref1／２4以下）であり、アンプ３０１から出力される電圧値Ｖ2は、Ｖref2／２4以下（Ｖref1／２8以下）であって、以上の第３段階においてもＡ／Ｄ変換し切れなかった残差である。
【００６７】
以上のＡ／Ｄ変換処理の第３段階に続く第４段階では、第３段階終了時に帰還容量素子Ｃ302に残っている電荷量Ｑ2について、可変容量部３３０に含まれる４つのスイッチ素子ＳＷ331〜ＳＷ334それぞれの切替動作が、第２段階の処理と同様に行われる。すなわち、先ず、４つの容量素子Ｃ331〜Ｃ334のうち最も容量値が大きい容量素子Ｃ331に対応するスイッチ素子ＳＷ331が参照電圧値Ｖref3の方に切り替わる。これにより、帰還容量素子Ｃ302に蓄積されていた電荷Ｑ1のうち、
【００６８】
【数１５】
【００６９】
【数１６】
【００７０】
そして、アンプ３０１より電圧値（Ｖ2−Ｖref3／２）が出力される。比較部３０２により、アンプ３０１より反転入力端子に入力する電圧値（Ｖ2−Ｖref3／２）と、非反転入力端子に入力する基準電圧値Ｖcom（＝０）とが、大小比較されて、電圧値（Ｖ2−Ｖref3／２）の符号が判定される。この結果は、容量制御部３０３に入力され、出力すべきビットＤ3の値として記憶される。電圧値（Ｖ2−Ｖref3／２）が正であればＤ3＝１とされ、そうでなければＤ3＝０とされる。すなわち、電圧値（Ｖ2−Ｖref1／５１２）が正であればＤ3＝１とされ、そうでなければＤ3＝０とされる。
【００７１】
以降も同様にして、可変容量部３３０に含まれる４つのスイッチ素子ＳＷ331〜ＳＷ334それぞれの切替状況が順次に決定され、ビットＤ3〜Ｄ0それぞれの値が順次に決定される。図９は、電圧値Ｖ2と４つのビットＤ3〜Ｄ0それぞれの値との関係を示す図表である。これら４つのビットＤ3〜Ｄ0それぞれの値が決定された時点では、帰還容量素子Ｃ302に残っている電荷量Ｑ3はＣ・Ｖref3以下（Ｃ・Ｖref1／２8以下）であり、アンプ３０１から出力される電圧値Ｖ3は、Ｖref3／２4以下（Ｖref1／２12以下）であって、以上の第４段階においてもＡ／Ｄ変換し切れなかった残差である。
【００７２】
以上のＡ／Ｄ変換処理の第４段階が終了した時点では、１２個のスイッチ素子ＳＷ311〜ＳＷ314、ＳＷ321〜ＳＷ324およびＳＷ331〜ＳＷ334それぞれにおける切替状況に応じた１２ビットのデジタル値Ｄ11〜Ｄ0が容量制御部３０３に記憶されている。そして、第４段階が終了した後、この１２ビットのデジタル値Ｄ11〜Ｄ0が容量制御部３０３より出力される。
【００７３】
このＡ／Ｄ変換回路３０nでは、可変容量部３１０，３２０および３３０それぞれに含まれる容量素子ならびに帰還容量部Ｃ302の全体がチップ上で占有する面積は、容量値６１Ｃ（＝３(８Ｃ＋４Ｃ＋２Ｃ＋Ｃ)＋１６Ｃ）の容量素子１つ分の占有面積に相当する。一方、従来の１２ビットデジタル値を出力するＡ／Ｄ変換回路では、１２個の容量素子が占有する面積は、容量値２12Ｃの容量素子１つ分の占有面積に相当する。このように、本実施形態に係るＡ／Ｄ変換回路３０nは、従来のものと比較して、容量素子の占有面積が１／６７である。
【００７４】
したがって、このような占有面積が小さいＡ／Ｄ変換回路３０nを含む光検出装置１は、積分回路２０毎にＡ／Ｄ変換回路３０を設けることにより高速化を図ることができ、Ａ／Ｄ変換回路３０nから出力されるデジタル値のビット数を多くすることにより高精度化を図ることもでき、また、フォトダイオードＰＤの個数を多くすることにより高解像度化を図ることもできる。また、従来のＡ／Ｄ変換回路における最大容量値が２11Ｃであるのに対して、本実施形態に係るＡ／Ｄ変換回路３０nにおける最大容量値は１６Ｃであるので、本実施形態に係るＡ／Ｄ変換回路３０nでは、寄生容量が小さく、この点でもＡ／Ｄ変換処理を高速に行うことができる。
【００７５】
以上のようにして、各ユニット１００nのＡ／Ｄ変換回路３０nより、Ｍ個の光検出セル１０1,n〜１０M,nそれぞれに対応するＭ個のデジタル値Ｄ1,n〜ＤM,nが時系列に並んだデジタル信号が出力される。また、Ｎ個のユニット１００1〜１００nそれぞれは並列動作する。したがって、各ユニット１００nのスイッチ素子ＳＷn03が順次に閉じると、第１行のデジタル値Ｄ1,1〜Ｄ1,N，第２行のデジタル値Ｄ2,1〜Ｄ2,N，……，第ｍ行のデジタル値Ｄm,1〜Ｄm,N，……，第Ｍ行のデジタル値ＤM,1〜ＤM,Nは、この順にデジタル演算回路４０に入力し、デジタル演算回路４０内のレジスタに記憶される。
【００７６】
そして、デジタル演算回路４０において、このデジタル信号に基づいてデジタル演算が行われて、その演算結果が出力される。例えば、入力したデジタル信号に基づいて各行の重心位置Ｐmを求めるには、
【００７７】
【数１７】
【００７８】
以上のように、本実施形態に係る光検出装置１は、１画素当たりに必要な素子がフォトダイオードＰＤ、セル容量部Ｃdおよびスイッチ素子ＳＷ0のみであり、従来技術のものと比べて回路規模が格段に小さい。特に、セル容量部ＣdとしてフォトダイオードＰＤの接合容量を利用する場合には、更に回路規模が小さい。したがって、この光検出装置１は、１画素当たりに占める回路部占有面積が小さく、各画素の開口率が高く、光応答特性が優れたものとなる。
【００７９】
（第２の実施形態）
次に、第２の実施形態に係る光検出装置について説明する。第２の実施形態に係る光検出装置は、第１の実施形態に係る光検出装置１と比べて積分回路２０nの構成が異なる。図１０は、第２の実施形態に係る光検出装置の各積分回路２０nの回路図である。積分回路２０nは、入力端子と出力端子との間に互いに並列に、アンプＡ2、積分容量部Ｃf21、スイッチ素子ＳＷ21、ならびに、互いに直列的に接続されたスイッチ素子ＳＷ22（容量値切替手段）および積分容量部Ｃf22が接続されている。アンプＡ2は、その反転入力端子がスイッチ素子ＳＷn01と接続され、非反転入力端子が基準電圧値Ｖinp1とされている。積分容量部Ｃf21、スイッチ素子ＳＷ21、ならびに、互いに直列的に接続されたスイッチ素子ＳＷ22および積分容量部Ｃf22は、アンプＡ2の反転入力端子と出力端子との間に設けられている。積分容量部Ｃf21および積分容量部Ｃf22それぞれの容量値の和は、各光検出セル１０m,nそれぞれのセル容量部Ｃdの容量値と等しい。
【００８０】
第２の実施形態に係る光検出装置の各積分回路２０nの動作について説明する。図１１は、第２の実施形態に係る光検出装置の各ユニット１００nの動作タイミングを示すタイミングチャートである。同図（ａ）は、各スイッチ素子の開閉タイミングを示す。同図（ｂ）は、第１フレームと第２フレームとで光検出セル１０m,nへ入射する光の強度が等しい場合の各信号レベルを示す。また、同図（ｃ）は、第１フレームより第２フレームで光検出セル１０m,nへ入射する光の強度が大きい場合の各信号レベルを示す。第２の実施形態に係る光検出装置の動作は、第１の実施形態に係る光検出装置１の動作と略同様である。本実施形態では、積分回路２０nのスイッチ素子ＳＷ22は、第１フレームでは閉じていて、第２フレームでは開いている。
【００８１】
積分回路２０nのスイッチ素子ＳＷ22が閉じている第１フレーム（時刻ｔ４を経過するまで）では、積分回路２０nにおいて電荷を蓄積するものは、互いに並列的に設けられた積分容量部Ｃf21および積分容量部Ｃf22の双方である。また、積分容量部Ｃf21および積分容量部Ｃf22それぞれの容量値の和は、光検出セル１０m,nのセル容量部Ｃdの容量値と等しい。したがって、この第１フレームでは、光検出装置の動作は、図７を用いて説明したものと同様である。
【００８２】
一方、積分回路２０nのスイッチ素子ＳＷ22が開いている第２フレーム（時刻ｔ８を経過するまで）では、積分回路２０nにおいて電荷を蓄積するものは、積分容量部Ｃf21のみであって、その容量値が小さくなる。したがって、第１の実施形態の場合と同様の入射光強度変化があるとすると、第２の実施形態に係る光検出装置では、時刻ｔ６以降に積分回路２０nから出力される積分信号は、第１の実施形態の場合と比較して（（Ｃf21＋Ｃf22）／Ｃf21）倍だけ大きくなり、感度が高くなる。
【００８３】
以上のように、第２実施形態に係る光検出装置は、第１の実施形態に係る光検出装置１が奏する効果と同様の効果を奏する他、第１フレームよりも第２フレームにおいて積分回路２０nの積分容量部の容量値を小さくすることにより、入力した光像における画素毎の入射光強度の増減を高感度に検出することができ、これにより動体を高感度に抽出することができる。
【００８４】
（変形例）
一般に、本発明に係る光検出装置１の各Ａ／Ｄ変換回路２０nに含まれる可変容量部の個数Ｍは１以上であり、Ｍ個の可変容量部のうち第ｍ（１≦ｍ≦Ｍ）の可変容量部に含まれる容量素子の個数Ｎmは１以上であり、第ｍの可変容量部に含まれるＮm個の容量素子それぞれの他端（アンプの入力端子に接続される一端とは逆の側）に入力する参照電圧値のレベル数Ｐmは１以上としてよい。第ｍの可変容量部に含まれるＮm個の容量素子それぞれの容量値をＣm,1〜Ｃm,Nmとし、第ｍの可変容量部に供給される参照電圧値をＶref,m,1〜Ｖref,m,Pmとすると、各ｍ値、各ｎ値（１≦ｎ≦Ｎm）および各ｐ値（１≦ｐ≦Ｐm）について、Ｃm,n・Ｖref,m,p の各値が互いに異なるように設定される。また、Ｃm,n・Ｖref,m,p の各値は、昇順に並べたときに公比が２である等比数列であるのが好適である。Ａ／Ｄ変換回路から出力されるデジタル値のビット数は、
【００８５】
【数１８】
【００８６】
上記の各実施形態では、Ａ／Ｄ変換回路から出力されるデジタル値のビット数は１２であったが、他の任意の数であってもよい。上記実施形態では Ｍ＝３、各Ｎm＝４、各Ｐm＝１ であったが、一般にはＭが２以上の任意の数であって、各Ｎmも２以上の任意の数であってよい。また、Ｍ＝１、Ｎ1が２以上の任意の数であって、Ｐ1も２以上の任意の数であってよく、この場合には、Ｎ1個の容量素子がチップ上で占有する面積が更に小さい。また、Ｍ＝１、Ｎ1＝１、Ｐ1が２以上の任意の数であってよく、この場合には、１個の容量素子がチップ上で占有する面積が更に小さい。また、Ｍが２以上の任意の整数であって、各Ｎm＝１、各Ｐm＝１ であってもよい。Ｍが２以上の整数であって、各Ｎmが異なっていてもよいし、各Ｐmが異なっていてもよい。
【００８７】
【発明の効果】
以上、詳細に説明したとおり、本発明に係る光検出装置によれば、或る一定期間に、光検出セルの光検出素子が入射光強度に応じて発生した電荷はセル容量部に蓄積されていく。この一定期間が経過した時点で第１のスイッチ素子が閉じると、それまでセル容量部に蓄積されていた電荷は、積分回路の積分容量部に移動する。その結果、光検出素子の一方の端子の電位は、ΔＶだけ変化してリセットレベルとなり、積分回路から出力される積分信号は、積分容量部に蓄積された電荷に応じたレベルとなる。第１のスイッチ素子が開いた後に第２のスイッチ素子が閉じると、積分回路から出力される積分信号の値に応じた電圧がセル容量部に設定される。積分容量部の容量値はセル容量部の容量値と等しいので、この結果、光検出素子の一方の端子の電位は、リセットレベルからΔＶだけ変化する。
【００８８】
その後の一定期間に、光検出素子へ入射した光強度に応じて発生した電荷はセル容量部に蓄積されていく。この一定期間が経過した時点でセル容量部に蓄積されている電荷は、以前に第２のスイッチ素子が閉じたときに積分信号の値に応じて設定された電圧に比例した電荷と、この一定期間に光検出素子が入射光により発生した電荷とが、重畳されたものである。ただし、重畳される電荷の符号は互いに異なる。したがって、この一定期間が経過した時点で第１のスイッチ素子が閉じると、積分回路から出力される積分信号は、光検出素子へ入射した光強度の増減に応じたものである。
【００８９】
そして、この積分回路から出力された積分信号は、Ａ／Ｄ変換回路によりデジタル信号に変換される。Ａ／Ｄ変換回路から出力されたデジタル信号に基づいて、デジタル演算回路により、重心位置を求めるデジタル演算が行われる。この光検出装置は、２次元配列された複数の光検出セルを備えており、入力した光像における画素毎の入射光強度の増減を検出することができ、これにより動体を抽出することができる。
【００９０】
このように本発明に係る光検出装置は、１画素当たりの回路規模が従来技術のものと比べて格段に小さい。特に、セル容量部として光検出素子の接合容量を利用する場合には、更に回路規模が小さい。したがって、この光検出装置は、１画素当たりに占める回路部占有面積が小さく、各画素の開口率が高く、光応答特性が優れる。
【００９１】
また、積分回路の積分容量部の容量値を切替可能とする場合には、入力した光像における画素毎の入射光強度の増減を高感度に検出することができ、これにより動体を高感度に抽出することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る光検出装置１の概略構成図である。
【図２】第１の実施形態に係る光検出装置１の各光検出セル１０m,nの回路図である。
【図３】第１の実施形態に係る光検出装置１の各積分回路２０nの回路図である。
【図４】第１の実施形態に係る光検出装置１の各Ａ／Ｄ変換回路３０nの回路図である。
【図５】第１の実施形態に係る光検出装置１の各光検出セル１０m,nのスイッチ素子ＳＷ0の開閉タイミングを示すタイミングチャートである。
【図６】第１の実施形態に係る光検出装置１の各ユニット１００nの動作タイミングを示すタイミングチャートである。
【図７】Ａ／Ｄ変換回路３０nに入力する電圧値Ｖinと４つのビットＤ11〜Ｄ8それぞれの値との関係を示す図表である。
【図８】電圧値Ｖ1と４つのビットＤ7〜Ｄ4それぞれの値との関係を示す図表である。
【図９】電圧値Ｖ2と４つのビットＤ3〜Ｄ0それぞれの値との関係を示す図表である。
【図１０】第２の実施形態に係る光検出装置の各積分回路２０nの回路図である。
【図１１】第２の実施形態に係る光検出装置の各ユニット１００nの動作タイミングを示すタイミングチャートである。
【符号の説明】
１…光検出装置、１０1,1〜１０M,N…光検出セル、２０1〜２０M…積分回路、３０1〜３０M…Ａ／Ｄ変換回路、４０…デジタル演算回路、３０１…アンプ、３０２…比較部、３０３…容量制御部、３１０，２２０，２３０…可変容量部。
Claims (3)
- 入射光強度に応じた電荷を発生する光検出素子と、容量値Ｃdを有し前記光検出素子で発生した電荷を蓄積するセル容量部と、前記セル容量部に蓄積される電荷を外部との間で入出力するための入出力用スイッチ素子と、を各々有し２次元配列された複数の光検出セルと、
アンプと初期化用スイッチ素子と容量値Ｃf2の積分容量部（ただし、Ｃf2＝Ｃd）とが入力端子と出力端子との間に並列的に設けられ、前記初期化用スイッチ素子が閉じているときに前記積分容量部を放電して初期化し、前記初期化用スイッチ素子が開いているときに前記入力端子に入力した電荷を前記積分容量部に蓄積して、その蓄積された電荷の量に応じた値の積分信号を前記出力端子より出力する積分回路と、
前記光検出セルと前記積分回路の前記入力端子との間に設けられ、前記セル容量部に蓄積された電荷を前記積分容量部に移動させるための第１のスイッチ素子と、
前記積分回路の前記出力端子と前記光検出セルとの間に設けられ、前記積分回路から出力される積分信号の値に応じた電荷を前記セル容量部に蓄積させるための第２のスイッチ素子と、
前記積分回路の前記出力端子から出力された積分信号を入力し、この積分信号をＡ／Ｄ変換して、この積分信号に応じたデジタル信号を出力するＡ／Ｄ変換回路と、
前記Ａ／Ｄ変換回路から出力されたデジタル信号を入力し、このデジタル信号に基づいて重心位置を求めるデジタル演算を行って、その演算結果を出力するデジタル演算回路と、
を備え、
前記複数の光検出セルに対して、前記積分回路，前記第１のスイッチ素子および前記第２のスイッチ素子を１組備え、
第１フレームおよびこれに続く第２フレームそれぞれにおいて複数の前記光検出セルそれぞれの前記入出力用スイッチ素子が順次に所定期間だけ閉状態となり、
前記第１フレームの前記所定期間前に前記初期化用スイッチ素子が一旦閉状態となった後に開状態となり、前記第１フレームの前記所定期間中に、前記第１のスイッチ素子が一旦閉状態となった後に開状態となり、その後に前記第２のスイッチ素子が一旦閉状態となった後に開状態となり、
前記第２フレームの前記所定期間前に前記初期化用スイッチ素子が一旦閉状態となった後に開状態となり、前記第２フレームの前記所定期間中に、前記第１のスイッチ素子が一旦閉状態となった後に開状態となり、その後に前記初期化用スイッチ素子が一旦閉状態となった後に開状態となる、
ことを特徴とする光検出装置。 - 入射光強度に応じた電荷を発生する光検出素子と、容量値Ｃdを有し前記光検出素子で発生した電荷を蓄積するセル容量部と、前記セル容量部に蓄積される電荷を外部との間で入出力するための入出力用スイッチ素子と、を各々有し２次元配列された複数の光検出セルと、
アンプと初期化用スイッチ素子と積分容量部とが入力端子と出力端子との間に並列的に設けられ、前記積分容量部の容量値を容量値Ｃdおよびこれより小さい値の何れかに切り替える容量値切替手段を有し、前記初期化用スイッチ素子が閉じているときに前記積分容量部を放電して初期化し、前記初期化用スイッチ素子が開いているときに前記入力端子に入力した電荷を前記積分容量部に蓄積して、その蓄積された電荷の量に応じた値の積分信号を前記出力端子より出力する積分回路と、
前記光検出セルと前記積分回路の前記入力端子との間に設けられ、前記セル容量部に蓄積された電荷を前記積分容量部に移動させるための第１のスイッチ素子と、
前記積分回路の前記出力端子と前記光検出セルとの間に設けられ、前記積分回路から出力される積分信号の値に応じた電荷を前記セル容量部に蓄積させるための第２のスイッチ素子と、
前記積分回路の前記出力端子から出力された積分信号を入力し、この積分信号をＡ／Ｄ変換して、この積分信号に応じたデジタル信号を出力するＡ／Ｄ変換回路と、
前記Ａ／Ｄ変換回路から出力されたデジタル信号を入力し、このデジタル信号に基づいて重心位置を求めるデジタル演算を行って、その演算結果を出力するデジタル演算回路と、
を備え、
前記複数の光検出セルに対して、前記積分回路，前記第１のスイッチ素子および前記第２のスイッチ素子を１組備え、
第１フレームおよびこれに続く第２フレームそれぞれにおいて複数の前記光検出セルそれぞれの前記入出力用スイッチ素子が順次に所定期間だけ閉状態となり、
前記第１フレームの前記所定期間に前記積分容量部が容量値Ｃ d に設定され、前記第２フレームの前記所定期間に前記積分容量部が容量値Ｃ d より小さい値に設定され、
前記第１フレームの前記所定期間前に前記初期化用スイッチ素子が一旦閉状態となった後に開状態となり、前記第１フレームの前記所定期間中に、前記第１のスイッチ素子が一旦閉状態となった後に開状態となり、その後に前記第２のスイッチ素子が一旦閉状態となった後に開状態となり、
前記第２フレームの前記所定期間前に前記初期化用スイッチ素子が一旦閉状態となった後に開状態となり、前記第２フレームの前記所定期間中に、前記第１のスイッチ素子が一旦閉状態となった後に開状態となり、その後に前記初期化用スイッチ素子が一旦閉状態となった後に開状態となる、
ことを特徴とする光検出装置。 - 前記複数の光検出セルがＭ行Ｎ列（Ｍ≧２，Ｎ≧２）に２次元配列され、
前記積分回路、前記第１のスイッチ素子、前記第２のスイッチ素子および前記Ａ／Ｄ変換回路それぞれが前記複数の光検出セルの列毎に設けられている、
ことを特徴とする請求項１または２に記載の光検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001143506A JP4628586B2 (ja) | 2001-05-14 | 2001-05-14 | 光検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001143506A JP4628586B2 (ja) | 2001-05-14 | 2001-05-14 | 光検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002340670A JP2002340670A (ja) | 2002-11-27 |
| JP4628586B2 true JP4628586B2 (ja) | 2011-02-09 |
Family
ID=18989648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001143506A Expired - Fee Related JP4628586B2 (ja) | 2001-05-14 | 2001-05-14 | 光検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4628586B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4663956B2 (ja) | 2002-12-25 | 2011-04-06 | 浜松ホトニクス株式会社 | 光検出装置 |
| JP2005217771A (ja) | 2004-01-29 | 2005-08-11 | Canon Inc | 撮像装置 |
| JP4744828B2 (ja) | 2004-08-26 | 2011-08-10 | 浜松ホトニクス株式会社 | 光検出装置 |
| JP5259132B2 (ja) * | 2006-12-27 | 2013-08-07 | 三星ディスプレイ株式會社 | 周辺光感知回路及びこれを有する平板表示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5870133A (ja) * | 1981-10-22 | 1983-04-26 | Nec Corp | 光信号検出回路 |
| JPH04355899A (ja) * | 1991-06-03 | 1992-12-09 | Sharp Corp | 道路監視システム |
| JPH0951476A (ja) * | 1995-06-02 | 1997-02-18 | Hamamatsu Photonics Kk | 固体撮像装置 |
| JP2002051269A (ja) * | 2000-07-31 | 2002-02-15 | Hamamatsu Photonics Kk | 光検出装置 |
-
2001
- 2001-05-14 JP JP2001143506A patent/JP4628586B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5870133A (ja) * | 1981-10-22 | 1983-04-26 | Nec Corp | 光信号検出回路 |
| JPH04355899A (ja) * | 1991-06-03 | 1992-12-09 | Sharp Corp | 道路監視システム |
| JPH0951476A (ja) * | 1995-06-02 | 1997-02-18 | Hamamatsu Photonics Kk | 固体撮像装置 |
| JP2002051269A (ja) * | 2000-07-31 | 2002-02-15 | Hamamatsu Photonics Kk | 光検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002340670A (ja) | 2002-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4424796B2 (ja) | 光検出装置 | |
| US6552745B1 (en) | CMOS active pixel with memory for imaging sensors | |
| JP4389190B2 (ja) | 画素内局所露光制御機能を有するｃｍｏｓアクティブピクセルセンサ | |
| US20190355782A1 (en) | Imaging array with extended dynamic range | |
| KR101354127B1 (ko) | 물리량 분포 검출 장치 및 촬상 장치 | |
| CN101371564B (zh) | 为成像器中的电子稳定提供像素存储栅极电荷感测的方法及设备 | |
| TWI586172B (zh) | 用於影像感測器之讀出電路及影像系統 | |
| US20080074523A1 (en) | In-pixel analog memory with non-destructive read sense circuit for high dynamic range global shutter pixel operation | |
| WO2008027193A2 (en) | Skimmed charge capture and charge packet removal for increased effective pixel photosensor full well capacity | |
| KR20070004838A (ko) | 광검출 장치 | |
| JP4550957B2 (ja) | 光検出装置 | |
| JP2000310561A (ja) | 光検出装置 | |
| JPH0951476A (ja) | 固体撮像装置 | |
| JP4628586B2 (ja) | 光検出装置 | |
| JP4099413B2 (ja) | 光検出装置 | |
| US20210051284A1 (en) | Imaging systems and methods for performing analog domain regional pixel level feature extraction | |
| CN117376721A (zh) | 传感器像素单元、信号处理电路和电子设备 | |
| US6031570A (en) | Image acquisition and processing system | |
| JP4262020B2 (ja) | 光検出装置 | |
| JP4473425B2 (ja) | 光検出装置 | |
| JP4545334B2 (ja) | ロックイン撮像装置 | |
| US8729448B1 (en) | System and method for an enhanced small pitch digital pixel array | |
| JP2743842B2 (ja) | 赤外線検出器 | |
| CN221409010U (zh) | 传感器像素单元、信号处理电路和电子设备 | |
| JP4429796B2 (ja) | センサ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080502 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |