JPH0951476A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH0951476A JPH0951476A JP7318611A JP31861195A JPH0951476A JP H0951476 A JPH0951476 A JP H0951476A JP 7318611 A JP7318611 A JP 7318611A JP 31861195 A JP31861195 A JP 31861195A JP H0951476 A JPH0951476 A JP H0951476A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- capacitance
- terminal
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010354 integration Effects 0.000 claims abstract description 45
- 238000012545 processing Methods 0.000 claims abstract description 28
- 238000006243 chemical reaction Methods 0.000 claims description 52
- 230000007246 mechanism Effects 0.000 claims description 39
- 238000003384 imaging method Methods 0.000 claims description 30
- 230000003287 optical effect Effects 0.000 claims description 21
- 238000003860 storage Methods 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 7
- 239000007787 solid Substances 0.000 claims 1
- 238000001514 detection method Methods 0.000 abstract description 19
- 239000003990 capacitor Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
する。 【構成】 リセット指示信号Rを非有意に設定して22
0積分回路での積分動作を開始後、受光素子120を選
択して蓄積された電荷を放出させ、積分回路220で積
分後の積分信号の値を比較回路230で基準値と比較す
る。比較結果に応じて、容量制御機構240は、積分回
路220の可変容量部222に容量指示信号を通知す
る。こうして、積分回路220−比較回路230−容量
制御機構240−積分回路220のフィードバックルー
プが形成され、最終的に積分信号の値が分解能の範囲内
で基準値と分解能の範囲で一致すると、容量制御機構2
40は、容量指示信号に応じた値を出力し、水平読み出
し部250を介して、順次読み出される。
Description
撮像する固体撮像装置に関するものである。
体撮像素子を使用した撮像装置は、家庭用ビデオをはじ
め様々な分野で使用されている。しかし、CCDでは電
荷転送効率が低いので、例えば、比較的大きな受光面積
を有するフォトダイオード電荷を取り扱う場合には、電
荷の転送をしきれないという問題を生じる。そこで、特
定の分野では、固体撮像装置の内で、電荷転送効率の問
題が生じないMOS型イメージセンサが使用される。
を撮像するものは、2次元の配列されたフォトダイオー
ドアレイに対して、1つのディスクリート増幅器を設置
し、各フォトダイオードでの光検出信号を増幅後に取り
出すという方式が従来から採用されてきた。近年、MO
S型イメージセンサの長所を活かしつつ、光検出信号の
S/Nの向上および装置の小型化を目指して、読み出し
回路を光検出器と同一チップ上に搭載するとともに、回
路構成方式の変更をしようという試みが提案されてい
る。
588号に記載の固体撮像装置である。図6は、この装
置の回路構成図である。図6に示すように、この装置
は、(a)光電変換素子911とスイッチ素子912と
を1組の受光素子910として垂直にN1個だけ配列さ
れ、共通出力線で接続された垂直受光部920が水平方
向にN2個だけ配列された受光部930と、(b)垂直
受光部920ごとに配置され、垂直受光部920の出力
を夫々積分する、電荷増幅器941を備えた積分回路9
40と、(c)積分回路940ごとに出力された信号を
サンプル/ホールドするサンプルホールド回路950
と、(d)サンプルホールド回路950の外部への出力
/非出力を行うスイッチ960と、(e)光検出結果を
読み出す受光素子の垂直方向の位置を指示する垂直シフ
トレジスタ971と、(f)光検出結果を読み出す受光
素子の水平方向の位置を指示する水平シフトレジスタ9
72とを備える。
て、各受光素子で検出した光量に応じた光検出信号が出
力された後、バッファ回路990でインピーダンス変換
がなされる。
上記のように構成され、サンプルホールド回路950の
出力信号がスイッチ960を介して、直接にビデオ信号
配線980へ出力されるので、ビデオ信号配線980の
容量による分圧が発生し、著しくSN比が劣化してしま
うという問題点があった。
回路990で使用する増幅器の能力を高めると、増幅器
の部分が局所的に発熱が大きくなるので、暗電流分布が
均一でなくなるという新たな問題点が発生することにな
る。
フセットばらつきが存在するが、上記の従来技術ではば
らつきの抑制がなされないので、画像構成時にフィクス
トパターンノイズが発生する。このフィクストパターン
ノイズを外部回路により補正するには、ハードウエアの
規模の増大もさることながら、高速動作が必至である。
ごとにアナログデジタル変換器(A/D変換器)を配置
することが考えられる。こうしたA/D変換器として
は、アレイ状に並べられるため、 ハードウエア規模が小さい 消費電力が少ない 高速動作可能 などを満足することが必要となる。こうした要請を満た
すA/D変換器の代表的な例として、特開昭63−24
6085号に記載のA/D変換器がある。
よって発生する電流の時間積分値である電荷量Qを直接
入力する、2のベキ乗倍の容量比(1:2:4:…:2
N-1)のN個のキャパシタ(容量=C、2C、4C、
…、2N-1 C)で構成されるキャパシタアレイと、各キ
ャパシタが合成容量を構成するか否かを制御するスイッ
チアレイと、スイッチアレイの各スイッチのON/OF
Fを制御するコンパレータとを備える。このA/D変換
器では、 Q=CX・Vref ここで、Vref:基準電圧 を満たすCXの値をキャパシタアレイのキャパシタの組
合わせより探し出す。
ナログデジタル変換値として得る。
下のような問題点がある。
た動画像収集を目的とする場合には電流の積分時間も短
くなる。したがって、電荷量Qは小さいので、キャパシ
タアレイの各キャパシタの容量を極力小さくする必要が
ある。一方、複数のキャパシタアレイの相互間での製造
上のばらつきを考慮すると、キャパシタの容量の低減に
は限界があり、低い基準電圧を使用することになる。と
ころが、基準電圧を低くすると、キャパシタアレイにお
ける合成キャパシタ構成を変化する際のスイッチのON
/OFF動作の度に発生するノイズに対するS/Nが劣
化する。
割が主眼であることから、各キャパシタの容量値は精度
が要求される。しかし、配線に伴う寄生容量やスイッチ
での接合容量が付随することは避けられない。こうした
余分な容量成分をΔCとすると、 Q=(CX+ΔC)・Vref となる。ΔCは、IC化するとキャパシタアレイの基本
容量に匹敵する値となることが予想され、IC化後に精
度の高いA/D変換器の実現が困難である。
り、高SN比で撮像ができる固体撮像装置を提供するこ
とを目的とする。
は、入力した2次元光像を撮像する固体撮像装置であっ
て、(a)入力光信号を電流信号に変換する光電変換素
子と、光電変換素子の信号出力端子に第1の端子が接続
され、垂直走査信号に応じて第2の端子から光電変換素
子で発生した電荷を流出させるスイッチ素子とを1組の
受光素子として、第1の方向に沿って第1の数だけ配列
されるとともに、夫々の前記スイッチ素子の第2の端子
と互いに電気的に接続された信号出力端子を有する垂直
受光部が、第2の方向に沿って第2の数だけ配列された
受光部と、(b)夫々の垂直受光部からの出力信号を夫
々個別に入力し、リセット指示信号に応じて、垂直受光
部から出力された電流信号を入出力端子間に接続され、
容量指示信号に応じて容量値が変化する可変容量部に積
分または非積分の動作をする第2の数の積分回路と、
(c)夫々の積分回路から出力された積分信号の値を夫
々基準値と比較して、比較結果を出力する第2の数の比
較回路と、(d)夫々の比較回路から出力された比較結
果信号を入力し、比較結果信号の値から可変容量に通知
する容量指示信号を出力するとともに、比較結果信号か
ら積分信号の値と基準値とが所定の分解能で一致してい
ると判断した場合には、容量指示信号に応じた第1のデ
ジタル信号を出力する第2の数の容量制御機構と、
(e)夫々の容量制御機構から出力された第1のデジタ
ル信号を夫々入力し、水平走査信号に応じて、第2のデ
ジタル信号を出力する第2の数の水平読み出し部と、を
備えることを特徴とする。
2のデジタル信号の値とは同一とすることが回路構成上
から簡便である。
ら出力された第1のデジタル信号を入力し、データ変換
して第2のデジタル信号を出力するデータ変換機構を更
に備えることを特徴としてもよい。ここで、データ変換
はオフセット除去に適用できる。また、データ変換機構
は、アドレス入力端子に第1のデジタル信号を入力し、
記憶部に書き込まれたデータに基づいてデータ変換を行
い、データ出力端子から第2のデジタル信号を出力する
読み出し専用記憶素子を備えることを特徴としてもよ
い。
元光像を撮像する固体撮像装置であって、(a)入力光
信号を電流信号に変換する光電変換素子と、光電変換素
子の信号出力端子に第1の端子が接続され、垂直走査信
号に応じて第2の端子から光電変換素子で発生した電流
信号を流出するスイッチ素子とを1組の受光素子とし
て、第1の方向に沿って第1の数だけ配列されるととも
に、夫々のスイッチ素子の第2の端子と互いに電気的に
接続された信号出力端子を有する垂直受光部が、第2の
方向に沿って第2の数だけ配列された受光部と、(b)
夫々の垂直受光部からの出力信号を夫々個別に入力し、
リセット指示信号に応じて、垂直受光部から出力された
電流信号を、電荷増幅器の入出力端子間に接続され、容
量指示信号に応じて容量値が変化する可変容量部に積分
または非積分の動作をする第2の数の積分回路と、
(c)夫々の積分回路の可変容量の容量値の変化ごと
に、夫々の積分回路から出力された積分信号の値を夫々
基準値と比較して、比較結果を第1のシリアルデジタル
信号として出力する第2の数の比較回路と、(d)夫々
の比較回路から出力された比較結果信号を入力し、比較
結果信号の値から可変容量に通知する容量指示信号を出
力する第2の数の容量制御機構と、(e)夫々の比較回
路から出力された第1のシリアルデジタルデータを順次
入力し、入力順とは逆の順序で第2のシリアルデジタル
データとして出力する第2の数のファーストインラスト
アウト(FILO)レジスタと、(f)夫々のFILO
レジスタから順次第2のシリアルデジタルデータを入力
し、パラレル化して第1のパラレルデジタル信号を出力
する第2の数の処理ユニットと、(g)夫々の処理ユニ
ットから出力された信号を夫々入力し、水平走査信号に
応じて出力する第2の数の水平読み出し部とを備えるこ
とを特徴とする。
光部に応じたFILOレジスタ出力される第2のシリア
ルデジタルデータを更に入力し、隣接する画素同士につ
いて演算を行って第2のパラレルデジタルデータを水平
読み出し部へ向けて出力することを特徴としてもよい。
は、積分回路は、垂直受光部からの出力信号を入力し、
増幅して出力する電荷増幅器を備えるとともに、可変容
量は、第3の数の容量素子と、夫々の容量素子の他
方の端子と一方の端子が接続され、他方の端子が前記電
荷増幅器の出力端子と接続され、容量指示信号の値に応
じて開閉する第3の数の第1のスイッチ素子と、夫々
の容量素子の他方の端子と一方の端子が接続され、他方
の端子が基準電位レベル端子と接続され、容量指示信号
の値に応じて開閉する第3の数の第2のスイッチ素子と
を備えることを特徴としてもよい。
(第3の数-1)であり、第3の数の容量素子の夫々の容量
値相互は、 C1 =2C2 =…=2N-1 CN …(1) ここで、N:第3の数 の関係を満たすことを特徴としてもよい。
ット指示信号を有意に、垂直走査信号をいずれの受光素
子も出力選択しない状態に設定する。この状態で、リセ
ット指示信号Rを非有意に設定して各積分回路での積分
動作を開始させる。
積分回路の出力信号の値が基準値と略等しくなるように
容量指示信号を生成し、積分回路の可変容量部に通知す
る。容量指示を受けた可変容量部は、指示に従って容量
を変化させる。可変容量部の容量変化によって積分信号
の値が変化し、変化後の積分信号が比較回路に再び入力
する。こうして、積分回路−比較回路−容量制御機構−
積分回路のフィードバックループが形成され、最終的に
積分信号の値が分解能の範囲内で基準値と一致する。
1番目の受光素子のスイッチ素子のみを「ON」とする
垂直走査信号を出力する。スイッチ素子が「ON」とな
ると、それまでの受光によって光電変換素子に蓄積され
た電荷が電流信号となって受光部から出力される。そし
て、初期値の容量値に設定された可変容量部に電荷が流
入し、積分回路によって積分された結果の積分信号が比
較回路に入力されて、積分信号の値が基準値と比較さ
れ、比較結果が2値の1ビットデジタル信号として容量
制御機構に入力する。一方、比較結果1ビットデジタル
信号はFILOレジスタに第1のシリアルデジタルデー
タとして入力して格納される。ここで、可変容量部は電
荷増幅器の入力端および出力端に接続されているので、
容量値として精度上充分な値と設定することができるの
で、耐ノイズ性を向上することが可能である。
範囲内で基準値と一致したときの容量指示信号に応じた
値を有する第1のデジタル信号を出力する。容量制御機
構から出力された第1のデジタル信号は、水平読み出し
部に入力し、水平走査信号の設定により夫々の第1のデ
ジタル信号に応じた第2のデジタル信号が順次、択一的
に選択されて、各垂直受光部の垂直走査における第1番
目の受光素子に応じた検出信号として順次読み出され
る。
第1番目の受光素子の光電変換素子が蓄積した電荷を放
出しきったと推定される時間を見計らって、いずれの受
光素子も選択しない設定とされる。
受光素子に応じた検出信号の順次読み出しが終了する
と、リセット指示信号を有意とする。
変容量部の容量値を初期値とした後、各垂直受光部の垂
直走査における第2番目の受光素子のスイッチ素子のみ
を「ON」状態とする垂直走査信号を出力する。スイッ
チ素子が「ON」となると、それまでの受光によって光
電変換素子に蓄積された電荷が電流信号となって受光部
から出力される。
番目の受光素子と同様にして、垂直走査における垂直受
光部の第2番目の受光素子に応じた検出信号を順次読み
出す。
指定しながら、各垂直受光部の垂直走査における第1番
目の受光素子の場合と同様にして、各垂直受光部の受光
素子に応じた検出信号を順次読み出すことにより、受光
部に入力した光像の撮像データを収集する。
接出力することとすれば、第2のデジタル信号と第1の
デジタル信号とはデータ値が一致することとなる。この
方式を採用すると水平読み出し部の回路がスイッチ素子
のみで構成することができ、簡便となる。
ら出力された第1のデジタル信号を入力し、データ変換
して第2のデジタル信号を出力するデータ変換機構を更
に備えることとすれば第1のデジタル信号のデータ値を
適当に加工して出力データ値を有する第2のデジタル信
号とすることができる。例えば、データ変換をオフセッ
ト除去とすることにより、オフセットを除去した精度の
良いデータを得ることができる。こうしたデータ変換機
構としては、アドレス入力端子に第1のデジタル信号を
入力し、記憶部に書き込まれたデータに基づいてデータ
変換を行い、データ出力端子から第2のデジタル信号を
出力する読み出し専用記憶素子(ROM)を使用するこ
とが好適である。この結果、オフセット値が除去された
第2のデジタル信号を得ることができる。
信号を入力し、増幅して出力する電荷増幅器を備えると
ともに、可変容量部を電荷増幅器の垂直受光部からの
出力信号の入力端子と夫々の一方の端子が接続された第
3の数の容量素子と、夫々の容量素子の他方の端子と
一方の端子が接続され、他方の端子が前記電荷増幅器の
出力端子と接続され、容量指示信号の値に応じて開閉す
る第3の数と第1のスイッチ素子と、夫々の容量素子
の他方の端子と一方の端子が接続され、他方の端子が基
準電位レベル端子と接続され、容量指示信号の値に応じ
て開閉する第3の数の第2のスイッチ素子とを備える構
成とすることが可能である。
チ素子と第2のスイッチ素子の開閉を制御する信号を出
力することになる。そして、第1のスイッチ素子と第2
のスイッチ素子の開閉を制御することにより可変容量部
の容量値を制御する。
(第3の数-1)とするには、第3の数の容量素子の夫々の
容量値相互は、 C1 =2C2 =…=2N-1 CN …(1) ここで、N:第3の数 の関係を満たすことが好適である。この構成によれば、
容量制御機構が容量値の大きな容量素子から第1および
第2のスイッチ素子を開閉制御し、順次積分信号の値と
基準値との比較を比較回路で行うこととすると、第3の
数の回数の容量指示で、1/2N の分解能の精度測定を
行うことができる。
ット指示信号を有意に、垂直走査信号をいずれの受光素
子も出力選択しない状態に設定する。この状態で、リセ
ット指示信号Rを非有意に設定して各積分回路での積分
動作を開始させる。
1番目の受光素子のスイッチ素子のみを「ON」とする
垂直走査信号を出力する。スイッチ素子が「ON」とな
ると、それまでの受光によって光電変換素子に蓄積され
た電荷が電流信号となって受光部から出力される。そし
て、初期値の容量値に設定された可変容量部に電荷が流
入し、積分回路によって積分された結果の積分信号が比
較回路に入力されて、積分信号の値が基準値と比較さ
れ、比較結果信号が容量制御機構に入力する。ここで、
可変容量部は電荷増幅器の入力端および出力端に接続さ
れているので、容量値として精度上充分な値と設定する
ことができるので、耐ノイズ性を向上することが可能で
ある。
積分回路の出力信号の値が基準値と略等しくなるように
容量指示信号を生成し、積分回路の可変容量部に通知す
る。容量指示を受けた可変容量部は、指示に従って容量
を変化させる。可変容量部の容量変化によって積分信号
の値が変化し、変化後の積分信号が比較回路に再び入力
する。そして、可変容量部の容量値の変化の度に、比較
回路から第1のシリアルデジタルデータが順次FILO
レジスタに入力し格納される。
機構−積分回路のフィードバックループが形成され、最
終的に積分信号の値が分解能の範囲内で基準値と一致す
る。
関係の容量値の容量で構成される場合には、容量制御機
構によって、最大の容量値(C1 )の容量の合成容量へ
の寄与/非寄与から順次決定されることが好適である。
こうした場合には、比較回路からは、MSB(Most Sig
nificant Bit) から順次LSB(Least SignificantBi
t)までが第1のシリアルデジタルデータとして出力され
る。
一致したとき、処理ユニットは第1のシリアルデジタル
データのビット順序とは逆の順序の第2のシリアルデジ
タルデータをFILOレジスタから読み出し、第1のパ
ラレルデジタルデータとして出力する。処理ユニットか
ら出力された第1のパラレルデジタル信号は、水平読み
出し部に入力し、水平走査信号の設定により夫々の第1
のデジタル信号に応じた第2のデジタル信号が順次、択
一的に選択されて、各垂直受光部の垂直走査における第
1番目の受光素子に応じた検出信号として順次読み出さ
れる。
第1番目の受光素子の光電変換素子が蓄積した電荷を放
出しきったと推定される時間を見計らって、いずれの受
光素子も選択しない設定とされる。
受光素子に応じた検出信号の順次読み出しが終了する
と、リセット指示信号を有意とする。
変容量部の容量値を初期値とした後、各垂直受光部の垂
直走査における第2番目の受光素子のスイッチ素子のみ
を「ON」状態とする垂直走査信号を出力する。スイッ
チ素子が「ON」となると、それまでの受光によって光
電変換素子に蓄積された電荷が電流信号となって受光部
から出力される。
番目の受光素子と同様にして、垂直走査における垂直受
光部の第2番目の受光素子に応じた検出信号を順次読み
出す。
指定しながら、各垂直受光部の垂直走査における第1番
目の受光素子の場合と同様にして、各垂直受光部の受光
素子に応じた検出信号を順次読み出すことにより、受光
部に入力した光像の撮像データを収集する。
光部に応じたFILOレジスタ出力される第2のシリア
ルデジタルデータを更に入力し、隣接する画素同士につ
いて演算、例えば動画像等の輪郭抽出演算などを行って
第2のパラレルデジタルデータを水平読み出し部へ向け
て出力することが可能である。
の固体撮像装置の実施の形態を説明する。なお、図面の
説明にあたって同一の要素には同一の符号を付し、重複
する説明を省略する。
施形態の固体撮像装置の回路構成図である。図1に示す
ように、この装置は、(a)入力光信号を電流信号に変
換する光電変換素子130と、光電変換素子130の信
号出力端子に接続され、垂直走査信号Vi (i=1〜N
1)に応じて光電変換素子130で発生した電流信号を
流出するスイッチ素子140とを1組の受光素子120
として、第1の方向(以後、垂直方向と呼ぶ)に沿って
N1個配列され、夫々のスイッチ素子140の信号出力
端子が電気的に接続された垂直受光部110が、第2の
方向(以後、水平方向と呼ぶ)に沿ってN2個配列され
た受光部100と、(b)垂直受光部110j (j=1
〜N2)からの出力信号を夫々個別に入力し、信号処理
後に水平走査信号(Hj )に応じて択一的に信号を出力
する水平信号処理部210j を備える信号処理部200
と、(c)受光部100および信号処理部200に動作
タイミングの指示信号を通知するタイミング制御部30
0とを備える。
110j からの出力信号を入力し、リセット指示信号R
に応じて垂直受光部110j から出力された電流信号を
入出力端子間に接続された、可変容量部222に積分
(リセット指示信号R=非有意の場合)、または非積分
(リセット指示信号R=有意の場合)の動作をする積分
回路220と、積分回路220から出力された積分信
号VS の値を夫々基準値VREF と比較して、比較結果を
出力する比較回路230と、比較回路230から出力
された比較結果信号VC を入力し、比較結果信号VC の
値から可変容量部222に通知する容量指示信号Cを出
力するとともに、比較結果信号VC から積分信号VS の
値と基準値VREF とが所定の分解能で一致していると判
断した場合には、容量指示信号Cに応じたデジタル信号
D1を出力する容量制御機構240と、容量制御機構
240から出力されたデジタル信号D1を入力し、デジ
タル信号D1が示すデータ値から予め設定されたオフセ
ット値を除去したデータ値を示すデジタル信号D2を生
成後、水平走査信号Hj に応じて、デジタル信号D2を
出力する水平読み出し部250とを備える。
からの出力信号を入力し、入力した電流信号の電荷を増
幅する電荷増幅器221と、電荷増幅器221の入力
端子に一方の端子が接続され、電荷増幅器221の出力
端子に他方の端子が接続された可変容量部222と、
電荷増幅器221の入力端子に一方の端子が接続され、
電荷増幅器221の出力端子に第2の端子が接続され、
リセット指示信号R=有意の場合には「ON」状態とな
り、リセット指示信号R=非有意の場合には「OFF」
状態となるスイッチ素子223とを備える。
り、特に可変容量部222の詳細回路構成を示す。な
お、図2では、1/23 =1/8の分解能を有するアナ
ログデジタル変換機能を備える積分回路の例を示し、以
下、この回路構成で説明する。
電荷増幅器221の垂直受光部110j からの出力信
号の入力端子と夫々の一方の端子が接続された容量素子
C1〜C4と、夫々の容量素子C1〜C4の他方の端
子と一方の端子が接続され、他方の端子が電荷増幅器2
21の出力端子と接続され、容量指示信号CのC11〜C
14の値に応じて開閉するスイッチ素子SW11〜SW1
4と、夫々の容量素子C1〜C4の他方の端子と一方
の端子が接続され、他方の端子がGNDレベルと接続さ
れ、容量指示信号CのC21〜C24の値に応じて開閉する
スイッチ素子SW21〜SW24とを備える。なお、容
量素子C1〜C4の容量値C1 〜C4 は、 C1 =2C2 =4C3 =8C4 …(2) C1 +C2 +C3 +C4 =C0 …(3) の関係を満たす。
240から出力されたデジタル信号D1をアドレス入力
端子に入力し、記憶部に書き込まれたデータに基づいて
データ変換を行い、データ出力端子からデジタル信号D
2を出力する読み出し専用記憶素子(ROM)251
と、ROM251から出力されたデジタル信号D2を
一方の端子で入力し、水平走査信号Hj の指定に応じて
「ON」状態と「OFF」状態とが切り替わるスイッチ
素子252とを備える。
ング信号を発生する基本タイミング部310と、基本
タイミング部310から通知された垂直走査指示に従っ
て、垂直走査信号Vi を発生する垂直シフトレジスタ3
20と、基本タイミング部310から通知された水平
走査指示に従って、水平走査信号Hj を発生する水平シ
フトレジスタ330と、基本タイミング部310から
通知された基本タイミングに従って、リセット指示信号
Rを発生する制御信号部340とを備える。
受光部100に入力した光像データを収集する。図3
は、本実施形態の装置の動作説明図である。
セット指示信号Rを有意に、SW11〜SW14を全て
「ON」状態とし、SW21〜SW24を全て「OF
F」状態として電荷増幅器221の入力端子と出力端子
との間の容量値をC0 に設定するとともに、垂直走査信
号Vi をいずれの受光素子120i,j も選択しない状態
(すなわち、すべてのスイッチ素子140は「OFF」
状態)に設定する。この状態で、リセット指示信号Rを
非有意に設定して各積分回路220での積分動作を開始
させる。
おける第1番目の受光素子1201,j のスイッチ素子1
40のみを「ON」とする垂直走査信号V1 を出力す
る。スイッチ素子140が「ON」となると、それまで
の受光によって光電変換素子130に蓄積された電荷が
電流信号となって受光部100から出力される。そし
て、初期値の容量値C0 に設定された可変容量部222
に電荷Qが流入する(図3(a)参照)。
2〜SW13を開放した後、SW22〜SW24を閉じ
る(図3(b)参照)。この結果、積分信号VS は、 VS =Q/C1 という電圧値を出力する。この電圧値は、比較回路23
0に入力し、基準電圧値VREF と比較される。
けて容量制御機構240は、更に、SW22を開放した
後にSW12を閉じる(図3(c)参照)。この結果、
積分信号VS は、 VS =Q/(C1 +C2 ) という電圧値を出力する。この電圧値は、比較回路23
0に入力し、基準電圧値VREF と比較される。
果を受けて容量制御機構240は、更に、SW11およ
びSW22を開放した後にSW12およびSW21を閉
じる(図4(b)参照)。この結果、積分信号VS は、 VS =Q/C2 という電圧値を出力する。この電圧値は、比較回路23
0に入力し、基準電圧値VREF と比較される。
回路230−容量制御機構240−積分回路220のフ
ィードバックループによって、比較および容量設定(S
W11〜SW14、SW21〜SW24の「ON/OF
F」制御)を順次繰り返して、容量素子C4までに関す
る容量制御を行う。こうして、容量素子C1〜C4の全
てについて容量制御を終了すると、容量制御機構240
は最終的な容量設定に応じたデジタル信号D1を水平読
み出し部250へ向けて出力する。
D1をROM251のアドレス入力端子に入力し、記憶
部に書き込まれたデータに基づいてデータ変換を行い、
データ出力端子からデジタル信号D2を出力する。RO
M251から出力されたデジタル信号D2はスイッチ素
子252に入力する。引き続き、水平走査信号Hj の設
定により夫々のROM251の出力を順次、択一的に選
択して、各垂直受光部110j の垂直走査における第1
番目の受光素子1201,j に応じた検出信号を順次読み
出す。
タル信号D2が出力されるので、ビデオ信号配線400
の容量による分圧によってアナログ信号の場合のような
影響を受けない。また、従来は必要であった外付けのア
ナログデジタル変換器が不要となる。
ける第1番目の受光素子の光電変換素子が蓄積した電荷
を放出しきったと推定される時間を見計らって、受光素
子を選択しない設定とされる。
1番目の受光素子1201,j に応じた検出信号の順次読
み出しが終了すると、リセット指示信号Rを有意とす
る。
可変容量部222の容量値を初期値C0 とした後、各垂
直受光部110j の垂直走査における第2番目の受光素
子1202,j のスイッチ素子140のみを「ON」状態
とする垂直走査信号V2 を出力する。スイッチ素子が
「ON」となると、それまでの受光によって光電変換素
子130に蓄積された電荷が電流信号となって受光部か
ら出力される。
j の第1番目の受光素子1201,jと同様にして、垂直
走査における垂直受光部110j の第2番目の受光素子
1202,j に応じた検出信号を順次読み出す。
子120i,j を順次指定しながら、各垂直受光部110
j の垂直走査における第1番目の受光素子1201,j の
場合と同様にして、各垂直受光部110j の受光素子1
20i,j に応じた検出信号を順次読み出すことにより、
受光部に入力した光像の撮像データを収集する。
1実施形態の装置における積分回路220を別の回路構
成としたものであり、光電変換素子130に蓄積された
電荷が極微小の場合にもSN比を確保する固体撮像装置
である。
路構成図である。図4に示すように、積分回路290
は、垂直受光部110j からの出力信号を入力し、入
力した電流信号の電荷を増幅する電荷増幅器221と、
電荷増幅器221の入力端子に一方の端子が接続さ
れ、電荷増幅器221の出力端子に他方の端子が接続さ
れた可変容量部229と、電荷増幅器221の入力端
子に一方の端子が接続され、電荷増幅器221の出力端
子に第2の端子が接続され、リセット指示信号R=有意
の場合には「ON」状態となり、リセット指示信号R=
非有意の場合には「OFF」状態となるスイッチ素子2
23とを備える。
加えて、容量素子C1〜C3の電荷増幅器221の入
力端子側の端子と夫々一方の端子が接続され、他方の端
子が電荷増幅器221の垂直受光部110j からの出力
信号の入力端子と接続されたスイッチ素子SW31〜S
W33と、容量素子C1〜C3の電荷増幅器221の
入力端子側の端子と夫々一方の端子が接続され、他方の
端子がGNDレベルと接続されたスイッチ素子SW41
〜SW43と、を更に備える。そして、容量制御機構2
40からは、スイッチ素子SW31〜33およびスイッ
チ素子SW41〜43のON/OFF制御をする信号C
31〜C33、C41〜C43が更に供給される。
受光部100に入力した光像データを収集する。
セット指示信号Rを有意に、SW11〜SW14、SW
41〜43を全て「ON」状態とし、SW21〜SW2
4、SW31〜33を全て「OFF」状態として電荷増
幅器221の入力端子と出力端子との間の容量値をC4
に設定するとともに、垂直走査信号Vi をいずれの受光
素子120i,j も選択しない状態(すなわち、すべての
スイッチ素子140は「OFF」状態)に設定する。こ
の状態で、リセット指示信号Rを非有意に設定して各積
分回路220での積分動作を開始させる。
おける第1番目の受光素子1201,j のスイッチ素子1
40のみを「ON」とする垂直走査信号V1 を出力す
る。スイッチ素子140が「ON」となると、それまで
の受光によって光電変換素子130に蓄積された電荷が
電流信号となって受光部100から出力される。そし
て、初期値の容量値C4 設定された可変容量部229に
電荷Qが流入する。
後、SW31〜SW33をONとする。このように変化
しても容量素子C1〜C3の両端の電圧関係は変化しな
いので、VS の値には変化がないので、容量素子C1〜
C4に発生する電荷の総計は、 Q′=Q・(C0 /C4 ) となる。すなわち、第1の実施形態に比べて(C0 /C
4 )倍の電荷が蓄積されることになる。
100に入力した光像データを収集される。したがっ
て、光電変換素子130に蓄積された電荷が極微小の場
合にもS/Nを確保することができる。
施形態の固体撮像装置の回路構成図である。図5に示す
ように、この装置は、(a)入力光信号を電流信号に変
換する光電変換素子130と、光電変換素子130の信
号出力端子に接続され、垂直走査信号Vi (i=1〜N
1)に応じて光電変換素子130で発生した電流信号を
流出するスイッチ素子140とを1組の受光素子120
として、第1の方向(以後、垂直方向と呼ぶ)に沿って
N1個配列され、夫々のスイッチ素子140の信号出力
端子が電気的に接続された垂直受光部110が、第2の
方向(以後、水平方向と呼ぶ)に沿ってN2個配列され
た受光部100と、(b)垂直受光部110j (j=1
〜N2)からの出力信号を夫々個別に入力し、信号処理
後に水平走査信号(Hj )に応じて択一的に信号を出力
する水平信号処理部510j を備える信号処理部500
と、(c)受光部100および信号処理部500に動作
タイミングの指示信号を通知するタイミング制御部30
0とを備える。
110j からの出力信号を入力し、リセット指示信号R
に応じて垂直受光部110j から出力された電流信号を
入出力端子間に接続された、可変容量部222に積分
(リセット指示信号R=非有意の場合)、または非積分
(リセット指示信号R=有意の場合)の動作をする積分
回路220と、積分回路220から出力された信号V
S ’へ重畳するノイズを除去するクランプ回路521
と、クランプ回路521から出力された積分信号VS
の値を夫々基準値VREF と比較して、比較結果を出力す
る比較回路230と、比較回路230から出力された
1ビット2レベル信号である比較結果信号VC を入力
し、比較結果信号VC の値から可変容量部222に通知
する容量指示信号Cを出力する容量制御機構240と、
比較回路230から出力された比較結果信号VC をシ
リアルデジタルデータとして順次入力し、入力順とは逆
の順序のシリアルデジタルデータを出力するFILOレ
ジスタ522と、自系のFILOレジスタ522から
出力されるシリアルデジタルデータと隣接系のFILO
レジスタ522から出力されるシリアルデジタルデータ
とを順次入力して演算後にパラレル化して第1のパラレ
ルデジタル信号を出力する処理ユニット523と、処
理ユニット523パラレルデジタル信号を入力し、水平
走査信号Hj に応じて、デジタル信号を出力する水平読
み出しスイッチ252とを備える。
受光部100に入力した光像データを収集する。
受光部100に入力した光像データを収集する。
形態と同様に、まず、リセット指示信号Rを有意に、S
W11〜SW14を全て「ON」状態とし、SW21〜
SW24を全て「OFF」状態として電荷増幅器221
の入力端子と出力端子との間の容量値をC0 に設定する
とともに、垂直走査信号Vi をいずれの受光素子120
i,j も選択しない状態(すなわち、すべてのスイッチ素
子140は「OFF」状態)に設定する。この状態で、
リセット指示信号Rを非有意に設定して各積分回路22
0での積分動作を開始させる。
部110j の垂直走査における第1番目の受光素子12
01,j のスイッチ素子140のみを「ON」とする垂直
走査信号V1 を出力する。スイッチ素子140が「O
N」となると、それまでの受光によって光電変換素子1
30に蓄積された電荷が電流信号となって受光部100
から出力される。そして、初期値の容量値C0 に設定さ
れた可変容量部222に電荷Qが流入する。
御機構240は、SW12〜SW13を開放した後、S
W22〜SW24を閉じる。この結果、積分信号V
S は、 VS =Q/C1 という電圧値を出力する。この電圧値は、比較回路23
0に入力し、基準電圧値VREF と比較される。
けて容量制御機構240は、更に、SW22を開放した
後にSW12を閉じる。この結果、積分信号VS は、 VS =Q/(C1 +C2 ) という電圧値を出力する。この電圧値は、比較回路23
0に入力し、基準電圧値VREF と比較される。
果を受けて容量制御機構240は、更に、SW11およ
びSW22を開放した後にSW12およびSW21を閉
じる。この結果、積分信号VS は、 VS =Q/C2 という電圧値を出力する。この電圧値は、比較回路23
0に入力し、基準電圧値VREF と比較される。そして、
可変容量部222の容量値の変化の度に、MSBからL
SBへ向けて、順次、比較回路230からシリアルデジ
タルデータが順次FILOレジスタ522に入力し格納
される。
回路230−容量制御機構240−積分回路220のフ
ィードバックループによって、比較および容量設定(S
W11〜SW14、SW21〜SW24の「ON/OF
F」制御を順次繰り返して、容量素子C4までに関する
容量制御を行う。こうして、容量素子C1〜C4の全て
について容量制御を終了すると、比較回路230は、シ
リアルデジタルデータのLSBまでの出力容量を終了
し、FILOレジスタ522は、自系の1画素分のデー
タの入力を終了する。
ジスタ522からシリアルデジタルデータをLSBから
MSBへのビット順序で入力するとともに、隣接する系
のFILOレジスタ522からシリアルデジタルデータ
をLSBからMSBへのビット順序で入力する。そし
て、輪郭抽出の演算後、演算結果をパラレルデジタルデ
ータ信号として水平読み出しスイッチ252へ向けて出
力する。
523から出力されたパラレルデジタルデータ信号を入
力し、水平走査信号Hj に基づいて各垂直受光部110
j の垂直走査における第1番目の受光素子1201,j に
応じた検出信号を順次出力する。
らはデジタル信号が出力されるので、ビデオ信号配線4
00の容量による分圧によってアナログ信号の場合のよ
うな影響を受けない。また、従来は必要であった外付け
のアナログデジタル変換器が不要となる。
ける第1番目の受光素子の光電変換素子が蓄積した電荷
を放出しきったと推定される時間を見計らって、受光素
子を選択しない設定とされる。
1番目の受光素子1201,j に応じた検出信号の順次読
み出しが終了すると、リセット指示信号Rを有意とす
る。
可変容量部222の容量値を初期値C0 とした後、各垂
直受光部110j の垂直走査における第2番目の受光素
子1202,j のスイッチ素子140のみを「ON」状態
とする垂直走査信号V2 を出力する。スイッチ素子が
「ON」となると、それまでの受光によって光電変換素
子130に蓄積された電荷が電流信号となって受光部か
ら出力される。
j の第1番目の受光素子1201,jと同様にして、垂直
走査における垂直受光部110j の第2番目の受光素子
1202,j に応じた検出信号を順次読み出す。
子120i,j を順次指定しながら、各垂直受光部110
j の垂直走査における第1番目の受光素子1201,j の
場合と同様にして、各垂直受光部110j の受光素子1
20i,j に応じた検出信号を順次読み出すことにより、
受光部に入力した光像の撮像データを収集する。
態に対する第2実施形態と同様の変形が可能である。
のではなく変形が可能である。例えば、第1実施形態に
おいて、水平読み出し部をスイッチ素子252のみの構
成として、簡便な回路構成を採用することが可能であ
る。但し、この場合には、水平処理部ごとのオフセット
値の補償ができないので、上記の実施形態よりも測定精
度の劣化が予想される。
体撮像装置によれば、電荷増幅器を含む簡易な回路構成
で、デジタル化した後に水平読み出し部から光検出信号
を出力することとしたので、ビデオ信号配線の容量に伴
う分圧がアナログ信号の場合のように精度に実質的に影
響しなくなるので、精度良く受光部に入力した光像の撮
像データを収集することができる。
施するので、外付けのアナログデジタル変換器が不要と
なり、装置として簡易に構成できる。
成図である。
路の回路構成図である。
明図である。
路の回路構成図である。
成図である。
子、130…光電変換素子、140…スイッチ素子、2
00…信号処理部、210…水平信号処理部、220,
290…積分回路、221…電荷増幅器、222,22
9…容量素子、223…スイッチ素子、230…比較回
路、240…容量制御機構、250…水平読み出し部、
251…ROM、252…スイッチ素子、300…タイ
ミング制御部、310…基本タイミング部、320…垂
直シフトレジスタ、330…水平シフトレジスタ、34
0…制御信号部、400…ヒデオ信号配線、521…ク
ランプ回路、522…FILOレジスタ、523…処理
ユニット。
Claims (9)
- 【請求項1】 入力した2次元光像を撮像する固体撮像
装置であって、 入力光信号を電流信号に変換する光電変換素子と、前記
光電変換素子の信号出力端子に第1の端子が接続され、
垂直走査信号に応じて第2の端子から前記光電変換素子
で発生した電流信号を流出するスイッチ素子とを1組の
受光素子として、第1の方向に沿って第1の数だけ配列
されるとともに、夫々の前記スイッチ素子の第2の端子
と互いに電気的に接続された信号出力端子を有する垂直
受光部が、第2の方向に沿って第2の数だけ配列された
受光部と、 夫々の前記垂直受光部からの出力信号を夫々個別に入力
し、リセット指示信号に応じて、前記垂直受光部から出
力された電流信号を、電荷増幅器の入出力端子間に接続
され、容量指示信号に応じて容量値が変化する可変容量
部に積分または非積分の動作をする第2の数の積分回路
と、 夫々の前記積分回路から出力された積分信号の値を夫々
基準値と比較して、比較結果を出力する第2の数の比較
回路と、 夫々の比較回路から出力された比較結果信号を入力し、
比較結果信号の値から前記可変容量に通知する前記容量
指示信号を出力するとともに、比較結果信号から前記積
分信号の値と前記基準値とが所定の分解能で一致してい
ると判断した場合には、前記容量指示信号に応じた第1
のデジタル信号を出力する第2の数の容量制御機構と、 夫々の前記容量制御機構から出力された前記第1のデジ
タル信号を夫々入力し、水平走査信号に応じて、第2の
デジタル信号を出力する第2の数の水平読み出し部と、 を備えることを特徴とする固体撮像装置。 - 【請求項2】 前記第1のデジタル信号の値と前記第2
のデジタル信号の値とは同一である、ことを特徴とする
請求項1記載の固体撮像装置。 - 【請求項3】 前記水平読み出し部は、前記容量制御機
構から出力された前記第1のデジタル信号を入力し、デ
ータ変換して前記第2のデジタル信号を出力するデータ
変換機構を更に備える、ことを特徴とする請求項1記載
の固体撮像装置。 - 【請求項4】 前記データ変換はオフセット除去であ
る、ことを特徴とする請求項3記載の固体撮像装置。 - 【請求項5】 前記データ変換機構は、アドレス入力端
子に前記第1のデジタル信号を入力し、記憶部に書き込
まれたデータに基づいてデータ変換を行い、データ出力
端子から前記第2のデジタル信号を出力する読み出し専
用記憶素子を備える、ことを特徴とする請求項3記載の
固体撮像装置。 - 【請求項6】 入力した2次元光像を撮像する固体撮像
装置であって、 入力光信号を電流信号に変換する光電変換素子と、前記
光電変換素子の信号出力端子に第1の端子が接続され、
垂直走査信号に応じて第2の端子から前記光電変換素子
で発生した電流信号を流出するスイッチ素子とを1組の
受光素子として、第1の方向に沿って第1の数だけ配列
されるとともに、夫々の前記スイッチ素子の第2の端子
と互いに電気的に接続された信号出力端子を有する垂直
受光部が、第2の方向に沿って第2の数だけ配列された
受光部と、 夫々の前記垂直受光部からの出力信号を夫々個別に入力
し、リセット指示信号に応じて、前記垂直受光部から出
力された電流信号を、電荷増幅器の入出力端子間に接続
され、容量指示信号に応じて容量値が変化する可変容量
部に積分または非積分の動作をする第2の数の積分回路
と、 夫々の前記積分回路の前記可変容量の容量値の変化ごと
に、夫々の前記積分回路から出力された積分信号の値を
夫々基準値と比較して、比較結果を第1のシリアルデジ
タル信号として出力する第2の数の比較回路と、 夫々の比較回路から出力された比較結果信号を入力し、
比較結果信号の値から前記可変容量に通知する前記容量
指示信号を出力する第2の数の容量制御機構と、 夫々の前記比較回路から出力された第1のシリアルデジ
タルデータを順次入力し、入力順とは逆の順序で第2の
シリアルデジタルデータとして出力する第2の数のファ
ーストインラストアウトレジスタと、 夫々の前記ファーストインラストアウトレジスタから順
次前記第2のシリアルデジタルデータを入力し、パラレ
ル化して第1のパラレルデジタル信号を出力する第2の
数の処理ユニットと、 夫々の前記処理ユニットから出力された信号を夫々入力
し、水平走査信号に応じて出力する第2の数の水平読み
出し部と、 を備えることを特徴とする固体撮像装置。 - 【請求項7】 前記処理ユニットは、隣接する前記垂直
受光部に応じた前記前記ファーストインラストアウトレ
ジスタ出力される前記第2のシリアルデジタルデータを
更に入力し、隣接する画素同士について演算を行って第
2のパラレルデジタルデータを前記水平読み出し部へ向
けて出力する、ことを特徴とする請求項6記載の固体撮
像装置。 - 【請求項8】 前記積分回路は、前記垂直受光部からの
出力信号を入力し、増幅して出力する前記電荷増幅器を
備え、 前記可変容量は、 前記第3の数の容量素子と、 夫々の容量素子の一方の端子と一方の端子が接続され、
他方の端子が前記電荷増幅器の出力端子と接続され、前
記容量指示信号の値に応じて開閉する第3の数の第1の
スイッチ素子と、 夫々の容量素子の他方の端子と一方の端子が接続され、
他方の端子が基準電位レベル端子と接続され、前記容量
指示信号の値に応じて開閉する第3の数の第2のスイッ
チ素子と、 を備えることを特徴とする請求項1または6記載の固体
撮像装置。 - 【請求項9】 前記分解能は、前記基準値の2の(第3
の数−1)乗分の1であり、前記第3の数の容量素子の
夫々の容量値相互は、 C1 =2C2 =…=2N-1 CN ここで、N:第3の数 の関係を満たすことを特徴とする請求項8記載の固体撮
像装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31861195A JP3308146B2 (ja) | 1995-06-02 | 1995-11-13 | 固体撮像装置 |
US08/757,423 US6201573B1 (en) | 1995-11-13 | 1996-11-27 | Solid state imaging apparatus for imaging a two dimensional optical image having a number of integration circuits |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13683995 | 1995-06-02 | ||
JP7-136839 | 1995-06-02 | ||
JP31861195A JP3308146B2 (ja) | 1995-06-02 | 1995-11-13 | 固体撮像装置 |
US08/757,423 US6201573B1 (en) | 1995-11-13 | 1996-11-27 | Solid state imaging apparatus for imaging a two dimensional optical image having a number of integration circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0951476A true JPH0951476A (ja) | 1997-02-18 |
JP3308146B2 JP3308146B2 (ja) | 2002-07-29 |
Family
ID=27317351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31861195A Expired - Lifetime JP3308146B2 (ja) | 1995-06-02 | 1995-11-13 | 固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3308146B2 (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0911620A2 (de) * | 1997-09-12 | 1999-04-28 | Bodenseewerk Perkin-Elmer Gmbh | Detektoreinrichtung zur Verwendung in der Atomabsorptionsspektroskopie |
WO2000002434A1 (fr) * | 1998-07-08 | 2000-01-20 | Hamamatsu Photonics K.K. | Imageur transistorise |
WO2000033038A1 (fr) * | 1998-12-02 | 2000-06-08 | Hamamatsu Photonics K.K. | Photodetecteur |
JP2001320606A (ja) * | 2000-05-02 | 2001-11-16 | Hamamatsu Photonics Kk | 信号処理回路 |
WO2002012845A1 (fr) * | 2000-08-03 | 2002-02-14 | Hamamatsu Photonics K.K. | Detecteur optique |
JP2002124877A (ja) * | 2000-10-12 | 2002-04-26 | Hamamatsu Photonics Kk | A/d変換装置および固体撮像装置 |
JP2002340670A (ja) * | 2001-05-14 | 2002-11-27 | Hamamatsu Photonics Kk | 光検出装置 |
WO2003006937A1 (fr) | 2001-07-13 | 2003-01-23 | Hamamatsu Photonics K.K. | Photodetecteur |
WO2004056093A1 (ja) * | 2002-12-16 | 2004-07-01 | Hamamatsu Photonics K.K. | 光検出装置 |
WO2004056094A1 (ja) * | 2002-12-16 | 2004-07-01 | Hamamatsu Photonics K.K. | 光検出装置 |
WO2005109864A1 (ja) | 2004-05-10 | 2005-11-17 | Hamamatsu Photonics K.K. | センサ装置 |
CN100380934C (zh) * | 2003-01-30 | 2008-04-09 | 松下电器产业株式会社 | 固体摄像装置 |
JP2008517541A (ja) * | 2004-10-20 | 2008-05-22 | サイモン フレーザー ユニバーシティー | 高利得デジタル画像システム |
JP2008187744A (ja) * | 2003-10-15 | 2008-08-14 | Sony Corp | 固体撮像装置、画素信号処理方法、アナログ信号転送装置、アナログ信号転送方法 |
US7508433B2 (en) | 2003-10-15 | 2009-03-24 | Sony Corporation | Solid-state imaging device, pixel-signal processing method, analog-signal transferring device, and analog-signal transferring method |
US8199236B2 (en) | 2007-09-11 | 2012-06-12 | Simon Fraser University/Industry Liason Office | Device and pixel architecture for high resolution digital |
-
1995
- 1995-11-13 JP JP31861195A patent/JP3308146B2/ja not_active Expired - Lifetime
Cited By (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0911620A2 (de) * | 1997-09-12 | 1999-04-28 | Bodenseewerk Perkin-Elmer Gmbh | Detektoreinrichtung zur Verwendung in der Atomabsorptionsspektroskopie |
US6455837B2 (en) | 1998-02-12 | 2002-09-24 | Hamamatsu Photonics K.K. | Photodetector apparatus |
WO2000002434A1 (fr) * | 1998-07-08 | 2000-01-20 | Hamamatsu Photonics K.K. | Imageur transistorise |
EP1154483A1 (en) * | 1998-07-08 | 2001-11-14 | Hamamatsu Photonics K.K. | Solid-state imaging device |
US6977682B2 (en) | 1998-07-08 | 2005-12-20 | Hamamatsu Photonics K.K. | Solid-state imaging device |
EP1154483A4 (en) * | 1998-07-08 | 2002-07-10 | Hamamatsu Photonics Kk | SOLID STATE IMAGE CONVERTER |
WO2000033038A1 (fr) * | 1998-12-02 | 2000-06-08 | Hamamatsu Photonics K.K. | Photodetecteur |
JP2001320606A (ja) * | 2000-05-02 | 2001-11-16 | Hamamatsu Photonics Kk | 信号処理回路 |
WO2002012845A1 (fr) * | 2000-08-03 | 2002-02-14 | Hamamatsu Photonics K.K. | Detecteur optique |
US7969491B2 (en) | 2000-08-03 | 2011-06-28 | Hamamatsu Photonics K.K. | Light detection apparatus |
JP5197907B2 (ja) * | 2000-08-03 | 2013-05-15 | 浜松ホトニクス株式会社 | 光検出装置 |
US7286172B2 (en) | 2000-08-03 | 2007-10-23 | Hamamatsu Photonics K.K. | Optical sensor |
JP2002124877A (ja) * | 2000-10-12 | 2002-04-26 | Hamamatsu Photonics Kk | A/d変換装置および固体撮像装置 |
JP2002340670A (ja) * | 2001-05-14 | 2002-11-27 | Hamamatsu Photonics Kk | 光検出装置 |
JP4628586B2 (ja) * | 2001-05-14 | 2011-02-09 | 浜松ホトニクス株式会社 | 光検出装置 |
WO2003006937A1 (fr) | 2001-07-13 | 2003-01-23 | Hamamatsu Photonics K.K. | Photodetecteur |
JP2003028713A (ja) * | 2001-07-13 | 2003-01-29 | Hamamatsu Photonics Kk | 光検出装置 |
US7034275B2 (en) | 2001-07-13 | 2006-04-25 | Hamamatsu Photonics K.K. | Photodetector for detecting a quantity of light using a counting circuit and an integrating circuit |
WO2004056093A1 (ja) * | 2002-12-16 | 2004-07-01 | Hamamatsu Photonics K.K. | 光検出装置 |
US7612815B2 (en) | 2002-12-16 | 2009-11-03 | Hamamatsu Photonics K.K. | Optical sensor |
WO2004056094A1 (ja) * | 2002-12-16 | 2004-07-01 | Hamamatsu Photonics K.K. | 光検出装置 |
US7612814B2 (en) | 2002-12-16 | 2009-11-03 | Hamamatsu Photonics K.K. | Optical sensor |
CN100380934C (zh) * | 2003-01-30 | 2008-04-09 | 松下电器产业株式会社 | 固体摄像装置 |
JP2008187744A (ja) * | 2003-10-15 | 2008-08-14 | Sony Corp | 固体撮像装置、画素信号処理方法、アナログ信号転送装置、アナログ信号転送方法 |
US8004590B2 (en) | 2003-10-15 | 2011-08-23 | Sony Corporation | Solid-state imaging device, pixel-signal processing method, analog-signal transferring device, and analog-signal transferring method |
JP2008199668A (ja) * | 2003-10-15 | 2008-08-28 | Sony Corp | 固体撮像装置、画素信号処理方法 |
JP2008187743A (ja) * | 2003-10-15 | 2008-08-14 | Sony Corp | 固体撮像装置、画素信号処理方法 |
US7719586B2 (en) | 2003-10-15 | 2010-05-18 | Sony Corporation | Solid-state imaging device, pixel-signal processing method, analog-signal transferring device, and analog-signal transferring method |
US7742092B2 (en) | 2003-10-15 | 2010-06-22 | Sony Corporation | Solid-state imaging device, pixel-signal processing method, analog-signal transferring device, and analog-signal transferring method |
US7508433B2 (en) | 2003-10-15 | 2009-03-24 | Sony Corporation | Solid-state imaging device, pixel-signal processing method, analog-signal transferring device, and analog-signal transferring method |
EP2037675A1 (en) | 2004-05-10 | 2009-03-18 | Hamamatsu Photonics K. K. | Sensor apparatus |
US7956917B2 (en) | 2004-05-10 | 2011-06-07 | Hamamatsu Photonics K.K. | Sensor apparatus |
US8379128B2 (en) | 2004-05-10 | 2013-02-19 | Hamamatsu Photonics K.K. | Sensor apparatus |
WO2005109864A1 (ja) | 2004-05-10 | 2005-11-17 | Hamamatsu Photonics K.K. | センサ装置 |
US7995113B2 (en) | 2004-10-20 | 2011-08-09 | Simon Fraser University | High gain digital imaging system |
JP2008517541A (ja) * | 2004-10-20 | 2008-05-22 | サイモン フレーザー ユニバーシティー | 高利得デジタル画像システム |
US8199236B2 (en) | 2007-09-11 | 2012-06-12 | Simon Fraser University/Industry Liason Office | Device and pixel architecture for high resolution digital |
Also Published As
Publication number | Publication date |
---|---|
JP3308146B2 (ja) | 2002-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1154483B1 (en) | Solid-state imaging device | |
US5880691A (en) | Capacitively coupled successive approximation ultra low power analog-to-digital converter | |
USRE41865E1 (en) | CMOS image sensor having a chopper-type comparator to perform analog correlated double sampling | |
US5877715A (en) | Correlated double sampling with up/down counter | |
US6757018B1 (en) | CMOS image sensor with pixel level gain control | |
US5929800A (en) | Charge integration successive approximation analog-to-digital converter for focal plane applications using a single amplifier | |
US10998914B2 (en) | Multi-stage conversion analog-to-digital converter | |
US7825975B2 (en) | Imaging array with improved dynamic range | |
JP3308146B2 (ja) | 固体撮像装置 | |
US9253396B2 (en) | Variable gain column amplifier adapted for use in imaging arrays | |
US6201573B1 (en) | Solid state imaging apparatus for imaging a two dimensional optical image having a number of integration circuits | |
JP3798462B2 (ja) | 固体撮像装置 | |
JP2001346106A (ja) | 撮像装置 | |
EP3496275B1 (en) | Multi-stage conversion analog-to-digital converter | |
JP4928069B2 (ja) | 撮像装置及び撮像システム | |
JP4489914B2 (ja) | A/d変換装置および固体撮像装置 | |
JP4928068B2 (ja) | 撮像装置及び撮像システム | |
Kang et al. | Multiple integration method for a high signal-to-noise ratio readout integrated circuit | |
Sartori et al. | MInOSS project | |
Kang et al. | Multiple integration method for high signal-to-noise ratio readout integrated circuit [IR focal plane array applications] | |
JP2008154292A (ja) | 撮像装置及び撮像システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080517 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130517 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130517 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140517 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |