JP2002340670A - 光検出装置 - Google Patents

Abstract

(57)【要約】 【課題】 受光した光像における動体を抽出する光検出
装置であって１画素当たりに占める回路部占有面積が小
さいものを提供する。 【解決手段】 Ｎ個のユニット１００₁〜１００_Nおよび
デジタル演算回路４０を備える。各ユニット１００
_nは、互いに同様の構成であって、Ｍ個の光検出セル１
０_1,n〜１０_M,n、積分回路２０_n、Ａ／Ｄ変換回路３
０_n、スイッチ素子ＳＷ_{n0 1}、スイッチ素子ＳＷ_n02およ
びスイッチ素子ＳＷ_n03を備える。Ｍ×Ｎ個の光検出セ
ル１０_1,1〜１０_M,NはＭ行Ｎ列に２次元配列されてお
り、光検出セル１０_{m, n}は第ｍ行第ｎ列に位置してい
る。積分回路２０_nの積分容量部の容量値は、光検出セ
ル１０_m,nのセル容量部の容量値と等しい。デジタル演
算回路４０は、Ａ／Ｄ変換回路３０_nから出力されたデ
ジタル信号に基づいて重心位置を求めるデジタル演算を
行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、受光した光像にお
ける動体を抽出する光検出装置に関するものである。

【０００２】

【従来の技術】ＣＭＯＳ技術を用いた光検出装置は、低
コストであって、Ａ／Ｄ変換回路や周辺デジタル回路を
も含めて１チップ化が可能である。このことから、単な
る光検出または撮像だけでなく種々の処理機能（例えば
輪郭抽出や動体抽出など）を含んで１チップ化された光
検出装置が開発されてきている。

【０００３】動体抽出機能を有する光検出装置は、例え
ば文献「石渡、他、”３次元ジェスチャ認識用ＣＭＯＳ
イメージセンサ”、映像情報メディア学会技術報告、Vo
l.23，No.30，pp.13-16 （1999)」に記載されている。
この文献に記載されている光検出装置は、１画素あたり
２つの容量素子および多数のスイッチ素子を設け、或る
フレームの撮像の際には画素データを第１の容量素子に
記憶し、次のフレームの撮像の際には画素データを第２
の容量素子に記憶して、その後、第１および第２の容量
素子それぞれに記憶されている画素データの差分を求め
る。このようにして、この光検出装置は、チップ上で画
像処理を行って動体抽出を行うものである。この光検出
装置によれば、従来では別に設けた画像メモリに画像デ
ータを蓄積した後に画像処理をせざるを得なかったとこ
ろ、画像メモリを別に設ける必要がない。

【０００４】

【発明が解決しようとする課題】しかしながら、上記文
献に記載された動体抽出機能を有する光検出装置は、１
画素あたり２つの容量素子および多数のスイッチ素子を
設け、更に、第１および第２の容量素子それぞれに記憶
されている画素データの差分を求める為の差分回路を設
ける必要がある。したがって、この光検出装置は、１画
素当たりに占める回路部占有面積が大きく、このことか
ら、センサの光応答特性を支配する開口率を高めること
ができないという致命的な欠点があり、このため、高画
質の画像を得ることができない。

【０００５】本発明は、上記問題点を解消する為になさ
れたものであり、受光した光像における動体を抽出する
光検出装置であって、１画素当たりに占める回路部占有
面積が小さく、開口率が高く光応答特性が優れたものを
提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明に係る第１の光検
出装置は、(1) 入射光強度に応じた電荷を発生する光検
出素子と、容量値Ｃ_dを有し前記光検出素子で発生した
電荷を蓄積するセル容量部と、を各々有し２次元配列さ
れた複数の光検出セルと、(2) アンプと容量値Ｃ_f2の積
分容量部（ただし、Ｃ_f2＝Ｃ_d）とが入力端子と出力端
子との間に並列的に設けられ、前記入力端子に入力した
電荷を前記積分容量部に蓄積して、その蓄積された電荷
の量に応じた値の積分信号を前記出力端子より出力する
積分回路と、(3) 前記光検出セルと前記積分回路の前記
入力端子との間に設けられた第１のスイッチ素子と、
(4) 前記積分回路の前記出力端子と前記光検出セルとの
間に設けられた第２のスイッチ素子と、(5) 積分回路の
出力端子から出力された積分信号を入力し、この積分信
号をＡ／Ｄ変換して、この積分信号に応じたデジタル信
号を出力するＡ／Ｄ変換回路と、(6) Ａ／Ｄ変換回路か
ら出力されたデジタル信号を入力し、このデジタル信号
に基づいて重心位置を求めるデジタル演算を行って、そ
の演算結果を出力するデジタル演算回路と、を備えるこ
とを特徴とする。

【０００７】この第１の光検出装置によれば、或る一定
期間に、光検出セルの光検出素子が入射光強度に応じて
発生した電荷はセル容量部に蓄積されていく。この一定
期間が経過した時点で第１のスイッチ素子が閉じると、
それまでセル容量部に蓄積されていた電荷は、積分回路
の積分容量部に移動する。その結果、光検出素子の一方
の端子の電位は、ΔＶだけ変化してリセットレベルとな
り、積分回路から出力される積分信号は、積分容量部に
蓄積された電荷に応じたレベルとなる。第１のスイッチ
素子が開いた後に第２のスイッチ素子が閉じると、積分
回路から出力される積分信号の値に応じた電圧がセル容
量部に設定される。積分容量部の容量値はセル容量部の
容量値と等しいので、この結果、光検出素子の一方の端
子の電位は、リセットレベルからΔＶだけ変化する。

【０００８】その後の一定期間に、光検出素子が入射光
強度に応じて発生した電荷はセル容量部に蓄積されてい
く。この一定期間が経過した時点でセル容量部に蓄積さ
れている電荷は、以前に第２のスイッチ素子が閉じたと
きに積分信号の値に応じて設定された電圧に比例した電
荷と、この一定期間に入射光によって光検出素子が発生
した電荷とが、重畳されたものである。ただし、重畳さ
れる電荷の符号は互いに異なる。したがって、この一定
期間が経過した時点で第１のスイッチ素子が閉じると、
積分回路から出力される積分信号は、光検出素子へ入射
する光強度の増減に応じたものである。

【０００９】以上のような第１のスイッチ素子および第
２のスイッチ素子の開閉動作は、複数の光検出セルそれ
ぞれについて行われる。したがって、積分回路から出力
される積分信号は、複数の光検出セルそれぞれに含まれ
る光検出素子が受光した光の光量の増減に応じた時系列
信号となる。この積分信号はＡ／Ｄ変換回路によりＡ／
Ｄ変換され、この積分信号に応じたデジタル信号がＡ／
Ｄ変換回路より出力される。そして、デジタル演算回路
により、このデジタル信号に基づいて重心位置を求める
デジタル演算が行われて、その演算結果が出力される。

【００１０】本発明に係る第２の光検出装置は、(1) 入
射光強度に応じた電荷を発生する光検出素子と、容量値
Ｃ_dを有し前記光検出素子で発生した電荷を蓄積するセ
ル容量部と、を各々有し２次元配列された複数の光検出
セルと、(2) アンプと積分容量部とが入力端子と出力端
子との間に並列的に設けられ、前記積分容量部の容量値
を容量値Ｃ_dおよびこれより小さい値の何れかに切り替
える容量値切替手段を有し、前記入力端子に入力した電
荷を前記積分容量部に蓄積して、その蓄積された電荷の
量に応じた値の積分信号を前記出力端子より出力する積
分回路と、(3)前記光検出セルと前記積分回路の前記入
力端子との間に設けられた第１のスイッチ素子と、(4)
前記積分回路の前記出力端子と前記光検出セルとの間に
設けられた第２のスイッチ素子と、(5) 積分回路の出力
端子から出力された積分信号を入力し、この積分信号を
Ａ／Ｄ変換して、この積分信号に応じたデジタル信号を
出力するＡ／Ｄ変換回路と、(6) Ａ／Ｄ変換回路から出
力されたデジタル信号を入力し、このデジタル信号に基
づいて重心位置を求めるデジタル演算を行って、その演
算結果を出力するデジタル演算回路と、を備えることを
特徴とする。

【００１１】この第２の光検出装置によれば、或る一定
期間に、光検出セルの光検出素子が入射光強度に応じて
発生した電荷はセル容量部に蓄積されていく。この一定
期間が経過した時点で第１のスイッチ素子が閉じると、
それまでセル容量部に蓄積されていた電荷は、積分回路
の積分容量部に移動する。その結果、光検出素子の一方
の端子の電位は、ΔＶだけ変化してリセットレベルとな
り、積分回路から出力される積分信号は、積分容量部に
蓄積された電荷に応じたレベルとなる。第１のスイッチ
素子が開いた後に第２のスイッチ素子が閉じると、積分
回路から出力される積分信号の値に応じた電圧がセル容
量部に設定される。このとき、容量値切替手段により、
積分容量部の容量値はセル容量部の容量値と等しくされ
ており、この結果、光検出素子の一方の端子の電位は、
リセットレベルからΔＶだけ変化する。

【００１２】その後の一定期間に、光検出素子が入射光
強度に応じて発生した電荷はセル容量部に蓄積されてい
く。この一定期間が経過した時点でセル容量部に蓄積さ
れている電荷は、以前に第２のスイッチ素子が閉じたと
きに積分信号の値に応じて設定された電圧に比例した電
荷と、この一定期間に入射光によって光検出素子が発生
した電荷とが、重畳されたものである。ただし、重畳さ
れる電荷の符号は互いに異なる。このとき、容量値切替
手段により、積分容量部の容量値はセル容量部の容量値
より小さい値とされている。したがって、この一定期間
が経過した時点で第１のスイッチ素子が閉じると、積分
回路から出力される積分信号は、光検出素子へ入射する
光強度の増減に応じたものであり、しかも、光強度変化
を高感度に検出するものである。

【００１３】以上のような第１のスイッチ素子および第
２のスイッチ素子の開閉動作は、複数の光検出セルそれ
ぞれについて行われる。したがって、積分回路から出力
される積分信号は、複数の光検出セルそれぞれに含まれ
る光検出素子が受光した光の光量の増減に応じた時系列
信号となる。この積分信号はＡ／Ｄ変換回路によりＡ／
Ｄ変換され、この積分信号に応じたデジタル信号がＡ／
Ｄ変換回路より出力される。そして、デジタル演算回路
により、このデジタル信号に基づいて重心位置を求める
デジタル演算が行われて、その演算結果が出力される。

【００１４】また、本発明に係る第１または第２の光検
出装置は、複数の光検出セルがＭ行Ｎ列（Ｍ≧２，Ｎ≧
２）に２次元配列され、積分回路、第１のスイッチ素
子、第２のスイッチ素子およびＡ／Ｄ変換回路それぞれ
が複数の光検出セルの列毎に設けられている、ことを特
徴とする。積分回路、第１のスイッチ素子、第２のスイ
ッチ素子およびＡ／Ｄ変換回路それぞれは、光検出セル
毎に設けられていてもよいが、光検出セルの列毎に設け
られていることにより、光検出装置の回路規模は更に小
さくなる。

【００１５】

【発明の実施の形態】以下、添付図面を参照して本発明
の実施の形態を詳細に説明する。なお、図面の説明にお
いて同一の要素には同一の符号を付し、重複する説明を
省略する。以下で、ＭおよびＮそれぞれは２以上の整数
であり、ｍは１以上Ｍ以下の任意の整数であり、ｎは１
以上Ｎ以下の任意の整数である。

【００１６】（第１の実施形態）先ず、第１の実施形態
に係る光検出装置１の構成について図１〜図４を用いて
説明する。図１は、第１の実施形態に係る光検出装置１
の概略構成図である。この光検出装置１は、Ｎ個のユニ
ット１００₁〜１００_Nおよびデジタル演算回路４０を備
える。各ユニット１００_nは、互いに同様の構成であっ
て、Ｍ個の光検出セル１０_1,n〜１０_M,n、積分回路２０
_n、Ａ／Ｄ変換回路３０_n、スイッチ素子ＳＷ_n01、スイ
ッチ素子ＳＷ_n02およびスイッチ素子ＳＷ_n03を備える。
Ｍ×Ｎ個の光検出セル１０_1,1〜１０_M,NはＭ行Ｎ列に２
次元配列されており、光検出セル１０_m,nは第ｍ行第ｎ
列に位置している。

【００１７】各ユニット１００_nにおいて、Ｍ個の光検
出セル１０_1,n〜１０_M,nそれぞれは、スイッチ素子ＳＷ
_n01を介して積分回路２０_nの入力端子と接続され、スイ
ッチ素子ＳＷ_n02を介して積分回路２０_nの出力端子と接
続されている。積分回路２０ _nの出力端子は、Ａ／Ｄ変
換回路３０_nの入力端子と接続されている。Ａ／Ｄ変換
回路３０_nの出力端子は、スイッチ素子ＳＷ_n03を介して
デジタル演算回路４０の入力端子と接続されている。ユ
ニット１００₁〜１００_Nそれぞれのスイッチ素子ＳＷ
_n03が順次に閉じて、ユニット１００₁〜１００_Nそれぞ
れのＡ／Ｄ変換回路３０_nの出力端子はデジタル演算回
路４０の入力端子と接続される。デジタル演算回路４０
は、各ユニット１００_nのＡ／Ｄ変換回路３０_nからスイ
ッチ素子ＳＷ _n03を介して順次に出力されたデジタル信
号を入力し、このデジタル信号に基づいて重心位置を求
めるデジタル演算を行って、その演算結果を出力する。

【００１８】図２は、第１の実施形態に係る光検出装置
１の各光検出セル１０_m,nの回路図である。各光検出セ
ル１０_m,nは、フォトダイオード（光検出素子）ＰＤ、
セル容量部Ｃ_dおよびスイッチ素子ＳＷ₀を有する。フォ
トダイオードＰＤのアノード端子は接地されている。フ
ォトダイオードＰＤのカソード端子は、セル容量部Ｃ _d
を介して接地され、また、スイッチ素子ＳＷ₀を介し
て、スイッチ素子ＳＷ_n01およびスイッチ素子ＳＷ_n02と
接続されている。各ユニット１００_nにおいて、Ｍ個の
光検出セル１０_1,n〜１０_M,nそれぞれのスイッチ素子Ｓ
Ｗ₀が順次に閉じて、光検出セル１０_1,n〜１０_M,nそれ
ぞれのフォトダイオードＰＤのカソード端子は、順次に
スイッチ素子ＳＷ_n01およびスイッチ素子ＳＷ_n02と接続
される。光検出セル１０_1,1〜１０_M,Nそれぞれのセル容
量部Ｃ_dの容量値は互いに等しい。なお、セル容量部Ｃ_d
は、フォトダイオードＰＤの接合容量であってもよい
し、これとは別に設けたものであってもよい。

【００１９】図３は、第１の実施形態に係る光検出装置
１の各積分回路２０_nの回路図である。各積分回路２０_n
は、入力端子と出力端子との間に互いに並列にアンプＡ
₂、積分容量部Ｃ_f2およびスイッチ素子ＳＷ₂₁が接続さ
れている。アンプＡ₂は、その反転入力端子がスイッチ
素子ＳＷ_n01と接続され、非反転入力端子が基準電圧値
Ｖ_inp1とされ、出力端子がスイッチ素子ＳＷ_n02と接続
されている。積分容量部Ｃ_f2およびスイッチ素子ＳＷ₂₁
は、アンプＡ₂の反転入力端子と出力端子との間に設け
られている。積分容量部Ｃ_f2の容量値は、各光検出セル
１０_m,nのセル容量部Ｃ_dの容量値と等しい。積分回路２
０_nは、スイッチ素子ＳＷ₂₁が閉じているときには、積
分容量部Ｃ_f2を放電して初期化する。一方、積分回路２
０_nは、スイッチ素子ＳＷ₂₁が開いているときには、入
力端子に入力した電荷を積分容量部Ｃ_f2に蓄積して、そ
の蓄積された電荷の量に応じた値の電圧信号（これを積
分信号と呼ぶ。）を出力端子から出力する。

【００２０】図４は、第１の実施形態に係る光検出装置
１の各Ａ／Ｄ変換回路３０_nの回路図である。各Ａ／Ｄ
変換回路３０_nは、積分回路２０_nの出力端子から出力さ
れた積分信号（アナログ信号）を入力してＡ／Ｄ変換
し、この積分信号の値に応じた値のデジタル信号を、ス
イッチ素子ＳＷ_n03を介してデジタル演算回路４０へ出
力する。この図に示されたＡ／Ｄ変換回路３０_nは、結
合容量素子Ｃ₃₀₁、帰還容量素子Ｃ₃₀₂、スイッチ素子Ｓ
Ｗ₃₀₂、アンプ３０１、比較部３０２、容量制御部３０
３、可変容量部３１０，３２０および３３０を含む。

【００２１】アンプ３０１は、積分回路２０_nから出力
された積分信号（アナログ値）を、結合容量素子Ｃ₃₀₁
を介して反転入力端子に入力し、基準電圧値Ｖ_comを非
反転入力端子に入力する。帰還容量素子Ｃ₃₀₂は、アン
プ３０１の反転入力端子と出力端子との間に設けられ、
入力した電圧値に応じて電荷を蓄える。スイッチ素子Ｓ
Ｗ₃₀₂は、アンプ３０１の反転入力端子と出力端子との
間に設けられ、開いているときには帰還容量素子Ｃ₃₀₂
に電荷の蓄積を行わせ、閉じているときには帰還容量素
子Ｃ₃₀₂における電荷蓄積をリセットする。そして、ア
ンプ３０１は、帰還容量素子Ｃ₃₀₂に蓄積された電荷量
に応じた電圧値を、出力端子より比較部３０２へ出力す
る。比較回路３０２は、アンプ３０１から出力された電
圧値を反転入力端子に入力し、基準電圧値Ｖ_comを非反
転入力端子に入力し、これら２つの入力信号の値を大小
比較して、この比較結果を示す信号を容量制御部３０３
へ出力する。

【００２２】可変容量部３１０は、４つの容量素子Ｃ
₃₁₁〜Ｃ₃₁₄および４つのスイッチ素子ＳＷ₃₁₁〜ＳＷ₃₁₄
を含む。容量素子Ｃ₃₁₁は、一端がアンプ３０１の反転
入力端子と接続され、他端がスイッチ素子ＳＷ₃₁₁を介
して参照電圧値Ｖ_ref1および基準電圧値Ｖ_comの何れか
と接続される。容量素子Ｃ₃₁₂は、一端がアンプ３０１
の反転入力端子と接続され、他端がスイッチ素子ＳＷ
₃₁₂を介して参照電圧値Ｖ_{ref 1}および基準電圧値Ｖ_comの
何れかと接続される。容量素子Ｃ₃₁₃は、一端がアンプ
３０１の反転入力端子と接続され、他端がスイッチ素子
ＳＷ₃₁₃を介して参照電圧値Ｖ_ref1および基準電圧値Ｖ
_comの何れかと接続される。また、容量素子Ｃ_{3 14}は、一
端がアンプ３０１の反転入力端子と接続され、他端がス
イッチ素子ＳＷ ₃₁₄を介して参照電圧値Ｖ_ref1および基
準電圧値Ｖ_comの何れかと接続される。

【００２３】可変容量部３２０は、４つの容量素子Ｃ
₃₂₁〜Ｃ₃₂₄および４つのスイッチ素子ＳＷ₃₂₁〜ＳＷ₃₂₄
を含む。容量素子Ｃ₃₂₁は、一端がアンプ３０１の反転
入力端子と接続され、他端がスイッチ素子ＳＷ₃₂₁を介
して参照電圧値Ｖ_ref2および基準電圧値Ｖ_comの何れか
と接続される。容量素子Ｃ₃₂₂は、一端がアンプ３０１
の反転入力端子と接続され、他端がスイッチ素子ＳＷ
₃₂₂を介して参照電圧値Ｖ_{ref 2}および基準電圧値Ｖ_comの
何れかと接続される。容量素子Ｃ₃₂₃は、一端がアンプ
３０１の反転入力端子と接続され、他端がスイッチ素子
ＳＷ₃₂₃を介して参照電圧値Ｖ_ref2および基準電圧値Ｖ
_comの何れかと接続される。また、容量素子Ｃ_{3 24}は、一
端がアンプ３０１の反転入力端子と接続され、他端がス
イッチ素子ＳＷ ₃₂₄を介して参照電圧値Ｖ_ref2および基
準電圧値Ｖ_comの何れかと接続される。

【００２４】可変容量部３３０は、４つの容量素子Ｃ
₃₃₁〜Ｃ₃₃₄および４つのスイッチ素子ＳＷ₃₃₁〜ＳＷ₃₃₄
を含む。容量素子Ｃ₃₃₁は、一端がアンプ３０１の反転
入力端子と接続され、他端がスイッチ素子ＳＷ₃₃₁を介
して参照電圧値Ｖ_ref3および基準電圧値Ｖ_comの何れか
と接続される。容量素子Ｃ₃₃₂は、一端がアンプ３０１
の反転入力端子と接続され、他端がスイッチ素子ＳＷ
₃₃₂を介して参照電圧値Ｖ_{ref 3}および基準電圧値Ｖ_comの
何れかと接続される。容量素子Ｃ₃₃₃は、一端がアンプ
３０１の反転入力端子と接続され、他端がスイッチ素子
ＳＷ₃₃₃を介して参照電圧値Ｖ_ref3および基準電圧値Ｖ
_comの何れかと接続される。また、容量素子Ｃ_{3 34}は、一
端がアンプ３０１の反転入力端子と接続され、他端がス
イッチ素子ＳＷ ₃₃₄を介して参照電圧値Ｖ_ref3および基
準電圧値Ｖ_comの何れかと接続される。

【００２５】可変容量部３１０，３２０および３３０そ
れぞれに含まれる各容量素子、結合容量素子Ｃ₃₀₁、帰
還容量素子Ｃ₃₀₂それぞれの容量値は、

【００２６】

【数１】 なる関係式を満たす。ここで、Ｃは或る一定容量値であ
る。また、可変容量部３１０に供給される参照電圧値Ｖ
_ref1、可変容量部３２０に供給される参照電圧値
Ｖ_ref2、可変容量部３３０に供給される参照電圧値Ｖ
_ref3、および、基準電圧値Ｖ_comそれぞれは、

【００２７】

【数２】 なる関係式を満たす。なお、基準電圧値Ｖ_comは一般に
は接地電位とされるので、以降ではＶ_com＝０とする。
このとき、上記(2)式は、

【００２８】

【数３】 なる式で表される。また、これら参照電圧値Ｖ_ref1，Ｖ
_ref2およびＶ_ref3それぞれは、図示しない参照電圧供給
回路より供給される。この参照電圧供給回路は、例え
ば、抵抗器が縦続接続された抵抗分割回路である。

【００２９】容量制御部３０３は、スイッチ素子ＳＷ
₃₁₁〜ＳＷ₃₁₄、ＳＷ₃₂₁〜ＳＷ₃₂₄およびＳＷ₃₃₁〜ＳＷ
₃₃₄それぞれにおける切替動作を制御する。また、容量
制御部３０３は、これらの１２個のスイッチ素子それぞ
れにおける切替状況を記憶しており、この切替状況およ
び比較部３０２から出力された信号に基づいて、１２ビ
ットのデジタル値（Ｄ₁₁〜Ｄ₀）を出力する。すなわ
ち、容量制御部３０３より出力されるデジタル値の最上
位ビットＤ₁₁はスイッチ素子ＳＷ₃₁₁の切替状況に応じ
たものであり、ビットＤ₁₀はスイッチ素子ＳＷ₃₁₂の切
替状況に応じたものであり、ビットＤ₉はスイッチ素子
ＳＷ₃₁₃の切替状況に応じたものであり、ビットＤ₈はス
イッチ素子ＳＷ₃₁₄の切替状況に応じたものである。ビ
ットＤ₇はスイッチ素子ＳＷ₃₂₁の切替状況に応じたもの
であり、ビットＤ₆はスイッチ素子ＳＷ_{32 2}の切替状況に
応じたものであり、ビットＤ₅はスイッチ素子ＳＷ₃₂₃の
切替状況に応じたものであり、ビットＤ₄はスイッチ素
子ＳＷ₃₂₄の切替状況に応じたものである。また、ビッ
トＤ₃はスイッチ素子ＳＷ₃₃₁の切替状況に応じたもので
あり、ビットＤ₂はスイッチ素子ＳＷ₃₃₂の切替状況に応
じたものであり、ビットＤ₁はスイッチ素子ＳＷ₃₃₃の切
替状況に応じたものであり、最下位ビットＤ₀はスイッ
チ素子ＳＷ₃₃₄の切替状況に応じたものである。

【００３０】次に、第１の実施形態に係る光検出装置１
の動作について図５〜図９を用いて説明する。なお、各
スイッチ素子の開閉を制御する制御信号、デジタル演算
回路４０の動作を制御する制御信号およびアドレス信号
は、図示しない制御回路から所定のタイミングで出力さ
れる。以下に説明する光検出装置１の動作は、この制御
回路による制御の下に行われる。

【００３１】図５は、第１の実施形態に係る光検出装置
１の各光検出セル１０_m,nのスイッチ素子ＳＷ₀の開閉タ
イミングを示すタイミングチャートである。この図に示
すように、各フレーム期間内に、各ユニット１００_nに
おいて、Ｍ個の光検出セル１０_1,n〜１０_M,nそれぞれの
スイッチ素子ＳＷ₀は順次に閉じる。各光検出セル１０
_m,nのフォトダイオードＰＤおよびセル容量部Ｃ_dは、自
己のスイッチ素子ＳＷ₀が閉じている期間には、スイッ
チ素子ＳＷ_n01を介して積分回路２０_nの入力端子と接続
され、スイッチ素子ＳＷ_n02を介して積分回路２０_nの出
力端子と接続される。また、各光検出セル１０_m,nは、
自己のスイッチ素子ＳＷ₀が開いている期間には、自己
のフォトダイオードＰＤが入射光により発生させた電荷
を、自己のセル容量部Ｃ_dに蓄積する。

【００３２】図６は、第１の実施形態に係る光検出装置
１の各ユニット１００_nの動作タイミングを示すタイミ
ングチャートである。同図（ａ）は、各スイッチ素子の
開閉タイミングを示す。同図（ｂ）は、第１フレームと
第２フレームとで光検出セル１０_m,nへ入射する光の強
度が等しい場合の各信号レベルを示す。また、同図
（ｃ）は、第１フレームより第２フレームで光検出セル
１０_m,nへ入射する光の強度が大きい場合の各信号レベ
ルを示す。

【００３３】第１フレームと第２フレームとで光検出セ
ル１０_m,nへ入射する光の強度が等しい場合における動
作を、図６（ａ）および（ｂ）を参照して説明する。

【００３４】時刻ｔ０に光検出セル１０_m,nのスイッチ
素子ＳＷ₀は開く。時刻ｔ０では、光検出セル１０_m,nの
セル容量部Ｃ_dに蓄積されている電荷は無く、光検出セ
ル１０ _m,nのフォトダイオードＰＤのカソード端子の電
位はリセットレベルである。時刻ｔ０以降、スイッチ素
子ＳＷ₀が閉じる時刻ｔ２まで、光検出セル１０_m,nで
は、自己のフォトダイオードＰＤが入射光により発生し
た電荷は、自己のセル容量部Ｃ_dに蓄積されていく。時
刻ｔ０と時刻ｔ２との間の時刻ｔ１に、積分回路２０_n
のスイッチ素子ＳＷ_n21が一旦閉じた後に開くことで、
積分回路２０_nは、積分容量部Ｃ_f2の電荷が放電されて
初期化され、出力される積分信号はリセットレベルとな
る。

【００３５】第１フレームにおける時刻ｔ２から時刻ｔ
４までの期間、光検出セル１０_m,nのスイッチ素子ＳＷ₀
は閉じる。この期間中に、先ず時刻ｔ２にスイッチ素子
ＳＷ_n01が一旦閉じた後に開き、続いて時刻ｔ３にスイ
ッチ素子ＳＷ_n02が一旦閉じた後に開く。スイッチ素子
ＳＷ_n01が閉じている期間には、それまで光検出セル１
０_m,nのセル容量部Ｃ_dに蓄積されていた電荷は、積分回
路２０_nの積分容量部Ｃ_f2に移動する。その結果、光検
出セル１０_m,nのフォトダイオードＰＤのカソード端子
の電位は、ΔＶだけ変化してリセットレベルとなり、ま
た、積分回路２０_nから出力される積分信号は、積分容
量部Ｃ_f2に蓄積された電荷に応じたレベルとなる。その
後のスイッチ素子ＳＷ_n02が閉じている期間には、光検
出セル１０_m,nのセル容量部Ｃ_dに、積分回路２０_nから
出力される積分信号の値に応じた電荷が蓄積される。積
分容量部Ｃ_f2の容量値は光検出セル１０_m,nのセル容量
部Ｃ_dの容量値と等しいので、この結果、光検出セル１
０_m,nのフォトダイオードＰＤのカソード端子の電位
は、リセットレベルからΔＶだけ変化する。

【００３６】時刻ｔ４に光検出セル１０_m,nのスイッチ
素子ＳＷ₀は開く。時刻ｔ４では、光検出セル１０_m,nの
フォトダイオードＰＤのカソード端子の電位はΔＶであ
る。時刻ｔ４以降、スイッチ素子ＳＷ₀が閉じる時刻ｔ
６まで、光検出セル１０_m,nでは、自己のフォトダイオ
ードＰＤが入射光により発生した電荷は、自己のセル容
量部Ｃ_dに蓄積されていく。時刻ｔ４と時刻ｔ６との間
の時刻ｔ５に、積分回路２０_nのスイッチ素子ＳＷ₂₁が
一旦閉じた後に開くことで、積分回路２０_nは、積分容
量部Ｃ_f2の電荷が放電されて初期化され、出力される積
分信号はリセットレベルとなる。

【００３７】時刻ｔ０〜ｔ２までの時間と時刻ｔ４〜ｔ
６までの時間とが等しく、第１フレームと第２フレーム
とで光検出セル１０_m,nへ入射する光の強度が等しけれ
ば、時刻ｔ６において光検出セル１０_m,nのセル容量部
Ｃ_dに蓄積されている電荷は、時刻ｔ３に積分回路２０_n
から出力される積分信号の値に応じて蓄積された電荷
と、時刻ｔ４から時刻ｔ６までの期間にフォトダイオー
ドＰＤが入射光により発生した電荷とが相殺されてい
る。したがって、時刻ｔ６では、光検出セル１０_{m, n}の
フォトダイオードＰＤのカソード端子の電位はリセット
レベルとなる。

【００３８】第２フレームにおける時刻ｔ６から時刻ｔ
８までの期間、光検出セル１０_m,nのスイッチ素子ＳＷ₀
は閉じる。この期間中の時刻ｔ６にスイッチ素子ＳＷ
_n01が一旦閉じた後に開く。スイッチ素子ＳＷ_n01が閉じ
る時刻ｔ６においては、光検出セル１０_m,nのセル容量
部Ｃ_dに蓄積されていた電荷は無く、光検出セル１０_{m, n}
のフォトダイオードＰＤのカソード端子の電位はリセッ
トレベルであるので、積分回路２０_nから出力される積
分信号はリセットレベルのままである。すなわち、第１
フレームと第２フレームとで光検出セル１０_m,nへ入射
する光の強度が等しければ、第２フレームの時刻ｔ６以
降において、積分回路２０_nから出力される積分信号は
リセットレベルとなる。

【００３９】次に、第１フレームより第２フレームで光
検出セル１０_m,nへ入射する光の強度が大きい場合にお
ける動作を、図６（ａ）および（ｃ）を参照して説明す
る。

【００４０】各スイッチ素子の開閉動作は、既に説明し
たものと同様である。時刻ｔ０〜ｔ２までの時間と時刻
ｔ４〜ｔ６までの時間とが等しく、第１フレームより第
２フレームで光検出セル１０_m,nへ入射する光の強度が
大きければ、時刻ｔ６において光検出セル１０_m,nのセ
ル容量部Ｃ_dに蓄積されている電荷は、時刻ｔ３に積分
回路２０_nから出力される積分信号の値に応じて蓄積さ
れた電荷と、時刻ｔ４から時刻ｔ６までの期間にフォト
ダイオードＰＤが入射光により発生した電荷とが相殺さ
れることはない。したがって、時刻ｔ６では、光検出セ
ル１０_m,nのフォトダイオードＰＤのカソード端子の電
位はリセットレベルより小さいレベルとなる 第２フレームにおける時刻ｔ６から時刻ｔ８までの期
間、光検出セル１０_m,nのスイッチ素子ＳＷ₀は閉じる。
この期間中の時刻ｔ６にスイッチ素子ＳＷ_n01が一旦閉
じた後に開く。スイッチ素子ＳＷ_n01が閉じる時刻ｔ６
においては、光検出セル１０_m,nのフォトダイオードＰ
Ｄのカソード端子の電位はリセットレベルより小さいの
で、積分回路２０_nから出力される積分信号はリセット
レベルより大きくなる。すなわち、第１フレームと第２
フレームとで光検出セル１０_m,nへ入射する光の強度が
異なれば、第２フレームの時刻ｔ６以降において、積分
回路２０_nから出力される積分信号は、リセットレベル
とは異なるレベルとなる。そして、時刻ｔ６以降の積分
信号が読み出された後、時刻ｔ７に積分回路２０_nのス
イッチ素子ＳＷ₂₁は一旦閉じた後に開き、積分回路２０
_nはリセットされる。

【００４１】積分回路２０_nから時刻ｔ６以降に出力さ
れる積分信号は、光検出セル１０_m,nのフォトダイオー
ドＰＤが或るフレームおよび次のフレームそれぞれで入
射光強度の差に応じたものである。すなわち、この積分
信号は、入力した光像における画素毎の入射光強度の増
減を表し、動体を抽出した結果を表す。

【００４２】この積分回路２０_nから出力された積分信
号は、Ａ／Ｄ変換回路３０_nによりＡ／Ｄ変換されて、
１２ビットのデジタル信号が出力される。各ユニット１
００_nのＡ／Ｄ変換回路３０_nは以下のように動作する。

【００４３】Ａ／Ｄ変換処理の第１段階においては、ス
イッチ素子ＳＷ₃₀₂は閉じていて、帰還容量素子Ｃ₃₀₂は
放電されている。また、スイッチ素子ＳＷ₃₁₁〜Ｓ
Ｗ₃₁₄、ＳＷ₃₂₁〜ＳＷ₃₂₄およびＳＷ₃₃₁〜ＳＷ₃₃₄それ
ぞれは、基準電圧値Ｖ_comの方に切り替えられている。
そして、スイッチ素子ＳＷ₃₀₂が開いて、積分回路２０
から出力された電圧値Ｖ_inに応じた電荷量Ｑが帰還容量
素子Ｃ₃₀₂に蓄積される。ここで、電荷量Ｑは、

【００４４】

【数４】 なる式で表される。その後、実際のＡ／Ｄ変換処理が開
始される。

【００４５】Ａ／Ｄ変換処理の第２段階では、可変容量
部３１０に含まれる４つのスイッチ素子ＳＷ₃₁₁〜ＳＷ
₃₁₄それぞれの切替動作が行われる。先ず、４つの容量
素子Ｃ ₃₁₁〜Ｃ₃₁₄のうち最も容量値が大きい容量素子Ｃ
₃₁₁に対応するスイッチ素子ＳＷ₃₁₁が参照電圧値Ｖ_ref1
の方に切り替わる。これにより、帰還容量素子Ｃ₃₀₂に
蓄積されていた電荷Ｑ（上記(4)式）のうち、

【００４６】

【数５】 なる式で表される電荷量Ｑ₃₁₁が容量素子Ｃ₃₁₁に移動
し、

【００４７】

【数６】 なる式で表される電荷量Ｑ₃₀₂が帰還容量素子Ｃ₃₀₂に残
る。

【００４８】そして、アンプ３０１より電圧値（Ｖ_in−
Ｖ_ref1／２）が出力される。比較部３０２により、アン
プ３０１より反転入力端子に入力する電圧値（Ｖ_in−Ｖ
_ref1／２）と、非反転入力端子に入力する基準電圧値Ｖ
_com（＝０）とが、大小比較されて、電圧値（Ｖ_in−Ｖ
_ref1／２）の符号が判定される。この結果は、容量制御
部３０３に入力され、出力すべき最上位ビットＤ₁₁の値
として記憶される。すなわち、電圧値（Ｖ_in−Ｖ_ref1／
２）が正であればＤ₁₁＝１とされ、そうでなければＤ₁₁
＝０とされる。

【００４９】もし、電圧値（Ｖ_in−Ｖ_ref1／２）が正で
あれば、次に容量値が大きい容量素子Ｃ₃₁₂に対応する
スイッチ素子ＳＷ₃₁₂が参照電圧値Ｖ_ref1の方に切り替
わる。これにより、これまで帰還容量素子Ｃ₃₀₂に蓄積
されていた電荷Ｑ₃₀₂（上記(6)式）のうち、

【００５０】

【数７】 なる式で表される電荷量Ｑ₃₁₂が容量素子Ｃ₃₁₂に移動
し、

【００５１】

【数８】 なる式で表される電荷量Ｑ₃₀₂が帰還容量素子Ｃ₃₀₂に残
る。

【００５２】そして、アンプ３０１より電圧値（Ｖ_in−
３Ｖ_ref1／４）が出力される。比較部３０２により、ア
ンプ３０１より反転入力端子に入力する電圧値（Ｖ_in−
３Ｖ _ref1／４）と、非反転入力端子に入力する基準電圧
値Ｖ_com（＝０）とが、大小比較されて、電圧値（Ｖ_in
−３Ｖ_ref1／４）の符号が判定される。この結果は、容
量制御部３０３に入力され、出力すべきビットＤ₁₀の値
として記憶される。すなわち、電圧値（Ｖ_in−３Ｖ_ref1
／４）が正であればＤ₁₀＝１とされ、そうでなければＤ
₁₀＝０とされる。

【００５３】さらに、電圧値（Ｖ_in−３Ｖ_ref1／４）が
正であれば、その次に容量値が大きい容量素子Ｃ₃₁₃に
対応するスイッチ素子ＳＷ₃₁₃が参照電圧値Ｖ_ref1の方
に切り替わる。これにより、これまで帰還容量素子Ｃ
₃₀₂に蓄積されていた電荷Ｑ₃₀₂（上記(8)式）のうち、

【００５４】

【数９】 なる式で表される電荷量Ｑ₃₁₃が容量素子Ｃ₃₁₃に移動
し、

【００５５】

【数１０】 なる式で表される電荷量Ｑ₃₀₂が帰還容量素子Ｃ₃₀₂に残
る。

【００５６】そして、アンプ３０１より電圧値（Ｖ_in−
７Ｖ_ref1／８）が出力される。比較部３０２により、ア
ンプ３０１より反転入力端子に入力する電圧値（Ｖ_in−
７Ｖ _ref1／８）と、非反転入力端子に入力する基準電圧
値Ｖ_com（＝０）とが、大小比較されて、電圧値（Ｖ_in
−７Ｖ_ref1／８）の符号が判定される。この結果は、容
量制御部３０３に入力され、出力すべきビットＤ₉の値
として記憶される。すなわち、電圧値（Ｖ_in−７Ｖ_ref1
／８）が正であればＤ₉＝１とされ、そうでなければＤ₉
＝０とされる。

【００５７】逆に、最上位ビットＤ₁₁の値の決定の際に
電圧値（Ｖ_in−Ｖ_ref1／２）が負であれば、スイッチ素
子ＳＷ₃₁₁が基準電圧値Ｖ_comの方に戻って、電荷量Ｑ
（上記(4)式）の全てが帰還容量素子Ｃ₃₀₂に戻る。その
後、次に容量値が大きい容量素子Ｃ₃₁₂に対応するスイ
ッチ素子ＳＷ₃₁₂が参照電圧値Ｖ_ref1の方に切り替わ
る。これにより、帰還容量素子Ｃ₃₀₂に蓄積されていた
電荷Ｑ（上記(4)式）のうち、

【００５８】

【数１１】 なる式で表される電荷量Ｑ₃₁₂が容量素子Ｃ₃₁₂に移動
し、

【００５９】

【数１２】 なる式で表される電荷量Ｑ₃₀₂が帰還容量素子Ｃ₃₀₂に残
る。

【００６０】そして、アンプ３０１より電圧値（Ｖ_in−
Ｖ_ref1／４）が出力される。比較部３０２により、アン
プ３０１より反転入力端子に入力する電圧値（Ｖ_in−Ｖ
_ref1／４）と、非反転入力端子に入力する基準電圧値Ｖ
_com（＝０）とが、大小比較されて、電圧値（Ｖ_in−Ｖ
_ref1／４）の符号が判定される。この結果は、容量制御
部３０３に入力され、出力すべきビットＤ₁₀の値として
記憶される。すなわち、電圧値（Ｖ_in−Ｖ_ref1／４）が
正であればＤ₁₀＝１とされ、そうでなければＤ ₁₀＝０と
される。

【００６１】このようにして、可変容量部３３０に含ま
れる４つのスイッチ素子ＳＷ₃₁₁〜ＳＷ₃₁₄それぞれの切
替状況が順次に決定され、ビットＤ₁₁〜Ｄ₈それぞれの
値が順次に決定される。図７は、Ａ／Ｄ変換回路３０_n
に入力する電圧値Ｖ_inと４つのビットＤ₁₁〜Ｄ₈それぞ
れの値との関係を示す図表である。これら４つのビット
Ｄ₁₁〜Ｄ₈それぞれの値が決定された時点では、帰還容
量素子Ｃ₃₀₂に残っている電荷量Ｑ₁はＣ・Ｖ_ref1以下で
あり、アンプ３０１から出力される電圧値Ｖ₁は、Ｖ
_ref1／２⁴以下であって、以上の第２段階においてＡ／
Ｄ変換し切れなかった残差である。

【００６２】以上のＡ／Ｄ変換処理の第２段階に続く第
３段階では、第２段階終了時に帰還容量素子Ｃ₃₀₂に残
っている電荷量Ｑ₁について、可変容量部３２０に含ま
れる４つのスイッチ素子ＳＷ₃₂₁〜ＳＷ₃₂₄それぞれの切
替動作が、第２段階の処理と同様に行われる。すなわ
ち、先ず、４つの容量素子Ｃ₃₂₁〜Ｃ₃₂₄のうち最も容量
値が大きい容量素子Ｃ₃₂₁に対応するスイッチ素子ＳＷ
₃₂₁が参照電圧値Ｖ_ref2の方に切り替わる。これによ
り、帰還容量素子Ｃ₃₀₂に蓄積されていた電荷Ｑ₁のう
ち、

【００６３】

【数１３】 なる式で表される電荷量Ｑ₃₂₁が容量素子Ｃ₃₂₁に移動
し、

【００６４】

【数１４】 なる式で表される電荷量Ｑ₃₀₂が帰還容量素子Ｃ₃₀₂に残
る。

【００６５】そして、アンプ３０１より電圧値（Ｖ₁−
Ｖ_ref2／２）が出力される。比較部３０２により、アン
プ３０１より反転入力端子に入力する電圧値（Ｖ₁−Ｖ
_ref2／２）と、非反転入力端子に入力する基準電圧値Ｖ
_com（＝０）とが、大小比較されて、電圧値（Ｖ₁−Ｖ
_ref2／２）の符号が判定される。この結果は、容量制御
部３０３に入力され、出力すべきビットＤ₇の値として
記憶される。電圧値（Ｖ₁−Ｖ_ref2／２）が正であれば
Ｄ₇＝１とされ、そうでなければＤ₇＝０とされる。すな
わち、電圧値（Ｖ₁−Ｖ_ref1／３２）が正であればＤ₇＝
１とされ、そうでなければＤ₇＝０とされる。

【００６６】以降も同様にして、可変容量部３２０に含
まれる４つのスイッチ素子ＳＷ₃₂₁〜ＳＷ₃₂₄それぞれの
切替状況が順次に決定され、ビットＤ₇〜Ｄ₄それぞれの
値が順次に決定される。図８は、電圧値Ｖ₁と４つのビ
ットＤ₇〜Ｄ₄それぞれの値との関係を示す図表である。
これら４つのビットＤ₇〜Ｄ₄それぞれの値が決定された
時点では、帰還容量素子Ｃ₃₀₂に残っている電荷量Ｑ₂は
Ｃ・Ｖ_ref2以下（Ｃ・Ｖ_ref1／２⁴以下）であり、アンプ
３０１から出力される電圧値Ｖ₂は、Ｖ_ref2／２⁴以下
（Ｖ_ref1／２⁸以下）であって、以上の第３段階におい
てもＡ／Ｄ変換し切れなかった残差である。

【００６７】以上のＡ／Ｄ変換処理の第３段階に続く第
４段階では、第３段階終了時に帰還容量素子Ｃ₃₀₂に残
っている電荷量Ｑ₂について、可変容量部３３０に含ま
れる４つのスイッチ素子ＳＷ₃₃₁〜ＳＷ₃₃₄それぞれの切
替動作が、第２段階の処理と同様に行われる。すなわ
ち、先ず、４つの容量素子Ｃ₃₃₁〜Ｃ₃₃₄のうち最も容量
値が大きい容量素子Ｃ₃₃₁に対応するスイッチ素子ＳＷ
₃₃₁が参照電圧値Ｖ_ref3の方に切り替わる。これによ
り、帰還容量素子Ｃ₃₀₂に蓄積されていた電荷Ｑ₁のう
ち、

【００６８】

【数１５】 なる式で表される電荷量Ｑ₃₃₁が容量素子Ｃ₃₃₁に移動
し、

【００６９】

【数１６】 なる式で表される電荷量Ｑ₃₀₂が帰還容量素子Ｃ₃₀₂に残
る。

【００７０】そして、アンプ３０１より電圧値（Ｖ₂−
Ｖ_ref3／２）が出力される。比較部３０２により、アン
プ３０１より反転入力端子に入力する電圧値（Ｖ₂−Ｖ
_ref3／２）と、非反転入力端子に入力する基準電圧値Ｖ
_com（＝０）とが、大小比較されて、電圧値（Ｖ₂−Ｖ
_ref3／２）の符号が判定される。この結果は、容量制御
部３０３に入力され、出力すべきビットＤ₃の値として
記憶される。電圧値（Ｖ₂−Ｖ_ref3／２）が正であれば
Ｄ₃＝１とされ、そうでなければＤ₃＝０とされる。すな
わち、電圧値（Ｖ₂−Ｖ_ref1／５１２）が正であればＤ₃
＝１とされ、そうでなければＤ₃＝０とされる。

【００７１】以降も同様にして、可変容量部３３０に含
まれる４つのスイッチ素子ＳＷ₃₃₁〜ＳＷ₃₃₄それぞれの
切替状況が順次に決定され、ビットＤ₃〜Ｄ₀それぞれの
値が順次に決定される。図９は、電圧値Ｖ₂と４つのビ
ットＤ₃〜Ｄ₀それぞれの値との関係を示す図表である。
これら４つのビットＤ₃〜Ｄ₀それぞれの値が決定された
時点では、帰還容量素子Ｃ₃₀₂に残っている電荷量Ｑ₃は
Ｃ・Ｖ_ref3以下（Ｃ・Ｖ_ref1／２⁸以下）であり、アンプ
３０１から出力される電圧値Ｖ₃は、Ｖ_ref3／２⁴以下
（Ｖ_ref1／２¹²以下）であって、以上の第４段階におい
てもＡ／Ｄ変換し切れなかった残差である。

【００７２】以上のＡ／Ｄ変換処理の第４段階が終了し
た時点では、１２個のスイッチ素子ＳＷ₃₁₁〜ＳＷ₃₁₄、
ＳＷ₃₂₁〜ＳＷ₃₂₄およびＳＷ₃₃₁〜ＳＷ₃₃₄それぞれにお
ける切替状況に応じた１２ビットのデジタル値Ｄ₁₁〜Ｄ
₀が容量制御部３０３に記憶されている。そして、第４
段階が終了した後、この１２ビットのデジタル値Ｄ₁₁〜
Ｄ₀が容量制御部３０３より出力される。

【００７３】このＡ／Ｄ変換回路３０_nでは、可変容量
部３１０，３２０および３３０それぞれに含まれる容量
素子ならびに帰還容量部Ｃ₃₀₂の全体がチップ上で占有
する面積は、容量値６１Ｃ（＝３(８Ｃ＋４Ｃ＋２Ｃ＋
Ｃ)＋１６Ｃ）の容量素子１つ分の占有面積に相当す
る。一方、従来の１２ビットデジタル値を出力するＡ／
Ｄ変換回路では、１２個の容量素子が占有する面積は、
容量値２¹²Ｃの容量素子１つ分の占有面積に相当する。
このように、本実施形態に係るＡ／Ｄ変換回路３０
_nは、従来のものと比較して、容量素子の占有面積が１
／６７である。

【００７４】したがって、このような占有面積が小さい
Ａ／Ｄ変換回路３０_nを含む光検出装置１は、積分回路
２０毎にＡ／Ｄ変換回路３０を設けることにより高速化
を図ることができ、Ａ／Ｄ変換回路３０_nから出力され
るデジタル値のビット数を多くすることにより高精度化
を図ることもでき、また、フォトダイオードＰＤの個数
を多くすることにより高解像度化を図ることもできる。
また、従来のＡ／Ｄ変換回路における最大容量値が２¹¹
Ｃであるのに対して、本実施形態に係るＡ／Ｄ変換回路
３０_nにおける最大容量値は１６Ｃであるので、本実施
形態に係るＡ／Ｄ変換回路３０_nでは、寄生容量が小さ
く、この点でもＡ／Ｄ変換処理を高速に行うことができ
る。

【００７５】以上のようにして、各ユニット１００_nの
Ａ／Ｄ変換回路３０_nより、Ｍ個の光検出セル１０_1,n〜
１０_M,nそれぞれに対応するＭ個のデジタル値Ｄ_1,n〜Ｄ
_M,nが時系列に並んだデジタル信号が出力される。ま
た、Ｎ個のユニット１００₁〜１００_nそれぞれは並列動
作する。したがって、各ユニット１００_nのスイッチ素
子ＳＷ_n03が順次に閉じると、第１行のデジタル値Ｄ_1,1
〜Ｄ_1,N，第２行のデジタル値Ｄ_2,1〜Ｄ_2,N，……，第
ｍ行のデジタル値Ｄ_m,1〜Ｄ_m,N，……，第Ｍ行のデジタ
ル値Ｄ_M,1〜Ｄ_M,Nは、この順にデジタル演算回路４０に
入力し、デジタル演算回路４０内のレジスタに記憶され
る。

【００７６】そして、デジタル演算回路４０において、
このデジタル信号に基づいてデジタル演算が行われて、
その演算結果が出力される。例えば、入力したデジタル
信号に基づいて各行の重心位置Ｐ_mを求めるには、

【００７７】

【数１７】 なる式に基づいてデジタル演算が行われる。このように
することで、画像中において或る方向に向かって動いて
いる動体のうち当該進行方向側のエッジを求めることが
できる。このような光検出装置１は、例えば、ベルトコ
ンベア上を搬送されてくる物の先端位置を検出するのに
好適である。

【００７８】以上のように、本実施形態に係る光検出装
置１は、１画素当たりに必要な素子がフォトダイオード
ＰＤ、セル容量部Ｃ_dおよびスイッチ素子ＳＷ₀のみであ
り、従来技術のものと比べて回路規模が格段に小さい。
特に、セル容量部Ｃ_dとしてフォトダイオードＰＤの接
合容量を利用する場合には、更に回路規模が小さい。し
たがって、この光検出装置１は、１画素当たりに占める
回路部占有面積が小さく、各画素の開口率が高く、光応
答特性が優れたものとなる。

【００７９】（第２の実施形態）次に、第２の実施形態
に係る光検出装置について説明する。第２の実施形態に
係る光検出装置は、第１の実施形態に係る光検出装置１
と比べて積分回路２０_nの構成が異なる。図１０は、第
２の実施形態に係る光検出装置の各積分回路２０ _nの回
路図である。積分回路２０_nは、入力端子と出力端子と
の間に互いに並列に、アンプＡ₂、積分容量部Ｃ_f21、ス
イッチ素子ＳＷ₂₁、ならびに、互いに直列的に接続され
たスイッチ素子ＳＷ₂₂（容量値切替手段）および積分容
量部Ｃ_f22が接続されている。アンプＡ₂は、その反転入
力端子がスイッチ素子ＳＷ_n01と接続され、非反転入力
端子が基準電圧値Ｖ_inp1とされている。積分容量部Ｃ
_f21、スイッチ素子ＳＷ₂₁、ならびに、互いに直列的に
接続されたスイッチ素子ＳＷ₂₂および積分容量部Ｃ_f22
は、アンプＡ₂の反転入力端子と出力端子との間に設け
られている。積分容量部Ｃ_f21および積分容量部Ｃ_f22そ
れぞれの容量値の和は、各光検出セル１０_m,nそれぞれ
のセル容量部Ｃ_dの容量値と等しい。

【００８０】第２の実施形態に係る光検出装置の各積分
回路２０_nの動作について説明する。図１１は、第２の
実施形態に係る光検出装置の各ユニット１００_nの動作
タイミングを示すタイミングチャートである。同図
（ａ）は、各スイッチ素子の開閉タイミングを示す。同
図（ｂ）は、第１フレームと第２フレームとで光検出セ
ル１０_m,nへ入射する光の強度が等しい場合の各信号レ
ベルを示す。また、同図（ｃ）は、第１フレームより第
２フレームで光検出セル１０_m,nへ入射する光の強度が
大きい場合の各信号レベルを示す。第２の実施形態に係
る光検出装置の動作は、第１の実施形態に係る光検出装
置１の動作と略同様である。本実施形態では、積分回路
２０_nのスイッチ素子ＳＷ₂₂は、第１フレームでは閉じ
ていて、第２フレームでは開いている。

【００８１】積分回路２０_nのスイッチ素子ＳＷ₂₂が閉
じている第１フレーム（時刻ｔ４を経過するまで）で
は、積分回路２０_nにおいて電荷を蓄積するものは、互
いに並列的に設けられた積分容量部Ｃ_f21および積分容
量部Ｃ_f22の双方である。また、積分容量部Ｃ_f21および
積分容量部Ｃ_f22それぞれの容量値の和は、光検出セル
１０_m,nのセル容量部Ｃ_dの容量値と等しい。したがっ
て、この第１フレームでは、光検出装置の動作は、図７
を用いて説明したものと同様である。

【００８２】一方、積分回路２０_nのスイッチ素子ＳＷ
₂₂が開いている第２フレーム（時刻ｔ８を経過するま
で）では、積分回路２０_nにおいて電荷を蓄積するもの
は、積分容量部Ｃ_f21のみであって、その容量値が小さ
くなる。したがって、第１の実施形態の場合と同様の入
射光強度変化があるとすると、第２の実施形態に係る光
検出装置では、時刻ｔ６以降に積分回路２０_nから出力
される積分信号は、第１の実施形態の場合と比較して
（（Ｃ_f21＋Ｃ_f22）／Ｃ_f21）倍だけ大きくなり、感度
が高くなる。

【００８３】以上のように、第２実施形態に係る光検出
装置は、第１の実施形態に係る光検出装置１が奏する効
果と同様の効果を奏する他、第１フレームよりも第２フ
レームにおいて積分回路２０_nの積分容量部の容量値を
小さくすることにより、入力した光像における画素毎の
入射光強度の増減を高感度に検出することができ、これ
により動体を高感度に抽出することができる。

【００８４】（変形例）一般に、本発明に係る光検出装
置１の各Ａ／Ｄ変換回路２０_nに含まれる可変容量部の
個数Ｍは１以上であり、Ｍ個の可変容量部のうち第ｍ
（１≦ｍ≦Ｍ）の可変容量部に含まれる容量素子の個数
Ｎ_mは１以上であり、第ｍの可変容量部に含まれるＮ_m個
の容量素子それぞれの他端（アンプの入力端子に接続さ
れる一端とは逆の側）に入力する参照電圧値のレベル数
Ｐ_mは１以上としてよい。第ｍの可変容量部に含まれる
Ｎ_m個の容量素子それぞれの容量値をＣ_m,1〜Ｃ_m,Nmと
し、第ｍの可変容量部に供給される参照電圧値をＶ
_ref,m,1〜Ｖ_ref,m,Pmとすると、各ｍ値、各ｎ値（１≦
ｎ≦Ｎ_m）および各ｐ値（１≦ｐ≦Ｐ_m）について、Ｃ
_m,n・Ｖ_ref,m,p の各値が互いに異なるように設定され
る。また、Ｃ_m,n・Ｖ_ref,m,p の各値は、昇順に並べたと
きに公比が２である等比数列であるのが好適である。Ａ
／Ｄ変換回路から出力されるデジタル値のビット数は、

【００８５】

【数１８】 なる式で表される。

【００８６】上記の各実施形態では、Ａ／Ｄ変換回路か
ら出力されるデジタル値のビット数は１２であったが、
他の任意の数であってもよい。上記実施形態では Ｍ＝
３、各Ｎ_m＝４、各Ｐ_m＝１ であったが、一般にはＭが
２以上の任意の数であって、各Ｎ_mも２以上の任意の数
であってよい。また、Ｍ＝１、Ｎ₁が２以上の任意の数
であって、Ｐ₁も２以上の任意の数であってよく、この
場合には、Ｎ₁個の容量素子がチップ上で占有する面積
が更に小さい。また、Ｍ＝１、Ｎ₁＝１、Ｐ₁が２以上の
任意の数であってよく、この場合には、１個の容量素子
がチップ上で占有する面積が更に小さい。また、Ｍが２
以上の任意の整数であって、各Ｎ_m＝１、各Ｐ_m＝１ で
あってもよい。Ｍが２以上の整数であって、各Ｎ_mが異
なっていてもよいし、各Ｐ_mが異なっていてもよい。

【００８７】

【発明の効果】以上、詳細に説明したとおり、本発明に
係る光検出装置によれば、或る一定期間に、光検出セル
の光検出素子が入射光強度に応じて発生した電荷はセル
容量部に蓄積されていく。この一定期間が経過した時点
で第１のスイッチ素子が閉じると、それまでセル容量部
に蓄積されていた電荷は、積分回路の積分容量部に移動
する。その結果、光検出素子の一方の端子の電位は、Δ
Ｖだけ変化してリセットレベルとなり、積分回路から出
力される積分信号は、積分容量部に蓄積された電荷に応
じたレベルとなる。第１のスイッチ素子が開いた後に第
２のスイッチ素子が閉じると、積分回路から出力される
積分信号の値に応じた電圧がセル容量部に設定される。
積分容量部の容量値はセル容量部の容量値と等しいの
で、この結果、光検出素子の一方の端子の電位は、リセ
ットレベルからΔＶだけ変化する。

【００８８】その後の一定期間に、光検出素子へ入射し
た光強度に応じて発生した電荷はセル容量部に蓄積され
ていく。この一定期間が経過した時点でセル容量部に蓄
積されている電荷は、以前に第２のスイッチ素子が閉じ
たときに積分信号の値に応じて設定された電圧に比例し
た電荷と、この一定期間に光検出素子が入射光により発
生した電荷とが、重畳されたものである。ただし、重畳
される電荷の符号は互いに異なる。したがって、この一
定期間が経過した時点で第１のスイッチ素子が閉じる
と、積分回路から出力される積分信号は、光検出素子へ
入射した光強度の増減に応じたものである。

【００８９】そして、この積分回路から出力された積分
信号は、Ａ／Ｄ変換回路によりデジタル信号に変換され
る。Ａ／Ｄ変換回路から出力されたデジタル信号に基づ
いて、デジタル演算回路により、重心位置を求めるデジ
タル演算が行われる。この光検出装置は、２次元配列さ
れた複数の光検出セルを備えており、入力した光像にお
ける画素毎の入射光強度の増減を検出することができ、
これにより動体を抽出することができる。

【００９０】このように本発明に係る光検出装置は、１
画素当たりの回路規模が従来技術のものと比べて格段に
小さい。特に、セル容量部として光検出素子の接合容量
を利用する場合には、更に回路規模が小さい。したがっ
て、この光検出装置は、１画素当たりに占める回路部占
有面積が小さく、各画素の開口率が高く、光応答特性が
優れる。

【００９１】また、積分回路の積分容量部の容量値を切
替可能とする場合には、入力した光像における画素毎の
入射光強度の増減を高感度に検出することができ、これ
により動体を高感度に抽出することができる。

【図面の簡単な説明】

【図１】第１の実施形態に係る光検出装置１の概略構成
図である。

【図２】第１の実施形態に係る光検出装置１の各光検出
セル１０_m,nの回路図である。

【図３】第１の実施形態に係る光検出装置１の各積分回
路２０_nの回路図である。

【図４】第１の実施形態に係る光検出装置１の各Ａ／Ｄ
変換回路３０_nの回路図である。

【図５】第１の実施形態に係る光検出装置１の各光検出
セル１０_m,nのスイッチ素子ＳＷ₀の開閉タイミングを示
すタイミングチャートである。

【図６】第１の実施形態に係る光検出装置１の各ユニッ
ト１００_nの動作タイミングを示すタイミングチャート
である。

【図７】Ａ／Ｄ変換回路３０_nに入力する電圧値Ｖ_inと
４つのビットＤ₁₁〜Ｄ₈それぞれの値との関係を示す図
表である。

【図８】電圧値Ｖ₁と４つのビットＤ₇〜Ｄ₄それぞれの
値との関係を示す図表である。

【図９】電圧値Ｖ₂と４つのビットＤ₃〜Ｄ₀それぞれの
値との関係を示す図表である。

【図１０】第２の実施形態に係る光検出装置の各積分回
路２０_nの回路図である。

【図１１】第２の実施形態に係る光検出装置の各ユニッ
ト１００_nの動作タイミングを示すタイミングチャート
である。

【符号の説明】

１…光検出装置、１０_1,1〜１０_M,N…光検出セル、２０
₁〜２０_M…積分回路、３０₁〜３０_M…Ａ／Ｄ変換回路、
４０…デジタル演算回路、３０１…アンプ、３０２…比
較部、３０３…容量制御部、３１０，２２０，２３０…
可変容量部。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/146 Ｈ０４Ｎ 5/335 Ｐ Ｈ０４Ｎ 5/335 Ｈ０１Ｌ 27/14 Ａ (72)発明者 藤田 一樹 静岡県浜松市市野町1126番地の１ 浜松ホ トニクス株式会社内 (72)発明者 向坂 直久 静岡県浜松市市野町1126番地の１ 浜松ホ トニクス株式会社内 (72)発明者 豊田 晴義 静岡県浜松市市野町1126番地の１ 浜松ホ トニクス株式会社内 Ｆターム(参考） 2G065 AA04 AA11 AB04 BA09 BA34 BC13 BC14 BC15 BC28 BC35 BE08 4M118 AA10 AB01 BA14 CA02 CA19 FA06 5C024 AX01 CY26 GX03 GX18 HX23 HX31

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入射光強度に応じた電荷を発生する光検
   出素子と、容量値Ｃ _dを有し前記光検出素子で発生した
   電荷を蓄積するセル容量部と、を各々有し２次元配列さ
   れた複数の光検出セルと、 アンプと容量値Ｃ_f2の積分容量部（ただし、Ｃ_f2＝
   Ｃ_d）とが入力端子と出力端子との間に並列的に設けら
   れ、前記入力端子に入力した電荷を前記積分容量部に蓄
   積して、その蓄積された電荷の量に応じた値の積分信号
   を前記出力端子より出力する積分回路と、 前記光検出セルと前記積分回路の前記入力端子との間に
   設けられた第１のスイッチ素子と、 前記積分回路の前記出力端子と前記光検出セルとの間に
   設けられた第２のスイッチ素子と、 前記積分回路の前記出力端子から出力された積分信号を
   入力し、この積分信号をＡ／Ｄ変換して、この積分信号
   に応じたデジタル信号を出力するＡ／Ｄ変換回路と、 前記Ａ／Ｄ変換回路から出力されたデジタル信号を入力
   し、このデジタル信号に基づいて重心位置を求めるデジ
   タル演算を行って、その演算結果を出力するデジタル演
   算回路と、 を備えることを特徴とする光検出装置。
2. 【請求項２】 入射光強度に応じた電荷を発生する光検
   出素子と、容量値Ｃ _dを有し前記光検出素子で発生した
   電荷を蓄積するセル容量部と、を各々有し２次元配列さ
   れた複数の光検出セルと、 アンプと積分容量部とが入力端子と出力端子との間に並
   列的に設けられ、前記積分容量部の容量値を容量値Ｃ_d
   およびこれより小さい値の何れかに切り替える容量値切
   替手段を有し、前記入力端子に入力した電荷を前記積分
   容量部に蓄積して、その蓄積された電荷の量に応じた値
   の積分信号を前記出力端子より出力する積分回路と、 前記光検出セルと前記積分回路の前記入力端子との間に
   設けられた第１のスイッチ素子と、 前記積分回路の前記出力端子と前記光検出セルとの間に
   設けられた第２のスイッチ素子と、 前記積分回路の前記出力端子から出力された積分信号を
   入力し、この積分信号をＡ／Ｄ変換して、この積分信号
   に応じたデジタル信号を出力するＡ／Ｄ変換回路と、 前記Ａ／Ｄ変換回路から出力されたデジタル信号を入力
   し、このデジタル信号に基づいて重心位置を求めるデジ
   タル演算を行って、その演算結果を出力するデジタル演
   算回路と、 を備えることを特徴とする光検出装置。
3. 【請求項３】 前記複数の光検出セルがＭ行Ｎ列（Ｍ≧
   ２，Ｎ≧２）に２次元配列され、 前記積分回路、前記第１のスイッチ素子、前記第２のス
   イッチ素子および前記Ａ／Ｄ変換回路それぞれが前記複
   数の光検出セルの列毎に設けられている、 ことを特徴とする請求項１または２に記載の光検出装
   置。