JP4119052B2 - 光検出装置 - Google Patents
光検出装置 Download PDFInfo
- Publication number
- JP4119052B2 JP4119052B2 JP20350299A JP20350299A JP4119052B2 JP 4119052 B2 JP4119052 B2 JP 4119052B2 JP 20350299 A JP20350299 A JP 20350299A JP 20350299 A JP20350299 A JP 20350299A JP 4119052 B2 JP4119052 B2 JP 4119052B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage signal
- cds
- integration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010354 integration Effects 0.000 claims description 82
- 239000003990 capacitor Substances 0.000 claims description 57
- 238000006243 chemical reaction Methods 0.000 claims description 44
- 238000001514 detection method Methods 0.000 claims description 38
- 230000008878 coupling Effects 0.000 claims description 12
- 238000010168 coupling process Methods 0.000 claims description 12
- 238000005859 coupling reaction Methods 0.000 claims description 12
- 238000009825 accumulation Methods 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims 1
- 230000000875 corresponding effect Effects 0.000 description 40
- 238000010586 diagram Methods 0.000 description 17
- 230000002596 correlated effect Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/701—Line sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Focusing (AREA)
- Automatic Focus Adjustment (AREA)
- Light Receiving Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Measurement Of Radiation (AREA)
Description
【発明の属する技術分野】
本発明は、受光素子に入射する光のうち背景光成分を除去して信号光成分のみを検出する光検出装置に関するものである。
【0002】
【従来の技術】
光検出装置は、1以上の受光素子を有しており、各受光素子が出力した電流信号を積分回路により積分して、その積分結果である電圧信号を出力する。また、光検出装置によっては、アナログ信号である上記電圧信号をデジタル信号に変換(A/D変換)して、このデジタル信号を出力するものもある。もし、このA/D変換の際に電圧信号が所定値を越える場合には、その電圧信号に基づいてA/D変換され出力されるデジタル信号は、その所定値に対応する値となって飽和し、その結果、正確な光検出ができないという問題点がある。そこで、従来では、上記電圧信号の予想される最大値またはそれ以上の値を上記所定値として設定することにより、上記のような飽和が起こらないようにしていた。また、対数圧縮等のテクニックを用いてダイナミックレンジを拡げる場合もあった。
【0003】
また、光検出装置は、例えばカメラに組み込まれる測距装置に用いられている。この測距装置では、発光ダイオード等の投光手段から被写体に投光されたスポット光の反射を2つの光検出装置それぞれにより受光し、受光された2つの信号に基づいて測距が行われる。このとき、スポット光成分(信号光成分)を受光する際には背景光成分も重畳されて受光されることから、スポット光が投光されていないときに2つの光検出装置それぞれにより背景光成分のみを受光して、両者の差分をとることでスポット光成分のみの信号を得て、測距精度の向上を図っている。
【0004】
【発明が解決しようとする課題】
しかし、従来の光検出装置における積分回路では、積分回路の要素回路である増幅器が有する熱雑音等の各積分動作毎に異なる値の雑音成分に対して対策を施していないことから、ノイズ誤差が生じる可能性がある。したがって、この各積分動作毎に異なるノイズ成分により、受光素子が受光する光の光量すなわち上記電圧信号の値が小さい場合には、光検出のS/N比は悪い。
【0005】
また、従来の光検出装置におけるA/D変換では、飽和が起こらないようにするために上記所定値として大きな値を設定することから、受光素子が受光する光の光量すなわち上記電圧信号の値が小さい場合には、出力されるデジタル信号の分解能は悪くなる。
【0006】
さらに、光検出装置が測距装置に用いられる場合のように、スポット光成分および背景光成分の受光結果から背景光成分の受光結果を差し引くことによりスポット光成分のみの信号を得る場合には、以下のような問題点がある。すなわち、スポット光成分に比べて背景光成分が大きい場合には、その背景光成分が重畳されたスポット光成分を受光したときの上記電圧信号が非常に大きくなり、それ故、飽和が起こらないようにするために上記所定値として更に大きな値を設定する必要がある。したがって、差し引いた結果として得られるスポット光成分に基づいて出力されるデジタル信号は分解能が更に悪くなる。
【0007】
以上のように、従来の光検出装置ではS/N比が悪く、また、A/D変換する場合には出力されるデジタル信号の分解能が悪い。そこで、本発明は、上記問題点を解消する為になされたものであり、S/N比が優れた光検出装置を提供することを目的とする。また、A/D変換する場合に、受光量が大きくても飽和することなく、受光量が小さくても分解能が優れた光検出装置を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明に係る光検出装置は、(1) 受光した光の光量に応じた電流信号を出力する受光素子と、(2) 受光素子から出力された電流信号に応じて電荷を蓄積して、その蓄積された電荷の量に応じた電圧信号を出力する積分回路と、(3) 積分回路から出力される電圧信号を入力する入力端と出力端との間に順に設けられた第1の結合容量素子および第1の増幅器と、第1の増幅器の入出力間に並列的に設けられた第1の積分容量素子と、第1の積分容量素子に電圧信号の変化量に応じた電荷量を蓄積させる第1のスイッチ手段と、を有する第1のCDS(相関二重サンプリング、Correlated Double Sampling)回路と、(4) 積分回路から出力される電圧信号を入力する入力端と出力端との間に順に設けられた第2の結合容量素子および第2の増幅器と、上記第1の積分容量素子の容量値と等しい容量値を有し第2の増幅器の入出力間に並列的に設けられた第2の積分容量素子と、第2の積分容量素子に電圧信号の変化量に応じた電荷量を蓄積させる第2のスイッチ手段と、を有する第2のCDS回路と、(5) 第1のCDS回路の第1の積分容量素子および第2のCDS回路の第2の積分容量素子それぞれに蓄積されている電荷量の差分を求め、その差分に応じた電圧信号を出力する差分演算回路と、を備えることを特徴とする。
【0009】
この光検出装置によれば、受光した光の光量に応じた電流信号が受光素子から出力され、積分回路では、受光素子から出力された電流信号に応じて電荷が蓄積されて、その蓄積された電荷の量に応じた電圧信号が出力される。第1のCDS(相関二重サンプリング、Correlated Double Sampling)回路では、積分回路から出力される電圧信号が第1の結合容量素子に入力し、その入力した電圧信号の変化量に応じた電荷量が第1の積分容量素子に第1のスイッチ手段により蓄積される。同様にして、第2のCDS回路でも、積分回路から出力される電圧信号が第2の結合容量素子に入力し、その入力した電圧信号の変化量に応じた電荷量が第2の積分容量素子に第2のスイッチ手段により蓄積される。そして、差分演算回路では、第1のCDS回路の第1の積分容量素子および第2のCDS回路の第2の積分容量素子それぞれに蓄積されている電荷量の差分が求められ、その差分に応じた電圧信号が出力される。
【0010】
また、本発明に係る光検出装置は、積分回路、第1のCDS回路、第2のCDS回路および差分演算回路それぞれの動作を制御するタイミング制御回路を更に備え、被写体に向けてスポット光を投光する投光手段とともに用いられる光検出装置であって、タイミング制御回路は、(1) 投光手段により被写体にスポット光が投光されている第1の期間に、受光素子が当該スポット光成分および背景光成分を受光したときに積分回路が出力した電圧信号の変化量に基づいて第1の電荷量を第1のCDS回路の第1の積分容量素子に蓄積させ、(2) 投光手段により被写体にスポット光が投光されていない第2の期間に、受光素子が背景光成分を受光したときに積分回路が出力した電圧信号の変化量に基づいて第2の電荷量を第2のCDS回路の第2の積分容量素子に蓄積させ、(3) 第1および第2の期間の後の第3の期間に、第1のCDS回路の第1の積分容量素子および第2のCDS回路の第2の積分容量素子それぞれに蓄積されている電荷量の差分を差分演算回路に演算させて、その差分に応じた電圧信号を差分演算回路から出力させる、ことを特徴とする。
【0011】
この場合には、この光検出装置は、タイミング制御回路による制御の下に、以下のように作用する。すなわち、第1の期間に、受光素子がスポット光成分および背景光成分を受光したときに積分回路が出力した電圧信号の変化量に応じた第1の電荷量が第1のCDS回路の第1の積分容量素子に蓄積される。また、第2の期間に、受光素子が背景光成分を受光したときに積分回路が出力した電圧信号の変化量に応じた第2の電荷量が第2のCDS回路の第2の積分容量素子に蓄積される。そして、第3の期間に、第1のCDS回路の第1の積分容量素子および第2のCDS回路の第2の積分容量素子それぞれに蓄積されている電荷量の差分が差分演算回路により求められて、その差分に応じた電圧信号が差分演算回路から出力される。この差分演算回路から出力される電圧信号は、スポット光成分に応じたものとなる。なお、第1および第2の期間のうち何れが先であってもよい。
【0012】
また、本発明に係る光検出装置は、(1) 受光素子、積分回路、第1のCDS回路、第2のCDS回路および差分演算回路をN組(N≧2)備え、(2) N個の差分演算回路それぞれに対応して設けられ、各差分演算回路から出力される電圧信号を保持して出力するN個のホールド回路を更に備え、また、(3) N個のホールド回路それぞれから出力される電圧信号を順次に入力し、その電圧信号をデジタル信号に変換して、そのデジタル信号を出力するA/D変換回路を更に備える、ことを特徴とする。
【0013】
この場合には、受光素子、積分回路、第1のCDS回路、第2のCDS回路、差分演算回路およびホールド回路がN組備えられている。各組の差分演算回路から出力される電圧信号は、ホールド回路により保持される。そして、A/D変換回路では、N個のホールド回路それぞれから出力される電圧信号が順次に入力され、その電圧信号がデジタル信号に変換されて、そのデジタル信号が出力される。すなわち、1次元像または2次元像が撮像されて、その撮像結果がデジタル信号として出力される、
また、本発明に係る光検出装置は、N個の差分演算回路またはホールド回路それぞれから出力される電圧信号の最大値を検出する最大値検出回路を更に備え、A/D変換回路は、最大値検出回路により検出された最大値に基づいてA/D変換レンジを設定する、ことを特徴とする。この場合には、最大値検出回路により、N個の差分演算回路またはホールド回路それぞれから出力される電圧信号の最大値が検出される。そして、A/D変換回路では、最大値検出回路により検出された最大値に基づいてA/D変換レンジが設定される。
【0014】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、Nは2以上の整数であり、添え字nは特に明示しない限り1からNまでの任意の整数を示すものとする。
【0015】
先ず、本発明に係る光検出装置の実施形態について、図1〜図7を用いて説明する。図1は本実施形態に係る光検出装置の全体の概略構成図である。本実施形態に係る光検出装置は、N個のユニット1001〜100N、最大値検出回路200、タイミング制御回路300、A/D変換回路400およびシフトレジスタ500を備えて構成されている。各ユニット100nは、フォトダイオードPD、積分回路10、第1のCDS回路21、第2のCDS回路22、差分演算回路30、ホールド回路40およびスイッチ素子SW5を含む。各ユニット100nの積分回路10は互いに同様の構成であり、各ユニット100nの第1のCDS回路21は互いに同様の構成であり、各ユニット100nの第2のCDS回路22は互いに同様の構成であり、各ユニット100nの差分演算回路30は互いに同様の構成であり、また、各ユニット100nのホールド回路40は互いに同様の構成である。したがって、N個のユニット1001〜100Nは互いに同様の構成である。
【0016】
各ユニット100nのフォトダイオードPDは、アノード端子が接地され、カソード端子が積分回路10の入力端子に接続されている。フォトダイオードPDは、受光した光の光量に応じた電流信号を、カソード端子から積分回路10の入力端子へ出力する。各ユニット100nのフォトダイオードPDは、1次元状または2次元状に配置されており、1次元像または2次元像を受光する。
【0017】
図2は本実施形態に係る光検出装置の積分回路10の回路図である。各ユニット100nの積分回路10は、入力端子と出力端子との間に互いに並列にアンプA1、容量素子C1およびスイッチ素子SW1が接続されている。積分回路10は、スイッチ素子SW1が閉じているときには、容量素子C1を放電して初期化する。一方、積分回路10は、スイッチ素子SW1が開いているときには、フォトダイオードPDから入力端子に入力した電荷を容量素子C1に蓄積して、その蓄積された電荷に応じた電圧信号を出力端子から出力する。スイッチ素子SW1は、タイミング制御回路300から出力されるReset信号に基づいて開閉する。
【0018】
図3は、本実施形態に係る光検出装置の第1のCDS回路21、第2のCDS回路22および差分演算回路30それぞれの回路図である。
【0019】
各ユニット100nの第1のCDS回路21は、入力端子と出力端子との間に順にスイッチ素子SW211、結合容量素子C211およびアンプA21を有している。また、アンプA21の入出力間にスイッチ素子SW212および積分容量素子C212が互いに並列的に接続されている。スイッチ素子SW211およびSW212は、積分容量素子C212に電荷を蓄積させるためのスイッチ手段として作用する。第1のCDS回路21は、スイッチ素子SW212が閉じているときには、積分容量素子C2 12を放電して初期化する。スイッチ素子SW212が開きスイッチ素子SW211が閉じているときには、入力端子から結合容量素子C211を経て入力した第1の電荷を積分容量素子C212に蓄積して、その蓄積された電荷に応じた電圧信号を出力端子から出力する。スイッチ素子SW211は、タイミング制御回路300から出力されるCSW211信号に基づいて開閉する。また、スイッチ素子SW212は、タイミング制御回路300から出力されるClamp1信号に基づいて開閉する。
【0020】
各ユニット100nの第2のCDS回路22は、入力端子と出力端子との間に順にスイッチ素子SW221、結合容量素子C221およびアンプA22を有している。また、アンプA22の入出力間にスイッチ素子SW222および積分容量素子C222が互いに並列的に接続されている。スイッチ素子SW221およびSW222は、積分容量素子C222に電荷を蓄積させるためのスイッチ手段として作用する。第2のCDS回路22の積分容量素子C222の容量値は、第1のCDS回路21の積分容量素子C212の容量値と等しい。第2のCDS回路22は、スイッチ素子SW222が閉じているときには、積分容量素子C222を放電して初期化する。スイッチ素子SW222が開きスイッチ素子SW221が閉じているときには、入力端子から結合容量素子C221を経て入力した第2の電荷を積分容量素子C222に蓄積して、その蓄積された電荷に応じた電圧信号を出力端子から出力する。スイッチ素子SW221は、タイミング制御回路300から出力されるCSW221信号に基づいて開閉する。また、スイッチ素子SW222は、タイミング制御回路300から出力されるClamp2信号に基づいて開閉する。
【0021】
各ユニット100nの差分演算回路30は、2つの入力端子30aおよび30bならびに1つの出力端子30cを有しており、第1の入力端子30aが第1のCDS回路21の出力端子に接続され、第2の入力端子30bが第2のCDS回路22の出力端子に接続されている。差分演算回路30は、スイッチ素子SW31〜SW33、容量素子C3およびアンプA3を備える。第1の入力端子30aと出力端子30cとの間に順に、スイッチ素子SW31、容量素子C3およびアンプA3が配され、第2の入力端子30bと出力端子30cとの間に順に、スイッチ素子SW32、容量素子C3およびアンプA3が配されている。また、容量素子C3とアンプA3との接続点がスイッチ素子SW33を介して接地されている。
【0022】
この差分演算回路30は、スイッチ素子SW33を閉じているときにスイッチ素子SW32を開きスイッチ素子SW31を一定期間だけ閉じることで、第1のCDS回路21から出力された電圧信号を入力して、容量素子C3に電荷Q1だけ充電する。また、差分演算回路30は、スイッチ素子SW33を開いているときにスイッチ素子SW31を開きスイッチ素子SW32を一定期間だけ閉じることで、第2のCDS回路22から出力された電圧信号を入力して、容量素子C3から電荷Q2を放電する。このようにして、差分演算回路30は、電荷Q1と電荷Q2との差分すなわち電荷(Q1−Q2)を容量素子C3に蓄積して、その蓄積された電荷(Q1−Q2)に応じた電圧信号をアンプA3から出力する。スイッチ素子SW31は、タイミング制御回路300から出力されるSample1信号に基づいて開閉する。スイッチ素子SW32は、タイミング制御回路300から出力されるSample2信号に基づいて開閉する。また、スイッチ素子SW33は、タイミング制御回路300から出力されるClamp3信号に基づいて開閉する。
【0023】
図4は本実施形態に係る光検出装置のホールド回路40の回路図である。各ユニット100nのホールド回路40は、入力端子と出力端子との間に順にスイッチ素子SW4およびアンプA4を有し、スイッチ素子SW4とアンプA4との接続点が容量素子C4を介して接地されている。ホールド回路40は、スイッチ素子SW4が閉じているときに差分演算回路30から出力された電圧信号を容量素子C4に記憶し、スイッチ素子SW4が開いた後も、容量素子C4の電圧信号を保持して、その電圧信号をアンプA4を介して出力する。スイッチ素子SW4は、タイミング制御回路300から出力されるHold信号に基づいて開閉する。各ユニット100nのスイッチ素子SW5は、シフトレジスタ500により制御されて順次に開き、ホールド回路40から出力される電圧信号をA/D変換回路400に順次に入力させる。
【0024】
図5は本実施形態に係る光検出装置の最大値検出回路200の回路図である。最大値検出回路200は、NMOSトランジスタT1〜TN、抵抗器R201〜R203および差動アンプA201を備える。各トランジスタTnのソース端子は接地され、各トランジスタTnのドレイン端子は、抵抗器R203を介して電源電圧Vddに接続されるとともに、抵抗器R201を介して差動アンプA201の反転入力端子に接続されている。各トランジスタTnのゲート端子は、ユニット100nのホールド回路40の出力端子と接続されており、ホールド回路40から出力される電圧信号Vn3が入力する。また、差動アンプA201の反転入力端子と出力端子との間には抵抗器R202が設けられ、差動アンプA201の非反転入力端子は接地されている。この最大値検出回路200では、各ユニット100nのホールド回路40から出力された電圧信号Vn3がトランジスタTnのゲート端子に入力され、各電圧信号Vn3のうちの最大値に応じた電位がトランジスタTnのドレイン端子に現れる。そして、そのドレイン端子の電位は、抵抗器R201およびR202それぞれの抵抗値の比に応じた増幅率で差動アンプA201により増幅され、その増幅された電圧の値が最大電圧値Vmaxとして出力端子からA/D変換回路400へ出力される。
【0025】
図6は本実施形態に係る光検出装置のA/D変換回路400の回路図である。A/D変換回路400は、最大値検出回路200から出力される最大電圧値Vmaxを入力し、この最大電圧値VmaxをA/D変換レンジとする。そして、A/D変換回路400は、各ユニット100nのホールド回路40から出力される電圧信号Vn3をスイッチ素子SW5を介して順次に入力し、その電圧信号(アナログ信号)をデジタル信号に変換して出力する。A/D変換回路400は、可変容量積分回路410、比較回路A402、容量制御部420および読み出し部430を備える。
【0026】
可変容量積分回路410は、容量素子C401、アンプA401、可変容量部C400およびスイッチ素子SW401を備える。アンプA401は、各ユニット100nのホールド回路40から出力されスイッチ素子SW5を介して順次に到達した電圧信号Vn3を、容量素子C401を介して反転入力端子に入力する。アンプA401の非反転入力端子は接地されている。可変容量部C400は、容量が可変であって制御可能であり、アンプA401の反転入力端子と出力端子との間に設けられ、入力した電圧信号に応じて電荷を蓄える。スイッチ素子SW401は、アンプA401の反転入力端子と出力端子との間に設けられ、開いているときには可変容量部C400に電荷の蓄積を行わせ、閉じているときには可変容量部C400における電荷蓄積をリセットする。そして、可変容量積分回路410は、各ユニット100nから順次に出力された電圧信号Vn3を入力し、可変容量部C400の容量に応じて積分し、積分した結果である積分信号を出力する。
【0027】
比較回路A402は、可変容量積分回路410から出力された積分信号を反転入力端子に入力し、最大値検出回路200から出力された最大電圧値Vmaxを非反転入力端子に入力し、これら2つの入力信号の値を大小比較して、その大小比較の結果である比較結果信号を出力する。
【0028】
容量制御部420は、比較回路A402から出力された比較結果信号を入力し、この比較結果信号に基づいて可変容量部C400の容量を制御する容量指示信号Cを出力するとともに、この比較結果信号に基づいて積分信号の値と最大電圧値Vmaxとが所定の分解能で一致していると判断した場合に可変容量部C400の容量値に応じた第1のデジタル信号を出力する。
【0029】
読み出し部430は、容量制御部420から出力された第1のデジタル信号を入力し、この第1のデジタル信号に対応する第2のデジタル信号を出力する。第2のデジタル信号は、第1のデジタル信号の値から可変容量積分回路410のオフセット値を除去した値を示すものである。読み出し部430は、例えば記憶素子であり、第1のデジタル信号をアドレスとして入力し、記憶素子のそのアドレスに記憶されているデータを第2のデジタル信号として出力する。この第2のデジタル信号は、本実施形態に係る光検出装置から出力される光検出信号となる。
【0030】
図7はA/D変換回路400中の可変容量積分回路410の詳細な回路図である。この図では、1/24=1/16の分解能を有するA/D変換機能を備える回路構成を示し、以下、この回路構成で説明する。
【0031】
この図に示すように、可変容量部C400は、容量素子C411〜C414、スイッチ素子SW411〜SW414およびスイッチ素子SW421〜SW424を備える。容量素子C411およびスイッチ素子SW411は、互いに縦続接続されて、アンプA401の反転入力端子と出力端子との間に設けられており、スイッチ素子SW421は、容量素子C411およびスイッチ素子SW411の接続点と接地電位との間に設けられている。容量素子C412およびスイッチ素子SW412は、互いに縦続接続されて、アンプA401の反転入力端子と出力端子との間に設けられており、スイッチ素子SW422は、容量素子C412およびスイッチ素子SW412の接続点と接地電位との間に設けられている。容量素子C413およびスイッチ素子SW413は、互いに縦続接続されて、アンプA401の反転入力端子と出力端子との間に設けられており、スイッチ素子SW423は、容量素子C413およびスイッチ素子SW413の接続点と接地電位との間に設けられている。また、容量素子C414およびスイッチ素子SW414は、互いに縦続接続されて、アンプA401の反転入力端子と出力端子との間に設けられており、スイッチ素子SW424は、容量素子C414およびスイッチ素子SW414の接続点と接地電位との間に設けられている。
【0032】
スイッチ素子SW411〜SW414それぞれは、容量制御部420から出力された容量指示信号CのうちC11〜C14に基づいて開閉する。スイッチ素子SW421〜SW424それぞれは、容量制御部420から出力された容量指示信号CのうちC21〜C24に基づいて開閉する。また、容量素子C411〜C414の容量値をC411〜C414で表すとすれば、これらは、
C411=2C412=4C413=8C414 …(1)
C411+C412+C413+C414=C0 …(2)
なる関係を満たす。
【0033】
次に、本実施形態に係る光検出装置の動作について、図8および図9を用いて説明する。図8は、本実施形態に係る光検出装置の動作を説明するためのタイミングチャートである。なお、以下では、本実施形態に係る光検出装置が発光ダイオード等の投光手段(図示せず)とともに測距装置を構成する場合について説明する。すなわち、以下に説明する動作は、背景光成分を除去して、発光ダイオードから被写体に投光されたスポット光成分(信号光成分)のみについての光検出信号を出力するものである。
【0034】
時刻t1に、Reset信号が論理Hとなることにより、積分回路10のスイッチ素子SW1が閉じて、容量素子C1が放電され初期化される。また、Clamp1信号も論理Hとなることにより、第1のCDS回路21のスイッチ素子SW212が閉じて、第1のCDS回路21におけるCDS動作が停止される。
【0035】
時刻t2に、Reset信号が論理Lとなることにより、積分回路10のスイッチ素子SW1が開く。そして、時刻t2以降、フォトダイオードPDから出力された電荷が容量素子C1に蓄積されていき、積分回路10の出力端子から出力される電圧信号は次第に大きくなっていく。この時刻t2では、Clamp1信号は論理Hのままであり、第1のCDS回路21のスイッチ素子SW212は閉じたままである。また、時刻t2では、CSW211信号は論理Lであり、第1のCDS回路21のスイッチ素子SW211は開いている。
【0036】
時刻t3に、Clamp1信号が論理Lとなることにより、第1のCDS回路21のスイッチ素子SW212が開き、また、CSW211信号が論理Hとなることにより、第1のCDS回路21のスイッチ素子SW211が閉じる。そして、時刻t3から一定時間T経過後の時刻t4に、CSW211信号が論理Lとなることにより、第1のCDS回路21のスイッチ素子SW211が開く。
【0037】
時刻t2〜t4の期間では、発光ダイオードから被写体にスポット光が投光されている。したがって、発光ダイオードから投光され被写体により反射されたスポット光成分および背景光成分の双方がフォトダイオードPDに入射して、それによって発生した電流信号がフォトダイオードPDから出力される。そして、その電流信号を入力した積分回路10では、容量素子C1に電荷が蓄積され、その蓄積された電荷の量に応じた電圧信号が積分回路10から出力される。また、時刻t3〜t4の期間(第1の期間)では、積分回路10の出力端子から出力される電圧信号が第1のCDS回路21に入力して、時刻t3以降の入力電圧信号の変化分に相当する電荷が積分容量素子C212に蓄積され、その蓄積された電荷の量に応じた電圧信号が第1のCDS回路21から出力される。したがって、時刻t4以降に第1のCDS回路21から出力される電圧信号は、時刻t3および時刻t4それぞれに積分回路10から出力される電圧信号の差に相当する電圧値Vn1となり、積分回路10にて生じるノイズ成分が除去されたものとなる。
【0038】
時刻t4に、Reset信号が論理Hとなることにより、積分回路10のスイッチ素子SW1が閉じて、容量素子C1が放電され初期化される。また、Clamp2信号も論理Hとなることにより、第2のCDS回路22のスイッチ素子SW222が閉じて、第2のCDS回路22におけるCDS動作が停止される。
【0039】
時刻t5に、Reset信号が論理Lとなることにより、積分回路10のスイッチ素子SW1が開く。そして、時刻t5以降、フォトダイオードPDから出力された電荷が容量素子C1に蓄積されていき、積分回路10の出力端子から出力される電圧信号は次第に大きくなっていく。この時刻t5では、Clamp2信号は論理Hのままであり、第2のCDS回路22のスイッチ素子SW222は閉じたままである。また、時刻t5では、CSW221信号は論理Lであり、第2のCDS回路22のスイッチ素子SW221は開いている。
【0040】
時刻t6に、Clamp2信号が論理Lとなることにより、第2のCDS回路22のスイッチ素子SW222が開き、また、CSW221信号が論理Hとなることにより、第2のCDS回路22のスイッチ素子SW221が閉じる。そして、時刻t6から一定時間T経過後の時刻t7に、CSW221信号が論理Lとなることにより、第2のCDS回路22のスイッチ素子SW221が開く。
【0041】
時刻t5〜t7の期間では、発光ダイオードから被写体にスポット光が投光されていない。したがって、背景光成分のみがフォトダイオードPDに入射して、それによって発生した電流信号がフォトダイオードPDから出力される。そして、その電流信号を入力した積分回路10では、容量素子C1に電荷が蓄積され、その蓄積された電荷の量に応じた電圧信号が積分回路10から出力される。また、時刻t6〜t7の期間(第2の期間)では、積分回路10の出力端子から出力される電圧信号が第2のCDS回路22に入力して、時刻t6以降の入力電圧信号の変化分に相当する電荷が積分容量素子C222に蓄積され、その蓄積された電荷の量に応じた電圧信号が第2のCDS回路22から出力される。したがって、時刻t7以降に第2のCDS回路22から出力される電圧信号は、時刻t6および時刻t7それぞれに積分回路10から出力される電圧信号の差に相当する電圧値Vn2となり、積分回路10にて生じるノイズ成分が除去されたものとなる。
【0042】
時刻t7以降では、第1のCDS回路21の積分容量素子C212に蓄積されている電荷は、スポット光成分と背景光成分とを加算したものに相当するものであり、第2のCDS回路22の積分容量素子C222に蓄積されている電荷は、背景光成分のみに相当するものである。また、時刻t3〜t4までの期間(第1の期間)と時刻t6〜t7までの期間(第2の期間)とは互いに等しい時間Tであり、第1のCDS回路21の積分容量素子C212および第2のCDS回路22の積分容量素子C222それぞれの容量は互いに等しいので、電圧値Vn1は、スポット光成分と背景光成分とを加算したものに相当するものであり、電圧値Vn2は、背景光成分のみに相当するものであり、したがって、これら間の電圧差ΔVn=(Vn1−Vn2)は、スポット光成分のみに相当するものである。そこで、時刻t8以降では、この電圧差ΔVnが差分演算回路30により以下のようにして求められる。
【0043】
時刻t7以降(第3の期間)、Reset信号は論理Hであり、積分回路10のスイッチ素子SW1が閉じて、容量素子C1が放電され初期化状態が維持される。Clamp1信号は論理Lであり、第1のCDS回路21のスイッチ素子SW212が開いたままである。また、Clamp2信号は論理Lであり、第2のCDS回路22のスイッチ素子SW222が開いたままである。
【0044】
時刻t7以降の第3の期間のうち時刻t8〜t9の期間に、Sample1信号は論理Hであり、差分演算回路30のスイッチ素子SW31は閉じる。このとき、Sample2信号は論理Lであり、差分演算回路30のスイッチ素子SW32は開いており、また、Clamp3信号は論理Hであり、差分演算回路30のスイッチ素子SW33は閉じている。この期間に、第1のCDS回路21の出力端子から出力される電圧値Vn1が差分演算回路30のスイッチ素子SW31を介して容量素子C3に入力し、その電圧値Vn1が容量素子C3に保持される。
【0045】
時刻t7以降の第3の期間のうち時刻t10〜t11の期間に、Sample2信号は論理Hであり、差分演算回路30のスイッチ素子SW32は閉じる。このとき、Sample1信号は論理Lであり、差分演算回路30のスイッチ素子SW31は開いており、また、Clamp3信号は論理Lであり、差分演算回路30のスイッチ素子SW33は開いている。この期間に、第2のCDS回路22の出力端子から出力される電圧値Vn2が差分演算回路30のスイッチ素子SW32を介して容量素子C3に入力する。このとき、差分演算回路30のスイッチ素子SW33は開いているので、差分演算回路30の容量素子C3には、電圧値Vn2と電圧値Vn1との差ΔVnが保持される。この電圧値ΔVnは、スポット光成分のみに相当するものである。
【0046】
そして、時刻t10にHold信号が論理Hとなり、ホールド回路40のスイッチ素子SW4が閉じると、差分演算回路30の容量素子C3に保持されている電圧値ΔVnは、差分演算回路30のアンプA3およびホールド回路40のスイッチ素子SW4を経て、ホールド回路40の容量素子C4に保持される。時刻t11にHold信号が論理Lとなってスイッチ素子SW4が開いた後も、ホールド回路40の容量素子C4に保持された電圧値ΔVnは、アンプA4から電圧信号Vn3として出力される。
【0047】
各ユニット100nのホールド回路40から出力された電圧信号Vn3は、最大値検出回路200に入力して最大電圧値Vmaxが検出される。また、各ユニット100nのスイッチ素子SW5がシフトレジスタ500により順次に閉じられて、各ユニット100nのホールド回路40から出力された電圧信号Vn3はA/D変換回路400に順次に入力する。
【0048】
続いて、図9を用いて、A/D変換回路400の動作を説明する。時刻t11においては、可変容量積分回路410のスイッチ素子SW401は閉じられ、可変容量積分回路410はリセット状態とされている。また、可変容量積分回路410のスイッチ素子SW411〜SW414それぞれが閉じられ、スイッチ素子SW421〜SW424それぞれが閉じられて、可変容量部C400の容量値がC0に設定されている。
【0049】
そして、時刻t11以降の或る時刻に、A/D変換回路400のスイッチ素子SW401が開かれ、第1番目のユニット1001のスイッチ素子SW5が閉じられる。ユニット1001のホールド回路40から出力された電圧信号V13は、スイッチ素子SW5を介して、A/D変換回路400の可変容量積分回路410に入力する。可変容量積分回路410の容量素子C401に電圧信号V13が入力すると、その電圧信号V13の値と可変容量部C400の容量値C0とに応じた電荷Qが可変容量部C400に流入する(図9(a)参照)。このとき、可変容量積分回路410から出力される積分信号の値Vsaは、
Vsa=V13=Q/C0 …(3)
なる式で表される。
【0050】
引き続き、容量制御部420は、可変容量部C400のスイッチ素子SW412〜SW414を開いた後、スイッチ素子SW422〜SW424を閉じる(図9(b)参照)。この結果、可変容量部C400の容量値はC411となり、可変容量積分回路410から出力される積分信号の値Vsbは、
Vsb=Q/C411 …(4)
となる。この積分信号は、比較回路A402に入力し、その値が最大電圧値Vmaxと大小比較される。
【0051】
もし、Vsb>Vmaxであれば、この比較結果を受けて容量制御部420は、さらに、可変容量部C400のスイッチ素子SW422を開いた後に、スイッチ素子SW412を閉じる(図9(c)参照)。この結果、可変容量部C400の容量値はC411+C412となり、可変容量積分回路410から出力される積分信号の値Vscは、
Vsc=Q/(C411+C412) …(5)
となる。この積分信号は、比較回路A402に入力し、その値が最大電圧値Vmaxと大小比較される。
【0052】
また、Vsb<Vmaxであれば、この比較結果を受けて容量制御部420は、さらに、可変容量部C400のスイッチ素子SW411およびSW422を開いた後に、スイッチ素子SW412およびSW421を閉じる(図9(d)参照)。この結果、可変容量部C400の容量値はC412となり、可変容量積分回路410から出力される積分信号の値Vsdは、
Vsd=Q/C412 …(6)
となる。この積分信号は、比較回路A402に入力し、その値が最大電圧値Vmaxと大小比較される。
【0053】
以後、同様にして、可変容量積分回路410、比較回路A402および容量制御部420からなるフィードバックループにより、積分信号の値と基準電位Vmaxとが所定の分解能で一致していると容量制御部420により判断されるまで、可変容量部C400の容量値の設定、および、積分信号の値と最大電圧値Vmaxとの大小比較を繰り返す。容量制御部420は、このようにして可変容量部C400の容量素子C411〜C414の全てについて容量制御を終了すると、可変容量部C400の最終的な容量値に応じたデジタル信号を読み出し部430へ向けて出力する。
【0054】
読み出し部430では、容量制御部420から出力されたデジタル信号をアドレスとして入力し、記憶素子のそのアドレスに記憶されているデジタルデータを、本実施形態に係る光検出装置の光検出信号として出力する。以上のようにして、第1番目のユニット1001のフォトダイオードPDが受光したスポット光の光量に応じた電圧信号V13は、A/D変換回路400によりデジタル信号に変換され、そのデジタル信号が光検出信号として出力される。以降同様にして、第2番目以降のユニット100nのフォトダイオードPDが受光したスポット光の光量に応じた電圧信号Vn3は、A/D変換回路400によりデジタル信号に変換され、そのデジタル信号が光検出信号として順次に出力される。
【0055】
可変容量積分回路410に入力する各電圧信号Vn3の最大値が最大電圧値Vmaxであり、可変容量部C400の容量値の最大値がC0であることから、上記(3)式より、可変容量部C400に流入する電荷Qの最大値はVmax・C0である。そして、或る第n番目の電圧信号Vn3が最大電圧値Vmaxであるときには、可変容量部C400のスイッチ素子SW411〜SW414の全てが閉じられて可変容量部C400の容量値はC0となる。一方、他の或る第n番目の電圧信号Vn3が最大電圧値Vmaxより小さい値であるときには、可変容量部C400に流入する電荷QはVmax・C0より小さいので、可変容量部C400のスイッチ素子SW411〜SW414のうち何れかが開くことにより、可変容量積分回路410から出力される積分信号は最大電圧値Vmaxと等しくなる。
【0056】
以上のように、最大値検出回路200から出力され比較回路A402に入力される最大電圧値Vmaxは、A/D変換回路400が飽和することなくA/D変換することができる電圧信号Vn3の最大値すなわちA/D変換レンジを規定している。しかも、A/D変換回路400に入力する各電圧信号Vn3のうち何れかの値は必ず最大電圧値Vmaxであるから、上記A/D変換レンジの全ての範囲を有効に活用することができる。すなわち、本実施形態に係る光検出装置は、受光量が大きくても飽和することなく、且つ、受光量が小さくてもA/D変換の分解能が優れたものとなる。
【0057】
また、光検出装置が測距装置に用いられる場合のように、スポット光成分および背景光成分の受光結果から背景光成分の受光結果を差し引くことによりスポット光成分のみの信号を得る場合であって、フォトダイオードPDが受光する光のうちスポット光成分に比べて背景光成分が大きい場合であっても、その差し引いた結果として得られるスポット光成分に基づいてA/D変換回路400から出力されるデジタル信号は、分解能が優れたものとなる。
【0058】
さらに、本実施形態では、スポット光成分および背景光成分の双方がフォトダイオードPDにより受光されているときに、一定時間Tにおける積分回路10から出力される電圧信号の変動分Vn1が第1のCDS回路21の積分容量素子C212に保持される。また、背景光成分のみがフォトダイオードPDにより受光されているときに、一定時間Tにおける積分回路10から出力される電圧信号の変動分Vn2が第2のCDS回路22の積分容量素子C222に保持される。そして、その後に、電圧値Vn1と電圧値Vn2との差に相当する電圧信号Vn3が、差分演算回路30により求められ、ホールド回路40から出力される。したがって、第1のCDS回路21から出力される電圧値Vn1、第2のCDS回路22から出力される電圧値Vn2、および、ホールド回路40から出力される電圧信号Vn3それぞれは、積分回路10にて生じるノイズ成分が除去されたものとなる。
【0059】
次に、本発明に係る光検出装置における差分演算回路の他の実施形態について説明する。図10は、他の実施形態に係る光検出装置の差分演算回路30Aの回路図である。この差分演算回路30Aは、図1における差分演算回路30に替えて用いられるものである。差分演算回路30Aは、2つの入力端子30aおよび30bならびに1つの出力端子30cを有しており、第1の入力端子30aが第1のCDS回路21の出力端子に接続され、第2の入力端子30bが第2のCDS回路22の出力端子に接続されている。差分演算回路30Aは、スイッチ素子SW31〜SW33、容量素子C31およびC32、ならびにアンプA3を備える。第1の入力端子30aと出力端子30cとの間に順に、スイッチ素子SW31、容量素子C31およびアンプA3が配され、第2の入力端子30bと出力端子30cとの間に順に、スイッチ素子SW32、容量素子C31およびアンプA3が配されている。また、アンプA3の入出力間にスイッチ素子SW33および容量素子C32が互いに並列的に接続されている。
【0060】
この図10に示す差分演算回路30Aは、図3に示した差分演算回路30と略同様に動作する。すなわち、この差分演算回路30Aは、スイッチ素子SW33を開いているときにスイッチ素子SW32を開きスイッチ素子SW31を一定期間だけ閉じることで、第1のCDS回路21から出力された電圧信号を入力して、容量素子C32に電荷Q1だけ充電する。また、差分演算回路30Aは、スイッチ素子SW33を開いているときにスイッチ素子SW31を開きスイッチ素子SW32を一定期間だけ閉じることで、第2のCDS回路22から出力された電圧信号を入力して、容量素子C32から電荷Q2を放電する。このようにして、差分演算回路30Aは、電荷Q1と電荷Q2との差分すなわち電荷(Q1−Q2)を容量素子C32に蓄積して、その蓄積された電荷(Q1−Q2)に応じた電圧信号をアンプA3から出力する。スイッチ素子SW31は、タイミング制御回路300から出力されるSample1信号に基づいて開閉する。スイッチ素子SW32は、タイミング制御回路300から出力されるSample2信号に基づいて開閉する。また、スイッチ素子SW33は、タイミング制御回路300から出力されるClamp3信号に基づいて開閉する。
【0061】
本発明は、上記実施形態に限定されるものではなく種々の変形が可能である。例えば、A/D変換回路400を設けることなく、各ユニット100nのホールド回路40から電圧信号Vn3を光検出装置の出力信号として順次に出力してもよい。
【0062】
また、上記実施形態では、2以上のフォトダイオードを有する光検出装置すなわち撮像装置について説明したが、1つのフォトダイオードを有する光検出装置にも本発明を適用することができる。この場合には、フォトダイオードPD、積分回路10、第1のCDS回路21、第2のCDS回路22および差分演算回路30(または30A)を1組だけ備えれば充分であり、同様にしてS/N比が優れたものとなる。
【0063】
また、上記実施形態では、各ユニット100nのホールド回路40から出力される電圧信号Vn3のうちの最大値を最大値検出回路200により検出したが、各ユニット100nの差分演算回路30(または30A)から出力される電圧信号のうちの最大値を最大値検出回路200により検出してもよい。
【0064】
【発明の効果】
以上、詳細に説明したとおり、本発明によれば、受光した光の光量に応じた電流信号が受光素子から出力され、積分回路では、受光素子から出力された電流信号に応じて電荷が蓄積されて、その蓄積された電荷の量に応じた電圧信号が出力される。第1のCDS回路では、積分回路から出力される電圧信号が第1の結合容量素子に入力し、その入力した電圧信号の変化量に応じた電荷量が第1の積分容量素子に第1のスイッチ手段により蓄積される。同様にして、第2のCDS回路でも、積分回路から出力される電圧信号が第2の結合容量素子に入力し、その入力した電圧信号の変化量に応じた電荷量が第2の積分容量素子に第2のスイッチ手段により蓄積される。そして、差分演算回路では、第1のCDS回路の第1の積分容量素子および第2のCDS回路の第2の積分容量素子それぞれに蓄積されている電荷量の差分が求められ、その差分に応じた電圧信号が出力される。
【0065】
したがって、積分回路が各積分動作毎に異なるノイズばらつきを有していても、第1および第2のCDS回路それぞれによりノイズ誤差が解消される。また、第1の期間に、第1のCDS回路の第1の積分容量素子にスポット光成分(信号光成分)および背景光成分に応じた電荷が蓄積され、第2の期間に、第2のCDS回路の第2の積分容量素子に背景光成分に応じた電荷が蓄積され、そして、第3の期間に両者の差分が差分演算回路で求められるので、差分演算回路から出力される電圧信号は、スポット光成分(信号光成分)のみに応じたものである。このように、受光素子が受光する光の光量すなわち上記電圧信号の値が小さい場合であっても、光検出のS/N比は優れたものとなる。
【0066】
さらに、発光ダイオード等の投光手段の発光タイミングの都合により、積分回路への電荷の蓄積の順序を変更しなければらない場合、すなわち、上記第1の期間および上記第2の期間を変更しなければらない場合、従来技術では、積分回路に続く回路系が固定されて片極性しか動作が許されないことから、このような変更は不可能であった。しかし、本発明によれば、第1および第2のCDS回路は互いに独立に制御可能であるので、これらに蓄積された情報も互いに独立に取り出すことができる。すなわち、本発明によれば、上記第1の期間および上記第2の期間を容易に変更することができる。
【0067】
また、受光素子、積分回路、第1のCDS回路、第2のCDS回路、差分演算回路およびホールド回路がN組備えられ、各組の差分演算回路から出力される電圧信号がホールド回路により保持され、そして、A/D変換回路では、N個のホールド回路それぞれから出力される電圧信号が順次に入力され、その電圧信号がデジタル信号に変換されて、そのデジタル信号が出力される。この場合には、1次元像または2次元像が受光されて、その受光結果がデジタル信号として出力される。
【0068】
また、最大値検出回路により、N個の差分演算回路またはホールド回路それぞれから出力される電圧信号の最大値が検出され、A/D変換回路では、最大値検出回路により検出された最大値に基づいてA/D変換レンジが設定される場合には、受光量が大きくても飽和することなく、受光量が小さくても分解能が優れたものとなる。
【図面の簡単な説明】
【図1】本実施形態に係る光検出装置の全体の概略構成図である。
【図2】本実施形態に係る光検出装置の積分回路の回路図である。
【図3】本実施形態に係る光検出装置の第1のCDS回路、第2のCDS回路および差分演算回路それぞれの回路図である。
【図4】本実施形態に係る光検出装置のホールド回路の回路図である。
【図5】本実施形態に係る光検出装置の最大値検出回路の回路図である。
【図6】本実施形態に係る光検出装置のA/D変換回路の回路図である。
【図7】A/D変換回路中の可変容量積分回路の詳細な回路図である。
【図8】本実施形態に係る光検出装置の動作を説明するためのタイミングチャートである。
【図9】A/D変換回路の動作を説明する図である。
【図10】他の実施形態に係る光検出装置の差分演算回路の回路図である。
【符号の説明】
PD…フォトダイオード(受光素子)、10…積分回路、21…第1のCDS回路、22…第2のCDS回路、30…差分演算回路、40…ホールド回路、200…最大値検出回路、300…タイミング制御回路、400…A/D変換回路、500…シフトレジスタ。
Claims (4)
- 受光した光の光量に応じた電流信号を出力する受光素子と、
前記受光素子から出力された電流信号に応じて電荷を蓄積して、その蓄積された電荷の量に応じた電圧信号を出力する積分回路と、
前記積分回路から出力される電圧信号を入力する入力端と出力端との間に順に設けられた第1の結合容量素子および第1の増幅器と、前記第1の増幅器の入出力間に並列的に設けられた第1の積分容量素子と、前記第1の積分容量素子に前記電圧信号の変化量に応じた電荷量を蓄積させる第1のスイッチ手段と、を有する第1のCDS回路と、
前記積分回路から出力される電圧信号を入力する入力端と出力端との間に順に設けられた第2の結合容量素子および第2の増幅器と、前記第1の積分容量素子の容量値と等しい容量値を有し前記第2の増幅器の入出力間に並列的に設けられた第2の積分容量素子と、前記第2の積分容量素子に前記電圧信号の変化量に応じた電荷量を蓄積させる第2のスイッチ手段と、を有する第2のCDS回路と、
前記第1のCDS回路の前記第1の積分容量素子および前記第2のCDS回路の前記第2の積分容量素子それぞれに蓄積されている電荷量の差分を求め、その差分に応じた電圧信号を出力する差分演算回路と、
を備えることを特徴とする光検出装置。 - 前記積分回路、前記第1のCDS回路、前記第2のCDS回路および前記差分演算回路それぞれの動作を制御するタイミング制御回路を更に備え、被写体に向けてスポット光を投光する投光手段とともに用いられる光検出装置であって、
前記タイミング制御回路は、
前記投光手段により前記被写体に前記スポット光が投光されている第1の期間に、前記受光素子が当該スポット光成分および背景光成分を受光したときに前記積分回路が出力した電圧信号の変化量に基づいて第1の電荷量を前記第1のCDS回路の第1の積分容量素子に蓄積させ、
前記投光手段により前記被写体に前記スポット光が投光されていない第2の期間に、前記受光素子が前記背景光成分を受光したときに前記積分回路が出力した電圧信号の変化量に基づいて第2の電荷量を前記第2のCDS回路の第2の積分容量素子に蓄積させ、
前記第1および前記第2の期間の後の第3の期間に、前記第1のCDS回路の前記第1の積分容量素子および前記第2のCDS回路の前記第2の積分容量素子それぞれに蓄積されている電荷量の差分を前記差分演算回路に演算させて、その差分に応じた電圧信号を前記差分演算回路から出力させる、
ことを特徴とする請求項1記載の光検出装置。 - 前記受光素子、前記積分回路、前記第1のCDS回路、第2のCDS回路および前記差分演算回路をN組(N≧2)備え、
N個の前記差分演算回路それぞれに対応して設けられ、各差分演算回路から出力される電圧信号を保持して出力するN個のホールド回路と、
N個の前記ホールド回路それぞれから出力される電圧信号を順次に入力し、その電圧信号をデジタル信号に変換して、そのデジタル信号を出力するA/D変換回路と、
を更に備えることを特徴とする請求項1記載の光検出装置。 - N個の前記差分演算回路または前記ホールド回路それぞれから出力される電圧信号の最大値を検出する最大値検出回路を更に備え、
前記A/D変換回路は前記最大値検出回路により検出された最大値に基づいてA/D変換レンジを設定する、
ことを特徴とする請求項3記載の光検出装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20350299A JP4119052B2 (ja) | 1999-07-16 | 1999-07-16 | 光検出装置 |
AU58537/00A AU5853700A (en) | 1999-07-16 | 2000-07-17 | Photodetector |
DE60014148T DE60014148T2 (de) | 1999-07-16 | 2000-07-17 | Photodetektor |
EP00944435A EP1229593B1 (en) | 1999-07-16 | 2000-07-17 | Photodetector |
PCT/JP2000/004786 WO2001006573A1 (fr) | 1999-07-16 | 2000-07-17 | Photodetecteur |
US10/044,988 US6642501B2 (en) | 1999-07-16 | 2002-01-15 | Photo-detecting apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20350299A JP4119052B2 (ja) | 1999-07-16 | 1999-07-16 | 光検出装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001036128A JP2001036128A (ja) | 2001-02-09 |
JP2001036128A5 JP2001036128A5 (ja) | 2006-08-31 |
JP4119052B2 true JP4119052B2 (ja) | 2008-07-16 |
Family
ID=16475228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20350299A Expired - Fee Related JP4119052B2 (ja) | 1999-07-16 | 1999-07-16 | 光検出装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6642501B2 (ja) |
EP (1) | EP1229593B1 (ja) |
JP (1) | JP4119052B2 (ja) |
AU (1) | AU5853700A (ja) |
DE (1) | DE60014148T2 (ja) |
WO (1) | WO2001006573A1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69935167T2 (de) * | 1999-04-13 | 2007-11-22 | Hamamatsu Photonics K.K., Hamamatsu | Bildgerät |
JP4119052B2 (ja) * | 1999-07-16 | 2008-07-16 | 浜松ホトニクス株式会社 | 光検出装置 |
DE60024641T2 (de) * | 1999-08-05 | 2006-08-17 | Hamamatsu Photonics K.K., Hamamatsu | Halbleiterbildaufnahme- und abstandsermittlungsvorrichtung |
JP4724313B2 (ja) * | 2001-05-18 | 2011-07-13 | キヤノン株式会社 | 撮像装置、放射線撮像装置及びそれを用いた放射線撮像システム |
WO2003049190A1 (en) * | 2001-12-05 | 2003-06-12 | Hamamatsu Photonics K.K. | Light detection device, imaging device and distant image acquisition device |
US6849845B2 (en) * | 2002-02-13 | 2005-02-01 | Em Microelectronic-Marin Sa | Low power integrating circuit for use with a photodetector and optical sensor including such an integrating circuit |
JP2003279410A (ja) * | 2002-03-26 | 2003-10-02 | Communication Research Laboratory | 光検出装置 |
IL165336A0 (en) * | 2002-06-27 | 2006-01-15 | Qualcomm Inc | Filtering applicable to digital to analog converter systems |
JP4293588B2 (ja) * | 2002-12-16 | 2009-07-08 | 浜松ホトニクス株式会社 | 光検出装置 |
JP2004200794A (ja) * | 2002-12-16 | 2004-07-15 | Hamamatsu Photonics Kk | 光検出装置 |
JP2005218052A (ja) | 2004-02-02 | 2005-08-11 | Hamamatsu Photonics Kk | 光検出装置 |
JP4499442B2 (ja) * | 2004-02-10 | 2010-07-07 | 浜松ホトニクス株式会社 | 積分回路および光検出装置 |
JP4440680B2 (ja) | 2004-03-18 | 2010-03-24 | 浜松ホトニクス株式会社 | 光検出装置 |
KR100674957B1 (ko) * | 2005-02-23 | 2007-01-26 | 삼성전자주식회사 | 임의의 서브-샘플링 레이트로 아날로그 신호를 평균화하여서브-샘플링하는 고체 촬상 소자 및 그 구동 방법 |
CN101312681B (zh) * | 2005-11-21 | 2011-01-12 | 皇家飞利浦电子股份有限公司 | 检测模块 |
JP2008042828A (ja) * | 2006-08-10 | 2008-02-21 | Matsushita Electric Ind Co Ltd | 固体撮像素子及びその駆動方法。 |
US8044899B2 (en) * | 2007-06-27 | 2011-10-25 | Hong Kong Applied Science and Technology Research Institute Company Limited | Methods and apparatus for backlight calibration |
DE102008018718B4 (de) * | 2008-04-14 | 2010-02-25 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Optischer Abstandsmesser und Verfahren zur optischen Abstandsmessung |
JP5340643B2 (ja) * | 2008-06-03 | 2013-11-13 | オリンパス株式会社 | 固体撮像装置 |
DE102009015586A1 (de) | 2009-03-30 | 2010-10-14 | Perkinelmer Optoelectronics Gmbh & Co.Kg | Sensorausleseschaltung, Sensor und Verfahren zum Auslesen eines Sensorelements |
WO2011117162A1 (en) * | 2010-03-25 | 2011-09-29 | Iee International Electronics & Engineering S.A. | Optoelectronic sensor and method for detecting impinging-light attribute |
JP5028545B2 (ja) * | 2012-01-16 | 2012-09-19 | キヤノン株式会社 | 撮像装置、放射線撮像装置及びそれを用いた放射線撮像システム |
EP2924979B1 (en) * | 2014-03-25 | 2023-01-18 | IMEC vzw | Improvements in or relating to imaging sensors |
KR102656419B1 (ko) | 2017-07-21 | 2024-04-11 | 에꼴 뽈리떼끄닉 뻬데랄 드 로잔느 (으뻬에프엘) | 건강 모니터링 장치 |
CN112840639A (zh) * | 2018-10-11 | 2021-05-25 | 株式会社半导体能源研究所 | 摄像装置及电子设备 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4298259A (en) * | 1979-08-27 | 1981-11-03 | Asaki Kogaku Kogyo Kabushiki Kaisha | Focus detecting device for photographic camera |
JPS61121581A (ja) * | 1984-11-16 | 1986-06-09 | Matsushita Electronics Corp | 固体撮像装置の駆動方法 |
JPS6390852A (ja) * | 1986-10-03 | 1988-04-21 | Nec Corp | 電荷結合素子の出力回路 |
JP3053297B2 (ja) * | 1992-07-16 | 2000-06-19 | 株式会社日立製作所 | 光応用電流検出器 |
GB2269506B (en) * | 1992-08-07 | 1996-02-07 | Gec Ferranti Defence Syst | Integrated-circuit image sensor |
JP2738899B2 (ja) | 1993-03-19 | 1998-04-08 | 浜松ホトニクス株式会社 | 固体撮像装置 |
JP3774499B2 (ja) * | 1996-01-24 | 2006-05-17 | キヤノン株式会社 | 光電変換装置 |
JP3817294B2 (ja) | 1996-04-01 | 2006-09-06 | 浜松ホトニクス株式会社 | 固体撮像装置 |
JP3798462B2 (ja) * | 1996-04-01 | 2006-07-19 | 浜松ホトニクス株式会社 | 固体撮像装置 |
US5892540A (en) * | 1996-06-13 | 1999-04-06 | Rockwell International Corporation | Low noise amplifier for passive pixel CMOS imager |
JP4390881B2 (ja) * | 1998-12-02 | 2009-12-24 | 浜松ホトニクス株式会社 | 光検出装置 |
US6222175B1 (en) * | 1998-03-10 | 2001-04-24 | Photobit Corporation | Charge-domain analog readout for an image sensor |
JP4463428B2 (ja) * | 1999-01-29 | 2010-05-19 | 浜松ホトニクス株式会社 | 受光装置 |
JP4358351B2 (ja) * | 1999-04-27 | 2009-11-04 | 浜松ホトニクス株式会社 | 光検出装置 |
JP4119052B2 (ja) * | 1999-07-16 | 2008-07-16 | 浜松ホトニクス株式会社 | 光検出装置 |
DE60024641T2 (de) * | 1999-08-05 | 2006-08-17 | Hamamatsu Photonics K.K., Hamamatsu | Halbleiterbildaufnahme- und abstandsermittlungsvorrichtung |
-
1999
- 1999-07-16 JP JP20350299A patent/JP4119052B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-17 WO PCT/JP2000/004786 patent/WO2001006573A1/ja active IP Right Grant
- 2000-07-17 EP EP00944435A patent/EP1229593B1/en not_active Expired - Lifetime
- 2000-07-17 DE DE60014148T patent/DE60014148T2/de not_active Expired - Lifetime
- 2000-07-17 AU AU58537/00A patent/AU5853700A/en not_active Abandoned
-
2002
- 2002-01-15 US US10/044,988 patent/US6642501B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1229593A1 (en) | 2002-08-07 |
US20020060284A1 (en) | 2002-05-23 |
DE60014148T2 (de) | 2005-10-06 |
DE60014148D1 (de) | 2004-10-28 |
US6642501B2 (en) | 2003-11-04 |
EP1229593B1 (en) | 2004-09-22 |
JP2001036128A (ja) | 2001-02-09 |
AU5853700A (en) | 2001-02-05 |
EP1229593A4 (en) | 2002-11-27 |
WO2001006573A1 (fr) | 2001-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4119052B2 (ja) | 光検出装置 | |
JP4358351B2 (ja) | 光検出装置 | |
JP4463457B2 (ja) | 固体撮像装置及び測距装置 | |
JP4463428B2 (ja) | 受光装置 | |
JP2771879B2 (ja) | フォトダイオードアレイのノイズ低減装置 | |
JP4837501B2 (ja) | Ad変換回路および光検出装置 | |
JP2001008101A (ja) | アクティブピクセルセンサ | |
JP4550957B2 (ja) | 光検出装置 | |
JP2010182738A (ja) | 信号処理装置および光検出装置 | |
JP4722332B2 (ja) | 光検出装置 | |
JP2004325409A (ja) | I/f変換装置および光検出装置 | |
EP1195576A1 (en) | Optical position detector and rangefinder | |
JP4390881B2 (ja) | 光検出装置 | |
US6498346B1 (en) | Large dynamic range focal plane array | |
CN113228623B (zh) | 超高动态范围cmos传感器 | |
US20230024990A1 (en) | Continuously integrating digital pixel imager | |
JPH06273230A (ja) | 光検出装置 | |
JP5542504B2 (ja) | 信号処理装置および光検出装置 | |
JPH05244411A (ja) | 光センサアレイの信号変換装置 | |
JP2001108521A (ja) | 光検出装置 | |
WO2005109864A1 (ja) | センサ装置 | |
JP2010288196A (ja) | 信号処理装置および光検出装置 | |
JP2004072542A (ja) | 光センサ | |
JP2005229222A (ja) | 積分回路および光検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060713 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080424 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |