JP4722332B2 - 光検出装置 - Google Patents
光検出装置 Download PDFInfo
- Publication number
- JP4722332B2 JP4722332B2 JP2001183482A JP2001183482A JP4722332B2 JP 4722332 B2 JP4722332 B2 JP 4722332B2 JP 2001183482 A JP2001183482 A JP 2001183482A JP 2001183482 A JP2001183482 A JP 2001183482A JP 4722332 B2 JP4722332 B2 JP 4722332B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- voltage value
- reference voltage
- capacitance
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 55
- 230000010354 integration Effects 0.000 claims description 50
- 239000003990 capacitor Substances 0.000 claims description 20
- 238000001514 detection method Methods 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000006835 compression Effects 0.000 description 5
- 238000007906 compression Methods 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
- G01J1/46—Electric circuits using a capacitor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/741—Circuitry for compensating brightness variation in the scene by increasing the dynamic range of the image compared to the dynamic range of the electronic image sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Analogue/Digital Conversion (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アナログ値をデジタル値に変換するＡ／Ｄ変換回路を含む光検出装置に関するものである。
【０００２】
【従来の技術】
光検出装置は、１または複数の光検出素子を有しており、各光検出素子が出力した電荷を積分回路により積分し、その積分結果である電圧値を出力する。また、光検出装置によっては、アナログ値である上記電圧値をデジタル値に変換（Ａ／Ｄ変換）して、このデジタル値を出力するものもある。もし、このＡ／Ｄ変換の際に電圧値が所定値を越える場合には、その電圧値に基づいてＡ／Ｄ変換され出力されるデジタル値は、その所定値に対応する値となって飽和し、その結果、正確な光検出ができないという問題点がある。従来では、上記電圧値の予想される最大値またはそれ以上の値を上記所定値として設定することにより、上記のような飽和が起こらないようにしていた。
【０００３】
一方、飽和することなくＡ／Ｄ変換することができるアナログ値の数値範囲（すなわちダイナミックレンジ）を拡大することが要求されており、そのための提案がなされている。例えば、対数圧縮の技術を用いてダイナミックレンジを拡げる技術が知られている。この対数圧縮の技術では、フォトダイオード（光検出素子）とＭＯＳトランジスタとを接続して、両者の間の接続点の電位をＶとし、フォトダイオードからＭＯＳトランジスタへ流れる電流をＩとしたときに、Ｉ＝Ａ・exp（ｑ(Ｖ−Ｖth)／ｋＴ）なる関係式が成り立つことを利用している。ここで、Ａは比例係数であり、ｑは電子の電荷量であり、ＶthはＭＯＳトランジスタの閾電圧値であり、ｋはボルツマン定数であり、Ｔは絶対温度である。この関係式から判るように、入射光強度が小さい（すなわちＩが小さい）ときに入射光強度の変化による出力電圧Ｖの変化が大きく、入射光強度が大きい（すなわちＩが大きい）ときに入射光強度変化による出力電圧Ｖの変化は小さい。このようにすることでダイナミックレンジの拡大が図られている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の対数圧縮の技術では、上記関係式から判るようにＩ-Ｖ特性が温度Ｔに依存していることから、温度Ｔの変動によって画質が劣化するという問題がある。また、入射光強度が小さい（すなわちＩが小さい）ときに入射光強度の変化による出力電圧値Ｖの変化が大きいことから、暗電流も大きく増幅されて、その影響が出力電圧値Ｖに現れるので、この点でも画質が悪いという問題点があった。さらに、ＭＯＳトランジスタ毎に閾電圧値Ｖthが異なることから、この点でも画質が悪いという問題点があった。
【０００５】
本発明は、上記問題点を解消する為になされたものであり、画質が劣化することなくダイナミックレンジを拡大することができる光検出装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明に係る光検出装置は、(1) 入射光強度に応じた量の電荷を出力する光検出素子と、(2) アンプと積分容量部とが入力端子と出力端子との間に並列的に設けられ、積分容量部の容量値を第１〜第Ｋ（Ｋは２以上の整数）の容量値の何れかに切り替える容量値切替手段を有し、光検出素子から出力された電荷を入力端子より入力して、容量値切替手段により切り替えられた容量値を有する積分容量部に電荷を蓄積し、この蓄積した電荷の量に応じた電圧値を出力端子より出力する積分回路と、(3) 飽和することなくＡ／Ｄ変換が可能な入力電圧値の最大値を規定する参照電圧値を第１〜第Ｌ（Ｌは２以上の整数）の参照電圧値の何れかに切り替える参照電圧値切替手段を有し、積分回路の出力端子から出力された電圧値を入力して、参照電圧値切替手段により切り替えられて設定された参照電圧値に基づいて電圧値をＡ／Ｄ変換し、この電圧値に応じたデジタル値を出力するＡ／Ｄ変換回路と、を備えることを特徴とする。
【０００７】
この光検出装置によれば、光検出素子に入射した光の強度に応じた量の電荷は、光検出素子より出力されて積分回路に入力し、積分回路の積分容量部に蓄積される。積分容量部に蓄積された電荷の量に応じた電圧値が積分回路より出力され、この電圧値はＡ／Ｄ変換回路によりＡ／Ｄ変換される。そして、この電圧値に応じたデジタル値がＡ／Ｄ変換回路より出力される。入射光強度が大きいときには、積分回路の積分容量部の容量値は容量値切替手段により第１〜第Ｋの容量値のうち大きい値に切り替えられ、また、Ａ／Ｄ変換回路のＡ／Ｄ変換の際に用いられる参照電圧値は参照電圧値切替手段により第１〜第Ｌの参照電圧値のうち大きい値に切り替えられることで、飽和することなく入射光強度が検出される。一方、入射光強度が小さいときには、積分回路の積分容量部の容量値は容量値切替手段により第１〜第Ｋの容量値のうち小さい値に切り替えられ、また、Ａ／Ｄ変換回路のＡ／Ｄ変換の際に用いられる参照電圧値は参照電圧値切替手段により第１〜第Ｌの参照電圧値のうち小さい値に切り替えられることで、暗電流の影響が抑制されて、入射光強度が高感度に検出される。
【０００８】
また、本発明に係る光検出装置は、第１〜第Ｋの容量値のうちの第ｋの容量値をＣｆkと表したときに Ｃｆ1＞Ｃｆ2＞…＞Ｃｆk＞…＞ＣｆK-1＞ＣｆK であり、第１〜第Ｌの参照電圧値のうちの第ｌの参照電圧値をＶref,lと表したときに Ｖref,1＞Ｖref,2＞…＞Ｖref,l＞…＞Ｖref,L-1＞Ｖref,L であるのが好適である。そして、本発明に係る光検出装置は、(1) 第１〜第Ｋの記憶領域とこれらの何れかに切り替える記憶領域切替手段とを有し、第１〜第Ｋの記憶領域のうちの記憶領域切替手段により切り替えられて選択された何れかの記憶領域に、Ａ／Ｄ変換回路から出力されたデジタル値を記憶する記憶部と、(2) 積分回路の容量値切替手段、Ａ／Ｄ変換回路の参照電圧値切替手段および記憶部の記憶領域切替手段それぞれを制御して、積分回路の積分容量部の容量値を第ｋの容量値Ｃｆkとし、Ａ／Ｄ変換回路の参照電圧値を第ｌの参照電圧値Ｖref,lとして、Ａ／Ｄ変換回路から出力されたデジタル値を第ｋの記憶領域に記憶させる制御手段と、を更に備えるのが好適である。
【０００９】
この場合には、制御手段による制御の下に、積分回路の積分容量部の容量値が第ｋの容量値Ｃｆkとされ、また、Ａ／Ｄ変換回路の参照電圧値が第ｌの参照電圧値Ｖref,lとされて、そのときに、Ａ／Ｄ変換回路から出力されたデジタル値は記憶部の第ｋの記憶領域に記憶される（ｋ＝１〜Ｋ）。そして、記憶部のＫ個の記憶領域それぞれに記憶されたデジタル値に基づいて、光検出素子が受光した光の強度は、強度が大きくても飽和することなく検出され、また、強度が小さくでも高感度に検出される。
【００１０】
また、本発明に係る光検出装置は、光検出素子が複数設けられてＭ行Ｎ列（Ｍ≧２，Ｎ≧２）に２次元配列され、この２次元配列された光検出素子の列毎に積分回路およびＡ／Ｄ変換回路それぞれが設けられているのが好適である。
【００１１】
この場合には、Ｍ行Ｎ列に２次元配列された複数の光検出素子により光学像が撮像される。このとき、積分回路の積分容量部の容量値およびＡ／Ｄ変換回路の参照電圧値それぞれが画素毎に適切に設定されることで、撮像された光学像の各画素の光強度は、強度が大きくても飽和することなく検出され、また、強度が小さくでも高感度に検出される。
【００１２】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１３】
図１は、本実施形態に係る光検出装置１の概略構成図である。この光検出装置１は、Ｎ個（Ｎは２以上の整数）のユニット１００1〜１００N、記憶部２００および制御回路３００を備える。各ユニット１００n（ｎは１以上Ｎ以下の任意の整数）は、Ｍ組（Ｍは２以上の整数）のフォトダイオード（光検出素子）ＰＤおよびスイッチ素子ＳＷ、積分回路１０、Ａ／Ｄ変換回路２０ならびにスイッチ素子ＳＷ１を備える。各フォトダイオードＰＤは、アノード端子が接地されており、カソード端子がスイッチ素子ＳＷを介して積分回路１０に接続されている。各フォトダイオードＰＤは、対応するスイッチ素子ＳＷが閉じると、入射光強度に応じた量の電荷を積分回路１０へ出力する。
【００１４】
図２は、本実施形態に係る光検出装置１の積分回路１０の回路図である。各ユニット１００nの積分回路１０は、アンプＡ10、容量素子Ｃｆ1〜Ｃｆ3およびスイッチ素子ＳＷ10〜ＳＷ13を有する。アンプＡ10は、非反転入力端子に基準電圧値Ｖinp1を入力し、反転入力端子がスイッチ素子ＳＷを介してフォトダイオードＰＤのカソード端子に接続されている。スイッチ素子ＳＷ10、互いに直列接続された容量素子Ｃｆ1およびスイッチ素子ＳＷ11、互いに直列接続された容量素子Ｃｆ2およびスイッチ素子ＳＷ12、ならびに、互いに直列接続された容量素子Ｃｆ3およびスイッチ素子ＳＷ13は、アンプＡ10の反転入力端子と出力端子との間に並列的に設けられている。
【００１５】
スイッチ素子ＳＷ10〜ＳＷ13それぞれは、制御回路３００により開閉動作が制御される。容量素子Ｃｆ1〜Ｃｆ3それぞれの容量値は互いに異なり、容量素子Ｃｆ1の容量値をＣｆ1の如く表記すれば、
【００１６】
【数１】
なる関係式を満たす。
【００１７】
容量素子Ｃｆ1〜Ｃｆ3は、容量値が可変である積分容量部を構成する要素である。また、スイッチ素子ＳＷ11〜ＳＷ13は、この積分容量部の容量値を何れかの値に切り替える容量値切替手段として作用する。すなわち、スイッチ素子ＳＷ11〜ＳＷ13のうちスイッチ素子ＳＷ11のみが閉じていれば、積分容量部の容量値は、容量素子Ｃｆ1の容量値Ｃｆ1と等しい。スイッチ素子ＳＷ12のみが閉じていれば、積分容量部の容量値は容量素子Ｃｆ2の容量値と等しい。また、スイッチ素子ＳＷ13のみが閉じていれば、積分容量部の容量値は容量素子Ｃｆ3の容量値と等しい。積分回路１０は、フォトダイオードＰＤから出力された電荷を入力し、容量値Ｃｆ1〜Ｃｆ3のうちの何れかの容量値を有する積分容量部に電荷を蓄積して、この蓄積した電荷の量に応じた値の積分電圧を出力端子より出力する。スイッチ素子ＳＷ10は、閉じることにより、容量素子Ｃｆ1〜Ｃｆ3に蓄積されていた電荷を放電して、積分回路１０の出力レベルをリセットする。
【００１８】
図３は、本実施形態に係る光検出装置１のＡ／Ｄ変換回路２０の回路図である。各ユニット１００nのＡ／Ｄ変換回路２０は、結合容量素子Ｃ201、帰還容量素子Ｃ202、スイッチ素子ＳＷ202、アンプ２０１、比較部２０２、容量制御部２０３および可変容量部２４０を有する。
【００１９】
アンプ２０１は、積分回路１０から出力された積分電圧（アナログ値）を、結合容量素子Ｃ201を介して反転入力端子に入力し、基準電圧値Ｖcomを非反転入力端子に入力する。帰還容量素子Ｃ202は、アンプ２０１の反転入力端子と出力端子との間に設けられ、入力した電圧値に応じて電荷を蓄える。スイッチ素子ＳＷ202は、アンプ２０１の反転入力端子と出力端子との間に設けられ、開いているときには帰還容量素子Ｃ202に電荷の蓄積を行わせ、閉じているときには帰還容量素子Ｃ202における電荷蓄積をリセットする。そして、アンプ２０１は、帰還容量素子Ｃ202に蓄積された電荷量に応じた電圧値を、出力端子より比較部２０２へ出力する。比較回路２０２は、アンプ２０１から出力された電圧値を反転入力端子に入力し、基準電圧値Ｖcomを非反転入力端子に入力し、これら２つの入力の値を大小比較して、この比較結果を示す信号を容量制御部２０３へ出力する。
【００２０】
可変容量部２４０は、４つの容量素子Ｃ241〜Ｃ244および４つのスイッチ素子ＳＷ241〜ＳＷ244（電圧値切替手段）を含む。容量素子Ｃ241は、一端がアンプ２０１の反転入力端子に接続され、他端がスイッチ素子ＳＷ241を介して参照電圧値Ｖref1，Ｖref2およびＶref3ならびに基準電圧値Ｖcomの何れかに接続される。容量素子Ｃ242は、一端がアンプ２０１の反転入力端子に接続され、他端がスイッチ素子ＳＷ242を介して参照電圧値Ｖref1，Ｖref2およびＶref3ならびに基準電圧値Ｖcomの何れかに接続される。容量素子Ｃ243は、一端がアンプ２０１の反転入力端子に接続され、他端がスイッチ素子ＳＷ243を介して参照電圧値Ｖref1，Ｖref2およびＶref3ならびに基準電圧値Ｖcomの何れかに接続される。また、容量素子Ｃ244は、一端がアンプ２０１の反転入力端子に接続され、他端がスイッチ素子ＳＷ244を介して参照電圧値Ｖref1，Ｖref2およびＶref3ならびに基準電圧値Ｖcomの何れかに接続される。
【００２１】
可変容量部２４０に含まれる各容量素子、結合容量素子Ｃ201、帰還容量素子Ｃ202それぞれの容量値は、
【００２２】
【数２】
なる関係式を満たす。ここで、Ｃは或る一定容量値である。また、可変容量部２４０に供給される参照電圧値Ｖref1，Ｖref2およびＶref3ならびに基準電圧値Ｖcomそれぞれは、
【００２３】
【数３】
なる関係式を満たす。なお、基準電圧値Ｖcomは一般には接地電位とされるので、以降ではＶcom＝０とする。このとき、上記(3)式は、
【００２４】
【数４】
なる関係式で表される。これら参照電圧値Ｖref1，Ｖref2およびＶref3それぞれは、例えば抵抗分割回路（図示せず）より供給される。
【００２５】
容量制御部２０３およびスイッチ素子ＳＷ241〜ＳＷ244は、Ａ／Ｄ変換の際に用いられる参照電圧値をＶref1，Ｖref2およびＶref3の何れかに切り替える参照電圧値切替手段として作用し、制御回路３００により制御される。また、容量制御部２０３は、これらの４個のスイッチ素子それぞれにおける切替状況を記憶しており、この切替状況および比較部２０２から出力された信号に基づいて、４ビットのデジタル値を出力する。このＡ／Ｄ変換回路２０は、積分回路１０の出力端子から出力された積分電圧を入力して、参照電圧値切替手段により切り替えられて設定された参照電圧値（Ｖref1，Ｖref2およびＶref3の何れか）に基づいて電圧値をＡ／Ｄ変換し、デジタル値を出力する。
【００２６】
記憶部２００は、図１に示されるように、第１の記憶領域２１１、第２の記憶領域２１２、第３の記憶領域２１３および記憶領域切替手段２２０を備える。記憶領域切替手段２２０は、第１の記憶領域２１１、第２の記憶領域２１２および第３の記憶領域２１３の何れかを選択して、各ユニット１００nのＡ／Ｄ変換回路２０からスイッチ素子ＳＷ１を介して出力されたデジタル値を、その選択した記憶領域に記憶させる。
【００２７】
制御回路３００は、各ユニット１００nの積分回路１０の容量値切替手段、Ａ／Ｄ変換回路２０の参照電圧値切替手段、および、スイッチ素子ＳＷ１それぞれを制御するとともに、記憶部２００の記憶領域切替手段２２０を制御する。具体的には、制御回路３００は、積分回路１０のスイッチ素子ＳＷ11〜ＳＷ13のうちスイッチ素子ＳＷ1kのみを閉じて積分容量部の容量値をＣｆkとし、Ａ／Ｄ変換回路２０における参照電圧値をＶref,kに設定して、このとき、Ａ／Ｄ変換回路２０から出力されたデジタル値を第ｋの記憶領域２１ｋに記憶させる。
【００２８】
次に、本実施形態に係る光検出装置１の動作について説明する。光検出装置１の一連の動作は４つの段階に区分される。
【００２９】
第１段階では、制御回路３００により制御されて、各ユニット１００nの積分回路１０では、スイッチ素子ＳＷ11〜ＳＷ13のうちスイッチ素子ＳＷ11のみが閉じて積分容量部の容量値がＣｆ1とされ、スイッチ素子ＳＷ10が一旦閉じて積分回路１０の出力レベルがリセットされ、その後、スイッチ素子ＳＷ10が開く。また、制御回路３００により制御されて、各ユニット１００nのＡ／Ｄ変換回路２０では、スイッチ素子ＳＷ202が一旦閉じて帰還容量素子Ｃ202が放電され、その後、スイッチ素子ＳＷ202が開く。Ａ／Ｄ変換回路２０のスイッチ素子ＳＷ241〜ＳＷ244それぞれは、当初は基準電圧値Ｖcomの方に切り替えられている。また、制御回路３００により制御されて、Ａ／Ｄ変換回路２０における参照電圧値がＶref1に設定され、記憶部２００の記憶領域切替手段２２０により第１の記憶領域２１１が選択される。
【００３０】
各ユニット１００nにおいて、光が入射したフォトダイオードＰＤからスイッチ素子ＳＷを介して出力された電荷は、積分回路１０に入力して容量素子Ｃｆ1に蓄積され、その蓄積された電荷の量Ｑ0に応じた電圧値Ｖin（＝Ｑ0／Ｃｆ1）が積分回路１０より出力される。積分回路１０より出力された電圧値Ｖinは、Ａ／Ｄ変換回路２０に入力する。Ａ／Ｄ変換回路２０では、積分回路１０から出力された電圧値Ｖinに応じた量の電荷が帰還容量素子Ｃ202に蓄積される。ここで、帰還容量素子Ｃ202に蓄積される電荷の量Ｑは、
【００３１】
【数５】
なる式で表される。
【００３２】
その後、実際のＡ／Ｄ変換処理が開始される。可変容量部２４０に含まれる４つのスイッチ素子ＳＷ241〜ＳＷ244それぞれは、参照電圧値Ｖref1と基準電圧値Ｖcomとの間で切替動作が行われる。先ず、４つの容量素子Ｃ241〜Ｃ244のうち最も容量値が大きい容量素子Ｃ241に対応するスイッチ素子ＳＷ241が参照電圧値Ｖref1の方に切り替わる。これにより、帰還容量素子Ｃ202に蓄積されていた電荷Ｑ（上記(5)式）のうち、
【００３３】
【数６】
なる式で表される電荷量Ｑ241が容量素子Ｃ241に移動し、
【００３４】
【数７】
なる式で表される電荷量Ｑ202が帰還容量素子Ｃ202に残る。
【００３５】
そして、アンプ２０１より電圧値（Ｖin−Ｖref1／２）が出力される。比較部２０２により、アンプ２０１より反転入力端子に入力する電圧値（Ｖin−Ｖref1／２）と、非反転入力端子に入力する基準電圧値Ｖcom（＝０）とが、大小比較されて、電圧値（Ｖin−Ｖref1／２）の符号が判定される。この結果は、容量制御部２０３に入力され、出力すべき最上位ビットＤ3の値として記憶される。すなわち、電圧値（Ｖin−Ｖref1／２）が正であればＤ3＝１とされ、そうでなければＤ3＝０とされる。
【００３６】
もし、電圧値（Ｖin−Ｖref1／２）が正であれば、次に容量値が大きい容量素子Ｃ242に対応するスイッチ素子ＳＷ242が参照電圧値Ｖref1の方に切り替わる。これにより、これまで帰還容量素子Ｃ202に蓄積されていた電荷Ｑ202（上記(7)式）のうち、
【００３７】
【数８】
なる式で表される電荷量Ｑ242が容量素子Ｃ242に移動し、
【００３８】
【数９】
なる式で表される電荷量Ｑ202が帰還容量素子Ｃ202に残る。
【００３９】
そして、アンプ２０１より電圧値（Ｖin−３Ｖref1／４）が出力される。比較部２０２により、アンプ２０１より反転入力端子に入力する電圧値（Ｖin−３Ｖref1／４）と、非反転入力端子に入力する基準電圧値Ｖcom（＝０）とが、大小比較されて、電圧値（Ｖin−３Ｖref1／４）の符号が判定される。この結果は、容量制御部２０３に入力され、出力すべきビットＤ2の値として記憶される。すなわち、電圧値（Ｖin−３Ｖref1／４）が正であればＤ2＝１とされ、そうでなければＤ2＝０とされる。
【００４０】
さらに、電圧値（Ｖin−３Ｖref1／４）が正であれば、その次に容量値が大きい容量素子Ｃ243に対応するスイッチ素子ＳＷ243が参照電圧値Ｖref1の方に切り替わる。これにより、これまで帰還容量素子Ｃ202に蓄積されていた電荷Ｑ202（上記(7)式）のうち、
【００４１】
【数１０】
なる式で表される電荷量Ｑ243が容量素子Ｃ243に移動し、
【００４２】
【数１１】
なる式で表される電荷量Ｑ202が帰還容量素子Ｃ202に残る。
【００４３】
そして、アンプ２０１より電圧値（Ｖin−７Ｖref1／８）が出力される。比較部２０２により、アンプ２０１より反転入力端子に入力する電圧値（Ｖin−７Ｖref1／８）と、非反転入力端子に入力する基準電圧値Ｖcom（＝０）とが、大小比較されて、電圧値（Ｖin−７Ｖref1／８）の符号が判定される。この結果は、容量制御部２０３に入力され、出力すべきビットＤ1の値として記憶される。すなわち、電圧値（Ｖin−７Ｖref1／８）が正であればＤ1＝１とされ、そうでなければＤ1＝０とされる。
【００４４】
逆に、最上位ビットＤ3の値の決定の際に電圧値（Ｖin−Ｖref1／２）が負であれば、スイッチ素子ＳＷ241が基準電圧値Ｖcomの方に戻って、電荷量Ｑ（上記(5)式）の全てが帰還容量素子Ｃ202に戻る。その後、次に容量値が大きい容量素子Ｃ242に対応するスイッチ素子ＳＷ242が参照電圧値Ｖref1の方に切り替わる。これにより、帰還容量素子Ｃ202に蓄積されていた電荷Ｑ（上記(5)式）のうち、
【００４５】
【数１２】
なる式で表される電荷量Ｑ242が容量素子Ｃ242に移動し、
【００４６】
【数１３】
なる式で表される電荷量Ｑ202が帰還容量素子Ｃ202に残る。
【００４７】
そして、アンプ２０１より電圧値（Ｖin−Ｖref1／４）が出力される。比較部２０２により、アンプ２０１より反転入力端子に入力する電圧値（Ｖin−Ｖref1／４）と、非反転入力端子に入力する基準電圧値Ｖcom（＝０）とが、大小比較されて、電圧値（Ｖin−Ｖref1／４）の符号が判定される。この結果は、容量制御部２０３に入力され、出力すべきビットＤ2の値として記憶される。すなわち、電圧値（Ｖin−Ｖref1／４）が正であればＤ2＝１とされ、そうでなければＤ2＝０とされる。
【００４８】
このようにして、可変容量部２４０に含まれる４つのスイッチ素子ＳＷ241〜ＳＷ244それぞれの切替状況が順次に決定され、ビットＤ3〜Ｄ0それぞれの値が順次に決定される。
【００４９】
以上までの動作は、Ｎ個のユニット１００1〜１００Nそれぞれで並列的に行われる。そして、各ユニット１００nのスイッチ素子ＳＷ１が順次に閉じて、各ユニット１００nのＡ／Ｄ変換回路２０から出力されたデジタル値（Ｄ3〜Ｄ0）は、記憶部２００の第１の記憶領域２１１に記憶される。また、各ユニット１００nのＭ個のフォトダイオードＰＤそれぞれについて同様に動作する。このようにして、第１段階では、積分回路１０の積分容量部の容量値がＣｆ1とされ、Ａ／Ｄ変換回路２０の参照電圧値がＶref1とされて、Ｍ行Ｎ列に配列されたフォトダイオードＰＤそれぞれの入射光強度に応じたデジタル値が記憶部２００の第１の記憶領域２１１に記憶される。
【００５０】
第１段階に続く第２段階では、以上の第１段階と略同様であるが、積分回路１０の積分容量部の容量値がＣｆ2とされ、Ａ／Ｄ変換回路２０の参照電圧値がＶr ef2とされて、Ｍ行Ｎ列に配列されたフォトダイオードＰＤそれぞれの入射光強度に応じたデジタル値が記憶部２００の第２の記憶領域２１２に記憶される点で相違する。また、第２段階に続く第３段階でも、以上の第１段階と略同様であるが、積分回路１０の積分容量部の容量値がＣｆ3とされ、Ａ／Ｄ変換回路２０の参照電圧値がＶref3とされて、Ｍ行Ｎ列に配列されたフォトダイオードＰＤそれぞれの入射光強度に応じたデジタル値が記憶部２００の第３の記憶領域２１３に記憶される点で相違する。
【００５１】
第３段階まで終了した時点で、記憶部２００の第１の記憶領域２１１、第２の記憶領域２１２および第３の記憶領域２１３それぞれに記憶されているデジタル値は何れも４ビットデータである。ただし、積分回路１０の積分容量部の容量値が各段階で相違し、Ａ／Ｄ変換回路２０の参照電圧値も各段階で相違していることから、各記憶領域に記憶されているデジタル値は相違する。
【００５２】
例えば、Ａ／Ｄ変換回路２０における各参照電圧値が上記(4)式の関係式を満たし、積分回路１０の各容量素子の容量値が
【００５３】
【数１４】
なる関係式を満たすとすれば、第１の記憶領域２１１に記憶されているデジタル値は、第２の記憶領域２１２に記憶されているデジタル値より４ビット分だけ上位に位置するものである。また、第２の記憶領域２１２に記憶されているデジタル値は、第３の記憶領域２１３に記憶されているデジタル値より４ビット分だけ上位に位置するものである。ただし、第２の記憶領域２１２に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）のうち何れかのビットが値１であれば、第３の記憶領域２１３に記憶されている４ビットデジタル値が飽和している。また、第１の記憶領域２１１に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）のうち何れかのビットが値１であれば、第２の記憶領域２１２および第３の記憶領域２１３それぞれに記憶されている４ビットデジタル値が飽和している。
【００５４】
そこで、第３段階に続く第４段階では、Ｍ行Ｎ列に配置されたフォトダイオードの各々について、記憶部２００より出力される１２ビットデジタル値（Ｄ11〜Ｄ0）は、記憶部２００の第１の記憶領域２１１、第２の記憶領域２１２および第３の記憶領域２１３それぞれに記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）に応じて以下のように決定される。すなわち、第２の記憶領域２１２に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）のうち何れかのビットが値１であれば、第３の記憶領域２１３に記憶されている４ビットデジタル値の全てのビットの値が０とされる。次に、第１の記憶領域２１１に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）のうち何れかのビットが値１であれば、第２の記憶領域２１２に記憶されている４ビットデジタル値の全てのビットの値が０とされる。
【００５５】
そして、図４に示されるように、記憶部２００より出力される１２ビットデジタル値（Ｄ11〜Ｄ0）のうちの上位４ビット（Ｄ11〜Ｄ8）として、第１の記憶領域２１１に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）が出力される。記憶部２００より出力される１２ビットデジタル値（Ｄ11〜Ｄ0）のうちの中位４ビット（Ｄ7〜Ｄ4）として、第２の記憶領域２１２に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）が出力される。また、記憶部２００より出力される１２ビットデジタル値（Ｄ11〜Ｄ0）のうちの下位４ビット（Ｄ3〜Ｄ0）として、第３の記憶領域２１３に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）が出力される。
【００５６】
以上のように、本実施形態に係る光検出装置１は、光電流を電圧に変換し、さらにデジタル値に変換する過程において、常に、積分回路１０による電荷電圧変換作用を利用している。即ち、積分回路１０は、オープンループゲインが高いアンプＡ10とフィードバック容量素子とからなるもので、フィードバック容量値をＣｆとし、フィードバック容量素子に蓄積された電荷量をＱとすると、もしアンプＡ10のオープンループゲインが高ければ、常に、出力電圧Ｖｏｕｔ＝Ｑ／Ｃｆの関係が成り立つ。フィードバック容量素子は酸化膜等の絶縁物を挟み込んで製造されるため、温度依存性が全くない。このため、如何なる温度環境においても、Ｖｏｕｔ＝Ｑ／Ｃｆの関係は不変である。このように、最終的なデジタル変換値も、特性的に全く温度依存性を小さく抑える事が可能である。このことは、従来の技術の欄に述べた対数圧縮方式が温度特性に支配されるのとは対象的である。
【００５７】
また、従来の技術の欄に述べた対数圧縮方式においては、関係が非線形であるため、例えば、暗電流成分を不要に強調して増幅してしまう問題が有る。しかし、本実施形態においては、先に述べたチャージアンプの関係を常に利用しているため、光電流に対する最終デジタル出力値は、常に線形な関係にある。従ってこのような暗電流を不要に強調して増幅してしまう、という欠点は皆無である。
【００５８】
また、例えば、積分回路１０の各容量素子の容量値が、上記(14)式に替えて、
【００５９】
【数１５】
なる関係式を満たすものであってもよい。この場合には、第１の記憶領域２１１に記憶されているデジタル値は、第２の記憶領域２１２に記憶されているデジタル値より２ビット分だけ上位に位置するものである。また、第２の記憶領域２１２に記憶されているデジタル値は、第３の記憶領域２１３に記憶されているデジタル値より２ビット分だけ上位に位置するものである。そこで、第３段階に続く第４段階では、Ｍ行Ｎ列に配置されたフォトダイオードの各々について、記憶部２００の第１の記憶領域２１１、第２の記憶領域２１２および第３の記憶領域２１３それぞれに記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）に応じて、８ビットデジタル値（Ｄ7〜Ｄ0）が記憶部２００より出力される。
【００６０】
すなわち、第１の記憶領域２１１に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）のうちの上位２ビットＤ3，Ｄ2の何れかが値１であれば、図５（ａ）に示されるように、記憶部２００より出力される８ビットデジタル値（Ｄ7〜Ｄ0）のうちの上位４ビット（Ｄ7〜Ｄ4）として、第１の記憶領域２１１に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）が出力され、記憶部２００より出力される８ビットデジタル値（Ｄ7〜Ｄ0）のうちの残りのビットとして値０が出力される。
【００６１】
第１の記憶領域２１１に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）のうちの上位２ビットＤ3，Ｄ2の双方が値０であって、第２の記憶領域２１２に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）のうちの上位２ビットＤ3，Ｄ2の何れかが値１であれば、図５（ｂ）に示されるように、記憶部２００より出力される８ビットデジタル値（Ｄ7〜Ｄ0）のうちの中位４ビット（Ｄ5〜Ｄ2）として、第２の記憶領域２１２に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）が出力され、記憶部２００より出力される８ビットデジタル値（Ｄ7〜Ｄ0）のうちの残りのビットとして値０が出力される。
【００６２】
また、第１の記憶領域２１１に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）のうちの上位２ビットＤ3，Ｄ2の双方が値０であって、第２の記憶領域２１２に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）のうちの上位２ビットＤ3，Ｄ2の双方が値０であれば、図５（ｃ）に示されるように、記憶部２００より出力される８ビットデジタル値（Ｄ7〜Ｄ0）のうちの下位４ビット（Ｄ3〜Ｄ0）として、第３の記憶領域２１３に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）が出力され、記憶部２００より出力される８ビットデジタル値（Ｄ7〜Ｄ0）のうちの残りのビットとして値０が出力される。
【００６３】
このように、積分回路１０の各容量素子の容量値が上記(14)式を満たす場合と比較して、上記(15)式を満たす場合には、光検出装置１より出力されるデジタル値は、総ビット数が減少するものの、有効ビット数が常に３以上である点で好適である。
【００６４】
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。一般に、積分回路１０の積分容量部の容量値をＣｆ1〜ＣｆKの何れかに切り替えが可能であり、Ａ／Ｄ変換回路２０における参照電圧値がＶref,1〜Ｖref,Lの何れかに切り替えが可能であって、記憶部２００がＫ個の記憶領域を有していてよい（Ｋ，Ｌは２以上の整数）。また、Ｃｆ1＞Ｃｆ2＞…＞Ｃｆk＞…＞ＣｆK-1＞ＣｆKであって、Ｖref,1＞Ｖref,2＞…＞Ｖref,l＞…＞Ｖref,L-1＞Ｖref,L であるのが好適である。さらに、Ａ／Ｄ変換回路２０から出力されるデジタル値のビット数をＢとすると、
【００６５】
【数１６】
なる関係式が成り立つのが好適である。また、上記実施形態ではＡ／Ｄ変換回路２０から出力されるデジタル値のビット数Ｂを４としたが、これに限られるものではない。
【００６６】
【発明の効果】
以上、詳細に説明したとおり、本発明に係る光検出装置によれば、入射光強度が大きいときには、積分回路の積分容量部の容量値は容量値切替手段により第１〜第Ｋの容量値のうち大きい値に切り替えられ、また、Ａ／Ｄ変換回路のＡ／Ｄ変換の際に用いられる参照電圧値は参照電圧値切替手段により第１〜第Ｌの参照電圧値のうち大きい値に切り替えられることで、飽和することなく入射光強度が検出される。一方、入射光強度が小さいときには、積分回路の積分容量部の容量値は容量値切替手段により第１〜第Ｋの容量値のうち小さい値に切り替えられ、また、Ａ／Ｄ変換回路のＡ／Ｄ変換の際に用いられる参照電圧値は参照電圧値切替手段により第１〜第Ｌの参照電圧値のうち小さい値に切り替えられることで、暗電流の影響が抑制されて、入射光強度が高感度に検出される。したがって、本発明に係る光検出装置は、特性の温度依存性が小さいので、温度変動に因る画質の劣化が抑制され、また、入射光強度が小さいときにも、暗電流の増幅の影響が小さいので、この点でも画質の劣化が抑制される。このように、この光検出装置は、画質が劣化することなくダイナミックレンジを拡大することができる。
【図面の簡単な説明】
【図１】本実施形態に係る光検出装置１の概略構成図である。
【図２】本実施形態に係る光検出装置１の積分回路１０の回路図である。
【図３】本実施形態に係る光検出装置１のＡ／Ｄ変換回路２０の回路図である。
【図４】本実施形態に係る光検出装置１の記憶部２００から出力される１２ビットデジタル値を説明する図である。
【図５】本実施形態に係る光検出装置１の記憶部２００から出力される８ビットデジタル値を説明する図である。
【符号の説明】
１…光検出装置、１０…積分回路、２０…Ａ／Ｄ変換回路、２００…記憶部、３００…制御回路。
【発明の属する技術分野】
本発明は、アナログ値をデジタル値に変換するＡ／Ｄ変換回路を含む光検出装置に関するものである。
【０００２】
【従来の技術】
光検出装置は、１または複数の光検出素子を有しており、各光検出素子が出力した電荷を積分回路により積分し、その積分結果である電圧値を出力する。また、光検出装置によっては、アナログ値である上記電圧値をデジタル値に変換（Ａ／Ｄ変換）して、このデジタル値を出力するものもある。もし、このＡ／Ｄ変換の際に電圧値が所定値を越える場合には、その電圧値に基づいてＡ／Ｄ変換され出力されるデジタル値は、その所定値に対応する値となって飽和し、その結果、正確な光検出ができないという問題点がある。従来では、上記電圧値の予想される最大値またはそれ以上の値を上記所定値として設定することにより、上記のような飽和が起こらないようにしていた。
【０００３】
一方、飽和することなくＡ／Ｄ変換することができるアナログ値の数値範囲（すなわちダイナミックレンジ）を拡大することが要求されており、そのための提案がなされている。例えば、対数圧縮の技術を用いてダイナミックレンジを拡げる技術が知られている。この対数圧縮の技術では、フォトダイオード（光検出素子）とＭＯＳトランジスタとを接続して、両者の間の接続点の電位をＶとし、フォトダイオードからＭＯＳトランジスタへ流れる電流をＩとしたときに、Ｉ＝Ａ・exp（ｑ(Ｖ−Ｖth)／ｋＴ）なる関係式が成り立つことを利用している。ここで、Ａは比例係数であり、ｑは電子の電荷量であり、ＶthはＭＯＳトランジスタの閾電圧値であり、ｋはボルツマン定数であり、Ｔは絶対温度である。この関係式から判るように、入射光強度が小さい（すなわちＩが小さい）ときに入射光強度の変化による出力電圧Ｖの変化が大きく、入射光強度が大きい（すなわちＩが大きい）ときに入射光強度変化による出力電圧Ｖの変化は小さい。このようにすることでダイナミックレンジの拡大が図られている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の対数圧縮の技術では、上記関係式から判るようにＩ-Ｖ特性が温度Ｔに依存していることから、温度Ｔの変動によって画質が劣化するという問題がある。また、入射光強度が小さい（すなわちＩが小さい）ときに入射光強度の変化による出力電圧値Ｖの変化が大きいことから、暗電流も大きく増幅されて、その影響が出力電圧値Ｖに現れるので、この点でも画質が悪いという問題点があった。さらに、ＭＯＳトランジスタ毎に閾電圧値Ｖthが異なることから、この点でも画質が悪いという問題点があった。
【０００５】
本発明は、上記問題点を解消する為になされたものであり、画質が劣化することなくダイナミックレンジを拡大することができる光検出装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明に係る光検出装置は、(1) 入射光強度に応じた量の電荷を出力する光検出素子と、(2) アンプと積分容量部とが入力端子と出力端子との間に並列的に設けられ、積分容量部の容量値を第１〜第Ｋ（Ｋは２以上の整数）の容量値の何れかに切り替える容量値切替手段を有し、光検出素子から出力された電荷を入力端子より入力して、容量値切替手段により切り替えられた容量値を有する積分容量部に電荷を蓄積し、この蓄積した電荷の量に応じた電圧値を出力端子より出力する積分回路と、(3) 飽和することなくＡ／Ｄ変換が可能な入力電圧値の最大値を規定する参照電圧値を第１〜第Ｌ（Ｌは２以上の整数）の参照電圧値の何れかに切り替える参照電圧値切替手段を有し、積分回路の出力端子から出力された電圧値を入力して、参照電圧値切替手段により切り替えられて設定された参照電圧値に基づいて電圧値をＡ／Ｄ変換し、この電圧値に応じたデジタル値を出力するＡ／Ｄ変換回路と、を備えることを特徴とする。
【０００７】
この光検出装置によれば、光検出素子に入射した光の強度に応じた量の電荷は、光検出素子より出力されて積分回路に入力し、積分回路の積分容量部に蓄積される。積分容量部に蓄積された電荷の量に応じた電圧値が積分回路より出力され、この電圧値はＡ／Ｄ変換回路によりＡ／Ｄ変換される。そして、この電圧値に応じたデジタル値がＡ／Ｄ変換回路より出力される。入射光強度が大きいときには、積分回路の積分容量部の容量値は容量値切替手段により第１〜第Ｋの容量値のうち大きい値に切り替えられ、また、Ａ／Ｄ変換回路のＡ／Ｄ変換の際に用いられる参照電圧値は参照電圧値切替手段により第１〜第Ｌの参照電圧値のうち大きい値に切り替えられることで、飽和することなく入射光強度が検出される。一方、入射光強度が小さいときには、積分回路の積分容量部の容量値は容量値切替手段により第１〜第Ｋの容量値のうち小さい値に切り替えられ、また、Ａ／Ｄ変換回路のＡ／Ｄ変換の際に用いられる参照電圧値は参照電圧値切替手段により第１〜第Ｌの参照電圧値のうち小さい値に切り替えられることで、暗電流の影響が抑制されて、入射光強度が高感度に検出される。
【０００８】
また、本発明に係る光検出装置は、第１〜第Ｋの容量値のうちの第ｋの容量値をＣｆkと表したときに Ｃｆ1＞Ｃｆ2＞…＞Ｃｆk＞…＞ＣｆK-1＞ＣｆK であり、第１〜第Ｌの参照電圧値のうちの第ｌの参照電圧値をＶref,lと表したときに Ｖref,1＞Ｖref,2＞…＞Ｖref,l＞…＞Ｖref,L-1＞Ｖref,L であるのが好適である。そして、本発明に係る光検出装置は、(1) 第１〜第Ｋの記憶領域とこれらの何れかに切り替える記憶領域切替手段とを有し、第１〜第Ｋの記憶領域のうちの記憶領域切替手段により切り替えられて選択された何れかの記憶領域に、Ａ／Ｄ変換回路から出力されたデジタル値を記憶する記憶部と、(2) 積分回路の容量値切替手段、Ａ／Ｄ変換回路の参照電圧値切替手段および記憶部の記憶領域切替手段それぞれを制御して、積分回路の積分容量部の容量値を第ｋの容量値Ｃｆkとし、Ａ／Ｄ変換回路の参照電圧値を第ｌの参照電圧値Ｖref,lとして、Ａ／Ｄ変換回路から出力されたデジタル値を第ｋの記憶領域に記憶させる制御手段と、を更に備えるのが好適である。
【０００９】
この場合には、制御手段による制御の下に、積分回路の積分容量部の容量値が第ｋの容量値Ｃｆkとされ、また、Ａ／Ｄ変換回路の参照電圧値が第ｌの参照電圧値Ｖref,lとされて、そのときに、Ａ／Ｄ変換回路から出力されたデジタル値は記憶部の第ｋの記憶領域に記憶される（ｋ＝１〜Ｋ）。そして、記憶部のＫ個の記憶領域それぞれに記憶されたデジタル値に基づいて、光検出素子が受光した光の強度は、強度が大きくても飽和することなく検出され、また、強度が小さくでも高感度に検出される。
【００１０】
また、本発明に係る光検出装置は、光検出素子が複数設けられてＭ行Ｎ列（Ｍ≧２，Ｎ≧２）に２次元配列され、この２次元配列された光検出素子の列毎に積分回路およびＡ／Ｄ変換回路それぞれが設けられているのが好適である。
【００１１】
この場合には、Ｍ行Ｎ列に２次元配列された複数の光検出素子により光学像が撮像される。このとき、積分回路の積分容量部の容量値およびＡ／Ｄ変換回路の参照電圧値それぞれが画素毎に適切に設定されることで、撮像された光学像の各画素の光強度は、強度が大きくても飽和することなく検出され、また、強度が小さくでも高感度に検出される。
【００１２】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１３】
図１は、本実施形態に係る光検出装置１の概略構成図である。この光検出装置１は、Ｎ個（Ｎは２以上の整数）のユニット１００1〜１００N、記憶部２００および制御回路３００を備える。各ユニット１００n（ｎは１以上Ｎ以下の任意の整数）は、Ｍ組（Ｍは２以上の整数）のフォトダイオード（光検出素子）ＰＤおよびスイッチ素子ＳＷ、積分回路１０、Ａ／Ｄ変換回路２０ならびにスイッチ素子ＳＷ１を備える。各フォトダイオードＰＤは、アノード端子が接地されており、カソード端子がスイッチ素子ＳＷを介して積分回路１０に接続されている。各フォトダイオードＰＤは、対応するスイッチ素子ＳＷが閉じると、入射光強度に応じた量の電荷を積分回路１０へ出力する。
【００１４】
図２は、本実施形態に係る光検出装置１の積分回路１０の回路図である。各ユニット１００nの積分回路１０は、アンプＡ10、容量素子Ｃｆ1〜Ｃｆ3およびスイッチ素子ＳＷ10〜ＳＷ13を有する。アンプＡ10は、非反転入力端子に基準電圧値Ｖinp1を入力し、反転入力端子がスイッチ素子ＳＷを介してフォトダイオードＰＤのカソード端子に接続されている。スイッチ素子ＳＷ10、互いに直列接続された容量素子Ｃｆ1およびスイッチ素子ＳＷ11、互いに直列接続された容量素子Ｃｆ2およびスイッチ素子ＳＷ12、ならびに、互いに直列接続された容量素子Ｃｆ3およびスイッチ素子ＳＷ13は、アンプＡ10の反転入力端子と出力端子との間に並列的に設けられている。
【００１５】
スイッチ素子ＳＷ10〜ＳＷ13それぞれは、制御回路３００により開閉動作が制御される。容量素子Ｃｆ1〜Ｃｆ3それぞれの容量値は互いに異なり、容量素子Ｃｆ1の容量値をＣｆ1の如く表記すれば、
【００１６】
【数１】
【００１７】
容量素子Ｃｆ1〜Ｃｆ3は、容量値が可変である積分容量部を構成する要素である。また、スイッチ素子ＳＷ11〜ＳＷ13は、この積分容量部の容量値を何れかの値に切り替える容量値切替手段として作用する。すなわち、スイッチ素子ＳＷ11〜ＳＷ13のうちスイッチ素子ＳＷ11のみが閉じていれば、積分容量部の容量値は、容量素子Ｃｆ1の容量値Ｃｆ1と等しい。スイッチ素子ＳＷ12のみが閉じていれば、積分容量部の容量値は容量素子Ｃｆ2の容量値と等しい。また、スイッチ素子ＳＷ13のみが閉じていれば、積分容量部の容量値は容量素子Ｃｆ3の容量値と等しい。積分回路１０は、フォトダイオードＰＤから出力された電荷を入力し、容量値Ｃｆ1〜Ｃｆ3のうちの何れかの容量値を有する積分容量部に電荷を蓄積して、この蓄積した電荷の量に応じた値の積分電圧を出力端子より出力する。スイッチ素子ＳＷ10は、閉じることにより、容量素子Ｃｆ1〜Ｃｆ3に蓄積されていた電荷を放電して、積分回路１０の出力レベルをリセットする。
【００１８】
図３は、本実施形態に係る光検出装置１のＡ／Ｄ変換回路２０の回路図である。各ユニット１００nのＡ／Ｄ変換回路２０は、結合容量素子Ｃ201、帰還容量素子Ｃ202、スイッチ素子ＳＷ202、アンプ２０１、比較部２０２、容量制御部２０３および可変容量部２４０を有する。
【００１９】
アンプ２０１は、積分回路１０から出力された積分電圧（アナログ値）を、結合容量素子Ｃ201を介して反転入力端子に入力し、基準電圧値Ｖcomを非反転入力端子に入力する。帰還容量素子Ｃ202は、アンプ２０１の反転入力端子と出力端子との間に設けられ、入力した電圧値に応じて電荷を蓄える。スイッチ素子ＳＷ202は、アンプ２０１の反転入力端子と出力端子との間に設けられ、開いているときには帰還容量素子Ｃ202に電荷の蓄積を行わせ、閉じているときには帰還容量素子Ｃ202における電荷蓄積をリセットする。そして、アンプ２０１は、帰還容量素子Ｃ202に蓄積された電荷量に応じた電圧値を、出力端子より比較部２０２へ出力する。比較回路２０２は、アンプ２０１から出力された電圧値を反転入力端子に入力し、基準電圧値Ｖcomを非反転入力端子に入力し、これら２つの入力の値を大小比較して、この比較結果を示す信号を容量制御部２０３へ出力する。
【００２０】
可変容量部２４０は、４つの容量素子Ｃ241〜Ｃ244および４つのスイッチ素子ＳＷ241〜ＳＷ244（電圧値切替手段）を含む。容量素子Ｃ241は、一端がアンプ２０１の反転入力端子に接続され、他端がスイッチ素子ＳＷ241を介して参照電圧値Ｖref1，Ｖref2およびＶref3ならびに基準電圧値Ｖcomの何れかに接続される。容量素子Ｃ242は、一端がアンプ２０１の反転入力端子に接続され、他端がスイッチ素子ＳＷ242を介して参照電圧値Ｖref1，Ｖref2およびＶref3ならびに基準電圧値Ｖcomの何れかに接続される。容量素子Ｃ243は、一端がアンプ２０１の反転入力端子に接続され、他端がスイッチ素子ＳＷ243を介して参照電圧値Ｖref1，Ｖref2およびＶref3ならびに基準電圧値Ｖcomの何れかに接続される。また、容量素子Ｃ244は、一端がアンプ２０１の反転入力端子に接続され、他端がスイッチ素子ＳＷ244を介して参照電圧値Ｖref1，Ｖref2およびＶref3ならびに基準電圧値Ｖcomの何れかに接続される。
【００２１】
可変容量部２４０に含まれる各容量素子、結合容量素子Ｃ201、帰還容量素子Ｃ202それぞれの容量値は、
【００２２】
【数２】
【００２３】
【数３】
【００２４】
【数４】
【００２５】
容量制御部２０３およびスイッチ素子ＳＷ241〜ＳＷ244は、Ａ／Ｄ変換の際に用いられる参照電圧値をＶref1，Ｖref2およびＶref3の何れかに切り替える参照電圧値切替手段として作用し、制御回路３００により制御される。また、容量制御部２０３は、これらの４個のスイッチ素子それぞれにおける切替状況を記憶しており、この切替状況および比較部２０２から出力された信号に基づいて、４ビットのデジタル値を出力する。このＡ／Ｄ変換回路２０は、積分回路１０の出力端子から出力された積分電圧を入力して、参照電圧値切替手段により切り替えられて設定された参照電圧値（Ｖref1，Ｖref2およびＶref3の何れか）に基づいて電圧値をＡ／Ｄ変換し、デジタル値を出力する。
【００２６】
記憶部２００は、図１に示されるように、第１の記憶領域２１１、第２の記憶領域２１２、第３の記憶領域２１３および記憶領域切替手段２２０を備える。記憶領域切替手段２２０は、第１の記憶領域２１１、第２の記憶領域２１２および第３の記憶領域２１３の何れかを選択して、各ユニット１００nのＡ／Ｄ変換回路２０からスイッチ素子ＳＷ１を介して出力されたデジタル値を、その選択した記憶領域に記憶させる。
【００２７】
制御回路３００は、各ユニット１００nの積分回路１０の容量値切替手段、Ａ／Ｄ変換回路２０の参照電圧値切替手段、および、スイッチ素子ＳＷ１それぞれを制御するとともに、記憶部２００の記憶領域切替手段２２０を制御する。具体的には、制御回路３００は、積分回路１０のスイッチ素子ＳＷ11〜ＳＷ13のうちスイッチ素子ＳＷ1kのみを閉じて積分容量部の容量値をＣｆkとし、Ａ／Ｄ変換回路２０における参照電圧値をＶref,kに設定して、このとき、Ａ／Ｄ変換回路２０から出力されたデジタル値を第ｋの記憶領域２１ｋに記憶させる。
【００２８】
次に、本実施形態に係る光検出装置１の動作について説明する。光検出装置１の一連の動作は４つの段階に区分される。
【００２９】
第１段階では、制御回路３００により制御されて、各ユニット１００nの積分回路１０では、スイッチ素子ＳＷ11〜ＳＷ13のうちスイッチ素子ＳＷ11のみが閉じて積分容量部の容量値がＣｆ1とされ、スイッチ素子ＳＷ10が一旦閉じて積分回路１０の出力レベルがリセットされ、その後、スイッチ素子ＳＷ10が開く。また、制御回路３００により制御されて、各ユニット１００nのＡ／Ｄ変換回路２０では、スイッチ素子ＳＷ202が一旦閉じて帰還容量素子Ｃ202が放電され、その後、スイッチ素子ＳＷ202が開く。Ａ／Ｄ変換回路２０のスイッチ素子ＳＷ241〜ＳＷ244それぞれは、当初は基準電圧値Ｖcomの方に切り替えられている。また、制御回路３００により制御されて、Ａ／Ｄ変換回路２０における参照電圧値がＶref1に設定され、記憶部２００の記憶領域切替手段２２０により第１の記憶領域２１１が選択される。
【００３０】
各ユニット１００nにおいて、光が入射したフォトダイオードＰＤからスイッチ素子ＳＷを介して出力された電荷は、積分回路１０に入力して容量素子Ｃｆ1に蓄積され、その蓄積された電荷の量Ｑ0に応じた電圧値Ｖin（＝Ｑ0／Ｃｆ1）が積分回路１０より出力される。積分回路１０より出力された電圧値Ｖinは、Ａ／Ｄ変換回路２０に入力する。Ａ／Ｄ変換回路２０では、積分回路１０から出力された電圧値Ｖinに応じた量の電荷が帰還容量素子Ｃ202に蓄積される。ここで、帰還容量素子Ｃ202に蓄積される電荷の量Ｑは、
【００３１】
【数５】
【００３２】
その後、実際のＡ／Ｄ変換処理が開始される。可変容量部２４０に含まれる４つのスイッチ素子ＳＷ241〜ＳＷ244それぞれは、参照電圧値Ｖref1と基準電圧値Ｖcomとの間で切替動作が行われる。先ず、４つの容量素子Ｃ241〜Ｃ244のうち最も容量値が大きい容量素子Ｃ241に対応するスイッチ素子ＳＷ241が参照電圧値Ｖref1の方に切り替わる。これにより、帰還容量素子Ｃ202に蓄積されていた電荷Ｑ（上記(5)式）のうち、
【００３３】
【数６】
【００３４】
【数７】
【００３５】
そして、アンプ２０１より電圧値（Ｖin−Ｖref1／２）が出力される。比較部２０２により、アンプ２０１より反転入力端子に入力する電圧値（Ｖin−Ｖref1／２）と、非反転入力端子に入力する基準電圧値Ｖcom（＝０）とが、大小比較されて、電圧値（Ｖin−Ｖref1／２）の符号が判定される。この結果は、容量制御部２０３に入力され、出力すべき最上位ビットＤ3の値として記憶される。すなわち、電圧値（Ｖin−Ｖref1／２）が正であればＤ3＝１とされ、そうでなければＤ3＝０とされる。
【００３６】
もし、電圧値（Ｖin−Ｖref1／２）が正であれば、次に容量値が大きい容量素子Ｃ242に対応するスイッチ素子ＳＷ242が参照電圧値Ｖref1の方に切り替わる。これにより、これまで帰還容量素子Ｃ202に蓄積されていた電荷Ｑ202（上記(7)式）のうち、
【００３７】
【数８】
【００３８】
【数９】
【００３９】
そして、アンプ２０１より電圧値（Ｖin−３Ｖref1／４）が出力される。比較部２０２により、アンプ２０１より反転入力端子に入力する電圧値（Ｖin−３Ｖref1／４）と、非反転入力端子に入力する基準電圧値Ｖcom（＝０）とが、大小比較されて、電圧値（Ｖin−３Ｖref1／４）の符号が判定される。この結果は、容量制御部２０３に入力され、出力すべきビットＤ2の値として記憶される。すなわち、電圧値（Ｖin−３Ｖref1／４）が正であればＤ2＝１とされ、そうでなければＤ2＝０とされる。
【００４０】
さらに、電圧値（Ｖin−３Ｖref1／４）が正であれば、その次に容量値が大きい容量素子Ｃ243に対応するスイッチ素子ＳＷ243が参照電圧値Ｖref1の方に切り替わる。これにより、これまで帰還容量素子Ｃ202に蓄積されていた電荷Ｑ202（上記(7)式）のうち、
【００４１】
【数１０】
【００４２】
【数１１】
【００４３】
そして、アンプ２０１より電圧値（Ｖin−７Ｖref1／８）が出力される。比較部２０２により、アンプ２０１より反転入力端子に入力する電圧値（Ｖin−７Ｖref1／８）と、非反転入力端子に入力する基準電圧値Ｖcom（＝０）とが、大小比較されて、電圧値（Ｖin−７Ｖref1／８）の符号が判定される。この結果は、容量制御部２０３に入力され、出力すべきビットＤ1の値として記憶される。すなわち、電圧値（Ｖin−７Ｖref1／８）が正であればＤ1＝１とされ、そうでなければＤ1＝０とされる。
【００４４】
逆に、最上位ビットＤ3の値の決定の際に電圧値（Ｖin−Ｖref1／２）が負であれば、スイッチ素子ＳＷ241が基準電圧値Ｖcomの方に戻って、電荷量Ｑ（上記(5)式）の全てが帰還容量素子Ｃ202に戻る。その後、次に容量値が大きい容量素子Ｃ242に対応するスイッチ素子ＳＷ242が参照電圧値Ｖref1の方に切り替わる。これにより、帰還容量素子Ｃ202に蓄積されていた電荷Ｑ（上記(5)式）のうち、
【００４５】
【数１２】
【００４６】
【数１３】
【００４７】
そして、アンプ２０１より電圧値（Ｖin−Ｖref1／４）が出力される。比較部２０２により、アンプ２０１より反転入力端子に入力する電圧値（Ｖin−Ｖref1／４）と、非反転入力端子に入力する基準電圧値Ｖcom（＝０）とが、大小比較されて、電圧値（Ｖin−Ｖref1／４）の符号が判定される。この結果は、容量制御部２０３に入力され、出力すべきビットＤ2の値として記憶される。すなわち、電圧値（Ｖin−Ｖref1／４）が正であればＤ2＝１とされ、そうでなければＤ2＝０とされる。
【００４８】
このようにして、可変容量部２４０に含まれる４つのスイッチ素子ＳＷ241〜ＳＷ244それぞれの切替状況が順次に決定され、ビットＤ3〜Ｄ0それぞれの値が順次に決定される。
【００４９】
以上までの動作は、Ｎ個のユニット１００1〜１００Nそれぞれで並列的に行われる。そして、各ユニット１００nのスイッチ素子ＳＷ１が順次に閉じて、各ユニット１００nのＡ／Ｄ変換回路２０から出力されたデジタル値（Ｄ3〜Ｄ0）は、記憶部２００の第１の記憶領域２１１に記憶される。また、各ユニット１００nのＭ個のフォトダイオードＰＤそれぞれについて同様に動作する。このようにして、第１段階では、積分回路１０の積分容量部の容量値がＣｆ1とされ、Ａ／Ｄ変換回路２０の参照電圧値がＶref1とされて、Ｍ行Ｎ列に配列されたフォトダイオードＰＤそれぞれの入射光強度に応じたデジタル値が記憶部２００の第１の記憶領域２１１に記憶される。
【００５０】
第１段階に続く第２段階では、以上の第１段階と略同様であるが、積分回路１０の積分容量部の容量値がＣｆ2とされ、Ａ／Ｄ変換回路２０の参照電圧値がＶr ef2とされて、Ｍ行Ｎ列に配列されたフォトダイオードＰＤそれぞれの入射光強度に応じたデジタル値が記憶部２００の第２の記憶領域２１２に記憶される点で相違する。また、第２段階に続く第３段階でも、以上の第１段階と略同様であるが、積分回路１０の積分容量部の容量値がＣｆ3とされ、Ａ／Ｄ変換回路２０の参照電圧値がＶref3とされて、Ｍ行Ｎ列に配列されたフォトダイオードＰＤそれぞれの入射光強度に応じたデジタル値が記憶部２００の第３の記憶領域２１３に記憶される点で相違する。
【００５１】
第３段階まで終了した時点で、記憶部２００の第１の記憶領域２１１、第２の記憶領域２１２および第３の記憶領域２１３それぞれに記憶されているデジタル値は何れも４ビットデータである。ただし、積分回路１０の積分容量部の容量値が各段階で相違し、Ａ／Ｄ変換回路２０の参照電圧値も各段階で相違していることから、各記憶領域に記憶されているデジタル値は相違する。
【００５２】
例えば、Ａ／Ｄ変換回路２０における各参照電圧値が上記(4)式の関係式を満たし、積分回路１０の各容量素子の容量値が
【００５３】
【数１４】
【００５４】
そこで、第３段階に続く第４段階では、Ｍ行Ｎ列に配置されたフォトダイオードの各々について、記憶部２００より出力される１２ビットデジタル値（Ｄ11〜Ｄ0）は、記憶部２００の第１の記憶領域２１１、第２の記憶領域２１２および第３の記憶領域２１３それぞれに記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）に応じて以下のように決定される。すなわち、第２の記憶領域２１２に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）のうち何れかのビットが値１であれば、第３の記憶領域２１３に記憶されている４ビットデジタル値の全てのビットの値が０とされる。次に、第１の記憶領域２１１に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）のうち何れかのビットが値１であれば、第２の記憶領域２１２に記憶されている４ビットデジタル値の全てのビットの値が０とされる。
【００５５】
そして、図４に示されるように、記憶部２００より出力される１２ビットデジタル値（Ｄ11〜Ｄ0）のうちの上位４ビット（Ｄ11〜Ｄ8）として、第１の記憶領域２１１に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）が出力される。記憶部２００より出力される１２ビットデジタル値（Ｄ11〜Ｄ0）のうちの中位４ビット（Ｄ7〜Ｄ4）として、第２の記憶領域２１２に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）が出力される。また、記憶部２００より出力される１２ビットデジタル値（Ｄ11〜Ｄ0）のうちの下位４ビット（Ｄ3〜Ｄ0）として、第３の記憶領域２１３に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）が出力される。
【００５６】
以上のように、本実施形態に係る光検出装置１は、光電流を電圧に変換し、さらにデジタル値に変換する過程において、常に、積分回路１０による電荷電圧変換作用を利用している。即ち、積分回路１０は、オープンループゲインが高いアンプＡ10とフィードバック容量素子とからなるもので、フィードバック容量値をＣｆとし、フィードバック容量素子に蓄積された電荷量をＱとすると、もしアンプＡ10のオープンループゲインが高ければ、常に、出力電圧Ｖｏｕｔ＝Ｑ／Ｃｆの関係が成り立つ。フィードバック容量素子は酸化膜等の絶縁物を挟み込んで製造されるため、温度依存性が全くない。このため、如何なる温度環境においても、Ｖｏｕｔ＝Ｑ／Ｃｆの関係は不変である。このように、最終的なデジタル変換値も、特性的に全く温度依存性を小さく抑える事が可能である。このことは、従来の技術の欄に述べた対数圧縮方式が温度特性に支配されるのとは対象的である。
【００５７】
また、従来の技術の欄に述べた対数圧縮方式においては、関係が非線形であるため、例えば、暗電流成分を不要に強調して増幅してしまう問題が有る。しかし、本実施形態においては、先に述べたチャージアンプの関係を常に利用しているため、光電流に対する最終デジタル出力値は、常に線形な関係にある。従ってこのような暗電流を不要に強調して増幅してしまう、という欠点は皆無である。
【００５８】
また、例えば、積分回路１０の各容量素子の容量値が、上記(14)式に替えて、
【００５９】
【数１５】
【００６０】
すなわち、第１の記憶領域２１１に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）のうちの上位２ビットＤ3，Ｄ2の何れかが値１であれば、図５（ａ）に示されるように、記憶部２００より出力される８ビットデジタル値（Ｄ7〜Ｄ0）のうちの上位４ビット（Ｄ7〜Ｄ4）として、第１の記憶領域２１１に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）が出力され、記憶部２００より出力される８ビットデジタル値（Ｄ7〜Ｄ0）のうちの残りのビットとして値０が出力される。
【００６１】
第１の記憶領域２１１に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）のうちの上位２ビットＤ3，Ｄ2の双方が値０であって、第２の記憶領域２１２に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）のうちの上位２ビットＤ3，Ｄ2の何れかが値１であれば、図５（ｂ）に示されるように、記憶部２００より出力される８ビットデジタル値（Ｄ7〜Ｄ0）のうちの中位４ビット（Ｄ5〜Ｄ2）として、第２の記憶領域２１２に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）が出力され、記憶部２００より出力される８ビットデジタル値（Ｄ7〜Ｄ0）のうちの残りのビットとして値０が出力される。
【００６２】
また、第１の記憶領域２１１に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）のうちの上位２ビットＤ3，Ｄ2の双方が値０であって、第２の記憶領域２１２に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）のうちの上位２ビットＤ3，Ｄ2の双方が値０であれば、図５（ｃ）に示されるように、記憶部２００より出力される８ビットデジタル値（Ｄ7〜Ｄ0）のうちの下位４ビット（Ｄ3〜Ｄ0）として、第３の記憶領域２１３に記憶されている４ビットデジタル値（Ｄ3〜Ｄ0）が出力され、記憶部２００より出力される８ビットデジタル値（Ｄ7〜Ｄ0）のうちの残りのビットとして値０が出力される。
【００６３】
このように、積分回路１０の各容量素子の容量値が上記(14)式を満たす場合と比較して、上記(15)式を満たす場合には、光検出装置１より出力されるデジタル値は、総ビット数が減少するものの、有効ビット数が常に３以上である点で好適である。
【００６４】
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。一般に、積分回路１０の積分容量部の容量値をＣｆ1〜ＣｆKの何れかに切り替えが可能であり、Ａ／Ｄ変換回路２０における参照電圧値がＶref,1〜Ｖref,Lの何れかに切り替えが可能であって、記憶部２００がＫ個の記憶領域を有していてよい（Ｋ，Ｌは２以上の整数）。また、Ｃｆ1＞Ｃｆ2＞…＞Ｃｆk＞…＞ＣｆK-1＞ＣｆKであって、Ｖref,1＞Ｖref,2＞…＞Ｖref,l＞…＞Ｖref,L-1＞Ｖref,L であるのが好適である。さらに、Ａ／Ｄ変換回路２０から出力されるデジタル値のビット数をＢとすると、
【００６５】
【数１６】
【００６６】
【発明の効果】
以上、詳細に説明したとおり、本発明に係る光検出装置によれば、入射光強度が大きいときには、積分回路の積分容量部の容量値は容量値切替手段により第１〜第Ｋの容量値のうち大きい値に切り替えられ、また、Ａ／Ｄ変換回路のＡ／Ｄ変換の際に用いられる参照電圧値は参照電圧値切替手段により第１〜第Ｌの参照電圧値のうち大きい値に切り替えられることで、飽和することなく入射光強度が検出される。一方、入射光強度が小さいときには、積分回路の積分容量部の容量値は容量値切替手段により第１〜第Ｋの容量値のうち小さい値に切り替えられ、また、Ａ／Ｄ変換回路のＡ／Ｄ変換の際に用いられる参照電圧値は参照電圧値切替手段により第１〜第Ｌの参照電圧値のうち小さい値に切り替えられることで、暗電流の影響が抑制されて、入射光強度が高感度に検出される。したがって、本発明に係る光検出装置は、特性の温度依存性が小さいので、温度変動に因る画質の劣化が抑制され、また、入射光強度が小さいときにも、暗電流の増幅の影響が小さいので、この点でも画質の劣化が抑制される。このように、この光検出装置は、画質が劣化することなくダイナミックレンジを拡大することができる。
【図面の簡単な説明】
【図１】本実施形態に係る光検出装置１の概略構成図である。
【図２】本実施形態に係る光検出装置１の積分回路１０の回路図である。
【図３】本実施形態に係る光検出装置１のＡ／Ｄ変換回路２０の回路図である。
【図４】本実施形態に係る光検出装置１の記憶部２００から出力される１２ビットデジタル値を説明する図である。
【図５】本実施形態に係る光検出装置１の記憶部２００から出力される８ビットデジタル値を説明する図である。
【符号の説明】
１…光検出装置、１０…積分回路、２０…Ａ／Ｄ変換回路、２００…記憶部、３００…制御回路。
Claims (3)
- 入射光強度に応じた量の電荷を出力する光検出素子と、
アンプと積分容量部とが入力端子と出力端子との間に並列的に設けられ、前記積分容量部の容量値を第１〜第Ｋ（Ｋは２以上の整数）の容量値の何れかに切り替える容量値切替手段を有し、前記光検出素子から出力された電荷を前記入力端子より入力して、前記容量値切替手段により切り替えられた容量値を有する前記積分容量部に前記電荷を蓄積し、この蓄積した電荷の量に応じた電圧値を前記出力端子より出力する積分回路と、
飽和することなくＡ／Ｄ変換が可能な入力電圧値の最大値を規定する参照電圧値を第１〜第Ｌ（Ｌは２以上の整数）の参照電圧値の何れかに切り替える参照電圧値切替手段を有し、前記積分回路の前記出力端子から出力された電圧値を入力して、前記参照電圧値切替手段により切り替えられて設定された参照電圧値に基づいて前記電圧値をＡ／Ｄ変換し、この電圧値に応じたデジタル値を出力するＡ／Ｄ変換回路と、
を備えることを特徴とする光検出装置。 - 前記第１〜第Ｋの容量値のうちの第ｋの容量値をＣｆkと表したときに Ｃｆ1＞Ｃｆ2＞…＞Ｃｆk＞…＞ＣｆK-1＞ＣｆK であり、前記第１〜第Ｌの参照電圧値のうちの第ｌの参照電圧値をＶref,lと表したときに Ｖref,1＞Ｖref,2＞…＞Ｖref,l＞…＞Ｖref,L-1＞Ｖref,L であって、
第１〜第Ｋの記憶領域とこれらの何れかに切り替える記憶領域切替手段とを有し、前記第１〜第Ｋの記憶領域のうちの前記記憶領域切替手段により切り替えられて選択された何れかの記憶領域に、前記Ａ／Ｄ変換回路から出力されたデジタル値を記憶する記憶部と、
前記積分回路の前記容量値切替手段、前記Ａ／Ｄ変換回路の前記参照電圧値切替手段および前記記憶部の前記記憶領域切替手段それぞれを制御して、前記積分回路の前記積分容量部の容量値を第ｋの容量値Ｃｆkとし、前記Ａ／Ｄ変換回路の参照電圧値を第ｌの参照電圧値Ｖref,lとして、前記Ａ／Ｄ変換回路から出力されたデジタル値を第ｋの記憶領域に記憶させる制御手段と、
を更に備えることを特徴とする請求項１記載の光検出装置。 - 前記光検出素子が複数設けられてＭ行Ｎ列（Ｍ≧２，Ｎ≧２）に２次元配列され、この２次元配列された前記光検出素子の列毎に前記積分回路および前記Ａ／Ｄ変換回路それぞれが設けられている、ことを特徴とする請求項１記載の光検出装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001183482A JP4722332B2 (ja) | 2001-06-18 | 2001-06-18 | 光検出装置 |
| US10/481,084 US7075050B2 (en) | 2001-06-18 | 2002-06-14 | Photodetector including integration capacitance section and A/D converter circuit |
| EP02736118.7A EP1408315B1 (en) | 2001-06-18 | 2002-06-14 | Photosensor |
| PCT/JP2002/005981 WO2002103308A1 (fr) | 2001-06-18 | 2002-06-14 | Photodetecteur |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001183482A JP4722332B2 (ja) | 2001-06-18 | 2001-06-18 | 光検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003004529A JP2003004529A (ja) | 2003-01-08 |
| JP4722332B2 true JP4722332B2 (ja) | 2011-07-13 |
Family
ID=19023429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001183482A Expired - Lifetime JP4722332B2 (ja) | 2001-06-18 | 2001-06-18 | 光検出装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7075050B2 (ja) |
| EP (1) | EP1408315B1 (ja) |
| JP (1) | JP4722332B2 (ja) |
| WO (1) | WO2002103308A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3977735B2 (ja) * | 2002-12-25 | 2007-09-19 | 浜松ホトニクス株式会社 | 光検出装置 |
| JP4440680B2 (ja) * | 2004-03-18 | 2010-03-24 | 浜松ホトニクス株式会社 | 光検出装置 |
| JP4429785B2 (ja) * | 2004-04-19 | 2010-03-10 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| US7817193B2 (en) * | 2004-11-25 | 2010-10-19 | Sony Corporation | Image pickup apparatus and image pickup method to display or record images picked up at high rate in real time |
| JP4825116B2 (ja) * | 2006-11-22 | 2011-11-30 | 浜松ホトニクス株式会社 | 固体撮像装置及び撮像方法 |
| US8569674B2 (en) * | 2007-08-21 | 2013-10-29 | Nippon Telegraph And Telephone Corporation | Multiplexed photocurrent monitoring circuit comprising current mirror circuits |
| US8260565B2 (en) * | 2008-08-22 | 2012-09-04 | Brookhaven Science Associates, Llc | High dynamic range charge measurements |
| DE102009015586A1 (de) | 2009-03-30 | 2010-10-14 | Perkinelmer Optoelectronics Gmbh & Co.Kg | Sensorausleseschaltung, Sensor und Verfahren zum Auslesen eines Sensorelements |
| JP5542504B2 (ja) * | 2010-03-31 | 2014-07-09 | 浜松ホトニクス株式会社 | 信号処理装置および光検出装置 |
| US9634156B2 (en) * | 2012-05-25 | 2017-04-25 | Sensl Technologies Ltd. | Semiconductor photomultiplier and readout method |
| JP6053362B2 (ja) * | 2012-07-11 | 2016-12-27 | キヤノン株式会社 | 撮像素子及び撮像装置 |
| US9319612B2 (en) * | 2013-07-08 | 2016-04-19 | Semiconductor Components Industries, Llc | Imagers with improved analog-to-digital circuitry |
| KR102224289B1 (ko) * | 2014-04-08 | 2021-03-08 | 주식회사 솔루엠 | 전원장치 및 그의 구동방법 |
| US9752929B2 (en) * | 2014-05-08 | 2017-09-05 | Pinnacle Imaging Corporation | Light-detecting device and method for converting optical radiation on switched conductivity diodes |
| US9909922B2 (en) * | 2015-09-03 | 2018-03-06 | Johnson & Johnson Vision Care, Inc. | Anti-aliasing photodetector system |
| JP7204447B2 (ja) * | 2018-11-28 | 2023-01-16 | 日置電機株式会社 | 積分型の電流電圧変換回路、電流測定装置および抵抗測定装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001119525A (ja) * | 1999-10-21 | 2001-04-27 | Fuji Photo Film Co Ltd | 画像情報読取方法および装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5168164A (en) | 1974-12-10 | 1976-06-12 | Tokyo Shibaura Electric Co | Aad henkanki |
| JPS58205331A (ja) * | 1982-05-25 | 1983-11-30 | Iwatsu Electric Co Ltd | アナログ・デジタル変換器 |
| JPS6149562A (ja) | 1984-08-16 | 1986-03-11 | Seiko Epson Corp | イメ−ジセンサ信号読出回路 |
| JPS63141434A (ja) | 1986-12-03 | 1988-06-13 | Matsushita Electric Ind Co Ltd | デジタル電話装置 |
| JPH0452661Y2 (ja) * | 1987-03-09 | 1992-12-10 | ||
| JPH0754823Y2 (ja) * | 1990-04-18 | 1995-12-18 | 株式会社アドバンテスト | 光強度測定装置 |
| JPH041421A (ja) | 1990-04-18 | 1992-01-06 | Mitsubishi Heavy Ind Ltd | 直接噴射式デイーゼルエンジンの渦流比変更機構 |
| JP2719086B2 (ja) | 1993-03-19 | 1998-02-25 | 浜松ホトニクス株式会社 | 光検出装置 |
| WO1994027373A1 (en) * | 1993-05-12 | 1994-11-24 | Analog Devices, Incorporated | Algorithmic a/d converter with digitally calibrated output |
| JPH07294333A (ja) | 1994-04-28 | 1995-11-10 | Hamamatsu Photonics Kk | エネルギ線入射位置測定装置 |
| US6163029A (en) * | 1997-09-22 | 2000-12-19 | Kabushiki Kaisha Toshiba | Radiation detector, radiation detecting method and X-ray diagnosing apparatus with same radiation detector |
| JP4358351B2 (ja) | 1999-04-27 | 2009-11-04 | 浜松ホトニクス株式会社 | 光検出装置 |
-
2001
- 2001-06-18 JP JP2001183482A patent/JP4722332B2/ja not_active Expired - Lifetime
-
2002
- 2002-06-14 US US10/481,084 patent/US7075050B2/en not_active Expired - Lifetime
- 2002-06-14 WO PCT/JP2002/005981 patent/WO2002103308A1/ja active Application Filing
- 2002-06-14 EP EP02736118.7A patent/EP1408315B1/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001119525A (ja) * | 1999-10-21 | 2001-04-27 | Fuji Photo Film Co Ltd | 画像情報読取方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1408315A4 (en) | 2010-06-02 |
| EP1408315A1 (en) | 2004-04-14 |
| JP2003004529A (ja) | 2003-01-08 |
| EP1408315B1 (en) | 2014-11-12 |
| WO2002103308A1 (fr) | 2002-12-27 |
| US7075050B2 (en) | 2006-07-11 |
| US20040169128A1 (en) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4722332B2 (ja) | 光検出装置 | |
| US7375751B2 (en) | CMOS image sensor | |
| US10063799B2 (en) | Apparatus and method for eliminating artifacts in active pixel sensor (APS) imagers | |
| JP5127278B2 (ja) | 熱型赤外線固体撮像素子及び赤外線カメラ | |
| JP4119052B2 (ja) | 光検出装置 | |
| US20060158542A1 (en) | Photosensitive part and solid-state image pickup device | |
| US7768563B2 (en) | Method and circuit for determining the response curve knee point in active pixel image sensors with extended dynamic range | |
| JP2009543454A (ja) | 高ダイナミック・レンジ読み出し用のアナログおよびデジタル混成ピクセル | |
| EP1475961B1 (en) | Combined linear-logarithmic image sensor | |
| KR20070004838A (ko) | 광검출 장치 | |
| JP4358351B2 (ja) | 光検出装置 | |
| EP1507406B1 (en) | Image sensor with active reset and randomly addressable pixels | |
| JP4489914B2 (ja) | Ａ／ｄ変換装置および固体撮像装置 | |
| US20020166948A1 (en) | Amplifier with variable signal gain and matched gain bandwidth | |
| JP4589030B2 (ja) | 光検出装置 | |
| CN113228623B (zh) | 超高动态范围cmos传感器 | |
| US20020051257A1 (en) | Image sensor | |
| WO2005104536A1 (ja) | 固体撮像装置 | |
| US11006058B2 (en) | Pumped large full well pixel | |
| JP2002261613A (ja) | Ａ／ｄ変換回路および固体撮像装置 | |
| JP2016536949A (ja) | 改善された読み取りダイナミックレンジを有するシリコンベースの画像センサ | |
| JP2003158683A (ja) | 固体撮像装置およびそれを用いた固体撮像システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110406 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |