JP2004325409A - I/f変換装置および光検出装置 - Google Patents
I/f変換装置および光検出装置 Download PDFInfo
- Publication number
- JP2004325409A JP2004325409A JP2003124276A JP2003124276A JP2004325409A JP 2004325409 A JP2004325409 A JP 2004325409A JP 2003124276 A JP2003124276 A JP 2003124276A JP 2003124276 A JP2003124276 A JP 2003124276A JP 2004325409 A JP2004325409 A JP 2004325409A
- Authority
- JP
- Japan
- Prior art keywords
- output
- comparison
- capacitance element
- input terminal
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 23
- 238000007599 discharging Methods 0.000 claims description 47
- 230000004044 response Effects 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 12
- 230000002265 prevention Effects 0.000 description 12
- 238000009825 accumulation Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
- G01J1/46—Electric circuits using a capacitor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
- G01R19/252—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques using analogue/digital converters of the type with conversion of voltage or current into frequency and measuring of this frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses
Abstract
【解決手段】I/F変換装置10は、第1比較部111、第2比較部112、カレントミラー回路14、基準電圧源15、SR型フリップフロップ回路16、バッファアンプ18、第1容量素子C1、第2容量素子C2、スイッチSW1、スイッチSW2、スイッチSW11およびスイッチSW21を備える。第1比較部111および第2比較部112それぞれの動作特性は互いに同じである。2つの容量素子C1およびC2それぞれの容量値は互いに等しい。このI/F変換装置10は、入力端10aがフォトダイオードPDと接続されており、フォトダイオードPDで発生した電流を入力端10aに入力して、その入力した電流の大きさに応じた周波数の信号をバッファアンプ18から計数部19へ出力する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、入力端に入力した電流の大きさに応じた周波数の信号を出力する電流−周波数(I/F)変換装置、ならびに、このようなI/F変換装置および受光素子を含む光検出装置に関するものである。
【0002】
【従来の技術】
受光素子(例えばフォトダイオードや光電子増倍管など)は、入射した光の強度に応じた大きさの電流を出力することができ、その電流値から光強度を検出することができる。このような受光素子は、入射光強度についての広いダイナミックレンジで、入射光強度と出力電流値との間のリニアリティが優れている。一方、光強度についての人間の目の感度のダイナミックレンジは6桁程度であることが知られている。
【0003】
そこで、受光素子から出力される電流値を入力してA/D変換するA/D変換装置では、このような光強度の広いダイナミックレンジに対応して、多くのビット数のデジタル値を出力することが要求される。例えば、光強度のダイナミックレンジが6桁であるのに対応して、A/D変換装置から出力されるデジタル値は20ビットであることが要求される。しかし、このような20ビットものデジタル値を出力するA/D変換装置を実現するのは困難である。
【0004】
このような問題を解決すべく、入力した電流の大きさに応じた周波数の信号を出力するI/F変換装置が提案されている(例えば特許文献1を参照)。このI/F変換装置は、受光素子から出力される電流値を入力して、その電流値(すなわち、受光素子への入射光強度)の大きさに応じた周波数のパルス信号を出力する。したがって、このI/F変換装置から出力される信号における単位時間当たりのパルス数を計数することで、広いダイナミックレンジで光強度をデジタル値として得ることができる。
【0005】
図12は、特許文献1に開示された従来のI/F変換装置の構成図である。この図に示されるI/F変換装置40は、電流−電圧変換回路41、トランジスタTr1、カレントミラー回路42,43、ミラー積分回路44、比較回路45および基準電圧源46を備える。
【0006】
電流−電圧変換回路41は、演算増幅器41aおよび帰還抵抗素子Rfを有し、電流値検出回路4から出力される電流値を入力して、その電流値に応じた電圧値に変換し、その電圧値を出力する。トランジスタTr1は、電流−電圧変換回路41から出力される電圧値をゲート端子に入力し、その電圧値を対数増幅した値の電流をソース端子とドレイン端子との間に流す。カレントミラー回路42は、トランジスタTr2およびTr3を有し、トランジスタTr1から出力される電流を増倍して出力する。カレントミラー回路43は、トランジスタTr4およびTr5を有し、カレントミラー回路42から出力される電流を増倍して出力する。
【0007】
ミラー積分回路44は、演算増幅器44aおよび帰還容量素子Cを有し、カレントミラー回路43から出力される電流を入力して、その入力電流に応じて電荷を容量素子Cに蓄積し、その蓄積した電荷の量に応じた電圧値を出力する。比較回路45は、ミラー積分回路44から出力される電圧値と、基準電圧源46から出力される基準電圧値Vrefとを大小比較して、その比較結果を表す比較信号を出力する。ミラー積分回路44の演算増幅器44aの入出力端子間に設けられたスイッチ34は、比較回路45から出力されバッファアンプ33を経た比較信号を入力し、この比較信号に基づいて開閉する。
【0008】
このI/F変換装置40では、ミラー積分回路44に電流が入力していくと、次第に、容量素子Cにおける電荷の蓄積量が多くなって、ミラー積分回路44から出力される電圧値が大きくなる。やがて、ミラー積分回路44から出力される電圧値が基準電圧値Vrefを超えると、比較回路45から出力される比較信号が反転し、これにより、スイッチ34が閉じて容量素子Cが放電される。容量素子Cが放電されると、比較信号が再び反転して、スイッチ34が開いて、容量素子Cにおける電荷の蓄積が再開される。このように、容量素子Cは充放電が繰り返され、比較回路45から出力される比較信号は、その充放電の繰り返しを表す信号であって、入力する電流値の大きさに応じた周波数のものとなる。
【0009】
また、このI/F変換装置40は、対数増幅特性を有するトランジスタTr1を備えていることにより、対数増幅特性を有しないトランジスタを使用した場合に容量素子Cの放電期間を充分に確保することができないような高い出力周波数(大きな入力電流値)になってしまうときにも、入力電流値と出力周波数との間の入出力関係の直線性を改善することを意図している。すなわち、このI/F変換装置40は、広いダイナミックレンジで入力電流値についての入出力関係の直線性を改善することを意図している。
【0010】
【特許文献1】
特開2002−107428号公報
【0011】
【発明が解決しようとする課題】
しかしながら、上記の従来のI/F変換装置では、入力電流値と出力周波数との間の入出力関係について高い直線性を広いダイナミックレンジで高精度で実現することは困難である。したがって、このようなI/F変換装置および受光素子を含む光検出装置でも、入射光強度と出力周波数との間の入出力関係について高い直線性を広いダイナミックレンジで高精度で実現することは困難である。
【0012】
本発明は、上記問題点を解消する為になされたものであり、広いダイナミックレンジで入出力関係について高い直線性を高精度で実現することができるI/F変換装置および光検出装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明に係るI/F変換装置は、入力端に入力した電流の大きさに応じた周波数の信号を発生するI/F変換装置であって、(1) 入力端に入力した電流を第1出力端および第2出力端の何れか一方に選択的に切り替えて出力する切替手段と、(2) 切替手段の第1出力端と接続され、電流の入力に応じて電荷を蓄積する第1容量素子と、(3) 第1容量素子に蓄積された電荷を放電させる第1放電手段と、(4) 第1容量素子の一端と入力端子が接続され、第1容量素子の一端の電圧と基準電圧とを大小比較して、その比較の結果を表す第1比較信号を出力端子から出力する第1比較部と、(5) 切替手段の第2出力端と接続され、電流の入力に応じて電荷を蓄積する第2容量素子と、(6) 第2容量素子に蓄積された電荷を放電させる第2放電手段と、(7) 第2容量素子の一端と入力端子が接続され、第2容量素子の一端の電圧と基準電圧とを大小比較して、その比較の結果を表す第2比較信号を出力端子から出力する第2比較部と、を備えることを特徴とする。
【0014】
このI/F変換装置では、切替手段において電流が第1出力端へ出力されるよう設定されているときには、入力端に入力した電流は切替手段を経て第1容量素子に流れ込み、この第1容量素子に電荷が蓄積されていく。第1容量素子に蓄積された電荷の量が多くなるに従い、第1比較部の入力端子に入力する電圧は、次第に大きくなり、やがて、基準電圧より大きくなって、第1比較部の出力端子から出力される第1比較信号はレベル反転する。そして、第1比較信号のレベル反転に伴い、第1容量素子に蓄積された電荷が第1放電手段により放電され、第1比較部の出力端子から出力される第1比較信号はレベル反転する。
【0015】
その後、切替手段において電流が第2出力端へ出力されるよう設定が変更されて、入力端に入力した電流は切替手段を経て第2容量素子に流れ込み、この第2容量素子に電荷が蓄積されていく。第2容量素子に蓄積された電荷の量が多くなるに従い、第2比較部の入力端子に入力する電圧は、次第に大きくなり、やがて、基準電圧より大きくなって、第2比較部の出力端子から出力される第2比較信号はレベル反転する。そして、第2比較信号のレベル反転に伴い、第2容量素子に蓄積された電荷が第2放電手段により放電され、第2比較部の出力端子から出力される第2比較信号はレベル反転する。
【0016】
以上のような動作が繰り返されて、I/F変換装置の第1比較部または第2比較部から出力される信号はパルス信号となり、このパルス信号の周波数は、入力端に入力する電流の大きさに応じたものとなる。
【0017】
なお、以上のような動作を行なう為にタイミング制御手段を更に備えて、このタイミング制御手段により、第1比較信号および第2比較信号に基づいて、切替手段,第1放電手段および第2放電手段それぞれの動作を制御するのが好適である。
【0018】
また、本発明に係るI/F変換装置は、(1) 切替手段の第1出力端と接続されるとともに、第1比較部の入力端子と一端が接続され、電流の入力に応じて電荷を蓄積する第3容量素子と、(2) 第3容量素子に蓄積された電荷を放電させる第3放電手段と、(3) 切替手段の第2出力端と接続されるとともに、第2比較部の入力端子と一端が接続され、電流の入力に応じて電荷を蓄積する第4容量素子と、(4) 第4容量素子に蓄積された電荷を放電させる第4放電手段と、(5) 第1容量素子の他端を接地電位に接続した状態、第1容量素子の他端を第1比較部の出力端子に接続した状態、および、第1容量素子の他端を開放した状態、の何れかに選択的に設定する第1接続手段と、(6) 第2容量素子の他端を接地電位に接続した状態、第2容量素子の他端を第2比較部の出力端子に接続した状態、および、第2容量素子の他端を開放した状態、の何れかに選択的に設定する第2接続手段と、(7) 第3容量素子の他端を接地電位に接続した状態、第3容量素子の他端を第1比較部の出力端子に接続した状態、および、第3容量素子の他端を開放した状態、の何れかに選択的に設定する第3接続手段と、(8) 第4容量素子の他端を接地電位に接続した状態、第4容量素子の他端を第2比較部の出力端子に接続した状態、および、第4容量素子の他端を開放した状態、の何れかに選択的に設定する第4接続手段と、を更に備えることを特徴とする。さらに、第1比較部および第2比較部それぞれがコンパレータモードおよびアンプモードの何れかに選択的に設定可能であることを特徴とする。なお、コンパレータモードとは、入力端子に入力した電圧と基準電圧とを大小比較して、その比較の結果を表す比較信号を出力端子から出力する動作モードである。また、アンプモードとは、入力端子と出力端子との間に帰還容量素子が接続されているときに、その帰還容量素子に蓄積されている電荷の量に応じた電圧値を出力端子から出力する動作モードである。
【0019】
この場合のように、第1容量素子および第2容量素子に加えて、第3容量素子および第4容量素子と、各容量素子の電荷を放電する放電手段と、各容量素子の接続状態を設定する接続手段と、を更に備えることにより、第1容量素子,第2容量素子,第3容量素子および第4容量素子の順に繰り返して電荷が蓄積されていき、第1比較部または第2比較部から出力される信号はパルス信号となり、このパルス信号の周波数は、入力端に入力する電流の大きさに応じたものとなる。
【0020】
なお、以上のような動作を行なう為にタイミング制御手段を更に備えて、このタイミング制御手段により、第1比較信号および第2比較信号に基づいて、切替手段,第1放電手段,第2放電手段,第3放電手段,第4放電手段,第1接続手段,第2接続手段,第3接続手段,第4接続手段,第1比較部および第2比較部それぞれの動作を制御するのが好適である。
【0021】
また、本発明に係るI/F変換装置は、第1比較部および第2比較部それぞれに基準電圧を供給する基準電圧源、第1比較信号および第2比較信号を入力するSR型フリップフロップ回路、入力端に入力した電流を増倍して切替手段へ出力するカレントミラー回路、第1比較部の入力端子と接続され該入力端子の電位をリセットする第1過電圧防止回路、第2比較部の入力端子と接続され該入力端子の電位をリセットする第2過電圧防止回路、それぞれを更に備えるのが好適である。
【0022】
本発明に係る光検出装置は、(1) 入射した光の強度に応じた大きさの電流を出力する受光素子と、(2) 受光素子から出力された電流を入力し、その電流の大きさに応じた周波数の信号を発生する上記の本発明に係るI/F変換装置と、を備えることを特徴とする。また、I/F変換装置で発生する信号における単位時間当たりのパルス数を計数する計数部を更に備えるのが好適である。
【0023】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【0024】
(第1実施形態)
先ず、本発明に係るI/F変換装置および光検出装置の第1実施形態について説明する。図1は、第1実施形態に係るI/F変換装置10および光検出装置1の構成図である。この図に示される光検出装置1は、入射した光の強度に応じた大きさの電流を出力するフォトダイオードPD、フォトダイオードPDから出力される電流を入力して信号を発生するI/F変換装置10、および、I/F変換装置10で発生する信号における単位時間当たりのパルス数を計数する計数部19を備える。
【0025】
I/F変換装置10は、第1比較部111、第2比較部112、カレントミラー回路14、基準電圧源15、SR型フリップフロップ回路16、バッファアンプ18、第1容量素子C1、第2容量素子C2、スイッチSW1、スイッチSW2、スイッチSW11およびスイッチSW21を備える。第1比較部111および第2比較部112それぞれの動作特性は互いに同じである。2つの容量素子C1およびC2それぞれの容量値は互いに等しい。このI/F変換装置10は、入力端10aがフォトダイオードPDと接続されており、フォトダイオードPDで発生した電流を入力端10aに入力して、その入力した電流の大きさに応じた周波数の信号をバッファアンプ18から計数部19へ出力する。
【0026】
カレントミラー回路14は、入力端10aに入力した電流を増倍してスイッチSW1およびスイッチSW2へ出力する。スイッチSW1は、カレントミラー回路14の出力端と第1比較部111の反転入力端子との間に設けられている。スイッチSW2は、カレントミラー回路14の出力端と第2比較部112の反転入力端子との間に設けられている。スイッチSW1およびスイッチSW2は、入力端10aに入力してカレントミラー回路14を経た電流を、第1出力端(第1比較部111の反転入力端子との接続点)および第2出力端(第2比較部112の反転入力端子との接続点)の何れか一方に、選択的に切り替えて出力する切替手段として作用する。
【0027】
第1容量素子C1の一端は、スイッチSW1を介してカレントミラー回路14の出力端と接続されており、第1比較部111の反転入力端子とも接続されている。第1容量素子C1の他端は接地されている。第1容量素子C1は、電流の入力に応じて電荷を蓄積することができる。スイッチSW11は、第1容量素子C1の一端と接地電位との間に設けられており、第1容量素子C1に蓄積された電荷を放電させる第1放電手段として作用する。
【0028】
第1比較部111は、第1容量素子C1の一端の電圧V1を反転入力端子に入力するとともに、基準電圧源15から出力される基準電圧Vrefを非反転入力端子に入力して、電圧V1と基準電圧Vrefとを大小比較して、その比較の結果を表す第1比較信号S1を出力端子から出力する。この第1比較信号S1は、電圧V1が基準電圧Vrefより小さいときにはハイレベルであり、電圧V1が基準電圧Vrefより大きいときにはローレベルである。
【0029】
第2容量素子C2の一端は、スイッチSW2を介してカレントミラー回路14の出力端と接続されており、第2比較部112の反転入力端子とも接続されている。第2容量素子C2の他端は接地されている。第2容量素子C2は、電流の入力に応じて電荷を蓄積することができる。スイッチSW21は、第2容量素子C2の一端と接地電位との間に設けられており、第2容量素子C2に蓄積された電荷を放電させる第2放電手段として作用する。
【0030】
第2比較部112は、第2容量素子C2の一端の電圧V2を反転入力端子に入力するとともに、基準電圧源15から出力される基準電圧Vrefを非反転入力端子に入力して、電圧V2と基準電圧Vrefとを大小比較して、その比較の結果を表す第2比較信号S2を出力端子から出力する。この第2比較信号S2は、電圧V2が基準電圧Vrefより小さいときにはハイレベルであり、電圧V2が基準電圧Vrefより大きいときにはローレベルである。
【0031】
基準電圧源15は、一定の基準電圧Vrefを発生して、この基準電圧Vrefを第1比較部111および第2比較部112それぞれの非反転入力端子に供給する。SR型フリップフロップ回路16は、第1比較部111から出力される第1比較信号S1をS入力端子に入力し、第2比較部112から出力される第2比較信号S2をR入力端子に入力して、第1比較信号S1および第2比較信号S2それぞれのレベル変化に応じて変化する出力信号をQ出力端子およびQB出力端子それぞれから出力する。バッファアンプ18は、SR型フリップフロップ回路16のQ出力端子から出力される信号を増幅して計数部19へ出力する。計数部19は、このバッファアンプ18から出力される信号における単位時間当たりのパルス数を計数して、その計数値をデジタル値として出力する。
【0032】
SR型フリップフロップ回路16は、第1比較信号S1および第2比較信号S2に基づいて各スイッチの動作を制御するタイミング制御手段としても作用する。すなわち、スイッチSW1およびスイッチSW21それぞれは、SR型フリップフロップ回路16のQB出力端子から出力される信号の値がハイレベルであるときに閉じ、ローレベルであるときに開く。また、スイッチSW2およびスイッチSW11それぞれは、SR型フリップフロップ回路16のQ出力端子から出力される信号の値がハイレベルであるときに閉じ、ローレベルであるときに開く。
【0033】
次に、第1実施形態に係るI/F変換装置10および光検出装置1の動作について説明する。図2は、第1実施形態に係るI/F変換装置10の動作を説明するタイミングチャートである。
【0034】
光が入射したフォトダイオードPDから出力された電流は、I/F変換装置10の入力端10aに入力して、カレントミラー回路14により増倍され、カレントミラー回路14からスイッチSW1,SW2へ出力される。
【0035】
時刻t1前には、SR型フリップフロップ回路16のQ出力がローレベルであって、QB出力がハイレベルであるので、スイッチSW1およびスイッチSW21それぞれは閉じていて、スイッチSW2およびスイッチSW11それぞれは開いている。カレントミラー回路14から出力された電流は、スイッチSW1を経て、第1容量素子C1に流れ込み、第1容量素子C1に電荷が蓄積されていく。第1容量素子C1に蓄積された電荷の量が多くなるに従い、第1比較部111の反転入力端子に入力する電圧V1は、次第に大きくなり、やがて、時刻t1に、非反転入力端子に入力している基準電圧Vrefより大きくなる。第1比較部111の出力端子から出力される第1比較信号S1は、時刻t1に、ハイレベルからローレベルに転じる。
【0036】
そして、時刻t1に、第1比較信号S1がローレベルに転じることにより、SR型フリップフロップ回路16のQ出力がハイレベルに転じるとともに、QB出力がローレベルに転じて、スイッチSW1およびスイッチSW21それぞれは開いて、スイッチSW2およびスイッチSW11それぞれは閉じる。この各スイッチの開閉動作により、第1容量素子C1に蓄積されていた電荷は放電され、第1比較部111の出力端子から出力される第1比較信号S1はハイレベルに戻る。
【0037】
時刻t1以降、カレントミラー回路14から出力された電流は、スイッチSW2を経て、第2容量素子C2に流れ込み、第2容量素子C2に電荷が蓄積されていく。第2容量素子C2に蓄積された電荷の量が多くなるに従い、第2比較部112の反転入力端子に入力する電圧V2は、次第に大きくなり、やがて、時刻t2に、非反転入力端子に入力している基準電圧Vrefより大きくなる。第2比較部112の出力端子から出力される第2比較信号S2は、時刻t2に、ハイレベルからローレベルに転じる。
【0038】
そして、時刻t2に、第2比較信号S2がローレベルに転じることにより、SR型フリップフロップ回路16のQ出力がローレベルに転じるとともに、QB出力がハイレベルに転じて、スイッチSW1およびスイッチSW21それぞれは閉じて、スイッチSW2およびスイッチSW11それぞれは開く。この各スイッチの開閉動作により、第2容量素子C2に蓄積されていた電荷は放電され、第2比較部112の出力端子から出力される第2比較信号S2はハイレベルに戻る。
【0039】
以上のような動作が繰り返されて、SR型フリップフロップ回路16のQ出力信号は、パルス信号となり、バッファアンプ18を経て計数部19に入力する。そして、計数部19により、SR型フリップフロップ回路16のQ出力端子から出力される信号における単位時間当たりのパルス数が計数されて、その計数値(すなわち、周波数)がデジタル値として出力される。第1容量素子C1および第2容量素子C2それぞれに蓄積される電荷の量の増加速度が速いほど、すなわち、カレントミラー回路14から出力される電流が大きいほど、このようにして得られる周波数は高い。
【0040】
図3は、第1実施形態に係るI/F変換装置10および光検出装置1の動作特性を示すグラフである。このグラフにおいて、横軸は、光検出装置1のフォトダイオードPDへ入射する光の強度、または、I/F変換装置10の入力端10aに入力する電流値を示す。縦軸は、計数部19により測定される周波数を示す。また、この図には、第1実施形態のものと対比するために、図12に示された構成のI/F変換装置の動作特性が比較例として示されている。この図に示されるように、比較例では、フォトダイオードPDへの入射光量が大きい領域(電流値が大きい領域)で、入出力関係の線形性が悪くなっている。これに対して、本実施形態では、フォトダイオードPDへの入射光量が大きい領域(電流値が大きい領域)でも、入出力関係の直線性が優れている。このように、本実施形態に係るI/F変換装置10および光検出装置1は、広いダイナミックレンジで入出力関係について高い直線性を高精度で実現することができる。
【0041】
(第2実施形態)
次に、本発明に係るI/F変換装置および光検出装置の第2実施形態について説明する。図4は、第2実施形態に係るI/F変換装置20および光検出装置2の構成図である。この図に示される光検出装置2は、入射した光の強度に応じた大きさの電流を出力するフォトダイオードPD、フォトダイオードPDから出力される電流を入力して信号を発生するI/F変換装置20、および、I/F変換装置20で発生する信号における単位時間当たりのパルス数を計数する計数部29を備える。
【0042】
I/F変換装置20は、第1比較部211、第2比較部212、第1過電圧防止回路221、第2過電圧防止回路222、第1ワンショット回路231、第2ワンショット回路232、カレントミラー回路24、基準電圧源25、SR型フリップフロップ回路26、タイミング制御部27、バッファアンプ28、第1容量素子C1、第2容量素子C2、第3容量素子C3、第4容量素子C4、スイッチSW1、スイッチSW2、スイッチSW11〜SW13、スイッチSW21〜SW23、スイッチSW31〜SW33、および、スイッチSW41〜SW43を備える。第1比較部211および第2比較部212それぞれの動作特性は互いに同じである。4つの容量素子C1〜C4それぞれの容量値は互いに等しい。このI/F変換装置20は、入力端20aがフォトダイオードPDと接続されており、フォトダイオードPDで発生した電流を入力端20aに入力して、その入力した電流の大きさに応じた周波数の信号をバッファアンプ28から計数部29へ出力する。
【0043】
カレントミラー回路24は、入力端20aに入力した電流を増倍してスイッチSW1およびスイッチSW2へ出力する。スイッチSW1は、カレントミラー回路24の出力端と第1比較部211の反転入力端子との間に設けられている。スイッチSW2は、カレントミラー回路24の出力端と第2比較部212の反転入力端子との間に設けられている。スイッチSW1およびスイッチSW2は、入力端20aに入力しカレントミラー回路24を経た電流を、第1出力端(第1比較部211の反転入力端子との接続点)および第2出力端(第2比較部212の反転入力端子との接続点)の何れか一方に、選択的に切り替えて出力する切替手段として作用する。
【0044】
第1容量素子C1および第3容量素子C3それぞれの一端は、スイッチSW1を介してカレントミラー回路24の出力端と接続されており、第1比較部211の反転入力端子とも接続されている。第1容量素子C1および第3容量素子C3それぞれは、電流の入力に応じて電荷を蓄積することができる。
【0045】
スイッチSW11は、第1容量素子C1の一端と他端との間に設けられており、第1容量素子C1に蓄積された電荷を放電させる第1放電手段として作用する。スイッチSW12は、第1容量素子C1の他端と接地電位との間に設けられている。スイッチSW13は、第1容量素子C1の他端と第1比較部211の出力端子との間に設けられている。スイッチSW12およびSW13は、第1容量素子C1の他端を接地電位に接続した状態、第1容量素子C1の他端を第1比較部211の出力端子に接続した状態、および、第1容量素子C1の他端を開放した状態、の何れかに選択的に設定する第1接続手段として作用する。
【0046】
スイッチSW31は、第3容量素子C3の一端と他端との間に設けられており、第3容量素子C3に蓄積された電荷を放電させる第3放電手段として作用する。スイッチSW32は、第3容量素子C3の他端と接地電位との間に設けられている。スイッチSW33は、第3容量素子C3の他端と第1比較部211の出力端子との間に設けられている。スイッチSW32およびSW33は、第3容量素子C3の他端を接地電位に接続した状態、第3容量素子C3の他端を第1比較部211の出力端子に接続した状態、および、第3容量素子C3の他端を開放した状態、の何れかに選択的に設定する第3接続手段として作用する。
【0047】
第1比較部211は、第1容量素子C1および第3容量素子C3それぞれの一端の電圧V1を反転入力端子に入力するとともに、基準電圧源25から出力される基準電圧Vrefを非反転入力端子に入力して、電圧V1と基準電圧Vrefとを大小比較して、その比較の結果を表す第1比較信号S1を出力端子から出力する。この第1比較信号S1は、電圧V1が基準電圧Vrefより小さいときにはハイレベルであり、電圧V1が基準電圧Vrefより大きいときにはローレベルである。
【0048】
第2容量素子C2および第4容量素子C4それぞれの一端は、スイッチSW2を介してカレントミラー回路24の出力端と接続されており、第2比較部212の反転入力端子とも接続されている。第2容量素子C2および第4容量素子C4それぞれは、電流の入力に応じて電荷を蓄積することができる。
【0049】
スイッチSW21は、第2容量素子C2の一端と他端との間に設けられており、第2容量素子C2に蓄積された電荷を放電させる第2放電手段として作用する。スイッチSW22は、第2容量素子C2の他端と接地電位との間に設けられている。スイッチSW23は、第2容量素子C2の他端と第2比較部212の出力端子との間に設けられている。スイッチSW22およびSW23は、第2容量素子C2の他端を接地電位に接続した状態、第2容量素子C2の他端を第2比較部212の出力端子に接続した状態、および、第2容量素子C2の他端を開放した状態、の何れかに選択的に設定する第2接続手段として作用する。
【0050】
スイッチSW41は、第4容量素子C4の一端と他端との間に設けられており、第4容量素子C4に蓄積された電荷を放電させる第4放電手段として作用する。スイッチSW42は、第4容量素子C4の他端と接地電位との間に設けられている。スイッチSW43は、第4容量素子C4の他端と第2比較部212の出力端子との間に設けられている。スイッチSW42およびSW43は、第4容量素子C4の他端を接地電位に接続した状態、第4容量素子C4の他端を第2比較部212の出力端子に接続した状態、および、第4容量素子C4の他端を開放した状態、の何れかに選択的に設定する第4接続手段として作用する。
【0051】
第2比較部212は、第2容量素子C2および第4容量素子C4それぞれの一端の電圧V2を反転入力端子に入力するとともに、基準電圧源25から出力される基準電圧Vrefを非反転入力端子に入力して、電圧V2と基準電圧Vrefとを大小比較して、その比較の結果を表す第2比較信号S2を出力端子から出力する。この第2比較信号S2は、電圧V2が基準電圧Vrefより小さいときにはハイレベルであり、電圧V2が基準電圧Vrefより大きいときにはローレベルである。
【0052】
第1過電圧防止回路221は、第1比較部211の反転入力端子に接続されており、この反転入力端子の電位をリセットするものである。同様に、第2過電圧防止回路222は、第2比較部212の反転入力端子に接続されており、この反転入力端子の電位をリセットするものである。第1比較部211および第2比較部212それぞれは、反転入力端子の電圧が非反転転入力端子の電圧より高くなったまま安定してしまうと、正常に動作しなくなる。このような事態は電源投入時に起こる可能性がある。そこで、第1過電圧防止回路221および第2過電圧防止回路222それぞれは、第1比較部211および第2比較部212それぞれの反転入力端子の電位をリセットすることで、正常動作を可能とする。
【0053】
第1ワンショット回路231は、第1比較部211の出力端子とSR型フリップフロップ回路26のS入力端子との間に設けられており、第1比較部211から出力される第1比較信号S1のレベル変化を安定化する。第2ワンショット回路232は、第2比較部212の出力端子とSR型フリップフロップ回路26のR入力端子との間に設けられており、第2比較部212から出力される第2比較信号S2のレベル変化を安定化する。そして、第1ワンショット回路231および第2ワンショット回路232それぞれは、SR型フリップフロップ回路26の動作を安定化する。
【0054】
基準電圧源25は、一定の基準電圧Vrefを発生して、この基準電圧Vrefを第1比較部211および第2比較部212それぞれの非反転入力端子に供給する。SR型フリップフロップ回路26は、第1比較部211から出力されて第1ワンショット回路231を経た第1比較信号S1をS入力端子に入力し、第2比較部212から出力されて第2ワンショット回路232を経た第2比較信号S2をR入力端子に入力して、第1比較信号S1および第2比較信号S2それぞれのレベル変化に応じて変化する出力信号をQ出力端子およびQB出力端子それぞれから出力する。バッファアンプ28は、SR型フリップフロップ回路26のQ出力端子から出力される信号を増幅して計数部29へ出力する。計数部29は、このバッファアンプ28から出力される信号における単位時間当たりのパルス数を計数して、その計数値をデジタル値として出力する。
【0055】
SR型フリップフロップ回路26およびタイミング制御部27は、第1比較信号S1および第2比較信号S2に基づいて各スイッチの動作を制御するタイミング制御手段として作用する。すなわち、タイミング制御部27は、SR型フリップフロップ回路26のQ出力端子およびQB出力端子それぞれからの出力信号に基づいて、各スイッチの動作を制御する制御信号を生成して出力する。そして、各スイッチは、タイミング制御部27から出力されて供給された制御信号の値がハイレベルであるときに閉じ、ローレベルであるときに開く。
【0056】
図5は、第1比較部211および第2比較部212それぞれの回路の一例を示す図である。この図に示される比較部21は、第1比較部211および第2比較部212を代表するものである。比較部21は、pチャネルCMOSトランジスタT11〜T15、nチャネルCMOSトランジスタT21〜T25、位相補償容量素子Cおよび抵抗素子Rを備えており、これらが図示のとおり接続されている。反転入力端子PMは、トランジスタT14のゲート端子に接続されており、電圧V1またはV2を入力するものである。非反転入力端子PPは、トランジスタT15のゲート端子に接続されており、基準電圧Vrefを入力するものである。出力端子POは、トランジスタT13,T21およびT24それぞれのドレイン端子に接続されており、第1比較信号S1または第2比較信号S2を出力するものである。バイアス入力端子PBは、トランジスタT11〜T13それぞれのゲート端子に接続されており、比較部21を動作させるためのバイアス電圧を設定する為のものである。制御端子PCは、トランジスタT21およびT25それぞれのゲート端子に接続されており、位相補償容量素子Cを切り離したり接続したりすることで、比較部21の動作モード(コンパレータモード/アンプモード)を切り替える為のものである。
図6は、第1過電圧防止回路221および第2過電圧防止回路222それぞれの回路の一例を示す図である。この図に示される過電圧防止回路22は、第1過電圧防止回路221および第2過電圧防止回路222を代表するものである。過電圧防止回路22は、pチャネルCMOSトランジスタT31〜T36、nチャネルCMOSトランジスタT41〜T50 およびシュミットトリガU1,U2 を備えており、これらが図示のとおり接続されている。バイアス入力端子PBは、トランジスタT31〜T33それぞれのゲート端子およびトランジスタT31のドレイン端子に接続されており、過電圧防止回路22を動作させるためのバイアス電圧を設定する為のものである。端子POは、トランジスタT43のゲート端子およびトランジスタT50のドレイン端子それぞれに接続されており、第1比較部211または第2比較部212の出力端子に接続されている。
【0057】
バイアス入力端子PBは、回路のバイアスを与える端子である。端子POは、入力兼出力端子である。端子POが設定電圧に達するか或いは設定電圧以上になると、トランジスタT50により強制的に端子POは瞬間的に接地電位になる。端子POが接地電位(或いは接地電圧以下)になると、図6の回路は安定する。安定しているときの端子POは、ハイインピーダンス状態であり、端子POが接続されている回路に影響を与えない。
【0058】
次に、第2実施形態に係るI/F変換装置20および光検出装置2の動作について説明する。図7は、第2実施形態に係るI/F変換装置20の動作を説明するタイミングチャートである。この図において、φ1はスイッチSW1の開閉動作を制御する制御信号であり、φijはスイッチSWijの開閉動作を制御する制御信号であり(i=1〜4,j=1〜3)、φC1は第1比較部211の制御端子PCに入力して第1比較部211の動作モードを切り替える制御信号であり、また、φC2は第2比較部212の制御端子PCに入力して第2比較部212の動作モードを切り替える制御信号である。なお、スイッチSW2の開閉動作を制御する制御信号φ2は、図示されていないが、制御信号φ1のレベル反転信号である。これらの制御信号φ1,φ2,φij,φC1,φC2は、タイミング制御部27から出力される。図8〜図10は、第2実施形態に係るI/F変換装置20の動作における各時刻での各スイッチの開閉状態および各容量素子の接続状態を説明する図である。
【0059】
光が入射したフォトダイオードPDから出力された電流は、I/F変換装置20の入力端20aに入力して、カレントミラー回路24により増倍され、カレントミラー回路24からスイッチSW1,SW2へ出力される。
【0060】
時刻t0における各スイッチの開閉状態および各容量素子の接続状態は図8(a)に示されている。時刻t0では、SR型フリップフロップ回路26のQ出力がローレベルであって、QB出力がハイレベルである。また、制御信号φ1はローレベルであって、スイッチSW1は開いており、制御信号φ2はハイレベルであって、スイッチSW2は閉じており、その結果、カレントミラー回路24から出力された電流は、第1比較部211側には流入せず、第2比較部212側に流入している。
【0061】
時刻t0では、制御信号φ11はローレベルであって、スイッチSW11は開いており、制御信号φ12はローレベルであって、スイッチSW12は開いており、制御信号φ13はハイレベルであって、スイッチSW13は閉じており、その結果、第1容量素子C1は、第1比較部211の反転入力端子と出力端子との間に帰還容量素子として接続されている。制御信号φ31はローレベルであって、スイッチSW31は開いており、制御信号φ32はハイレベルであって、スイッチSW32は閉じており、制御信号φ33はローレベルであって、スイッチSW33は開いており、その結果、第3容量素子C3は、第1比較部211の反転入力端子と接地電位との間に接続されていて、基準電圧Vrefで充電されている。制御信号φC1はハイレベルであって、第1比較部211はアンプモードである。第1比較部211の出力端子から出力される第1比較信号S1はローレベルである。
【0062】
時刻t0では、制御信号φ21はハイレベルであって、スイッチSW21は閉じており、制御信号φ22はローレベルであって、スイッチSW22は開いており、制御信号φ23はローレベルであって、スイッチSW23は開いており、その結果、第2容量素子C2は、両端が短絡した状態となっていて、第2比較部212の出力端子と切り離されている。制御信号φ41はローレベルであって、スイッチSW41は開いており、制御信号φ42はハイレベルであって、スイッチSW42は閉じており、制御信号φ43はローレベルであって、スイッチSW43は開いており、その結果、第4容量素子C4は、第2比較部212の反転入力端子と接地電位との間に接続されていて、流入した電流に応じて電荷を蓄積している。ただし、第2比較部212の反転入力端子の電圧は基準電圧Vref未満である。制御信号φC2はローレベルであって、第2比較部212はコンパレータモードである。第2比較部212の出力端子から出力される第2比較信号S2はハイレベルである。
【0063】
この時刻t0以降、カレントミラー回路24から出力された電流が第2比較部212側に流入していくと、第4容量素子C4における電荷蓄積量が次第に増加していき、第2比較部212の反転入力端子の電圧も次第に大きくなっていく。やがて、時刻t1に、第2比較部212の反転入力端子の電圧が基準電圧Vrefに達すると、第2比較部212の出力端子から出力される第2比較信号S2はローレベルに転じ、SR型フリップフロップ回路26のQ出力がハイレベルに転じ、QB出力がローレベルに転じる。
【0064】
時刻t1後における各スイッチの開閉状態および各容量素子の接続状態は図8(b)に示されている。時刻t1に、制御信号φ13はローレベルに転じて、スイッチSW13は開き、これ以降、第1容量素子C1は、それまでに蓄積した電荷を保持する。制御信号φ21はローレベルに転じて、スイッチSW21は開き、これ以降、第2容量素子C2は、両端が短絡した状態から開放される。制御信号φC2はハイレベルに転じて、第2比較部212はアンプモードに転じる。
【0065】
時刻t1から一定時間が経過した後の時刻t2後における各スイッチの開閉状態および各容量素子の接続状態は図8(c)に示されている。時刻t2に、制御信号φ31はハイレベルに転じて、スイッチSW31は閉じ、これ以降、第3容量素子C3は、両端が短絡した状態となり、放電される。制御信号φC1はローレベルに転じて、第1比較部211はコンパレータモードに転じる。第1比較部211の出力端子から出力される第1比較信号S1はハイレベルに転じる。
【0066】
時刻t2から一定時間が経過した後の時刻t3後における各スイッチの開閉状態および各容量素子の接続状態は図9(a)に示されている。時刻t3に、制御信号φ32はローレベルに転じて、スイッチSW32は開き、これ以降、第3容量素子C3は、両端が短絡した状態のまま、第1比較部211の出力端子と切り離される。
【0067】
時刻t3から一定時間が経過した後の時刻t4後における各スイッチの開閉状態および各容量素子の接続状態は図9(b)に示されている。時刻t4に、制御信号φ12はハイレベルに転じて、スイッチSW12は閉じ、これ以降、第1容量素子C1は、第1比較部211の反転入力端子と接地電位との間に接続され、また、第1比較部211の反転入力端子の電圧は、時刻t1に第1容量素子C1により保持された電荷の量に応じた値となる。
【0068】
時刻t4から一定時間が経過した後の時刻t5後における各スイッチの開閉状態および各容量素子の接続状態は図9(c)に示されている。時刻t5に、制御信号φ1はハイレベルに転じて、スイッチSW1は閉じ、制御信号φ2はローレベルに転じて、スイッチSW2は開き、これまで続けられていた第4容量素子C4への電荷蓄積が終了する。時刻t5以降では、第2比較部212の反転入力端子の電圧は基準電圧Vrefを超えている。また、時刻t5以降では、カレントミラー回路24から出力された電流は、第1比較部211側に流入して、第1容量素子C1は、流入した電流に応じて電荷を蓄積していく。
【0069】
時刻t5から一定時間が経過した後の時刻t6後における各スイッチの開閉状態および各容量素子の接続状態は図10(a)に示されている。時刻t6に、制御信号φ23はハイレベルに転じて、スイッチSW23は閉じ、これ以降、第2容量素子C2は、第2比較部212の反転入力端子と出力端子との間に接続される。また、時刻t6以降では、第2比較部212の反転入力端子の電圧は基準電圧Vrefとなり、時刻t6前に第4容量素子C4に蓄積されていた電荷のうち基準電圧Vref分を超える電荷(以下「余剰電荷」という。)は、帰還容量素子としての第2容量素子C2に移動する。この電荷移動は、第2比較部212の応答速度に応じた時間を要する。
【0070】
この時刻t6以降、カレントミラー回路24から出力された電流が第1比較部211側に流入していくと、第1容量素子C1における電荷蓄積量が次第に増加していき、第1比較部211の反転入力端子の電圧も次第に大きくなっていく。やがて、時刻t7に、第1比較信号S1の反転入力端子の電圧が基準電圧Vrefに達すると、第1比較部211の出力端子から出力される第1比較信号S1はローレベルに転じ、SR型フリップフロップ回路26のQ出力がローレベルに転じ、QB出力がハイレベルに転じる。
【0071】
時刻t7後における各スイッチの開閉状態および各容量素子の接続状態は図10(b)に示されている。時刻t7に、制御信号φ31はローレベルに転じて、スイッチSW31は開き、これ以降、第3容量素子C3は、両端が短絡した状態から開放される。制御信号φ23はローレベルに転じて、スイッチSW23は開き、これ以降、第2容量素子C2は、それまでに蓄積した電荷を保持する。制御信号φC1はハイレベルに転じて、第1比較部211はアンプモードに転じる。
【0072】
時刻t7から一定時間が経過した後の時刻t8後における各スイッチの開閉状態および各容量素子の接続状態は図10(c)に示されている。時刻t8に、制御信号φ41はハイレベルに転じて、スイッチSW41は閉じ、これ以降、第4容量素子C4は、両端が短絡した状態となり、放電される。制御信号φC2はローレベルに転じて、第2比較部212はコンパレータモードに転じる。第2比較部212の出力端子から出力される第2比較信号S2はハイレベルに転じる。
【0073】
以降も同様に動作する。ただし、時刻t0から時刻t5までは第4容量素子C4に電荷が蓄積され、その後、第1容量素子C1、第2容量素子C2、第3容量素子C3および第4容量素子C4の順に繰り返して電荷が蓄積されていく。以上のような動作が繰り返されて、SR型フリップフロップ回路26のQ出力信号は、パルス信号となり、バッファアンプ28を経て計数部29に入力する。そして、計数部29により、SR型フリップフロップ回路26のQ出力端子から出力される信号における単位時間当たりのパルス数が計数されて、その計数値(すなわち、周波数)がデジタル値として出力される。各容量素子に蓄積される電荷の量の増加速度が速いほど、すなわち、カレントミラー回路24から出力される電流が大きいほど、このようにして得られる周波数は高い。
【0074】
また、例えば、電荷蓄積が第4容量素子C4から第1容量素子C1に切り替わる際には、第4容量素子C4に蓄積されていた電荷のうちの余剰電荷が第2容量素子C2に移動し、電荷蓄積が第1容量素子C1から第2容量素子C2に切り替わった後には、第2容量素子C2に既に蓄積されている余剰電荷に加えて新たに電荷が蓄積されていく。このように、電荷を蓄積する容量素子が切り替わる際に、余剰電荷は、捨てられること無く、他の容量素子へ移動して蓄積される。したがって、本実施形態に係るI/F変換装置20および光検出装置2は、広いダイナミックレンジで入出力関係について高い直線性を高精度で実現することができる。
【0075】
図11は、第1実施形態に係るI/F変換装置10の動作特性と、第2実施形態に係るI/F変換装置20の動作特性とを、対比して示す図である。同図(a)は入力電流値と出力周波数との関係を示すグラフであり、同図(b)は入力電流値と直線性との関係を示すグラフである。直線性については、入力電流値が1nAから10nAまでの範囲における出力周波数の変化量を1として表した。この図に示されるように、第1実施形態および第2実施形態の何れの場合にも、広いダイナミックレンジで入出力関係について高い直線性が高精度で実現されている。また、第1実施形態と比べて、第2実施形態は、より広いダイナミックレンジで高い直線性が高精度で実現されている。
【0076】
【発明の効果】
以上、詳細に説明したとおり、本発明に係るI/F変換装置および光検出装置は、広いダイナミックレンジで入出力関係について高い直線性を高精度で実現することができる。
【図面の簡単な説明】
【図1】第1実施形態に係るI/F変換装置10および光検出装置1の構成図である。
【図2】第1実施形態に係るI/F変換装置10の動作を説明するタイミングチャートである。
【図3】第1実施形態に係るI/F変換装置10および光検出装置1の動作特性を示すグラフである。
【図4】第2実施形態に係るI/F変換装置20および光検出装置2の構成図である。
【図5】第1比較部211および第2比較部212それぞれの回路の一例を示す図である。
【図6】第1過電圧防止回路221および第2過電圧防止回路222それぞれの回路の一例を示す図である。
【図7】第2実施形態に係るI/F変換装置20の動作を説明するタイミングチャートである。
【図8】第2実施形態に係るI/F変換装置20の動作における各時刻での各スイッチの開閉状態および各容量素子の接続状態を説明する第1の図である。
【図9】第2実施形態に係るI/F変換装置20の動作における各時刻での各スイッチの開閉状態および各容量素子の接続状態を説明する第2の図である。
【図10】第2実施形態に係るI/F変換装置20の動作における各時刻での各スイッチの開閉状態および各容量素子の接続状態を説明する第3の図である。
【図11】第1実施形態に係るI/F変換装置10の動作特性と、第2実施形態に係るI/F変換装置20の動作特性とを、対比して示す図である。
【図12】従来のI/F変換装置の構成図である。
【符号の説明】
1,2…光検出装置、10…I/F変換装置、111…第1比較部、112…第2比較部、14…カレントミラー回路、15…基準電圧源、16…SR型フリップフロップ回路、18…バッファアンプ、19…計数部、20…I/F変換装置、211…第1比較部、212…第2比較部、221…第1過電圧防止回路、222…第2過電圧防止回路、231…第1ワンショット回路、232…第2ワンショット回路、24…カレントミラー回路、25…基準電圧源、26…SR型フリップフロップ回路、27…タイミング制御部、28…バッファアンプ、29…計数部、C…容量素子、SW…スイッチ。
Claims (10)
- 入力端に入力した電流の大きさに応じた周波数の信号を発生するI/F変換装置であって、
前記入力端に入力した電流を第1出力端および第2出力端の何れか一方に選択的に切り替えて出力する切替手段と、
前記切替手段の前記第1出力端と接続され、電流の入力に応じて電荷を蓄積する第1容量素子と、
前記第1容量素子に蓄積された電荷を放電させる第1放電手段と、
前記第1容量素子の一端と入力端子が接続され、前記第1容量素子の前記一端の電圧と基準電圧とを大小比較して、その比較の結果を表す第1比較信号を出力端子から出力する第1比較部と、
前記切替手段の前記第2出力端と接続され、電流の入力に応じて電荷を蓄積する第2容量素子と、
前記第2容量素子に蓄積された電荷を放電させる第2放電手段と、
前記第2容量素子の一端と入力端子が接続され、前記第2容量素子の前記一端の電圧と基準電圧とを大小比較して、その比較の結果を表す第2比較信号を出力端子から出力する第2比較部と、
を備えることを特徴とするI/F変換装置。 - 前記第1比較信号および前記第2比較信号に基づいて、前記切替手段,前記第1放電手段および前記第2放電手段それぞれの動作を制御するタイミング制御手段を更に備えることを特徴とする請求項1記載のI/F変換装置。
- 前記切替手段の前記第1出力端と接続されるとともに、前記第1比較部の前記入力端子と一端が接続され、電流の入力に応じて電荷を蓄積する第3容量素子と、
前記第3容量素子に蓄積された電荷を放電させる第3放電手段と、
前記切替手段の前記第2出力端と接続されるとともに、前記第2比較部の前記入力端子と一端が接続され、電流の入力に応じて電荷を蓄積する第4容量素子と、
前記第4容量素子に蓄積された電荷を放電させる第4放電手段と、
前記第1容量素子の他端を接地電位に接続した状態、前記第1容量素子の他端を前記第1比較部の前記出力端子に接続した状態、および、前記第1容量素子の他端を開放した状態、の何れかに選択的に設定する第1接続手段と、
前記第2容量素子の他端を接地電位に接続した状態、前記第2容量素子の他端を前記第2比較部の前記出力端子に接続した状態、および、前記第2容量素子の他端を開放した状態、の何れかに選択的に設定する第2接続手段と、
前記第3容量素子の他端を接地電位に接続した状態、前記第3容量素子の他端を前記第1比較部の前記出力端子に接続した状態、および、前記第3容量素子の他端を開放した状態、の何れかに選択的に設定する第3接続手段と、
前記第4容量素子の他端を接地電位に接続した状態、前記第4容量素子の他端を前記第2比較部の前記出力端子に接続した状態、および、前記第4容量素子の他端を開放した状態、の何れかに選択的に設定する第4接続手段と、
を更に備え、
前記第1比較部および前記第2比較部それぞれがコンパレータモードおよびアンプモードの何れかに選択的に設定可能である、
ことを特徴とする請求項1記載のI/F変換装置。 - 前記第1比較信号および前記第2比較信号に基づいて、前記切替手段,前記第1放電手段,前記第2放電手段,前記第3放電手段,前記第4放電手段,前記第1接続手段,前記第2接続手段,前記第3接続手段,前記第4接続手段,前記第1比較部および前記第2比較部それぞれの動作を制御するタイミング制御手段を更に備えることを特徴とする請求項3記載のI/F変換装置。
- 前記第1比較部および前記第2比較部それぞれに基準電圧を供給する基準電圧源を更に備えることを特徴とする請求項1記載のI/F変換装置。
- 前記第1比較信号および前記第2比較信号を入力するSR型フリップフロップ回路を更に備えることを特徴とする請求項1記載のI/F変換装置。
- 前記入力端に入力した電流を増倍して前記切替手段へ出力するカレントミラー回路を更に備えることを特徴とする請求項1記載のI/F変換装置。
- 第1比較部の前記入力端子と接続され該入力端子の電位をリセットする第1過電圧防止回路と、
第2比較部の前記入力端子と接続され該入力端子の電位をリセットする第2過電圧防止回路と、
を更に備えることを特徴とする請求項1記載のI/F変換装置。 - 入射した光の強度に応じた大きさの電流を出力する受光素子と、
前記受光素子から出力された電流を入力し、その電流の大きさに応じた周波数の信号を発生する請求項1〜8の何れか1項に記載のI/F変換装置と、
を備えることを特徴とする光検出装置。 - 前記I/F変換装置で発生する信号における単位時間当たりのパルス数を計数する計数部を更に備えることを特徴とする請求項9記載の光検出装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003124276A JP4234485B2 (ja) | 2003-04-28 | 2003-04-28 | I/f変換装置および光検出装置 |
CNB2004800114384A CN100443904C (zh) | 2003-04-28 | 2004-04-28 | I/f变换装置和光检测装置 |
KR1020057020439A KR101052398B1 (ko) | 2003-04-28 | 2004-04-28 | Ι/f 변환 장치 및 광검출 장치 |
PCT/JP2004/006206 WO2004097434A1 (ja) | 2003-04-28 | 2004-04-28 | I/f変換装置および光検出装置 |
EP04730108A EP1619509A4 (en) | 2003-04-28 | 2004-04-28 | I / F IMPLEMENTATION DEVICE AND PHOTO DETECTION DEVICE |
US10/554,697 US7812877B2 (en) | 2003-04-28 | 2004-04-28 | I/F conversion device and photo-detection device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003124276A JP4234485B2 (ja) | 2003-04-28 | 2003-04-28 | I/f変換装置および光検出装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004325409A true JP2004325409A (ja) | 2004-11-18 |
JP2004325409A5 JP2004325409A5 (ja) | 2006-02-16 |
JP4234485B2 JP4234485B2 (ja) | 2009-03-04 |
Family
ID=33410159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003124276A Expired - Fee Related JP4234485B2 (ja) | 2003-04-28 | 2003-04-28 | I/f変換装置および光検出装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7812877B2 (ja) |
EP (1) | EP1619509A4 (ja) |
JP (1) | JP4234485B2 (ja) |
KR (1) | KR101052398B1 (ja) |
CN (1) | CN100443904C (ja) |
WO (1) | WO2004097434A1 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006006575A1 (ja) * | 2004-07-12 | 2006-01-19 | Hamamatsu Photonics K.K. | 光検出装置 |
JP2007027210A (ja) * | 2005-07-12 | 2007-02-01 | Hamamatsu Photonics Kk | 光検出回路 |
WO2007043282A1 (ja) * | 2005-10-11 | 2007-04-19 | Rohm Co., Ltd. | 電流検出回路およびそれを用いた受光装置、発光制御装置ならびにそれらを用いた電子機器 |
JP2010040981A (ja) * | 2008-08-08 | 2010-02-18 | Semiconductor Energy Lab Co Ltd | 光電変換装置、及び当該光電変換装置を具備する電子機器 |
JP2010062537A (ja) * | 2008-08-08 | 2010-03-18 | Semiconductor Energy Lab Co Ltd | 光電変換装置、及び当該光電変換装置を具備する電子機器 |
US8334495B2 (en) | 2008-06-25 | 2012-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Photometric device including a photoelectric conversion element for detecting illuminance of light |
JP2014222226A (ja) * | 2008-09-04 | 2014-11-27 | 株式会社半導体エネルギー研究所 | 光検出回路 |
JP2015012377A (ja) * | 2013-06-27 | 2015-01-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2017204900A (ja) * | 2017-08-29 | 2017-11-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011086829A1 (en) * | 2010-01-15 | 2011-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US8384443B2 (en) * | 2011-01-27 | 2013-02-26 | Maxim Integrated Products, Inc. | Current mirror and current cancellation circuit |
CN102662094B (zh) * | 2012-04-27 | 2014-10-29 | 航天科工惯性技术有限公司 | 一种电流/频率转换电路的动态特性标定方法 |
CN102680776A (zh) * | 2012-05-08 | 2012-09-19 | 中国科学院空间科学与应用研究中心 | 一种宽量程微电流对数检测电路 |
EP2851661B1 (en) * | 2013-09-24 | 2021-12-15 | ams AG | Optical sensor arrangement and method for light sensing |
US9484944B2 (en) | 2014-07-11 | 2016-11-01 | Qualcomm Incorporated | Current counting analog-to-digital converter for load current sensing including dynamically biased comparator |
CN104568146B (zh) * | 2015-01-09 | 2017-05-31 | 杭州士兰微电子股份有限公司 | 光强度检测电路及检测方法 |
CN106656118B (zh) * | 2016-09-28 | 2019-10-11 | 东软医疗系统股份有限公司 | 一种获取光子到达探测器时间的电路及探测器 |
SE2030205A1 (en) * | 2017-12-09 | 2020-06-19 | Juanping Yuan | CURRENT SENSOR FOR BIOMEDICAL MEASUREMENTS |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5547700B2 (ja) | 1972-06-27 | 1980-12-02 | ||
JPS56154673A (en) | 1980-04-30 | 1981-11-30 | Toshiba Corp | Voltage-frequency converter |
CN85102705A (zh) * | 1985-04-01 | 1986-09-17 | 中国科学院大连化学物理研究所 | 电压——频率变换器 |
US4672236A (en) * | 1985-05-08 | 1987-06-09 | Mitsubishi Denki Kabushiki Kaisha | Voltage-to-frequency converter circuit |
JPS6415973U (ja) * | 1987-07-11 | 1989-01-26 | ||
JP2687473B2 (ja) * | 1988-08-31 | 1997-12-08 | 岩崎電気株式会社 | 光一周波数変換器 |
JP3023591B2 (ja) * | 1995-01-25 | 2000-03-21 | 日本プレシジョン・サーキッツ株式会社 | 電圧制御発振回路 |
DE19945757A1 (de) * | 1999-09-24 | 2001-03-29 | Philips Corp Intellectual Pty | Röntgendetektor |
JP2002107428A (ja) * | 2000-10-03 | 2002-04-10 | Hitachi Maxell Ltd | 電流/周波数コンバータおよびこれを内蔵する充電電池並びに充電電池パック |
-
2003
- 2003-04-28 JP JP2003124276A patent/JP4234485B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-28 EP EP04730108A patent/EP1619509A4/en not_active Withdrawn
- 2004-04-28 KR KR1020057020439A patent/KR101052398B1/ko not_active IP Right Cessation
- 2004-04-28 US US10/554,697 patent/US7812877B2/en not_active Expired - Fee Related
- 2004-04-28 WO PCT/JP2004/006206 patent/WO2004097434A1/ja active Application Filing
- 2004-04-28 CN CNB2004800114384A patent/CN100443904C/zh not_active Expired - Fee Related
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7532044B2 (en) | 2004-07-12 | 2009-05-12 | Hamamatsu Photonics K.K. | Photodetector |
WO2006006575A1 (ja) * | 2004-07-12 | 2006-01-19 | Hamamatsu Photonics K.K. | 光検出装置 |
JP2007027210A (ja) * | 2005-07-12 | 2007-02-01 | Hamamatsu Photonics Kk | 光検出回路 |
US8134106B2 (en) | 2005-10-11 | 2012-03-13 | Rohm Co., Ltd. | Current detection circuit |
WO2007043282A1 (ja) * | 2005-10-11 | 2007-04-19 | Rohm Co., Ltd. | 電流検出回路およびそれを用いた受光装置、発光制御装置ならびにそれらを用いた電子機器 |
US8334495B2 (en) | 2008-06-25 | 2012-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Photometric device including a photoelectric conversion element for detecting illuminance of light |
JP2010040981A (ja) * | 2008-08-08 | 2010-02-18 | Semiconductor Energy Lab Co Ltd | 光電変換装置、及び当該光電変換装置を具備する電子機器 |
JP2010062537A (ja) * | 2008-08-08 | 2010-03-18 | Semiconductor Energy Lab Co Ltd | 光電変換装置、及び当該光電変換装置を具備する電子機器 |
US8153954B2 (en) | 2008-08-08 | 2012-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and electronic device having the same |
JP2014222226A (ja) * | 2008-09-04 | 2014-11-27 | 株式会社半導体エネルギー研究所 | 光検出回路 |
JP2015012377A (ja) * | 2013-06-27 | 2015-01-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10082919B2 (en) | 2013-06-27 | 2018-09-25 | Renesas Electronics Corporation | Semiconductor device |
JP2017204900A (ja) * | 2017-08-29 | 2017-11-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
EP1619509A1 (en) | 2006-01-25 |
EP1619509A4 (en) | 2010-09-08 |
WO2004097434A1 (ja) | 2004-11-11 |
CN100443904C (zh) | 2008-12-17 |
US20060273830A1 (en) | 2006-12-07 |
KR20050122278A (ko) | 2005-12-28 |
JP4234485B2 (ja) | 2009-03-04 |
US7812877B2 (en) | 2010-10-12 |
KR101052398B1 (ko) | 2011-07-28 |
CN1781025A (zh) | 2006-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4234485B2 (ja) | I/f変換装置および光検出装置 | |
US8253613B2 (en) | Second-order delta-sigma analog-to-digital converter | |
JP4119052B2 (ja) | 光検出装置 | |
JP4949573B2 (ja) | 光検出装置 | |
JP4912952B2 (ja) | 電荷を均等化する改良されたアナログ/デジタル変換器マイクロ電子デバイス | |
JP4358351B2 (ja) | 光検出装置 | |
KR101062596B1 (ko) | 광검출 장치 | |
JP2000310561A5 (ja) | ||
US8519879B1 (en) | Precision charge-dump circuit | |
WO2005104536A1 (ja) | 固体撮像装置 | |
WO2000033038A1 (fr) | Photodetecteur | |
US7911256B2 (en) | Dual integrator circuit for analog front end (AFE) | |
JP2009271010A (ja) | センサ装置 | |
KR101721271B1 (ko) | 증폭 회로, 적분 회로, 및 광 검출 장치 | |
JPH05244411A (ja) | 光センサアレイの信号変換装置 | |
US8143564B2 (en) | Photodetection circuit | |
JP2004193803A (ja) | 光受信回路 | |
JPH11239300A (ja) | 固体撮像素子 | |
KR20220157724A (ko) | 시간 증폭기, 이를 포함하는 아날로그-디지털 변환기 및 이미지 센서 | |
JP4499442B2 (ja) | 積分回路および光検出装置 | |
JP2009294197A (ja) | センサ装置 | |
CN115001500A (zh) | 一种光电探测器数字积分像元电路 | |
JP2001332974A (ja) | D/a変換装置 | |
JP2005244506A (ja) | 増幅回路、積分回路および光検出装置 | |
JPH04369440A (ja) | フォトダイオードの出力読み出し回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051221 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081211 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |