JP4949573B2 - 光検出装置 - Google Patents
光検出装置 Download PDFInfo
- Publication number
- JP4949573B2 JP4949573B2 JP2001214261A JP2001214261A JP4949573B2 JP 4949573 B2 JP4949573 B2 JP 4949573B2 JP 2001214261 A JP2001214261 A JP 2001214261A JP 2001214261 A JP2001214261 A JP 2001214261A JP 4949573 B2 JP4949573 B2 JP 4949573B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- value
- voltage value
- integration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 107
- 230000010354 integration Effects 0.000 claims description 69
- 238000001514 detection method Methods 0.000 claims description 22
- 238000002347 injection Methods 0.000 claims description 22
- 239000007924 injection Substances 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
- G01J1/46—Electric circuits using a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Measurement Of Radiation (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、入射光量を検出する光検出装置に関するものである。
【０００２】
【従来の技術】
入射光量を検出する光検出装置は、入射光量に応じた電荷を発生するフォトダイオードと、このフォトダイオードから出力された電荷の量に応じた値の電気信号を出力するものである。このような光検出装置として、例えば、特開平５−２１５６０７号公報に記載されたものが知られている。図７は、この公報に記載された従来の光検出装置の構成図である。
【０００３】
この従来の光検出装置では、光が入射したフォトダイオード１から出力された電流値は、アンプ３と積分容量素子４とからなる積分回路に入力して、この積分容量素子４により電荷が蓄積される一方で、その蓄積された電荷は、スイッチＳ1およびＳ2ならびに容量素子Ｃｄからなるダンプ回路における各スイッチの一連の開閉動作により、１回当たり一定量づつダンプされる。また、アンプ３から出力された電圧値Ｖoutは、比較回路７により一定電位Ｖthresholdと大小比較される。前者が後者より大きいときには、論理回路６による指示により、ダンプ回路のスイッチＳ1およびＳ2の一連の開閉動作が行われ、積分回路の積分容量素子４に蓄積された電荷が一定量だけダンプされる。
【０００４】
そして、単位時間当たりのダンプの回数が計数回路８により計数される。その計数値は、フォトダイオード１に入射した光の強度を表すデジタル値として出力される。すなわち、この光検出装置では、ＡＤ変換手段は論理回路６および計数回路８等から構成される。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の光検出装置は、光検出により出力されるデジタル値のダイナミックレンジが小さい。このダイナミックレンジを大きくするには、ダンプ回路による電荷ダンプの回数を計数回路８により計数する期間を長くすればよいが、これでは、高速に光検出を行うことができない。
【０００６】
本発明は、上記問題点を解消する為になされたものであり、大きなダイナミックレンジで短時間に光検出を行うことができる光検出装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に係る光検出装置は、(1) 入射光量に応じた電荷を発生するフォトダイオードと、(2) フォトダイオードから出力された電荷を蓄積する積分容量素子を有し、この積分容量素子に蓄積した電荷の量に応じた電圧値を出力する積分回路と、(3) 積分回路から出力された電圧値を入力し、この電圧値と所定の閾値とを大小比較して、電圧値が閾値に達したときに、その旨を示す飽和信号を出力する比較回路と、(4) 比較回路から出力された飽和信号に基づいて、積分回路の積分容量素子に蓄積される電荷と逆極性の一定量の電荷を積分容量素子に注入する電荷注入回路と、(5) 比較回路から出力された飽和信号に基づいて、積分回路から出力された電圧値が閾値に達した回数を計数する計数回路と、(6) 計数回路により計数された回数をパラレルのデジタル値として入力し、このデジタル値をシリアルに出力するＰ／Ｓ変換回路と、を備え、計数回路により計数された回数の値、および、積分回路から出力された電圧値に基づいて、入射光量を検出することを特徴とする。
更に、本発明に係る光検出装置は、(7) 積分回路から出力される電圧値、および、Ｐ／Ｓ変換回路から出力されるシリアルのデジタル値を、時分割で伝送する信号線と、を備えることを特徴とする。
或いは、更に、本発明に係る光検出装置は、(8) 積分回路から出力された電圧値を入力し、この電圧値に応じた電流値に変換して、この電流値を出力するＶ／Ｉ変換回路と、(9) Ｖ／Ｉ変換回路から出力される電流値、および、Ｐ／Ｓ変換回路から出力されるシリアルのデジタル値を、時分割で伝送する信号線と、を備えることを特徴とする。
【０００８】
この光検出装置では、フォトダイオードへの入射光量に応じて発生した電荷は、積分回路の積分容量素子に蓄積され、この積分容量素子に蓄積した電荷の量に応じた電圧値が積分回路から出力される。この積分回路から出力された電圧値は比較回路に入力して、この入力電圧値と所定の閾値とが比較回路により大小比較され、入力電圧値が閾値に達したときに、その旨を示す飽和信号が比較回路から出力される。この比較回路から出力された飽和信号に基づいて、電荷注入回路により、積分回路の積分容量素子に蓄積される電荷と逆極性の一定量の電荷が積分容量素子に注入される。また、この比較回路から出力された飽和信号に基づいて、計数回路により、積分回路から出力された電圧値が閾値に達した回数が計数される。そして、この光検出装置では、計数回路により計数された回数の値、および、積分回路から出力された電圧値に基づいて、入射光量が検出される。
【０００９】
本発明に係る光検出装置は、計数回路により計数された回数をパラレルのデジタル値として入力し、このデジタル値をシリアルに出力するＰ／Ｓ変換回路を備えており、これ加えて、Ｐ／Ｓ変換回路からシリアルに出力されたデジタル値を入力し、パラレルのデジタル値に変換して出力するＳ／Ｐ変換回路を更に備えるのが好適である。この場合には、計数回路により計数された回数は、Ｐ／Ｓ変換回路へパラレルのデジタル値として入力し、Ｐ／Ｓ変換回路からシリアルに出力される。そして、Ｐ／Ｓ変換回路からシリアルに出力されたデジタル値は、Ｓ／Ｐ変換回路へ入力し、このＳ／Ｐ変換回路からパラレルに出力される。このようにすることにより、例えば、Ｐ／Ｓ変換回路とＳ／Ｐ変換回路とが互いに異なるチップ上に存在する場合に、両者間の信号線の本数が削減される。
【００１０】
本発明に係る光検出装置は、積分回路から出力された電圧値を入力し、この電圧値に応じたデジタル値に変換して、このデジタル値を出力するＡ／Ｄ変換回路を更に備えるのが好適である。この場合には、積分回路から出力された電圧値は、Ａ／Ｄ変換回路に入力して、このＡ／Ｄ変換回路によりデジタル値に変換されて出力される。
【００１１】
本発明に係る光検出装置は、積分回路から出力された電圧値を入力し、この電圧値に応じた電流値に変換して、この電流値を出力するＶ／Ｉ変換回路を更に備えるのが好適である。また、Ｖ／Ｉ変換回路から出力された電流値を入力し、この電流値に応じたデジタル値に変換して、このデジタル値を出力するＡ／Ｄ変換回路を更に備えるのが好適である。この場合には、積分回路から出力された電圧値は、Ｖ／Ｉ変換回路に入力して、このＶ／Ｉ変換回路により電流値に変換されて出力される。そして、Ｖ／Ｉ変換回路から出力された電流値は、Ａ／Ｄ変換回路に入力して、このＡ／Ｄ変換回路によりデジタル値に変換されて出力される。これによりノイズ耐性が向上する。
【００１２】
本発明に係る光検出装置は、積分回路から出力される電圧値、および、Ｐ／Ｓ変換回路から出力されるシリアルのデジタル値を、時分割で伝送する信号線を備える。或いは、 積分回路から出力された電圧値を入力し、この電圧値に応じた電流値に変換して、この電流値を出力するＶ／Ｉ変換回路と、Ｖ／Ｉ変換回路から出力される電流値、および、Ｐ／Ｓ変換回路から出力されるシリアルのデジタル値を、時分割で伝送する信号線と、を備える。これにより、Ｐ／Ｓ変換回路から出力されたシリアルのデジタル値、および、積分回路から出力された電圧値（または、Ｖ／Ｉ変換回路から出力された電流値）は、時分割で信号線により伝送されるので、両者間の信号線の本数が削減され、集積度の向上の点で好適である。
【００１３】
本発明に係る光検出装置は、複数のフォトダイオードに対して、共通の１組の積分回路、比較回路、電荷注入回路および計数回路が設けられているのが好適である。或いは、積分回路、比較回路、電荷注入回路および計数回路を１組として、これらの複数の組に対して信号線が１本設けられているのが好適である。これらの場合には、信号線の本数の削減、または、集積度の向上の点で好適である。
【００１４】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１５】
先ず、本発明に係る光検出装置の実施形態について説明する。図１は、本実施形態に係る光検出装置１の構成図である。この光検出装置１は、Ｎ個（Ｎは１以上の整数）のユニットＵ1〜ＵNに加えて、Ｓ／Ｐ変換回路８０、Ａ／Ｄ変換回路９０および制御回路１００を備える。また、各ユニットＵn（ｎは１以上Ｎ以下の任意の整数）は、互いに同一の構成のものであって、１組以上のフォトダイオードＰＤおよびスイッチＳＷ、積分回路１０、比較回路２０、電荷注入回路３０、計数回路４０、Ｐ／Ｓ変換回路５０、サンプルホールド回路（以下では単に「ホールド回路」という）６０、Ｖ／Ｉ変換回路７０、ならびに、スイッチＳＷ1およびＳＷ2を備える。
【００１６】
図２は、本実施形態に係る光検出装置１の各ユニットＵnの回路図である。各フォトダイオードＰＤは、カソード端子が接地され、アノード端子がスイッチＳＷを介して積分回路１０に接続されており、入射光量に応じた電荷を発生する。
【００１７】
積分回路１０は、アンプＡ10、積分容量素子Ｃ10およびスイッチＳＷ10を有する。アンプＡ10の非反転入力端子は接地されており、アンプＡ10の反転入力端子と出力端子との間に積分容量素子Ｃ10およびスイッチＳＷ10が並列的に設けられている。この積分回路１０は、スイッチＳＷ10が閉じているときには、積分容量素子Ｃ10が放電され、リセットレベルの電圧値を出力する。一方、この積分回路１０は、スイッチＳＷ10が開いているときには、フォトダイオードＰＤより出力された電荷を積分容量素子Ｃ10に蓄積し、この積分容量素子Ｃ10に蓄積した電荷の量に応じた電圧値Ｖ10を出力する。
【００１８】
比較回路２０は、積分回路１０から出力された電圧値Ｖを入力し、この電圧値Ｖと所定の閾値Ｖthとを大小比較する。そして、比較回路２０は、電圧値Ｖが閾値Ｖthに達したときに、その旨を示す飽和信号φ1を出力する。
【００１９】
電荷注入回路３０は、スイッチＳＷ31〜ＳＷ34および容量素子Ｃ30を有する。スイッチＳＷ31、容量素子Ｃ30およびスイッチＳＷ32は順に接続されており、スイッチＳＷ31の他端は積分回路１０のアンプＡ１０の反転入力端子に接続されており、スイッチＳＷ32の他端は基準電位Ｖinjに接続されている。スイッチＳＷ31と容量素子Ｃ30との接続点は、スイッチＳＷ33を介して接地されている。スイッチＳＷ32と容量素子Ｃ30との接続点は、スイッチＳＷ34を介して接地されている。スイッチＳＷ31およびＳＷ34それぞれは、比較回路２０から出力された飽和信号φ1に基づいて開閉する。スイッチＳＷ32およびＳＷ33それぞれは、比較回路２０から出力された飽和信号φ1の反転論理信号φ2に基づいて開閉する。すなわち、この電荷注入回路３０は、比較回路２０から出力された飽和信号φ1に基づいて、積分回路１０の積分容量素子Ｃ10に蓄積される電荷と逆極性の一定量の電荷を積分容量素子Ｃ10に注入する。
【００２０】
計数回路４０は、比較回路２０から出力された飽和信号φ1に基づいて、積分回路１０から出力された電圧値Ｖが閾値Ｖthに達した回数を一定期間に亘り計数し、この計数値をパラレルのデジタル値として出力する。Ｐ／Ｓ変換回路５０は、計数回路４０から出力されたパラレルのデジタル値を入力し、これをシリアル出力する。
【００２１】
ホールド回路６０は、スイッチＳＷ60および容量素子Ｃ60を有する。スイッチＳＷ60はホールド回路６０の入力端と出力端との間に設けられており、ホールド回路６０の出力端は容量素子Ｃ60を介して接地されている。このホールド回路６０は、スイッチＳＷ60が閉じているときに、積分回路１０から出力された電圧値Ｖ10を容量素子Ｃ60により保持し、スイッチＳＷ60が開いた後も、その開く直前の電圧値Ｖ10を容量素子Ｃ60により保持して、その保持した電圧値Ｖ60を出力する。
【００２２】
Ｖ／Ｉ変換回路７０は、アンプＡ70、ＦＥＴトランジスタＴ70および抵抗素子Ｒ70を有する。アンプＡ70の非反転入力端子は、ホールド回路６０の出力端と接続されている。アンプＡ70の反転入力端子は、トランジスタＴ70のドレイン端子と接続されている。アンプＡ70の出力端子は、トランジスタＴ70のゲート端子と接続されている。トランジスタＴ70のドレイン端子は、抵抗素子Ｒ70を介して接地されている。このＶ／Ｉ変換回路７０は、積分回路１０から出力されホールド回路６０により保持された電圧値Ｖ60を入力し、この電圧値Ｖ60に応じた電流値に変換して、この電流値をトランジスタＴ70のソース端子より出力する。
【００２３】
図１に示されるように、スイッチＳＷ1はＰ／Ｓ変換回路５０と信号線Ｌ１との間に設けられている。また、スイッチＳＷ2はＶ／Ｉ変換回路７０と信号線Ｌ１との間に設けられている。すなわち、各ユニットＵnのＰ／Ｓ変換回路５０およびＶ／Ｉ変換回路７０それぞれは、スイッチＳＷ1またはＳＷ2を介して、共通の信号線Ｌ1と接続されている。各ユニットＵnのスイッチＳＷ1およびＳＷ2それぞれが順次に閉じることにより、信号線Ｌ1は、各ユニットＵnのＶ／Ｉ変換回路７０から出力される電流値、および、各ユニットＵnのＰ／Ｓ変換回路５０から出力されるシリアルのデジタル値を、時分割で伝送する。
【００２４】
Ｓ／Ｐ変換回路８０は、スイッチＳＷ3を介して信号線Ｌ1と接続されている。このＳ／Ｐ変換回路８０は、各ユニットＵnのＰ／Ｓ変換回路５０からシリアルに出力されたデジタル値を順次に入力し、パラレルのデジタル値に変換して出力する。
【００２５】
Ａ／Ｄ変換回路９０は、スイッチＳＷ4を介して信号線Ｌ1と接続されている。このＡ／Ｄ変換回路９０は、各ユニットＵnのＶ／Ｉ変換回路７０から出力された電流値を入力し、この電流値に応じたデジタル値に変換して、このデジタル値を出力する。
【００２６】
制御回路１００は、この光検出装置１全体の動作を制御するものである。具体的には、制御回路１００は、各フォトダイオードＰＤに対応して設けられたスイッチＳＷの開閉動作、積分回路１０内のスイッチＳＷ10の開閉動作、電荷注入回路３０内のスイッチＳＷ31〜ＳＷ34それぞれの開閉動作、計数回路４０における計数動作、Ｐ／Ｓ変換回路５０における変換動作、ホールド回路６０内のスイッチＳＷ60の開閉動作、スイッチＳＷ1〜ＳＷ4それぞれの開閉動作、Ｓ／Ｐ変換回路８０における変換動作、ならびに、Ａ／Ｄ変換回路９０における変換動作を制御する。
【００２７】
次に、本実施形態に係る光検出装置１の動作について説明する。以下に説明する動作は、制御回路１００による制御に基づいて行われるものである。図３は、本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。
【００２８】
時刻ｔ0に、積分回路１０のスイッチＳＷ10が閉じて、積分容量素子Ｃ10が放電され、積分回路１０から出力される電圧値Ｖ10はリセットレベルとなる。このとき、比較回路２０から出力される飽和信号φ1は論理レベルＬであり、電荷注入回路３０のスイッチＳＷ31およびＳＷ34それぞれは開いており、電荷注入回路３０のスイッチＳＷ32およびＳＷ33それぞれは閉じており、計数回路４０における計数値は値０に初期化されている。
【００２９】
時刻ｔ1に、積分回路１０のスイッチＳＷ10が開いて、フォトダイオードＰＤで発生した電荷が積分容量素子Ｃ10に蓄積されていき、その蓄積された電荷の量に応じた電圧値Ｖ10が積分回路１０から出力される。積分回路１０から出力される電圧値Ｖ10は、比較回路２０により閾値Ｖthと比較される。
【００３０】
時刻ｔ2に、積分回路１０から出力される電圧値Ｖ10が閾値Ｖthに達すると、比較回路２０より出力される飽和信号φ1は論理レベルＬから論理レベルＨに転じ、これに伴い、電荷注入回路３０のスイッチＳＷ31およびＳＷ34それぞれは閉じるとともに、スイッチＳＷ32およびＳＷ33それぞれは開く。そして、積分回路１０から出力される電圧値Ｖ10が閾値Ｖthに達したときに積分容量素子Ｃ10に蓄積されていた電荷量Ｑ10（＝Ｃ10・Ｖth）と、そのときまでに電荷注入回路３０の容量素子Ｃ30に蓄積されていた電荷量Ｑ30（＝Ｃ30・Ｖinj）とが互いに等しければ、電荷注入回路３０の容量素子Ｃ30に蓄積されていた電荷は積分回路１０の積分容量素子Ｃ10に注入されて、積分容量素子Ｃ10における電荷蓄積量はリセットされる。これにより、積分回路１０から出力される電圧値Ｖ10は一旦リセットレベルとなり、その後に蓄積された電荷の量に応じた電圧値Ｖ10が積分回路１０から出力される。また、直ちに、比較回路２０より出力される飽和信号φ1は論理レベルＬに転じ、これに伴い、電荷注入回路３０のスイッチＳＷ31およびＳＷ34それぞれは開くとともに、スイッチＳＷ32およびＳＷ33それぞれは閉じる。
【００３１】
時刻ｔ3，時刻ｔ4，時刻ｔ5および時刻ｔ6それぞれにおいても、時刻ｔ2における上述した一連の動作が行われる。ここで、時刻ｔ1から時刻ｔ2までの期間τ12、時刻ｔ2から時刻ｔ3までの期間τ23、時刻ｔ3から時刻ｔ4までの期間τ34、時刻ｔ4から時刻ｔ5までの期間τ45、および、時刻ｔ5から時刻ｔ6までの期間τ56それぞれは、この間のフォトダイオードＰＤへの入射光量が一定であれば、互いに等しい。このような繰り返し動作は、積分回路１０における積分動作が開始された時刻ｔ1から一定時間Ｔが経過する時刻ｔ7（＝ｔ1＋Ｔ）まで行われる。時刻ｔ6から時刻ｔ7までの期間は、上記期間τ12などより短い。この一定時間Ｔの間に、比較回路２０から出力される飽和信号φ1が論理レベルＬから論理レベルＨに転じる回数が計数回路４０により計数される。すなわち、計数回路４０における計数値は、時刻ｔ2に値１となり、時刻ｔ3に値２となり、時刻ｔ4に値３となり、時刻ｔ5に値４となり、時刻ｔ6に値５となる。すなわち、比較回路２０および計数回路４０によりＡ／Ｄ変換機能が実現されている。
【００３２】
時刻ｔ7前にホールド回路６０のスイッチＳＷ60が閉じ、時刻ｔ7にスイッチＳＷ60が開き、その結果、時刻ｔ7以降にホールド回路６０から出力される電圧値Ｖ60は、時刻ｔ7直前に積分回路１０から出力されていた電圧値Ｖ10の値が保持される。そして、時刻ｔ7以降にホールド回路６０から出力される電圧値Ｖ60はＶ／Ｉ変換回路７０に入力し、Ｖ／Ｉ変換回路７０のトランジスタＴ70のソース端子より、対応する電流値が出力される。また、この時刻ｔ7に計数回路４０における計数動作が停止され、時刻ｔ7以降は、その時点における計数値が計数回路４０により保持され、Ｐ／Ｓ変換回路５０へ出力される。
【００３３】
時刻ｔ8から一定期間だけ、スイッチＳＷ1およびＳＷ3それぞれが閉じる。この一定期間の間に、計数回路４０から出力された計数値（デジタル値）は、Ｐ／Ｓ変換回路５０よりシリアルに出力され、スイッチＳＷ1，信号線Ｌ1およびスイッチＳＷ3を順に経てＳ／Ｐ変換回路８０に入力して、このＳ／Ｐ変換回路８０によりパラレルに出力される。
【００３４】
また、スイッチＳＷ1およびＳＷ3それぞれが開いた後の時刻ｔ9から一定期間だけ、スイッチＳＷ2およびＳＷ4それぞれが閉じる。この一定期間の間に、Ｖ／Ｉ変換回路７０から出力された電流値（アナログ値）は、スイッチＳＷ2，信号線Ｌ1およびスイッチＳＷ4を順に経てＡ／Ｄ変換回路９０に入力して、このＡ／Ｄ変換回路９０によりデジタル値に変換されて出力される。
【００３５】
以上のような動作は、各ユニットＵnに含まれる１つ又は複数のフォトダイオードＰＤそれぞれについて行われる。以上のように、各フォトダイオードＰＤへの入射光量に対する出力値として、Ｓ／Ｐ変換回路８０から出力される第１のデジタル値と、Ａ／Ｄ変換回路９０から出力される第２のデジタル値とが得られる。上述した動作から判るように、第２のデジタル値は、第１のデジタル値に対して下位に位置するものである。第１のデジタル値がＭ１ビットで表され、第２のデジタル値がＭ２ビットで表されるとすれば、この光検出装置１から出力されるデジタル値は、（Ｍ１＋Ｍ２）ビットのデータＤM1+M2-1〜Ｄ0として表される。このうち、上位Ｍ１ビットのデータＤM1+M2-1〜ＤM2は第１のデジタル値に対応し、下位Ｍ２ビットのデータＤM2-1〜Ｄ0は第２のデジタル値に対応する。
【００３６】
したがって、本実施形態に係る光検出装置１では、フォトダイオードＰＤへの入射光量値は、比較回路２０および計数回路４０により実現されるＡ／Ｄ変換機能により第１のデジタル値に変換されるとともに、このＡ／Ｄ変換機能によりＡ／Ｄ変換しきれなかった残余の値は、Ａ／Ｄ変換回路９０により第２のデジタル値に変換される。したがって、この光検出装置１では、大きなダイナミックレンジで短時間に入射光量が検出され得る。また、この光検出装置１では、複数のフォトダイオードＰＤが１次元または２次元に配列されていることにより、大きなダイナミックレンジで入射光像が撮像され得る。
【００３７】
また、この光検出装置１では、Ｓ／Ｐ変換回路８０およびＡ／Ｄ変換回路９０と各ユニットＵnとの間には１本の信号線Ｌ1が設けられていて、Ｐ／Ｓ変換回路５０から出力されたシリアルのデジタル値およびＶ／Ｉ変換回路７０から出力された電流値は時分割で信号線Ｌ1により伝送されるので、両者間の信号線の本数が削減され、集積度の向上の点で好適である。また、複数のフォトダイオードＰＤに対して、積分回路１０、比較回路２０、電荷注入回路３０および計数回路４０が１組設けられていることによっても、集積度が向上する。また、積分回路１０、比較回路２０、電荷注入回路３０および計数回路４０を１組として、これらの複数の組に対して信号線Ｌ1が１本設けられていることによっても、両者間の信号線の本数が削減され、集積度の向上の点で好適である。
【００３８】
次に、本発明に係る光検出装置の他の実施形態について説明する。図４に構成が示された他の実施形態に係る光検出装置２は、図１に示された光検出装置１と比較すると、Ｖ／Ｉ変換回路７０が設けられていない点、および、Ａ／Ｄ変換回路９０が電圧値を入力してＡ／Ｄ変換する点で相違する。この光検出装置２では、各ユニットＵnのホールド回路６０から出力された電圧値Ｖ60は、スイッチＳＷ2，信号線Ｌ1およびスイッチＳＷ4を順に経てＡ／Ｄ変換回路９０に入力して、このＡ／Ｄ変換回路９０によりデジタル値に変換されて出力される。この点を除いて、この光検出装置２は、光検出装置１と同様の構成であり、光検出装置１と同様の動作を行い、光検出装置１と同様の効果を奏する。なお、ノイズ耐性の点では、図１に示された光検出装置１の方が好適である。
【００３９】
図５に構成が示された他の実施形態に係る光検出装置３は、図１に示された光検出装置１と比較すると、スイッチＳＷ3およびＳＷ4が設けられていない点、および、信号線Ｌ1に替えて２本の信号線Ｌ2およびＬ3が設けられている点で相違する。この光検出装置２では、各ユニットＵnのＰ／Ｓ変換回路５０から出力されたシリアルのデジタル値は、スイッチＳＷ1および信号線Ｌ2を順に経てＳ／Ｐ変換回路８０に入力して、Ｓ／Ｐ変換回路８０によりパラレルに出力される。また、各ユニットＵnのＶ／Ｉ変換回路７０から出力された電圧値Ｖ60は、スイッチＳＷ2および信号線Ｌ3を順に経てＡ／Ｄ変換回路９０に入力して、このＡ／Ｄ変換回路９０によりデジタル値に変換されて出力される。この点を除いて、この光検出装置３は、光検出装置１と同様の構成であり、光検出装置１と同様の動作を行い、光検出装置１と同様の効果を奏する。なお、信号線の本数の削減の点では、図１に示された光検出装置１の方が好適である。
【００４０】
図６に構成が示された他の実施形態に係る光検出装置４は、図１に示された光検出装置１と比較すると、Ｐ／Ｓ変換回路５０が設けられていない点、Ｖ／Ｉ変換回路７０が設けられていない点、Ｓ／Ｐ変換回路８０が設けられていない点、Ａ／Ｄ変換回路９０が電圧値を入力してＡ／Ｄ変換する点、スイッチＳＷ3およびＳＷ4が設けられていない点、および、信号線Ｌ1に替えて２種の信号線Ｌ4およびＬ5が設けられている点で相違する。この光検出装置４では、各ユニットＵnの計数回路４０から出力されたパラレルのデジタル値は、スイッチＳＷ1および信号線Ｌ4を順に経て、そのまま出力される。また、各ユニットＵnのホールド回路６０から出力された電圧値Ｖ60は、スイッチＳＷ2および信号線Ｌ5を順に経てＡ／Ｄ変換回路９０に入力して、このＡ／Ｄ変換回路９０によりデジタル値に変換されて出力される。この点を除いて、この光検出装置４は、光検出装置１と同様の構成であり、光検出装置１と同様の動作を行い、光検出装置１と同様の効果を奏する。なお、ノイズ耐性の点および信号線の本数の削減の点では、図１に示された光検出装置１の方が好適である。
【００４１】
【発明の効果】
以上、詳細に説明したとおり、本発明によれば、フォトダイオードへの入射光量に応じて発生した電荷は、積分回路の積分容量素子に蓄積され、この積分容量素子に蓄積した電荷の量に応じた電圧値が積分回路から出力される。この積分回路から出力された電圧値は比較回路に入力して、この入力電圧値と所定の閾値とが比較回路により大小比較され、入力電圧値が閾値に達したときに、その旨を示す飽和信号が比較回路から出力される。この比較回路から出力された飽和信号に基づいて、電荷注入回路により、積分回路の積分容量素子に蓄積される電荷と逆極性の一定量の電荷が積分容量素子に注入される。また、この比較回路から出力された飽和信号に基づいて、計数回路により、積分回路から出力された電圧値が閾値に達した回数が計数される。そして、この光検出装置では、計数回路により計数された回数の値、および、積分回路から出力された電圧値に基づいて、入射光量が検出される。したがって、この光検出装置では、大きなダイナミックレンジで短時間に入射光量が検出され得る。
【図面の簡単な説明】
【図１】本実施形態に係る光検出装置１の構成図である。
【図２】本実施形態に係る光検出装置１の各ユニットＵnの回路図である。
【図３】本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。
【図４】他の実施形態に係る光検出装置２の構成図である。
【図５】他の実施形態に係る光検出装置３の構成図である。
【図６】他の実施形態に係る光検出装置４の構成図である。
【図７】従来の光検出装置の構成図である。
【符号の説明】
１〜４…光検出装置、１０…積分回路、２０…比較回路、３０…電荷注入回路、４０…計数回路、５０…Ｐ／Ｓ変換回路、６０…ホールド回路、７０…Ｖ／Ｉ変換回路、８０…Ｓ／Ｐ変換回路、９０…Ａ／Ｄ変換回路、１００…制御回路。
【発明の属する技術分野】
本発明は、入射光量を検出する光検出装置に関するものである。
【０００２】
【従来の技術】
入射光量を検出する光検出装置は、入射光量に応じた電荷を発生するフォトダイオードと、このフォトダイオードから出力された電荷の量に応じた値の電気信号を出力するものである。このような光検出装置として、例えば、特開平５−２１５６０７号公報に記載されたものが知られている。図７は、この公報に記載された従来の光検出装置の構成図である。
【０００３】
この従来の光検出装置では、光が入射したフォトダイオード１から出力された電流値は、アンプ３と積分容量素子４とからなる積分回路に入力して、この積分容量素子４により電荷が蓄積される一方で、その蓄積された電荷は、スイッチＳ1およびＳ2ならびに容量素子Ｃｄからなるダンプ回路における各スイッチの一連の開閉動作により、１回当たり一定量づつダンプされる。また、アンプ３から出力された電圧値Ｖoutは、比較回路７により一定電位Ｖthresholdと大小比較される。前者が後者より大きいときには、論理回路６による指示により、ダンプ回路のスイッチＳ1およびＳ2の一連の開閉動作が行われ、積分回路の積分容量素子４に蓄積された電荷が一定量だけダンプされる。
【０００４】
そして、単位時間当たりのダンプの回数が計数回路８により計数される。その計数値は、フォトダイオード１に入射した光の強度を表すデジタル値として出力される。すなわち、この光検出装置では、ＡＤ変換手段は論理回路６および計数回路８等から構成される。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の光検出装置は、光検出により出力されるデジタル値のダイナミックレンジが小さい。このダイナミックレンジを大きくするには、ダンプ回路による電荷ダンプの回数を計数回路８により計数する期間を長くすればよいが、これでは、高速に光検出を行うことができない。
【０００６】
本発明は、上記問題点を解消する為になされたものであり、大きなダイナミックレンジで短時間に光検出を行うことができる光検出装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に係る光検出装置は、(1) 入射光量に応じた電荷を発生するフォトダイオードと、(2) フォトダイオードから出力された電荷を蓄積する積分容量素子を有し、この積分容量素子に蓄積した電荷の量に応じた電圧値を出力する積分回路と、(3) 積分回路から出力された電圧値を入力し、この電圧値と所定の閾値とを大小比較して、電圧値が閾値に達したときに、その旨を示す飽和信号を出力する比較回路と、(4) 比較回路から出力された飽和信号に基づいて、積分回路の積分容量素子に蓄積される電荷と逆極性の一定量の電荷を積分容量素子に注入する電荷注入回路と、(5) 比較回路から出力された飽和信号に基づいて、積分回路から出力された電圧値が閾値に達した回数を計数する計数回路と、(6) 計数回路により計数された回数をパラレルのデジタル値として入力し、このデジタル値をシリアルに出力するＰ／Ｓ変換回路と、を備え、計数回路により計数された回数の値、および、積分回路から出力された電圧値に基づいて、入射光量を検出することを特徴とする。
更に、本発明に係る光検出装置は、(7) 積分回路から出力される電圧値、および、Ｐ／Ｓ変換回路から出力されるシリアルのデジタル値を、時分割で伝送する信号線と、を備えることを特徴とする。
或いは、更に、本発明に係る光検出装置は、(8) 積分回路から出力された電圧値を入力し、この電圧値に応じた電流値に変換して、この電流値を出力するＶ／Ｉ変換回路と、(9) Ｖ／Ｉ変換回路から出力される電流値、および、Ｐ／Ｓ変換回路から出力されるシリアルのデジタル値を、時分割で伝送する信号線と、を備えることを特徴とする。
【０００８】
この光検出装置では、フォトダイオードへの入射光量に応じて発生した電荷は、積分回路の積分容量素子に蓄積され、この積分容量素子に蓄積した電荷の量に応じた電圧値が積分回路から出力される。この積分回路から出力された電圧値は比較回路に入力して、この入力電圧値と所定の閾値とが比較回路により大小比較され、入力電圧値が閾値に達したときに、その旨を示す飽和信号が比較回路から出力される。この比較回路から出力された飽和信号に基づいて、電荷注入回路により、積分回路の積分容量素子に蓄積される電荷と逆極性の一定量の電荷が積分容量素子に注入される。また、この比較回路から出力された飽和信号に基づいて、計数回路により、積分回路から出力された電圧値が閾値に達した回数が計数される。そして、この光検出装置では、計数回路により計数された回数の値、および、積分回路から出力された電圧値に基づいて、入射光量が検出される。
【０００９】
本発明に係る光検出装置は、計数回路により計数された回数をパラレルのデジタル値として入力し、このデジタル値をシリアルに出力するＰ／Ｓ変換回路を備えており、これ加えて、Ｐ／Ｓ変換回路からシリアルに出力されたデジタル値を入力し、パラレルのデジタル値に変換して出力するＳ／Ｐ変換回路を更に備えるのが好適である。この場合には、計数回路により計数された回数は、Ｐ／Ｓ変換回路へパラレルのデジタル値として入力し、Ｐ／Ｓ変換回路からシリアルに出力される。そして、Ｐ／Ｓ変換回路からシリアルに出力されたデジタル値は、Ｓ／Ｐ変換回路へ入力し、このＳ／Ｐ変換回路からパラレルに出力される。このようにすることにより、例えば、Ｐ／Ｓ変換回路とＳ／Ｐ変換回路とが互いに異なるチップ上に存在する場合に、両者間の信号線の本数が削減される。
【００１０】
本発明に係る光検出装置は、積分回路から出力された電圧値を入力し、この電圧値に応じたデジタル値に変換して、このデジタル値を出力するＡ／Ｄ変換回路を更に備えるのが好適である。この場合には、積分回路から出力された電圧値は、Ａ／Ｄ変換回路に入力して、このＡ／Ｄ変換回路によりデジタル値に変換されて出力される。
【００１１】
本発明に係る光検出装置は、積分回路から出力された電圧値を入力し、この電圧値に応じた電流値に変換して、この電流値を出力するＶ／Ｉ変換回路を更に備えるのが好適である。また、Ｖ／Ｉ変換回路から出力された電流値を入力し、この電流値に応じたデジタル値に変換して、このデジタル値を出力するＡ／Ｄ変換回路を更に備えるのが好適である。この場合には、積分回路から出力された電圧値は、Ｖ／Ｉ変換回路に入力して、このＶ／Ｉ変換回路により電流値に変換されて出力される。そして、Ｖ／Ｉ変換回路から出力された電流値は、Ａ／Ｄ変換回路に入力して、このＡ／Ｄ変換回路によりデジタル値に変換されて出力される。これによりノイズ耐性が向上する。
【００１２】
本発明に係る光検出装置は、積分回路から出力される電圧値、および、Ｐ／Ｓ変換回路から出力されるシリアルのデジタル値を、時分割で伝送する信号線を備える。或いは、 積分回路から出力された電圧値を入力し、この電圧値に応じた電流値に変換して、この電流値を出力するＶ／Ｉ変換回路と、Ｖ／Ｉ変換回路から出力される電流値、および、Ｐ／Ｓ変換回路から出力されるシリアルのデジタル値を、時分割で伝送する信号線と、を備える。これにより、Ｐ／Ｓ変換回路から出力されたシリアルのデジタル値、および、積分回路から出力された電圧値（または、Ｖ／Ｉ変換回路から出力された電流値）は、時分割で信号線により伝送されるので、両者間の信号線の本数が削減され、集積度の向上の点で好適である。
【００１３】
本発明に係る光検出装置は、複数のフォトダイオードに対して、共通の１組の積分回路、比較回路、電荷注入回路および計数回路が設けられているのが好適である。或いは、積分回路、比較回路、電荷注入回路および計数回路を１組として、これらの複数の組に対して信号線が１本設けられているのが好適である。これらの場合には、信号線の本数の削減、または、集積度の向上の点で好適である。
【００１４】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１５】
先ず、本発明に係る光検出装置の実施形態について説明する。図１は、本実施形態に係る光検出装置１の構成図である。この光検出装置１は、Ｎ個（Ｎは１以上の整数）のユニットＵ1〜ＵNに加えて、Ｓ／Ｐ変換回路８０、Ａ／Ｄ変換回路９０および制御回路１００を備える。また、各ユニットＵn（ｎは１以上Ｎ以下の任意の整数）は、互いに同一の構成のものであって、１組以上のフォトダイオードＰＤおよびスイッチＳＷ、積分回路１０、比較回路２０、電荷注入回路３０、計数回路４０、Ｐ／Ｓ変換回路５０、サンプルホールド回路（以下では単に「ホールド回路」という）６０、Ｖ／Ｉ変換回路７０、ならびに、スイッチＳＷ1およびＳＷ2を備える。
【００１６】
図２は、本実施形態に係る光検出装置１の各ユニットＵnの回路図である。各フォトダイオードＰＤは、カソード端子が接地され、アノード端子がスイッチＳＷを介して積分回路１０に接続されており、入射光量に応じた電荷を発生する。
【００１７】
積分回路１０は、アンプＡ10、積分容量素子Ｃ10およびスイッチＳＷ10を有する。アンプＡ10の非反転入力端子は接地されており、アンプＡ10の反転入力端子と出力端子との間に積分容量素子Ｃ10およびスイッチＳＷ10が並列的に設けられている。この積分回路１０は、スイッチＳＷ10が閉じているときには、積分容量素子Ｃ10が放電され、リセットレベルの電圧値を出力する。一方、この積分回路１０は、スイッチＳＷ10が開いているときには、フォトダイオードＰＤより出力された電荷を積分容量素子Ｃ10に蓄積し、この積分容量素子Ｃ10に蓄積した電荷の量に応じた電圧値Ｖ10を出力する。
【００１８】
比較回路２０は、積分回路１０から出力された電圧値Ｖを入力し、この電圧値Ｖと所定の閾値Ｖthとを大小比較する。そして、比較回路２０は、電圧値Ｖが閾値Ｖthに達したときに、その旨を示す飽和信号φ1を出力する。
【００１９】
電荷注入回路３０は、スイッチＳＷ31〜ＳＷ34および容量素子Ｃ30を有する。スイッチＳＷ31、容量素子Ｃ30およびスイッチＳＷ32は順に接続されており、スイッチＳＷ31の他端は積分回路１０のアンプＡ１０の反転入力端子に接続されており、スイッチＳＷ32の他端は基準電位Ｖinjに接続されている。スイッチＳＷ31と容量素子Ｃ30との接続点は、スイッチＳＷ33を介して接地されている。スイッチＳＷ32と容量素子Ｃ30との接続点は、スイッチＳＷ34を介して接地されている。スイッチＳＷ31およびＳＷ34それぞれは、比較回路２０から出力された飽和信号φ1に基づいて開閉する。スイッチＳＷ32およびＳＷ33それぞれは、比較回路２０から出力された飽和信号φ1の反転論理信号φ2に基づいて開閉する。すなわち、この電荷注入回路３０は、比較回路２０から出力された飽和信号φ1に基づいて、積分回路１０の積分容量素子Ｃ10に蓄積される電荷と逆極性の一定量の電荷を積分容量素子Ｃ10に注入する。
【００２０】
計数回路４０は、比較回路２０から出力された飽和信号φ1に基づいて、積分回路１０から出力された電圧値Ｖが閾値Ｖthに達した回数を一定期間に亘り計数し、この計数値をパラレルのデジタル値として出力する。Ｐ／Ｓ変換回路５０は、計数回路４０から出力されたパラレルのデジタル値を入力し、これをシリアル出力する。
【００２１】
ホールド回路６０は、スイッチＳＷ60および容量素子Ｃ60を有する。スイッチＳＷ60はホールド回路６０の入力端と出力端との間に設けられており、ホールド回路６０の出力端は容量素子Ｃ60を介して接地されている。このホールド回路６０は、スイッチＳＷ60が閉じているときに、積分回路１０から出力された電圧値Ｖ10を容量素子Ｃ60により保持し、スイッチＳＷ60が開いた後も、その開く直前の電圧値Ｖ10を容量素子Ｃ60により保持して、その保持した電圧値Ｖ60を出力する。
【００２２】
Ｖ／Ｉ変換回路７０は、アンプＡ70、ＦＥＴトランジスタＴ70および抵抗素子Ｒ70を有する。アンプＡ70の非反転入力端子は、ホールド回路６０の出力端と接続されている。アンプＡ70の反転入力端子は、トランジスタＴ70のドレイン端子と接続されている。アンプＡ70の出力端子は、トランジスタＴ70のゲート端子と接続されている。トランジスタＴ70のドレイン端子は、抵抗素子Ｒ70を介して接地されている。このＶ／Ｉ変換回路７０は、積分回路１０から出力されホールド回路６０により保持された電圧値Ｖ60を入力し、この電圧値Ｖ60に応じた電流値に変換して、この電流値をトランジスタＴ70のソース端子より出力する。
【００２３】
図１に示されるように、スイッチＳＷ1はＰ／Ｓ変換回路５０と信号線Ｌ１との間に設けられている。また、スイッチＳＷ2はＶ／Ｉ変換回路７０と信号線Ｌ１との間に設けられている。すなわち、各ユニットＵnのＰ／Ｓ変換回路５０およびＶ／Ｉ変換回路７０それぞれは、スイッチＳＷ1またはＳＷ2を介して、共通の信号線Ｌ1と接続されている。各ユニットＵnのスイッチＳＷ1およびＳＷ2それぞれが順次に閉じることにより、信号線Ｌ1は、各ユニットＵnのＶ／Ｉ変換回路７０から出力される電流値、および、各ユニットＵnのＰ／Ｓ変換回路５０から出力されるシリアルのデジタル値を、時分割で伝送する。
【００２４】
Ｓ／Ｐ変換回路８０は、スイッチＳＷ3を介して信号線Ｌ1と接続されている。このＳ／Ｐ変換回路８０は、各ユニットＵnのＰ／Ｓ変換回路５０からシリアルに出力されたデジタル値を順次に入力し、パラレルのデジタル値に変換して出力する。
【００２５】
Ａ／Ｄ変換回路９０は、スイッチＳＷ4を介して信号線Ｌ1と接続されている。このＡ／Ｄ変換回路９０は、各ユニットＵnのＶ／Ｉ変換回路７０から出力された電流値を入力し、この電流値に応じたデジタル値に変換して、このデジタル値を出力する。
【００２６】
制御回路１００は、この光検出装置１全体の動作を制御するものである。具体的には、制御回路１００は、各フォトダイオードＰＤに対応して設けられたスイッチＳＷの開閉動作、積分回路１０内のスイッチＳＷ10の開閉動作、電荷注入回路３０内のスイッチＳＷ31〜ＳＷ34それぞれの開閉動作、計数回路４０における計数動作、Ｐ／Ｓ変換回路５０における変換動作、ホールド回路６０内のスイッチＳＷ60の開閉動作、スイッチＳＷ1〜ＳＷ4それぞれの開閉動作、Ｓ／Ｐ変換回路８０における変換動作、ならびに、Ａ／Ｄ変換回路９０における変換動作を制御する。
【００２７】
次に、本実施形態に係る光検出装置１の動作について説明する。以下に説明する動作は、制御回路１００による制御に基づいて行われるものである。図３は、本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。
【００２８】
時刻ｔ0に、積分回路１０のスイッチＳＷ10が閉じて、積分容量素子Ｃ10が放電され、積分回路１０から出力される電圧値Ｖ10はリセットレベルとなる。このとき、比較回路２０から出力される飽和信号φ1は論理レベルＬであり、電荷注入回路３０のスイッチＳＷ31およびＳＷ34それぞれは開いており、電荷注入回路３０のスイッチＳＷ32およびＳＷ33それぞれは閉じており、計数回路４０における計数値は値０に初期化されている。
【００２９】
時刻ｔ1に、積分回路１０のスイッチＳＷ10が開いて、フォトダイオードＰＤで発生した電荷が積分容量素子Ｃ10に蓄積されていき、その蓄積された電荷の量に応じた電圧値Ｖ10が積分回路１０から出力される。積分回路１０から出力される電圧値Ｖ10は、比較回路２０により閾値Ｖthと比較される。
【００３０】
時刻ｔ2に、積分回路１０から出力される電圧値Ｖ10が閾値Ｖthに達すると、比較回路２０より出力される飽和信号φ1は論理レベルＬから論理レベルＨに転じ、これに伴い、電荷注入回路３０のスイッチＳＷ31およびＳＷ34それぞれは閉じるとともに、スイッチＳＷ32およびＳＷ33それぞれは開く。そして、積分回路１０から出力される電圧値Ｖ10が閾値Ｖthに達したときに積分容量素子Ｃ10に蓄積されていた電荷量Ｑ10（＝Ｃ10・Ｖth）と、そのときまでに電荷注入回路３０の容量素子Ｃ30に蓄積されていた電荷量Ｑ30（＝Ｃ30・Ｖinj）とが互いに等しければ、電荷注入回路３０の容量素子Ｃ30に蓄積されていた電荷は積分回路１０の積分容量素子Ｃ10に注入されて、積分容量素子Ｃ10における電荷蓄積量はリセットされる。これにより、積分回路１０から出力される電圧値Ｖ10は一旦リセットレベルとなり、その後に蓄積された電荷の量に応じた電圧値Ｖ10が積分回路１０から出力される。また、直ちに、比較回路２０より出力される飽和信号φ1は論理レベルＬに転じ、これに伴い、電荷注入回路３０のスイッチＳＷ31およびＳＷ34それぞれは開くとともに、スイッチＳＷ32およびＳＷ33それぞれは閉じる。
【００３１】
時刻ｔ3，時刻ｔ4，時刻ｔ5および時刻ｔ6それぞれにおいても、時刻ｔ2における上述した一連の動作が行われる。ここで、時刻ｔ1から時刻ｔ2までの期間τ12、時刻ｔ2から時刻ｔ3までの期間τ23、時刻ｔ3から時刻ｔ4までの期間τ34、時刻ｔ4から時刻ｔ5までの期間τ45、および、時刻ｔ5から時刻ｔ6までの期間τ56それぞれは、この間のフォトダイオードＰＤへの入射光量が一定であれば、互いに等しい。このような繰り返し動作は、積分回路１０における積分動作が開始された時刻ｔ1から一定時間Ｔが経過する時刻ｔ7（＝ｔ1＋Ｔ）まで行われる。時刻ｔ6から時刻ｔ7までの期間は、上記期間τ12などより短い。この一定時間Ｔの間に、比較回路２０から出力される飽和信号φ1が論理レベルＬから論理レベルＨに転じる回数が計数回路４０により計数される。すなわち、計数回路４０における計数値は、時刻ｔ2に値１となり、時刻ｔ3に値２となり、時刻ｔ4に値３となり、時刻ｔ5に値４となり、時刻ｔ6に値５となる。すなわち、比較回路２０および計数回路４０によりＡ／Ｄ変換機能が実現されている。
【００３２】
時刻ｔ7前にホールド回路６０のスイッチＳＷ60が閉じ、時刻ｔ7にスイッチＳＷ60が開き、その結果、時刻ｔ7以降にホールド回路６０から出力される電圧値Ｖ60は、時刻ｔ7直前に積分回路１０から出力されていた電圧値Ｖ10の値が保持される。そして、時刻ｔ7以降にホールド回路６０から出力される電圧値Ｖ60はＶ／Ｉ変換回路７０に入力し、Ｖ／Ｉ変換回路７０のトランジスタＴ70のソース端子より、対応する電流値が出力される。また、この時刻ｔ7に計数回路４０における計数動作が停止され、時刻ｔ7以降は、その時点における計数値が計数回路４０により保持され、Ｐ／Ｓ変換回路５０へ出力される。
【００３３】
時刻ｔ8から一定期間だけ、スイッチＳＷ1およびＳＷ3それぞれが閉じる。この一定期間の間に、計数回路４０から出力された計数値（デジタル値）は、Ｐ／Ｓ変換回路５０よりシリアルに出力され、スイッチＳＷ1，信号線Ｌ1およびスイッチＳＷ3を順に経てＳ／Ｐ変換回路８０に入力して、このＳ／Ｐ変換回路８０によりパラレルに出力される。
【００３４】
また、スイッチＳＷ1およびＳＷ3それぞれが開いた後の時刻ｔ9から一定期間だけ、スイッチＳＷ2およびＳＷ4それぞれが閉じる。この一定期間の間に、Ｖ／Ｉ変換回路７０から出力された電流値（アナログ値）は、スイッチＳＷ2，信号線Ｌ1およびスイッチＳＷ4を順に経てＡ／Ｄ変換回路９０に入力して、このＡ／Ｄ変換回路９０によりデジタル値に変換されて出力される。
【００３５】
以上のような動作は、各ユニットＵnに含まれる１つ又は複数のフォトダイオードＰＤそれぞれについて行われる。以上のように、各フォトダイオードＰＤへの入射光量に対する出力値として、Ｓ／Ｐ変換回路８０から出力される第１のデジタル値と、Ａ／Ｄ変換回路９０から出力される第２のデジタル値とが得られる。上述した動作から判るように、第２のデジタル値は、第１のデジタル値に対して下位に位置するものである。第１のデジタル値がＭ１ビットで表され、第２のデジタル値がＭ２ビットで表されるとすれば、この光検出装置１から出力されるデジタル値は、（Ｍ１＋Ｍ２）ビットのデータＤM1+M2-1〜Ｄ0として表される。このうち、上位Ｍ１ビットのデータＤM1+M2-1〜ＤM2は第１のデジタル値に対応し、下位Ｍ２ビットのデータＤM2-1〜Ｄ0は第２のデジタル値に対応する。
【００３６】
したがって、本実施形態に係る光検出装置１では、フォトダイオードＰＤへの入射光量値は、比較回路２０および計数回路４０により実現されるＡ／Ｄ変換機能により第１のデジタル値に変換されるとともに、このＡ／Ｄ変換機能によりＡ／Ｄ変換しきれなかった残余の値は、Ａ／Ｄ変換回路９０により第２のデジタル値に変換される。したがって、この光検出装置１では、大きなダイナミックレンジで短時間に入射光量が検出され得る。また、この光検出装置１では、複数のフォトダイオードＰＤが１次元または２次元に配列されていることにより、大きなダイナミックレンジで入射光像が撮像され得る。
【００３７】
また、この光検出装置１では、Ｓ／Ｐ変換回路８０およびＡ／Ｄ変換回路９０と各ユニットＵnとの間には１本の信号線Ｌ1が設けられていて、Ｐ／Ｓ変換回路５０から出力されたシリアルのデジタル値およびＶ／Ｉ変換回路７０から出力された電流値は時分割で信号線Ｌ1により伝送されるので、両者間の信号線の本数が削減され、集積度の向上の点で好適である。また、複数のフォトダイオードＰＤに対して、積分回路１０、比較回路２０、電荷注入回路３０および計数回路４０が１組設けられていることによっても、集積度が向上する。また、積分回路１０、比較回路２０、電荷注入回路３０および計数回路４０を１組として、これらの複数の組に対して信号線Ｌ1が１本設けられていることによっても、両者間の信号線の本数が削減され、集積度の向上の点で好適である。
【００３８】
次に、本発明に係る光検出装置の他の実施形態について説明する。図４に構成が示された他の実施形態に係る光検出装置２は、図１に示された光検出装置１と比較すると、Ｖ／Ｉ変換回路７０が設けられていない点、および、Ａ／Ｄ変換回路９０が電圧値を入力してＡ／Ｄ変換する点で相違する。この光検出装置２では、各ユニットＵnのホールド回路６０から出力された電圧値Ｖ60は、スイッチＳＷ2，信号線Ｌ1およびスイッチＳＷ4を順に経てＡ／Ｄ変換回路９０に入力して、このＡ／Ｄ変換回路９０によりデジタル値に変換されて出力される。この点を除いて、この光検出装置２は、光検出装置１と同様の構成であり、光検出装置１と同様の動作を行い、光検出装置１と同様の効果を奏する。なお、ノイズ耐性の点では、図１に示された光検出装置１の方が好適である。
【００３９】
図５に構成が示された他の実施形態に係る光検出装置３は、図１に示された光検出装置１と比較すると、スイッチＳＷ3およびＳＷ4が設けられていない点、および、信号線Ｌ1に替えて２本の信号線Ｌ2およびＬ3が設けられている点で相違する。この光検出装置２では、各ユニットＵnのＰ／Ｓ変換回路５０から出力されたシリアルのデジタル値は、スイッチＳＷ1および信号線Ｌ2を順に経てＳ／Ｐ変換回路８０に入力して、Ｓ／Ｐ変換回路８０によりパラレルに出力される。また、各ユニットＵnのＶ／Ｉ変換回路７０から出力された電圧値Ｖ60は、スイッチＳＷ2および信号線Ｌ3を順に経てＡ／Ｄ変換回路９０に入力して、このＡ／Ｄ変換回路９０によりデジタル値に変換されて出力される。この点を除いて、この光検出装置３は、光検出装置１と同様の構成であり、光検出装置１と同様の動作を行い、光検出装置１と同様の効果を奏する。なお、信号線の本数の削減の点では、図１に示された光検出装置１の方が好適である。
【００４０】
図６に構成が示された他の実施形態に係る光検出装置４は、図１に示された光検出装置１と比較すると、Ｐ／Ｓ変換回路５０が設けられていない点、Ｖ／Ｉ変換回路７０が設けられていない点、Ｓ／Ｐ変換回路８０が設けられていない点、Ａ／Ｄ変換回路９０が電圧値を入力してＡ／Ｄ変換する点、スイッチＳＷ3およびＳＷ4が設けられていない点、および、信号線Ｌ1に替えて２種の信号線Ｌ4およびＬ5が設けられている点で相違する。この光検出装置４では、各ユニットＵnの計数回路４０から出力されたパラレルのデジタル値は、スイッチＳＷ1および信号線Ｌ4を順に経て、そのまま出力される。また、各ユニットＵnのホールド回路６０から出力された電圧値Ｖ60は、スイッチＳＷ2および信号線Ｌ5を順に経てＡ／Ｄ変換回路９０に入力して、このＡ／Ｄ変換回路９０によりデジタル値に変換されて出力される。この点を除いて、この光検出装置４は、光検出装置１と同様の構成であり、光検出装置１と同様の動作を行い、光検出装置１と同様の効果を奏する。なお、ノイズ耐性の点および信号線の本数の削減の点では、図１に示された光検出装置１の方が好適である。
【００４１】
【発明の効果】
以上、詳細に説明したとおり、本発明によれば、フォトダイオードへの入射光量に応じて発生した電荷は、積分回路の積分容量素子に蓄積され、この積分容量素子に蓄積した電荷の量に応じた電圧値が積分回路から出力される。この積分回路から出力された電圧値は比較回路に入力して、この入力電圧値と所定の閾値とが比較回路により大小比較され、入力電圧値が閾値に達したときに、その旨を示す飽和信号が比較回路から出力される。この比較回路から出力された飽和信号に基づいて、電荷注入回路により、積分回路の積分容量素子に蓄積される電荷と逆極性の一定量の電荷が積分容量素子に注入される。また、この比較回路から出力された飽和信号に基づいて、計数回路により、積分回路から出力された電圧値が閾値に達した回数が計数される。そして、この光検出装置では、計数回路により計数された回数の値、および、積分回路から出力された電圧値に基づいて、入射光量が検出される。したがって、この光検出装置では、大きなダイナミックレンジで短時間に入射光量が検出され得る。
【図面の簡単な説明】
【図１】本実施形態に係る光検出装置１の構成図である。
【図２】本実施形態に係る光検出装置１の各ユニットＵnの回路図である。
【図３】本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。
【図４】他の実施形態に係る光検出装置２の構成図である。
【図５】他の実施形態に係る光検出装置３の構成図である。
【図６】他の実施形態に係る光検出装置４の構成図である。
【図７】従来の光検出装置の構成図である。
【符号の説明】
１〜４…光検出装置、１０…積分回路、２０…比較回路、３０…電荷注入回路、４０…計数回路、５０…Ｐ／Ｓ変換回路、６０…ホールド回路、７０…Ｖ／Ｉ変換回路、８０…Ｓ／Ｐ変換回路、９０…Ａ／Ｄ変換回路、１００…制御回路。
Claims (8)
- 入射光量に応じた電荷を発生するフォトダイオードと、
前記フォトダイオードから出力された電荷を蓄積する積分容量素子を有し、この積分容量素子に蓄積した電荷の量に応じた電圧値を出力する積分回路と、
前記積分回路から出力された電圧値を入力し、この電圧値と所定の閾値とを大小比較して、前記電圧値が前記閾値に達したときに、その旨を示す飽和信号を出力する比較回路と、
前記比較回路から出力された飽和信号に基づいて、前記積分回路の前記積分容量素子に蓄積される電荷と逆極性の一定量の電荷を前記積分容量素子に注入する電荷注入回路と、
前記比較回路から出力された飽和信号に基づいて、前記積分回路から出力された電圧値が前記閾値に達した回数を計数する計数回路と、
前記計数回路により計数された回数をパラレルのデジタル値として入力し、このデジタル値をシリアルに出力するＰ／Ｓ変換回路と、
前記積分回路から出力される電圧値、および、前記Ｐ／Ｓ変換回路から出力されるシリアルのデジタル値を、時分割で伝送する信号線と、
を備え、
前記計数回路により計数された回数の値、および、前記積分回路から出力された電圧値に基づいて、前記入射光量を検出する
ことを特徴とする光検出装置。 - 入射光量に応じた電荷を発生するフォトダイオードと、
前記フォトダイオードから出力された電荷を蓄積する積分容量素子を有し、この積分容量素子に蓄積した電荷の量に応じた電圧値を出力する積分回路と、
前記積分回路から出力された電圧値を入力し、この電圧値と所定の閾値とを大小比較して、前記電圧値が前記閾値に達したときに、その旨を示す飽和信号を出力する比較回路と、
前記比較回路から出力された飽和信号に基づいて、前記積分回路の前記積分容量素子に蓄積される電荷と逆極性の一定量の電荷を前記積分容量素子に注入する電荷注入回路と、
前記比較回路から出力された飽和信号に基づいて、前記積分回路から出力された電圧値が前記閾値に達した回数を計数する計数回路と、
前記計数回路により計数された回数をパラレルのデジタル値として入力し、このデジタル値をシリアルに出力するＰ／Ｓ変換回路と、
前記積分回路から出力された電圧値を入力し、この電圧値に応じた電流値に変換して、この電流値を出力するＶ／Ｉ変換回路と、
前記Ｖ／Ｉ変換回路から出力される電流値、および、前記Ｐ／Ｓ変換回路から出力されるシリアルのデジタル値を、時分割で伝送する信号線と、
を備え、
前記計数回路により計数された回数の値、および、前記積分回路から出力された電圧値に基づいて、前記入射光量を検出する
ことを特徴とする光検出装置。 - 前記Ｐ／Ｓ変換回路からシリアルに出力されたデジタル値を入力し、パラレルのデジタル値に変換して出力するＳ／Ｐ変換回路を更に備える、ことを特徴とする請求項１または２に記載の光検出装置。
- 前記積分回路から出力された電圧値を入力し、この電圧値に応じたデジタル値に変換して、このデジタル値を出力するＡ／Ｄ変換回路を更に備える、ことを特徴とする請求項１記載の光検出装置。
- 前記積分回路から出力された電圧値を入力し、この電圧値に応じた電流値に変換して、この電流値を出力するＶ／Ｉ変換回路を更に備える、ことを特徴とする請求項１記載の光検出装置。
- 前記Ｖ／Ｉ変換回路から出力された電流値を入力し、この電流値に応じたデジタル値に変換して、このデジタル値を出力するＡ／Ｄ変換回路を更に備える、ことを特徴とする請求項２または５に記載の光検出装置。
- 複数の前記フォトダイオードに対して、共通の１組の前記積分回路、前記比較回路、前記電荷注入回路および前記計数回路が設けられている、ことを特徴とする請求項１または２に記載の光検出装置。
- 前記積分回路、前記比較回路、前記電荷注入回路および前記計数回路を１組として、これらの複数の組に対して前記信号線が１本設けられている、ことを特徴とする請求項１または２に記載の光検出装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001214261A JP4949573B2 (ja) | 2001-07-13 | 2001-07-13 | 光検出装置 |
| US10/471,737 US7034275B2 (en) | 2001-07-13 | 2002-07-11 | Photodetector for detecting a quantity of light using a counting circuit and an integrating circuit |
| EP02745983.3A EP1411332B1 (en) | 2001-07-13 | 2002-07-11 | Photodetector |
| PCT/JP2002/007074 WO2003006937A1 (fr) | 2001-07-13 | 2002-07-11 | Photodetecteur |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001214261A JP4949573B2 (ja) | 2001-07-13 | 2001-07-13 | 光検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003028713A JP2003028713A (ja) | 2003-01-29 |
| JP4949573B2 true JP4949573B2 (ja) | 2012-06-13 |
Family
ID=19049114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001214261A Expired - Lifetime JP4949573B2 (ja) | 2001-07-13 | 2001-07-13 | 光検出装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7034275B2 (ja) |
| EP (1) | EP1411332B1 (ja) |
| JP (1) | JP4949573B2 (ja) |
| WO (1) | WO2003006937A1 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7202463B1 (en) * | 2005-09-16 | 2007-04-10 | Adobe Systems Incorporated | Higher dynamic range image sensor with signal integration |
| AU2009248435B9 (en) | 2007-06-18 | 2013-09-19 | Clipex IP Limited | A Fence Post Assembly |
| JP5324947B2 (ja) * | 2009-02-03 | 2013-10-23 | 浜松ホトニクス株式会社 | 信号処理装置および光検出装置 |
| JP4846811B2 (ja) * | 2009-02-03 | 2011-12-28 | シャープ株式会社 | 光スポット位置検出装置およびそれを含む光デバイス、並びに、その光デバイスを含む電子機器 |
| JP2010283525A (ja) * | 2009-06-03 | 2010-12-16 | Toshiba Corp | 撮像装置 |
| WO2011117162A1 (en) * | 2010-03-25 | 2011-09-29 | Iee International Electronics & Engineering S.A. | Optoelectronic sensor and method for detecting impinging-light attribute |
| JP5542504B2 (ja) * | 2010-03-31 | 2014-07-09 | 浜松ホトニクス株式会社 | 信号処理装置および光検出装置 |
| JP5391146B2 (ja) * | 2010-05-13 | 2014-01-15 | 浜松ホトニクス株式会社 | 信号処理装置および光検出装置 |
| US9525837B1 (en) * | 2015-09-17 | 2016-12-20 | Sony Semiconductor Solutions Corporation | Dual sample-and-hold circuit with resistive gain |
| US10686996B2 (en) | 2017-06-26 | 2020-06-16 | Facebook Technologies, Llc | Digital pixel with extended dynamic range |
| US10598546B2 (en) | 2017-08-17 | 2020-03-24 | Facebook Technologies, Llc | Detecting high intensity light in photo sensor |
| US11906353B2 (en) | 2018-06-11 | 2024-02-20 | Meta Platforms Technologies, Llc | Digital pixel with extended dynamic range |
| US11089210B2 (en) | 2018-06-11 | 2021-08-10 | Facebook Technologies, Llc | Configurable image sensor |
| US11463636B2 (en) | 2018-06-27 | 2022-10-04 | Facebook Technologies, Llc | Pixel sensor having multiple photodiodes |
| US10897586B2 (en) | 2018-06-28 | 2021-01-19 | Facebook Technologies, Llc | Global shutter image sensor |
| US10931884B2 (en) | 2018-08-20 | 2021-02-23 | Facebook Technologies, Llc | Pixel sensor having adaptive exposure time |
| US11956413B2 (en) | 2018-08-27 | 2024-04-09 | Meta Platforms Technologies, Llc | Pixel sensor having multiple photodiodes and shared comparator |
| US11595602B2 (en) | 2018-11-05 | 2023-02-28 | Meta Platforms Technologies, Llc | Image sensor post processing |
| US11102430B2 (en) | 2018-12-10 | 2021-08-24 | Facebook Technologies, Llc | Pixel sensor having multiple photodiodes |
| US11218660B1 (en) | 2019-03-26 | 2022-01-04 | Facebook Technologies, Llc | Pixel sensor having shared readout structure |
| US11943561B2 (en) * | 2019-06-13 | 2024-03-26 | Meta Platforms Technologies, Llc | Non-linear quantization at pixel sensor |
| US11936998B1 (en) | 2019-10-17 | 2024-03-19 | Meta Platforms Technologies, Llc | Digital pixel sensor having extended dynamic range |
| US11902685B1 (en) | 2020-04-28 | 2024-02-13 | Meta Platforms Technologies, Llc | Pixel sensor having hierarchical memory |
| US11910114B2 (en) | 2020-07-17 | 2024-02-20 | Meta Platforms Technologies, Llc | Multi-mode image sensor |
| US11956560B2 (en) | 2020-10-09 | 2024-04-09 | Meta Platforms Technologies, Llc | Digital pixel sensor having reduced quantization operation |
| US12022218B2 (en) | 2020-12-29 | 2024-06-25 | Meta Platforms Technologies, Llc | Digital image sensor using a single-input comparator based quantizer |
| US11874166B2 (en) * | 2021-10-06 | 2024-01-16 | Sensortek Technology Corp. | Light sensor circuit |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59152723A (ja) * | 1983-02-18 | 1984-08-31 | Seiko Instr & Electronics Ltd | アナログ・デイジタル変換回路 |
| JPH04252518A (ja) * | 1991-01-28 | 1992-09-08 | Sharp Corp | カウントシフト回路 |
| EP0519105B1 (en) * | 1991-06-20 | 1995-08-02 | Hewlett-Packard GmbH | Photodiode array |
| JP3278027B2 (ja) | 1994-08-05 | 2002-04-30 | 新日本無線株式会社 | サンプルアンドホールド回路 |
| JP3308146B2 (ja) * | 1995-06-02 | 2002-07-29 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| DE69729767T2 (de) * | 1996-04-26 | 2005-07-14 | Hamamatsu Photonics K.K., Hamamatsu | Festkörperbildaufnahmegerät |
| JP4489850B2 (ja) * | 1997-05-28 | 2010-06-23 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP4550957B2 (ja) * | 1999-11-15 | 2010-09-22 | 浜松ホトニクス株式会社 | 光検出装置 |
| US6590372B1 (en) * | 2002-02-19 | 2003-07-08 | Texas Advanced Optoelectronic Solutions, Inc. | Method and integrated circuit for bandgap trimming |
| JP4252518B2 (ja) | 2004-09-07 | 2009-04-08 | シャープ株式会社 | 半導体装置 |
-
2001
- 2001-07-13 JP JP2001214261A patent/JP4949573B2/ja not_active Expired - Lifetime
-
2002
- 2002-07-11 EP EP02745983.3A patent/EP1411332B1/en not_active Expired - Lifetime
- 2002-07-11 US US10/471,737 patent/US7034275B2/en not_active Expired - Lifetime
- 2002-07-11 WO PCT/JP2002/007074 patent/WO2003006937A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003028713A (ja) | 2003-01-29 |
| EP1411332A4 (en) | 2008-06-11 |
| EP1411332B1 (en) | 2014-01-15 |
| US7034275B2 (en) | 2006-04-25 |
| US20040118994A1 (en) | 2004-06-24 |
| EP1411332A1 (en) | 2004-04-21 |
| WO2003006937A1 (fr) | 2003-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4949573B2 (ja) | 光検出装置 | |
| US8586907B2 (en) | Methods of operating an imaging pixel to accumulate charge from a photocurrent | |
| JP4819561B2 (ja) | 固体撮像装置 | |
| US6642503B2 (en) | Time domain sensing technique and system architecture for image sensor | |
| JP4550957B2 (ja) | 光検出装置 | |
| JP2020503752A (ja) | 動的ビジョンセンサアーキテクチャ | |
| US20080106622A1 (en) | Imaging Device | |
| JP5324947B2 (ja) | 信号処理装置および光検出装置 | |
| JP4119052B2 (ja) | 光検出装置 | |
| JP4358351B2 (ja) | 光検出装置 | |
| JP2009527192A (ja) | 傾斜付き転送ゲート・クロックを使用するａ／ｄコンバータ | |
| JP2004325409A (ja) | Ｉ／ｆ変換装置および光検出装置 | |
| EP1136798B1 (en) | Photodetector device | |
| JP3867882B2 (ja) | 固体撮像装置 | |
| JP4455718B2 (ja) | 信号処理回路 | |
| WO2005104536A1 (ja) | 固体撮像装置 | |
| JP2008079250A (ja) | 固体撮像装置 | |
| WO2002098125A1 (en) | Signal processing circuit and solid-state image pickup device | |
| US6838787B2 (en) | Variable bandwidth correlated doubling sampling circuits for image sensors | |
| KR100265139B1 (ko) | 광센서 수단에 빛이 조사되는 빈도를 감지하는 광센서 수단 | |
| JP4717786B2 (ja) | 固体撮像装置 | |
| JP4628586B2 (ja) | 光検出装置 | |
| JPH0381091B2 (ja) | ||
| JPS6282864A (ja) | イメ−ジセンサ | |
| WO1999046860A1 (en) | An asynchronous mode pixel-parallel sigma-delta a/d converter for cmos imagers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110909 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120308 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4949573 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| EXPY | Cancellation because of completion of term |