JP4455718B2

JP4455718B2 - 信号処理回路

Info

Publication number: JP4455718B2
Application number: JP2000067449A
Authority: JP
Inventors: 直久向坂; 晴義豊田; 一樹藤田; 洋夫山本; 誠一郎水野
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 2000-03-10
Filing date: 2000-03-10
Publication date: 2010-04-21
Anticipated expiration: 2020-03-10
Also published as: JP2001257593A

Description

【０００１】
【発明の属する技術分野】
本発明は、信号処理回路に関し、特に、固体撮像素子から出力される映像信号をデジタル信号に変換すると共に、その２値化を行う信号処理回路に関する。
【０００２】
【従来の技術】
従来から、固体撮像素子等のセンサからの出力信号を処理する信号処理回路が知られている。本発明者らは、このような信号処理回路の開発を行ってきた。例えば、特開平２０００−３２３４２号公報に記載の信号処理回路は、センサからの出力信号に相関二重サンプリング（ＣＤＳ）を施してオフセットノイズを除去しつつ、Ａ／Ｄ変換を行うという優れた特性を発揮する。
【０００３】
すなわち、この信号処理回路においては、入力されたセンサからのアナログ信号を可変容量に基づいて電圧信号に変換し、変換された電圧信号と基準電圧とを比較器に入力し、この比較器の出力に基づいて、上記電圧信号と基準電圧とが一致するように可変容量を制御し、この制御量をデジタル量として出力している。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の信号処理回路においては、予め設定されたＡ/Ｄ入力範囲固定電圧に対して変換されたＡ／Ｄ値の、最上位ビットのみを抽出して、２値化することは可能であったが、任意の基準レベルアナログ電圧に対し、信号処理回路からの出力信号を二値化することはできなかった。本発明は、かかる信号処理回路の改良に係るものであり、入力されたアナログ信号をデジタル信号に変換すると共に、任意の基準レベルアナログ電圧に対し、その２値化を行うことが可能な信号処理回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記課題を解決するため、本発明の信号処理回路は、入力されたアナログ信号を可変パラメータに基づいて電圧信号に変換する変換部と、前記電圧信号と基準電圧とが入力される比較器と、前記比較器の出力に基づいて、前記電圧信号と前記基準電圧とが一致するように前記可変パラメータを制御し、この制御量をデジタル信号として出力する制御部と、を備える信号処理回路において、第１期間においては、前記可変パラメータを制御しないで、前記基準電圧は、２値化を行うために前記電圧信号と共に前記比較器に入力されることで、前記比較器からは２値化信号が出力され、第２期間においては、前記基準電圧は、前記電圧信号と共に前記比較器に入力され、前記制御部は、前記比較器の出力に基づいて、前記電圧信号と前記基準電圧とが一致するように、前記可変パラメータを制御し、この制御量をデジタル信号として出力し、前記基準電圧は可変であって、前記第１及び第２期間に応じて選択的に切り換えられる、ことを特徴とする。なお、上記変換は、電荷信号を電圧信号に変換するもの、電流信号を電圧信号に変換するもの、入力された電圧信号を入力とは異なる電圧信号に変換するもののいずれであってもよい。
【０００６】
入力されたアナログ信号は、可変パラメータを変化させれば、その制御量がデジタル信号として出力されるが、可変パラメータを固定した状態で、比較器に入力される基準電圧を２値化用の閾値として設定すれば、比較器の出力は入力されたアナログ信号の２値化信号となる。すなわち、本発明の信号処理回路は、可変パラメータを制御しない第１期間と制御する第２期間とを有し、基準電圧は第１及び第２期間に応じて選択的に切り換えられる。もちろん、第２期間内において、前記基準電圧はさらに切換可能とされていることとしてもよい。これにより、Ａ／Ｄ変換されるアナログ信号の変動範囲を設定することができる。
【０００７】
可変パラメータとしては様々なものが考えられるが、パラメータは容量であり、本発明の信号処理回路においては、固体撮像素子から出力された電荷又はこれに対応した電圧を前記アナログ信号とし、前記電圧信号は、このアナログ信号を可変パラメータとしての容量に応じて変換することによって生成されることが好ましい。このような信号処理回路は、固体撮像素子から出力される映像信号の処理回路として用いることができる。
【０００８】
【発明の実施の形態】
以下、実施の形態に係る信号処理回路について説明する。なお、同一要素又は同一機能を有する要素には同一符号を用い、重複する説明は省略する。本信号処理回路は、固体撮像素子等のセンサ１からの信号を読み出し、Ａ／Ｄ変換及び２値化等の処理を行う。
【０００９】
図１は、上記センサ１及び信号処理回路２のシステム構成図である。信号処理回路２は、入力されたアナログ信号を電圧信号Ｖに変換する変換部５０を有する。この変換は、例えば、電荷信号を電圧信号に変換するものであるが、見方を変えて、電流信号を電圧信号に、或いは入力された電圧信号をこれとは異なる電圧信号に変換するものであってもよい。変換部５０は、可変パラメータ（パラメータ可変部）５３を備えている。
【００１０】
この可変パラメータ５３は変換係数を構成し、入力されたアナログ信号は可変パラメータ５３に基づいて電圧信号Ｖに変換される。例えば、入力されるアナログ信号を電荷量で表記した場合には、可変パラメータを並列容量（コンデンサ）とし、この容量を増加させれば、電荷量一定のもとではコンデンサ両端間の電圧信号Ｖは小さくなる。すなわち、この場合、可変パラメータ５３の増加量は電圧信号Ｖの減少量を示すこととなる。換言すれば、電圧信号Ｖが一定値となるように、可変パラメータ５３を帰還制御すると、この制御量は入力されたアナログ信号の振幅、すなわち、電荷量に比例することとなる。
【００１１】
このような帰還制御を行うため、変換された電圧信号Ｖと基準電圧Ｖｒｅｆとは比較器６０に入力され、比較器６０の出力に基づいて、電圧信号Ｖと基準電圧Ｖｒｅｆとが一致するように、可変パラメータ５３を制御部７０で制御する。なお、このＡ／Ｄ変換制御期間Ｔ２においては、スイッチ素子ＳＷ１及びＳＷ３はＡＤ側に接続され、基準電圧Ｖｒｅｆは、例えばＶ_AD1に設定される（スイッチ素子ＳＷ２をＡＤ１側に接続する）。したがって、制御部７０における制御量は、入力されたアナログ信号の振幅に比例したデジタル信号として出力され、結果的にＡ／Ｄ変換が行われたこととなる。
【００１２】
ここで、基準電圧Ｖｒｅｆは可変である。上述のように、入力されたアナログ信号は、可変パラメータ５３を変化させれば、その制御量がデジタル信号として出力されるが、可変パラメータ５３を固定した状態（ＳＷ３をＢＩ側に接続して、帰還ループを切断する）で、比較器６０に入力される基準電圧Ｖｒｅｆを２値化用の閾値電圧Ｖ_BIとして設定すれば（スイッチ素子ＳＷ１をＢＩ側に接続する）、比較器６０の出力は、入力されたアナログ信号の２値化信号となる（二値化期間Ｔ１）。
【００１３】
すなわち、本信号処理回路は、可変パラメータ５３を制御しない第１期間（二値化期間）Ｔ１と制御する第２期間（Ａ／Ｄ変換期間）Ｔ２とを有し、基準電圧Ｖｒｅｆはスイッチ素子ＳＷ１によって、第１及び第２期間Ｔ１，Ｔ２に応じて選択的に切り換えられる。第１期間Ｔ１，第２期間Ｔ２は、いずれが先に設定されてもよいが、第２期間Ｔ２におけるＡ／Ｄ変換動作は、入力信号が制御部７０に到達した時点から始まるので、この入力信号の到達過程に第１期間Ｔ１を設定すれば、すなわち、入力されたアナログ信号の二値化を行った後に、この信号が制御部７０に入力された時点から第２期間Ｔ２を開始すれば、換言すれば、第１期間Ｔ１の後に第２期間Ｔ２が設定されれば、Ａ／Ｄ変換及び二値化双方の処理に要する全体の時間を短くすることができる。
【００１４】
期間Ｔ１において、スイッチ素子ＳＷ１によって、基準電圧ＶｒｅｆをＶ_BIに設定した場合、スイッチ素子ＳＷ３によって、比較器６０の出力を二値化結果記憶部ＢＩＮＬに入力する。二値化結果記憶部ＢＩＮＬは、比較器６０から出力される二値化信号を一時的に記憶し、しかる後、記憶された二値化信号を出力する。なお、スイッチ素子ＳＷ３は双方の回路素子７０，ＢＩＮＬに同時接続することもできる。
【００１５】
期間Ｔ２において、スイッチ素子ＳＷ１，ＳＷ２によって、基準電圧ＶｒｅｆをＶ_AD1又はＶ_AD2に設定した場合、スイッチ素子ＳＷ３によって、比較器６０の出力を制御部７０に入力する。制御部７０は、制御部７０による制御量を上記デジタル信号として一時的に記憶し、しかる後、記憶されたデジタル信号を出力する。
【００１６】
制御部７０及び二値化結果記憶部ＢＩＮＬからの信号は、パラレル出力であってもよいし、シフトレジスタを用いて出力線を順次切り換えるシリアル出力であってもよい。
【００１７】
なお、本例においては、第２期間Ｔ２内においても、スイッチ素子ＳＷ２をＡＤ１側又はＡＤ２側に接続することにより、基準電圧Ｖｒｅｆは電圧Ｖ_AD1，Ｖ_AD2に切換可能とされており、これにより、Ａ／Ｄ変換されるアナログ信号の変動範囲を設定することができる。
【００１８】
可変パラメータ５３としては様々なものが考えられるが、パラメータ５３が容量であり、本信号処理回路２においては、センサ１から出力された電荷又はこれに対応する電圧をアナログ信号とし、電圧信号Ｖは、このアナログ信号を可変パラメータ５３としての容量に応じて変換することによって生成される。また、可変パラメータ５３は、抵抗によって構成することもできる。
【００１９】
センサ１を固体撮像素子（ＭＯＳ型イメージセンサ、ＣＣＤイメージセンサ）とすると、本信号処理回路２は固体撮像素子を有する撮像カメラから出力される映像信号（アナログ信号）の処理回路として用いることができる。
【００２０】
例えば、車両等の移動体に、前方或いは後方観測用の固体撮像素子１を搭載し、当該撮像素子１からの映像信号をＡ／Ｄ変換してデジタル量としてコンピュータに入力し、この映像信号を表示器上に表示すると共に、二値化された映像信号もコンピュータに入力し、二値化された映像信号に基づいて固体撮像素子１で撮影された画像に含まれる人物や障害物などの物体の輪郭処理を行ったり、その重心位置を求めることができる。
【００２１】
固体撮像素子１が可視光、赤外線に感度を有するものである場合には、表示器上には物体の可視光、赤外線画像と、二値化された映像信号から演算された物体の輪郭線が表示されるが、コンピュータは輪郭線によって物体の存在を認識し、認識された物体との衝突を避けるような停止動作等の回避処理、或いは輪郭線によって物体を信号機や標識として認識した場合には、信号機や標識の表示結果に適合する車両挙動制御を行わせることができる。
【００２２】
次に、図１に示したセンサ１としてＭＯＳ型イメージセンサを用いた場合の好適な例について説明する。
【００２３】
図２は、ＭＯＳ型イメージセンサ１及び信号処理回路２のシステム構成図である。
【００２４】
ＭＯＳ型イメージセンサ１は、複数の光電変換素子ＰＤを二次元状に配列し、各光電変換素子ＰＤにスイッチ素子ＦＥＴを設けてなる。なお、本例における光電変換素子ＰＤはホトダイオードであり、スイッチ素子ＦＥＴはシフトレジスタ１ＳＦからの駆動信号によって各垂直列毎に順次接続される。すなわち、各垂直列１２₁，１２_LのホトダイオードＰＤは、そのスイッチ素子ＦＥＴを接続させることにより、各出力端子ＯＵＴに接続される。
【００２５】
詳説すれば、このホトダイオード列は、水平方向に隣接して複数配置されており、シフトレジスタ１ＳＦからの信号によって、水平方向に隣接した垂直ホトダイオード列を順次選択し、選択されたホトダイオード列のホトダイオードＰＤを出力端子ＯＵＴに接続する。
【００２６】
これにより、二次元的な広がりを有する光のイメージセンサ１への入力を電気信号に変換して出力端子ＯＵＴから出力することができる。
【００２７】
なお、シフトレジスタ１ＳＦはタイミング発生回路４から出力されるパルスによって駆動され、タイミング発生回路４は水晶発振器やマルチバイブレータ等の発振器３から出力される基準周波数のクロック信号から、シフトレジスタ１ＳＦの駆動信号をはじめ、本装置の駆動に必要なパルス信号を生成する。
【００２８】
ホトダイオードＰＤ、スイッチ素子ＦＥＴ、シフトレジスタ１ＳＦは、同一半導体基板内に設けられており、各ホトダイオードＰＤに接続された信号出力用電極パッドＯＵＴは基板の端部に設けられ、配線Ｗを介して信号読出回路２に接続されている。
【００２９】
信号読出回路２は、チャージアンプ３０、変換部５０、比較器６０、制御部７０及び二値化結果記憶部ＢＩＮＬを直列に接続してなる回路列ＭＡＩＮを複数列（本列では５列）備えている。信号読出回路２は半導体基板上に形成されており、この半導体基板の端部には、各回路列の入力端子として機能する信号入力用電極パッドＩＮが設けられている。
【００３０】
各ホトダイオードＰＤと各チャージアンプ３０は、信号出力用電極パッドＯＵＴ、ボンディングワイヤＷ、信号入力用電極パッドＩＮを介して接続されている。なお、ボンディングワイヤＷの長さは短い方が、チャージアンプ３０の寄生容量の影響を抑制することができるので、センサと信号読出回路は同一半導体基板上に形成されることが好ましいが、本例では、別の半導体基板上にそれぞれ形成されていることとする。
【００３１】
各ホトダイオードＰＤからの出力は、配線Ｗを経て、チャージアンプ３０、変換部５０、比較器６０に順次入力され、二値化期間Ｔ１においては二値化結果記憶部ＢＩＮＬに、Ａ／Ｄ変換期間Ｔ２においては制御部７０に入力される。複数の比較器６０は、それぞれが図１において示したものと同様に機能する。すなわち、ホトダイオードＰＤから出力された電荷信号は、出力端子ＯＵＴ、配線Ｗ、入力端子ＩＮを介してチャージアンプ３０に入力され、チャージアンプ３０によって電荷電圧変換された後、変換部５０に入力される。
【００３２】
変換部５０は、容量を可変パラメータとする可変容量付きの電圧変換回路であり、制御部７０によって、その容量を制御すると、入力された電荷量又は電圧に応じて電圧信号Ｖのレベルが変動し、ＡＤ変換期間Ｔ２においては制御部７０による制御量を、電荷量としてデジタル信号で出力する。
【００３３】
二値化期間Ｔ１においては制御部７０による制御を行わないので、同じく入力された電荷量に応じて比較器６０に入力される電圧信号Ｖのレベルが変動するが、比較器６０は、基準電圧Ｖ_BIに対して比較を行い、その比較結果を二値化信号として出力し、この二値化信号は二値化結果記憶部ＢＩＮＬに記憶され、しかる後、二値化結果記憶部ＢＩＮＬから出力される。なお、変換部５０は、入力信号を相関二重サンプリング（ＣＤＳ）しながら出力するＣＤＳ回路としても機能している。
【００３４】
ここで、５つの回路列のうちの１つの回路列ＭＡＩＮの構成について、更に詳説する。なお、他の回路列の構成は、この回路列と同一である。また、上記実施形態では、複数のホトダイオード水平列毎に対応して複数の回路列を設けた例を説明したが、これは１つの回路列ＭＡＩＮに各ホトダイオード水平列の出力を順番に入力することとしてもよい。
【００３５】
図３は、センサ１及び１つの回路列ＭＡＩＮの回路構成図である。
【００３６】
チャージアンプ３０は積分回路を構成しており、出力端子ＯＵＴから出力された電流信号が入力され、その電流信号を積分して電圧信号を出力端子に出力する。チャージアンプ３０は、オペアンプ３１、容量素子３２及びリセット用のスイッチ素子３３を備えている。オペアンプ３１は、非反転入力端子（＋）が固定電位に接続され、反転入力端子（−）に電流信号を入力する。容量素子３２は、オペアンプ３１の反転入力端子と出力端子との間に並列に設けられ、入力した電流信号、すなわち電荷を蓄える。スイッチ素子３３は、オペアンプ３１の反転入力端子と出力端子との間に設けられ、開いているときには容量素子３２に電荷の蓄積を行わせ、閉じているときには容量素子３２における電荷蓄積をリセットする。
【００３７】
チャージアンプ３０の出力は変換部５０に入力される。変換部５０は、容量素子５１、オペアンプ５２、可変容量部５３及びリセット用のスイッチ素子５４を備えている。容量素子５１は、チャージアンプ３０の出力端子と増幅器５２の反転入力端子との間に設けられている。オペアンプ５２の非反転入力端子は固定電位に接続され、反転入力端子に容量素子５１からの電圧信号が入力する。可変容量部５３は、容量が可変であって制御可能であり、オペアンプ５２の反転入力端子と出力端子との間に設けられ、入力した電圧信号に応じて電荷を蓄える。スイッチ素子５４は、オペアンプ５２の反転入力端子と出力端子との間に設けられ、開いているときには可変容量部５３に電荷の蓄積を行わせ、閉じているときには可変容量部５３における電荷蓄積をリセットする。変換部５０は入力された電圧信号を可変容量部５０の容量に応じて積分し、積分した結果である積分信号を電圧信号Ｖとして出力する。
【００３８】
比較器６０は、変換部５０から出力された積分信号を反転入力端子に入力し、非反転入力端子が上記基準電位Ｖｒｅｆに設定されており、積分信号Ｖの値と基準電位Ｖｒｅｆとを大小比較して、その大小比較の結果である比較結果信号を出力する。
【００３９】
容量制御部７０は、比較器６０から出力された比較結果信号を入力し、この比較結果信号に基づいて可変容量部５３の容量を制御する容量指示信号Ｃを出力するとともに、この比較結果信号に基づいて積分信号の値と基準電位Ｖｒｅｆとが所定の分解能で一致していると判断した場合に可変容量部５３の容量に応じた第１のデジタル信号を上述の制御量として出力する。なお、容量制御部７０の後段側に変換部５０のオフセット値を除去するための読み出し部を設けても良い。
【００４０】
変換部５０、比較器６０、容量制御部７０を１組として信号処理部１００が構成される。信号処理部１００は、オフセット誤差を除去するＣＤＳ機能、及び、アナログ信号をデジタル信号に変換するＡ／Ｄ変換機能を有する。これらの機能を行う変換部５０について、更に詳説する。
【００４１】
図４は、変換部５０の回路構成図であり、これは上述の従来技術に記載されたものと同様であるので、以下、必要に応じて図３を参照しつつ、アンプ３０と変換部５０の機能について簡単に説明する。
【００４２】
ここでは１／２⁴＝１６の分解能を有するＡ／Ｄ変換機能を備える回路構成を示し、以下、この回路構成で説明する。可変容量部５３は、容量素子Ｃ１〜Ｃ４、スイッチ素子ＳＷ１１〜ＳＷ１４及びスイッチ素子ＳＷ２１〜ＳＷ２４を備える。容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４のそれぞれと、スイッチ素子ＳＷ１１，ＳＷ１２，ＳＷ１３，ＳＷ１４のそれぞれは、互いに縦続接続されて、増幅器５２の反転入力端子と出力端子との間に並列に設けられている。スイッチ素子ＳＷ２１，ＳＷ２２，ＳＷ２３，ＳＷ２４のそれぞれは、容量素子Ｃ１１，Ｃ１２，Ｃ１３，Ｃ１４とスイッチ素子ＳＷ１１，ＳＷ１２，ＳＷ１３，ＳＷ１４の接続点のそれぞれと、接地電位との間に設けられている。
【００４３】
スイッチ素子ＳＷ１１〜ＳＷ１４それぞれは、容量制御部７０から出力された容量指示信号ＣのＣ１１〜Ｃ１４の値に応じて開閉する。スイッチ素子ＳＷ２１〜ＳＷ２４それぞれは、容量制御部７０から出力された容量指示信号ＣのＣ２１〜Ｃ２４の値に応じて開閉する。容量素子Ｃ１〜Ｃ４の容量値Ｃ１〜Ｃ４は、以下の関係を満たす。
Ｃ１＝２×Ｃ２＝４×Ｃ３＝８×Ｃ４
Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４＝Ｃ０
ホトダイオードＰＤからの信号が入力されない状態として、チャージアンプ３０のスイッチ素子３３を閉じることにより、チャージアンプ３０をリセット状態とする。変換部５０のスイッチ素子５４を閉じることにより変換部５０をリセット状態とする。また、変換部５０のスイッチ素子ＳＷ１１〜ＳＷ１４をそれぞれを閉じ、スイッチ素子ＳＷ２１〜ＳＷ２４それぞれを開くことにより、可変容量部５３の容量値をＣ０に設定する。そして、この状態で、チャージアンプ３０のスイッチ素子３３を開くことにより、チャージアンプ３０での積分動作を可能にする。この時点で、スイッチ素子３３の寄生容量の作用により、チャージアンプ３０にはスイッチングノイズとなるオフセット電圧が発生する。
【００４４】
スイッチ素子３３を開いた時刻から僅かな時間ΔＴｄだけ遅れて、スイッチ素子５４を開く。これにより、積分回路５０の出力端子には、チャージアンプ３０のオフセットレベルが除去された形で、この後に発生する光電荷分に応じただけの電圧レベルが相対的に変化する。すなわち、いわゆるＣＤＳ（相関二重サンプリング、ＣｏｒｒｅｌａｔｅｄＤｏｕｂｌｅＳａｍｐｌｉｎｇ）作用が生じる。
【００４５】
ホトダイオード垂直列１２₁のスイッチ素子ＦＥＴのみを接続すると、このホトダイオードＰＤに蓄積された電荷は、電流信号となってチャージアンプ３０に入力し、チャージアンプ３０により積分され、変換部５０に入力される。変換部５０の容量素子５１に入力する電圧信号は、チャージアンプ３０での光電荷量に応じた出力電圧変化分だけ変動し、その電圧変動分と可変容量部５３の容量値Ｃ０に応じた電荷Ｑが可変容量部５３に流入する。
【００４６】
引き続き、容量制御部７０は、可変容量部５３のスイッチ素子ＳＷ１２〜ＳＷ１４を開いた後、スイッチ素子ＳＷ２２〜ＳＷ２４を閉じる。この結果、可変容量部５３の容量値はＣ１となり、変換部５０から出力される積分信号の値Ｖは、Ｖ＝Ｑ／Ｃ１となる。この積分信号は、比較器６０に入力し、その値が基準電位Ｖｒｅｆと大小比較される。
【００４７】
もし、Ｖ＞Ｖｒｅｆであれば、この比較結果を受けて容量制御部７０は、更に、可変容量部５３のスイッチ素子ＳＷ２２を開いた後に、スイッチ素子ＳＷ１２を閉じる。この結果、可変容量部５３の容量値はＣ１＋Ｃ２となり、変換部５０から出力される積分信号の値Ｖは、Ｖ＝Ｑ／（Ｃ１＋Ｃ２）となる。この積分信号は、比較器６０に入力し、その値が基準電位Ｖｒｅｆと大小比較される。
【００４８】
また、Ｖ＜Ｖｒｅｆであれば、この比較結果を受けて容量制御部７０は、更に、可変容量部５３のスイッチ素子ＳＷ１１及びＳＷ２２を開いた後に、スイッチ素子ＳＷ１２及びＳＷ２１を閉じる。この結果、可変容量部５３の容量値はＣ２となり、変換部５０から出力される積分信号の値Ｖは、Ｖ＝Ｑ／Ｃ２となる。この積分信号は、比較器６０に入力し、その値が基準電位Ｖｒｅｆと大小比較される。
【００４９】
以後、同様にして、変換部５０、比較器６０及び容量制御部７０からなるフィードバックループにより、積分信号の値Ｖと基準電位Ｖｒｅｆとが所定の分解能で一致していると容量制御部７０により判断されるまで、可変容量部５３の容量値の設定及び積分信号の値と基準電位Ｖｒｅｆとの大小比較を繰り返す。容量制御部７０は、このようにして可変容量部５３の容量素子Ｃ１〜Ｃ４の全てについて容量制御を終了すると、可変容量部５３の最終的な容量値に応じたデジタル信号を読み出し部に向けて出力し、読み出し部では、容量制御部７０から出力されたデジタル信号をフォトダイオード列のアドレスに応じてデータ入力し、記憶素子のそのアドレスに記憶されているデジタルデータを、本実施形態に係る固体撮像装置の光検出信号として出力する。
【００５０】
一列目のホトダイオードＰＤが、蓄積した電荷を放出しきったと推定される時間を見計らって、これに接続されたスイッチ素子ＦＥＴを開き、以降、同様に垂直ホトダイオード列の接続・切断を繰り返しながら信号を読み出していく。
【００５１】
変換部５０の可変容量部５３の構成は、図４に示された回路構成に限られるものではなく、従来から知られる他の回路構成であってもよい。
【００５２】
また、上記光電変換素子は、ＣＣＤ等のように、光の入射に応じて半導体基板表面に形成されたポテンシャル井戸に電荷が蓄積されるタイプのものであってもよい。更に、上記光電変換素子として、光電子増倍管を用いることもできる。
【００５３】
【発明の効果】
以上、本発明の信号処理回路によれば、入力されたアナログ信号をデジタル信号に変換すると共に、その２値化を行うことができる。
【図面の簡単な説明】
【図１】センサ１と信号処理回路２のシステム構成図である。
【図２】ＭＯＳ型イメージセンサ１と信号処理回路２のシステム構成図である。
【図３】センサ１及び１つの回路列ＭＡＩＮの回路構成図である。
【図４】変換部５０の回路構成図である。
【符号の説明】
６０…比較器、７０…制御部、Ｖｒｅｆ…基準電圧。

Claims

入力されたアナログ信号を可変パラメータに基づいて電圧信号に変換する変換部と、
前記電圧信号と基準電圧とが入力される比較器と、
前記比較器の出力に基づいて、前記電圧信号と前記基準電圧とが一致するように前記可変パラメータを制御し、この制御量をデジタル信号として出力する制御部と、
を備える信号処理回路において、
第１期間においては、前記可変パラメータを制御しないで、前記基準電圧は、２値化を行うために前記電圧信号と共に前記比較器に入力されることで、前記比較器からは２値化信号が出力され、
第２期間においては、前記基準電圧は、前記電圧信号と共に前記比較器に入力され、前記制御部は、前記比較器の出力に基づいて、前記電圧信号と前記基準電圧とが一致するように、前記可変パラメータを制御し、この制御量をデジタル信号として出力し、
前記基準電圧は可変であって、前記第１及び第２期間に応じて選択的に切り換えられる、ことを特徴とする信号処理回路。
前記パラメータは容量であり、固体撮像素子から出力された電荷又は電圧を前記アナログ信号とし、前記電圧信号は、このアナログ信号を前記容量に応じて変換することによって生成されることを特徴とする請求項１に記載の信号処理回路。
前記第２期間内において、前記基準電圧はさらに切換可能とされていることを特徴とする請求項２に記載の信号処理回路。