JP2017017467A - 積分器、ａｄ変換器、及び放射線検出装置 - Google Patents

積分器、ａｄ変換器、及び放射線検出装置 Download PDF

Info

Publication number
JP2017017467A
JP2017017467A JP2015131045A JP2015131045A JP2017017467A JP 2017017467 A JP2017017467 A JP 2017017467A JP 2015131045 A JP2015131045 A JP 2015131045A JP 2015131045 A JP2015131045 A JP 2015131045A JP 2017017467 A JP2017017467 A JP 2017017467A
Authority
JP
Japan
Prior art keywords
node
capacitor
end connected
switch
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2015131045A
Other languages
English (en)
Inventor
弘勝 白濱
Hirokatsu Shirahama
弘勝 白濱
木村　俊介
Shunsuke Kimura
俊介 木村
板倉　哲朗
Tetsuro Itakura
哲朗 板倉
雅則 古田
Masanori Furuta
雅則 古田
舟木　英之
Hideyuki Funaki
英之 舟木
剛 河田
Go Kawada
剛 河田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015131045A priority Critical patent/JP2017017467A/ja
Priority to US15/138,667 priority patent/US9647677B2/en
Publication of JP2017017467A publication Critical patent/JP2017017467A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/52—Input signal integrated with linear return to datum

Abstract

【課題】高精度かつ低消費電力な積分器、並びに、この積分器を備えたＡＤ変換器及び放射線検出装置を提供する。
【解決手段】一実施形態に係る積分器は、第１，第２ノードと、第１〜第５スイッチと、第１，第２主積分容量と、第１副積分容量と、を備える。第１スイッチは、一端が第１ノード、他端が第３ノードに接続される。第２スイッチは、一端が第３ノード、他端が第２ノードに接続される。第１主積分容量は、一端が第３ノード、他端が基準電圧線に接続される。第３スイッチは、一端が第１ノード、他端が第４ノードに接続される。第４スイッチは、一端が第４ノード、他端が第２ノードに接続される。第２主積分容量は、一端が第４ノード、他端が基準電圧線に接続される。第５スイッチは、一端が第１ノード、他端が第５ノードに接続される。第１副積分容量は、一端が第５ノード、他端が基準電圧線に接続される。
【選択図】図４

Description

本発明の実施形態は、積分器、ＡＤ変換器、及び放射線検出装置に関する。
従来、積分器により電流を積分し、積分値をＡＤ変換する電荷積分型のＡＤ変換器が知られている。このＡＤ変換器は、信号が電流として出力される放射線検出器などに利用されている。
従来のＡＤ変換器として、積分器をオペアンプにより構成したものが提案されている。このＡＤ変換器では、オペアンプの仮想接地により、電流が積分容量に入力され、入力された電流に応じた電荷が積分容量に蓄積される。そして、積分容量の電圧が、積分値として出力される。
上記従来の積分器は、積分容量のリセット中の電流を積分できないため、積分の精度が低いという問題があった。また、この積分器は、オペアンプを備えるため、消費電力が大きいという問題もあった。
IEEE 4th International Workshop on advances in Sensors and Interfaces, 2011. IEEE Nuclear Science Symposium and Medical Imaging conference Record, 2012.
高精度かつ低消費電力な積分器、並びに、この積分器を備えたＡＤ変換器及び放射線検出装置を提供する。
一実施形態に係る積分器は、第１ノードと、第２ノードと、第１スイッチと、第２スイッチと、第１主積分容量と、第３スイッチと、第４スイッチと、第２主積分容量と、第５スイッチと、第１副積分容量と、を備える。第１ノードは、信号電流を入力される。第２ノードは、電圧を出力する。第１スイッチは、一端が第１ノードに接続され、他端が第３ノードに接続される。第２スイッチは、一端が第３ノードに接続され、他端が第２ノードに接続される。第１主積分容量は、一端が第３ノードに接続され、他端が基準電圧線に接続される。第３スイッチは、一端が第１ノードに接続され、他端が第４ノードに接続される。第４スイッチは、一端が第４ノードに接続され、他端が第２ノードに接続される。第２主積分容量は、一端が第４ノードに接続され、他端が基準電圧線に接続される。第５スイッチは、一端が第１ノードに接続され、他端が第５ノードに接続される。第１副積分容量は、一端が第５ノードに接続され、他端が基準電圧線に接続される。
従来のＡＤ変換器の一例を示す図。 図１のＡＤ変換器における積分器の出力電圧を示す図。 従来のＡＤ変換器の他の例を示す図。 第１実施形態に係るＡＤ変換器の一例を示す図。 信号電流の積分時の主積分容量の電圧と、入力総電荷量と、の関係を示すグラフ。 残差信号生成時の主積分容量の電圧と、入力総電荷量と、の関係を示すグラフ。 図４の積分器の動作を示すタイミングチャート。 図４の積分器の動作を示すタイミングチャート。 第２実施形態に係るＡＤ変換器の一例を示す図。 図８の残差生成回路の動作を示すタイミングチャート。 残差信号と、入力総電荷量と、の関係を示すグラフ。 第３実施形態に係るＡＤ変換器の一例を示す図。 図１２のＡＤ変換器の動作を示すタイミングチャート。 第４実施形態に係るＡＤ変換器の一例を示す図。 図１４のＡＤ変換器の動作を示すタイミングチャート。 第５実施形態に係るＡＤ変換器の一例を示す図。 第６実施形態に係る放射線検出装置の一例を示す図。
まず、従来の電荷積分型のＡＤ変換器について、図１〜図３を参照して説明する。図１は、従来のＡＤ変換器の一例を示す図である。図１に示すように、このＡＤ変換器は、オペアンプＯＰと、積分容量Ｃと、リセットスイッチＳＷＲと、比較器Ｃｏｍと、制御回路と、を備える。
オペアンプＯＰは、非反転入力端子を接地され、反転入力端子から信号電流を入力される。オペアンプＯＰは、積分容量Ｃとともに、積分器を構成する。
積分容量Ｃは、一端がオペアンプＯＰの反転入力端子に接続され、他端がオペアンプＯＰの出力端子に接続される。積分容量Ｃは、オペアンプＯＰの仮想接地により、信号電流を入力され、信号電流に応じた電荷を蓄積される。積分容量Ｃの他端の電圧は、積分器の出力電圧となる。
リセットスイッチＳＷＲは、一端がオペアンプＯＰの反転入力端子に接続され、他端がオペアンプＯＰの出力端子に接続される。リセットスイッチＳＷＲがオンになると、積分容量Ｃがリセットされる。リセットスイッチＳＷＲの開閉は、制御回路により制御される。
比較器Ｃｏｍは、積分器の出力電圧と参照電圧Ｖｒｅｆとを入力される。比較器Ｃｏｍは、入力された積分器の出力電圧と参照電圧Ｖｒｅｆとを比較し、比較結果を出力する。
制御回路は、比較器Ｃｏｍから比較結果を入力され、入力された比較結果に応じて、信号電流の積分値のＡＤ変換値を示すＡＤ変換信号を出力する。また、制御回路は、比較器Ｃｏｍから入力された比較結果に応じて、リセットスイッチＳＷＲを制御する制御信号を出力する。
図２は、図１のＡＤ変換器における、積分器の出力電圧（積分容量Ｃの他端の電圧）と、信号電流による積分容量Ｃへの入力総電荷と、の関係を示す図である。図２に示すように、積分容量Ｃは、電圧が参照電圧Ｖｒｅｆより大きくなるたびに、リセットされる。図２の例では、積分容量ＣにＱ／４の電荷が蓄積されると、積分容量Ｃはリセットされる。
図１のＡＤ変換器は、積分容量Ｃがリセットされた回数に応じたＡＤ変換信号を出力し、積分完了時における積分器の出力電圧を残差信号として出力する。例えば、信号電流による入力総電荷が０．６２５Ｑであった場合、積分容量Ｃは２回リセットされ、積分完了時に０．１２５Ｑの電荷を蓄積される。したがって、図１のＡＤ変換器は、２回に応じたＡＤ変換信号を出力し、０．５Ｖｒｅｆを残差信号として出力する。
このＡＤ変換器は、積分容量Ｃの電圧が参照電圧Ｖｒｅｆになった瞬間に積分容量Ｃがリセットされる場合、信号電流を正確に積分することができる。しかしながら、実際には、積分容量Ｃは、電圧が参照電圧Ｖｒｅｆになってから所定時間だけ経過した後にリセットされる。所定時間には、比較器Ｃｏｍの遅延時間や、制御回路が比較器Ｃｏｍから入力された比較結果に応じて制御信号を出力するまでの時間が含まれる。
このため、図１のＡＤ変換器では、上記の所定時間の間に入力された信号電流が積分値に反映されないまま、積分容量Ｃがリセットされてしまう。また、積分容量Ｃのリセット中に入力された信号電流は、積分容量Ｃに積分されず、上記と同様に積分値に反映されない。
このように、図１のＡＤ変換器は、信号電流の一部を積分することができないため、積分の精度が低い。このため、図１のＡＤ変換器には、信号電流を精度よく変換することができないという問題がある。
このような問題を抑制するＡＤ変換器として、図３に示すＡＤ変換器が提案されている。図３は、従来のＡＤ変換器の他の例を示す図である。図３に示すように、このＡＤ変換器は、図１のＡＤ変換器に、電荷減算回路を追加したものである。
電荷減算回路は、積分容量Ｃから所定の電荷を引き抜く回路であり、制御回路により制御される。図３のＡＤ変換器では、積分器の出力電圧が参照電圧Ｖｒｅｆより大きくなると、制御回路が制御信号を出力し、電荷減算回路が積分容量Ｃから所定の電荷を引き抜く。電荷減算回路が積分容量Ｃから１回あたりＱ／４の電荷を引き抜く場合、積分器の出力電圧は、図２と同様に変化する。
図３のＡＤ変換器では、積分容量Ｃは積分の完了後にリセットされるため、上記のような積分容量Ｃのリセットに起因する積分誤差が発生しない。このため、図３のＡＤ変換器は、信号電流を精度よく積分することができる。
しかしながら、このＡＤ変換器では、電荷減算回路が電荷を引き抜く際に、積分回路の出力電圧にリンギングが発生し、比較器Ｃｏｍが誤動作するおそれがあった。図３のＡＤ変換器では、比較器Ｃｏｍの誤動作を抑制するために、位相余裕のある高速なオペアンプＯＰが必要となる。このため、図３のＡＤ変換器は、消費電力が大きいという問題があった。
以下、本発明の実施形態について図面を参照して説明する。
（第１実施形態）
第１実施形態に係るＡＤ変換器について、図４〜図７を参照して説明する。図４は、本実施形態に係るＡＤ変換器の一例を示す図である。図４に示すように、このＡＤ変換器は、入力端子ＴＩＮと、出力端子ＴＯＵＴ１，ＴＯＵＴ２と、積分器１と、残差生成回路２と、比較器Ｃｏｍと、制御回路３と、を備える。
入力端子ＴＩＮは、ＡＤ変換器の入力端子である。ＡＤ変換器は、入力端子ＴＩＮから、ＡＤ変換の対象となる信号電流を入力される。
出力端子ＴＯＵＴ１は、ＡＤ変換器の一方の出力端子である。ＡＤ変換器は、出力端子ＴＯＵＴ１から、ＡＤ変換信号を出力する。ＡＤ変換信号とは、信号電流の積分値のＡＤ変換値を示すデジタル信号である。
出力端子ＴＯＵＴ２は、ＡＤ変換器の他方の出力端子である。ＡＤ変換器は、出力端子ＴＯＵＴ２から、残差信号を出力する。残差信号とは、信号電流の積分値をＡＤ変換後の残差（量子化誤差）を示すアナログ信号である。
積分器１は、入力端子ＴＩＮと、比較器Ｃｏｍと、残差生成回路２と、接続される。積分器１における、入力端子ＴＩＮと、比較器Ｃｏｍと、の接続点を、ノードＮ１という。ノードＮ１（第１ノード）は、積分器１の入力端子に相当する入力ノードである。積分器１は、ノードＮ１から信号電流を入力される。
また、積分器１における、残差生成回路２との接続点をノードＮ２という。ノードＮ２（第２ノード）は、積分器１の出力端子に相当する出力ノードである。ノードＮ２の電圧は、残差生成回路２に入力される。
図４に示すように、積分器１は、スイッチＳＷ１〜ＳＷ８と、容量Ｃ１〜Ｃ６と、リセットスイッチＳＷＲ１〜ＳＷＲ６と、を備える。スイッチＳＷ１〜ＳＷ８及びリセットスイッチＳＷＲ１〜ＳＷＲ６の開閉は、制御回路３により制御される。
スイッチＳＷ１（第１スイッチ）は、一端がノードＮ１に接続され、他端がノードＮ３に接続されている。本実施形態において、ノードＮ１は、スイッチＳＷ１，ＳＷ３，ＳＷ５，ＳＷ６の接続点である。また、ノードＮ３（第３ノード）は、スイッチＳＷ１，ＳＷ２と、容量Ｃ１と、リセットスイッチＳＷＲ１と、の接続点である。
スイッチＳＷ２（第２スイッチ）は、一端がノードＮ３に接続され、他端がノードＮ２に接続されている。本実施形態において、ノードＮ２は、スイッチＳＷ２，ＳＷ４の接続点である。
容量Ｃ１（第１主積分容量）は、一端がノードＮ３に接続され、他端が基準電圧線に接続されている。容量Ｃ１の容量値は、Ｃ１である。この容量Ｃ１は、積分器１に奇数回目に入力された信号電流を積分する主積分容量である。主積分容量は、信号電流の大きさによらず、信号電流の積分に使用される積分容量である。
積分器１に奇数回目の信号電流が入力されると、スイッチＳＷ１がオンになり、スイッチＳＷ２がオフになる。これにより、信号電流が容量Ｃ１に入力され、信号電流に応じた電荷が容量Ｃ１に蓄積され、容量Ｃ１の電圧（ノードＮ３の電圧）が信号電流に応じた電圧となる。積分中はスイッチＳＷ１がオンになっているため、容量Ｃ１の電圧がノードＮ１の電圧となり、比較器Ｃｏｍに入力される。
一方、積分器２に偶数回目の信号電流が入力されると、スイッチＳＷ１がオフになり、スイッチＳＷ２がオンになる。このため、容量Ｃ１の電圧が、ノード２の電圧となり、残差生成回路２に入力される。
なお、基準電圧線は、例えば、接地線であるが、これに限られない。基準電圧線は、正又は負の電源電圧線であってもよいし、定電圧源に接続された配線であってもよい。
リセットスイッチＳＷＲ１（第１リセットスイッチ）は、一端がノードＮ３に接続され、他端が基準電圧線に接続されている。リセットスイッチＳＷＲ１がオンになると、容量Ｃ１がリセットされる。
スイッチＳＷ３（第３スイッチ）は、一端がノードＮ１に接続され、他端がノードＮ４に接続されている。本実施形態において、ノードＮ４（第４ノード）は、スイッチＳＷ３，ＳＷ４と、容量Ｃ２と、リセットスイッチＳＷＲ２と、の接続点である。
スイッチＳＷ４（第４スイッチ）は、一端がノードＮ４に接続され、他端がノードＮ２に接続されている。
容量Ｃ２（第２主積分容量）は、一端がノードＮ４に接続され、他端が基準電圧線に接続されている。容量Ｃ２の容量値は、Ｃ２である。この容量Ｃ２は、積分器１に偶数回目に入力された信号電流を積分する主積分容量である。
積分器１に偶数回目の信号電流が入力されると、スイッチＳＷ３がオンになり、スイッチＳＷ４がオフになる。これにより、信号電流が容量Ｃ２に入力され、信号電流に応じた電荷が容量Ｃ２に蓄積され、容量Ｃ２の電圧（ノードＮ４の電圧）が信号電流に応じた電圧となる。積分中はスイッチＳＷ３がオンになっているため、容量Ｃ２の電圧がノードＮ１となり、比較器Ｃｏｍに入力される。
一方、積分器２に奇数回目の信号電流が入力されると、スイッチＳＷ３がオフになり、スイッチＳＷ４がオンになる。このため、容量Ｃ２の電圧が、ノードＮ２の電圧となり、残差生成回路２に入力される。
なお、上述の偶数回目及び奇数回目は、便宜的に定めたものである。本実施形態では、容量Ｃ１及び容量Ｃ２が信号電流の積分を交互に行なえばよいため、容量Ｃ１及び容量Ｃ２が積分する信号電流の入力回数の偶奇は逆であってもよい。
リセットスイッチＳＷＲ２（第２リセットスイッチ）は、一端がノードＮ４に接続され、他端が基準電圧線に接続されている。リセットスイッチＳＷＲ２がオンになると、容量Ｃ２がリセットされる。
スイッチＳＷ５（第５スイッチ）は、一端がノードＮ１に接続され、他端がノードＮ５に接続されている。本実施形態において、ノードＮ５（第５ノード）は、スイッチＳＷ５と、容量Ｃ３と、リセットスイッチＳＷＲ３と、の接続点である。
容量Ｃ３（第１副積分容量）は、一端がノードＮ５に接続され、他端が基準電圧線に接続されている。容量Ｃ３の容量値は、Ｃ３である。この容量Ｃ３は、ノードＮ１の電圧（主積分容量の電圧）が１回目に参照電圧を超えた場合に、主積分容量とともに信号電流を積分する第１の副積分容量である。
ノードＮ１の電圧が１回目に参照電圧を超えると、スイッチＳＷ５がオンになる。これにより、信号電流が容量Ｃ３に入力されるようになり、容量Ｃ３が積分器１の積分容量として追加される。信号電流は、その後、主積分容量及び容量Ｃ３により積分される。
リセットスイッチＳＷＲ３（第３リセットスイッチ）は、一端がノードＮ５に接続され、他端が基準電圧線に接続されている。リセットスイッチＳＷＲ３がオンになると、容量Ｃ３がリセットされる。
スイッチＳＷ６（第６スイッチ）は、一端がノードＮ１に接続され、他端がノードＮ６に接続されている。本実施形態において、ノードＮ６（第６ノード）は、スイッチＳＷ６と、容量Ｃ４と、リセットスイッチＳＷＲ４と、の接続点である。
容量Ｃ４（第２副積分容量）は、一端がノードＮ６に接続され、他端が基準電圧線に接続されている。容量Ｃ４の容量値は、Ｃ４である。この容量Ｃ４は、ノードＮ１の電圧（主積分容量の電圧）が２回目に参照電圧を超えた場合に、主積分容量とともに信号電流を積分する第２の副積分容量である。
ノードＮ１の電圧が２回目に参照電圧を超えると、スイッチＳＷ６がオンになる。これにより、信号電流が容量Ｃ４に入力されるようになり、容量Ｃ４が積分器１の積分容量として追加される。信号電流は、その後、主積分容量及び容量Ｃ３，Ｃ４により積分される。
リセットスイッチＳＷＲ４（第４リセットスイッチ）は、一端がノードＮ６に接続され、他端が基準電圧線に接続されている。リセットスイッチＳＷＲ４がオンになると、容量Ｃ４がリセットされる。
なお、図４の例では、積分器１は、副積分容量を２つ備えるが、副積分容量を１つ備えてもよいし、３つ以上備えてもよい。いずれの場合も、副積分容量は、ノードＮ１との間にスイッチを接続され、リセットスイッチを並列に接続される。
スイッチＳＷ７（第７スイッチ）は、一端がノードＮ２に接続され、他端がノードＮ７に接続されている。本実施形態において、ノードＮ７（第７ノード）は、スイッチＳＷ７と、容量Ｃ５と、リセットスイッチＳＷＲ５と、の接続点である。
リセットスイッチＳＷＲ５（第５リセットスイッチ）は、一端がノードＮ７に接続され、他端が基準電圧線に接続されている。リセットスイッチＳＷＲ５がオンになると、容量Ｃ５がリセットされる。
容量Ｃ５（第１平均化容量）は、一端がノードＮ７に接続され、他端が基準電圧線に接続されている。容量Ｃ５の容量値は、Ｃ５である。この容量Ｃ５は、ノードＮ２の電圧を平均化する平均化容量である。
上述の通り、ある信号電流が入力されている間、ノードＮ２の電圧は、１回前に入力された信号電流を積分した主積分容量の電圧となる。しかしながら、主積分容量の電圧は、信号電流の総積分値と比例しない。これは、積分器１が、積分容量として副積分容量を追加しながら信号電流を積分するためである。
上記のような主積分容量の電圧に基づいて、残差信号を生成するのは困難である。そこで、まず、主積分容量の電圧を、信号電流の総積分値と比例するように変化させる、すなわち、平均化する必要がある。平均化容量とは、主積分容量から所定の電荷を引き抜き、主積分容量の電圧を平均化するための容量のことである。
容量Ｃ５は、１回前に入力された信号電流を積分した際の主積分容量の電圧が、１回も参照電圧を超えなかった場合に、主積分容量の電圧の平均化に使用される。残差生成回路２は、平均化されたノードＮ２の電圧に基づいて、残差信号を生成する。
スイッチＳＷ８（第８スイッチ）は、一端がノードＮ２に接続され、他端がノードＮ８に接続されている。本実施形態において、ノードＮ８（第８ノード）は、スイッチＳＷ８と、容量Ｃ６と、リセットスイッチＳＷＲ６と、の接続点である。
リセットスイッチＳＷＲ６（第６リセットスイッチ）は、一端がノードＮ８に接続され、他端が基準電圧線に接続されている。リセットスイッチＳＷＲ８がオンになると、容量Ｃ６がリセットされる。
容量Ｃ６（第２平均化容量）は、一端がノードＮ８に接続され、他端が基準電圧線に接続されている。容量Ｃ６の容量値は、Ｃ６である。この容量Ｃ６は、ノードＮ２の電圧を平均化する平均化容量である。
容量Ｃ６は、１回前に入力された信号電流を積分した際の主積分容量の電圧が、参照電圧を超えた回数が１回以下の場合に、主積分容量の電圧の平均化に使用される。残差生成回路２は、平均化されたノードＮ２の電圧に基づいて、残差信号を生成する。
ここで、信号電流の積分時の主積分容量（容量Ｃ１又は容量Ｃ２）の電圧について、図５を参照して説明する。図５は、主積分容量の電圧と、入力総電荷量と、の関係を示すグラフである。入力総電荷量は、信号電流の総積分値に相当する。
図５において、０は基準電圧、Ｖｍａｘは最大電圧、Ｖｒｅｆ（＝Ｖｍａｘ×３／４）は参照電圧、Ｑは積分器１が積分可能な最大電荷量である。また、Ｃ１＝Ｃ２＝９Ｃ（Ｆ）、Ｃ３＝６Ｃ（Ｆ）、Ｃ４＝３Ｃ（Ｆ）である。Ｃ（Ｆ）は、任意の容量値である。図５では、１．５ビットのＡＤ変換器が想定されている。以下では、主積分容量が容量Ｃ１である場合を例に説明する。
奇数回目の信号電流が入力されると、容量Ｃ１の電圧がＶｒｅｆを超えるまで、信号電流は容量Ｃ１だけで積分される。このとき、積分器１の積分容量の総容量値は、９Ｃである。したがって、図５の例では、入力総電荷量が０以上３Ｑ／８以下の場合、容量Ｃ１の電圧は、０からＶｒｅｆまで単調増加する。
入力総電荷量が３／Ｑ８を超え、容量Ｃ１の電圧が１回目にＶｒｅｆを超えると、積分器１の積分容量として、容量Ｃ３が追加される。これにより、積分器１の積分容量の総容量値は、１５Ｃ（＝９Ｃ＋６Ｃ）となる。容量Ｃ３が追加されると、容量Ｃ１に蓄積された電荷３Ｑ／８が、瞬時に容量Ｃ１，Ｃ３に分配されるため、容量Ｃ１の電圧はＶｒｅｆ×３／５に低下する。
その後、信号電流は、容量Ｃ１，Ｃ３により積分される。したがって、入力総電荷量が３Ｑ／８より大きく５Ｑ／８以下の場合、容量Ｃ１の電圧は、Ｖｒｅｆ×３／５からＶｒｅｆまで単調増加する。
入力総電荷量が５／Ｑ８を超え、容量Ｃ１の電圧が２回目にＶｒｅｆを超えると、積分器１の積分容量として、容量Ｃ４が追加される。これにより、積分器１の積分容量の総容量値は、１８Ｃ（＝９Ｃ＋６Ｃ＋３Ｃ）となる。容量Ｃ４が追加されると、容量Ｃ１，Ｃ３に蓄積された電荷５Ｑ／８が、瞬時に容量Ｃ１，Ｃ３，Ｃ４に分配されるため、容量Ｃ１の電圧はＶｒｅｆ×５／６に低下する。
その後、信号電流は、容量Ｃ１，Ｃ３，Ｃ４により積分される。したがって、入力総電荷量が５Ｑ／８より大きくＱ以下の場合、容量Ｃ１の電圧は、Ｖｒｅｆ×５／６からＶｍａｘまで単調増加する。
図５からわかるように、信号電流の積分時の主積分容量の電圧は、信号電流の総積分値（入力総電荷量）に比例しない。このため、残差信号の生成時には、平均化容量により、主積分容量の電圧を平均化が行なわれる。
ここで、残差信号の生成時の主積分容量（容量Ｃ１又は容量Ｃ２）の電圧について、図６を参照して説明する。図６は、残差信号の生成時の主積分容量の電圧と、入力総電荷量と、の関係を示すグラフである。
図６において、破線は平均化前の主積分容量の電圧、実線は平均化後の主積分容量の電圧を示している。また、Ｃ１＝Ｃ２＝９Ｃ（Ｆ）、Ｃ５＝７．２Ｃ（Ｆ）、Ｃ６＝１．８Ｃ（Ｆ）である。他の値は図５と同様である。以下では、主積分容量が容量Ｃ１である場合を例に説明する。
奇数回目の信号電流を積分後、偶数回目の信号電流が入力されると、スイッチＳＷ１がオフになり、スイッチＳＷ２がオンになり、容量Ｃ１の電圧が、ノードＮ２の電圧となり、平均化される。
積分の際、容量Ｃ１の電圧が１回も参照電圧を超えていなかった場合、すなわち、入力総電荷量が３Ｑ／８以下であった場合、スイッチＳＷ７，ＳＷ８がオンになり、リセットスイッチＳＷＲ５，ＳＷＲ６がオフになる。これにより、容量Ｃ１に容量Ｃ５，Ｃ６が接続され、容量Ｃ１に蓄積された電荷が、瞬時に容量Ｃ１，Ｃ５，Ｃ６に分配される。容量Ｃ５，Ｃ６の接続により、容量値が９Ｃから１８Ｃ（＝９Ｃ＋７．２Ｃ＋１．８Ｃ）に変化するため、図６に示すように、平均化後の容量Ｃ１の電圧は、元の電圧の１／２（＝９／１８）になる。
積分の際、容量Ｃ１の電圧が１回だけ参照電圧を超えていた場合、すなわち、入力総電荷量が３Ｑ／８より大きく５Ｑ／８以下であった場合、スイッチＳＷ８及びリセットＳＷＲ５がオンになり、スイッチＳＷ７及びリセットスイッチＳＷＲ６がオフになる。これにより、容量Ｃ１に容量Ｃ６が接続され、容量Ｃ１に蓄積された電荷が、瞬時に容量Ｃ１，Ｃ６に分配される。容量Ｃ６の接続により、容量値が９Ｃから１０．８Ｃ（＝９Ｃ＋１．８Ｃ）に変化するため、図６に示すように、平均化後の容量Ｃ１の電圧は、元の電圧の５／６（＝９／１０．８）になる。
積分の際、容量Ｃ１の電圧が参照電圧を２回超えていた場合、すなわち、入力総電荷量が５Ｑ／８より大きかった場合、スイッチＳＷ７，ＳＷ８がオフになり、リセットスイッチＳＷＲ５，ＳＷＲ６がオンになる。すなわち、容量Ｃ１の電圧は、元の電圧のままである。
以上のように平均化することにより、図６に示すように、容量Ｃ１の電圧を、入力総電荷量に比例するように変化させることができる。なお、Ｃ５＝９Ｃ、Ｃ６＝１．８Ｃとし、容量Ｃ１の電圧が参照電圧を超えた回数が０回の場合、容量Ｃ５だけで平均化し、１回の場合、容量Ｃ６だけで平均化することも可能である。
残差生成回路２は、積分器１と、出力端子ＴＯＵＴ２と、接続される。ノードＮ２は、残差生成回路２の入力端子に相当する。また、出力端子ＴＯＵＴ２は、残差生成回路２の出力端子に相当する。残差生成回路２は、平均化後のノードＮ２の電圧に基づいて、残差信号を生成する。残差生成回路２は、生成した残差信号を出力端子ＴＯＵＴ２から出力する。残差生成回路２による残差信号の生成方法について、詳しくは後述する。
比較器Ｃｏｍは、一方の入力端子が積分器１のノードＮ１に接続され、他方の入力端子が参照電圧源（図示省略）に接続されている。比較器Ｃｏｍは、一方の入力端子からノードＮ１の電圧を入力され、他方の入力端子から参照電圧を入力される。比較器Ｃｏｍは、ノードＮ１の電圧と、参照電圧と、を比較し、比較結果を制御回路３に入力する。以下では、比較器Ｃｏｍは、ノードＮ１の電圧が参照電圧以下の場合にＬ（Ｌｏｗ）を出力し、ノードＮ１の電圧が参照電圧を超えている場合にＨ（Ｈｉｇｈ）を出力するものとする。なお、ＬとＨとは逆でもよい。
制御回路３は、比較器Ｃｏｍから比較結果を入力され、入力された比較結果に応じて、信号電流の積分値のＡＤ変換値を示すＡＤ変換信号を生成する。生成されたＡＤ変換信号は、出力端子ＴＯＵＴ１から出力される。制御回路３は、ノードＮ１の電圧が参照電圧を超えた回数に応じたＡＤ変換信号を出力する。
また、制御回路３は、比較器Ｃｏｍから入力された比較結果に応じて制御信号を出力し、積分器１及び残差生成回路２の動作を制御する。具体的には、制御回路３は、制御信号によりスイッチＳＷ１〜ＳＷ８及びリセットスイッチＳＷＲ１〜ＳＷ６の開閉を制御する。
さらに、図４に示すように、制御回路は、検知信号を入力される。検知信号は、信号電流の入力が検知されたことを知らせる信号である。検知信号は、例えば、このＡＤ変換器の外部に設けられた信号電流検知回路から入力される。制御回路３は、検知信号を入力されると、積分器１及び残差生成回路２の制御を開始する。
ここで、ＡＤ変換器の動作について、図７及び図８を参照して説明する。以下では、積分器１による積分動作と平均化動作とについてそれぞれ説明する。
まず、積分器１による積分動作について説明する。図７は、積分器１による積分動作を示すタイミングチャートである。図７において、１つ目の検知信号は奇数回目に入力された信号電流１に対応し、２つ目の検知信号は偶数回目に入力された信号電流２に対応するものとする。
また、１つ目の検知信号が入力されるまで、スイッチＳＷ２，ＳＷ３及びリセットスイッチＳＷＲ１はオンであり、スイッチＳＷ１，ＳＷ４及びリセットスイッチＳＷＲ２，ＳＷＲ３，ＳＷＲ４はオフであるものとする。スイッチＳＷ５，ＳＷ６は、オン及びオフのいずれでもよい。
ＡＤ変換器に信号電流１が入力されると、制御回路３に検知信号（図７の１つ目の検知信号）が入力され、制御回路３が積分器１に信号電流１の積分動作を開始させる。
具体的には、制御回路３は、スイッチＳＷ１をオンにし、スイッチＳＷ２及びリセットスイッチＳＷＲ１をオフにする。これにより、容量Ｃ１は、ノードＮ１に接続され、信号電流１の積分を開始する。容量Ｃ１の電圧は、比較器Ｃｏｍの一方の入力端子に入力される。積分開始時点では、容量Ｃ１の電圧は０であるため、比較器ＣｏｍはＬを出力する。
また、制御回路３は、スイッチＳＷ４をオンにし、スイッチＳＷ３をオフにする。このとき、リセットスイッチＳＷＲ２はオフのままである。これにより、容量Ｃ２は、ノードＮ２に接続される。容量Ｃ１が信号電流１を積分している間に、容量Ｃ２の電圧は平均化される。そして、残差生成回路２は、平均化された容量Ｃ２の電圧に基づいて、残差信号を生成する。平均化及び残差生成については後述する。
さらに、制御回路３は、リセットスイッチＳＷＲ３，ＳＷＲ４をオンにし、スイッチＳＷ５，ＳＷ６をオフにする。これにより、容量Ｃ３，Ｃ４がリセットされる。スイッチＳＷ５，ＳＷ６のオフは、リセットスイッチＳＷＲ３，ＳＷＲ４のオンより早いほうが好ましい。
その後、容量Ｃ１の電圧が上昇し、１回目に参照電圧を超えると、比較器ＣｏｍがＨを出力する。制御回路３は、比較器Ｃｏｍから１回目のＨを入力されると、入力された１回目のＨを記憶するとともに、スイッチＳＷ５をオンにし、リセットスイッチＳＷＲ３をオフにする。リセットスイッチＳＷＲ３のオフは、スイッチＳＷ５のオンより早いほうが好ましい。
スイッチＳＷ５がオンになると、容量Ｃ１に蓄積された電荷が、瞬時に容量Ｃ１，Ｃ３に分配され、容量Ｃ１の電圧が低下する。このため、比較器Ｃｏｍは再びＬを出力する。以降、信号電流１は、容量Ｃ１，Ｃ３により積分される。
その後、容量Ｃ１の電圧が再び上昇し、２回目に参照電圧を超えると、比較器Ｃｏｍが再びＨを出力する。制御回路３は、比較器Ｃｏｍから２回目のＨを入力されると、入力された２回目のＨを記憶するとともに、スイッチＳＷ６をオンにし、リセットスイッチＳＷＲ４をオフにする。リセットスイッチＳＷＲ４のオフは、スイッチＳＷ６のオンより早いほうが好ましい。
スイッチＳＷ６がオンになると、容量Ｃ１，Ｃ３に蓄積された電荷が、瞬時に容量Ｃ１，Ｃ３，Ｃ４に分配され、容量Ｃ１の電圧が再び低下する。このため、比較器Ｃｏｍは再びＬを出力する。以降、信号電流１は、容量Ｃ１，Ｃ３，Ｃ４により積分される。
図４の例では、積分器は、副積分容量を２つしか備えない。このため、容量Ｃ１の電圧が３回目に参照電圧を超えても、容量Ｃ１，Ｃ３，Ｃ４による積分が継続される。以降、積分器１は、次の信号電流２が入力されるまで、あるいは、信号電流１の積分が開始してから所定時間経過するまで、信号電流１の積分を継続する。
ＡＤ変換器に信号電流２が入力されると、制御回路３に検知信号（図７の２つ目の検知信号）が入力される。制御回路３は、信号電流１の積分中に比較器Ｃｏｍから入力されたＨの数に基づいて、ＡＤ変換信号を出力する。また、制御回路３は、積分器１に信号電流２の積分動作を開始させる。
具体的には、制御回路３は、スイッチＳＷ３をオンにし、スイッチＳＷ４及びリセットスイッチＳＷＲ２をオフにする。これにより、容量Ｃ２は、ノードＮ１に接続され、信号電流２の積分を開始する。容量Ｃ２の電圧は、比較器Ｃｏｍの一方の入力端子に入力される。積分開始時点では、容量Ｃ２の電圧は０であるため、比較器ＣｏｍはＬを出力する。
また、制御回路３は、スイッチＳＷ２をオンにし、スイッチＳＷ１をオフにする。このとき、リセットスイッチＳＷＲ１はオフのままである。これにより、容量Ｃ１は、ノードＮ２に接続される。容量Ｃ２が信号電流２を積分している間に、容量Ｃ１の電圧は平均化される。そして、残差生成回路２は、平均化された容量Ｃ１の電圧に基づいて、信号電流１の残差信号を生成する。平均化及び残差生成については後述する。
さらに、制御回路３は、リセットスイッチＳＷＲ３，ＳＷＲ４をオンにし、スイッチＳＷ５，ＳＷ６をオフにする。これにより、容量Ｃ３，Ｃ４がリセットされる。スイッチＳＷ５，ＳＷ６のオフは、リセットスイッチＳＷＲ３，ＳＷＲ４のオンより早いほうが好ましい。
その後、容量Ｃ２の電圧が上昇し、１回目に参照電圧を超えると、比較器ＣｏｍがＨを出力する。制御回路３は、比較器Ｃｏｍから１回目のＨを入力されると、入力された１回目のＨを記憶するとともに、スイッチＳＷ５をオンにし、リセットスイッチＳＷＲ３をオフにする。リセットスイッチＳＷＲ３のオフは、スイッチＳＷ５のオンより早いほうが好ましい。
スイッチＳＷ５がオンになると、容量Ｃ２に蓄積された電荷が、瞬時に容量Ｃ２，Ｃ３に分配され、容量Ｃ２の電圧が低下する。このため、比較器Ｃｏｍは再びＬを出力する。以降、信号電流２は、容量Ｃ２，Ｃ３により積分される。
その後、容量Ｃ２の電圧が再び上昇し、２回目に参照電圧を超えると、比較器Ｃｏｍが再びＨを出力する。制御回路３は、比較器Ｃｏｍから２回目のＨを入力されると、入力された２回目のＨを記憶するとともに、スイッチＳＷ６をオンにし、リセットスイッチＳＷＲ４をオフにする。リセットスイッチＳＷＲ４のオフは、スイッチＳＷ６のオンより早いほうが好ましい。
スイッチＳＷ６がオンになると、容量Ｃ２，Ｃ３に蓄積された電荷が、瞬時に容量Ｃ２，Ｃ３，Ｃ４に分配され、容量Ｃ２の電圧が再び低下する。このため、比較器Ｃｏｍは再びＬを出力する。以降、信号電流２は、容量Ｃ２，Ｃ３，Ｃ４により積分される。
図４の例では、積分器は、副積分容量を２つしか備えない。このため、容量Ｃ２の電圧が３回目に参照電圧を超えても、容量Ｃ２，Ｃ３，Ｃ４による積分が継続される。以降、積分器２は、次の信号電流が入力されるまで、信号電流２の積分を継続する。
次に、積分器１による平均化動作について説明する。図８は、積分器１による平均化動作を示すタイミングチャートである。
ＡＤ変換器に信号電流１が入力されると、制御回路３に検知信号が入力され、制御回路３が積分器１に信号電流１の前に入力された信号電流０の平均化動作を開始させる。信号電流０は、容量Ｃ２により積分されている。
信号電流０の積分時に、容量Ｃ２の電圧が１回も参照電圧を超えなかった場合、図８に示すように、制御回路３は、スイッチＳＷ７，ＳＷ８をオンにし、リセットスイッチＳＷＲ５，ＳＷＲ６をオフにする。これにより、容量Ｃ２に蓄積された電荷が容量Ｃ２，Ｃ５，Ｃ６に分配され、容量Ｃ２の電圧が平均化される。リセットスイッチＳＷＲ５，ＳＷＲ６は、スイッチＳＷ７，ＳＷ８のオンより早いほうが好ましい。
信号電流０の積分時に、容量Ｃ２の電圧が１回だけ参照電圧を超えた場合、制御回路３は、スイッチＳＷ８をオンにし、リセットスイッチＳＷＲ６をオフにする。この際、スイッチＳＷ７はオフのまま、リセットスイッチＳＷＲ５はオンのままである。これにより、容量Ｃ２に蓄積された電荷が容量Ｃ２，Ｃ６に分配され、容量Ｃ２の電圧が平均化される。
信号電流０の積分時に、容量Ｃ２の電圧が２回参照電圧を超えた場合、スイッチＳＷ７，ＳＷ８はオフのまま、リセットスイッチＳＷＲ５，ＳＷ６はオンのままである。すなわち、容量Ｃ２の電圧は、変化しない。
平均化動作の開始後、所定時間が経過すると、制御回路３は、スイッチＳＷ７，ＳＷ８をオフにし、リセットスイッチＳＷＲ５，ＳＷＲ６をオンにする。これにより、容量Ｃ５，Ｃ６がリセットされる。
その後、残差生成回路２は、平均化された容量Ｃ２の電圧に基づいて、信号電流０の残差信号を生成する。残差信号の生成について、詳しくは後述する。
残差信号の生成開始から所定時間後、図７に示すように、制御回路３は、リセットスイッチＳＷＲ２をオンにする。これにより、容量Ｃ２がリセットされる。
ＡＤ変換器に信号電流２が入力されると、制御回路３に検知信号が入力され、制御回路３が積分器１に信号電流１の平均化動作を開始させる。信号電流１は、容量Ｃ１により積分されている。
信号電流１の積分時に、容量Ｃ１の電圧が１回も参照電圧を超えなかった場合、図８に示すように、制御回路３は、スイッチＳＷ７，ＳＷ８をオンにし、リセットスイッチＳＷＲ５，ＳＷＲ６をオフにする。これにより、容量Ｃ１に蓄積された電荷が容量Ｃ２，Ｃ５，Ｃ６に分配され、容量Ｃ２の電圧が平均化される。リセットスイッチＳＷＲ５，ＳＷＲ６は、スイッチＳＷ７，ＳＷ８のオンより早いほうが好ましい。
信号電流１の積分時に、容量Ｃ１の電圧が１回だけ参照電圧を超えた場合、制御回路３は、スイッチＳＷ８をオンにし、リセットスイッチＳＷＲ６をオフにする。この際、スイッチＳＷ７はオフのまま、リセットスイッチＳＷＲ５はオンのままである。これにより、容量Ｃ１に蓄積された電荷が容量Ｃ１，Ｃ６に分配され、容量Ｃ１の電圧が平均化される。
信号電流１の積分時に、容量Ｃ１の電圧が２回参照電圧を超えた場合、スイッチＳＷ７，ＳＷ８はオフのまま、リセットスイッチＳＷＲ５，ＳＷ６はオンのままである。すなわち、容量Ｃ１の電圧は、変化しない。
平均化動作の開始後、所定時間が経過すると、制御回路３は、スイッチＳＷ７，ＳＷ８をオフにし、リセットスイッチＳＷＲ５，ＳＷＲ６をオンにする。これにより、容量Ｃ５，Ｃ６がリセットされる。
その後、残差生成回路２は、平均化された容量Ｃ１の電圧に基づいて、信号電流１の残差信号を生成する。残差信号の生成について、詳しくは後述する。
残差信号の生成開始から所定時間後、図７に示すように、制御回路３は、リセットスイッチＳＷＲ１をオンにする。これにより、容量Ｃ１がリセットされる。
以上説明した通り、積分器１は、一方の主積分容量により信号電流を常時積分しつつ、この主積分容量の電圧が参照電圧を超える度に、副積分容量を追加する。制御回路３は、主積分容量の電圧が参照電圧を超えた回数に基づいて、ＡＤ変換信号を生成する。残差生成回路２は、他方の主積分容量の電圧に基づいて、１回前に入力された信号電流の残差信号を生成する。本実施形態に係るＡＤ変換器は、このような動作により、信号電流の積分値をＡＤ変換することができる。
上記のように、積分器１の主積分容量は、信号電流の積分中、リセットされず、信号電流を常時積分する。このため、積分器１では、リセット中に入力された信号電流が積分できない、という問題が生じない。また、積分器１は、比較器Ｃｏｍや制御回路３の遅延により、副積分容量の追加が遅れた場合であっても、遅延時間の間に入力された信号電流を主積分容量により積分することができる。
したがって、積分器１は、図１に示した従来の積分器に比べて、信号電流を精度よく積分することができる。結果として、本実施形態に係るＡＤ変換器は、信号電流の積分値を高精度にＡＤ変換することができる。
また、積分器１は、オペアンプを備えないため、オペアンプに起因する消費電力の増大がない。したがって、積分器１は、図３の積分器に比べて、低消費電力に構成することができる。結果として、本実施形態に係るＡＤ変換器は、低消費電力に構成することができる。
さらに、本実施形態に係るＡＤ変換器は、積分器１の一方の主積分容量により信号電流を積分しつつ、他方の主積分容量の電圧に基づいて、前に入力された信号電流の残差信号を生成することができる。すなわち、このＡＤ変換器は、信号電流の積分と、残差信号の生成とを、同時に行なうことができる。このため、本実施形態に係るＡＤ変換器は、スループットを向上させることができる。
（第２実施形態）
第２実施形態に係るＡＤ変換器について、図９〜図１１を参照して説明する。本実施形態では、残差生成回路２について、具体的に説明する。図９は、本実施形態に係るＡＤ変換器の一例を示す図である。図９に示すように、残差生成回路２は、スイッチＳＷ２１〜ＳＷ２６と、容量Ｃ２１と、オペアンプＯＰと、を備える。スイッチＳＷ２１〜ＳＷ２６の開閉は、制御回路３により制御される。他の構成は第１実施形態と同様である。
スイッチＳＷ２１は、一端が積分器１に接続され、他端がノードＮ２１に接続されている。すなわち、スイッチＳＷ２１の一端は、ノードＮ２に接続されている。ノードＮ２は、残差生成回路２の入力端子に相当する。残差生成回路２は、ノードＮ２から、積分器１の主積分容量の平均化後の電圧を入力される。本実施形態において、ノードＮ２１は、スイッチＳＷ２１〜ＳＷ２３，ＳＷ２５と、容量Ｃ２１と、オペアンプＯＰと、の接続点である。
オペアンプＯＰは、反転入力端子がノードＮ２１に接続され、非反転入力端子が基準電圧線に接続され、出力端子がノードＮ２２に接続されている。本実施形態において、ノードＮ２２は、オペアンプＯＰと、スイッチＳＷ２２と、容量Ｃ２１と、出力端子ＴＯＵＴ２と、の接続点である。ノードＮ２２は、残差生成回路２の出力端子に相当する。ノードＮ２２の電圧が、残差信号として、出力端子ＴＯＵＴ２から出力される。
スイッチＳＷ２２は、一端がノードＮ２１に接続され、他端がノードＮ２２に接続される。スイッチＳＷ２２がオンになると、容量Ｃ２１がリセットされる。
容量Ｃ２１は、一端がノードＮ２１に接続され、他端がノードＮ２２に接続される。容量Ｃ２１の容量値は、Ｃ２１である。容量Ｃ２１は、オペアンプＯＰの反転入力端子と出力端子とを接続する負帰還回路を構成する。オペアンプＯＰの仮想接地により、積分器１の主積分容量の電荷を転送された容量Ｃ２１の電圧（ノードＮ２２の電圧）が残差信号となる。
スイッチＳＷ２３は、一端が容量Ｃ２２の一端に接続され、他端がノードＮ２１又は基準電圧線に接続される。スイッチＳＷ２３は、容量Ｃ２２の一端の接続を、ノードＮ２１と基準電圧線との間で切替える。
スイッチＳＷ２４は、一端が容量Ｃ２２の他端に接続され、他端が参照電圧源又は基準電圧線に接続される。スイッチＳＷ２４は、容量Ｃ２２の他端の接続を、参照電圧源と基準電圧線との間で切替える。
容量Ｃ２２は、一端がスイッチＳＷ２３の一端に接続され、他端がスイッチＳＷ２４の一端に接続される。容量Ｃ２２の容量値は、Ｃ２２である。容量Ｃ２２は、平均化後の主積分容量から所定の電荷を引き抜くことにより、平均化後の主積分容量の電圧を、残差に応じた電圧に変化させるための減算容量である。
スイッチＳＷ２３の他端が基準電圧線に接続され、スイッチＳＷ２４の他端が参照電圧源に接続されると、容量Ｃ２２は、参照電圧源と基準電圧線との間に接続される。したがって、容量Ｃ２２には、Ｃ２２×Ｖｒｅｆの電荷が充電される。
スイッチＳＷ２３の他端がノードＮ２１に接続され、スイッチＳＷ２４の他端が基準電圧線に接続されると、容量Ｃ２２は、ノードＮ２１と基準電圧線との間に接続される。この際、スイッチＳＷ２２がオフであると、オペアンプＯＰの仮想接地により、容量Ｃ２２に充電された電荷が容量Ｃ２１に転送される。
容量Ｃ２２を充電した際の極性は、容量Ｃ２２をノードＮ２１に接続した際の極性と逆である。したがって、容量Ｃ２２は、−Ｃ２２×Ｖｒｅｆの電荷を容量Ｃ２１に加算する。すなわち、容量Ｃ２２は、容量Ｃ２１からＣ２２×Ｖｒｅｆの電荷を減算する。
スイッチＳＷ２５は、一端が容量Ｃ２３の一端に接続され、他端がノードＮ２１又は基準電圧線に接続される。スイッチＳＷ２５は、容量Ｃ２３の一端の接続を、ノードＮ２１と基準電圧線との間で切替える。
スイッチＳＷ２６は、一端が容量Ｃ２３の他端に接続され、他端が参照電圧源又は基準電圧線に接続される。スイッチＳＷ２６は、容量Ｃ２３の他端の接続を、参照電圧源と基準電圧線との間で切替える。
容量Ｃ２３は、一端がスイッチＳＷ２５の一端に接続され、他端がスイッチＳＷ２６の一端に接続される。容量Ｃ２３の容量値は、Ｃ２３である。容量Ｃ２３は、平均化後の主積分容量から所定の電荷を引き抜くことにより、平均化後の主積分容量の電圧を、残差に応じた電圧に変化させるための減算容量である。
スイッチＳＷ２５の他端が基準電圧線に接続され、スイッチＳＷ２６の他端が参照電圧源に接続されると、容量Ｃ２３は、参照電圧源と基準電圧線との間に接続される。したがって、容量Ｃ２３には、Ｃ２３×Ｖｒｅｆの電荷が充電される。
スイッチＳＷ２５の他端がノードＮ２１に接続され、スイッチＳＷ２６の他端が基準電圧線に接続されると、容量Ｃ２３は、ノードＮ２１と基準電圧線との間に接続される。この際、スイッチＳＷ２２がオフであると、オペアンプＯＰの仮想接地により、容量Ｃ２３に充電された電荷が容量Ｃ２１に転送される。
容量Ｃ２３を充電した際の極性は、容量Ｃ２３をノードＮ２１に接続した際の極性と逆である。したがって、容量Ｃ２３は、−Ｃ２３×Ｖｒｅｆの電荷を容量Ｃ２１に加算する。すなわち、容量Ｃ２３は、容量Ｃ２１からＣ２３×Ｖｒｅｆの電荷を減算する。
次に、本実施形態に係る残差生成回路２の動作について説明する。図１０は、残差生成回路２の動作を示すタイミングチャートである。
図１０に示すように、ＡＤ変換器に信号電流１が入力されると、容量Ｃ１が信号電流１を積分する。これと並行して、容量Ｃ２の電圧が平均化される。容量Ｃ２の電圧の平均化後、制御回路３は、残差生成回路２に、残差信号の生成を開始させる。
具体的には、制御回路３は、スイッチＳＷ２１をオンにする。これにより、平均化された容量Ｃ２の電圧が、残差生成回路２に入力される。また、制御回路３は、スイッチＳＷ２２をオフにする。これにより、平均化後の容量Ｃ２の電荷が、容量Ｃ２１に転送される。
さらに、制御回路３は、スイッチＳＷ２３〜ＳＷ２６を切替えて、減算容量をノードＮ２１と基準電圧線との間に接続する。これにより、容量Ｃ２１から所定の電荷が引き抜かれる。容量Ｃ２１から減算する電荷量は、容量Ｃ２の電圧が参照電圧を超えた回数に応じて決まる。
制御回路３は、容量Ｃ２の電圧が１回も参照電圧を超えていなかった場合、減算を行なわない。すなわち、減算容量（容量Ｃ２２，Ｃ２３）をノードＮ２１に接続しない。
制御回路３は、容量Ｃ２の電圧が１回だけ参照電圧を超えた場合、容量Ｃ２２をノードＮ２１に接続する。これにより、容量Ｃ２１からＣ２２×Ｖｒｅｆの電荷が引き抜かれる。
制御回路３は、容量Ｃ２の電圧が２回参照電圧を超えた場合、容量Ｃ２２，Ｃ２３をノードＮ２１に接続する。これにより、容量Ｃ２１から（Ｃ２２＋Ｃ２３）×Ｖｒｅｆの電荷が引き抜かれる。
このように、容量Ｃ２１は、容量Ｃ２の電荷を転送されると同時に、減算容量により所定の電荷を引き抜かれる。そして、転送及び減算の終了後の容量Ｃ２１の電圧が、残差信号として、出力端子ＴＯＵＴ２から出力される。
残差信号の生成が開始されてから所定時間後、制御回路３は、スイッチＳＷ２１をオフにし、スイッチＳＷ２２をオンにする。これにより、容量Ｃ２１がリセットされる。また、制御回路３は、スイッチＳＷ２３〜ＳＷ２６を切替えて、減算容量を参照電圧源と基準電圧線との間に接続する。これにより、減算容量が充電される。
ＡＤ変換器に信号電流２が入力されると、容量Ｃ２が信号電流２を積分する。これと並行して、容量Ｃ１の電圧が平均化される。容量Ｃ１の電圧の平均化後、制御回路３は、残差生成回路２に、残差信号の生成を開始させる。
具体的には、制御回路３は、スイッチＳＷ２１をオンにする。これにより、平均化された容量Ｃ１の電圧が、残差生成回路２に入力される。また、制御回路３は、スイッチＳＷ２２をオフにする。これにより、平均化後の容量Ｃ１の電荷が、容量Ｃ２１に転送される。
さらに、制御回路３は、スイッチＳＷ２３〜ＳＷ２６を切替えて、減算容量をノードＮ２１と基準電圧線との間に接続する。これにより、容量Ｃ２１から所定の電荷が引き抜かれる。容量Ｃ２１から減算する電荷量は、容量Ｃ１の電圧が参照電圧を超えた回数に応じて決まる。
制御回路３は、容量Ｃ１の電圧が１回も参照電圧を超えていなかった場合、減算を行なわない。すなわち、減算容量（容量Ｃ２２，Ｃ２３）をノードＮ２１に接続しない。
制御回路３は、容量Ｃ１の電圧が１回だけ参照電圧を超えた場合、容量Ｃ２２をノードＮ２１に接続する。これにより、容量Ｃ２１からＣ２２×Ｖｒｅｆの電荷が引き抜かれる。
制御回路３は、容量Ｃ１の電圧が２回参照電圧を超えた場合、容量Ｃ２２，Ｃ２３をノードＮ２１に接続する。これにより、容量Ｃ２１から（Ｃ２２＋Ｃ２３）×Ｖｒｅｆの電荷が引き抜かれる。
このように、容量Ｃ２１は、容量Ｃ１の電荷を転送されると同時に、減算容量により所定の電荷を引き抜かれる。そして、転送及び減算の終了後の容量Ｃ２１の電圧が、信号電流１の残差信号として、出力端子ＴＯＵＴ２から出力される。
残差信号の生成が開始されてから所定時間後、制御回路３は、スイッチＳＷ２１をオフにし、スイッチＳＷ２２をオンにする。これにより、容量Ｃ２１がリセットされる。また、制御回路３は、スイッチＳＷ２３〜ＳＷ２６を切替えて、減算容量を参照電圧源と基準電圧線との間に接続する。これにより、減算容量が充電される。
ここで、残差信号（容量Ｃ２１の電圧）と入力総電荷量との関係について説明する。図１１は、残差信号（容量Ｃ２１の電圧）と、入力総電荷量と、の関係を示すグラフである。
図１１において、点線は平均化後の主積分容量の電圧、破線は電荷の引き抜かれた主積分容量の電圧、実線は主積分容量の電荷を転送後の容量Ｃ２１の電圧（残差信号）を示している。図１１において、Ｃ２１＝４．５Ｃ（Ｆ）である。他の値は図５と同様である。以下では、主積分容量が容量Ｃ１である場合を例に説明する。
なお、図１１において破線で示した電圧（減算後の容量Ｃ１の電圧）は、容量Ｃ２１から引き抜く電荷量を説明するための便宜的なものである。実際には、容量Ｃ１の電荷は、容量Ｃ２１に転送されるため、破線のような電圧は現れない。
容量Ｃ１の電圧は、平均化後、残差生成回路２に入力される。このとき、容量Ｃ１の電圧は、図１１に示すように、入力総電荷量と比例している。
また、容量Ｃ１に蓄積された電荷は、オペアンプＯＰの仮想接地により、容量Ｃ２１に転送される。この際、残差生成回路２は、容量Ｃ２１から減算容量によって所定の電荷を引き抜く。引き抜く電荷量は、容量Ｃ１の電圧が参照電圧を超えた回数に応じて決まる。
具体的には、容量Ｃ１の電圧が参照電圧を１回も超えない（入力総電荷量が３Ｑ／８以下である）場合、引き抜く電荷量は０である。容量Ｃ１の電圧が参照電圧を１回だけ超えた（入力総電荷量が３Ｑ／８より大きく５Ｑ／８以下である）場合、引き抜く電荷量はＱ／８である。容量Ｃ１の電圧が参照電圧を２回超えた（入力総電荷量が５Ｑ／８より大きい）場合、引き抜く電荷量はＱ／４である。
このように電荷を引き抜くことにより、図１１に示すように、残差に比例した残差信号を生成することができる。図１１からもわかるように、Ｃ１×２＝Ｃ２１であるから、残差信号は、減算後の容量Ｃ１の電圧の２倍の電圧となっている。
本実施形態において、Ｃ２２，Ｃ２３は、上記のような減算が可能なように設定される。図１１の例では、Ｃ２２＝Ｃ２３＝３Ｃとすればよい。これにより、容量Ｃ２２，Ｃ２３によりそれぞれ減算される電荷量は、３Ｃ×Ｖｒｅｆ＝Ｑ／８となり、上記の減算が実現できる。
以上説明した通り、残差生成回路２は、平均化後の主積分容量に蓄積された電荷を容量Ｃ２１に転送し、容量Ｃ２１から所定の電荷を引き抜くことにより、残差信号を生成することができる。
本実施形態では、主積分容量に蓄積された電荷量から所定の電荷量を減算すればよいため、入力総電荷量から所定の電荷量を減算する場合に比べて、減算する電荷量を少なくすることができる。したがって、減算容量の容量値を小さくし、残差生成回路２の回路面積を小さくすることができる。
（第３実施形態）
第３実施形態に係るＡＤ変換器について、図１２及び図１３を参照して説明する。図１２は、本実施形態に係るＡＤ変換器の一例を示す図である。図１２に示すように、本実施形態において、積分器１は、スイッチＳＷ９と、リセットスイッチＳＷＲ７と、容量Ｃ７と、を備える。他の構成は第１実施形態と同様である。
スイッチＳＷ９（第９スイッチ）は、一端がノードＮ１に接続され、他端がノードＮ９に接続されている。本実施形態において、ノードＮ９は、スイッチＳＷ９と、容量Ｃ７と、リセットスイッチＳＷＲ７と、の接続点である。
容量Ｃ７（第３主積分容量）は、一端がノードＮ９に接続され、他端が基準電圧線に接続されている。容量Ｃ７の容量値は、Ｃ７である。この容量Ｃ７は、奇数回目及び偶数回目に積分器１に入力された信号電流を積分する主積分容量である。容量Ｃ７は、奇数回目に入力された信号電流を容量Ｃ１とともに積分し、偶数回目に入力された信号電流を容量Ｃ２とともに積分する。
ただし、容量Ｃ７は、容量Ｃ１，Ｃ２より所定時間遅れて信号電流の積分を開始する。これは、容量Ｃ７は、新たな信号電流が入力される毎にリセットする必要があるためである。容量Ｃ７が遅延する所定時間は、容量Ｃ７のリセット期間に相当する。
リセットスイッチＳＷＲ７（第７リセットスイッチ）は、一端がノードＮ９に接続され、他端が基準電圧線に接続されている。リセットスイッチＳＷＲ７がオンになると、容量Ｃ７がリセットされる。
次に、本実施形態に係るＡＤ変換器の動作について、図１３を参照して説明する。図１３は、積分器１の積分動作を示すタイミングチャートである。なお、図１３において、副積分容量の動作は省略されている。
本実施形態では、ＡＤ変換器に信号電流１が入力され、容量Ｃ１が信号電流１の積分を開始すると、制御回路３は、スイッチＳＷ９をオフにし、リセットスイッチＳＷＲ７をオンにする。これにより、容量Ｃ９がリセットされる。この際、スイッチＳＷ９のオフは、リセットスイッチＳＷ７のオンより早いのが好ましい。
信号電流１の積分の開始から所定時間経過後、制御回路３は、スイッチＳＷ９をオンにし、リセットスイッチＳＷＲ７をオフにする。この際、リセットスイッチＳＷ７のオフは、スイッチＳＷ９のオンより早いのが好ましい。
スイッチＳＷ９がオンになると、容量Ｃ１に蓄積された電荷が容量Ｃ１，Ｃ７に分配され、積分器１の積分容量の総容量値はＣ１＋Ｃ７となる。その後、信号電流１は、容量Ｃ１の電圧が参照電圧を超えるまで、容量Ｃ１，Ｃ７により積分される。
以降の積分動作は第１実施形態と同様であり、積分器１は、容量Ｃ１の電圧が参照電圧を超える度に、副積分容量を追加しながら信号電流１を積分する。
その後、ＡＤ変換器に信号電流２が入力され、容量Ｃ２が信号電流２の積分を開始すると、制御回路３は、スイッチＳＷ９をオフにし、リセットスイッチＳＷＲ７をオンにする。これにより、容量Ｃ９がリセットされる。この際、スイッチＳＷ９のオフは、リセットスイッチＳＷ７のオンより早いのが好ましい。
信号電流２の積分の開始から所定時間経過後、制御回路３は、スイッチＳＷ９をオンにし、リセットスイッチＳＷＲ７をオフにする。この際、リセットスイッチＳＷ７のオフは、スイッチＳＷ９のオンより早いのが好ましい。
スイッチＳＷ９がオンになると、容量Ｃ２に蓄積された電荷が容量Ｃ２，Ｃ７に分配され、積分器１の積分容量の総容量値はＣ２＋Ｃ７となる。その後、信号電流２は、容量Ｃ２の電圧が参照電圧を超えるまで、容量Ｃ２，Ｃ７により積分される。
以降の積分動作は第１実施形態と同様であり、積分器１は、容量Ｃ２の電圧が参照電圧を超える度に、副積分容量を追加しながら信号電流２を積分する。
以上説明した通り、本実施形態では、主積分容量の電圧が１回目に参照電圧を超えるまで、信号電流は容量Ｃ１又は容量Ｃ２と、容量Ｃ７と、により積分される。このとき、積分器１の積分容量の総容量値は、Ｃ１＋Ｃ７又はＣ２＋Ｃ７となる。この総容量値は、第１実施形態におけるＣ１又はＣ２に相当する。
これは、第１実施形態における容量Ｃ１，Ｃ２を、容量Ｃ１，Ｃ２及び容量Ｃ７により構成したことに相当する。このような構成により、第１実施形態に比べて、容量Ｃ１，Ｃ２の容量値を小さくすることができる。また、容量Ｃ１，Ｃ２の容量値が小さくなると、平均化容量の容量値も小さくすることができる。したがって、積分器１の回路面積を小さくすることができる。
例えば、本実施形態では、Ｃ７＝６Ｃ、Ｃ１＝Ｃ２＝３Ｃとした場合、Ｃ５＝２．４Ｃ、Ｃ６＝０．６Ｃとすればよい。このとき、Ｃ１＋Ｃ２＋Ｃ５＋Ｃ６＋Ｃ７＝１８Ｃとなる。これ対して、第１実施形態では、Ｃ１＋Ｃ２＋Ｃ５＋Ｃ６＝２７Ｃであるから、容量値が２／３に減少することがわかる。
また、容量Ｃ１，Ｃ２の容量値が小さくなると、残差生成回路２の減算容量により、容量Ｃ１，Ｃ２から引き抜く電荷量を減らすことができる。したがって、残差生成回路２の減算容量の容量値を小さくし、残差生成回路２の回路面積を小さくすることができる。
例えば、上記と同様に、Ｃ７＝６Ｃ、Ｃ１＝Ｃ２＝３Ｃとした場合、減算容量で減算する電荷量は−Ｑ／２４とすればよいため、減算容量の容量値はＣとなる。これに対して、第２実施形態では、３Ｃであるから、容量値が１／３に減少することがわかる。
（第４実施形態）
第４実施形態に係るＡＤ変換器について、図１４及び図１５を参照して説明する。図１４は、本実施形態に係るＡＤ変換器の一例を示す図である。図１４に示すように、本実施形態において、積分器１は、スイッチＳＷ１０，ＳＷ１１を備える。スイッチＳＷ１０，ＳＷ１１の開閉は、制御回路３により制御される。他の構成は第１実施形態と同様である。
スイッチＳＷ１０（第１０スイッチ）は、一端が容量Ｃ１の他端に接続され、他端が基準電圧線に接続されている。すなわち、スイッチＳＷ１０は、容量Ｃ１と基準電圧線との間に接続されている。
スイッチＳＷ１１（第１１スイッチ）は、一端が容量Ｃ２の他端に接続され、他端が基準電圧線に接続されている。すなわち、スイッチＳＷ１１は、容量Ｃ２と基準電圧線との間に接続されている。
ここで、図１５は、積分器１の動作を示すタイミングチャートである。
図１５に示すように、スイッチＳＷ１０は、容量Ｃ１の電圧の平均化の開始及び終了のタイミングにオフになる。具体的には、スイッチＳＷ１０は、スイッチＳＷ１がオフになる直前にオフになり、スイッチＳＷ１がオフになった直後にオンになる。また、スイッチＳＷ１０は、スイッチＳＷ１がオフの期間において、スイッチＳＷ７，ＳＷ８がオフになる直前にオフになり、スイッチＳＷ７，ＳＷ８がオフになった直後にオンになる。
これに対して、スイッチＳＷ１１は、容量Ｃ２の電圧の平均化の開始及び終了のタイミングにオフになる。具体的には、スイッチＳＷ１１は、スイッチＳＷ２がオフになる直前にオフになり、スイッチＳＷ２がオフになった直後にオンになる。また、スイッチＳＷ１１は、スイッチＳＷ２がオフの期間において、スイッチＳＷ７，ＳＷ８がオフになる直前にオフになり、スイッチＳＷ７，ＳＷ８がオフになった直後にオンになる。
積分器１を構成するスイッチがＭＯＳトランジスタにより構成された場合、スイッチをオフにする際にチャージインジェクションが発生し、スイッチの両端から電荷が流出する。主積分容量の電圧に基づいて残差信号を生成する際に、チャージインジェクションによる電荷が主積分容量に流入すると、残差信号に誤差が生じてしまう。
本実施形態では、上記のようにスイッチＳＷ１０をオフにすることにより、スイッチＳＷ１，ＳＷ７，ＳＷ８から容量Ｃ１への電荷の流入を抑制することができる。また、上記のようにスイッチＳＷ１１をオフにすることにより、スイッチＳＷ２，ＳＷ７，ＳＷ８から容量Ｃ２への電荷の流入を抑制することができる。
このため、本実施形態によれば、残差信号の誤差を抑制し、信号電流の積分値のＡＤ変換精度を向上させることができる。
（第５実施形態）
第５実施形態に係るＡＤ変換器について、図１６を参照して説明する。本実施形態に係るＡＤ変換器は、上述のいずれかの実施形態に係るＡＤ変換器を差動構成としたものである。図１６は、本実施形態に係るＡＤ変換器を示す図である。図１６に示すように、本実施形態に係るＡＤ変換器は、積分器１１，１２と、比較器Ｃｏｍと、残差生成回路２と、制御回路３と、分流回路４と、カレントミラー回路５と、を備える。
積分器１１，１２と、比較器Ｃｏｍと、残差生成回路２と、制御回路３と、の構成は、上述のいずれかの実施形態における積分器１と、比較器Ｃｏｍと、残差生成回路２と、制御回路３と、それぞれ同様である。ただし、本実施形態では、積分器１１，１２の基準電圧は、接地電圧ではなく、例えば、Ｖｍａｘ／２であるのが好ましい。
分流回路４は、入力端子ＴＩＮに接続され、信号電流を入力される。分流回路４は、入力された信号電流を分流し、一方を積分器１１に入力し、他方をカレントミラー回路５に入力する。
カレントミラー回路５は、分流回路４により分流された信号電流を入力され、入力された信号電流を折り返し、積分器１２に入力する。これにより、積分器１２には、分流回路４により分流された信号電流が反転入力される。
このため、本実施形態では、積分器１１は、上述の実施形態における信号電流の１／２の大きさの信号電流が入力される。また、積分器１２は、上述の実施形態における信号電流の１／２の大きさの信号電流が反転入力される。
本実施形態によれば、ＡＤ変換器を差動構成とすることにより、信号電流に重畳された同相ノイズが打ち消されるため、信号電流のノイズを低減することができる。したがって、信号電流のＡＤ変換精度を向上させることができる。
（第６実施形態）
第６実施形態に係る放射線検出装置１００について、図１７を参照して説明する。本実施形態に係る放射線検出装置１００は、上述のいずれかの実施形態に係るＡＤ変換器を備える。図１７は、本実施形態に係る放射線検出装置１００を示す図である。図１７に示すように、この放射線検出装置１００は、放射線検出器１１０と、放射線検出回路１２０と、を備える。
放射線検出器１１０は、入射した放射線に応じた信号を出力する。一般に、放射線検出器１１０が出力する信号は、パルスとなる。放射線検出器１１０は、例えば、シンチレータ及び光電子増倍管を備えるシンチレーション検出器であるが、これに限られない。放射線検出器１１０は、例えば、半導体検出器やガイガー＝ミュラー管（ＧＭ管）であってもよい。放射線検出器１１０の出力信号は、放射線検出回路１２０に入力される。
放射線検出回路１２０は、放射線検出器１１０の出力信号を信号処理する信号処理回路である。放射線検出回路１２０は、放射線検出器１１０の出力信号に基づいて、放射線の検出や弁別を行う。放射線検出回路１２０は、放射線検出器１１０と一体に形成されてもよいし、放射線検出器１１０と接続可能なＩＣ（集積回路）として形成されてもよい。図１７に示すように、放射線検出回路１２０は、パルス検出回路１２１と、ＡＤ変換器１２２と、カウンタ回路１２３と、を備える。
パルス検出回路１２１は、放射線検出器１１０の出力信号を入力され、パルスやパイルアップを検出する。パイルアップとは、パルスの重畳のことである。パルス検出回路１２１がパルスを検出することにより、放射線検出器１１０に入射した放射線を検出することができる。パルス検出回路１２１が出力したパルス検出信号及びパイルアップ検出信号は、ＡＤ変換器１２２に入力される。
ＡＤ変換器１２２は、上述のいずれかの実施形態に係るＡＤ変換器である。放射線検出器１１０の出力信号を入力され、その積分値をＡＤ変換する。ＡＤ変換器１２２によるＡＤ変換は、パルス検出信号及びパイルアップ検出信号により制御される。
本実施形態において、放射線検出器１１０が出力したパルスは、信号電流に相当する。また、パルス検出回路１２１が出力したパルス検出信号は、検知信号に相当する。パルス検出信号及びパイルアップ検出信号は、いずれも制御回路３に入力される。
ＡＤ変換器１２２は、パルス検出信号を入力されると、ＡＤ変換を開始する。パルス検出信号は、上述の検知信号に相当する。例えば、ＡＤ変換器１２２は、放射線検出器１１０の出力信号（すなわち、パルス検出回路が検出したパルス）を積分し、積分値をＡＤ変換し、ＡＤ変換値を出力する。これにより、放射線検出器１１０に入射した放射線のエネルギーを示すデジタル信号が出力される。
ＡＤ変換器１２２による積分は、積分の開始から所定時間後に終了してもよいし、放射線検出器１１０の出力信号のレベルが所定値以下になった時点で終了してもよいし、パルス検出回路１２１などから終了信号を入力された時点で終了してもよい。
ＡＤ変換器１２２は、パイルアップ検出信号を入力されると、実行中のＡＤ変換をリセットする。このため、パルス検出回路１２１によってパルスが検出された場合であっても、パイルアップが検出された場合には、ＡＤ変換は実行されない。
カウンタ回路１２３は、ＡＤ変換器１２２が出力したＡＤ変換値をそれぞれカウントする。カウンタ回路１２３がカウントしたＡＤ変換値毎のカウント値により、放射線のエネルギースペクトルなどが得られるため、放射線を弁別することができる。
以上説明した通り、本実施形態に係る放射線検出回路１２０は、第１実施形態に係るＡＤ変換器１２２を備える。したがって、放射線検出回路１２０は、高精度に放射線を弁別することができる。また、放射線検出回路１２０は、低消費電力に構成することができる。さらに、放射線検出回路１２０は、高速に動作が可能となる。
なお、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素を適宜組み合わせることによって種々の発明を形成できる。また例えば、各実施形態に示される全構成要素からいくつかの構成要素を削除した構成も考えられる。さらに、異なる実施形態に記載した構成要素を適宜組み合わせてもよい。
１：積分器、２：残差生成回路、３：制御回路、Ｃｏｍ：比較器、ＴＩＮ：入力端子、ＴＯＵＴ１，ＴＯＵＴ２：出力端子、ＳＷ：スイッチ、ＳＷＲ：リセットスイッチ、Ｃ：容量、Ｎ：ノード、ＯＰ：オペアンプ、１００：放射線検出装置、１１０：放射線検出器、１２０：放射線検出回路、１２１：パルス検出回路、１２２：ＡＤ変換器、１２３：カウンタ回路

Claims (17)

  1. 信号電流が入力される第１ノードと、
    電圧が出力される第２ノードと、
    一端が前記第１ノードに接続され、他端が第３ノードに接続された第１スイッチと、
    一端が前記第３ノードに接続され、他端が前記第２ノードに接続された第２スイッチと、
    一端が前記第３ノードに接続され、他端が基準電圧線に接続された第１主積分容量と、
    一端が前記第１ノードに接続され、他端が第４ノードに接続された第３スイッチと、
    一端が前記第４ノードに接続され、他端が前記第２ノードに接続された第４スイッチと、
    一端が前記第４ノードに接続され、他端が前記基準電圧線に接続された第２主積分容量と、
    一端が前記第１ノードに接続され、他端が第５ノードに接続された第５スイッチと、
    一端が前記第５ノードに接続され、他端が前記基準電圧線に接続された第１副積分容量と、
    を備える積分器。
  2. 一端が前記第１ノードに接続され、他端が第６ノードに接続された第６スイッチと、
    一端が前記第６ノードに接続され、他端が前記基準電圧線に接続された第２副積分容量と、
    を備える請求項１に記載の積分器。
  3. 一端が前記第２ノードに接続され、他端が第７ノードに接続された第７スイッチと、
    一端が前記第７ノードに接続され、他端が前記基準電圧線に接続された第１平均化容量と、
    を備える請求項１又は請求項２に記載の積分器。
  4. 一端が前記第２ノードに接続され、他端が第８ノードに接続された第８スイッチと、
    一端が前記第８ノードに接続され、他端が前記基準電圧線に接続された第２平均化容量と、
    を備える請求項１乃至請求項３のいずれか１項に記載の積分器。
  5. 一端が前記第３ノードに接続され、他端が前記基準電圧線に接続された第１リセットスイッチと、
    一端が前記第４ノードに接続され、他端が前記基準電圧線に接続された第２リセットスイッチと、
    一端が前記第５ノードに接続され、他端が前記基準電圧線に接続された第３リセットスイッチと、
    を備えた請求項１に記載の積分器。
  6. 一端が前記第６ノードに接続され、他端が前記基準電圧線に接続された第４リセットスイッチを備える
    請求項２乃至請求項５のいずれか１項に記載の積分器。
  7. 一端が前記第７ノードに接続され、他端が前記基準電圧線に接続された第５リセットスイッチを備える
    請求項３乃至請求項６のいずれか１項に記載の積分器。
  8. 一端が前記第８ノードに接続され、他端が前記基準電圧線に接続された第６リセットスイッチを備える
    請求項４乃至請求項７のいずれか１項に記載の積分器。
  9. 一端が前記第１ノードに接続され、他端が第９ノードに接続された第９スイッチと、
    一端が前記第９ノードに接続され、他端が前記基準電圧線に接続された第３主積分容量と、
    一端が前記第９ノードに接続され、他端が前記基準電圧線に接続された第７リセットスイッチと、
    を備える請求項１乃至請求項８のいずれか１項に記載の積分器。
  10. 前記第１主積分容量の前記他端と、前記基準電圧線と、の間に接続された第１０スイッチと、
    前記第２主積分容量の前記他端と、前記基準電圧線と、の間に接続された第１１スイッチと、
    を備える請求項１乃至請求項９のいずれか１項に記載の積分器。
  11. 請求項１乃至請求項１０のいずれか１項に記載の積分器と、
    前記積分器の前記第１ノードの電圧と、参照電圧と、を比較し、比較結果を出力する比較器と、
    前記積分器の前記第２ノードの電圧に基づいて、残差信号を生成する残差生成回路と、
    前記比較結果に基づいて、前記積分器及び前記残差生成回路を制御する制御回路と、
    を備えるＡＤ変換器。
  12. 前記制御回路は、
    前記第１ノードの電圧が１回目に前記参照電圧を超えるまで、前記第１主積分容量又は前記第２主積分容量により前記信号電流を積分させ、
    前記第１ノードの電圧が１回目に前記参照電圧を超えると、前記第１主積分容量又は前記第２主積分容量と、前記第１副積分容量と、により前記信号電流を積分させる
    請求項１１に記載のＡＤ変換器。
  13. 前記制御回路は、
    奇数回目に入力された前記信号電流を、前記第１主積分容量により積分させ、
    偶数回目に入力された前記信号電流を、前記第２主積分容量により積分させる
    請求項１１又は請求項１２に記載のＡＤ変換器。
  14. 前記制御回路は、
    奇数回目の前記信号電流が入力されると、前記残差生成回路に、前記第２主積分容量の電圧に基づいて前記残差信号を生成させ、
    偶数回目の前記信号電流が入力されると、前記残差生成回路に、前記第１主積分容量の電圧に基づいて前記残差信号を生成させる
    請求項１１乃至請求項１３のいずれか１項に記載のＡＤ変換器。
  15. 前記制御回路は、前記比較結果に基づいて、前記信号電流の積分値をＡＤ変換したＡＤ変換信号を出力する
    請求項１１乃至請求項１４のいずれか１項に記載のＡＤ変換器。
  16. 前記信号電流を分流する分流回路と、
    前記分流回路が分流した前記信号電流を折り返すカレントミラー回路と、
    を備える差動構成された請求項１１乃至請求項１５のいずれか１項に記載のＡＤ変換器。
  17. 放射線を検出する放射線検出器と、
    前記放射線検出器が出力したパルスを検出するパルス検出回路と、
    前記放射線検出器が出力したパルスの積分値をＡＤ変換する請求項１１乃至請求項１６のいずれか１項に記載のＡＤ変換器と、
    を備える放射線検出装置。
JP2015131045A 2015-06-30 2015-06-30 積分器、ａｄ変換器、及び放射線検出装置 Abandoned JP2017017467A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015131045A JP2017017467A (ja) 2015-06-30 2015-06-30 積分器、ａｄ変換器、及び放射線検出装置
US15/138,667 US9647677B2 (en) 2015-06-30 2016-04-26 Integrator, AD converter, and radiation detection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015131045A JP2017017467A (ja) 2015-06-30 2015-06-30 積分器、ａｄ変換器、及び放射線検出装置

Publications (1)

Publication Number Publication Date
JP2017017467A true JP2017017467A (ja) 2017-01-19

Family

ID=57684304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015131045A Abandoned JP2017017467A (ja) 2015-06-30 2015-06-30 積分器、ａｄ変換器、及び放射線検出装置

Country Status (2)

Country Link
US (1) US9647677B2 (ja)
JP (1) JP2017017467A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3056857B1 (fr) * 2016-09-26 2018-11-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit sommateur
US10543361B2 (en) * 2018-02-20 2020-01-28 General Electric Company System and method for localization of deep brain stimulation electrode via magnetic resonance imaging
KR20220144231A (ko) * 2021-04-19 2022-10-26 삼성전자주식회사 디스플레이 패널의 특성 검출을 위한 센싱 회로 및 이를 포함하는 디스플레이 구동 집적 회로
TWI807939B (zh) * 2022-07-27 2023-07-01 茂達電子股份有限公司 具有電壓反向機制的光感測器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3149919B2 (ja) * 1997-12-03 2001-03-26 日本電気株式会社 固体撮像素子及びこれを用いた読み出し回路
JP3578037B2 (ja) * 2000-03-01 2004-10-20 日本電気株式会社 半導体装置及びその制御方法
JP4455718B2 (ja) 2000-03-10 2010-04-21 浜松ホトニクス株式会社 信号処理回路
US6977601B1 (en) * 2004-01-29 2005-12-20 Raytheon Company Low power current input delta-sigma ADC using injection FET reference
DE102005028128B3 (de) * 2005-06-10 2006-09-14 Atmel Germany Gmbh Integrierter Schaltkreis
JP5127278B2 (ja) * 2007-04-05 2013-01-23 三菱電機株式会社 熱型赤外線固体撮像素子及び赤外線カメラ
US7477175B1 (en) * 2007-10-24 2009-01-13 Advasense Technologies (2004) Ltd Sigma delta analog to digital converter and a method for analog to digital conversion
US8371163B2 (en) * 2008-06-26 2013-02-12 Marshall Delph Earle Techniques for monitoring storm conditions
US8054141B2 (en) * 2008-12-31 2011-11-08 Stmicroelectronics, Inc. Method and circuit for cancelling out comparator-delay in the relaxation oscillator
DE102010061042A1 (de) * 2010-12-06 2012-06-06 Hella Kgaa Hueck & Co. Gleichspannungswandler mit Schaltung zum Nachbilden eines Stroms durch eine Speicherdrossel
KR20140146835A (ko) * 2013-06-18 2014-12-29 삼성전기주식회사 연속시간 시그마-델타 변조기 및 연속시간 시그마-델타 변조 방법
JP2015228578A (ja) 2014-05-30 2015-12-17 株式会社東芝 積分回路
US9184623B1 (en) * 2015-04-23 2015-11-10 Xilinx, Inc. Circuits for and methods of implementing a charge/discharge switch in an integrated circuit

Also Published As

Publication number Publication date
US20170005667A1 (en) 2017-01-05
US9647677B2 (en) 2017-05-09

Similar Documents

Publication Publication Date Title
JP2017017467A (ja) 積分器、ａｄ変換器、及び放射線検出装置
JP5607169B2 (ja) 電荷共有デジタル／アナログ変換器及び逐次近似アナログ／デジタル変換器
JP5979896B2 (ja) 固体撮像装置
JP4837501B2 (ja) Ａｄ変換回路および光検出装置
US7164379B1 (en) Pipeline analog to digital converter
WO2018140012A1 (en) Imaging array with extended dynamic range
US7936299B2 (en) Capacitive integrate and fold charge-to-digital converter
CN107925735B (zh) 图像处理电路和摄像器件
CN110351500B (zh) 一种兼容两种曝光模式的cmos图像传感器读出电路
WO2000045592A1 (fr) Dispositif photodetecteur
JP2013197880A (ja) 固体撮像装置及びその駆動方法
JP2015115655A (ja) アナログデジタル変換器およびイメージセンサ
CN109564130A (zh) 光学传感器装置和用于光传感的方法
CN111953348B (zh) 积分器和模数转换器
JP5341745B2 (ja) 磁気検出装置
US20150130648A1 (en) Method and circuit for an analog digital capacity converter
US6965258B2 (en) Sample-and-hold with no-delay reset
JP2015228578A (ja) 積分回路
US7911256B2 (en) Dual integrator circuit for analog front end (AFE)
US11418208B2 (en) Light-to-digital converter arrangement and method for light-to-digital conversion
KR101731088B1 (ko) 정전용량센서 잡음 제거 장치
US10778238B1 (en) Dual-slope analog to digital converter having parallel counting structure
US20190363727A1 (en) Analog-to-digital converter and electronic device comprising the same
US10305507B1 (en) First-order sigma-delta analog-to-digital converter
CN112769417B (zh) 时钟故障检测器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180201

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20180523