KR20140146835A - 연속시간 시그마-델타 변조기 및 연속시간 시그마-델타 변조 방법 - Google Patents

연속시간 시그마-델타 변조기 및 연속시간 시그마-델타 변조 방법 Download PDF

Info

Publication number
KR20140146835A
KR20140146835A KR1020130069651A KR20130069651A KR20140146835A KR 20140146835 A KR20140146835 A KR 20140146835A KR 1020130069651 A KR1020130069651 A KR 1020130069651A KR 20130069651 A KR20130069651 A KR 20130069651A KR 20140146835 A KR20140146835 A KR 20140146835A
Authority
KR
South Korea
Prior art keywords
charging
switch
charge
discharging
turned
Prior art date
Application number
KR1020130069651A
Other languages
English (en)
Inventor
최영길
표승철
나준경
김성태
김창현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130069651A priority Critical patent/KR20140146835A/ko
Priority to US14/307,178 priority patent/US20140368367A1/en
Publication of KR20140146835A publication Critical patent/KR20140146835A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/37—Compensation or reduction of delay or phase error
    • H03M3/372—Jitter reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명은 연속시간 시그마-델타 변조기 및 변조 방법에 관한 것이다. 본 발명의 하나의 실시예에 따라, 신호를 입력받아 적분하는 적분기; 적분기의 출력을 양자화하여 디지털 출력하는 양자화기; 및 양자화기의 디지털 출력을 받아 미리 설정된 타이밍에 따라 충방전 커패시터를 충방전시켜 사다리꼴 파형을 생성하도록 하는 타이머를 포함하고, 타이머를 이용하여 양자화기의 디지털 출력에 따라 디지털-아날로그 변환된 사다리꼴 파형을 출력시켜 적분기로 입력되는 신호에 합쳐지도록 피드백하는 디지털-아날로그 컨버터(DAC);을 포함하는 연속시간 시그마-델타 변조기가 제안된다. 또한, 연속시간 시그마-델타 변조 방법이 제안된다.

Description

연속시간 시그마-델타 변조기 및 연속시간 시그마-델타 변조 방법{CONTINUOUS-TIME SIGMA-DELTA MODULATOR AND CONTINUOUS-TIME SIGMA-DELTA MODULATING METHOD}
본 발명은 연속시간 시그마-델타 변조기 및 연속시간 시그마-델타 변조 방법에 관한 것이다. 구체적으로 타이머를 이용한 연속시간 시그마-델타 변조기 및 연속시간 시그마-델타 변조 방법에 관한 것이다.
일반적으로 연속시간 시그마-델타 변조기(Continuous-Time Sigma-Delta Modulator)는 능동형-RC 적분기(active-RC integrator), 양자화기(quantizer), 그리고 피드백 디지털-아날로그 변환기 (feedback digital-to-analog converter: 피드백 DAC)로 구성된다.
이때, 각 블록들의 동작은 다음과 같다. 먼저, 능동형-RC 적분기는 입력단자로 입력된 아날로그 신호와 피드백 경로를 통해 입력되는 피드백 신호를 합산하여 적분하는 역할을 한다. 양자화기는 적분기의 출력 값과 양자화기 내의 기준 전압 값을 비교하여 그에 상응하는 디지털 값을 출력한다. 피드백 DAC는 양자화기에서 출력된 디지털 값에 따라 피드백 경로의 스위치를 동작시켜 피드백 경로를 통해 적분기의 합산 노드로 아날로그 피드백 신호가 전달되도록 한다.
이때, 피드백 DAC에서 발생되는 아날로그 신호는 피드백되는 양을 의미하므로 연속시간 시그마-델타 변조기의 성능, 예컨대 신호대잡음비(signal-to-noise ratio: SNR) 등을 결정하는 중요한 요인이 된다.
비교예로 도시된 도 3b의 그래프를 참조하면, 일반적인 렉탱귤러(rectangular) RZ(return-to-zero) 피드백 DAC에 의한 출력신호를 나타내는 커런트 DAC(I-DAC) 그래프가 도시되고 있다. 일반적인 렉탱귤러 RZ 피드백 DAC는 간단한 구성에 비해 스위치를 온(ON)/오프(OFF) 할 때 인가되는 지터 성분에 의해 궤환되는 양이 바뀐다는 단점이 있다. 이를 보완하기 위해, 도 3b의 SC-DAC 그래프와 같은 출력신호를 갖도록 하는 방법이 사용되고 있다. 이러한 방법은 스위치드-커패시터-레지스터(Switched-capacitor-resistor) DAC (SCR DAC) 방식 또는 스위치드-커패시터 DAC (SC DAC) 방식이다. 즉, 스위치, 커패시터, 저항들에 의한 시정수 커브를 이용한다. 이때, 피드백 신호의 합산 노드로 피드백되는 양은 클럭 지터의 영향을 덜 받는 이점이 있다. 하지만, 도 3b의 SC-DAC 신호가 적분기 입력단의 합산 노드에 인가되는 경우 적분기에 사용되는 연산 증폭기는 신호의 피크 부분을 처리하기 위하여 높은 슬루율(slew-rate)과 넓은 대역폭(bandwidth) 등의 성능들이 필요하게 된다. 이때, 슬루율 및 대역폭은 연산 증폭기에서 소모되는 전류와 비례관계에 있다. 결국, 증가된 전류는 소비전력을 증가시키는 원인이 된다.
대한민국 등록특허공보 제10-0804645호 (2008년 02월 12일 등록)
전술한 문제를 해결하기 위해, 타이머를 이용하여, 클럭 지터(clock jitter)에 둔감한 연속시간 시그마-델타 변조기 및 그 변조 방법을 제안하고자 한다.
전술한 문제를 해결하기 위하여, 본 발명의 하나의 모습에 따라, 신호를 입력받아 적분하는 적분기; 적분기의 출력을 양자화하여 디지털 출력하는 양자화기; 및 양자화기의 디지털 출력을 받아 미리 설정된 타이밍에 따라 충방전 커패시터를 충방전시켜 사다리꼴 파형을 생성하도록 하는 타이머를 포함하고, 타이머를 이용하여 양자화기의 디지털 출력에 따라 디지털-아날로그 변환된 사다리꼴 파형을 출력시켜 적분기로 입력되는 신호에 합쳐지도록 피드백하는 디지털-아날로그 컨버터(DAC);을 포함하는 연속시간 시그마-델타 변조기가 제안된다.
이때, 하나의 예에서, DAC는: 양자화기의 디지털 출력에 따라 온-오프 동작하며 온 동작 시 충방전 커패시터에서 생성되는 사다리꼴 파형 신호를 피드백하는 피드백 스위치; 타이머의 타이밍 제어에 따라 온-오프 동작하며 충방전 커패시터를 충전시키는 충전용 스위치; 및 충방전 커패시터와 병렬 연결되고, 타이머의 타이밍 제어에 따라 온-오프 동작하며 충방전 커패시터에 충전된 전압을 방전시키는 방전용 스위치;를 더 포함하고, DAC의 커패시터는 피드백 스위치와 접지단 사이에 연결되며 타이머의 타이밍 제어에 따른 충전용 및 방전용 스위치의 스위칭에 따라 충방전되며 사다리꼴 파형 전압을 생성할 수 있다.
또한, 이때, DAC는: 충전용 스위치에 연결되어 전압전원단으로 부터 충방전 커패시터의 충전용 전원을 공급하는 제1 전류원; 및 방전용 스위치에 연결되어 접지단으로 전류를 빼내는 제2 전류원; 및 피드백 스위치에 연결되며 충방전 커패시터에서 생성되는 사다리꼴 파형 전압을 사다리꼴 파형 전류신호로 변환하여 합산 노드에서 적분기로 입력되는 신호에 합쳐지도록 피드백시키는 피드백 저항;을 더 포함할 수 있다.
또한, 하나의 예에서, 사다리꼴 파형 전압은: 방전용 스위치의 오프 및 충전용 스위치의 온 동작 시 충방전 커패시터의 충전전압이 상승하는 제1 구간; 방전용 스위치의 오프 및 충전용 스위치의 오프 동작 시 충방전 커패시터의 충전상태가 유지되는 제2 구간; 및 충전용 스위치의 오프 및 방전용 스위치의 온 동작 시 충방전 커패시터의 충전전압이 방전되며 하강하는 제3 구간;을 포함할 수 있다.
또한, 하나의 예에 따르면, 타이머는 양자화기의 디지털 출력의 적어도 하이 구간에 충방전 커패시터를 충전 및 방전시켜 사다리꼴 파형 전압이 생성되도록 제어할 수 있다.
또 하나의 예에서, 적분기는: 입력신호와 피드백된 신호가 합산 노드에서 합산된 합산 신호를 반전입력단으로 입력받는 증폭기; 및 증폭기의 출력과 반전입력단 사이의 궤환 경로 상의 적분 커패시터;를 포함할 수 있다.
이때, 또 하나의 예에서, 양자화기는 적분기의 출력을 입력받아 기준신호와 비교하여 디지털 출력하는 비교기로 이루어질 수 있다.
또한, 하나의 예에서, 다수의 연속시간 시그마-델타 변조기가 직렬 연결되어 다차 구조를 형성할 수 있다.
다음으로, 전술한 문제를 해결하기 위하여, 본 발명의 또 하나의 모습에 따라, 적분기에서 신호를 입력받아 적분하는 단계; 적분기의 출력을 양자화하여 디지털 출력하는 단계; 및 타이머를 사용하여 디지털 출력을 받아 미리 설정된 타이밍에 따라 충방전 커패시터를 충방전시켜 사다리꼴 파형을 생성하며 디지털-아날로그 변환시키고, 디지털 출력에 따라 아날로그 사다리꼴 파형을 출력시켜 적분기로 입력되는 신호에 합쳐지도록 피드백하는 단계;를 포함하는 연속시간 시그마-델타 변조 방법이 제안된다.
이때, 하나의 예에서, 디지털-아날로그 변환시키고 피드백하는 단계는: 타이머를 사용하여 디지털 출력을 받아 미리 설정된 타이밍에 따라 충방전 커패시터를 충방전시켜 커패시터에서 사다리꼴 파형 전압을 생성하는 단계; 및 디지털 출력에 따라 온-오프 동작하는 피드백 스위치의 온 동작 시 충방전 커패시터에서 생성되는 사다리꼴 파형 전압을 피드백 스위치에 연결된 피드백 저항에서 사다리꼴 파형 전류신호로 변환하여 합산 노드에서 적분기로 입력되는 신호에 합쳐지도록 피드백시키는 단계;를 포함할 수 있다.
또한, 이때, 또 하나의 예에서, 사다리꼴 파형 전압을 생성하는 단계는: 타이머의 타이밍 제어에 따른 충전용 스위치의 온 동작 시 전압전원단의 전원을 공급하여 충방전 커패시터의 충전을 개시하는 단계; 및 타이머의 타이밍 제어에 따라 충방전 커패시터와 병렬 연결된 방전용 스위치의 온 동작 시 충방전 커패시터의 충전전압 방전을 개시하는 단계;를 포함할 수 있다.
게다가, 이때, 사다리꼴 파형 전압은: 방전용 스위치의 오프 및 충전용 스위치의 온 동작 시 충방전 커패시터의 충전전압이 상승하는 제1 구간; 방전용 스위치의 오프 및 충전용 스위치의 오프 동작 시 충방전 커패시터의 충전상태가 유지되는 제2 구간; 및 충전용 스위치의 오프 및 방전용 스위치의 온 동작 시 충방전 커패시터의 충전전압이 방전되며 하강하는 제3 구간;을 포함할 수 있다.
또 하나의 예에 따르면, 디지털-아날로그 변환시키는 단계에서, 타이머는 양자화기의 디지털 출력의 적어도 하이 구간에서 충방전 커패시터를 충전 및 방전시켜 사다리꼴 파형 전압이 생성되도록 제어할 수 있다.
본 발명의 실시예에 따라, 타이머를 이용하여, 클럭 지터(clock jitter)에 둔감한 사다리꼴 파형 신호를 피드백시키는 연속시간 시그마-델타 변조기 및 그 변조 방법을 구현할 수 있다.
또한, 본 발명의 실시예에 따라, 적분기에 사용되는 연산 증폭기의 소비 전류가 절약될 수 있다.
또한, 본 발명의 실시예에 따라, 클럭 지터 노이즈로 인한 연속시간 시그마-델타 변조기의 성능 저하 문제를 해결할 수 있다.
본 발명의 다양한 실시예에 따라 직접적으로 언급되지 않은 다양한 효과들이 본 발명의 실시예들에 따른 다양한 구성들로부터 당해 기술분야에서 통상의 지식을 지닌 자에 의해 도출될 수 있음은 자명하다.
도 1은 본 발명의 하나의 실시예에 따른 연속시간 시그마-델타 변조기를 개략적으로 나타낸 블럭도이다.
도 2는 본 발명의 또 하나의 실시예에 따른 연속시간 시그마-델타 변조기를 개략적으로 나타낸 회로도이다.
도 3a는 본 발명의 하나의 실시예에 따른 연속시간 시그마-델타 변조기에서의 DAC 출력을 개략적으로 나타낸 그래프이다.
도 3b는 비교 예에 따른 연속시간 시그마-델타 변조기에서의 DAC 출력을 개략적으로 나타낸 그래프이다.
도 4는 본 발명의 다른 하나의 실시예에 따른 연속시간 시그마-델타 변조 방법을 개략적으로 나타낸 흐름도이다.
전술한 과제를 달성하기 위한 본 발명의 실시예들이 첨부된 도면을 참조하여 설명될 것이다. 본 설명에 있어서, 동일부호는 동일한 구성을 의미하고, 당해 분야의 통상의 지식을 가진 자에게 본 발명의 이해를 도모하기 위하여 부차적인 설명은 생략될 수도 있다.
본 명세서에서 하나의 구성요소가 다른 구성요소와 연결, 결합 또는 배치 관계에서 '직접'이라는 한정이 없는 이상, '직접 연결, 결합 또는 배치'되는 형태뿐만 아니라 그들 사이에 또 다른 구성요소가 개재됨으로써 연결, 결합 또는 배치되는 형태로도 존재할 수 있다.
본 명세서에 비록 단수적 표현이 기재되어 있을지라도, 발명의 개념에 반하거나 명백히 다르거나 모순되게 해석되지 않는 이상 복수의 구성 전체를 대표하는 개념으로 사용될 수 있음에 유의하여야 한다. 본 명세서에서 '포함하는', '갖는', '구비하는', '포함하여 이루어지는' 등의 기재는 하나 또는 그 이상의 다른 구성요소 또는 그들의 조합의 존재 또는 부가 가능성이 있는 것으로 이해되어야 한다.
본 발명의 하나의 모습에 따른 연속시간 시그마-델타 변조기를 도면을 참조하여 구체적으로 살펴볼 것이다. 이때, 참조되는 도면에 기재되지 않은 도면부호는 동일한 구성을 나타내는 다른 도면에서의 도면부호일 수 있다.
도 1은 본 발명의 하나의 실시예에 따른 연속시간 시그마-델타 변조기를 개략적으로 나타낸 블럭도이고, 도 2는 본 발명의 또 하나의 실시예에 따른 연속시간 시그마-델타 변조기를 개략적으로 나타낸 회로도이고, 도 3a는 본 발명의 하나의 실시예에 따른 연속시간 시그마-델타 변조기에서의 DAC 출력을 개략적으로 나타낸 그래프이고, 도 3b는 비교 예에 따른 연속시간 시그마-델타 변조기에서의 DAC 출력을 개략적으로 나타낸 그래프이다.
본 발명의 하나의 모습에 따른 연속시간 시그마-델타 변조기는 1차 구조뿐만 아니라 다수(n개)가 직렬 연결된 n차 구조를 구성할 수 있다. 이하에서, 간략한 설명을 위하여, 도 1 및/또는 2를 참조하여 1차 구조의 연속시간 시그마-델타 변조기의 각 구성을 구체적으로 살펴볼 것이지만, 도 1 및/또는 2에 도시된 기본 구조의 다수의 연속시간 시그마-델타 변조기를 직렬 연결시켜 다차 구조의 연속시간 시그마-델타 변조기를 구현할 수 있다.
도 1 및/또는 2를 참조하면, 하나의 예에 따른 연속시간 시그마-델타 변조기는 적분기(10), 양자화기(30) 및 디지털-아날로그 컨버터(DAC)(50)를 포함하고 있다. 도 1 및/또는 2를 참조하여 1차 구조의 연속시간 시그마-델타 변조기의 각 구성을 구체적으로 살펴볼 것이다.
먼저, 도 1 및/또는 2를 참조하면, 적분기(10)는 적분기(10)로 입력되는 신호를 받아 적분한다. 예컨대, 도 2를 참조하면, 적분기(10)는 입력신호 AIN 를 입력저항(15)을 통해 입력받는다. 구체적으로 이때, 입력저항(15)을 통해 입력되는 입력신호 AIN 과 디지털-아날로그 컨버터(DAC)(50)에서 피드백된 피드백 신호 IDAC 가 합산 노드(노드 N)에서 합산되어 적분기(10), 구체적으로 예를 들면, 적분기(10)를 구성하는 증폭기(11)의 반전입력단으로 입력되고, 입력저항(15)을 통해 입력되는 입력신호 AIN 과 피드백 신호 IDAC 의 합산신호가 적분된다. 예컨대, 입력저항(15)을 통해 적분기(10), 구체적으로 증폭기(11)로 입력되는 입력신호 AIN 는 싱글엔디드(single-ended) 신호이거나 차동(differential) 신호일 수 있다.
예컨대, 도 2를 참조하면, 하나의 예에서, 적분기(10)는 증폭기(11) 및 적분 커패시터(13)를 포함할 수 있다. 이때, 증폭기(11)는 입력신호 AIN 과 디지털-아날로그 컨버터(DAC)(50)에서 피드백된 피드백 신호 IDAC 가 합산 노드(노드 N)에서 합산된 합산 신호를 반전입력단으로 입력받다. 적분 커패시터(13)는 증폭기(11)의 출력단과 반전입력단 사이의 궤환 경로 상에 형성된다.
다음으로, 도 1 및/또는 2를 참조하면, 양자화기(30)는 적분기(10)의 출력을 양자화하여 디지털 출력한다. 예컨대, 양자화기(30)는 적분기(10)의 출력을 받아 기준신호와 비교하여 로우(low)와 하이(high)로 양자화된 디지털신호를 출력할 수 있다.
예컨대, 양자화기(30)는 적분기(10)의 출력을 입력받아 기준신호와 비교하여 디지털 출력하는 비교기(30)로 이루어질 수 있다.
계속하여, 도 1 및/또는 2를 참조하여, 디지털-아날로그 컨버터(DAC)(50)를 구체적으로 살펴본다. 도 1 및/또는 2를 참조하면, DAC(50)는 양자화기(30)의 디지털 출력에 따라 디지털-아날로그 변환된 신호를 피드백시켜 적분기(10)로 입력되는 신호에 합쳐지도록 한다.
예컨대, DAC(50)는 타이머(54)를 포함할 수 있다. 이때, 타이머(54)는 양자화기(30)의 디지털 출력을 받아 미리 설정된 타이밍에 따라 충방전 커패시터(53)를 충방전시켜 사다리꼴 파형을 생성하도록 한다. 이에 따라, DAC(50)는 타이머(54)를 이용하여 양자화기(30)의 디지털 출력에 따라 디지털-아날로그 변환된 사다리꼴 파형을 출력시켜 피드백할 수 있다.
예컨대, 또 하나의 예에 따르면, 타이머(54)는 양자화기(30)의 디지털 출력의 적어도 하이 구간에 충방전 커패시터(53)를 충전 및 방전시켜 사다리꼴 파형 전압이 생성되도록 제어할 수 있다. 예컨대, 양자화기(30)의 디지털 출력의 하이 구간에서는 사다리꼴 파형 전압이 생성되고, 양자화기(30)의 디지털 출력의 로우 구간에서는 타이머(54) 작동이 오프되며 충방전 커패시터(53)가 방전 상태가 유지될 수 있다. 또는, 예컨대 하나의 예에서, 타이머(54)에서 양자화기(30)의 디지털 출력에 따른 타이밍 활성구간 및 비활성 구간과 별도로 양자화기(30)의 디지털 출력에 따라 피드백 스위치(51)가 온/오프 동작하며, 피드백 스위치(51)의 온 구간과 타이머(54)의 타이밍 활성 구간이 동기되어, 타이머(54)에 의해 충방전 커패시터(53)에서 생성되는 사다리꼴 파형 전압이 피드백 스위치(51)의 온 동작에 따라 적분기(10)로 피드백될 수 있다.
이때, 도 2를 참조하면, 하나의 예에서, DAC(50)는 타이머(54) 외에 피드백 스위치(51) 및 충방전 스위치(55)를 더 포함할 수 있다. 예컨대, 충방전 스위치(55)는 충전용 스위치(55a) 및 방전용 스위치(55b)로 이루어질 수 있다. 피드백 스위치(51)는 양자화기(30)의 디지털 출력에 따라 온-오프 동작한다. 피드백 스위치(51)는 온 동작 시 충방전 커패시터(53)에서 생성되는 사다리꼴 파형 신호를 피드백시킨다. 예컨대, 피드백 스위치(51)는 MOS 트랜지스터로 구현될 수 있다. 또한, 충전용 스위치(55a)는 타이머(54)의 타이밍 제어에 따라 온-오프 동작하며 충방전 커패시터(53)를 충전시킨다. 예컨대, 충전용 스위치(55a)는 충방전 커패시터(53)와 피드백 스위치(51) 사이의 노드와 전압전원단(VDD) 사이에 연결될 수 있다. 방전용 스위치(55b)는 충방전 커패시터(53)와 병렬 연결된다. 이때, 방전용 스위치(55b)는 타이머(54)의 타이밍 제어에 따라 온-오프 동작하며 충방전 커패시터(53)에 충전된 전압을 방전시킬 수 있다. 예컨대, 충전용 스위치(55a)와 방전용 스위치(55b)는 MOS 트랜지스터 스위치일 수 있다. 이때, DAC(50)의 충방전 커패시터(53)는 피드백 스위치(51)와 접지단 사이에 연결된다.
이에 따라, DAC(50)의 충방전 커패시터(53)는 타이머(54)의 타이밍 제어에 따른 충방전 스위치(55), 예컨대, 충전용 스위치(55a) 및 방전용 스위치(55b)의 스위칭에 따라 충방전되며 사다리꼴 파형 전압을 생성할 수 있다. 즉, 타이머(54)를 이용한 DAC(50)를 구성하여, 예컨대, 타이머(54), 충방전 커패시터(53), 충방전 스위치(55)를 포함하여, 도 3a에서와 같은 사다리꼴 펄스 파형을 만들어 낼 수 있다. DAC(50)의 타이머(54)는 양자화기(30), 예컨대 비교기의 출력을 받아 이미 설정되어 있는 시간만큼 충전용 스위치(55a)와 방전용 스위치(55b)를 온/오프시키는 역할을 한다. 도 3a에서 T는 양자화기(30), 예컨대 비교기의 출력에 따른 로우 및 하이 신호의 주기를 의미한다. 예컨대, 양자화기(30), 예컨대 비교기의 출력 중 하이 구간에서 피드백 스위치(51)가 온 동작하며 충방전 커패시터(53)에 충전된 전압파형을 피드백시킬 수 있다.
도 2를 참조하면, 또 하나의 예에서, DAC(50)는 전류원(56) 및 피드백 저항(52)을 더 포함할 수 있다. 이때, 전류원(56)은 제1 전류원(56a) 및 제2 전류원(56b)으로 이루어질 수 있다. 제1 전류원(56a)은 충전용 스위치(55a)에 연결되어 전압전원단으로 부터 충방전 커패시터(53)의 충전용 전원을 공급할 수 있다. 제2 전류원(56b)은 방전용 스위치(55b)에 연결되어 접지단으로 전류를 빼낼 수 있다. 예컨대, 도 2를 참조하면, 타이머(54), 충방전 커패시터(53) 및 제1 및 제2 전류원(56a, 56b)을 이용하여 사다리꼴 파형 신호를 생성하는 DAC(50)를 구현할 수 있다.
한편, 피드백 저항(52)은 피드백 스위치(51)에 연결된다. 피드백 저항(52)은 피드백 스위치(51)와 함께 충방전 커패시터(53)에서 생성된 사다리꼴 파형 신호를 합산 노드(노드 N)으로 피드백하는 역할을 한다. 이때, 피드백 저항(52)은 피드백 스위치(51)의 턴-온 시 충방전 커패시터(53)에서 생성된 사다리꼴 파형 전압을 사다리꼴 파형 전류신호로 변환하여 합산 노드(노드 N)로 피드백시킨다. 합산 노드(노드 N)에서는 입력저항(15)을 통해 적분기(10), 구체적으로 증폭기(11)로 입력되는 입력신호 AIN 과 피드백 저항(52)을 통한 피드백 신호 IDAC 가 합산되고, 적분기(10), 구체적으로 증폭기(11)로 입력된다.
도 2 및 도 3a를 참조하여 또 하나의 예를 살펴보면, 충방전 커패시터(53)에서 생성되는 사다리꼴 파형 전압은 충전전압 상승하는 제1 구간, 충전상태가 유지되는 제2 구간 및 충전전압이 방전하는 제3 구간을 포함하고 있다. 즉, 제1 구간은 방전용 스위치(55b)의 오프 및 충전용 스위치(55a)의 온 동작 시 형성되며, 충방전 커패시터(53)의 충전전압이 상승한다. 제2 구간은 방전용 스위치(55b)의 오프 및 충전용 스위치(55a)의 오프 동작 시 형성되며, 충방전 커패시터(53)의 충전상태가 유지된다. 제3 구간은 충전용 스위치(55a)의 오프 및 방전용 스위치(55b)의 온 동작 시 형성되며, 충방전 커패시터(53)의 충전전압이 방전되며 하강한다.
도 2 및 도 3a를 참조하면, 예컨대, 도 3a의 사다리꼴 펄스 파형 중 오르막 부분은 도 2의 충전용 스위치(55a)가 온(ON)되는 경우이며, 내리막 부분은 방전용 스위치(55b)가 온(ON)되는 부분이다. 이때, 사다리꼴 펄스 파형의 크기가 유지되는 부분의 경우는 충전용 및 방전용 스위치(55a, 55b)가 모두 오프(OFF)된 경우이다. 오르막과 내리막, 그리고 유지되는 부분은 모두 타이머(54) 저장된 시간만큼 이뤄지게 된다. 도 3a에서 해칭된 구간은 클럭 지터(clock jitter)에 의해 바뀌는 궤환신호의 양을 나타낸다.
도 3b에 도시된 비교예와 비교해보면, 도 3b에서 SC-DAC는 종래의 스위치드 충방전 커패시터(53)를 적용한 시그마-델타 변조기의 경우 디지털-아날로그 컨버터(DAC)의 피드백 출력신호를 나타내고, 도 3b에서 I-DAC는 종래의 일반적인 RZ(return-to-zero) DAC 방식의 시그마-델타 변조기의 경우 RZ DAC의 피드백 출력신호를 나타내고 있다. 도 3b의 I-DAC 그래프의 경우 클럭 지터에 의해 궤환되는 양이 많이 바뀌는 문제가 있고, 이를 개선하기 위한 도 3b의 SC-DAC 그래프의 경우에 스위치, 충방전 커패시터(53), 저항에 의한 시정수 커브를 이용하여 합산 노드로 궤환되는 양이 클럭지 터의 영향을 덜 받는 장점이 있으나, 도 3b의 SC-DAC의 경우 적분기(10)에 사용되는 연산증폭기가 신호의 피크 부분을 처리하기 위해 높은 슬루율(slew-rate)과 넓은 대역폭 등의 성능을 필요하게 되므로, 결국 연산증폭기에서 소모되는 전류가 증가하고 소비전력을 증가시키는 원인이 된다.
반면에, 도 3a의 본 발명의 실시예에 따른 사다리꼴 신호 파형은 적분기(10), 예컨대 적분기(10)를 구성하는 연산 증폭기(11)에 무리를 주는 피크 파형이 발생하지 않는다. 또한, 본 발명의 실시예에 따른 사다리꼴 신호 파형은 적분기(10), 예컨대 적분기(10)를 구성하는 연산 증폭기(11)의 슬루율 및 대역폭에 대한 요구가 줄어든다. 이에 따라, 소비전력을 절감할 수 있는 효과가 있다.
다음으로, 본 발명의 또 하나의 모습에 따른 연속시간 시그마-델타 변조 방법을 다음의 도면들을 참조하여 구체적으로 살펴본다. 이때, 전술한 실시예에 따른 연속시간 시그마-델타 변조기들 및 도 1 내지 3a가 참조될 것이고, 그에 따라 중복되는 설명들은 생략될 수 있다.
도 4는 본 발명의 다른 하나의 실시예에 따른 연속시간 시그마-델타 변조 방법을 개략적으로 나타낸 흐름도이다.
도 4를 참조하면, 하나의 예에 따른 연속시간 시그마-델타 변조 방법은 적분 단계(S100), 디지털 출력 단계(S200) 및 디지털-아날로그 변환 및 피드백 단계(S300)를 포함한다.
구체적으로, 도 4를 참조하면, 적분 단계(S100)에서는 적분기(10)에서 신호를 입력받아 적분한다. 예컨대, 도 2를 참조하면, 적분 단계(S100)에서, 적분기(10), 구체적으로 예를 들면, 적분기(10)를 구성하는 연산 증폭기(11)는 입력저항(15)을 통해 입력되는 입력신호 AIN 와, 디지털-아날로그 변환 및 피드백 단계(S300)에서 피드백된 피드백 신호 IDAC 가 합산 노드(노드 N)에서 합산된 합산 신호를 입력받고, 입력된 합산 신호를 적분한다.
다음으로, 도 4를 참조하면, 디지털 출력 단계(S200)에서는 적분기(10)의 출력을 양자화하여 디지털 출력한다. 예컨대, 디지털 출력 단계(S200)에서는, 도 2의 양자화기(30), 예를 들면 비교기에서 적분 단계(S100)에서 출력되는 적분기(10)의 출력을 받아 기준신호와 비교하여 로우(low)와 하이(high)로 양자화된 디지털신호를 출력할 수 있다.
계속하여, 도 4를 참조하면, 디지털-아날로그 변환 및 피드백 단계(S300)에서는 타이머(54)를 사용하여 디지털 출력을 받아 미리 설정된 타이밍에 따라 충방전 커패시터(53)를 충방전시켜 사다리꼴 파형을 생성하며 디지털-아날로그 변환시킨다. 이때, 디지털 출력에 따라 아날로그 사다리꼴 파형을 출력시켜 적분기(10)로 입력되는 신호에 합쳐지도록 피드백한다. 예컨대, 도 2를 참조하면, 디지털-아날로그 변환 및 피드백 단계(S300)에서, 디지털-아날로그 컨버터(DAC)(50)의 타이머(54)가 디지털 출력 단계(S200)의 출력, 즉 도 2의 양자화기(30)의 디지털 출력을 받아 미리 설정된 타이밍에 따라 충방전 커패시터(53)를 충방전시켜 사다리꼴 파형을 생성하도록 하여 디지털 출력신호를 아날로그신호로 변화시킬 수 있다. 이에 따라, 디지털-아날로그 변환 및 피드백 단계(S300)에서, 디지털 출력 단계(S200)의 디지털 출력에 따라, 도 2의 DAC(50)는 타이머(54)를 이용하여 디지털-아날로그 변환된 사다리꼴 파형을 출력시켜 피드백할 수 있다.
예컨대, 하나의 예에 따르면, 디지털-아날로그 변환 및 피드백 단계(S300) 중 디지털-아날로그 변환시키는 단계에서, 타이머(54)는 양자화기(30)의 디지털 출력의 적어도 하이 구간에서 충방전 커패시터(53)를 충전 및 방전시켜 사다리꼴 파형 전압이 생성되도록 제어할 수 있다.
이때, 도시되지 않았으나, 하나의 예에서, 디지털-아날로그 변환 및 피드백 단계(S300)는 사다리꼴 파형 전압 생성 단계 및 피드백 단계를 포함할 수 있다. 사다리꼴 파형 전압 생성 단계에서는 타이머(54)를 사용하여 디지털 출력을 받아 미리 설정된 타이밍에 따라 충방전 커패시터(53)를 충방전시켜 충방전 커패시터(53)에서 사다리꼴 파형 전압을 생성한다.
다음으로, 피드백 단계에서는 디지털 출력에 따라 온-오프 동작하는 피드백 스위치(51)의 온 동작 시 충방전 커패시터(53)에서 생성되는 사다리꼴 파형 전압을 피드백 스위치(51)에 연결된 피드백 저항(52)에서 사다리꼴 파형 전류신호로 변환하여 합산 노드에서 적분기(10)로 입력되는 신호에 합쳐지도록 피드백시킨다. 도 2를 참조하면, 피드백 단계에서 피드백 저항(52)을 통한 피드백 신호 IDAC 가 피드백되어 적분 단계(S100)에서 입력저항(15)을 통해 입력되는 입력신호 AIN 와 합산 노드(노드 N)에서 합산되고, 합산 신호는 피드백된 적분 단계(S100)에서 적분기(10), 구체적으로 증폭기(11)로 입력되어 적분되게 된다. 예컨대, 피드백 단계에서, 도 2를 참조하면, DAC(50)의 충방전 커패시터(53)는 피드백 스위치(51)와 접지단 사이에 연결되며 타이머(54)의 타이밍 제어에 따라 충방전되며 사다리꼴 파형 전압을 생성할 수 있다.
예컨대, 직접 도시되지 않았으나, 도 2를 참조하여 살펴보면, 또 하나의 예에서, 사다리꼴 파형 전압 생성 단계는 커패시터 충전 개시 단계 및 커패시터 방전 개시 단계를 포함할 수 있다. 커패시터 충전 개시 단계에서는 타이머(54)의 타이밍 제어에 따른 충전용 스위치(55a)의 온 동작 시 전압전원단의 전원을 공급하여 충방전 커패시터(53)의 충전을 개시한다. 커패시터 방전 개시 단계에서는 타이머(54)의 타이밍 제어에 따라 충방전 커패시터(53)와 병렬 연결된 방전용 스위치(55b)의 온 동작 시 충방전 커패시터(53)의 충전전압 방전을 개시한다.
게다가, 도 2 및 3a를 참조하여 살펴보면, 이때, 사다리꼴 파형 전압은 충전전압 상승하는 제1 구간, 충전상태가 유지되는 제2 구간 및 충전전압이 방전하는 제3 구간을 포함할 수 있다. 즉, 제1 구간은 방전용 스위치(55b)의 오프 및 충전용 스위치(55a)의 온 동작 시 형성되며, 충방전 커패시터(53)의 충전전압이 상승한다. 제2 구간은 방전용 스위치(55b)의 오프 및 충전용 스위치(55a)의 오프 동작 시 형성되며, 충방전 커패시터(53)의 충전상태가 유지된다. 제3 구간은 충전용 스위치(55a)의 오프 및 방전용 스위치(55b)의 온 동작 시 형성되며, 충방전 커패시터(53)의 충전전압이 방전되며 하강한다.
이상에서, 전술한 실시예 및 첨부된 도면들은 본 발명의 범주를 제한하는 것이 아니라 본 발명에 대한 당해 기술분야에서 통상의 지식을 가진 자의 이해를 돕기 위해 예시적으로 설명된 것이다. 또한, 전술한 구성들의 다양한 조합에 따른 실시예들이 앞선 구체적인 설명들로부터 당업자에게 자명하게 구현될 수 있다. 따라서, 본 발명의 다양한 실시예는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있고, 본 발명의 범위는 특허청구범위에 기재된 발명에 따라 해석되어야 하며, 당해 기술분야에서 통상의 지식을 가진 자에 의한 다양한 변경, 대안, 균등물들을 포함하고 있다.
10 : 적분기 11 : 증폭기 또는 연산 증폭기
13 : 적분 커패시터 15 : 입력저항
30 : 양자화기 또는 비교기 50 : DAC
51 : 피드백 스위치 52 : 피드백 저항
53 : 커패시터 54 : 타이머
55 : 충방전 스위치 55a : 충전용 스위치
55b : 방전용 스위치 56 : 전류원
56a : 제1 전류원 56b : 제2 전류원

Claims (13)

  1. 신호를 입력받아 적분하는 적분기;
    상기 적분기의 출력을 양자화하여 디지털 출력하는 양자화기; 및
    상기 양자화기의 디지털 출력을 받아 미리 설정된 타이밍에 따라 충방전 커패시터를 충방전시켜 사다리꼴 파형을 생성하도록 하는 타이머를 포함하고, 상기 타이머를 이용하여 상기 양자화기의 디지털 출력에 따라 디지털-아날로그 변환된 상기 사다리꼴 파형을 출력시켜 상기 적분기로 입력되는 신호에 합쳐지도록 피드백하는 디지털-아날로그 컨버터(DAC);을 포함하는 연속시간 시그마-델타 변조기.
  2. 청구항 1에 있어서,
    상기 DAC는:
    상기 양자화기의 디지털 출력에 따라 온-오프 동작하며 온 동작 시 상기 충방전 커패시터에서 생성되는 사다리꼴 파형 신호를 피드백하는 피드백 스위치;
    상기 타이머의 타이밍 제어에 따라 온-오프 동작하며 상기 충방전 커패시터를 충전시키는 충전용 스위치; 및
    상기 충방전 커패시터와 병렬 연결되고, 상기 타이머의 타이밍 제어에 따라 온-오프 동작하며 상기 충방전 커패시터에 충전된 전압을 방전시키는 방전용 스위치;를 더 포함하고,
    상기 DAC의 상기 커패시터는 상기 피드백 스위치와 접지단 사이에 연결되며 상기 타이머의 타이밍 제어에 따른 상기 충전용 및 방전용 스위치의 스위칭에 따라 충방전되며 상기 사다리꼴 파형 신호를 생성하는 것을 특징으로 하는 연속시간 시그마-델타 변조기.
  3. 청구항 2에 있어서,
    상기 DAC는:
    상기 충전용 스위치에 연결되어 전원전압단으로 부터 상기 충방전 커패시터의 충전용 전원을 공급하는 제1 전류원;
    상기 방전용 스위치에 연결되어 접지단으로 전류를 빼내는 제2 전류원; 및
    상기 피드백 스위치에 연결되며 상기 충방전 커패시터에서 생성되는 사다리꼴 파형 전압을 사다리꼴 파형 전류신호로 변환하여 합산 노드에서 상기 적분기로 입력되는 신호에 합쳐지도록 피드백시키는 피드백 저항;을 더 포함하는 것을 특징으로 하는 연속시간 시그마-델타 변조기.
  4. 청구항 3에 있어서,
    상기 사다리꼴 파형 전압은:
    상기 방전용 스위치의 오프 및 상기 충전용 스위치의 온 동작 시 상기 충방전 커패시터의 충전전압이 상승하는 제1 구간;
    상기 방전용 스위치의 오프 및 상기 충전용 스위치의 오프 동작 시 상기 충방전 커패시터의 충전상태가 유지되는 제2 구간; 및
    상기 충전용 스위치의 오프 및 상기 방전용 스위치의 온 동작 시 상기 충방전 커패시터의 충전전압이 방전되며 하강하는 제3 구간;을 포함하는 것을 특징으로 하는 연속시간 시그마-델타 변조기.
  5. 청구항 1 내지 4 중의 어느 하나에 있어서,
    상기 타이머는 상기 양자화기의 디지털 출력의 적어도 하이 구간에 상기 충방전 커패시터를 충전 및 방전시켜 상기 사다리꼴 파형 전압이 생성되도록 제어하는 것을 특징으로 하는 연속시간 시그마-델타 변조기.
  6. 청구항 1 내지 4 중의 어느 하나에 있어서,
    상기 적분기는:
    입력신호와 상기 피드백된 신호가 합산 노드에서 합산된 합산 신호를 반전입력단으로 입력받는 증폭기; 및
    상기 증폭기의 출력과 상기 반전입력단 사이의 궤환 경로 상의 적분 커패시터;를 포함하는 것을 특징으로 하는 연속시간 시그마-델타 변조기.
  7. 청구항 6에 있어서,
    상기 양자화기는 상기 적분기의 출력을 입력받아 기준신호와 비교하여 디지털 출력하는 비교기로 이루어진 것을 특징으로 하는 연속시간 시그마-델타 변조기.
  8. 청구항 1 내지 4 중의 어느 하나에 있어서,
    다수의 상기 연속시간 시그마-델타 변조기가 직렬 연결되어 다차 구조를 형성하는 것을 특징으로 하는 연속시간 시그마-델타 변조기.
  9. 적분기에서 신호를 입력받아 적분하는 단계;
    상기 적분기의 출력을 양자화하여 디지털 출력하는 단계; 및
    타이머를 사용하여 상기 디지털 출력을 받아 미리 설정된 타이밍에 따라 충방전 커패시터를 충방전시켜 사다리꼴 파형을 생성하며 디지털-아날로그 변환시키고, 상기 디지털 출력에 따라 아날로그 사다리꼴 파형을 출력시켜 상기 적분기로 입력되는 신호에 합쳐지도록 피드백하는 단계;를 포함하는 연속시간 시그마-델타 변조 방법.
  10. 청구항 9에 있어서,
    상기 디지털-아날로그 변환시키고 피드백하는 단계는:
    상기 타이머를 사용하여 상기 디지털 출력을 받아 미리 설정된 타이밍에 따라 상기 충방전 커패시터를 충방전시켜 상기 커패시터에서 사다리꼴 파형 전압을 생성하는 단계; 및
    상기 디지털 출력에 따라 온-오프 동작하는 피드백 스위치의 온 동작 시 상기 충방전 커패시터에서 생성되는 상기 사다리꼴 파형 전압을 상기 피드백 스위치에 연결된 피드백 저항에서 사다리꼴 파형 전류신호로 변환하여 합산 노드에서 상기 적분기로 입력되는 신호에 합쳐지도록 피드백시키는 단계;를 포함하는 것을 특징으로 하는 연속시간 시그마-델타 변조 방법.
  11. 청구항 10에 있어서,
    상기 사다리꼴 파형 전압을 생성하는 단계는:
    상기 타이머의 타이밍 제어에 따른 충전용 스위치의 온 동작 시 전압전원단의 전원을 공급하여 상기 충방전 커패시터의 충전을 개시하는 단계; 및
    상기 타이머의 타이밍 제어에 따라 상기 충방전 커패시터와 병렬 연결된 방전용 스위치의 온 동작 시 상기 충방전 커패시터의 충전전압 방전을 개시하는 단계;를 포함하는 것을 특징으로 하는 연속시간 시그마-델타 변조 방법.
  12. 청구항 11에 있어서,
    상기 사다리꼴 파형 전압은:
    상기 방전용 스위치의 오프 및 상기 충전용 스위치의 온 동작 시 상기 충방전 커패시터의 충전전압이 상승하는 제1 구간;
    상기 방전용 스위치의 오프 및 상기 충전용 스위치의 오프 동작 시 상기 충방전 커패시터의 충전상태가 유지되는 제2 구간; 및
    상기 충전용 스위치의 오프 및 상기 방전용 스위치의 온 동작 시 상기 충방전 커패시터의 충전전압이 방전되며 하강하는 제3 구간;을 포함하는 것을 특징으로 하는 연속시간 시그마-델타 변조 방법.
  13. 청구항 9 내지 12 중의 어느 하나에 있어서,
    상기 디지털-아날로그 변환시키는 단계에서, 상기 타이머는 상기 양자화기의 디지털 출력의 적어도 하이 구간에서 상기 충방전 커패시터를 충전 및 방전시켜 상기 사다리꼴 파형 전압이 생성되도록 제어하는 것을 특징으로 하는 연속시간 시그마-델타 변조 방법.
KR1020130069651A 2013-06-18 2013-06-18 연속시간 시그마-델타 변조기 및 연속시간 시그마-델타 변조 방법 KR20140146835A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130069651A KR20140146835A (ko) 2013-06-18 2013-06-18 연속시간 시그마-델타 변조기 및 연속시간 시그마-델타 변조 방법
US14/307,178 US20140368367A1 (en) 2013-06-18 2014-06-17 Continuous-time sigma-delta modulator and continuous-time sigma-delta modulating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130069651A KR20140146835A (ko) 2013-06-18 2013-06-18 연속시간 시그마-델타 변조기 및 연속시간 시그마-델타 변조 방법

Publications (1)

Publication Number Publication Date
KR20140146835A true KR20140146835A (ko) 2014-12-29

Family

ID=52018771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130069651A KR20140146835A (ko) 2013-06-18 2013-06-18 연속시간 시그마-델타 변조기 및 연속시간 시그마-델타 변조 방법

Country Status (2)

Country Link
US (1) US20140368367A1 (ko)
KR (1) KR20140146835A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102000405B1 (ko) * 2018-11-12 2019-07-15 한양대학교 산학협력단 스위치드 저항 피드백을 이용하는 시그마 델타 모듈레이터 및 이의 구동 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017017467A (ja) * 2015-06-30 2017-01-19 株式会社東芝 積分器、ａｄ変換器、及び放射線検出装置
US10862503B2 (en) 2018-12-10 2020-12-08 Stmicroelectronics International N.V. Clock jitter measurement using signal-to-noise ratio degradation in a continuous time delta-sigma modulator

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930624B2 (en) * 2003-10-31 2005-08-16 Texas Instruments Incorporated Continuous time fourth order delta sigma analog-to-digital converter
KR100804645B1 (ko) * 2006-11-07 2008-02-20 삼성전자주식회사 자체 차단형 전류모드 디지털/아날로그 변환기를 가지는연속시간 델타 시그마 변조기
US8018365B1 (en) * 2010-03-14 2011-09-13 Mediatek Inc. Continuous-time delta-sigma ADC with compact structure
WO2012073117A1 (en) * 2010-12-03 2012-06-07 Marvell World Trade Ltd. A continuous time sigma-delta adc with embedded low-pass filter
US8519873B2 (en) * 2011-09-09 2013-08-27 Texas Instruments Incorporated Correcting for non-linearities in a continuous-time sigma-delta modulator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102000405B1 (ko) * 2018-11-12 2019-07-15 한양대학교 산학협력단 스위치드 저항 피드백을 이용하는 시그마 델타 모듈레이터 및 이의 구동 방법

Also Published As

Publication number Publication date
US20140368367A1 (en) 2014-12-18

Similar Documents

Publication Publication Date Title
JP4116005B2 (ja) デルタシグマ変調器およびそれを用いたスイッチング増幅回路
EP1834407B1 (en) Digital to analogue conversion
JP3143567B2 (ja) デルタシグマ変調器
US7683815B2 (en) Cross-coupled switched capacitor circuit with a plurality of branches
US8004259B2 (en) Digital control of power converters
US7298308B1 (en) Delta-sigma modulator having predictive-controlled power consumption
JP2010526496A (ja) 積分回路への直接出力接続のある内部安定器経路を持つデルタシグマ変調を使用した信号処理システム
JP2008252520A (ja) ディザ回路及びディザ回路を備えたアナログデジタル変換器
US20080198050A1 (en) Delta-sigma modulator and da converter apparatus including delta-sigma modulator changing order of filter
KR20090109454A (ko) 연속시간 델타-시그마 변조기
JP2012165169A (ja) Ａ／ｄ変換器及び半導体装置
US8797200B2 (en) Delta-sigma analog-to-digital converter and method for operating same
US20080048628A1 (en) Voltage converter and a method of using the same
JP3917666B2 (ja) 低電力デルタ・シグマ変換器
JP4755558B2 (ja) Ａｄ変換器およびデルタシグマａｄ変換器
KR20140146835A (ko) 연속시간 시그마-델타 변조기 및 연속시간 시그마-델타 변조 방법
JP2007049232A (ja) スイッチ制御回路、δς変調回路、及びδς変調型ａｄコンバータ
KR20100052110A (ko) 액티브 필터 및 이를 포함하는 델타-시그마 변조기
US8643528B1 (en) Analog-to-digital converter
US10560114B2 (en) Analog to digital converters with oversampling
CN110870206B (zh) 电流积分方法和电路
KR101200153B1 (ko) 한 주기의 전체시간 동안 충/방전하는 연속시간 시그마-델타 변조기
KR100828271B1 (ko) 스위치 제어 회로, δ∑ 변조 회로, 및 δ∑ 변조형 ａｄ컨버터
KR101807990B1 (ko) 외부 클록에 관계없이 우수한 성능을 실현하는 디지털 아날로그 컨버터 및 이를 제어하는 방법
Cho et al. Design and measurement of 500-MS/s ΣΔ modulator with half-delayed return-to-zero feedback DAC

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application