CN110870206B - 电流积分方法和电路 - Google Patents
电流积分方法和电路 Download PDFInfo
- Publication number
- CN110870206B CN110870206B CN201880045533.8A CN201880045533A CN110870206B CN 110870206 B CN110870206 B CN 110870206B CN 201880045533 A CN201880045533 A CN 201880045533A CN 110870206 B CN110870206 B CN 110870206B
- Authority
- CN
- China
- Prior art keywords
- dac
- feedback
- digital
- analog converter
- int
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/86—Digital/analogue converters with intermediate conversion to frequency of pulses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
使用运算跨导放大器和积分电容器的并联连接,将输入电流(Iin)转换为输出积分电压(Vout_int)。经由产生反馈脉冲的数模转换器通过反馈回路使所述积分电容器反复放电来降低所述输出积分电压,其中,反馈时钟周期(Tclk_DAC)用于定义反馈脉冲的连续上升沿之间的时间间隔。在相隔多个反馈时钟周期(Tclk_DAC)之后,在扩展的反馈时钟周期(T*)期间执行采样。
Description
技术领域
本公开涉及电流积分。
背景技术
积分电路是delta-sigma模数转换器中常用的电路块。Delta-sigma调制将模拟电压转换成脉冲频率。特定类型的Delta-Sigma转换器由两个转换级组成,其中,在粗略电压转换之后,残余电压被采样并由第二转换器级转换为数字信号。
图6a描绘了电流积分配置的一般示意图。图6b是对应的时序图,其示出了指向右侧的时间线上相关信号和量随时间的变化。由“clk”表示的信号是提供电路中使用的最小时间单位的时钟信号。由“sample”表示的信号仅在采样时间期间为高电平,在本示例中,该采样时间等于时钟周期。由“clkDAC”表示的信号源自“clk”,并且是提供给反馈DAC的时钟信号,以基于先前的比较器判定来产生同步反馈电压“Vout_fb”。“Iin”是输入电流,在图6b的示例中输入电流假定是恒定的。如图6a所示,“Vout_int”是输出积分电压。
输入电流Iin在积分电容器Cint上被积分,从而导致不断增加的输出积分电压Vout_int:
输出积分电压Vout_int最终将饱和,并通过反馈回路保持在允许的范围内。脉冲反馈受数模转换器(DAC)的影响,该数模转换器可以是开关电容器数模转换器或开关电流源数模转换器。当先前的比较器判定为逻辑零时,DAC在反馈时钟周期Tclk_DAC期间从积分电容器Cint移除电荷包(charge packages),以针对最大输入电流Imax保持|Vout_int|<Imax·Tclk_DAC。由于反馈时钟信号clkDAC的脉冲特性,需要在一个反馈时钟周期Tclk_DAC内进行稳定。这会影响输出噪声并显著增加功耗。
总输出噪声Vnoise_out,rms计算如下。运算跨导放大器(OTA)的输入(称为噪声)施加在电压域的正输入端(图6a中的Vin +)。因此该输入没有被积分,而是被逆反馈因子β-1=1+(Cp/Cint)放大:
为了获得采样后的总输出噪声,必须在整个频谱上对Vnoise_out进行积分:
假定恒定白噪声Vin=kn/gm,其中,gm为跨导且kn为噪声常数,则得出:
因此,输出噪声与跨导gm无关,因而与功耗无关。其原因是较小的跨导gm使噪声增加,但同时使增益带宽积GBW减小,从而产生较高的噪声滤波。到目前为止,假定GBW值是不相关的,能够以稳定速度为代价任意减小计算,即功耗。然而,通常存在与反馈时钟周期Tclk_DAC相关联的稳定需求:
对Ceq求解方程式(2)并将由此获得的表达式代入方程式(1)中,则得出:
由于反馈DAC的脉冲特性,稳定时间与DAC时钟周期相关。使用非脉冲连续反馈电流会减轻稳定约束。然而,这并不提供基于DAC的反馈中存在的固有的模数转换。
替代地,能够在DAC之后使用平滑滤波器,但这会导致高阶反馈路径的不稳定性。此外,反馈电流与DAC脉冲没有一一对应关系,这是因为在输出采样之前和之后不知道有多少电流直接来自反馈脉冲。
发明内容
本发明的目的是在电流积分中节省功率。
此目的是通过分别根据权利要求1和8所述的电流积分方法以及分别根据权利要求9和14所述的电流积分电路来实现的。变体和实施例源自从属权利要求。
除非另有说明,否则上述定义也适用于以下描述。
在本发明的一个方面,提供了电流积分方法,其包括:使用运算跨导放大器(OTA)和积分电容器的并联连接将输入电流转换为输出积分电压;经由产生反馈脉冲的数模转换器(DAC)通过反馈回路使积分电容器反复放电来降低输出积分电压,其中,反馈时钟周期用于定义反馈脉冲的连续上升沿之间的时间间隔;以及在相隔多个反馈时钟周期之后,在扩展的反馈时钟周期期间进行采样。特别地,扩展的反馈时钟周期可以是反馈时钟周期的两倍长。
在该方法的变体中,在采样期间降低运算跨导放大器的增益带宽积(GBW)。
在该方法的另外的变体中,在采样之前对输出积分电压执行范围检查。范围检查基于采样前发生的反馈脉冲数。
在该方法的另外的变体中,应用开关电容器数模转换器或者开关电流源数模转换器。
在该方法的另外的变体中,在由数模转换器产生的反馈脉冲之间产生另外的反馈脉冲。为此,在反馈回路中应用另外的数模转换器。
在本发明的另外的方面,电流积分方法包括:使用运算跨导放大器和积分电容器的并联连接,将输入电流转换为输出积分电压;经由产生反馈脉冲的数模转换器通过反馈回路使积分电容器反复放电来降低输出积分电压;对运算跨导放大器施加电功率;以及仅在采样时间期间针对采样提高施加的电功率。
在本发明的另外的方面,提供了一种用于电流积分的电路,该电路包括:积分电容器、运算跨导放大器和反馈回路的并联连接,其中,运算跨导放大器被配置成将输入电流转换为输出积分电压;反馈回路中的数模转换器,该数模转换器被配置成产生触发积分电容器放电的反馈脉冲,其中反馈时钟定义用于限定反馈脉冲的连续上升沿之间的时间间隔;以及控制器,该控制器被配置成在相隔多个反馈时钟周期之后提供扩展的反馈时钟周期。
在电路的实施例中,控制器被配置成在采样之前对输出积分电压进行范围检查,该范围检查基于采样之前的多个反馈脉冲。
在电路的另外的实施例中,数模转换器是开关电容器数模转换器或者开关电流源数模转换器。
电路的另外的实施例在反馈回路中包括另外的数模转换器,控制器被配置成使数模转换器和该另外的数模转换器交替运行。
在本发明的另外的方面,电路包括:积分电容器、运算跨导放大器和反馈回路的并联连接,其中,该运算跨导放大器被配置成将输入电流转换为输出积分电压;反馈回路中的数模转换器,该数模转换器被配置成产生触发积分电容器放电的反馈脉冲;用于该运算跨导放大器电功率的电源;以及控制器,该控制器被配置成仅在采样时间期间提高施加的功率。
例如,上述方法能够通过电流积分电路的相应实施例之一来实现。
附图说明
下面结合附图更详细地描述该方法和电路的示例。
图1示出了未调制运行、采样时间调制和功率调制的时序图。
图2示出了采样时间调制的时序图。
图3示出了OTA的GBW降低的电路图。
图4示出了电路的实施例。
图5示出了根据图4的实施例的时序图。
图6示出了具有反馈的电流积分器的电路图和相应的时序图。
具体实施方式
根据本发明的一个方面,根据输入电流电平,在最后一个循环期间恰好在采样之前使Tclk_DAC加倍。由于OTA的噪声没有被积分,因此只有采样时间期间的瞬时噪声是相关的。其余积分时间期间的OTA噪声功率是无关的。对于低于输入电流一半范围的输入水平,反馈脉冲的频率小于时钟频率(在图1b的示例中,由“Vout_fb”表示的脉冲的频率是时钟信号“clk”频率的一半)。
当通过增加反馈时钟周期Tclk_DAC使OTA稳定更长时间时,对于相同的输出噪声需要更小的跨导gm,因此,需要更少的功率。然而,反馈时钟周期Tclk_DAC与使输出积分电压Vout_int保持在所需电压范围内所需的反馈脉冲频率有关。
因此,能够在主积分时间内将OTA的速度设置得较高,但如果最后一个循环内的信号范围低于一半范围,则能够在该循环期间恰好在采样时间之前,将速度设置得较低,以进行较高的噪声滤波。最后一个条件很重要,因为最后的DAC时钟循环必须加倍,从而允许仅发生一个反馈脉冲。
因此,在高SNR(信噪比)最重要的低信号范围内,实现低噪声性能。对于较大的输入范围,DAC的噪声占主导地位,使得较高的OTA噪声不明显。将最后一个循环的DAC周期增加N倍,会将可用的稳定时间增加N,从而对于相同的输出噪声节省N倍的功率(假定功率与gm成正比,对于接近弱反转的OTA输入晶体管是这种情况)。
图1a描绘了常规运行的时序图,其示出了在指向右侧的时间线上相关信号、量和参数随时间的变化。由“clk”表示的信号是提供时钟周期Tclk的时钟信号,该时钟周期是电路中使用的最小时间单位。由“sample”表示的信号仅在采样时间期间为高电平,在本示例中,采样时间等于时钟周期Tclk。由“clkDAC”表示的信号是提供给反馈回路的时钟信号,并且在常规运行期间与信号“clk”相同。因此,在图1a中,反馈时钟周期Tclk_DAC与时钟周期Tclk相同。“Vout_fb”表示图6a中所示的反馈电压。“Iin”是输入电流,在图1a的示例中输入电流假定是恒定的。“Vout_int”是输出积分电压,如图6a的电路图中所示的输出积分电压。“GBW”是OTA的增益带宽积,“gm”是OTA的跨导,“P”是OTA的消耗功率。
图1b描绘了通过采样时间调制来运行的时序图。与根据图1a的常规运行相比,与采样时间Tsample对应的反馈时钟周期Tclk_DAC增加了。在图1b所示的示例中,采样是在扩展的反馈时钟周期T*期间执行的,该扩展的反馈时钟周期是常规反馈时钟周期Tclk_DAC的N倍长(特别地,在图1b的示例中,为两倍)。此外,在采样期间降低了GBW。因此,采样时间增加了,特别地,采样时间被加倍。
在图1b中突出显示的规定时间间隔内,基于紧接在采样前的反馈脉冲数执行范围检查。对于可行性重要的是假设输入电流的时间常数明显低于采样时间。此约束不会导致信号信息丢失,因为总积分时间是反馈时钟周期Tclk_DAC的倍数。
图2中例示了两种不同的情况。在进入采样周期后,当输出积分电压Vout_int刚好低于参考电压Vref(如图6a所示)时,如图2所示,对于一半范围的输入,出现了输出积分电压Vout_int范围的最坏情况,即未触发反馈。这导致了在需要采样时输出积分电压Vout_int的最大可能值,这是因为下一个反馈脉冲延迟了两个时钟周期Tclk。但是,如图2a所示,通过将扩展的反馈时钟周期T*限制为应用到低于一半范围的输入信号,能够避免超过允许的输出范围的风险。
对于超过一半范围的信号,根据图2b,Tclk_DAC与Tclk保持相等,以避免超出范围的情况,这对应于根据图1a的常规运行。由于在这种情况下,DAC噪声通常占主导地位,与常规运行的功耗相比,功耗仍然能够降低到一半。
图1c描绘了通过功率调制的替代运行的时序图。在根据图1c的方法中,反馈时钟周期Tclk_DAC保持恒定,但是在采样期间,电源功率P和跨导gm随着OTA的GBW的降低而增加。这样,大多数时钟循环能够在降低的功率下运行。然而,在最后一个循环中,电源电流的增加会导致电源噪声,从而降低精度。如果在一个芯片上集成具有变化的采样时间的许多并联积分器,则电源电流脉冲可以在主电源线上变平滑。
采样期间的OTA的GBW能够通过实现附加的负载电容来降低,这可以通过根据图3a的电路实现;或者通过在采样期间衰减OTA的输出电流来降低,这可以通过根据图3b的电路实现。还能够通过降低跨导gm来降低GBW,但这不会对噪声产生任何益处。
图3a是针对添加负载电容器的电路图,这能够在OTA中实现。OTA的输入和输出由相应的电压Vin-、Vin+和Vout_OTA表示。图3a还示出了在OTA的负输入(Vin-)与输出(Vout_OTA)之间连接积分电容器Cint。
图3b是减小输出电流的电路图,这能够在OTA中实现。OTA的输入和输出由相应的电压Vin-、Vin+和Vout_OTA表示。图3b还示出了在OTA的负输入(Vin-)和输出(Vout_OTA)之间连接积分电容Cint。
图4是能够应用所描述的方法的设备的电路图。该设备可以是光电流读出电路。光电二极管电流由流控振荡器转换为电压。
在一个完整的积分周期Tint期间,反馈脉冲的总数ncount1+ncount2提供了粗略的模数转换值,该值与通过将电流积分器的输出电压残余值Vresidue数字化而得到的精细转换结果相结合。DAC反馈是通过周期性地向虚地节点放电的预充电电容器实现的。实现了两个等同的开关电容器数模转换器SC DAC1、SC DAC2。默认情况下,第一开关电容器数模转换器SCDAC1始终处于激活状态。在需要两个连续的DAC脉冲的情况下,激活第二开关电容器数模转换器SC DAC2。以此方式,在触发第一开关电容器数模转换器SC DAC1之后,在再次触发第一开关电容器数模转换器SC DAC1之前,提供至少一个时钟周期的时间间隔以用于预充电。根据这一构思,第二开关电容器数模转换器SC DAC2仅在输入电流超过一半范围时被激活。第二开关电容器数模转换器SC DAC2的激活触发了“out_of_range”标志,该标志防止对大输入电流激活双采样时间方案。
图5是包括根据图4所示电路的设备的运行时序图。“Tint”是两个采样事件之间的积分周期。“Vpulse1”和“Vpulse2”是由图4所示的控制器提供的脉冲电压。当信号“out_of_range”为高电平时,出现超出范围的情况。图5示出了在超出范围的情况下触发第一开关电容器数模转换器SC DAC1后,当需要立即连续的反馈脉冲并且没有足够的时间在触发后恢复第一开关电容器数模转换器SC DAC1时,如何使用第二开关电容器数模转换器SC DAC2。在超出范围的情况下,仅在与常规反馈时钟周期Tclk_OTA对应的时间间隔内执行采样(在图5的位置“A”表示);而当不满足这样的条件时(在图5中的位置“B”表示),则增加采样时间。
本发明能够将用于输出残余采样的积分级中消耗的功率降低N倍,特别是降低两倍。
附图标记说明
Cint 积分电容器
clk 时钟信号
clkDAC 反馈时钟信号
DAC 数模转换器
GBW 增益带宽积
gm 跨导
Iin 输入电流
OTA 运算跨导放大器
P 功率
sample 采样信号
SC DAC1 第一开关电容器数模转换器
SC DAC2 第二开关电容器数模转换器
Tclk 时钟周期
Tclk_DAC 反馈时钟周期
T* 扩展的反馈时钟周期
Tsample 采样时间
Vin - OTA的负输入
Vin + OTA的正输入
Vout_fb 反馈电压
Vout_int 输出积分电压
Vout_OTA OTA的输出
Vpulse1 第一脉冲电压
Vpulse2 第二脉冲电压
Vref 参考电压
Vresidue 输出电压残余
Claims (14)
1.一种电流积分方法,包括:
使用运算跨导放大器(OTA)和积分电容器(Cint)的并联连接,将输入电流(Iin)转换为输出积分电压(Vout_int),
经由产生反馈脉冲的数模转换器(DAC、SC DAC1)通过反馈回路使所述积分电容器(Cint)反复放电来降低所述输出积分电压(Vout_int),其中反馈时钟周期(Tclk_DAC)用于定义所述反馈脉冲的连续上升沿之间的时间间隔,以及
在相隔多个反馈时钟周期(Tclk_DAC)之后,在扩展的反馈时钟周期(T*)期间进行采样。
2.根据权利要求1所述的方法,其中
所述扩展的反馈时钟周期(T*)是所述反馈时钟周期(Tclk_DAC)的N倍长。
3.根据权利要求1所述的方法,所述方法还包括:
在采样期间降低所述运算跨导放大器(OTA)的增益带宽积(GBW)。
4.根据权利要求1所述的方法,所述方法还包括:
在采样前对输出积分电压(Vout_int)执行范围检查,所述范围检查基于采样前的多个反馈脉冲。
5.根据权利要求1所述的方法,其中
所述数模转换器(DAC、SC DAC1)是开关电容器数模转换器。
6.根据权利要求1所述的方法,其中
所述数模转换器(DAC)是开关电流源数模转换器。
7.根据权利要求1所述的方法,所述方法还包括:
通过在反馈回路中应用另外的数模转换器(SC DAC2),在由所述数模转换器(SC DAC1)产生的反馈脉冲之间产生另外的反馈脉冲。
8.一种电流积分方法,包括:
使用运算跨导放大器(OTA)和积分电容器(Cint)的并联连接,将输入电流(Iin)转换为输出积分电压(Vout_int),
经由产生反馈脉冲的数模转换器(DAC、SC DAC1)通过反馈回路使所述积分电容器(Cint)反复放电来降低所述输出积分电压(Vout_int),
对所述运算跨导放大器(OTA)施加电功率(P),以及
仅在采样时间(Tsample)期间针对采样提高施加的电功率(P)。
9.一种用于电流积分的电路,包括:
积分电容器(Cint)、运算跨导放大器(OTA)和反馈回路的并联连接,其中,所述运算跨导放大器(OTA)被配置成将输入电流(Iin)转换为输出积分电压(Vout_int),
所述反馈回路中的数模转换器(DAC、SC DAC1),所述数模转换器(DAC、SC DAC1)被配置成产生触发所述积分电容器(Cint)放电的反馈脉冲,其中,反馈时钟周期(Tclk_DAC)用于定义所述反馈脉冲的连续上升沿之间的时间间隔,以及
控制器,所述控制器被配置成在相隔多个反馈时钟周期(Tclk_DAC)之后提供扩展的反馈时钟周期(T*)。
10.根据权利要求9所述的电路,其中:
所述控制器被配置成在采样之前对所述输出积分电压(Vout_int)进行范围检查,所述范围检查基于采样之前的多个反馈脉冲。
11.根据权利要求9所述的电路,其中
所述数模转换器(DAC、SC DAC1)是开关电容器数模转换器。
12.根据权利要求9所述的电路,其中
所述数模转换器(DAC)是开关电流源数模转换器。
13.根据权利要求9所述的电路,所述电路还包括:
反馈回路中的另外的数模转换器(SC DAC2),其中,所述控制器被配置成使所述数模转换器(SC DAC1)和所述另外的数模转换器(SC DAC2)交替运行。
14.一种用于电流积分的电路,包括:
积分电容器(Cint)、运算跨导放大器(OTA)和反馈回路的并联连接,所述运算跨导放大器(OTA)被配置成将输入电流(Iin)转换为输出积分电压(Vout_int),
所述反馈回路中的数模转换器(DAC、SC DAC1),所述数模转换器(DAC、SC DAC1)被配置成产生触发所述积分电容器(Cint)放电的反馈脉冲,
用于所述运算跨导放大器(OTA)的电功率(P)的电源,以及
控制器,所述控制器被配置成仅在采样时间期间提高施加的电功率(P)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP17181215.9 | 2017-07-13 | ||
EP17181215.9A EP3429083B1 (en) | 2017-07-13 | 2017-07-13 | Method and circuit for current integration |
PCT/EP2018/068103 WO2019011749A1 (en) | 2017-07-13 | 2018-07-04 | METHOD AND CIRCUIT FOR CURRENT INTEGRATION |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110870206A CN110870206A (zh) | 2020-03-06 |
CN110870206B true CN110870206B (zh) | 2023-07-04 |
Family
ID=59337562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880045533.8A Active CN110870206B (zh) | 2017-07-13 | 2018-07-04 | 电流积分方法和电路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10951222B2 (zh) |
EP (1) | EP3429083B1 (zh) |
CN (1) | CN110870206B (zh) |
TW (1) | TWI775881B (zh) |
WO (1) | WO2019011749A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3839833A1 (en) * | 2019-12-16 | 2021-06-23 | ams International AG | Neural amplifier, neural network and sensor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6366231B1 (en) * | 2000-04-10 | 2002-04-02 | General Electric Company | Integrate and fold analog-to-digital converter with saturation prevention |
CN103730165A (zh) * | 2012-09-28 | 2014-04-16 | 马克西姆综合产品公司 | 对物理元件进行特定有序的执行的系统和方法 |
CN105556321A (zh) * | 2013-03-12 | 2016-05-04 | 谱瑞科技有限公司 | 电容感测电路和方法 |
CN106027060A (zh) * | 2016-05-20 | 2016-10-12 | 复旦大学 | 一种输入前馈式Delta-Sigma调制器 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4939516B1 (en) * | 1988-06-13 | 1993-10-26 | Crystal Semiconductor Corporation | Chopper stabilized delta-sigma analog-to-digital converter |
US6480128B1 (en) * | 2001-05-25 | 2002-11-12 | Infineon Technologies Ag | High-speed sample-and-hold circuit with gain |
US6744394B2 (en) * | 2002-05-10 | 2004-06-01 | 02Micro International Limited | High precision analog to digital converter |
US6778009B1 (en) * | 2002-10-31 | 2004-08-17 | National Semiconductor Corporation | High gain and wide bandwidth switched capacitor amplifier having a dynamically loaded amplifier output |
US6750796B1 (en) * | 2003-03-27 | 2004-06-15 | National Semiconductor Corporation | Low noise correlated double sampling modulation system |
US6869216B1 (en) * | 2003-03-27 | 2005-03-22 | National Semiconductor Corporation | Digitizing temperature measurement system |
EP2061152B1 (en) * | 2004-05-05 | 2013-07-10 | ST-Ericsson SA | Switched capacitance circuit |
DE102004022572B4 (de) * | 2004-05-07 | 2012-02-16 | Infineon Technologies Ag | Integratorschaltung |
US8305247B2 (en) * | 2004-09-20 | 2012-11-06 | The Trustees Of Columbia University In The City Of New York | Low voltage digital to analog converter, comparator and sigma-delta modulator circuits |
DE102005042710B4 (de) * | 2005-09-09 | 2007-04-26 | Infineon Technologies Ag | Vorrichtung und Verfahren zur spektralen Formung eines Referenztaktsignals |
WO2010119456A2 (en) * | 2009-04-03 | 2010-10-21 | Secretary, Department Of Information Technology (Dit) | Method and apparatus for low power continuous time delta sigma modulation |
US9218883B2 (en) * | 2013-03-15 | 2015-12-22 | West Virginia University | Continuous-time floating gate memory cell programming |
US9197241B2 (en) * | 2013-12-20 | 2015-11-24 | Nokia Technologies Oy | Output power control for RF digital-to-analog converter |
US10027338B2 (en) * | 2016-06-10 | 2018-07-17 | Analog Devices Global | Buffer, and digital to analog converter in combination with a buffer |
US10243578B2 (en) * | 2017-02-23 | 2019-03-26 | Qualcomm Incorporated | Continuous-time delta-sigma ADC with scalable sampling rates and excess loop delay compensation |
US10103744B1 (en) * | 2017-04-12 | 2018-10-16 | Analog Devices Global | Power scaling a continuous-time delta sigma modulator |
-
2017
- 2017-07-13 EP EP17181215.9A patent/EP3429083B1/en active Active
-
2018
- 2018-06-25 TW TW107121705A patent/TWI775881B/zh active
- 2018-07-04 WO PCT/EP2018/068103 patent/WO2019011749A1/en active Application Filing
- 2018-07-04 CN CN201880045533.8A patent/CN110870206B/zh active Active
- 2018-07-04 US US16/629,139 patent/US10951222B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6366231B1 (en) * | 2000-04-10 | 2002-04-02 | General Electric Company | Integrate and fold analog-to-digital converter with saturation prevention |
CN103730165A (zh) * | 2012-09-28 | 2014-04-16 | 马克西姆综合产品公司 | 对物理元件进行特定有序的执行的系统和方法 |
CN105556321A (zh) * | 2013-03-12 | 2016-05-04 | 谱瑞科技有限公司 | 电容感测电路和方法 |
CN106027060A (zh) * | 2016-05-20 | 2016-10-12 | 复旦大学 | 一种输入前馈式Delta-Sigma调制器 |
Non-Patent Citations (1)
Title |
---|
杨银堂等.256MHz采样71dB动态范围连续时间ΣΔADC设计.《西安电子科技大学学报(自然科学版)》.2015,第第42卷卷(第第1期期),第10-15页. * |
Also Published As
Publication number | Publication date |
---|---|
US10951222B2 (en) | 2021-03-16 |
TW201918035A (zh) | 2019-05-01 |
EP3429083A1 (en) | 2019-01-16 |
US20200295774A1 (en) | 2020-09-17 |
TWI775881B (zh) | 2022-09-01 |
CN110870206A (zh) | 2020-03-06 |
WO2019011749A1 (en) | 2019-01-17 |
EP3429083B1 (en) | 2020-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9923574B2 (en) | Analogue-to-digital converter | |
US7652603B2 (en) | ΔΣ-type AD converter, class-D amplifier, and DC-DC converter | |
US7773016B2 (en) | Switching converters controlled via sigma delta modulation | |
US7408494B2 (en) | Continuous-time delta-sigma analog digital converter | |
CN104247272A (zh) | Δς调制器以及δς型a/d变换器 | |
KR100771854B1 (ko) | 전원 전압의 변동을 보상할 수 있는 저 노이즈 직류-직류변환기 | |
JP2008526064A (ja) | デジタル/アナログ変換 | |
US9071259B2 (en) | A/D conversion system | |
CN108696281B (zh) | 功率缩放连续时间δ-σ调制器 | |
US10833699B1 (en) | Resistor based delta sigma multiplying DAC with integrated reconstruction filter | |
CN110870206B (zh) | 电流积分方法和电路 | |
CN110679089B (zh) | 用于sigma-delta调制器的积分电路 | |
US20140368367A1 (en) | Continuous-time sigma-delta modulator and continuous-time sigma-delta modulating method | |
US10763887B2 (en) | Sigma delta analog to digital converter | |
US10263633B2 (en) | Modulators | |
CN109004846B (zh) | 低待机功耗的数字调频电路 | |
US10560114B2 (en) | Analog to digital converters with oversampling | |
US7423566B2 (en) | Sigma-delta modulator using a passive filter | |
KR101466476B1 (ko) | 적응형 전류 조절을 수행하는 델타-시그마 변조기 | |
Miao et al. | ∑ Δ ADC based current mode power supply controller with digital voltage loop | |
KR20200049281A (ko) | 스위치드-커패시터 고속 적분장치 및 방법 | |
JP2018037817A (ja) | アナログデジタル混在回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |