CN111953348B - 积分器和模数转换器 - Google Patents

积分器和模数转换器 Download PDF

Info

Publication number
CN111953348B
CN111953348B CN202010682961.0A CN202010682961A CN111953348B CN 111953348 B CN111953348 B CN 111953348B CN 202010682961 A CN202010682961 A CN 202010682961A CN 111953348 B CN111953348 B CN 111953348B
Authority
CN
China
Prior art keywords
capacitor
integrator
signal
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010682961.0A
Other languages
English (en)
Other versions
CN111953348A (zh
Inventor
黄颖
高笛
李坤
秦晋豫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN202010682961.0A priority Critical patent/CN111953348B/zh
Publication of CN111953348A publication Critical patent/CN111953348A/zh
Priority to TW110123966A priority patent/TWI787891B/zh
Priority to EP21185102.7A priority patent/EP3940959A1/en
Priority to US17/375,803 priority patent/US11611347B2/en
Application granted granted Critical
Publication of CN111953348B publication Critical patent/CN111953348B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
    • H03M1/403—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H03M1/1285—Synchronous circular sampling, i.e. using undersampling of periodic input signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/667—Recirculation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H03M3/496—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/264—An operational amplifier based integrator or transistor based integrator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier

Abstract

公开了一种积分器和模数转换器。通过控制可控开关的导通或关断，以选择性的将输入电容和积分电容接入运算放大器，以控制积分器的工作在不同的工作模式，控制第一失调电容和第二失调电容在一个工作周期中第一相位和第二相位的工作状态。由此，可以消除积分器的失调电压，提高模数转换器的转换效率和转换精度。

Description

积分器和模数转换器
技术领域
本发明涉及电力电子技术领域，尤其涉及一种积分器和模数转换器。
背景技术
随着科学技术的飞速发展，数字信号处理技术越来越广泛的应用在各种科学和日常生活领域。数字系统处理的信号为数字信号，然而自然界中的信号，如温度、压力、速度、声音等这些在工业检测控制和生活中经常见到用到的物理量都是连续变化的模拟信号。为了使数字系统能够对这些的模拟信号进行处理，就需要实现模拟和数字之间的相互转换，模数转换器(ADC)成为模拟系统与数字系统连接的关键部件。
图1是现有技术中Σ-Δ(Sigma-delta)型模数转换器的电路图。Σ-Δ型模数转换器是利用过采样和噪声整形技术，以速度换取精度方式达到很高的模数转换精度，但当精度要求很高时，转换效率较低。
图2是现有技术中逐次逼近(SAR，successive approximation register)型模数转换器的电路图。逐次逼近型模数转换器是将基准信号向下分压以提供快速的转换效率，随着精度的增加，不仅电阻分压网络会变得非常大，所需要的选通开关也是成倍数的增加，而且，基准电压更容易受白噪声和反弹噪声的影响，因此，很难做到高精度转换。
图3是现有技术中结合SAR和Σ-Δ的模数转换器。高位转换通过Σ-Δ型模数转换器实现，低位转换通过SAR型模数转换器实现。同时，由于通过使用寄存器代替了原先的分压网络，使得每增加一位有效位数只需要增加一个比较周期，而不是像逐次逼近型那样需要增加硬件大小，因此更容易实现更好精度。但是这种结构并不能完全消除运算放大器的失调电压，运放放大器的失调电压会直接出现的积分器的差分输出电压中。同时，由于运放的失调电压随温度、电源电压都会有一定的变化，因此，即使系统在常温、典型工作电压下校准了ADC的失调误差，但是ADC的温度特性和电源抑制特性都会因为运放失调的偏移而变差。
发明内容
有鉴于此，本发明的目的在于提供一种积分器和模数转换器，可以消除积分器的失调电压，提高模数转换器的转换效率和转换精度。
第一方面，本发明实施例提供了一种积分器，所述积分器包括：
运算放大器，包括第一输入端，第二输入端，第一输出端和第二输出端；
第一失调电容和第二失调电容，分别耦接至所述第一输入端和所述第二输入端；
一组可控开关、一组输入电容和一组积分电容，所述可控开关受控导通或关断，用于选择性的将所述输入电容和所述积分电容接入所述运算放大器，以控制所述积分器的工作模式；
其中，所述可控开关还用于控制所述第一失调电容和所述第二失调电容在一个工作周期中第一相位和第二相位的工作状态，以消除所述运算放大器的失调电压。
优选地，所述第一失调电容和所述第二失调电容在所述第一相位存储所述失调电压，所述第一失调电容和所述第二失调电容上的电压和所述失调电压在所述第二相位相互抵消，以消除所述运算放大器的失调电压。
优选地，所述工作模式包括归零模式、第一积分模式和第二积分模式。
优选地，当所述积分器工作在归零模式时，所述积分器进行复位。
优选地，当所述积分器工作在归零模式时，所述积分器被配置为采样并输出输入电压信号。
优选地，当所述积分器工作在第一积分模式时，在最后一个工作周期，所述积分器采样参考电压信号输出积分信号，在之前的工作周期，所述积分器采样输入电压信号和参考电压信号输出积分信号。
优选地，当所述积分器工作在第一积分模式时，在最后一个工作周期，所述积分器的输出的积分信号为前一个工作周期积分器的积分信号和第一信号的和，在之前的工作周期，所述积分器的输出的积分信号为前一个工作周期积分器的积分信号、第一信号以及输入电压信号的和，所述第一信号为参考电压信号和第一系数的乘积。
优选地，当所述积分器工作在第二积分模式时，放大所述积分器前一个工作周期的输出电压。
优选地，当所述积分器工作在第二积分模式时，所述积分器被配置为在采样参考电压信号输出积分信号。
优选地，当所述积分器工作在第二积分模式时，所述积分器的输出的积分信号为第一信号和前一个周期积分器的输出的积分信号之和的倍数，所述第一信号为参考电压信号和第一系数的乘积。
优选地，当所述积分器在第一相位接收正的参考电压信号，在第二相位接收负的参考电压信号时，所述第一系数为1；
当所述积分器在第一相位接收负的参考电压信号，在所述第二相位接收正的参考电压信号时，所述第一系数为-1；
当所述积分器在第一相位和第二相位接收零参考信号时，所述第一系数为0。
优选地，所述输入电容包括第一输入电容和第二输入电容，所述积分电容包括第一积分电容、第二积分电容、第三积分电容和第四积分电容，所述第一输入电容、第一积分电容和第二积分电容用于选择性的耦接在所述运算放大器的第一输入端和/或第一输出端，所述第二输入电容、第三积分电容和第四积分电容用于选择性的耦接在所述运算放大器的第二输入端和/或第二输出端；
当所述积分器工作在第二积分模式时，所述第二积分电容与所述第一输入电容分别在前后两个工作周期给所述第一积分电容放电，所述第四积分电容与所述第二输入电容分别在前后两个工作周期给所述第三积分电容放电，以放大所述积分器前一个工作周期的输出电压。
优选地，当所述积分器工作在第二积分模式时，在第一相位，所述第一积分电容、第二积分电容、第三积分电容和第四积分电容保持前一个工作周期的电荷，所述第一输入电容和第二输入电容放电；
在第二相位，所述第一积分电容连接在所述运算放大器的第一输入端和第一输出端之间，所述第三积分电容连接在所述运算放大器的第二输入端和第二输出端之间，所述第二积分电容和所述第四积分电容分别向所述第一积分电容和所述第三积分电容放电，以放大所述运算放大器的输出电压，所述第一输入电容和所述第二输入电容采样所述积分器的输出电压。
优选地，当所述积分器工作在第二积分模式时，在第一相位，所述第一输入电容、第二输入电容、第一积分电容和第三积分电容保持前一个工作周期的电荷，所述第二积分电容和所述第四积分电容进行放电；
在第二相位，所述第一积分电容连接在所述运算放大器的第一输入端和第二输出端之间，所述第三积分电容连接在所述运算放大器的第二输入端和第二输出端之间，所述第一输入电容和所述第二输入电容分别向所述第一积分电容和所述第三积分电容放电，以放大所述运算放大器的输出电压，所述第二积分电容和所述第四积分电容采样所述积分器的输出电压。
优选地，所述输入电容包括第一输入电容、第二输入电容、第三输入电容和第四输入电容，所述第一输入电容和第三输入电容用于选择性的耦接在所述运算放大器的第一输入端，所述第二输入电容和第四输入电容用于选择性的耦接在所述运算放大器的第二输入端；
其中，所述第一输入电容和第二输入电容用于选择性接收输入电压信号或共模电压信号，所述第三输入电容和第四输入电容用于选择性接收参考电压信号或共模电压信号。
第二方面，本发明实施例提供了一种模数转换器，所述模数转换器包括：
积分器，包括运算放大器、一组可控开关和一组电容，所述运算放大器包括第一输入端、第二输入端、第一输出端和第二输出端，通过可控开关选择性的将所述电容接入所述运算放大器；
比较电路，用于接收所述积分器的输出信号；
控制逻辑电路，根据所述比较电路的输出信号，产生与输入电压信号对应的数字信号；
其中，所述可控开关受控导通或关断，以控制所述模数转换器工作于复位模式、Sigma-delta模数转换模式和循环模式转换模式之一。
优选地，所述电容包括第一失调电容和第二失调电容，分别藕接至所述第一输入端和所述第二输入端，所述第一失调电容和所述第二失调电容在第一相位存储所述失调电压，所述第一失调电容和所述第二失调电容上的电压和所述失调电压在第二相位相互抵消，以消除所述运算放大器的失调电压。
优选地，当所述模数转换器工作在复位模式时，所述模数转换器进行复位。
优选地，当所述模数转换器工作在复位模式时，所述积分器被配置为采样并输出输入电压信号。
优选地，当所述模数转换器工作在Sigma-delta模数转换模式时，最后一个工作周期所述积分器采样参考电压信号输出积分信号，在之前的工作周期，所述积分器采样输入电压信号和参考电压信号输出积分信号。
优选地，当所述模数转换器工作在Sigma-delta模数转换模式时，最后一个工作周期所述积分器的输出电压为前一个工作周期积分器的输出电压和第一信号的和，在之前的工作周期，所述积分器的输出电压为前一个工作周期积分器的输出电压、第一信号以及输入电压信号的和，所述第一信号为参考电压信号和第一系数的乘积。
优选地，当所述模数转换器工作在循环模式转换模式时，放大所述积分器前一个工作周期的输出电压。
优选地，当所述模数转换器工作在循环模式转换模式时，所述积分器被配置为在采样参考电压信号输出积分信号。
优选地，当所述模数转换器工作在循环模式转换模式时，所述积分器的输出电压为第一信号和前一个周期积分器的输出电压之和的倍数，所述第一信号为参考电压信号和第一系数的乘积。
优选地，当所述积分器在第一相位接收正的参考电压信号，在第二相位接收负的参考电压信号时，所述第一系数为1；
当所述积分器在第一相位接收负的参考电压信号，在所述第二相位接收正的参考电压信号时，所述第一系数为-1；
当所述积分器在第一相位和第二相位接收零参考信号时，所述第一系数为0。
优选地，根据前一个工作周期第二相位的输出末端时所述比较电路的输出信号，判断当前工作周期中所述积分器在第一相位和第二相位分别接收正参考电压信号或负参考电压信号或零参考信号。
优选地，所述电容包括一组输入电容和一组积分电容，所述输入电容包括第一输入电容和第二输入电容，所述积分电容包括第一积分电容、第二积分电容、第三积分电容和第四积分电容，所述第一输入电容、第一积分电容和第二积分电容用于选择性的耦接在所述运算放大器的第一输入端和/或第一输出端，所述第二输入电容，第三积分电容和第四积分电容，用于选择性的耦接在所述运算放大器的第二输入端和/或第二输出端；
当所述模数转换器工作在循环模式转换模式时，所述第二积分电容与所述第一输入电容分别在前后两个工作周期给第一积分电容放电，所述第四积分电容与所述第二输入电容分别在前后两个工作周期给第三积分电容放电，以放大所述积分器前一个工作周期的输出电压。
优选地，当所述模数转换器工作在循环模式转换模式时，在第一相位，所述第一积分电容、第二积分电容、第三积分电容和所述第四积分电容均保持前一工作周期的电荷，所述第一输入电容和所述第二输入电容放电；
在第二相位，所述第一积分电容连接在所述运算放大器的第一输入端和第一输出端之间，所述第三积分电容连接在所述运算放大器的第二输入端和第二输出端之间，所述第二积分电容和所述第四积分电容分别向所述第一积分电容和所述第三积分电容放电以放大所述运算放大器的输出电压，所述第一输入电容和所述第二输入电容采样所述积分器的输出电压以进行下一工作周期的工作。
优选地，当所述模数转换器工作在循环模式转换模式时，在第一相位，所述第一输入电容、第二输入电容、第一积分电容和第三积分电容均保持前一工作周期的电荷，所述第二积分电容和所述第四积分电容进行放电；
在第二相位，所述第一积分电容连接在所述运算放大器的第一输入端和第二输出端之间，所述第三积分电容连接在所述运算放大器的第二输入端和第二输出端之间，所述第一输入电容和所述第二输入电容分别向所述第一积分电容和所述第三积分电容放电以放大所述运算放大器的输出电压，所述第二积分电容和所述第四积分电容采样所述积分器的输出电压以进行下一工作周期的工作。
优选地，所述模数转换器依次工作在复位模式、Sigma-delta模数转换模式和循环模式转换模式以进行模数转换。
优选地，所述比较电路用于将所述积分器的输出信号分别与第一阈值和第二阈值进行比较，得到第一比较信号和第二比较信号，所述第一阈值大于所述第二阈值。
优选地，所述模数转换器工作在Sigma-delta模数转换模式时，所述第一比较信号和所述第二比较信号分别为第一高位比较信号和第二高位比较信号。
优选地，所述模数转换器工作在循环模式转换模式时，所述第一比较信号和所述第二比较信号分别为第一低位比较信号和第二低位比较信号。
优选地，控制逻辑电路包括：
第一存储逻辑，用于存储所述第一高位比较信号；
第二存储逻辑，用于存储所述第二高位比较信号；
第三存储逻辑，用于存储所述第一低位比较信号；
第四存储逻辑，用于存储所述第二低位比较信号；
第一状态逻辑，用于根据所述第一存储逻辑和所述第三存储逻辑存储的第一高位比较信号和第一低位比较信号获取第一数字信号；
第二状态逻辑，用于根据所述第二存储逻辑和所述第四存储逻辑存储的第二高位比较信号和第二低位比较信号获取第二数字信号；以及
组合逻辑，用于根据所述第一数字信号和第二数字信号输出与所述输入电压对应的数字信号。
本发明实施例的技术方案通过控制可控开关的导通或关断，以选择性的将输入电容和积分电容接入运算放大器，以控制积分器的工作在不同的工作模式，控制第一失调电容和第二失调电容在一个工作周期中第一相位和第二相位的工作状态。由此，可以消除积分器的失调电压，提高模数转换器的转换效率和转换精度。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1是现有技术的Σ-Δ型模数转换器的电路图；
图2是现有技术的逐次逼近型模数转换器的电路图；
图3是现有技术的结合SAR和Σ-Δ的模数转换器的结构示意图；
图4是本发明实施例的模数转换器的电路图；
图5是本发明实施例的积分器工作在归零模式的第一相位的电路图；
图6是本发明实施例的积分器工作在归零模式的第二相位的电路图；
图7是本发明实施例的积分器工作在第一积分模式的第一相位的电路图；
图8是本发明实施例的积分器工作在第一积分模式的第二相位的电路图；
图9是本发明实施例的积分器工作在第一积分模式的第一相位的电路图；
图10是本发明实施例的积分器工作在第一积分模式的第二相位的电路图；
图11是本发明实施例的积分器工作在第二积分模式的第一相位的电路图；
图12是本发明实施例的积分器器工作在第二积分模式的第二相位的电路图；
图13是本发明实施例的积分器工作在第二积分模式的第一相位的电路图；
图14是本发明实施例的积分器工作在第二积分模式的第二相位的电路图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
同时，应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以是直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
除非上下文明确要求，否则在说明书的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
图1是现有技术的Σ-Δ型模数转换器的电路图。如图1所示，模数转换器包括运算放大器OTA、比较器CMP和计数器。其中，运算放大器OTA的同相输入端连接到地，反相输入端连接到电容C3和电容C1。电容C3经由开关S5连接到参考电压的负信号-VREF，并且经由开关S4连接到地。电容C1经由开关S1连接到输入电压VIN，并经由开关S2连接到地。电容C2通过开关S3连接在运算放大器OTA的输出端和反相输入端之间。开关S6将运算放大器OTA的输出端短路到其反相输入端。
具体地，通过控制开关S1和开关S6导通以对输入电压VIN进行采样，使得电容C1被充电到与输入电压VIN相等。然后，通过控制开关S2和S3导通将电容C1的电荷传输到电容C2，这使得运算放大器OTA输出信号输入到比较器CMP的同相输入端。在积分器增益为1和运算放大器OTA增益为无穷大时，运算放大器OTA的输出信号近似等于输入电压VIN。比较器CMP将运算放大器OTA的输出信号与参考电压信号VREF进行比较。如果比较器输出为低电平，则计数器不递增。在下一个周期，通过控制开关S1和开关S6导通再次对输入电压VIN进行采样。一旦充电完成，通过控制开关S3和开关S2导通将电荷从电容C1传送到电容C2。这使得电容C2的电压大约为两倍输入电压VIN的值。同样，比较器输出为低电平，计数器不递增，并且基本上重复相同的过程，直到实现比较器输出为高电平的结果为止。
或者，在比较器的输出信号为高电平时，计数器递增。此外，在比较器的输出信号为高电平时，通过控制开关S5，开关S1和开关S6导通，在下一次通过时将参考电压的负信号-VREF与电压输入VIN一起采样。使得在电容C3上建立表示负参考电压的电荷，并且在表示输入电压VIN的电容C1上建立电荷。来自两者的电荷通过闭合开关S3、开关S4和开关S2，将上述电容的电荷传送到电容C2，通过连续地重复采样输入电压VIN并在比较器的输出信号为高电平时，对负参考电压进行采样。迭代N次后，电容C2上残留的电荷为：
V＝N*VIN-X*VREF；
其中，X表示计数器输出的数字值。
由于上述过程可以继续进行大量迭代，这可以提高转换精度，但是，但当精度要求很高时，转换效率较低，例如，对于十位分辨率，需要迭代1024次，而对于20位分辨率，需要迭代超过一百万次。因此，虽然图1中的模数转换器能够提供精确的结果，但需要大量的转换时间。
图2是现有技术的逐次逼近SAR型模数转换器的电路图。如图2所示，逐次逼近型模数转换器包括比较器CMP和移位寄存器。具体地，将输入电压VIN与参考电压VREF的一半进行比较，当输入电压VIN大于参考电压VREF的一半时，比较器CMP的输出为高电平，将逻辑“1”移位到移位寄存器中。
进一步地，在先前的比较指示输入电压VIN小于参考电压VREF的一半的情况下，将参考电压VREF的一半通过加法器与参考电压VREF的四分之一相加，并与通过比较器CMP比较(即，输入电压VIN与电压参考VREF的四分之三进行比较)。同样，比较器CMP的输出为高电平时，将逻辑“1”移位到移位寄存器中。相反，比较器CMP的输出为低电平时将逻辑“0”被移位到移位寄存器中。
或者，在先前的比较指示输入电压VIN小于参考电压VREF的一半的情况下，将参考电压VREF的一半通过加法器减去参考电压VREF的四分之一，并与输入电压VIN进行比较(即将输入电压VIN与电压参考VREF的四分之一进行比较)。同样，比较器CMP的输出为高电平时，将逻辑“1”移位到移位寄存器中。相反，比较器CMP的输出为低电平时，将逻辑“0”移位到移位寄存器中。
由此，通过上述过程能够在相对较短的时间内以非常高的分辨率提供转换结果。而且，只需要一次迭代就可以产生每一位分辨率。例如，对于十位分辨率，需要十次迭代，并且对于二十位分辨率，仅需要二十次迭代。但是，基准电压更容易受白噪声和反弹噪声的影响，导致转换结果不准确。
图3是现有技术的结合SAR和Σ-Δ的模数转换器的结构示意图。如图3所示，模数转换器包括Σ-Δ型模数转换器1、SAR型模数转换器2和逻辑电路3。其中，Σ-Δ型模数转换器1基于delta-sigma的模数转换器的原理运行，用于根据输出电压VIN生成第一输出结果和残差信号。SAR型模数转换器2基于SAR的模数转换器的原理运行，用于根据残差信号获取第二输出结果。逻辑电路3用于根据所述第一输出结果和第二输出结果生成输出电压VIN对应的数字信号。
进一步地，逻辑电路3根据所述第一输出结果获取高位转换结果，根据所述第二输出结果获取低位转换结果，并将高位转换结果和低位转换结果组合获取输出电压VIN对应的数字信号Dout。
但是，运算放大器的失调电压直接叠加在每一次运算放大器的输出电压中。同时，由于运放的失调电压随温度、电源电压都会有一定的变化，因此即使系统在常温、典型工作电压下校准了模数转换器的失调误差，但是模数转换器的温度特性和电源抑制特性都会因为运算放大器失调的偏移而变差。同时，这种结构对运算放大器的直流增益也要求较高，因为在运放闭环工作的时候，误差与直流增益的倒数成正比。
图4是本发明实施例的模数转换器的电路图。如图4所示，本发明实施例的模数转换器包括：积分器1、比较电路2和控制逻辑电路3。其中，积分器1工作在不同的工作模式。比较电路2用于接收所述积分器1的输出信号。控制逻辑电路3被配置为根据所述比较电路2的输出信号产生与输入电压对应的数字信号。
在本实施例中，所述积分器1包括运算放大器OTA、一组失调电容、一组输入电容和一组积分电容和一组可控开关。
在本实施例中，运算放大器OTA包括第一输入端a1，第二输入端a2，第一输出端b1和第二输出端b2。
在本实施例中，失调电容包括第一失调电容CH1和第二失调电容CH2，第一失调电容CH1耦接至所述第一输入端a1，第二失调电容CH2耦接至所述第二输入端a2。
进一步地，所述第一失调电容和所述第二失调电容在所述第一相位存储所述失调电压，所述第一失调电容和所述第二失调电容上的电压和所述失调电压在所述第二相位相互抵消，以消除所述运算放大器的失调电压。
在本实施例中，输入电容包括第一输入电容CI1、第二输入电容CI2、第三输入电容CI3和第四输入电容CI4，其中，所述第一输入电容CI1和第三输入电容CI3选择性的耦接在所述运算放大器OTA的第一输入端a1，所述第二输入电容CI2和第四输入电容CI4选择性的耦接在所述运算放大器OTA的第二输入端a2。
在本实施例中，积分电容包括第一积分电容CF1、第二积分电容CF2、第三积分电容CF3和第四积分电容CF4。其中，所述第一积分电容CF1和第二积分电容CF2选择性的耦接在所述运算放大器OTA的第一输入端a1和/或第一输出端b1，所述第三积分电容CF3和第四积分电容CF4选择性的耦接在所述运算放大器OTA的第一输入端a2和/或第二输出端b2。
在本实施例中，可控开关包括可控开关S11-S46。
开关S11连接在参考电压信号的第一输入端VRP和所述第三输入电容CI3之间。
开关S12连接在参考电压信号的第二输入端VRN和所述第三输入电容CI3之间；
开关S13连接在共模电压信号的输入端VCM和所述第三输入电容CI3之间；
开关S14连接在共模电压信号的输入端VCM和所述第一输入电容CI1第一端之间；
开关S15连接在输入电压信号的第一输入端VINP和所述第一输入电容CI1之间；
开关S16连接在输入电压信号的第一输入端VINP和所述第二输入电容CI2之间；
开关S17连接在输入电压信号的第二输入端VINN和所述第一输入电容CI1之间；
开关S18连接在输入电压信号的第二输入端VINN和所述第二输入电容CI2之间；
开关S19连接在共模电压信号的输入端VCM和所述第二输入电容CI2的第一端之间；
开关S20连接在共模电压信号的输入端VCM和所述第四输入电容CI4之间；
开关S21连接在参考电压信号的第二输入端VRN和所述第四输入电容CI4之间；
开关S22连接在参考电压信号的第一输入端VRP和所述第四输入电容CI4之间；
开关S23连接在共模电压信号的输入端VCM和所述第一输入电容CI1的第二端之间；
开关S24连接在共模电压信号的输入端VCM和所述第二输入电容CI2的第二端之间；
开关S25连接在第一失调电容CH1和所述第一输入电容CI1之间；
开关S26连接在第二失调电容CH2和所述第二输入电容CI2之间；
开关S27连接在共模电压信号的输入端VCM和所述第一失调电容CH1之间；
开关S28连接在共模电压信号的输入端VCM和所述第二失调电容CH2之间；
开关S29连接在所述第二积分电容CF2和所述第三输入电容CI3之间；
开关S30连接在所述第一积分电容CF1和所述第三输入电容CI3之间；
开关S31连接在所述第三积分电容CF3和所述第四输入电容CI4之间；
开关S32连接在所述第四积分电容CF4和所述第四输入电容CI4之间；
开关S33连接在运算放大器的第一输出端b1和所述第一输入电容CI1之间；
开关S34连接在运算放大器的第二输出端b2和所述第二输入电容CI2之间；
开关S35连接在共模电压信号的输入端VCM和所述第二积分电容CF2的第一端之间；
开关S36连接在共模电压信号的输入端VCM和所述第二积分电容CF2的第二端之间；
开关S37连接在运算放大器的第一输出端b1和所述第二积分电容CF2的第二端之间；
开关S38连接在共模电压信号的输入端VCM和所述第一积分电容CF1之间；
开关S39连接在运算放大器的第一输出端b1和所述第一积分电容CF1之间；
开关S40连接在运算放大器的第一输出端b1和所述第一失调电容CH1之间；
开关S41连接在运算放大器的第二输出端b2和所述第二失调电容CH2之间；
开关S42连接在运算放大器的第二输出端b2和所述第三积分电容CF3之间；
开关S43连接在共模电压信号的输入端VCM和所述第三积分电容CF3之间；
开关S44连接在运算放大器的第二输出端b2和所述第四积分电容CF4之间；
开关S45连接在共模电压信号的输入端VCM和所述第四积分电容CF4的第二端之间；
开关S46连接在共模电压信号的输入端VCM和所述第四积分电容CF4的第一端之间。
在本实施例中，所述共模电压信号VCM为从零到所述模数转换器的供电电源的电压值之间的任意值。
在本实施例中，所述可控开关受控导通或关断，用于选择性的将所述输入电容和所述积分电容接入所述运算放大器，以控制所述积分器和所述模数转换器的工作模式。
在本实施例中，所述可控开关受控导通或关断，以控制所述积分器1工作于归零模式、第一积分模式和第二积分模式之一。进一步的，当所述积分器1工作在归零模式时，所述模数转换器工作于复位模式。当所述积分器1工作在第一积分模式时，所述模数转换器工作于Sigma-delta模数转换模式。当所述积分器1工作在第二积分模式时，所述模数转换器工作于循环模式转换模式。
在本实施例中，当所述积分器工作在归零模式时，所述积分器进行复位。
进一步地，当所述积分器工作在归零模式时，所述积分器被配置为采样并输出输入电压信号。进一步的，在此模式下，所述积分器可以作为采样保持器。
在本实施例中，当所述积分器工作在第一积分模式时，在最后一个工作周期，所述积分器采样参考电压信号输出积分信号，在之前的工作周期，所述积分器采样输入电压信号和参考电压信号输出积分信号。
进一步地，当所述积分器工作在第一积分模式时，在最后一个工作周期，所述积分器的输出的积分信号为前一个工作周期积分器的积分信号和第一信号的和，在之前的工作周期，所述积分器的输出的积分信号为前一个工作周期积分器的积分信号、第一信号以及输入电压信号的和，所述第一信号为参考电压信号和第一系数的乘积。
在本实施例中，当所述积分器工作在第二积分模式时，放大所述积分器前一个工作周期的输出电压。
进一步地，当所述积分器工作在第二积分模式时，所述积分器被配置为在采样参考电压信号输出积分信号。
进一步地，当所述积分器工作在第二积分模式时，所述积分器的输出的积分电压为第一信号和前一个周期积分器的输出的积分信号之和的倍数，所述第一信号为参考电压信号和第一系数的乘积。
进一步地，当所述积分器在第一相位接收正的参考电压信号，在第二相位接收负的参考电压信号时，所述第一系数为1；
当所述积分器在第一相位接收负的参考电压信号，在所述第二相位接收正的参考电压信号时，所述第一系数为-1；
当所述积分器在第一相位和第二相位接收零参考信号时，所述第一系数为0。
本实施例中，所述参考电压可以为正值为负值或者为零，从而使得所述的模数转换器为双向转换器，即所述模数转换器的输入信号可以为正值，也可以为负值。在其他的实施例中，所述的参考信号仅为正值，所述第一系数为1，则所述模数转换器是单向转换器，即该模数转换器只能转换数值为正的输入信号；在另外的实施例中，所述的参考信号仅为负值，所述第一系数为-1，则所述模数转换器是单向转换器，即该模数转换器只能转换数值为负的输入信号。本发明对参考信号和第一系数不进行限定。
进一步地，根据前一个工作周期第二相位的输出末端时所述比较电路的输出信号，判断当前工作周期中所述积分器在第一相位和第二相位分别接收正参考电压信号或负参考电压信号或零参考信号。
在模数转换过程中，所述模数转换器依次工作于复位模式、Sigma-delta模数转换模式和循环模式转换模式以进行模数转换，对应的，所述积分器1依次工作在归零模式、第一积分模式和第二积分模式。需要说明的是，所述积分器1还可以应用在模数转换器以外的场合，故所述积分器1在其他的实施例中可以单独进行任一模式的操作，或者以任意顺序进行操作，并非一定依次工作在上述三个模式，本发明对此不进行限制。例如所述积分器应用在采样保持器的场合，可以仅工作在归零模式即可完成；所述积分器应用于对电流进行积分时，可以工作在第一积分模式或者依次工作在第一积分模式和第二积分模式。
具体的，模数转换过程中，第一个周期，积分器1工作在归零模式，之后所述积分器1工作在第一积分模式下n个周期，最后积分器1工作在第二积分模式m个周期，其中n和m大于等于1。
进一步地，在第一积分模式下，所述模数转换器产生第一结果和残余电荷，所述残余电荷存储在四个积分电容中，在第二积分模式下，所述模数转换器接收残余电荷并产生第二结果，根据所述第一结果和所述第二结果输出与输入电压对应的数字信号。
进一步地，当模数转换的精度确定时，根据精度和效率的权衡，设置第一积分模式的转换精度和第二工作模式的转换精度，从而确定积分器1在各个模式下的工作周期。
具体的，例如，当模数转换的精度为2N时，若设置模数转换器在第一积分模式下和第二积分模式下的转换精度均为N，则模数转换器工作在第一积分模式下的工作周期为2N，在第二积分模式下的工作周期为N。
进一步地，所述积分器在任意工作模式下，每一个周期包括两个相位，所述积分器包括失调电容，所述失调电容用于在第一相位存储运算放大器的失调电压，所述失调电容的电压和所述运算放大器的失调电压在第二相位相互抵消，从而所述积分器在任意工作模式下，均可以消除运算放大器的失调电压。
在本实施例中，所述比较电路2用于在第一积分模式下产生高位比较信号；在第二积分模式下产生低位比较信号。
进一步的，所述比较电路用于将所述积分器的输出信号分别与第一阈值和第二阈值进行比较，得到第一比较信号和第二比较信号，所述第一阈值大于所述第二阈值。
具体地，当所述积分器工作第一积分模式时，所述第一比较信号和所述第二比较信号分别为第一高位比较信号和第二高位比较信号。当所述积分器工作在第二积分模式时，所述第一比较信号和所述第二比较信号分别为第一低位比较信号和第二低位比较信号。
在本实施例中，所述比较器2包括第一比较器CMP1和第二比较器CMP2。其中，第一比较器CMP1的输出信号为第一比较信号，第二比较器CMP2的输出信号为第二比较信号。在其他的实施例可以利用一个具有两个阈值的比较器(例如迟滞比较器)得到第一比较信号和第二比较信号，本发明对此不进行限制。
在本实施例中，所述控制逻辑电路3包括第一存储逻辑31、第二存储逻辑32、第三存储逻辑33、第四存储逻辑34、第一状态逻辑35、第二状态逻辑36和组合逻辑37。
具体地，第一比较器CMP1的输入端接收第一阈值+VTH、运算放大器OTA的第一输出端b1的输出电压VOP和运算放大器OTA的第二输出端b2的输出电压VON，在第一积分模式下，输出第一高位比较信号，存储在第一存储逻辑31，在第二积分模式下，输出第一低位比较信号，存储在第三存储逻辑33。
第二比较器CMP2的输入端接收第二阈值-VTH、运算放大器OTA的第一输出端b1的输出电压VOP和运算放大器OTA的第二输出端b2的输出电压VON，在第一积分模式下，输出第二高位比较信号，存储在第二存储逻辑32，在第二积分模式下，输出第二低位比较信号，存储在第四存储逻辑34。
进一步地，通过第一比较器比较(VOP-VON)值与+VTH输出第一比较信号，通过第二比较器比较(VOP-VON)值与-VTH输出第二比较信号。
优选地，所述第一比较器CMP1的反相输入端接收+VTH，第二比较器CMP2的同相输入端接收第二阈值-VTH，
当(VOP-VON)＞+VTH时，第一比较信号为高电平，第二比较信号为低电平。
当-VTH≤(VOP-VON)≤+VTH时，第一比较信号为低电平，第二比较信号为低电平。
当(VOP-VON)＜-VTH时，第一比较信号为低电平，第二比较信号为高电平。
进一步地，第一状态逻辑35根据第一存储逻辑31存储的所有的第一高位比较信号和第三存储逻辑33存储的所有的第一低位比较信号获取第一数字信号VOUTP。
进一步地，第二状态逻辑36根据第二存储逻辑32存储的所有的第二高位比较信号和第四存储逻辑34存储的所有的第二低位比较信号获取第二数字信号VOUTN。
在本实施例中，组合逻辑37根据所述第一数字信号VOUTP和第二数字信号VOUTN输出与所述输入电压对应的数字信号VOUT。
进一步地，控制逻辑电路3还包括控制逻辑38，被配置为生成控制信号，所述控制信号用于控制所述多个开关导通或关断以使得所述多个电容进行充电和放电，进而控制所述积分器1分别工作在归零模式、第一积分模式和第二积分模式。
图5和图6是本发明实施例的积分器工作在归零模式的电路图。积分器1每个工作周期包括第一相位和第二相位。图5是积分器工作在归零模式时在第一相位下的电路图，如图5所示，控制开关S13、S15、S18、S20、S23、S24、S27、S28、S29、S30、S31、S32、S36、S38、S40、S41、S43、S45导通，以使得所述积分器工作在所述归零模式的第一相位。
图6是积分器工作在归零模式时在第二相位下的电路图。如图6所示，控制开关S13、S16、S17、S20、S25、S26、S29、S30、S31、S32、S37、S39、S42、S44导通，以使得所述积分器工作在所述归零模式的第二相位。
进一步地，由图5和图6可知，在归零模式下，当CIN＝CI1＝CI2，CR＝CI3＝CI4，CH＝CH1＝CH2，CF＝CF1＝CF2＝CF3＝CF4时，第二相位运算放大器OTA的输出信号的公式为：
其中，V′OP(i)和V′ON(i)分别是第二相位下运算放大器的第一输出端和第二输出端的电压，VINP(i)和VINN(i)分别是第i个周期输入电压的正信号和负信号，VOS和V′OS是模数转换器在第一相位和第二相位下的失调电压。
进一步地，如果CIN＝CR＝CF，且VOS＝V'OS，则上述公式可以是：
V'PP(i)-V'ON(i)＝[VINP(i)-VINN(i)]
从上边公式可以看出，运算放大器的失调电压经过两个相位的切换会被消除，同时输入信号被采样、存储在了积分电容上。
在归零模式下，所述积分器被配置为自归零采样保持电路，积分电容CF1、CF2、CF3和CF4在第一相位处于清零状态，在第二相位采样并存储输入电压信号。所述失调电容在第一相位存储运算放大器的失调电压，所述失调电容的电压和所述运算放大器的失调电压在第二相位相互抵消，从而所述积分器在归零模式下，可以消除运算放大器的失调电压。
由此，可以消除运算放大器的失调电压和低频噪声，提高模数转换器的精度。
图7和图8分别是本发明实施例的积分器工作在第一积分模式的第一相位和第二相位的电路图。如图7和图8所示，假设第一积分模式的预定周期为N，可以通过以下三种方式中的任一种方式控制所述积分器工作在第一积分模式的前N-1个周期。其中每个周期包括第一相位和第二相位。
第一方式，控制开关S11、S15、S18、S21、S23、S24、S27、S28、S36、S38、S40、S41、S43、S45导通，以使得所述积分器工作在所述第一积分模式前N-1个周期的第一相位。
同时，控制S12、S16、S17、S22、S23、S24、S29、S30、S31、S32、S37、S39、S42、S44导通，以使得所述积分器工作在所述第一积分模式前N-1个周期的第二相位。
第二方式，控制开关S13、S15、S18、S20、S23、S24、S27、S28、S36、S38、S40、S41、S43、S45导通，以使得所述积分器工作在所述第一积分模式前N-1个周期的第一相位。
同时，控制S13、S16、S17、S20、S23、S24、S29、S30、S31、S32、S37、S39、S42、S44导通，以使得所述积分器工作在所述第一积分模式前N-1个周期的第二相位。
第三方式，控制开关S12、S15、S18、S22、S23、S24、S27、S28、S36、S38、S40、S41、S43、S45导通，以使得所述积分器工作在所述第一积分模式前N-1个周期的第一相位。
同时，控制S11、S16、S17、S21、S23、S24、S29、S30、S31、S32、S37、S39、S42、S44导通，以使得所述积分器工作在所述第一积分模式前N-1个周期的第二相位。
进一步地，由图7和图8可知，在第一积分模式下，当CIN＝CI1＝CI2，CR＝CI3＝CI4，CH＝CH1＝CH2，CF＝CF1＝CF2＝CF3＝CF4时，第二相位运算放大器OTA的输出信号的公式为：
其中，1≤i≤N-1，V′OP(i)和V′ON(i)分别是第i个周期第二相位下运算放大器的第一输出端和第二输出端的电压，VINP(i)和VINN(i)分别是第i个周期输入电压的正信号和负信号，D(i)根据第i-1个周期的第二相位的输出末端比较器的输出结果确定的数值，VRP(i)和VRN(i)分别是第i个周期参考电压的正信号和负信号，VOS和V′OS是模数转换器在第一相位和第二相位下的失调电压，V′OP(i-1)和V′ON(i-1)分别是第i-1个周期第二相位下运算放大器的第一输出端和第二输出端的电压。
进一步地，如果CIN＝CR＝CF，且VOS＝V'OS，则上述公式可以转换为：
V′OP(i)-V′ON(i)＝[VINP(i)-VINN(i)]+D(i)[VRP(i)-VRN(i)]+[V'OP(i-1)-V'ON(i-1)]
从上边公式可以看出，在第一积分模式下的前N-1个周期内，积分器采样输入电压信号和参考电压信号，输出积分信号，其中积分信号为运算放大器OTA的差分输出信号。即运算放大器OTA在第一积分模式下除了最后一个周期之外，其余每个周期的第二相位的输出为输入电压信号与第一信号以及上一周期的运算放大器OTA的差分输出信号的和。所述第一信号为所述参考电压信号乘以第一系数。所述第一系数为D(i)。
进一步地，当i＝1时，V′OP(i-1)和V′ON(i-1)的值为零。
进一步地，当所述积分器在第一相位接收正的参考电压信号VRP-VRN(此时，第三输入电容CI3接收参考电压的正信号VRP，第四输入电容CI4接收参考电压的负信号VRN)，在第二相位接收负的参考电压信号VRN-VRP(此时，第三输入电容CI3接收参考电压的负信号VRN，第四输入电容CI4接收参考电压的正信号VRP)，所述第一系数D(i)为1，
当所述积分器在第一相位接收负的参考电压信号VRN-VRP(此时，第三输入电容CI3接收参考电压的负信号VRN，第四输入电容CI4接收参考电压的正信号VRP)，在所述第二相位接收正的参考电压信号VRP-VRN(此时，第三输入电容CI3接收参考电压的正信号VRP，第四输入电容CI4接收参考电压的负信号VRN)，所述第一系数D(i)为-1，
当所述积分器在在第一相位和第二相位均接收零参考信号0(此时，第三输入电容CI3接收共模电压信号VCM，第四输入电容CI4接收共模电压信号VCM)，则所述第一系数D(i)为0。
进一步地，可以根据前一个工作周期第二相位的输出末端时所述比较电路的输出信号，判断当前工作周期中所述积分器在第一相位和第二相位分别接收正参考电压信号或负参考电压信号或零参考信号，进而可以根据前一个周期第二相位的输出末端时所述比较电路的输出信号确定第一系数D(i)。
进一步地，根据第i-1个周期的第二相位的输出末端比较器的输出结果确定的D(i)的数值包括如下步骤：
响应于所述第一比较器的输出信号为低电平，且所述第二比较器的输出信号为高电平，D(i)的数值为1。
响应于所述第一比较器的输出信号为低电平，且所述第二比较器的输出信号为低电平，D(i)的数值为0。
响应于所述第一比较器的输出信号为高电平，且所述第二比较器的输出信号为低电平，D(i)的数值为-1。
进一步地，通过第一比较器比较(VOP-VON)值与+VTH输出第一比较信号，通过第二比较器比较(VOP-VON)值与-VTH输出第二比较信号。
具体地，当(VOP-VON)＞+VTH时，第一比较信号为高电平，第二比较信号为低电平。
当-VTH≤(VOP-VON)≤+VTH时，第一比较信号为低电平，第二比较信号为低电平。
当(VOP-VON)＜-VTH时，第一比较信号为低电平，第二比较信号为高电平。
进一步地，图9和图10分别是本发明实施例的积分器工作在第一积分模式的第一相位和第二相位的电路图。如图9和图10所示，可以通过以下三种方式控制所述模数转换器工作在第一积分模式的第N个周期。
第一方式，控制开关S11、S14、S19、S21、S23、S24、S27、S28、S36、S38、S40、S41、S43、S45导通，以使得所述积分器工作在所述第一积分模式最后一个周期的第一相位。
同时，控制开关S12、S14、S19、S22、S23、S24、S29、S30、S31、S32、S37、S39、S42、S44导通，以使得所述积分器工作在所述第一积分模式最后一个周期的第二相位。
第二方式，控制开关S13、S14、S19、S20、S23、S24、S27、S28、S36、S38、S40、S41、S43、S45导通，以使得所述积分器工作在所述第一积分模式最后一个周期的第一相位。
同时，控制开关S13、S14、S19、S20、S23、S24、S29、S30、S31、S32、S37、S39、S42、S44导通，以使得所述积分器工作在所述第一积分模式最后一个周期的第二相位。
第三方式，控制开关S12、S14、S19、S22、S23、S24、S27、S28、S36、S38、S40、S41、S43、S45导通，以使得所述积分器工作在所述第一积分模式最后一个周期的第一相位。
同时，控制开关S11、S14、S19、S21、S23、S24、S29、S30、S31、S32、S37、S39、S42、S44导通，以使得所述积分器工作在所述第一积分模式最后一个周期的第二相位。
进一步地，由图9和图10可知，在第一积分模式下的第N个周期，当CIN＝CI1＝CI2，CR＝CI3＝CI4，CH＝CH1＝CH2，CF＝CF1＝CF2＝CF3＝CF4时，第二相位运算放大器OTA的输出信号的公式为：
其中，V′OP(N)和V′ON(N)分别是第N个周期第二相位下运算放大器的第一输出端和第二输出端的电压，D(N)根据第N-1个周期的第二相位的输出末端比较器的输出结果确定的数值，VRP(N)和VRN(N)分别是第N个周期参考电压的正信号和负信号，VOS和V′OS是模数转换器在第一相位和第二相位下的失调电压，V′OP(N-1)和V′ON(N-1)分别是第N-1个周期第二相位下运算放大器的第一输出端和第二输出端的电压。
进一步地，如果CIN＝CR＝CF，且VOS＝V'OS，则上述公式可以转换为：
V′OP(N)-V′ON(N)＝D(N)[VRP(N)-VRN(N)]+[V'OP(N-1)-V'ON(N-1)]
从上边公式可以看出，在第一积分模式下的第N个周期，积分器不采样输入电压信号，在上一周期的输出信号上叠加第一信号。所述第一信号为所述参考电压信号乘以第一系数。所述第一系数为D(N)。
进一步地，当所述积分器在第一相位接收正的参考电压信号VRP-VRN(此时，第三输入电容CI3接收参考电压的正信号VRP，第四输入电容CI4接收参考电压的负信号VRN)，在第二相位接收负的参考电压信号VRN-VRP(此时，第三输入电容CI3接收参考电压的负信号VRN，第四输入电容CI4接收参考电压的正信号VRP)，所述第一系数D(N)为1，
当所述积分器在第一相位接收负的参考电压信号VRN-VRP((此时，第三输入电容CI3接收参考电压的负信号VRN，第四输入电容CI4接收参考电压的正信号VRP)，在所述第二相位接收正的参考电压信号VRP-VRN(此时，第三输入电容CI3接收参考电压的正信号VRP，第四输入电容CI4接收参考电压的负信号VRN)，所述第一系数D(N)为-1，
当所述积分器在在第一相位和第二相位均接收零参考信号0(此时，第三输入电容CI3接收共模电压信号VCM，第四输入电容CI4接收共模电压信号VCM)，则所述第一系数D(N)为0。
进一步地，可以根据前一个工作周期第二相位的输出末端时所述比较电路的输出信号，判断当前工作周期中所述积分器在第一相位和第二相位分别接收正参考电压信号或负参考电压信号或零参考信号，进而可以根据前一个周期第二相位的输出末端时所述比较电路的输出信号确定第一系数D(N)。
进一步地，根据第N-1个周期的第二相位的输出末端比较器的输出结果确定的D(N)的数值包括如下步骤：
响应于所述第一比较器的输出信号为低电平，且所述第二比较器的输出信号为高电平，D(N)的数值为1。
响应于所述第一比较器的输出信号为低电平，且所述第二比较器的输出信号为低电平，D(N)的数值为0。
响应于所述第一比较器的输出信号为高电平，且所述第二比较器的输出信号为低电平，D(N)的数值为-1。
进一步地，通过第一比较器比较(VOP-VON)值与+VTH输出第一比较信号，通过第二比较器比较(VOP-VON)值与-VTH输出第二比较信号。
具体地，当(VOP-VON)＞+VTH时，第一比较信号为高电平，第二比较信号为低电平。
当-VTH≤(VOP-VON)≤+VTH时，第一比较信号为低电平，第二比较信号为低电平。
当(VOP-VON)＜-VTH时，第一比较信号为低电平，第二比较信号为高电平。
图7-图10中，在第一积分模式下，所述模数转换器产生第一结果和残余电荷，所述残余电荷存储在四个积分电容中，在后续的图11-图14所示的第二积分模式下，所述模数转换器接收残余电荷并产生第二结果，利用所述第一结果和所述第二结果进行模数转换。
所述积分器工作在第一积分模式下，电容CF1和电容CF2在任意时刻两者的连接方式均相同，即同时放电或者充电，故可以用一个积分电容CF替代电容CF1和电容CF2，同样的，电容CF3和电容CF4在任意时刻两者的连接方式均相同，即同时放电或者充电，故可以用一个积分电容CF替代电容CF3和电容CF4。本发明为了便于说明后续的第二积分模式下的工作过程，故利用四个积分电容进行存储积分信号，但本发明对此不进行限制。
在一个实施例中，图11和图12分别是本发明实施例的积分器工作在第二积分模式的第一相位和第二相位的电路图。如图11和图12所示，可以通过以下三种方式控制所述模数转换器工作在第二积分模式。
第一方式，控制开关S11、S14、S19、S21、S23、S24、S27、S28、S36、S39、S40、S41、S42、S45导通，以使得所述积分器工作在所述第二积分模式的第一相位；
同时，控制开关S12、S22、S23、S24、S29、S30、S31、S32、S33、S34、S36、S39、S42、S45导通，以使得所述积分器工作在所述第二积分模式的第二相位。
第二方式，控制开关S13、S14、S19、S20、S23、S24、S27、S28、S36、S39、S40、S41、S42、S45导通，以使得所述积分器工作在所述第二积分模式的第一相位；
同时，控制开关S13、S20、S23、S24、S29、S30、S31、S32、S33、S34、S36、S39、S42、S45导通，以使得所述积分器工作在所述第二积分模式的第二相位。
第三方式，控制开关S12、S14、S19、S22、S23、S24、S27、S28、S36、S39、S40、S41、S42、S45导通，以使得所述积分器工作在所述第二积分模式的第一相位；
同时，控制开关S11、S21、S23、S24、S29、S30、S31、S32、S33、S34、S36、S39、S42、S45导通，以使得所述积分器工作在所述第二积分模式的第二相位。
在本实施例中，第二积分模式下，积分电容被拆分成两个电容，正端拆分成CF1和CF2，以及负端拆分成CF3和CF4。CF1和CF3在第一相位下，存储积分电荷，并在第二相位下跨接在运算放大器的输入、输出两端，将电荷信号转换为电压信号，电容CF2和CF4对电荷进行重新分布。第二相位下，CF2和CF4的下极板连接到共模电压VCM，而其上极板的电压接近VCM，使得第二相位下CF2的电荷全部转移到CF1上，CF4的电荷全部转移到CF3上，由于CF1＝CF2，CF3＝CF4，故CF1和CF1上电荷变为两倍，由于Q＝V*C，V＝Q/C，故CF1和CF3上的电压变为两倍，由此，运算放大器的输出电压被放大两倍。同时，输入电容CI1和CI2在第一相位进行放电，并在第二相位采样输出信号，为下一个周期的放大做准备。
进一步地，由图11和图12可知，在第二积分模式下的第j个周期，当CIN＝CI1＝CI2，CR＝CI3＝CI4，CH＝CH1＝CH2，CF＝CF1＝CF2＝CF3＝CF4时，第二相位运算放大器OTA的输出信号的公式为：
其中，V′OP(j)和V′ON(j)分别是第j个周期第二相位下运算放大器的第一输出端和第二输出端的电压，D(j)根据第j-1个周期的第二相位的输出末端比较器的输出结果确定的数值，VRP和VRP分别是参考电压的正信号和负信号，VOS和V′OS是模数转换器在第一相位和第二相位下的失调电压，V′OP(j-1)和V′ON(j-1)分别是第j-1个周期第二相位下运算放大器的第一输出端和第二输出端的电压。进一步地，如果CIN＝CR＝CF，且VOS＝V'OS，则上述公式可以转换为：
V′OP(j)-V′ON(j)＝2[V′OP(j-1)-V′ON(j-1)]+2*D(j)[VRP-VRN]
从上述公式看出，在第二积分模式下，所述积分器放大所述积分器前一个工作周期的输出电压。具体的，所述积分器被配置为在采样参考电压信号输出积分信号。所述积分器的输出的积分信号为第一信号和前一个周期积分器的输出的积分信号之和的倍数，所述第一信号为参考电压信号和第一系数的乘积。所述第一系数为D(j)。
进一步地，当所述积分器在第一相位接收正的参考电压信号VRP-VRN(此时，第三输入电容CI3接收参考电压的正信号VRP，第四输入电容CI4接收参考电压的负信号VRN)，在第二相位接收负的参考电压信号VRN-VRP(此时，第三输入电容CI3接收参考电压的负信号VRN，第四输入电容CI4接收参考电压的正信号VRP)，所述第一系数D(j)为1，
当所述积分器在第一相位接收负的参考电压信号VRN-VRP((此时，第三输入电容CI3接收参考电压的负信号VRN，第四输入电容CI4接收参考电压的正信号VRP)，在所述第二相位接收正的参考电压信号VRP-VRN(此时，第三输入电容CI3接收参考电压的正信号VRP，第四输入电容CI4接收参考电压的负信号VRN)，所述第一系数D(j)为-1，
当所述积分器在在第一相位和第二相位均接收零参考信号0(此时，第三输入电容CI3接收共模电压信号VCM，第四输入电容CI4接收共模电压信号VCM)，则所述第一系数D(j)为0。
进一步地，可以根据前一个工作周期第二相位的输出末端时所述比较电路的输出信号，判断当前工作周期中所述积分器在第一相位和第二相位分别接收正参考电压信号或负参考电压信号或零参考信号，进而可以根据前一个周期第二相位的输出末端时所述比较电路的输出信号确定第一系数D(j)。
进一步地，根据第j-1个周期的第二相位的输出末端比较器的输出结果确定的D(j)的数值包括：
响应于所述第一比较器的输出信号为低电平，且所述第二比较器的输出信号为高电平，D(j)的数值为1。
响应于所述第一比较器的输出信号为低电平，且所述第二比较器的输出信号为低电平，D(j)的数值为0。
响应于所述第一比较器的输出信号为高电平，且所述第二比较器的输出信号为低电平，D(j)的数值为-1。
进一步地，通过第一比较器比较(VOP-VON)值与+VTH输出第一比较信号，通过第二比较器比较(VOP-VON)值与-VTH输出第二比较信号。
具体地，当(VOP-VON)＞+VTH时，第一比较信号为高电平，第二比较信号为低电平。
当-VTH≤(VOP-VON)≤+VTH时，第一比较信号为低电平，第二比较信号为低电平。
当(VOP-VON)＜-VTH时，第一比较信号为低电平，第二比较信号为高电平。
在另一个实施例中，图13和图14分别是本发明实施例的积分器工作在第二积分模式的第一相位和第二相位的电路图。如图13和图14所示，可以通过以下三种方式控制所述模数转换器工作在第二积分模式。
第一方式，控制开关S11、S14、S19、S21、S27、S28、S35、S36、S39、S40、S41、S42、S45、S46导通，以使得所述积分器工作在所述第二积分模式的第一相位；
同时，控制开关S12、S14、S19、S22、S25、S26、S30、S31、S35、S37、S39、S42、S44、S46导通，以使得所述积分器工作在所述第二积分模式的第二相位。
第二方式，控制开关S13、S14、S19、S20、S27、S28、S35、S36、S39、S40、S41、S42、S45、S46导通，以使得所述积分器工作在所述第二积分模式的第一相位；
同时，控制开关S13、S14、S19、S20、S25、S26、S30、S31、S35、S37、S39、S42、S44、S46导通，以使得所述积分器工作在所述第二积分模式的第二相位。
第三方式，控制开关S12、S14、S19、S22、S27、S28、S35、S36、S39、S40、S41、S42、S45、S46导通，以使得所述积分器工作在所述第二积分模式的第一相位；
同时，控制开关S11、S14、S19、S21、S25、S26、S30、S31、S35、S37、S39、S42、S44、S46导通，以使得所述积分器工作在所述第二积分模式的第二相位。
在本实施例中，第二积分模式下，积分电容CF被拆分成两个电容，正端拆分成CF1和CF2，以及负端拆分成CF3和CF4。CF1和CF3在第一相位下，存储积分电荷，并在第二相位下跨接在运算放大器的输入、输出两端，将电荷信号转换为电压信号，同时，电容CI1和CI2对电荷进行重新分布，由于该电容在上一周期已经采样并存储了输出电压，第二相位下，CI1和CI2的下极板连接到共模电压VCM，而其上极板的电压连接到VCM，使得第二相位下CI1的电荷全部转移到CF1上，CI2的电荷全部转移到CF3上，由于CF1＝CI1，CF3＝CI2，故CF1和CF3上电荷变为两倍，由于Q＝V*C，V＝Q/C，故CF1和CF3上的电压变为两倍，由此，运算放大器的输出电压被放大两倍。同时，积分电容CF2和CF4在第一相位进行放电，在第二相位采样输出信号，为下一个周期的放大做准备。
进一步地，由图13和图14可知，在第二积分模式下的第j个周期，当CIN＝CI1＝CI2，CR＝CI3＝CI4，CH＝CH1＝CH2，CF＝CF1＝CF2＝CF3＝CF4时，第二相位运算放大器OTA的输出信号的公式为：
其中，V′OP(j)和V′ON(j)分别是第j个周期第二相位下运算放大器的第一输出端和第二输出端的电压，D(j)根据第j-1个周期的第二相位的输出末端比较器的输出结果确定的数值，VRP和VRP分别是参考电压的正信号和负信号，VOS和V′OS是模数转换器在第一相位和第二相位下的失调电压，V′OP(j-1)和V′ON(j-1)分别是第j-1个周期第二相位下运算放大器的第一输出端和第二输出端的电压。进一步地，如果CI1＝CI2＝CI3＝CI4＝CF，且VOS＝V'OS，则上述公式可以转换为：
V′OP(j)-V′ON(j)＝2[V′OP(j-1)-V′ON(j-1)]+2*D(j)[VRP-VRN]
从上述公式看出，在第二积分模式下，所述积分器放大所述积分器前一个工作周期的输出电压。具体的，所述积分器被配置为在采样参考电压信号输出积分信号。所述积分器的输出的积分信号为第一信号和前一个周期积分器的输出的积分信号之和的倍数，所述第一信号为参考电压信号和第一系数的乘积。所述第一系数为D(j)。
进一步地，当所述积分器在第一相位接收正的参考电压信号VRP-VRN(此时，第三输入电容CI3接收参考电压的正信号VRP，第四输入电容CI4接收参考电压的负信号VRN)，在第二相位接收负的参考电压信号VRN-VRP(此时，第三输入电容CI3接收参考电压的负信号VRN，第四输入电容CI4接收参考电压的正信号VRP)，所述第一系数D(j)为1，
当所述积分器在第一相位接收负的参考电压信号VRN-VRP((此时，第三输入电容CI3接收参考电压的负信号VRN，第四输入电容CI4接收参考电压的正信号VRP)，在所述第二相位接收正的参考电压信号VRP-VRN(此时，第三输入电容CI3接收参考电压的正信号VRP，第四输入电容CI4接收参考电压的负信号VRN)，所述第一系数D(j)为-1，
当所述积分器在在第一相位和第二相位均接收零参考信号0(此时，第三输入电容CI3接收共模电压信号VCM，第四输入电容CI4接收共模电压信号VCM)，则所述第一系数D(j)为0。
进一步地，可以根据前一个工作周期第二相位的输出末端时所述比较电路的输出信号，判断当前工作周期中所述积分器在第一相位和第二相位分别接收正参考电压信号或负参考电压信号或零参考信号，进而可以根据前一个周期第二相位的输出末端时所述比较电路的输出信号确定第一系数D(j)。
进一步地，根据第j-1个周期的第二相位的输出末端比较器的输出结果确定的D(j)的数值包括：
响应于所述第一比较器的输出信号为低电平，且所述第二比较器的输出信号为高电平，D(j)的数值为1。
响应于所述第一比较器的输出信号为低电平，且所述第二比较器的输出信号为低电平，D(j)的数值为0。
响应于所述第一比较器的输出信号为高电平，且所述第二比较器的输出信号为低电平，D(j)的数值为-1。
进一步地，通过第一比较器比较(VOP-VON)值与+VTH输出第一比较信号，通过第二比较器比较(VOP-VON)值与-VTH输出第二比较信号。
具体地，当(VOP-VON)＞+VTH时，第一比较信号为高电平，第二比较信号为低电平。
当-VTH≤(VOP-VON)≤+VTH时，第一比较信号为低电平，第二比较信号为低电平。
当(VOP-VON)＜-VTH时，第一比较信号为低电平，第二比较信号为高电平。
优选地，当所述积分器1工作在第二积分模式时，所述积分器1在上述第二积分模式的两个实施例之间进行交替工作。即上一个周期，所述积分器1按照图11和图12工作，当前周期，所述积分器1按照图13和图14工作，下一个周期所述积分器1按照图11和图12工作，如此循环。即图11-图14的第二积分模式下，交替利用所述积分电容或者所述输入电容对电荷进行重新分布。
进一步地，根据上述图5-6、7-8、9-10、11-12、13-14可知，第一失调电容CH1和第二失调电容CH2在每个工作模式下第一相位和第二相位的连接都是一样的。为了便于说明，将失调电压全部放在运算放大器的第一输入端，本发明对此不进行限制。具体如下：
在第一相位下，满足：
VCM+VH1＝VIP_OTA+VOS (1)
VCM+VH2＝VIN_OTA (2)
其中，VCM为共模电压信号，VH1为第一失调电容CH1的电压，VIP_OTA为运算放大器的第一输入端在第一相位下的电压，VOS为运算放大器在第一相位下的失调电压，VH2为第二失调电容CH2的电压，VIN_OTA为运算放大器的第二输入端在第一相位下的电压。
根据运算放大器的虚短特性可知：
VIP_OTA＝VIN_OTA (3)
根据上述公式(1)-(2)可知，在第一相位下：VH1-VH2＝VOS(4)
同理，在第二相位下，满足：
V′AP+VH1＝V′IP_OTA+V′OS (5)
V′AN+VH2＝V′IN_OTA (6)
其中，VH1为第一失调电容CH1的电压，V′IP_OTA为运算放大器的第一输入端在第二相位下的电压，V′OS为运算放大器在第二相位下的失调电压，VH2为第二失调电容CH2的电压，V′IN_OTA为运算放大器的第二输入端在第二相位下的电压。V′AP为第一失调电容VH1的第一端在第二相位下的电压，V′AN为第二失调电容VH2的第一端在第二相位下的电压，其中，第一失调电容VH1和第二失调电容VH2的第二端分别耦接运算放大器的第一输入端和第二输入端。
根据运算放大器的虚短特性可知：
V′IP_OTA＝V′IN_OTA (7)
根据上述公式(5)-(6)可知，在第二相位下：
V′AP-V′AN+VH1-VH2＝V′OS (8)
公式(8)减公式(4)可得：
V′AP-V′AN＝V′OS-VOS
由于V′OS＝VOS，因此V′AP＝V′AN，由此，可以将运算放大器OTA、第一失调电容VH1、第二失调电容VH2和失调电压VOS组成的电路等效为理想运算放大器，在第二相位下，V′AP和V′AN相当于理想运算放大器的第一输入端和第二输入端。
也即，所述第一失调电容和所述第二失调电容在所述第一相位存储所述失调电压，所述第一失调电容和所述第二失调电容上的电压和所述失调电压在所述第二相位相互抵消，以消除所述运算放大器的失调电压。
本实施例通过控制可控开关的导通或关断，以选择性的将输入电容和积分电容接入运算放大器，以控制积分器的工作在不同的工作模式，控制第一失调电容和第二失调电容在一个工作周期中第一相位和第二相位的工作状态。由此，可以消除积分器的失调电压，提高模数转换器的转换效率和转换精度。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (32)

1.一种积分器，其特征在于，包括：
运算放大器，包括第一输入端，第二输入端，第一输出端和第二输出端；
第一失调电容和第二失调电容，分别耦接至所述第一输入端和所述第二输入端；
一组可控开关、一组输入电容和一组积分电容，所述可控开关受控导通或关断，用于选择性的将所述输入电容和所述积分电容接入所述运算放大器，以控制所述积分器的工作模式；
其中，所述可控开关还用于控制所述第一失调电容和所述第二失调电容在一个工作周期中第一相位和第二相位的工作状态，以消除所述运算放大器的失调电压；
所述第一失调电容和所述第二失调电容在所述第一相位存储所述失调电压，所述第一失调电容和所述第二失调电容上的电压和所述失调电压在所述第二相位相互抵消，以消除所述运算放大器的失调电压。
2.根据权利要求1所述的积分器，其特征在于，所述工作模式包括归零模式、第一积分模式和第二积分模式。
3.根据权利要求2所述的积分器，其特征在于，当所述积分器工作在归零模式时，所述积分器进行复位。
4.根据权利要求2所述的积分器，其特征在于，当所述积分器工作在归零模式时，所述积分器被配置为采样并输出输入电压信号。
5.根据权利要求2所述的积分器，其特征在于，当所述积分器工作在第一积分模式时，在最后一个工作周期，所述积分器采样参考电压信号输出积分信号，在之前的工作周期，所述积分器采样输入电压信号和参考电压信号输出积分信号。
6.根据权利要求2所述的积分器，其特征在于，当所述积分器工作在第一积分模式时，在最后一个工作周期，所述积分器的输出的积分信号为前一个工作周期积分器的积分信号和第一信号的和，在之前的工作周期，所述积分器的输出的积分信号为前一个工作周期积分器的积分信号、第一信号以及输入电压信号的和，所述第一信号为参考电压信号和第一系数的乘积。
7.根据权利要求2所述的积分器，其特征在于，当所述积分器工作在第二积分模式时，放大所述积分器前一个工作周期的输出电压。
8.根据权利要求2所述的积分器，其特征在于，当所述积分器工作在第二积分模式时，所述积分器被配置为在采样参考电压信号输出积分信号。
9.根据权利要求2所述的积分器，其特征在于，当所述积分器工作在第二积分模式时，所述积分器的输出的积分信号为第一信号和前一个周期积分器的输出的积分信号之和的倍数，所述第一信号为参考电压信号和第一系数的乘积。
10.根据权利要求6或9所述的积分器，其特征在于，当所述积分器在第一相位接收正的参考电压信号，在第二相位接收负的参考电压信号时，所述第一系数为1；
当所述积分器在第一相位接收负的参考电压信号，在所述第二相位接收正的参考电压信号时，所述第一系数为-1；
当所述积分器在第一相位和第二相位接收零参考信号时，所述第一系数为0。
11.根据权利要求2所述的积分器，其特征在于，所述输入电容包括第一输入电容和第二输入电容，所述积分电容包括第一积分电容、第二积分电容、第三积分电容和第四积分电容，所述第一输入电容、第一积分电容和第二积分电容用于选择性的耦接在所述运算放大器的第一输入端和/或第一输出端，所述第二输入电容、第三积分电容和第四积分电容用于选择性的耦接在所述运算放大器的第二输入端和/或第二输出端；
当所述积分器工作在第二积分模式时，所述第二积分电容与所述第一输入电容分别在前后两个工作周期给所述第一积分电容放电，所述第四积分电容与所述第二输入电容分别在前后两个工作周期给所述第三积分电容放电，以放大所述积分器前一个工作周期的输出电压。
12.根据权利要求11所述的积分器，其特征在于，当所述积分器工作在第二积分模式时，在第一相位，所述第一积分电容、第二积分电容、第三积分电容和第四积分电容保持前一个工作周期的电荷，所述第一输入电容和第二输入电容放电；
在第二相位，所述第一积分电容连接在所述运算放大器的第一输入端和第一输出端之间，所述第三积分电容连接在所述运算放大器的第二输入端和第二输出端之间，所述第二积分电容和所述第四积分电容分别向所述第一积分电容和所述第三积分电容放电，以放大所述运算放大器的输出电压，所述第一输入电容和所述第二输入电容采样所述积分器的输出电压。
13.根据权利要求12所述的积分器，其特征在于，当所述积分器工作在第二积分模式时，在第一相位，所述第一输入电容、第二输入电容、第一积分电容和第三积分电容保持前一个工作周期的电荷，所述第二积分电容和所述第四积分电容进行放电；
在第二相位，所述第一积分电容连接在所述运算放大器的第一输入端和第二输出端之间，所述第三积分电容连接在所述运算放大器的第二输入端和第二输出端之间，所述第一输入电容和所述第二输入电容分别向所述第一积分电容和所述第三积分电容放电，以放大所述运算放大器的输出电压，所述第二积分电容和所述第四积分电容采样所述积分器的输出电压。
14.根据权利要求1所述的积分器，其特征在于，所述输入电容包括第一输入电容、第二输入电容、第三输入电容和第四输入电容，所述第一输入电容和第三输入电容用于选择性的耦接在所述运算放大器的第一输入端，所述第二输入电容和第四输入电容用于选择性的耦接在所述运算放大器的第二输入端；
其中，所述第一输入电容和第二输入电容用于选择性接收输入电压信号或共模电压信号，所述第三输入电容和第四输入电容用于选择性接收参考电压信号或共模电压信号。
15.一种模数转换器，其特征在于，所述模数转换器包括：
积分器，包括运算放大器、一组可控开关和一组电容，所述运算放大器包括第一输入端、第二输入端、第一输出端和第二输出端，通过可控开关选择性的将所述电容接入所述运算放大器；
比较电路，用于接收所述积分器的输出信号；
控制逻辑电路，根据所述比较电路的输出信号，产生与输入电压信号对应的数字信号；
其中，所述可控开关受控导通或关断，以控制所述模数转换器工作于复位模式、Sigma-delta模数转换模式和循环模式转换模式之一；
所述电容包括第一失调电容和第二失调电容，分别藕接至所述第一输入端和所述第二输入端，所述第一失调电容和所述第二失调电容在第一相位存储所述运算放大器的失调电压，所述第一失调电容和所述第二失调电容上的电压和所述失调电压在第二相位相互抵消，以消除所述运算放大器的失调电压。
16.根据权利要求15所述的模数转换器，其特征在于，当所述模数转换器工作在复位模式时，所述模数转换器进行复位。
17.根据权利要求15所述的模数转换器，其特征在于，当所述模数转换器工作在复位模式时，所述积分器被配置为采样并输出输入电压信号。
18.根据权利要求15所述的模数转换器，其特征在于，当所述模数转换器工作在Sigma-delta模数转换模式时，最后一个工作周期所述积分器采样参考电压信号输出积分信号，在之前的工作周期，所述积分器采样输入电压信号和参考电压信号输出积分信号。
19.根据权利要求15所述的模数转换器，其特征在于，当所述模数转换器工作在Sigma-delta模数转换模式时，最后一个工作周期所述积分器的输出电压为前一个工作周期积分器的输出电压和第一信号的和，在之前的工作周期，所述积分器的输出电压为前一个工作周期积分器的输出电压、第一信号以及输入电压信号的和，所述第一信号为参考电压信号和第一系数的乘积。
20.根据权利要求15所述的模数转换器，其特征在于，当所述模数转换器工作在循环模式转换模式时，放大所述积分器前一个工作周期的输出电压。
21.根据权利要求15所述的模数转换器，其特征在于，当所述模数转换器工作在循环模式转换模式时，所述积分器被配置为在采样参考电压信号输出积分信号。
22.根据权利要求15所述的模数转换器，其特征在于，当所述模数转换器工作在循环模式转换模式时，所述积分器的输出电压为第一信号和前一个周期积分器的输出电压之和的倍数，所述第一信号为参考电压信号和第一系数的乘积。
23.根据权利要求19或22所述的模数转换器，其特征在于，当所述积分器在第一相位接收正的参考电压信号，在第二相位接收负的参考电压信号时，所述第一系数为1；
当所述积分器在第一相位接收负的参考电压信号，在所述第二相位接收正的参考电压信号时，所述第一系数为-1；
当所述积分器在第一相位和第二相位接收零参考信号时，所述第一系数为0。
24.根据权利要求23所述的模数转换器，其特征在于，根据前一个工作周期第二相位的输出末端时所述比较电路的输出信号，判断当前工作周期中所述积分器在第一相位和第二相位分别接收正参考电压信号或负参考电压信号或零参考信号。
25.根据权利要求15所述的模数转换器，其特征在于，所述电容包括一组输入电容和一组积分电容，所述输入电容包括第一输入电容和第二输入电容，所述积分电容包括第一积分电容、第二积分电容、第三积分电容和第四积分电容，所述第一输入电容、第一积分电容和第二积分电容用于选择性的耦接在所述运算放大器的第一输入端和/或第一输出端，所述第二输入电容，第三积分电容和第四积分电容，用于选择性的耦接在所述运算放大器的第二输入端和/或第二输出端；
当所述模数转换器工作在循环模式转换模式时，所述第二积分电容与所述第一输入电容分别在前后两个工作周期给第一积分电容放电，所述第四积分电容与所述第二输入电容分别在前后两个工作周期给第三积分电容放电，以放大所述积分器前一个工作周期的输出电压。
26.根据权利要求25所述的模数转换器，其特征在于，当所述模数转换器工作在循环模式转换模式时，在第一相位，所述第一积分电容、第二积分电容、第三积分电容和所述第四积分电容均保持前一工作周期的电荷，所述第一输入电容和所述第二输入电容放电；
在第二相位，所述第一积分电容连接在所述运算放大器的第一输入端和第一输出端之间，所述第三积分电容连接在所述运算放大器的第二输入端和第二输出端之间，所述第二积分电容和所述第四积分电容分别向所述第一积分电容和所述第三积分电容放电以放大所述运算放大器的输出电压，所述第一输入电容和所述第二输入电容采样所述积分器的输出电压以进行下一工作周期的工作。
27.根据权利要求25所述的模数转换器，其特征在于，当所述模数转换器工作在循环模式转换模式时，在第一相位，所述第一输入电容、第二输入电容、第一积分电容和第三积分电容均保持前一工作周期的电荷，所述第二积分电容和所述第四积分电容进行放电；
在第二相位，所述第一积分电容连接在所述运算放大器的第一输入端和第二输出端之间，所述第三积分电容连接在所述运算放大器的第二输入端和第二输出端之间，所述第一输入电容和所述第二输入电容分别向所述第一积分电容和所述第三积分电容放电以放大所述运算放大器的输出电压，所述第二积分电容和所述第四积分电容采样所述积分器的输出电压以进行下一工作周期的工作。
28.根据权利要求15所述的模数转换器，其特征在于，所述模数转换器依次工作在复位模式、Sigma-delta模数转换模式和循环模式转换模式以进行模数转换。
29.根据权利要求15所述的模数转换器，其特征在于，所述比较电路用于将所述积分器的输出信号分别与第一阈值和第二阈值进行比较，得到第一比较信号和第二比较信号，所述第一阈值大于所述第二阈值。
30.根据权利要求29所述的模数转换器，其特征在于，所述模数转换器工作在Sigma-delta模数转换模式时，所述第一比较信号和所述第二比较信号分别为第一高位比较信号和第二高位比较信号。
31.根据权利要求30所述的模数转换器，其特征在于，所述模数转换器工作在循环模式转换模式时，所述第一比较信号和所述第二比较信号分别为第一低位比较信号和第二低位比较信号。
32.根据权利要求31所述的模数转换器，其特征在于，控制逻辑电路包括：
第一存储逻辑，用于存储所述第一高位比较信号；
第二存储逻辑，用于存储所述第二高位比较信号；
第三存储逻辑，用于存储所述第一低位比较信号；
第四存储逻辑，用于存储所述第二低位比较信号；
第一状态逻辑，用于根据所述第一存储逻辑和所述第三存储逻辑存储的第一高位比较信号和第一低位比较信号获取第一数字信号；
第二状态逻辑，用于根据所述第二存储逻辑和所述第四存储逻辑存储的第二高位比较信号和第二低位比较信号获取第二数字信号；以及
组合逻辑，用于根据所述第一数字信号和第二数字信号输出与所述输入电压对应的数字信号。
CN202010682961.0A 2020-07-15 2020-07-15 积分器和模数转换器 Active CN111953348B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010682961.0A CN111953348B (zh) 2020-07-15 2020-07-15 积分器和模数转换器
TW110123966A TWI787891B (zh) 2020-07-15 2021-06-30 積分器和類比數位轉換器
EP21185102.7A EP3940959A1 (en) 2020-07-15 2021-07-12 Integrator and analog-to-digital converter
US17/375,803 US11611347B2 (en) 2020-07-15 2021-07-14 Integrator and analog-to-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010682961.0A CN111953348B (zh) 2020-07-15 2020-07-15 积分器和模数转换器

Publications (2)

Publication Number Publication Date
CN111953348A CN111953348A (zh) 2020-11-17
CN111953348B true CN111953348B (zh) 2024-03-22

Family

ID=73339945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010682961.0A Active CN111953348B (zh) 2020-07-15 2020-07-15 积分器和模数转换器

Country Status (4)

Country Link
US (1) US11611347B2 (zh)
EP (1) EP3940959A1 (zh)
CN (1) CN111953348B (zh)
TW (1) TWI787891B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116366067A (zh) * 2021-12-27 2023-06-30 圣邦微电子（北京）股份有限公司 一种模数转换器及其操作方法
CN116131822B (zh) * 2022-12-30 2024-03-15 北京士模微电子有限责任公司 比较器电路、比较器、模数转换器及电子设备
CN117110692B (zh) * 2023-10-24 2024-01-12 武汉市聚芯微电子有限责任公司 电流积分电路、光生电流读出电路以及芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102158229A (zh) * 2011-03-30 2011-08-17 上海北京大学微电子研究院 Adc失调电压和电荷注入消除技术
CN105406869A (zh) * 2014-09-10 2016-03-16 凹凸电子（武汉）有限公司 模拟频率转换电路、库伦计算器以及库伦计算方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136255A (en) * 1991-06-28 1992-08-04 Texas Instruments Incorporated Amplifier circuit
WO1996037951A1 (en) * 1995-05-23 1996-11-28 Analog Devices, Inc. Switched capacitor offset suppression
US6535030B1 (en) * 2001-06-19 2003-03-18 Xilinx, Inc. Differential comparator with offset correction
US6744394B2 (en) * 2002-05-10 2004-06-01 02Micro International Limited High precision analog to digital converter
US6847319B1 (en) * 2003-07-22 2005-01-25 Standard Microsystems Corporation Temperature-to-digital converter
US10547322B2 (en) * 2018-01-02 2020-01-28 Samsung Electronics Co., Ltd. Analog-digital converter having multiple feedback, and communication device including the analog-digital converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102158229A (zh) * 2011-03-30 2011-08-17 上海北京大学微电子研究院 Adc失调电压和电荷注入消除技术
CN105406869A (zh) * 2014-09-10 2016-03-16 凹凸电子（武汉）有限公司 模拟频率转换电路、库伦计算器以及库伦计算方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
A Low Power Double-Sampling Extended Counting ADC With Class-AB OTA for Sensor Arrays;Dong Wu等;《 IEEE Transactions on Circuits and Systems I: Regular Papers ( Volume: 62, Issue: 1, January 2015)》;第29-37页 *
A low-power 14-bit two-stage hybrid ADC for infrared focal plane array detector;Zhuo Zhang等;《 2016 IEEE Information Technology, Networking, Electronic and Automation Control Conference》;第386-390页 *
Zhuo Zhang等.A low-power 14-bit two-stage hybrid ADC for infrared focal plane array detector.《 2016 IEEE Information Technology, Networking, Electronic and Automation Control Conference》.2016,第386-390页. *
用于超低频信号测量的高精度低功耗增量式模数转换器;陈浩;孙权;张鸿;程军;张瑞智;;西安交通大学学报(第06期);全文 *

Also Published As

Publication number Publication date
CN111953348A (zh) 2020-11-17
TW202207636A (zh) 2022-02-16
US11611347B2 (en) 2023-03-21
TWI787891B (zh) 2022-12-21
EP3940959A1 (en) 2022-01-19
US20220021395A1 (en) 2022-01-20

Similar Documents

Publication Publication Date Title
CN111953348B (zh) 积分器和模数转换器
US11184017B2 (en) Method and circuit for noise shaping SAR analog-to-digital converter
JP6401765B2 (ja) アナログデジタル変換器
US7944386B2 (en) Apparatus for and method of performing an analog to digital conversion
CA2651951C (en) A/d converter and a/d converting method
CN109889199B (zh) 一种带斩波稳定的σδ型和sar型混合型adc
JP6206738B2 (ja) Ａｄ変換器
CN110495104B (zh) 模数转换器、传感器装置和用于模数转换的方法
CN109428597A (zh) 模拟数字转换器
CN111342840A (zh) 精密的电流到数字转换器
EP3567720A1 (en) Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage
CN107872229B (zh) 模数转换器的方法和设备
KR102656345B1 (ko) 추가적인 능동 회로부가 없는 sar adc에서의 넓은 입력 공통 모드 범위를 인에이블하기 위한 방법 및 장치
US10484003B2 (en) A/D converter
CN111162788B (zh) 带量化噪声整形的电阻式传感器读出电路
CN110071696B (zh) 一种可用于温度传感器的连续时间积分器
US10305507B1 (en) First-order sigma-delta analog-to-digital converter
Li et al. A second-order passive noise-shaping SAR ADC using the LMS-based mismatch calibration
CN110324043B (zh) 伪差分模数转换器
CN117318725A (zh) 连续时间∑-δ模数转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant