CN111162788B - 带量化噪声整形的电阻式传感器读出电路 - Google Patents

带量化噪声整形的电阻式传感器读出电路 Download PDF

Info

Publication number
CN111162788B
CN111162788B CN202010011364.5A CN202010011364A CN111162788B CN 111162788 B CN111162788 B CN 111162788B CN 202010011364 A CN202010011364 A CN 202010011364A CN 111162788 B CN111162788 B CN 111162788B
Authority
CN
China
Prior art keywords
switch
comparator
proportional
resistor
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010011364.5A
Other languages
English (en)
Other versions
CN111162788A (zh
Inventor
杨家琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Keda Hengxin Semiconductor Technology Co ltd
Original Assignee
Jiangsu Keda Hengxin Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Keda Hengxin Semiconductor Technology Co ltd filed Critical Jiangsu Keda Hengxin Semiconductor Technology Co ltd
Priority to CN202010011364.5A priority Critical patent/CN111162788B/zh
Publication of CN111162788A publication Critical patent/CN111162788A/zh
Priority to PCT/CN2020/098439 priority patent/WO2021139098A1/zh
Application granted granted Critical
Publication of CN111162788B publication Critical patent/CN111162788B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种带量化噪声整形的电阻式传感器读出电路，包括电阻式传感器、比例电阻、比例电流源阵列、比较器、逐次逼近逻辑、电流开关阵列、残差提取反馈单元、第一抵消电阻和第二抵消电阻。本发明的带量化噪声整形的电阻式传感器读出电路，能够有效消除运算放大器非线性特性对读出电路造成的影响，同时通过简便的方法实现一阶量化噪声整形，能够结合过采样技术和数字滤波技术提升系统信噪比。

Description

带量化噪声整形的电阻式传感器读出电路
技术领域
本发明涉及一种带量化噪声整形的电阻式传感器读出电路。
背景技术
在万物互联的时代，传感器是其中最关键的组件之一。电阻式传感器将温度、位移、压力、加速度等非电物理量转换为电阻值。例如广泛用于气体浓度测量的微热板气体传感器，即为化学电阻应变的传感器。电阻式微热板气体传感器由于其小型化、低功耗的优势，在便携设备中有很好的应用前景。此外，通过微机械加工技术，可以将传感器和电子电路集成在同一块CMOS基片上，而商用CMOS技术为之提供了可靠的批量制造和大量生产的途径。这类传感器的感应材料的初始电阻值与应变电阻值都在一个很大的区间内变化，可以从几千欧姆到几十兆欧姆，变化范围可能大至6个数量级，这就要求测量电路有很大的动态范围。
图1所示为一种现有的电阻式传感器接口模块的结构框图，通过电阻分压电路或电流偏置电路将变化的电阻值转换为变化的电压值，然后通过闭环运算放大器对信号进行放大和滤波，再通过模拟数字转换器来获取数字输出信号。在深亚微米工艺中，由于电源电压的降低，运算放大器的线性工作区域极其有限。放大器的非线性特性一方面导致了最终输出信号的非线性，另一方面也限制了系统的灵敏度。为了改善这一问题，通常需要对运算放大器进行线性校准。但是，非线性特性是难以准确计算的，这对校准算法提出了很高的要求，而且即便加入线性校准电路，也不能完全消除放大器非线性特性的影响。
发明内容
本发明要解决的技术问题是提供一种带量化噪声整形的电阻式传感器读出电路，能够有效消除运算放大器非线性特性对读出电路造成的影响，同时通过简便的方法实现一阶量化噪声整形，能够结合过采样技术和数字滤波技术提升系统信噪比。
为了解决上述技术问题，本发明提供了一种带量化噪声整形的电阻式传感器读出电路，包括电阻式传感器、比例电阻、比例电流源阵列、比较器、逐次逼近逻辑、电流开关阵列、残差提取反馈单元、第一抵消电阻和第二抵消电阻；
所述电阻式传感器的一端连接比例电流源阵列的第一输出端，另一端接地；
所述比例电阻的一端通过电流开关阵列的2n个开关分别连接比例电流源阵列的第三组输出端及第四组输出端，另一端接地；
所述第一抵消电阻的一端连接比例电流源阵列的第二输出端，另一端接地；
所述比较器的第一正相输入端连接电阻式传感器和比例电流源阵列的公共端，第一负相输入端连接比例电阻和电流开关阵列的公共端，第二负相输入端连接第一抵消电阻和比例电流源阵列的公共端；第二正相输入端连接第二抵消电阻的一端；所述第二抵消电阻的另一端接地；所述比较器的输出端连接所述逐次逼近逻辑的输入端；
所述逐次逼近逻辑的输出端连接电流开关阵列的输入端，依次控制所述电流开关阵列的2n个开关(611～61n，621～62n)；
所述残差提取反馈单元的四个输入端分别与比较器的第一正相输入端、第一负相输入端、第二负相输入端和第二正相输入端连接，其输出端连接第一抵消电阻和比例电流源阵列的公共端，产生用于形成噪声整形特性的残差反馈电流IE接入第一抵消电阻和比例电流源阵列的公共端。
本发明一个较佳实施例中，进一步包括所述读出电路运行过程为，
(1)运行在逻辑复位阶段下：所述逐次逼近逻辑控制电流开关阵列的第一组开关(611～61n)全部闭合、第二组开关(621～62n)全部断开；
(2)运行在转换阶段下：所述比较器逐次比较，总是在第k次(k≤n)比较结束后，所述逐次逼近逻辑对电流开关阵列的控制模式满足以下关系：
(V1+-V1-(k-1))+(V2+-V2-)＞0时，逐次逼近逻辑输出DOUT(k)＝DOUT(k-1)+2n-k，通过逐次逼近逻辑控制开关62k闭合、开关61k保持闭合；反之，DOUT(k)＝DOUT(k-1)；通过逐次逼近逻辑控制开关61k断开、开关62k保持断开；
转换阶段结束后，逐次逼近逻辑输出的数字码为所述读出电路的结果；
其中，V1-(k-1)＝RDAC*2DOUT(k-1)*Iu；
n表征逐次逼近逻辑输出数字码的位宽；
V1+表征比较器第一正相输入端的电压，V2+表征比较器第二正相输入端的电压，V2-表征比较器第二负相输入端的电压，V1-(k-1)表征第k-1次比较结束后比较器第一负相输入端的电压，V1-(k-2)表征第k-2次比较结束后比较器第一负相输入端的电压；
DOUT(k)表征第k次比较结束后逐次逼近逻辑输出的十进制数；
DOUT(k-1)表征第k-1次比较结束后逐次逼近逻辑输出的十进制数；
RDAC表征比例电阻的电阻值；
Iu表征比例电流源阵列输出到电流开关阵列单个开关的电流值。
本发明一个较佳实施例中，进一步包括所述残差提取反馈单元具有传递函数
Figure BDA0002357263510000041
其中，z表征z域；R0表征第一抵消电阻的阻值。
本发明一个较佳实施例中，进一步包括所述残差提取反馈单元包括四输入运算放大器、第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关、第八开关、第九开关、第一电容、第二电容、第一场效应管、第二场效应管；
所述四输入运算放大器的第一正输入端、第二正输入端分别与和比较器的第一正输入端、第二正输入端连接，其第一负输入端、第二负输入端分别与比较器的第一负输入端、第二负输入端连接；
第一场效应管的源极连接电源，栅极连接第一电容的一端，第一电容的另一端接地；第二效应管的源极连接电源，栅极接第二电容的一端，第二电容的另一端接地；
第一开关的一端连接四输入运算放大器的输出端，另一端连接第二开关的一端和第三开关的一端，第二开关的另一端连接第一场效应管的栅极，第三开关的另一端连接第二场效应管的栅极；第四开关的一端连接第一场效应管的漏极，另一端连接第一抵消电阻和比例电流源阵列的公共端；第五开关的一端连接第一场效应管的漏极，另一端连接第八开关的一端；第六开关的一端连接第二场效应管的漏极，另一端连接第一抵消电阻和比例电流源阵列的公共端；第七开关的一端连接第二场效应管的漏极，另一端连接第五开关和第八开关的公共端；第八开关的另一端连接第二抵消电阻和比较器的公共端；第九开关的一端连接比例电流源阵列的第五输出端，另一端连接比例电阻和电路开关阵列的公共端。
本发明一个较佳实施例中，进一步包括所述第九开关闭合时，所述读出电路运行在残差提取与反馈阶段下，所述残差提取反馈单元在残差提取与反馈阶段产生残差反馈电流IE，
Figure BDA0002357263510000051
其中，ILS表征比例电流源阵列输出到第九开关的电流值；
R0表征第一抵消电阻的阻值；
VRES表征残差电压，其为转换阶段结束后比较器输入端的电压(V1+-V1-)-V2-。
本发明一个较佳实施例中，进一步包括所述第一场效应管和第二场效应管为P型场效应管。
本发明一个较佳实施例中，进一步包括所述比较器由第一时钟信号ClkC控制。
本发明一个较佳实施例中，进一步包括所述逐次逼近逻辑由第一复位信号RST控制；所述第一复位信号RST为逻辑高电平时，所述读出电路运行在逻辑复位阶段；所述第一复位信号RST从逻辑高电平切换到逻辑低电平时，所述读出电路运行在转换阶段。
本发明一个较佳实施例中，进一步包括所述第九开关受第二时钟信号ClkG控制，所述第二时钟信号ClkG由逻辑低电平变为逻辑高电平时，所述读出电路运行在残差提取与反馈阶段，产生残差反馈电流IE。
本发明一个较佳实施例中，进一步包括所述第一开关和第二开关受第二时钟信号ClkG控制；第三开关、第四开关及第七开关受第三时钟信号Φ1控制；第二开关、第五开关及第六开关受第四时钟信号Φ2控制。
本发明的有益效果：
本发明的带量化噪声整形的电阻式传感器读出电路，能够有效消除运算放大器非线性特性对读出电路造成的影响，同时通过简便的方法实现一阶量化噪声整形，能够结合过采样技术和数字滤波技术提升系统信噪比。
附图说明
图1是现有电阻式传感器读出电路的结构示意图；
图2是本发明带量化噪声整形的电阻式传感器读出电路的示意图；
图3是本发明优选实施例中电阻式传感器读出电路的示意图；
图4是本发明优选实施例中电阻式传感器读出电路的时序图；
图5是本发明优选实施例中电阻式传感器读出电路的输出噪声功率谱。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
实施例
本实施例公开一种带量化噪声整形的电阻式传感器读出电路，参照图2所示，包括电阻式传感器1、比例电阻2、比例电流源阵列3、比较器4、逐次逼近逻辑5、电流开关阵列6、残差提取反馈单元7、第一抵消电阻8和第二抵消电阻9；其中，电阻式传感器1的电阻值为RS，比例电阻2的电阻值为RDAC，第一抵消电阻8和第二抵消电阻9的电阻值为R0，比较器4由第一时钟信号ClkC控制，残差提取反馈单元7由第二时钟信号ClkG控制，逐次逼近逻辑5由第一复位信号RST控制。
上述电阻式传感器1的一端连接比例电流源阵列3的第一输出端31，另一端接地；上述比例电阻2的一端通过电流开关阵列6的2n个开关分别连接比例电流源阵列6的第三组输出端331～33n及第四组输出端341～34n，另一端接地；上述第一抵消电阻8的一端连接比例电流源阵列3的第二输出端32，另一端接地；
上述比较器4的第一正相输入端41连接电阻式传感器1和比例电流源阵列3的公共端，第一负相输入端42连接比例电阻1和电流开关阵列6的公共端，第二负相输入端44连接第一抵消电阻8和比例电流源阵列3的公共端；第二正相输入端43连接第二抵消电阻9的一端；上述第二抵消电阻9的另一端接地；上述比较器4的输出端连接上述逐次逼近逻辑5的输入端；
上述逐次逼近逻辑5的数据输出端51～5n连接电流开关阵列6的输入端，控制上述电流开关阵列的2n个开关611～61n，621～62n；
上述残差提取反馈单元7的四个输入端分别与比较器4的第一正相输入端41、第一负相输入端42、第二负相输入端44和第二正相输入端43连接，其输出端连接第一抵消电阻8和比例电流源阵列3的公共端，产生用于形成噪声整形特性的残差反馈电流IE接入第一抵消电阻8和比例电流源阵列3的公共端。
本实施例技术方案中，上述残差提取反馈单元7具有传递函数
Figure BDA0002357263510000071
z表征z域，具有以下结构：
包括四输入运算放大器71、第一开关721、第二开关722、第三开关723、第四开关724、第五开关725、第六开关726、第七开关727、第八开关728、第九开关729、第一电容741、第二电容742、第一场效应管731、第二场效应管732；四输入运算放大器71的第一正输入端711、第二正输入端713分别与和比较器的第一正输入端41、第二正输入端43连接，其第一负输入端712、第二负输入端714分别与比较器的第一负输入端42、第二负输入端44连接；
第一场效应管731的源极连接电源，栅极连接第一电容741的一端，第一电容741的另一端接地；第二效应管732的源极连接电源，栅极接第二电容742的一端，第二电容742的另一端接地；
第一开关721的一端连接四输入运算放大器71的输出端，另一端连接第二开关722的一端和第三开关723的一端，第二开关722的另一端连接第一场效应管731的栅极，第三开关723的另一端连接第二场效应管732的栅极；第四开关724的一端连接第一场效应管731的漏极，另一端连接第一抵消电阻8和比例电流源阵列3的公共端；第五开关725的一端连接第一场效应管731的漏极，另一端连接第八开关728的一端；第六开关726的一端连接第二场效应管732的漏极，另一端连接第一抵消电阻8和比例电流源阵列3的公共端；第七开关727的一端连接第二场效应管732的漏极，另一端连接第五开关725和第八开关728的公共端；第八开关728的另一端连接第二抵消电阻9和比较器7的公共端；第九开关729的一端连接比例电流源阵列3的第五输出端35，另一端连接比例电阻2和电路开关阵列6的公共端。
上述第一开关721和第二开关722受第二时钟信号ClkG控制；第三开关723、第四开关724及第七开关727受第三时钟信号Φ1控制；第二开关722、第五开关725及第六开关726受第四时钟信号Φ2控制，上述第九开关729受第二时钟信号ClkG控制。
本实施例技术方案中，上述第一场效应管731和第二场效应管732优选使用P型场效应管。
以上结构设计的读出电路，运行在逻辑复位阶段、转换阶段和量化误差提取与反馈阶段，时序图参照图4所示，各个阶段的运行过程如下：
(1)逻辑复位阶段
第一复位信号RST为逻辑高电平时，该读出电路运行于逻辑复位阶段，电流开关阵列6的2n个开关中，611～61n全部闭合，621～62n全部断开，使比例电流源阵列3的输出端331～33n连接到比例电阻2的一端，使比较器第一负相输入端42处的电压为：V1-＝RDAC·(2n-1+2n-2+…+1)Iu＝RDAC·(2n-1)Iu；
比较器第一正输入端41处的电压为V1+＝RS·Iref，第二正输入端43处的电压为0，第二负输入端44处的电压为V2-＝R0·(Iref+IE)，其中IE为残差提取反馈单元7产生的用于形成噪声整形特性的残差反馈电流，Iref为比例电流源阵列输出到第一抵消电阻8和电阻式传感器1的电流值。
(2)转换阶段
第一复位信号RST从逻辑高电平切换到逻辑低电平时，该读出电路运行在转换阶段，依次进入如下步骤：
首先，比较器进行第一次比较，(V1+-V1-)+(V2+-V2-)＞0时，逐次逼近逻辑输出数字码的最高位为1，相当于输出数字码DOUT的十进制表示为2n-1，逐次逼近逻辑控制开关621闭合、开关611保持闭合，比较器第一负输入端42的电压变为V1-(1)＝RDAC·(2n+2n-1-1)Iu；反之，逐次逼近逻辑输出数字码的最高位为0，相当于输出数字码DOUT的十进制表示为0，逐次逼近逻辑控制开关611断开、开关621保持断开，比较器第一负输入端42的电压变为V1-(1)＝RDAC·(2n-2n-1-1)Iu；
随后，上述比较器进行第二次比较，当(V1+-V1-(1))+(V2+-V2-)＞0时，逐次逼近逻辑输出数字码的第二位为1，通过逐次逼近逻辑控制开关622闭合、开关612保持闭合；反之，逐次逼近逻辑输出数字码的第二位为0，通过逐次逼近逻辑控制开关612断开、开关622保持断开；
如上所述的过程一直进行n次，其中n为逐次逼近逻辑输出二进制数字码的位宽。总是在第k次(k≤n)比较结束后，逐次逼近逻辑逻辑8对电流开关阵列6的控制模式满足以下关系：
(V1+-V1-(k-1))+(V2+-V2-)＞0时，逐次逼近逻辑输出DOUT(k)＝DOUT(k-1)+2n-k，通过逐次逼近逻辑控制开关62k闭合、开关61k保持闭合，比较器第一负输入端42的电压变为V1-(k)＝V1-(k-1)+RDAC·2n-kIu，其中，V1-(k-1)＝V1-(k-2)+RDAC*2n-k-1*Iu；反之，DOUT(k)＝DOUT(k-1)；通过逐次逼近逻辑控制开关61k断开、开关62k保持断开，比较器第一负输入端42的电压变为V1-(k)＝V1-(k-1)-RDAC·2n-kIu，转换阶段结束后，逐次逼近逻辑5输出的二进制数字码为上述读出电路的结果；
其中，V1-(k-1)＝RDAC*2DOUT(k-1)*Iu；
n表征逐次逼近逻辑输出数字码的位宽；
V1+表征比较器第一正相输入端的电压，V2+表征比较器第二正相输入端的电压，V2-表征比较器第二负相输入端的电压，V1-(k-1)表征第k-1次比较结束后比较器第一负相输入端的电压，V1-(k-2)表征第k-2次比较结束后比较器第一负相输入端的电压；
DOUT(k)表征第k次比较结束后逐次逼近逻辑输出的十进制数；
DOUT(k-1)表征第k-1次比较结束后逐次逼近逻辑输出的十进制数；
RDAC表征比例电阻的电阻值；
Iu表征比例电流源阵列输出到电流开关阵列单个开关的电流值。
(3)量化误差提取与反馈阶段
第九开关729闭合时，上述第二时钟信号ClkG由逻辑低电平变为逻辑高电平时，上述读出电路运行在残差提取与反馈阶段下，上述残差提取反馈单元在残差提取与反馈阶段产生残差反馈电流IE，
Figure BDA0002357263510000111
其中，ILS表征比例电流源阵列输出到第九开关的电流值；
VRES表征残差电压，其为转换阶段结束后比较器输入端的电压(V1+-V1-)-V2-，显然其绝对值小于一个量化电压步长，范围为-2IuRDAC＜VRES＜2IuRDAC。
第二时钟信号ClkG由逻辑低电平变为逻辑高电平时，误差提取开始，将第九开关729闭合，使流过比例电阻2的电流增加ILS＞2IuRDAC，则残差电压VRES'＝(V1+-V1-)-V2--ILS变为负值。与此同时，第一开关721和第八开关728也闭合，第三时钟信号Φ1与第四时钟信号Φ2为一对两相非交叠时钟，假设此时处于Φ1相位，则电路中的四输入运算放大器71、第二场效应管732及第二抵消电阻9构成负反馈环路，在负反馈的作用下，比较器第二正输入端43的电压将稳定在-VRES'；
第二场效应管732中的误差电流将稳定在IE＝-VRES'/R0＝ILS-VRES/R0，第二场效应管732的栅极电压被储存在第二电容742上。当第二时钟信号ClkG由逻辑高电平变回逻辑低电平时，负反馈环路断开，其电流依然可以维持不变。
接着，第三时钟信号Φ1由逻辑高电平变为逻辑低电平，第四时钟信号Φ2由逻辑低电平变为逻辑高电平，此时第二场效应管732通过闭合的第六开关726与第一抵消电阻8相连，而第一场效应管731经过第四开关724与第一抵消电阻8断开连接。误差电流IE被注入到第一抵消电阻8中，从而在下一个转换周期中，比较器4输入端的电压为：
Figure BDA0002357263510000112
其中，V0[k]＝(RS-R0)Iref-RDAC[ILS+(2n-1)Iu]是仅与RS有关的变量。
下面分析噪声整形的实现：
根据所述该读出电路的工作流程可以得到：
Figure BDA0002357263510000121
转换到z域可以得到，VRES(z)＝V0(z)+z-1VRES(z)-DOUT(z)，从而，
Figure BDA0002357263510000122
系统的线性模型如图5所示，量化噪声Q在转换过程中进入系统，满足关系DOUT(z)＝V0'(z)+Q(z)，代入VRES(z)，可以得到系统传递函数：
DOUT(z)＝RS(z)·Iref+(1-z-1)Q(z)-R0Iref-RDAC[ILS+(2n-1)Iu]。
可知噪声传递函数为NTF＝1-z-1，实现了一阶噪声整形。图5中，黑色曲线为本发明实施例在n＝10情况下输出数字码噪声能量谱密度，而灰色曲线为不带噪声整形的10位逐次逼近型模数转换器的输出数字码噪声能量谱密度。从图5可以看出，本发明的带噪声整形的电阻式传感器读出电路在低频段具有-20dB/十倍频的噪声抑制效果，噪底低于同等位宽的不带噪声整形的模数转换器。由于传感器输出信号一般具有非常小的带宽，因而结合数字滤波技术可以提高系统信噪比。
以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。

Claims (10)

1.一种带量化噪声整形的电阻式传感器读出电路，其特征在于：包括电阻式传感器、比例电阻、比例电流源阵列、比较器、逐次逼近逻辑、电流开关阵列、残差提取反馈单元、第一抵消电阻和第二抵消电阻；
所述电阻式传感器的一端连接比例电流源阵列的第一输出端，另一端接地；
所述比例电阻的一端通过电流开关阵列的2n个开关分别连接比例电流源阵列的第三组输出端及第四组输出端，另一端接地；
所述第一抵消电阻的一端连接比例电流源阵列的第二输出端，另一端接地；
所述比较器的第一正相输入端连接电阻式传感器和比例电流源阵列的公共端，第一负相输入端连接比例电阻和电流开关阵列的公共端，第二负相输入端连接第一抵消电阻和比例电流源阵列的公共端；第二正相输入端连接第二抵消电阻的一端；所述第二抵消电阻的另一端接地；所述比较器的输出端连接所述逐次逼近逻辑的输入端；
所述逐次逼近逻辑的输出端连接电流开关阵列的输入端，依次控制所述电流开关阵列的2n个开关(611～61n，621～62n)；
所述残差提取反馈单元的四个输入端分别与比较器的第一正相输入端、第一负相输入端、第二负相输入端和第二正相输入端连接，其输出端连接第一抵消电阻和比例电流源阵列的公共端，产生用于形成噪声整形特性的残差反馈电流IE接入第一抵消电阻和比例电流源阵列的公共端。
2.如权利要求1所述的带量化噪声整形的电阻式传感器读出电路，其特征在于：所述读出电路运行过程为，
(1)运行在逻辑复位阶段下：所述逐次逼近逻辑控制电流开关阵列的第一组开关(611～61n)全部闭合、第二组开关(621～62n)全部断开；
(2)运行在转换阶段下：所述比较器逐次比较，总是在第k次k≤n比较结束后，所述逐次逼近逻辑对电流开关阵列的控制模式满足以下关系：
(V1+-V1-(k-1))+(V2+-V2-)＞0时，逐次逼近逻辑输出DOUT(k)＝DOUT(k-1)+2n-k，通过逐次逼近逻辑控制开关62k闭合、开关61k保持闭合；反之，DOUT(k)＝DOUT(k-1)；通过逐次逼近逻辑控制开关61k断开、开关62k保持断开；
转换阶段结束后，逐次逼近逻辑输出的数字码为所述读出电路的结果；
其中，V1-(k-1)＝RDAC*2DOUT(k-1)*Iu；
n表征逐次逼近逻辑输出数字码的位宽；
V1+表征比较器第一正相输入端的电压，V2+表征比较器第二正相输入端的电压，V2-表征比较器第二负相输入端的电压，V1-(k-1)表征第k-1次比较结束后比较器第一负相输入端的电压，V1-(k-2)表征第k-2次比较结束后比较器第一负相输入端的电压；
DOUT(k)表征第k次比较结束后逐次逼近逻辑输出的十进制数；
DOUT(k-1)表征第k-1次比较结束后逐次逼近逻辑输出的十进制数；
RDAC表征比例电阻的电阻值；
Iu表征比例电流源阵列输出到电流开关阵列单个开关的电流值。
3.如权利要求1所述的带量化噪声整形的电阻式传感器读出电路，其特征在于：所述残差提取反馈单元具有传递函数
Figure FDA0002931515400000031
其中，z表征z域；R0表征第一抵消电阻的阻值。
4.如权利要求3所述的带量化噪声整形的电阻式传感器读出电路，其特征在于：所述残差提取反馈单元包括四输入运算放大器、第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关、第八开关、第九开关、第一电容、第二电容、第一场效应管、第二场效应管；
所述四输入运算放大器的第一正输入端、第二正输入端分别与和比较器的第一正输入端、第二正输入端连接，其第一负输入端、第二负输入端分别与比较器的第一负输入端、第二负输入端连接；
第一场效应管的源极连接电源，栅极连接第一电容的一端，第一电容的另一端接地；第二效应管的源极连接电源，栅极接第二电容的一端，第二电容的另一端接地；
第一开关的一端连接四输入运算放大器的输出端，另一端连接第二开关的一端和第三开关的一端，第二开关的另一端连接第一场效应管的栅极，第三开关的另一端连接第二场效应管的栅极；第四开关的一端连接第一场效应管的漏极，另一端连接第一抵消电阻和比例电流源阵列的公共端；第五开关的一端连接第一场效应管的漏极，另一端连接第八开关的一端；第六开关的一端连接第二场效应管的漏极，另一端连接第一抵消电阻和比例电流源阵列的公共端；第七开关的一端连接第二场效应管的漏极，另一端连接第五开关和第八开关的公共端；第八开关的另一端连接第二抵消电阻和比较器的公共端；第九开关的一端连接比例电流源阵列的第五输出端，另一端连接比例电阻和电路开关阵列的公共端。
5.如权利要求4所述的带量化噪声整形的电阻式传感器读出电路，其特征在于：所述第九开关闭合时，所述读出电路运行在残差提取与反馈阶段下，所述残差提取反馈单元在残差提取与反馈阶段产生残差反馈电流IE，
Figure FDA0002931515400000041
其中，ILS表征比例电流源阵列输出到第九开关的电流值；
R0表征第一抵消电阻的阻值；
VRES表征残差电压，其为转换阶段结束后比较器输入端的电压(V1+-V1-)-V2-。
6.如权利要求4所述的带量化噪声整形的电阻式传感器读出电路，其特征在于：所述第一场效应管和第二场效应管为P型场效应管。
7.如权利要求1所述的带量化噪声整形的电阻式传感器读出电路，其特征在于：所述比较器由第一时钟信号ClkC控制。
8.如权利要求1所述的带量化噪声整形的电阻式传感器读出电路，其特征在于：所述逐次逼近逻辑由第一复位信号RST控制；所述第一复位信号RST为逻辑高电平时，所述读出电路运行在逻辑复位阶段；所述第一复位信号RST从逻辑高电平切换到逻辑低电平时，所述读出电路运行在转换阶段。
9.如权利要求4所述的带量化噪声整形的电阻式传感器读出电路，其特征在于：所述第九开关受第二时钟信号ClkG控制，所述第二时钟信号ClkG由逻辑低电平变为逻辑高电平时，所述读出电路运行在残差提取与反馈阶段，产生残差反馈电流IE。
10.如权利要求4所述的带量化噪声整形的电阻式传感器读出电路，其特征在于：所述第一开关和第二开关受第二时钟信号ClkG控制；第三开关、第四开关及第七开关受第三时钟信号Φ1控制；第二开关、第五开关及第六开关受第四时钟信号Φ2控制。
CN202010011364.5A 2020-01-06 2020-01-06 带量化噪声整形的电阻式传感器读出电路 Active CN111162788B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010011364.5A CN111162788B (zh) 2020-01-06 2020-01-06 带量化噪声整形的电阻式传感器读出电路
PCT/CN2020/098439 WO2021139098A1 (zh) 2020-01-06 2020-06-28 带量化噪声整形的电阻式传感器读出电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010011364.5A CN111162788B (zh) 2020-01-06 2020-01-06 带量化噪声整形的电阻式传感器读出电路

Publications (2)

Publication Number Publication Date
CN111162788A CN111162788A (zh) 2020-05-15
CN111162788B true CN111162788B (zh) 2021-03-30

Family

ID=70561464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010011364.5A Active CN111162788B (zh) 2020-01-06 2020-01-06 带量化噪声整形的电阻式传感器读出电路

Country Status (2)

Country Link
CN (1) CN111162788B (zh)
WO (1) WO2021139098A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111162788B (zh) * 2020-01-06 2021-03-30 江苏科大亨芯半导体技术有限公司 带量化噪声整形的电阻式传感器读出电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753801B2 (en) * 2002-08-23 2004-06-22 Micron Technology, Inc. Fully differential reference driver for pipeline analog to digital converter
CN105978565A (zh) * 2016-05-19 2016-09-28 英特格灵芯片(天津)有限公司 可反馈调整比较器噪声以提高转换速度的模数转换器
CN108270408B (zh) * 2018-04-28 2023-06-23 福州大学 低噪声线性霍尔传感器读出电路及其工作方法
CN110047551B (zh) * 2019-04-23 2020-05-22 江苏科大亨芯半导体技术有限公司 一种sram输入路径时序测试电路及测试方法
CN111162788B (zh) * 2020-01-06 2021-03-30 江苏科大亨芯半导体技术有限公司 带量化噪声整形的电阻式传感器读出电路

Also Published As

Publication number Publication date
WO2021139098A1 (zh) 2021-07-15
CN111162788A (zh) 2020-05-15

Similar Documents

Publication Publication Date Title
US9954549B2 (en) Charge-sharing and charge-redistribution DAC and method for successive approximation analog-to-digital converters
CN209784847U (zh) 传感器电路和传感器系统
Zare-Hoseini et al. Modeling of switched-capacitor delta-sigma modulators in SIMULINK
EP2027654B1 (en) A/d converter and a/d converting method
Murmann Digitally assisted analog circuits
US6784824B1 (en) Analog-to-digital converter which is substantially independent of capacitor mismatch
CN109787633B (zh) 带斩波稳定的适用于混合型adc结构的σδadc
US20180212616A1 (en) A/d converter
CN109889199B (zh) 一种带斩波稳定的σδ型和sar型混合型adc
CN108199718B (zh) 基于Sigma-Delta调制的电容传感器检测方法
CN111953348B (zh) 积分器和模数转换器
De Maeyer et al. A double-sampling extended-counting ADC
US10735016B2 (en) D/A conversion circuit, quantization circuit, and A/D conversion circuit
Markus et al. Incremental delta-sigma structures for DC measurement: An overview
CN107872229B (zh) 模数转换器的方法和设备
CN104184478B (zh) 互补共源共栅反相器及增量Sigma‑Delta模数转换电路
JP2014230269A (ja) 温度検出機能を具えたアナログデジタル変換回路及びその電子装置
CN111342840A (zh) 精密的电流到数字转换器
CN111162788B (zh) 带量化噪声整形的电阻式传感器读出电路
Jaykar et al. Modeling of sigma-delta modulator non-idealities with two step quantization in MATLAB/Simulink
CN111697968A (zh) 信号处理系统及方法
Li et al. A second-order passive noise-shaping SAR ADC using the LMS-based mismatch calibration
Li et al. A High Accuracy and Wide Input Voltage Range Current Sensor with Adaptive Amplification and Temperature Compensation
Jędrzejewski et al. Self-calibratable Adaptive Sub-ranging ADC Insensitive to Amplifiers Gain Errors
Malcovati et al. Oversampled A/D interface circuit for integrated AC-power sensor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant