CN209784847U - 传感器电路和传感器系统 - Google Patents

传感器电路和传感器系统 Download PDF

Info

Publication number
CN209784847U
CN209784847U CN201920464169.0U CN201920464169U CN209784847U CN 209784847 U CN209784847 U CN 209784847U CN 201920464169 U CN201920464169 U CN 201920464169U CN 209784847 U CN209784847 U CN 209784847U
Authority
CN
China
Prior art keywords
diode
connected transistor
voltage drop
signal
sigma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201920464169.0U
Other languages
English (en)
Inventor
C·M·伊波利托
M·韦亚纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of CN209784847U publication Critical patent/CN209784847U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)
  • Burglar Alarm Systems (AREA)

Abstract

本文提供了传感器电路和传感器系统。一种传感器电路，包括：第一电流源，被配置为通过第一二极管连接晶体管在第一电流线中产生第一电流，在第一二极管连接晶体管两端具有电压降，第一电流经由第一比例因子与绝对温度成比例；第二电流源，被配置为通过第二二极管连接晶体管在第二电流线中产生第二电流，在第二二极管连接晶体管两端具有电压降，第二电流经由第二比例因子与绝对温度成比例；第三电流源，被配置为通过第三二极管连接晶体管在第三电流线中产生第三电流，在第三二极管连接晶体管两端具有电压降；以及处理网络，包括Σ‑Δ模数转换器，处理网络耦合到第一二极管连接晶体管、第二二极管连接晶体管和第三二极管连接晶体管。

Description

传感器电路和传感器系统
技术领域
本文一般地涉及温度传感器。
背景技术
数字温度传感器提供数字输出信号，该数字输出信号编码关于由温度传感器中包括的传感器电路感测的温度的信息。
为了获得温度相关输出信号，数字温度传感器可以包括提供被归一化到电压参考信号VREF的模拟温度相关信号的第一子电路，随后是在其中经由ADC将温度相关电压信号转换为数字信号的模数转换器(ADC)子电路。温度相关电压信号通常被称为成比例于绝对温度(PTAT)电压VPTAT。
因此，数字温度传感器的输出可以是与PTAT电压与(绝对)电压参考VREF之间的比率成比例的信号DOUT，例如，DOUT与VPTAT/VREF成比例。
所谓的带隙参考发生器可以表示电子领域中用于提供绝对电压参考的解决方案。
由带隙参考电压电路VREF提供的参考电压(也表示为带隙参考电压VBG)可以是具有成比例于绝对温度(PTAT)特性VPTAT的电压和具有互补于绝对温度(CTAT)特性VCTAT的电压的线性组合，产生在任何温度范围内近似恒定的总电压，即，绝对温度无关电压参考。
然而，CTAT电压仅补偿PTAT电压与温度的线性相关性，而与温度的非线性相关性仍然存在于由典型带隙参考电压提供的输出参考电压VREF中。这种与温度的非线性相关性也可以被称为“曲率”。温度传感器对温度变化的准确性主要受上述曲率的限制。这因此影响ADC输出信号DOUT的线性度。因此，为了设计高准确性的温度传感器，必须采用曲率校正技术。
改善ADC输出信号DOUT线性度随温度的线性度的第一种方式可以是针对参考电压VREF采用曲率校正技术。当通过减小参考电压的曲率来改善温度准确性时，调节参考的方式对可以获得的准确性具有很大影响。可以调节电压参考电路以通过调节参考电压VREF的峰值来降低参考电压非线性误差，使得其在环境温度(约300°K)下发生，参考电压的抛物线曲率关于工作温度范围内的峰值近似对称。
此外，除了曲率之外，还可以存在其他非理想性，例如：偏移和失配。解决这些附加的非理想性的方式也会影响性能。
第二种方式可以是应用比率曲率校正，因为曲率校正依赖于温度传感器输出信号的比例性质。在比率曲率校正技术中，可以以引入时间复用和AD转换器加倍为代价来实现优于0.2℃的温度误差。
非线性也可以在数字域中或在系统级别进行校正。为了校正数字域中的曲率，可以修改数字电路以引入反向非线性，使用例如多项式或分段线性传递函数来消除由曲率导致的非线性。在数字和系统级曲率校正技术中，校正涉及模拟电路和数字电路两者。
在系统级曲率校正中，模拟前端中的参数(例如，生成阈值电压VBE或增益因子α的晶体管的电流)可以由数字电路以温度相关方式来调节，以便补偿曲率。
尽管该领域有广泛的活动，但是如通过下面讨论的各种文献见证的，需要进一步改进的解决方案。
实用新型内容
一个或多个实施例的目的是有助于提供这样的改进的解决方案。
一个或多个实施例可以涉及传感器电路和传感器系统。生成和处理线性化温度感测数字信号的电路和系统可以是这样的示例。
在一个方面，提供了一种传感器电路，包括：第一电流源，被配置为通过第一二极管连接晶体管在第一电流线中产生第一电流，在所述第一二极管连接晶体管两端具有电压降，所述第一电流经由第一比例因子与绝对温度成比例；第二电流源，被配置为通过第二二极管连接晶体管在第二电流线中产生第二电流，在所述第二二极管连接晶体管两端具有电压降，所述第二电流经由第二比例因子与绝对温度成比例，所述第二比例因子不同于所述第一比例因子；第三电流源，被配置为通过第三二极管连接晶体管在第三电流线中产生第三电流，在所述第三二极管连接晶体管两端具有电压降；以及处理网络，包括Σ-Δ模数转换器，所述处理网络耦合到所述第一二极管连接晶体管、所述第二二极管连接晶体管和所述第三二极管连接晶体管，其中来自所述Σ-Δ模数转换器的输出节点处的输出比特流具有提供温度感测信号的平均值，所述温度感测信号对温度具有线性相关性。
在一些实施例中，所述处理网络对以下各项敏感：所述第一二极管连接晶体管和所述第二二极管连接晶体管两端的电压降的差值；所述第二二极管连接晶体管和所述第三二极管连接晶体管两端的电压降的差值；以及所述第二二极管连接晶体管两端的电压降。
在一些实施例中，所述Σ-Δ模数转换器利用以下项上的相反符号是有效的：所述第一二极管连接晶体管和所述第二二极管连接晶体管两端的电压降的差值；以及所述第二二极管连接晶体管和所述第三二极管连接晶体管两端的电压降的差值与所述第二二极管连接晶体管两端的电压降的组合。
在一些实施例中，所述第三电流与温度无关。
在一些实施例中，所述电路进一步包括缩放电路块，所述缩放电路块耦合到来自所述Σ-Δ模数转换器的所述输出节点并且对来自所述Σ-Δ模数转换器的所述输出比特流敏感。
在一些实施例中，所述缩放电路块被配置为提供所述温度感测信号的缩放转换。
在一些实施例中，所述处理网络进一步包括：第一差分级，具有耦合到所述第一二极管连接晶体管和所述第二二极管连接晶体管的输入，其中所述第一差分级对所述第一二极管连接晶体管和所述第二二极管连接晶体管两端的电压降的差值敏感，其中来自所述第一差分级的输出信号提供与绝对温度成比例的第一信号；以及第二差分级，具有耦合到所述第二二极管连接晶体管和所述第三二极管连接晶体管的输入，其中所述第二差分级对所述第二二极管连接晶体管和所述第三二极管连接晶体管两端的电压降的差值敏感，其中来自所述第二差分级的输出信号提供与绝对温度成比例的第二信号。
在一些实施例中，所述第一差分级具有由符号α表示的第一增益，并且所述第二差分级具有由符号β表示的第二增益，其中来自所述Σ-Δ模数转换器的所述输出比特流的由符号μ表示的平均值由以下关系式给出，
其中：ΔVBE是所述第一二极管连接晶体管和所述第二二极管连接晶体管两端的电压降的差值；ΔVBE,comp是所述第二二极管连接晶体管和所述第三二极管连接晶体管两端的电压降的差值；以及VBE是所述第二二极管连接晶体管两端的电压降，其中所述第一增益和所述第二增益被设置为使得所述关系式中的分母恒定的值。
在一些实施例中，所述电路进一步包括耦合到所述第一差分级、所述第二差分级和来自所述第二二极管连接晶体管的信号传播路径的组合网络，其中所述组合网络对来自所述第一差分级的输出信号、来自所述第二差分级的输出信号、输入差分电压和所述信号传播路径上的信号有效。
在一些实施例中，所述电路进一步包括选择级，所述选择级被配置为使得所述Σ-Δ模数转换器对以下各项交替有效：所述第一二极管连接晶体管和所述第二二极管连接晶体管两端的电压降的差值；以及所述第二二极管连接晶体管和所述第三二极管连接晶体管两端的电压降的差值与所述第二二极管连接晶体管两端的电压降的组合。
在一些实施例中，所述电路进一步包括从所述Σ-Δ模数转换器的所述输出节点到所述选择级的反馈网络，其中所述选择级被配置为根据所述Σ-Δ模数转换器的所述输出节点处的比特流信号进行操作。
在一些实施例中，所述选择级包括：开关装置，耦合到所述第一二极管连接晶体管、所述第二二极管连接晶体管和所述第三二极管连接晶体管，所述开关装置被配置为感测所述第一二极管连接晶体管、所述第二二极管连接晶体管和所述第三二极管连接晶体管两端的电压降，所述开关装置从所述Σ-Δ转换器的所述输出节点耦合到所述反馈网络；以及在所述开关装置与所述Σ-Δ模数转换器之间的电容器组，所述电容器组包括第一组电容器和第二组电容器，所述第一组电容器和所述第二组电容器被配置为根据由所述开关装置感测的所述第一二极管连接晶体管、所述第二二极管连接晶体管和所述第三二极管连接晶体管两端的电压降来存储电荷，其中所述第一组电容器和所述第二组电容器被配置为将存储在其上的电荷分别转移到所述Σ-Δ模数转换器的第一输入节点和第二输入节点。
在一些实施例中，所述开关装置被配置为由来自所述Σ-Δ模数转换器的所述输出节点的所述反馈网络在以下之间切换：第一操作模式，其中所述Σ-Δ模数转换器的所述输出节点处的比特流信号处于第一值，其中指示所述第一二极管连接晶体管和所述第二二极管连接晶体管两端的电压降的差值的信号被施加到所述电容器组中的第一数目的电容器，所述第一数目是所述Σ-Δ模数转换器的所述输出节点处的比特流信号的第一值的函数；以及第二操作模式，其中所述Σ-Δ模数转换器的所述输出节点处的比特流信号处于第二值，其中指示所述第二二极管连接晶体管和所述第三二极管连接晶体管两端的电压降的差值与所述第二二极管连接晶体管两端的电压降的组合的信号被施加到所述电容器组中的第二数目的电容器，所述第二数目是所述Σ-Δ模数转换器的所述输出节点处的比特流信号的第二值的函数。
在一些实施例中，所述Σ-Δ模数转换器在交替的第一采样阶段和第二积分阶段可操作，其中电荷存储在所述电容器组中的电容器上并且被转移到所述Σ-Δ模数转换器的所述第一输入节点和所述第二输入节点以用于在其中进行积分。
在一些实施例中，所述第一比例因子是单位1。
在一些实施例中，所述第二比例因子是所述第一比例因子的倍数。
在一些实施例中，所述第一二极管连接晶体管、所述第二二极管连接晶体管或所述第三二极管连接晶体管中的至少一个二极管连接晶体管包括双极晶体管。
在另一方面，提供了一种传感器系统，包括至少一个数字温度传感器，所述数字温度传感器包括电路，所述电路包括：第一电流源，被配置为通过第一二极管连接晶体管在第一电流线中产生第一电流，在所述第一二极管连接晶体管两端具有电压降，所述第一电流经由第一比例因子与绝对温度成比例；第二电流源，被配置为通过第二二极管连接晶体管在第二电流线中产生第二电流，在所述第二二极管连接晶体管两端具有电压降，所述第二电流经由第二比例因子与绝对温度成比例，所述第二比例因子不同于所述第一比例因子；第三电流源，被配置为通过第三二极管连接晶体管在第三电流线中产生第三电流，在所述第三二极管连接晶体管两端具有电压降；以及处理网络，包括Σ-Δ模数转换器，所述处理网络耦合到所述第一二极管连接晶体管、所述第二二极管连接晶体管和所述第三二极管连接晶体管，其中来自所述Σ-Δ模数转换器的输出节点处的输出比特流具有提供温度感测信号的平均值，所述温度感测信号对温度具有线性相关性。
在一些实施例中，所述处理网络对以下各项敏感：所述第一二极管连接晶体管和所述第二二极管连接晶体管两端的电压降的差值；所述第二二极管连接晶体管和所述第三二极管连接晶体管两端的电压降的差值；以及所述第二二极管连接晶体管两端的电压降。
一个或多个实施例可以促进高准确性温度传感器的稳健且简单的设计。
一个或多个实施例可以提供以下优点中的一个或多个：
-在ADC转换器内集成曲率校正；
-性能对于诸如偏移和失配的非理想性不敏感；
-降低温度误差。
附图说明
现在将参考附图通过仅示例的方式描述一个或多个实施例，在附图中：
图1是网络布置中的温度传感器的示意图；
图2是温度传感器的框图；
图3是温度传感器的示例性电路图；
图4是实施例的示例性电路图；
图5是Σ-Δ模数转换器的示例性框图；
图6(包括分别被表示为a)和b)的两个部分)包括在实施例中可能出现的信号的时间图；
图7是实施例的示例性电路图；
图8(包括分别被表示为a)和b)的两个部分)包括在实施例中可能出现的信号的时间图；以及
图9包括在实施例中可能出现的信号的时间图。
具体实施方式
在随后的描述中，示出了一个或多个具体细节，旨在提供对本说明书的实施例的示例的深入理解。实施例可以在没有一个或多个具体细节的情况下或者利用其他方法、部件、材料等来获得。在其他情况下，未详细示出或描述已知的结构、材料或操作，使得实施例的某些方面将不被模糊。
在本说明书的框架中对“实施例”或“一个实施例”的引用旨在表示关于该实施例描述的特定配置、结构或特性被包括在至少一个实施例中。因此，可以存在于本说明书的一个或多个位置的诸如“在实施例中”或“在一个实施例中”等短语不一定指代同一实施例。
此外，在一个或多个实施例中，可以以任何适当的方式组合特定构造、结构或特性。
本文中使用的参考仅仅是为了方便而提供的，并且因此不限定保护范围或实施例的范围。
名称“智能传感器”通常应用于从物理环境接收某种输入并且能够产生(并且可能调节)要传输到控制网络的相应信号的设备。
智能传感器有助于准确和自动地收集例如环境数据，并且可以应用于监测和控制各种环境，例如智能电网，以用于例如探索、科学应用。
可以将一个或多个实施例应用于由数字温度传感器产生的温度测量的曲率连接。
图1是包括多个温度传感器的传感器集线器的示意图。
智能传感器可以被包括在物联网(IoT)网络中，例如，作为个域网中的传感器集线器的成员。个域网可以包括部署在移动设备周围的环境传感器。如温度和湿度传感器等环境传感器可以提供上下文信息，以提供例如位置信息。
传感器集线器或个域网可以包括多个例如温度传感器40。这种温度传感器可以是传感器集线器内的重要部件。
一个或多个实施例可以被使用在包括用于感测人体温度的传感器的便携式设备(例如，温度敏感设备、组合的气体湿度温度传感器)的各种产品中。
一个或多个实施例可以被使用为智能传感器设备，其中可能需要在宽温度范围内的准确温度读数。
图2是温度传感器的示例性框图。
在一个或多个实施例中，如本文所示，温度传感器40可以包括具有相关联的偏置电路20的温度传感器电路10和模数转换器(ADC)30。
温度传感器电路10可以被配置为提供信号成比例于绝对温度(PTAT)。
偏置电路20可以被配置用于针对温度传感器10和/或ADC电路30提供供应线。
ADC转换器30可以被配置用于提供包含关于由温度传感器10测量的温度的信息的(数字)温度读出信号DOUT。温度读出信号DOUT可以由处理由温度传感器电路10接收的至少一个模拟信号来产生，其可以与温度相关电压VPTAT与参考电压VREF的比率成比例。
图3是适于使用CMOS技术来实现的(数字)温度传感器40的操作原理的示例。
在一个或多个实施例中，二极管连接布置中的两个(例如，pnp)双极晶体管T1、T2(控制端子例如基极被短路到电流路径，例如相应基极节点连接到相应发射极节点)可以耦合在提供(不同的)偏置电流pIbias、Ibias的(任何已知类型的)相应偏置源b1、b2与(公共)接地端子GND之间。
在一个或多个实施例中，第一电流源b1可以被配置为通过第一二极管连接晶体管T1在第一电流线400a中生成第一电流Ibias。
在一个或多个实施例中，第二电流源b2可以被配置为通过第二二极管连接晶体管T2在第二电流线400b中生成第二电流pIbias。
在如图3所示的布置中，偏置电流pIbias、Ibias可以彼此成比例。例如，第二电流pIbias可以经由比例因子p与第一电流Ibias成比例，例如，pIbias＝p·Ibias，比例因子p是单位1的倍数。
可以设计各种布置以便便于获得电流pIbias，电流pIbias镜像由发生器b1产生的电流Ibias(例如，与其相同或成比例)。这些布置本身在本领域中是常规的，因此不必在本文中提供详细描述。
两个二极管连接晶体管T1、T2可以促进生成各种电压。
根据晶体管模型，基极发射极电压降(在二极管连接晶体管的情况下为二极管压降)是温度的函数，并且可以表示为：
其中
Vg0：零开尔文度(0°K)下的外推硅带隙，
k：玻尔兹曼常数，
T：开尔文度(°K)的绝对温度，
q：电子电荷(即，由单个电子携带的电荷的大小)，
IC：集电极电流，
IS：反向饱和电流，
AE：晶体管的(例如，发射极、源极)面积，
C：工艺相关常数，
η：工艺相关温度系数，
g：两个晶体管T1、T2的相应偏置电流之间的比例因子，例如，g＝Ib2/Ib1。
在一个或多个实施例中，第一二极管连接晶体管T1和第二二极管连接晶体管T2两端的电压降可以提供电压差ΔVBE，电压差ΔVBE(再次根据公知的晶体管模型)可以如下表示为温度的函数：
其中：
VT＝kT/q是热电压，k是玻尔兹曼常数，T是绝对温度，单位为开尔文(°K)，并且q是电子电荷。
上述等式表明，ΔVBE与绝对温度T线性相关。
因此，电压降VBE和ΔVBE分别具有CTAT(互补于绝对温度)和PTAT(成比例于绝对温度)特性。
在如图3所示的布置中，CTAT(例如，VBE)和PTAT(例如，ΔVBE)电压的组合可以用于产生电压VREF，例如，VREF＝VBE+α·ΔVBE其中α可以是PTAT电压VPTAT的相同比例因子。
通过放大或调节传感器输出电压，比例因子α值可以用于校准温度传感器。
在如图3所示的布置中，电路40进一步包括具有(第一)增益因子α的第一差分级401(例如，运算放大器)和加法器块408。
在如图3所示的布置中，差分级401可以具有耦合到第一晶体管T1的第一(例如，非反相)输入和耦合到第二晶体管T2的第二(例如，反相)输入。
例如，差分级401可以对第一二极管连接晶体管T1和第二二极管连接晶体管T2两端的相应电压降的差值ΔVBE敏感，并且可以提供与绝对温度成比例的输出信号VPTAT，例如，VPTAT＝α·ΔVBE，其中α可以是第一差分级401的增益因子。
如本文中所示，加法器块408可以耦合到晶体管T2并且耦合到差分级401的输出。
加法器块408可以在输入处接收：
由差分级401在输出处提供的信号，以及
第二二极管连接晶体管T2两端的电压降VBE。
加法器块408可以在输出处提供等于所接收的输入信号之和的参考信号VREF，例如，VREF＝VBE+α·ΔVBE。加法器块408可以将参考信号VREF提供给模数转换器(ADC)级450。
在如图3所示的布置中，模数转换器(ADC)级450可以耦合到第一差分级401和加法器块408。ADC级450可以对信号VPTAT和参考信号VREF敏感，并且可以在输出处提供具有平均值μ的输出比特流bs，从而提供(数字)温度感测信号。
在一个或多个实施例中，ADC级450可以使用参考电压VREF将(模拟)信号VPTAT转换为输出比特流bs。
在如图3所示的布置中，可以首先对(模拟)信号VPTAT进行采样以产生离散时间信号，并且然后可以将离散时间信号量化为有限数目的量化级别以产生比特流bs。如果比特流bs包括N个比特，则VPTAT被量化为二(2N)级别的N次幂，每级别由量化步长分开。参考电压VREF提供用于ADC的转换范围，使得输入信号VPTAT的范围可以从0到+VREF(或者对于双极ADC，从-VREF到+VREF)。如果VPTAT等于或大于VREF，通常称为满量程输入，则比特流bs仅包括1；如果VPTAT等于或小于0/-VREF，则比特流bs仅包括零。对于这两个电压水平之间的VPTAT，比特流bs包括与VPTAT信号水平相对应的二进制数序列，使得量化步长Q＝VREF/2N的VPTAT的变化对应于比特流bs的最低有效位(“LSB”)的1比特变化。
ADC级450可以包括积分器级、比较器和反馈网络。例如，ADC级450可以根据跨反馈网络而提供的输出信号选择性地在输入处接收VPTAT或VREF信号。因此，反馈网络可以强制执行以下条件：输出比特流bs数字信号值是信号VPTAT与参考信号VREF的比率(例如，VPTAT/VREF)。
在如图3所示的布置中，ADC级450可以耦合到缩放电路块406。
在如图3所示的布置中，缩放电路块406可以耦合到ADC级450。缩放电路块406可以在输入处接收由ADC级450提供的比特流bs并且可以在输出处提供与信号VPTAT与参考信号VREF的比率成比例的温度读出信号DOUT。
在如图3所示的布置中，温度读出信号DOUT可以如下表示为温度的函数：
其中公式中的各种实体表示在前面已经部分地介绍的参数，即：
k：玻尔兹曼常数，
T：开尔文度(°K)的绝对温度，
q：电子电荷(即，由单个电子携带的电荷的大小)，
IC：集电极电流，
IS：反向饱和电流，
AE：晶体管的(例如，发射极、源极)面积，
C：工艺相关常数，
η：工艺相关温度系数，
A和B：实数。
在如图3所示的布置中，可以选择缩放电路块406的系数A和B以获得与缩放到任何温度标度的温度相对应的数字温度读数DOUT，例如，A＝600，B＝273，以获得摄氏度的数字输出。
在如图3所示的布置中，缩放电路块406可以包括抽取滤波器。
如图3所示的温度传感器电路40的准确性可能受到二极管连接晶体管中的二极管压降VBE(T)的非线性温度相关性(也称为“曲率”)的影响，其可能影响VREF并且从而影响读出信号DOUT的对于温度的线性度。
结果，在没有曲率校正的情况下，如图3所示的布置40的准确性可能不是所期望的。
因此，高准确性温度传感器的设计可以涉及“曲率校正”技术以补偿(高阶)非线性。
在技术文献中讨论了各种曲率校正技术。
以下文件是这样的文献的示例：
M.A.P.Pertijs和J.H.Huijsing，“Precision Temperature Sensor in CMOStechnology”，第3章-第5段，Springer Science&Business Media；
M.A.P.Pertijs、A.Bakker和J.H.Huijsing，“A high-accuracy temperaturesensor with second-order curvature correction and digital bus interface”，Proc.ISCAS，2001年5月，pp.368–371；
P.Malcovati、C.A.Leme、P.O’Leary、F.Maloberti和H.Baltes，“Smart sensorinterface with A/D conversion and programmable calibration”，IEEE Journal ofSolid-State Circuits，vol.29，no.8，pp.963–966，1994年8月；
US6456145B1。
观察到参考电压VREF可以是一阶补偿的(即，在参考温度Tr下，VREF的温度系数(TC)为零)。例如，如果VREF(T0)等于Vg0(约为1.25V)，则可以实现这种情况。
这在ADC转换器输出方面可能不够，因为这可能导致二次非线性和几乎为1摄氏度(℃)的误差(例如，在-55℃至130℃的温度范围内)。
例如，如果VREF(Tr)增加(到约1.29V)，则其TC略微为正。然后，温度读出信号DOUT非线性可以包括导致例如0.2℃的误差的三阶项(例如，在-55℃至130℃的温度范围内)。换言之，通过补偿二阶非线性来减小温度读出信号DOUT的非线性误差仍然存在三阶非线性。
这种类型的“比率”曲率校正可以通过使用更高阶比率校正来明显地降低非线性(例如，不准确性为约±0.1℃)。然而，这可能以时间复用和/或加倍ADC转换器为成本。实际上，在比率曲率校正技术中，通过使用至少三阶比率校正可以(仅)实现优于0.2℃的温度误差，从而导致更复杂。
图4是根据实施例的温度传感器40的操作原理的示例。
除非在下文中另外讨论，否则在图4中(以及在图7中)，与已经在前面讨论过的部件或元件相同的部件或元件利用相同的附图标记来表示，因此为了简洁起见，相应的详细描述将在这里不再重复。
简而言之，在一个或多个实施例中，第一电流源b1可以用于在第一电流线400a中提供偏置电流IPTAT，并且第二电流源b2可以用于在第二电流线400b中提供偏置电流pIPTAT，以便分别偏置第一二极管连接晶体管T1和第二二极管连接晶体管T2。
可以设计各种布置以便于获得电流pIPTAT，电流pIPTAT反映由发生器b1产生的电流IPTAT(例如，与其相同或成比例)。这些布置本身在本领域中是常规的，因此不必在本文中提供详细描述。
在一个或多个实施例中，第一电流源b1可以被配置为通过第一二极管连接晶体管T1在第一电流线400a中生成第一电流Ibias。
在一个或多个实施例中，第二电流源b2可以被配置为通过第二二极管连接晶体管T2在第二电流线400b中生成第二电流pIbias。
如图4所示的一个或多个实施例可以包括温度无关(TI)电流源b3，其在第三电流线400c中提供TI电流ITI，偏置第三二极管连接晶体管T3。
这样的TI电流源b3可以由用于该目的的任何已知装置来提供，例如，通过提供PTAT和CTAT参考电流的加权和的电路。
为此，在一个或多个实施例中，二极管连接布置中的第三(例如，pnp)双极晶体管T3(控制端子例如基极被短路到电流路径，例如相应基极节点连接到相应发射器节点)可以耦合在提供偏置电流ITI的(同样是任何已知类型的)相应偏置源b3与(公共)接地端子GND之间。
发生器b1、b2或b3可以根据用于该目的的任何已知解决方案来实现，从而使得不必在本文中提供那些电路块的详细描述。
在一个或多个实施例中，二极管连接晶体管T1、T2和T3可以针对以下两个因素中的至少一个而彼此不同：
相应的晶体管面积AT1、AT2、AT3，以及
通过它的偏置电流IPTAT、pIPTAT、ITI。
在一个或多个实施例中，晶体管T1可以具有经由第一面积比例因子r(例如，单一的倍数的比例因子r)与给定(发射器)面积参考值AE成比例的(发射器)面积AT1，得到AT1＝r·AE。
在一个或多个实施例中，晶体管T2可以具有经由第二面积比例因子(例如，单位比例因子)与给定面积值AE成比例的(发射器)面积AT2，AT2＝1·AE。
在一个或多个实施例中，晶体管T3可以具有经由第三面积比例因子s(例如，单一的倍数的比例因子s)与给定面积值AE成比例的(发射器)面积AT3，得到AT3＝s·AE。
在一个或多个实施例中，因此可以生成另一电压差ΔVBE,comp，作为第二二极管连接晶体管T2两端的电压降VBE与第三二极管连接晶体管T3两端的电压降的差值。
电压降VBE、电压差ΔVBE和电压差ΔVBE,comp可以如下表示为温度的函数：
ΔVBE(T)＝VT·ln(p·r)
其中公式中的各种实体表示部分地已经在前面介绍的参数，即：
Vg0：零开尔文度(0°K)下的外推硅带隙，
VT＝kT/q：热电压，k为玻尔兹曼常数，T为以开尔文(°K)的绝对温度，并且q为电子电荷，
C：工艺相关常数，
η：工艺相关温度系数，特定于每种技术，
AE：给定(发射器)面积值，
r：晶体管T1的面积与给定面积AE之间的比率，
s：晶体管T3的面积与给定面积AE之间的比率，以及
p：偏置电流pIPTAT、IPTAT之间的比例因子，例如：p＝pIPTAT/IPTAT。
在图4的示例性实施例中，电路40进一步包括选择级44，选择级44具有：
耦合到第二二极管连接晶体管T2的第一输入节点442，
耦合到第一二极管连接晶体管T1的第二输入节点443，
耦合到第二二极管连接晶体管T2的第三输入节点444，
耦合到第二二极管连接晶体管T2的第四输入节点445，以及
耦合到第三二极管连接晶体管T3的第五输入节点446。
因此，选择级44可以对以下各项敏感：
输入节点442和443处的第一二极管连接晶体管T1与第二二极管连接晶体管T2两端的相应电压降的差值ΔVBE，
输入节点445和446处的电压差ΔVBE,comp，以及
输入节点444处的第二二极管连接晶体管T2两端的电压降VBE。
选择级44可以在节点447和448处耦合到下游的Σ-Δ模数转换器(ADC)450，ADC450的特性将在下面详述。
选择级44可以具有另外的输入节点，该另外的输入节点被配置为从下游的Σ-ΔADC 450的输出节点451接收输出比特流bs，从而经由反馈网络fb实现反馈回路。
反馈网络fb可以被配置为操作各种开关以选择性地将(输入/输出)节点442、443、444、445、446、447、448耦合到选择级44。
在如图4所示的布置中，选择级44可以包括用于第二晶体管T2的第一差分级401、第二差分级402、组合网络403和(例如，单位增益)信号传播路径404。
在如图4所示的布置中，第一输入节点442和第二输入节点443可以耦合到具有(第一)增益α的差分级401。例如，差分级401可以对第一二极管连接晶体管T1和第二二极管连接晶体管T2两端的相应电压降的差值ΔVBE敏感，并且可以提供与绝对温度成比例的第一(输出)信号VPTAT，例如，VPTAT＝α·ΔVBE，其中α可以是第一差分级401的增益因子。
在如图4所示的布置中，第四输入节点445和第五输入节点446可以耦合到具有第二增益因子β的第二差分级402。例如，差分级402因此可以对电压差ΔVBE,comp敏感，而它可以在输出处提供与输入线性成比例的第二PTAT(输出)信号Vβ，例如Vβ＝β·ΔVBE,comp，其中β是第二差分级402的增益因子。
在如图4所示的布置中，第三输入节点444可以耦合到针对第二晶体管T2的信号传播路径404。
在如图4所示的布置中，第一差分级401、第二差分级402、第三输入节点444和信号传播路径404可以耦合到组合网络403。例如，组合网络403可以对来自第一差分级401的输出信号VPTAT、来自第二差分级402的输出信号Vβ和第二二极管连接晶体管T2两端的电压降VBE敏感。
在一个或多个实施例中，电压VBE、Vβ和VPTAT可以在组合网络403中组合(例如，通过使用叠加原理)以生成电压VREF_LIN，电压VREF_LIN与VPTAT一起可以在Σ-Δ模数转换器(Σ-ΔADC)450中处理。例如，组合网络403可以(在输入处)接收第一信号VPTAT、第二信号Vβ和电压降VBE，并且可以通过组合(输入)信号VPTAT、VBE和Vβ来(在输出处)提供参考电压VREF_LIN，例如，VREF_LIN＝VBE+Vβ+VPTAT＝VBE+β·ΔVBE,comp+α·ΔVBE。
应当理解，本文中主要通过简单和易于理解的方式来例示组合网络403。因此，它可以主要表示为了解释而呈现的功能块，而不是必须由相应的“物理”电路部分镜像。例如，在一个或多个实施例中，组合网络403可以被提供作为被配置为以任何组合(例如，加权和)来组合信号VBE、ΔVBE和ΔVBE,comp的电路的一部分，例如，如下面结合图7所讨论。
在一个或多个实施例中，PTAT和TI偏置电流IPTAT、ITI可以分别表现出诸如与温度成比例和常数的某些特性。
例如：
IPTAT(T)＝aT，并且ITI＝b，
其中：
a可以是比例系数(安培/°K)
b可以是具有单位(安培)的固定电流值。
在参考电压VREF_LIN的等式中代入上述等式，得到以下关系式：
其中公式中的各种实体表示在前面已经介绍的参数，即：
Vg0＝零开尔文度(0°K)下的外推硅带隙，
VT＝kT/q是热电压，k为玻尔兹曼常数，T为以开尔文(°K)的绝对温度，并且q为电子电荷，
C＝工艺相关常数，
η＝工艺相关温度系数，
AE＝给定(发射器)面积值，
r＝晶体管T1的面积与给定面积AE之间的比率，
s＝晶体管T3的面积与给定面积AE之间的比率，
p＝两个晶体管T1、T2的相应偏置电流之间的比例因子，例如，p＝Ib2/Ib1，
a＝具有单位(A/°K)的比例系数，
b＝具有单位A的固定电流，以及
α和β表示有理数，其值可以如下所述设置。
为了获得在任何温度范围内(理论上)恒定的参考电压VREF_LIN，对于温度T的任何实际值，应当应用以下关系式：
通过针对α选择针对VREF_LIN提供零温度系数的值和针对β选择用以校正温度曲率的值，例如，通过强加系数α和β同时满足以下关系式，可以满足上面讨论的等式：
因此，名为α的系数被选择为针对VREF_LIN提供零温度系数，而指定为β的系数被选择以校正温度传感器曲率。
当α和β满足上面报告的系统时，对于任何温度值T，所得到的参考电压VREF_LIN的表达式为VREF_LIN＝Vg0＝常数，从而得到温度无关曲率校正参考电压。可以选择IPTAT和ITI偏置电流的系数a和b以满足上面的等式、以及面积比r和s。
在一个或多个实施例中，Σ-Δ ADC 450可以经由节点447、448耦合到选择级44。在如图4中再现的一个示例性实施例中，Σ-Δ ADC450输入可以对来自输出节点447的输出信号VPTAT和来自输出节点448的输出信号VREF_LIN敏感，其中Σ-Δ ADC 450被配置为在输出节点451处提供比特流bs。
在一个或多个实施例中，Σ-Δ ADC 450可以：
计算从节点447和448接收的输入信号(中的至少一个)与(内部)参考信号的信号比，以及
以比特流bs的形式向输出提供上述信号比。
可以迭代地重复该过程，提供具有平均值μ的“1”和“0”输出信号的比特流bs。
在一个或多个实施例中，反馈网络fb可以将Σ-Δ ADC 450的输出节点451耦合到选择级44，以施加闭环条件，对于该闭环条件，输出比特流bs的平均值μ可以等于分别为高线性PTAT信号和温度无关曲率校正参考信号的(输出)信号VPTAT和参考信号VREF_LIN的比率。因此，平均值μ可以在任何温度范围内与绝对温度具有线性相关性。
在一个或多个实施例中，Σ-Δ ADC 450的输出节点451可以耦合到缩放电路块406。再次，由缩放电路406在输出处提供的温度读出信号DOUT可以表示温度传感器40的缩放的温度读数，例如单位为摄氏度。
图5示出了包括已经结合图4介绍的选择级44、Σ-Δ ADC 450和反馈网络fb的处理网络的示例性示图。
应当理解，为了简单起见，本文中可以使用相同的名称来指定某些电路节点和在这些节点处发生的信号。
在如图5所示的一个或多个实施例中，选择级44可以接收以下各项作为输入：
第一二极管连接晶体管T1和第二二极管连接晶体管T2两端的相应电压降的差值ΔVBE，
电压差ΔVBE,comp，以及
第二二极管连接晶体管T2两端的电压降VBE。
在如图5所示的一个或多个实施例中，选择级44可以向Σ-Δ ADC 450提供至少一个信号Vx。
在一个或多个实施例中，信号ΔVBE、ΔVBE,comp和VBE可以是电压信号。
在如图5所示的示例性布置中，反馈网络fb可以将Σ-Δ ADC 450的输出节点451耦合到选择级44。例如，反馈网络fb可以控制开关装置50、51的操作以将输入节点ΔVBE、ΔVBE,comp和VBE(中的至少一个)选择性地耦合到Σ-Δ ADC 450。
在如图5所示的一个或多个实施例中，开关装置的第一部分50可以将信号VΣΔ1、VΣΔ2提供给开关装置的第二部分51。
例如，第一部分50可以包括一对并联开关(例如，电子开关，诸如MOSFET晶体管)、一对并联开关一对符号反相器以在输出处交替地提供：
当bs具有第一值时，例如bs＝“0”，具有相同信号值的信号VΣΔ1、VΣΔ2，例如VΣΔ1＝VΣΔ2＝ΔVBE，或者
当bs具有第二值时，例如bs＝“1”，具有不同信号值的信号VΣΔ1、VΣΔ2，例如VΣΔ1＝-ΔVBE,comp并且VΣΔ2＝-VBE。
在如图5所示的一个或多个实施例中，开关装置的第二部分51可以包括一对并联开关bs和开关以交替地：
当bs具有第一值时，例如bs＝“0”，将信号VΣΔ1耦合到第一差分级401并且将信号VΣΔ2耦合到组合网络403，或者
当bs具有第二值时，例如bs＝“1”，将信号VΣΔ1耦合到第二差分级402并且将信号VΣΔ2耦合到第一差分级401。
在如图5所示的一个或多个实施例中，第一差分级401可以包括分别具有增益因子α1、α2的一对差分级401a和401b，增益因子α1、α2的组合等于第一增益因子α，例如，α1＝α2＝1/2·α或α1＝α，α2＝0。
在如图5所示的一个或多个实施例中，信号VΣΔ2可以耦合到针对第二晶体管T2的信号传播路径404，例如，具有单位增益，当bs具有第二值，例如bs＝“1”时，信号传播路径404可以向组合网络403提供信号VΣΔ2。
在如图5所示的一个或多个实施例中，如前所述的组合网络403处的“结果”值Vx可以表示为：
在如图5所示的一个或多个实施例中，Σ-Δ ADC 450可以包括从组合网络403延伸到输出节点451并且包括积分器452和比较器454的环路滤波器信号路径。
在图5的示例性图中，积分器452可以提供积分信号Vint，积分信号Vint可以是在组合网络403处提供的“结果”值Vx的积分。
在图5的示例性图中，积分器452可以耦合到布置在积分器452与输出节点451之间的比较器454。
在一个或多个实施例中，比较器454可以利用内部参考(不可见)来操作，该内部参考在时钟信号CLK(以本身已知的方式生成)的(采样)频率fs处具有阈值区间ΔVhyst。
例如，比较器454可以在输入处接收积分信号Vint并且将其值与针对时钟信号CLK的每个周期T＝1/fs的阈值区间ΔVhyst进行比较，以在输出处提供被设置为具有以下两个替代值之一的信号bs：
如果积分信号Vint的值低于阈值区间ΔVhyst的下限，则是表示为“0”的第一值，
如果积分信号Vint的值高于阈值区间ΔVhyst的上限，则是表示为“1”的第二值。
因此，在示例性实施例中，比较器454可以在电路450的输出节点451处提供比特流bs，比特流bs可以被编码为频率为fs的二进制值的比特流，即，采用第一值(例如，“0”)和第二值(例如，“1”)并且与时钟信号CLK同步的数字信号。
在如图5中的示例性实施例中，(数字)比特流bs可以经由反馈网络fb耦合到开关装置50、51，以根据前述选择性地传播信号。
另外应当理解(在下面例如结合图7讨论的一个或多个实施例中)，反馈网络fb以及图5中作为不同整体示出的各种元件(与差分级401和402一起)可以被包括在多路复用器/电容器网络中。
在如图5中的示例性实施例中，反馈网络fb创建闭合反馈回路，以执行以下条件：由比较器454提供的输出比特流bs的时间平均输出(表示为μ)等于“结果”值Vx的平均值。
例如，“结果”值的平均值可以表示为“结果”值Vx与在时间区间T中取得的样本数n之间的比率。
利用由反馈网络fb执行的这种控制逻辑，输出信号bs的平均值、即μ可以表示为：
比特流bs的平均值μ可以以本身已知的方式获得，例如，经由数字抽取滤波器。
图6示出了由图5的Σ-Δ ADC 450处理(例如，在输入处接收，在输出处提供，在内部生成)的模拟和数字信号的示例性的可能的时间图。
在图6中：
部分a)示出了模拟积分信号Vint的可能行为，
部分b)示出了数字信号的可能行为，其中：
部分b1)示出了比特流bs的可能行为，并且
部分b2)示出了具有频率fs和周期t＝t0＝1/fs的时钟信号CLK的可能行为。
在图6的示例性图中，积分信号Vint可以表示从参考时间t＝0开始的“结果”值Vx的(连续时间)积分，其中：
“结果”值Vx的初始值(例如在t＝0处)为正，例如Vx(t＝0)>0，
比特流bs的初始值(例如在t＝0处)等于第一二进制值“0”，例如数字低值bs(t＝0)＝“0”，
积分信号Vint的初始值(例如在t＝0处)低于阈值区间ΔVhyst的上限，
时钟信号CLK的初始值(例如在t＝0处)等于第二二进制值“1”，例如数字高值CLK(t＝0)＝1。
在该示例性情况中，作为时间的函数的积分信号Vint是具有的斜率等于“结果”值的初始值的线，例如，Vint＝Vx(t＝0)·t。
在时钟信号CLK值从数字低变为高的同时(在上升时钟前沿)，例如，在t＝t1处，比较器454可以对积分信号Vint进行采样并且检查采样的积分信号值例如Vint(t＝t1)是否在阈值区间ΔVhyst的边界内。例如，如果积分信号Vint(t＝t1)高于阈值区间ΔVhyst的上限，则比较器454将bs设置为数字高值，而如果积分信号Vint(t＝t1)低于阈值区间ΔVhyst的下限，则比较器454将bs设置为数字低值。
例如，在图6的示例性图中，例如，在t＝t1处：
比较器454更新比特流bs值，该值例如从数字低更新为数字高，
由反馈网络fb控制的开关装置50、51引起例如由组合网络403(在输出处)提供的和信号Vβ+VBE被提供(带有减号)给积分器452，
因此，Vx的值也被更新例如为具有负号的新值，以便改变积分器452的积分信号Vint的斜率，并且在比较器阈值区间ΔVhyst界限内恢复积分信号Vint的值，以及
因此，积分信号Vint值被更新并且开始减小。
类似地，在图6的示例性图中，例如在t＝t0处，例如：
比特流bs保持其值，例如数字高值，直到采样的积分信号的(在上升时钟上)采样值(例如，Vint(t＝t0))超出阈值区间ΔVhyst界限，
比较器454因此更新比特流bs值，其例如从数字高切换到数字低，
由反馈网络fb控制的开关装置50、51引起例如由组合网络403在输出处提供的信号VPTAT被施加(带有加号)给积分器452，
因此，Vx的值也被更新例如为具有正号的新值，以便改变积分器452的积分信号Vint的斜率，并且在阈值区间ΔVhyst界限内恢复积分信号Vint的值，以及
因此，积分信号Vint值被更新并且开始增加。
本领域技术人员将容易地理解，如前讨论的操作不是由所示出的符号和/或逻辑值严格规定的，并且可以适应于互补符号和/或逻辑值而不影响操作。
图7示出了温度传感器40的示例性实施例的电路图。
在如图7所示的一个或多个实施例中，选择级44可以包括：
多路复用器50，与前述的开关装置的第一部分50类似地操作，
开关电容器网络52。
在如图7所示的一个或多个实施例中，开关电容器网络52可以包括：
控制级51，与前述的开关装置的第二部分51类似地操作，
电容器组52a、52b(例如，电容器网络)，与前述的第一差分级401(及其部分401a、401b)、第二差分级402和(例如，单位增益)信号路径404类似地操作，以及
一对组合节点520a和520b，作为图4中的组合网络403示例的电路部分，与前述的组合网络403类似地操作。
在如图7所示的一个或多个实施例中，多路复用器50可以耦合到选择级44的输入节点442、443、444、445、446、反馈网络fb和开关电容器网络52。
例如，多路复用器50可以对第一二极管连接晶体管T1、第二二极管连接晶体管T2和第三二极管连接晶体管T3两端的电压降以及由反馈网络fb提供的比特流bs敏感。
在图7的示例性图中，多路复用器50可以被配置为根据由反馈网络fb提供的比特流bs的值选择性地向控制级51提供信号ΔVBE、ΔVBE,comp、VBE(中的至少一个)。
例如，多路复用器50可以被操作为在输出处提供信号VΣΔ1、VΣΔ2，其指示：
第一二极管连接晶体管(T1)和第二二极管连接晶体管(T2)两端的电压降的差值(ΔVBE)，例如，当比特流bs信号具有第一二进制值(例如，“0”)时，VΣΔ1＝VΣΔ2＝ΔVBE，
第二二极管连接晶体管(T2)和第三二极管连接晶体管(T3)两端的电压降的差值(ΔVBE,comp)以及第二二极管连接晶体管(T2)两端的电压降(VBE)，例如，当比特流bs信号具有第二二进制值(例如，“1”)时，VΣΔ1＝-ΔVBE,comp，VΣΔ2＝-VBE。
例如，多路复用器50可以替代地根据比特流bs值来针对每个时钟周期选择第一二极管连接晶体管T1和第二二极管连接晶体管T2两端的电压降的差值ΔVBE、以及第二二极管连接晶体管T2和第三二极管连接晶体管(T3)两端的电压降的差值ΔVBE与第二二极管连接晶体管T2两端的电压降VBE的(例如，线性)组合(例如，具有负的单位系数)中的一项。
在图7的示例性图中，开关电容器网络52可以耦合到多路复用器50，经由反馈网络fb耦合到输出节点451，并且耦合到Σ-Δ ADC 450(输入)节点447和448。
在一个或多个实施例中，开关电容器网络52可以对由多路复用器50(在输出处)提供的信号VΣΔ1、VΣΔ2以及由反馈网络fb提供的比特流bs敏感。
在图7的示例性图中，电容器组52a、52b可以经由控制级51选择性地耦合到多路复用器50。例如，控制级51可以(在输入处)接收由反馈网络fb提供的比特流bs的值，并且选择性地将多路复用器50与电容器组52a-52b中包括的可变数量的电容器耦合，该数量根据比特流bs的值而可变化。为此目的，控制级51可以包括至少一个数模转换器(DAC)，例如，实现为转换开关的1位DAC。
在如图7所示的一个或多个实施例中，电容器组的第一部分52a可以包括第一电容器(子)组401a和第二电容器(子)组402，电路部分在图4和图5中分别例示为差分级401(a)和差分级402。
例如，电容器组的第一部分52a的电容器子组401a、402可以彼此平行并且镜像对称，包括(整数)n个单元电容器(CS1、......、CSj、......、CSn)。如前面和下文所述的单元电容器具有单位电容CU。
在如图7所示的一个或多个实施例中，电容器组的第二部分52b可以包括第一电容器(子)组401b和第二电容器(子)组404，电路部分在图4和图5中分别例示为差分级401(b)和信号路径404。
例如，电容器组的第二部分52b的电容器子组401b、404可以彼此平行并且镜像对称，每个包括(整数)m个单元电容器(CS1、......、CSM)。
在如图7所示的一个或多个实施例中，第一电容器组401a、401b可以与图4的第一差分级401类似地操作，以及第二电容器组402、404可以与第二差分级402和图4的信号路径404类似地操作。
在图7的示例性图中，电容器组52a、52b可以用于周期性地对输入信号VΣΔ1、VΣΔ2进行采样。例如，“采样”可以包括在第一时钟阶段期间根据信号VΣΔ1、VΣΔ2周期性地对电容器组52a、52b充电(“电荷加载”)，如下面所述(在图8的示例中)。
在“电荷加载”之后，电容器组52a、52b此后可以在第二时钟阶段期间被放电(或“倾倒”)到组合节点520a和/或520b上，如下面所描述的(在图8的示例中)。
在图7的示例性图中，“结果”值Vx可以是由多路复用器50提供的信号的加权和，例如VΣΔ1、VΣΔ2分别具有可变权重j(bs)和k(bs)，例如，Vx＝j(bs)·VΣΔ1+k(bs)·VΣΔ2。例如，可变权重j(bs)和k(bs)可以在相应的值区间1≤j(bs)≤n和1≤k(bs)≤m内根据比特流bs的值而改变，并且可以指示由控制级51选择的单位电容器的可变数量。
在根据图7的示例性实施例中，控制级51可以根据由反馈网络fb提供的比特流bs的值来选择性地将电容器组52a-52b的可变数量j(bs)的单元电容器和可变数量k(bs)的单元电容器CU(的一个端子)耦合到多路复用器50。
例如，当比特流bs具有第一值时，例如，bs＝0：
对于电容器组52a-52b的第一部分52a的每个电容器(子)组401a、402，可变数量j(bs)可以具有第一值j(bs＝0)＝j0＝α，导致两个电容器(子)组401a、402具有相同的等效电容值Ceq10，例如，Ceq10＝j0*CU＝α*CU，以及
对于电容器组52a-52b的第二部分52b的每个电容器(子)组401b、404，可变数量k(bs)可以具有第一值k(bs＝0)＝k0＝α，导致两个电容器(子)组401b、404具有相同的等效电容值Ceq20，例如，Ceq20＝k0*CU＝α*CU。
可替代地，例如，当比特流bs具有第二值时，例如，bs＝1：
对于电容器组52a-52b的第一部分52a的每个电容器(子)组401a、402，可变数量j(bs)可以具有第二值j(bs＝1)＝j1＝β，导致两个电容器(子)组401a、402具有相同的等效电容值Ceq11，例如，Ceq11＝j1*CU＝β*CU，以及
对于电容器组52a-52b的第二部分52b的每个电容器(子)组401b、404，可变数量k(bs)可以具有第二值k(bs＝1)＝k1＝1，导致两个电容器(子)组401b、404具有相同的等效电容值Ceq21，例如，Ceq21＝k1*CU＝CU。
在根据图7的示例性实施例中，Σ-Δ ADC 450的输入节点447和448可以耦合到组合节点520a、520b和积分器452，从而(在输出处)提供积分信号Vint。
在一个或多个实施例中，积分器452可以包括：
差分级45，具有非反相输入节点452a、反相输入节点452b、反相输出节点452c和非反相输出节点452d，其中输出节点452c、452d和输入节点452a、452b处于虚拟接地，
第一反馈支路453a，耦合到非反相输入452a和反相输出452c，
第二反馈支路453b，耦合到反相输入452b和非反相输出452d。
例如，反馈支路453a和453b可以是镜像对称的，并且它们中的每一个可以分别包括：
旁路线，例如，导线，分别经由由第一相位信号φ1控制的第一开关φ1A、φ1B可耦合到输入节点452a、452b，
反馈电容器CintA、CintB，分别经由由第二相位信号φ2控制的第二开关φ2A、φ2B可耦合到输入节点452a、452b，其中第二相位信号φ2关于第一相位信号φ1相位相反。
在根据图7的示例性实施例中，电容器CintA和CintB可以具有相同的电容值，例如，CintA＝CintB＝Cint。
在一个或多个实施例中，电容器组52a-52b和反馈支路453a、453b的反馈电容器CintA、CintB可以分别用于使用多个非重叠时钟信号或被分成非重叠相位(例如，第一相位φ1和第二相位φ2)的单个时钟信号的“采样和积分”(如图8的示例中所述)。
在如图7中的示例性实施例中，反馈网络fb可以耦合到输出节点451、多路复用器50和控制级51。
在一个或多个实施例中，反馈网络fb可以强制执行以下条件：比特流bs的时间平均值μ近似于“结果”值Vx的时间平均值，例如，“结果”值Vx与在时间区间T中取得的样本数k之间的比率。因此，“结果”值的平均值可以相应地被设置为零。
因此，输出信号bs的平均值、即μ可以表示为：
图8示出了由图7的多路复用器50、电容器组52a-52b和积分器452处理(例如，在输入处接收，在输出处提供或者在内部生成)的模拟和数字信号的示例性可能时间图。
在图8中：
部分a)示出了模拟信号的可能行为，其中：
部分a1)示出了信号VΣΔ1的可能行为，
部分a2)示出了信号VΣΔ2的可能行为，
部分a3)示出了信号Vint的可能行为，
部分b)示出了数字信号的可能行为，其中：
部分b1)示出了比特流bs的可能行为，并且
部分b2a)示出了时钟信号CLK的第一相位φ1的可能行为，其具有对应于ΣΔ周期的长度的周期T，
部分b2b)示出了时钟信号CLK的第二相位φ2的可能行为，其可以与第一相位φ1反相(即，180°相移)。
在图8的示例性图中，可以将每个ΣΔ周期划分为采样区间和积分区间。例如，在图8中：
I0S-I0I、I1S-I1I分别是第一采样区间和第二采样区间，在此期间，第一相位φ1的值可以是数字高，而第二相位φ2的值可以是数字低，并且
IOI-I1S、I1I-I2S分别是第一积分区间和第二积分区间，在此期间，第一相位φ1的值可以是数字低，而第二相位φ2的值可以是数字高。
如上所述提供具有两个相位φ1、φ2的时钟信号CLK在本领域中是常规的，因此不必在本文中提供更详细的描述。
时钟信号CLK可以操作开关φ1A、φ1B、φ2A、φ2B以及图7的开关装置50、51。
例如，在第一采样区间I0S-I0I期间，控制级51可以将多路复用器50耦合到电容器组52a-52b。此外，在第一采样区间I0S-I0I期间，时钟信号相位可以操作开关φ1A、φ1B以分别将输入节点452a与反馈支路453a的旁路线耦合并且将输入节点452b与反馈支路453b的旁路线耦合。
因此，在第一采样区间I0S-I0I的开始，信号VΣΔ1、VΣΔ2可以被施加到电容器组52a-52b。
在图8的示例性图中，在第一采样区间I0S-I0I的开始，比特流bs的值是第一值，例如，bs＝“0”。
因此，由反馈网络fb控制的多路复用器50在输出处提供具有相同值的信号VΣΔ1、VΣΔ2，例如VΣΔ1＝VΣΔ2＝ΔVBE。
因此，在第一采样区间I0S-I0I期间：
电容器组52a-52b的第一部分52a被加载有第一电荷QΣΔ1，例如QΣΔ1＝VΣΔ1*Ceq10＝ΔVBE*α*CU，并且
电容器组52a-52b的第二部分52b被加载有第二电荷QΣΔ2，例如QΣΔ2＝VΣΔ2*Ceq20＝ΔVBE*α*CU。
具体地，例如，存储在电容器组52a-52b的第一部分52a中的第一电荷QΣΔ1可以分布在电容器(子)组401a、402成为：
存储在电容器(子)组401a上的第一部分QΣΔ11，其中第一部分QΣΔ11是电荷QΣΔ1的一部分，例如，QΣΔ11＝QΣΔ1/2，以及
存储在电容器(子)组402上的第二部分QΣΔ12，具有与存储在电容器(子)组401a上的电荷的值相反的值，例如，QΣΔ12＝-QΣΔ11。
具体地，例如，存储在电容器组52a-52b的第二部分52b中的第二电荷QΣΔ2可以分布在电容器(子)组401b、404上成为：
存储在电容器(子)组401b上的第一部分QΣΔ21，其中第一部分QΣΔ21是电荷QΣΔ2的一部分，例如，QΣΔ21＝QΣΔ2/2，以及
存储在电容器(子)组404上的第二部分QΣΔ22，具有与存储在电容器(子)组401b上的电荷的值相反的值，例如，QΣΔ22＝-QΣΔ21。
例如，在第一采样区间I0S-I0I期间，由积分器452提供的积分信号Vint为零。
在随后的第一积分区间IOI-I1S中，时钟信号可以操作开关φ2A、φ2B以将输入节点452a、452b分别耦合到反馈支路453a、453b的反馈电容器CintA、CintB。
因此，在第一积分区间IOI-I1S期间：
反馈电容器CintA被加载有电荷QintA，该电荷QintA具有的值由分别存储在电容器(子)组401a和401b中的电荷QΣΔ11和QΣΔ21的总和给出，例如，QintA＝QΣΔ11+QΣΔ21＝Ceq10*VΣΔ1+Ceq20*VΣΔ2＝ΔVBE*α*CU，
反馈电容器CintB被加载有电荷QintB，该电荷QintB具有的值由分别存储在电容器(子)组402和404中的电荷QΣΔ12和QΣΔ22的总和给出，例如，QintB＝QΣΔ21+QΣΔ22＝-QΣΔ11-QΣΔ21＝-ΔVBE*α*CU。
因此，在积分区间IOI-I1S期间，积分信号Vint关于在先前积分区间期间由Vint假定的值的变化具有指示相应反馈电容器CintA和CintB两端的电压降VintA和VintB的差值的幅度ΔVint(bs＝0)，例如，Vint＝ΔVint(bs＝0)＝VintA-VintB＝2*ΔVBE*α*CU/Cint。
作为相位信号φ1、φ2的函数的积分信号Vint可以例如由以下关系式表示：
在图8的示例性图中，在第二采样区间I1S-I1I的开始处，比特流bs的值是第二值，例如，bs＝“1”。
因此，由反馈网络fb控制的多路复用器50在输出处提供具有不同值的信号VΣΔ1、VΣΔ2，例如VΣΔ1＝-ΔVBE,comp并且VΣΔ2＝-VBE。
因此，在第二采样区间I1S-I1I期间：
电容器组52a-52b的第一部分52a被加载有第一电荷QΣΔ1，例如，QΣΔ1＝VΣΔ1*Ceq11＝-ΔVBE,comp*β*CU，以及
电容器组52a-52b的第二部分52b被加载有第二电荷QΣΔ2，例如，QΣΔ2＝VBE*Ceq21＝VBE*CU。
再次，例如，存储在电容器组52a-52b的第一部分52a中的第一电荷QΣΔ1可以分布在电容器(子)组401a、402上成为：
存储在电容器(子)组401a上的第一部分QΣΔ11，其中第一部分QΣΔ11是电荷QΣΔ1的一部分，例如，QΣΔ11＝QΣΔ1/2，以及
存储在电容器(子)组402上的第二部分QΣΔ12，具有与存储在电容器(子)组401a上的电荷的值相反的值，例如，QΣΔ12＝-QΣΔ11。
再次，例如，存储在电容器组52a-52b的第二部分52b中的第二电荷QΣΔ2可以分布在电容器(子)组401b、404上成为：
存储在电容器(子)组401b上的第一部分QΣΔ21，其中第一部分QΣΔ21是电荷QΣΔ2的一部分，例如，QΣΔ21＝QΣΔ2/2，以及
存储在电容器(子)组404上的第二部分QΣΔ22，具有与存储在电容器(子)组401b上的电荷的值相反的值，例如，QΣΔ22＝-QΣΔ21。
再次，例如，在第二采样区间I1S-I1I期间，由积分器452提供的积分信号Vint为零。
在随后的第二积分区间I1I-I2S中，可以操作开关φ2A、φ2B以将输入节点452a、452b分别耦合到反馈支路453a、453b的反馈电容器CintA、CintB。
因此，在第二积分区间I1I-I2S期间：
反馈电容器CintA被加载有电荷QintA，该电荷QintA等于分别存储在电容器(子)组401a和401b中的电荷QΣΔ11和QΣΔ21的总和，例如，QintA＝QΣΔ11+QΣΔ21＝Ceq11*VΣΔ1+Ceq21*VΣΔ2＝(-ΔVBE,comp*β-VBE)*CU/2。
反馈电容器CintB被加载有电荷QintB，该电荷QintB等于分别存储在电容器(子)组402和404中的电荷QΣΔ12和QΣΔ22的总和，例如，QintB＝QΣΔ12+QΣΔ22＝-QΣΔ11-QΣΔ21＝(ΔVBE,comp*β*CU+VBE)/2。
因此，在积分区间I1I-I2S期间，类似地，积分信号Vint关于在先前积分区间(即，区间IOI-I1S)期间由Vint假定的值的变化具有指示相应反馈电容器CintA和CintB两端的电压降VintA和VintB的差值的幅度ΔVint(bs＝1)，例如，Vint＝VintA-VintB＝ΔVint(bs＝1)＝(-ΔVBE,comp*β-VBE)*CU/Cint。
因此，在一个或多个实施例中，任何积分阶段结束时(例如，当φ2＝“1”时)的积分信号Vint的值的任何变化是关于采样/积分区间的交替序列中的在前/先前积分区间处的积分信号Vint的值的相对变化(增大/减小)。因此，幅度ΔVint(bs＝1)或ΔVint(bs＝0)被加到(带符号)到在前/先前积分区间处的积分信号Vint的值，例如，在所考虑的积分区间之前具有φ2＝“1”的积分区间。
图9示出了由图7的Σ-Δ ADC 450处理(例如，在输入处接收，在输出处提供，在内部生成)的信号的示例性可能时间图。
在图9中：
部分a)示出了信号的可能行为，其中：
部分a1)示出了积分信号Vint的可能行为，
部分a2)示出了各个反馈电容器CintA和CintB两端的电压降VintA和VintB的差值的可能行为；
b)部分示出了数字信号的可能行为，其中：
部分b1)示出了比特流bs的可能行为，并且
部分b2)示出了时钟信号CLK的可能行为，具有频率fs和周期t＝t0＝1/fs。
部分b2a)示出了时钟信号CLK的第一相位φ1的可能行为，其具有对应于ΣΔ周期的长度的周期T，
部分b2b)示出了时钟信号CLK的第二相位φ2的可能行为，其可以与第一相位φ1反相(即，180°相移)。
在一个或多个实施例中，时钟信号CLK可以具有预期将第二相位信号从第一值(例如，“1”)切换到第二值(例如，“0”)的上升前沿。因此，在采样阶段期间(例如，当φ2＝1时)对信号进行采样。
除非在下文中另外讨论，否则在图9中，与已经在前面讨论的部件或元件相同的部件或元件利用相同的附图标记来表示，因此为了简洁起见，相应的详细描述将在这里不再重复。
在根据图9的一个或多个实施例中，类似于关于图8描述的内容，在连续交替序列中，采样区间IsS-IsI(其中s是指示第s采样区间的整数索引)之后是积分区间IiI-I(i+1)S(其中i是指示第i积分区间的整数索引)。例如，第三积分区间可以在图中指示为I3I-I4S的时间区间内具有i＝3。因此，在第三积分区间之后的第四采样区间可以具有s＝4并且对应于图9中指示为I4S-I4I的时间区间。
在根据图9的一个或多个实施例中，在某个积分区间(例如，I3I-I4S)处的积分信号值取决于在先前积分区间(例如，I2I-I3S)期间采样的积分信号Vint的值。
在根据图9的一个或多个实施例中，如果在某个积分区间期间，比特流bs具有第一值，例如，bs＝“0”，则相应反馈电容器CintA和CintB两端的电压降VintA和VintB的差值递增例如ΔVint(bs＝0)的值。
在根据图9的一个或多个实施例中，在某个积分区间(例如，I1I-I2S)处的积分信号值取决于在先前积分区间(例如，I0I-I1S)期间采样的积分信号Vint的值。
在根据图9的一个或多个实施例中，如果在某个积分区间期间，比特流bs具有第二值，例如，bs＝“1”，则相应反馈电容器CintA和CintB两端的电压降VintA和VintB的差值递减例如ΔVint(bs＝1)的值。
总结：
温度传感器40的输出可以在图4的缩放电路块406的输出处提供，并且可以表示为：
DOUT＝A·μ-B
对于在带隙基准中校正曲率的解决方案，所提出的技术具有其他非理想性(诸如偏移和失配)不影响性能的优点，
此外，所提出的解决方案有助于在不使用高阶比例校正或数字/系统级曲率校正技术的情况下获得降低的温度误差，
因此，所提出的解决方案可以促进高准确性温度传感器的稳健且简单的设计。
应当另外理解，在整个附图所示的各种单独实现选项不一定旨在以图中所示的相同组合采用。因此，一个或多个实施例可以关于附图所示的组合单独地和/或以不同的组合采用这些(否则是非强制性的)选项。
在一个或多个实施例中，一种电路(例如，40)可以包括：
第一电流源(例如，b1)，被配置为通过第一二极管连接晶体管(例如，T1)在第一电流线(例如，400a)中产生第一电流(例如，IPTAT)，在第一二极管连接晶体管两端具有电压降，第一电流经由第一比例因子与绝对温度成比例，
第二电流源(例如，b2)，被配置为通过第二二极管连接晶体管(例如，T2)在第二电流线(例如，400b)中产生第二电流(例如，pIPTAT)，在第二二极管连接的晶体管两端具有电压降，第二电流经由第二比例因子与绝对温度成比例，第二比例因子不同于第一比例因子，
第三电流源(例如，b3)，被配置为通过第三二极管连接晶体管在第三电流线(例如，400c)中产生与温度无关的第三电流(例如，ITI)，在第三二极管连接的晶体管两端具有电压降，
处理网络(例如，44、450、451、406)耦合到第一二极管连接晶体管、第二二极管连接晶体管和第三二极管连接晶体管，处理网络对以下各项敏感：
a)第一二极管连接晶体管和第二二极管连接晶体管两端的电压降的差值(例如，ΔVBE)，
b)第二二极管连接晶体管和第三二极管连接晶体管两端的电压降的差值(例如，ΔVBE,comp)，
c)第二二极管连接晶体管两端的电压降(例如，VBE)，
其中处理网络包括Σ-Δ模数转换器(例如，450)，其利用以下一项和另一项上的相反符号是分别有效的：
i)第一二极管连接晶体管和第二二极管连接晶体管两端的电压降的差值，
ii)第二二极管连接晶体管和第三二极管连接晶体管两端的电压降的差值与第二二极管连接晶体管两端的电压降的组合，
其中来自Σ-Δ模数转换器的输出节点(例如，451)处的输出比特流(例如，bs)具有提供温度感测信号的平均值(例如，μ)，温度感测信号对温度具有线性相关性。
一个或多个实施例可以包括缩放电路块(例如，406)，缩放电路块耦合到来自Σ-Δ模数转换器的输出节点并且对来自Σ-Δ模数转换器的输出比特流敏感，缩放电路块被配置为提供温度感测信号的比例转换。
在一个或多个实施例中，处理网络可以包括：
第一差分级(例如，401；401a、401b)，具有耦合到第一二极管连接晶体管和第二二极管连接晶体管的输入，其中第一差分级对第一二极管连接晶体管和第二二极管连接晶体管两端的电压降的差值敏感，来自第一差分级的输出信号提供与绝对温度成比例的第一信号(例如，VPTAT)，
第二差分级(例如，402)，具有耦合到第二二极管连接晶体管和第三二极管连接晶体管的输入，其中第二差分级对第二二极管连接晶体管和第三二极管连接晶体管两端的电压降的差值(例如，ΔVBE,comp)敏感，来自第二差分级的输出信号提供与绝对温度成比例的第二信号(例如，Vβ)。
在一个或多个实施例中，第一差分级可以具有第一增益α，并且第二差分级可以具有第二增益β，其中来自Σ-Δ模数转换器(例如，450)的输出比特流(例如，bs)的平均值(例如，μ)由以下关系式给出，
其中：
ΔVBE是第一二极管连接晶体管和第二二极管连接晶体管两端的电压降的差值，
ΔVBE,comp是第二二极管连接晶体管和第三二极管连接晶体管两端的电压降的差值，
VBE是第二二极管连接晶体管两端的电压降，
其中第一增益α和第二增益β被设置为其中关系式中的分母是恒定的值。
一个或多个实施例可以包括耦合到以下各项的组合网络(例如，403；520a、520b)：
第一差分级，
第二差分级，以及
来自第二二极管连接晶体管的信号传播路径(例如，404)，
其中组合网络对来自第一差分级的输出信号、来自第二差分级的输出信号、“真实”输入差分电压、信号传播路径上的信号有效。
一个或多个实施例可以包括选择级(例如，44)，选择级被配置为使得Σ-Δ模数转换器对以下各项交替有效：
i)第一二极管连接晶体管和第二二极管连接晶体管两端的电压降的差值，
ii)第二二极管连接晶体管和第三二极管连接晶体管两端的电压降的差值与第二二极管连接晶体管两端的电压降的组合。
一个或多个实施例可以包括从Σ-Δ模数转换器的输出节点到选择级的反馈网络(例如，fb)，其中选择级被配置为根据Σ-Δ模数转换器的输出节点处的比特流信号进行操作。
在一个或多个实施例中，选择级可以包括：
开关装置(例如，50、51)，耦合到第一二极管连接晶体管、第二二极管连接晶体管和第三二极管连接晶体管，开关装置被配置为感测第一二极管连接晶体管、第二二极管连接晶体管和第三二极管连接晶体管两端的电压降，开关装置从Σ-Δ转换器的输出节点耦合到反馈网络，以及
在开关装置与Σ-Δ模数转换器之间的电容器组(例如，52a、52b)，电容器组包括第一组电容器和第二组电容器，第一组电容器和第二组电容器被配置为根据由开关装置感测的第一二极管连接晶体管、第二二极管连接晶体管和第三二极管连接晶体管两端的电压降来在其上存储电荷，其中第一组电容器(例如，401a、401b)和第二组电容器(例如，402、404)被配置为将存储在其上的电荷分别转移到Σ-Δ模数转换器的第一输入节点(例如，447)和第二输入节点(例如，448)。
在一个或多个实施例中，开关装置可以被配置为由来自Σ-Δ模数转换器的输出节点的反馈网络来在以下之间切换：
第一操作模式，其中Σ-Δ模数转换器的输出节点处的比特流信号处于第一值，其中指示第一二极管连接晶体管和第二二极管连接晶体管两端的电压降的差值的信号被施加到电容器组中的第一数目的电容器，第一数目是Σ-Δ模数转换器的输出节点处的比特流信号的第一值的函数，并且
第二操作模式，其中Σ-Δ模数转换器的输出节点处的比特流信号处于第二值，其中指示第二二极管连接晶体管和第三二极管连接晶体管两端的电压降的差值与第二二极管连接晶体管两端的电压降的组合的信号被施加到电容器组中的第二数目的电容器，第二数目是Σ-Δ模数转换器的输出节点处的比特流信号的第二值的函数。
在一个或多个实施例中，Σ-Δ模数转换器可以在交替的第一采样阶段(例如，Φ1)和第二积分阶段(例如，Φ2)中操作，其中电荷存储在电容器组中的电容器上，并且被转移到Σ-Δ模数转换器的第一输入节点和第二输入节点以便在其中进行积分。
在一个或多个实施例中：
第一比例因子可以是单位1，和/或
第二比例因子可以是第一比例因子的倍数。
在一个或多个实施例中，第一二极管连接晶体管、第二二极管连接晶体管和第三二极管连接晶体管可以包括双极晶体管。
在一个或多个实施例中，一种系统(例如，D)可以包括至少一个数字温度传感器，该传感器包括根据一个或多个实施例的电路。
在一个或多个实施例中，一种方法可以包括：
通过第一二极管连接晶体管在第一电流线中产生第一电流，在第一二极管连接晶体管两端具有电压降，第一电流经由第一比例因子与绝对温度成比例，
通过第二二极管连接晶体管在第二电流线中产生第二电流，在第二二极管连接晶体管两端具有电压降，第二电流经由第二比例因子与绝对温度成比例，第二比例因子不同于第一比例因子，
通过第三二极管连接晶体管在第三电流线中产生与温度无关的第三电流，在第三二极管连接晶体管两端具有电压降，以及
分别利用以下一项和另一项上的相反符号来应用Σ-Δ模数转换处理：
i)第一二极管连接晶体管和第二二极管连接晶体管两端的电压降的差值，
ii)第二二极管连接晶体管和第三二极管连接晶体管两端的电压降的差值与第二二极管连接晶体管两端的电压降的组合，
其中来自Σ-Δ模数转换处理的输出比特流具有提供温度感测信号的平均值，该温度感测信号对温度具有线性相关性。
在不损害基本原理的情况下，在不脱离保护范围的情况下，细节和实施例可以关于作为仅示例描述的内容而变化，甚至是显著变化。

Claims (19)

1.一种传感器电路，其特征在于，包括：
第一电流源，被配置为通过第一二极管连接晶体管在第一电流线中产生第一电流，在所述第一二极管连接晶体管两端具有电压降，所述第一电流经由第一比例因子与绝对温度成比例；
第二电流源，被配置为通过第二二极管连接晶体管在第二电流线中产生第二电流，在所述第二二极管连接晶体管两端具有电压降，所述第二电流经由第二比例因子与绝对温度成比例，所述第二比例因子不同于所述第一比例因子；
第三电流源，被配置为通过第三二极管连接晶体管在第三电流线中产生第三电流，在所述第三二极管连接晶体管两端具有电压降；以及
处理网络，包括Σ-Δ模数转换器，所述处理网络耦合到所述第一二极管连接晶体管、所述第二二极管连接晶体管和所述第三二极管连接晶体管，其中来自所述Σ-Δ模数转换器的输出节点处的输出比特流具有提供温度感测信号的平均值，所述温度感测信号对温度具有线性相关性。
2.根据权利要求1所述的电路，其特征在于，所述处理网络对以下各项敏感：
所述第一二极管连接晶体管和所述第二二极管连接晶体管两端的电压降的差值；
所述第二二极管连接晶体管和所述第三二极管连接晶体管两端的电压降的差值；以及
所述第二二极管连接晶体管两端的电压降。
3.根据权利要求1所述的电路，其特征在于，所述Σ-Δ模数转换器利用以下项上的相反符号是有效的：
所述第一二极管连接晶体管和所述第二二极管连接晶体管两端的电压降的差值；以及
所述第二二极管连接晶体管和所述第三二极管连接晶体管两端的电压降的差值与所述第二二极管连接晶体管两端的电压降的组合。
4.根据权利要求1所述的电路，其特征在于，所述第三电流与温度无关。
5.根据权利要求1所述的电路，其特征在于，进一步包括缩放电路块，所述缩放电路块耦合到来自所述Σ-Δ模数转换器的所述输出节点并且对来自所述Σ-Δ模数转换器的所述输出比特流敏感。
6.根据权利要求5所述的电路，其特征在于，所述缩放电路块被配置为提供所述温度感测信号的缩放转换。
7.根据权利要求1所述的电路，其特征在于，所述处理网络进一步包括：
第一差分级，具有耦合到所述第一二极管连接晶体管和所述第二二极管连接晶体管的输入，其中所述第一差分级对所述第一二极管连接晶体管和所述第二二极管连接晶体管两端的电压降的差值敏感，其中来自所述第一差分级的输出信号提供与绝对温度成比例的第一信号；以及
第二差分级，具有耦合到所述第二二极管连接晶体管和所述第三二极管连接晶体管的输入，其中所述第二差分级对所述第二二极管连接晶体管和所述第三二极管连接晶体管两端的电压降的差值敏感，其中来自所述第二差分级的输出信号提供与绝对温度成比例的第二信号。
8.根据权利要求7所述的电路，其特征在于，所述第一差分级具有由符号α表示的第一增益，并且所述第二差分级具有由符号β表示的第二增益，其中来自所述Σ-Δ模数转换器的所述输出比特流的由符号μ表示的平均值由以下关系式给出，
其中：
ΔVBE是所述第一二极管连接晶体管和所述第二二极管连接晶体管两端的电压降的差值；
ΔVBE,comp是所述第二二极管连接晶体管和所述第三二极管连接晶体管两端的电压降的差值；以及
VBE是所述第二二极管连接晶体管两端的电压降，
其中所述第一增益和所述第二增益被设置为使得所述关系式中的分母恒定的值。
9.根据权利要求8所述的电路，其特征在于，进一步包括耦合到所述第一差分级、所述第二差分级和来自所述第二二极管连接晶体管的信号传播路径的组合网络，其中所述组合网络对来自所述第一差分级的输出信号、来自所述第二差分级的输出信号、输入差分电压和所述信号传播路径上的信号有效。
10.根据权利要求8所述的电路，其特征在于，进一步包括选择级，所述选择级被配置为使得所述Σ-Δ模数转换器对以下各项交替有效：
所述第一二极管连接晶体管和所述第二二极管连接晶体管两端的电压降的差值；以及
所述第二二极管连接晶体管和所述第三二极管连接晶体管两端的电压降的差值与所述第二二极管连接晶体管两端的电压降的组合。
11.根据权利要求10所述的电路，其特征在于，进一步包括从所述Σ-Δ模数转换器的所述输出节点到所述选择级的反馈网络，其中所述选择级被配置为根据所述Σ-Δ模数转换器的所述输出节点处的比特流信号进行操作。
12.根据权利要求11所述的电路，其特征在于，所述选择级包括：
开关装置，耦合到所述第一二极管连接晶体管、所述第二二极管连接晶体管和所述第三二极管连接晶体管，所述开关装置被配置为感测所述第一二极管连接晶体管、所述第二二极管连接晶体管和所述第三二极管连接晶体管两端的电压降，所述开关装置从所述Σ-Δ转换器的所述输出节点耦合到所述反馈网络；以及
在所述开关装置与所述Σ-Δ模数转换器之间的电容器组，所述电容器组包括第一组电容器和第二组电容器，所述第一组电容器和所述第二组电容器被配置为根据由所述开关装置感测的所述第一二极管连接晶体管、所述第二二极管连接晶体管和所述第三二极管连接晶体管两端的电压降来存储电荷，其中所述第一组电容器和所述第二组电容器被配置为将存储在其上的电荷分别转移到所述Σ-Δ模数转换器的第一输入节点和第二输入节点。
13.根据权利要求12所述的电路，其特征在于，所述开关装置被配置为由来自所述Σ-Δ模数转换器的所述输出节点的所述反馈网络在以下之间切换：
第一操作模式，其中所述Σ-Δ模数转换器的所述输出节点处的比特流信号处于第一值，其中指示所述第一二极管连接晶体管和所述第二二极管连接晶体管两端的电压降的差值的信号被施加到所述电容器组中的第一数目的电容器，所述第一数目是所述Σ-Δ模数转换器的所述输出节点处的比特流信号的第一值的函数；以及
第二操作模式，其中所述Σ-Δ模数转换器的所述输出节点处的比特流信号处于第二值，其中指示所述第二二极管连接晶体管和所述第三二极管连接晶体管两端的电压降的差值与所述第二二极管连接晶体管两端的电压降的组合的信号被施加到所述电容器组中的第二数目的电容器，所述第二数目是所述Σ-Δ模数转换器的所述输出节点处的比特流信号的第二值的函数。
14.根据权利要求12所述的电路，其特征在于，所述Σ-Δ模数转换器在交替的第一采样阶段和第二积分阶段可操作，其中电荷存储在所述电容器组中的电容器上并且被转移到所述Σ-Δ模数转换器的所述第一输入节点和所述第二输入节点以用于在其中进行积分。
15.根据权利要求1所述的电路，其特征在于，所述第一比例因子是单位1。
16.根据权利要求15所述的电路，其特征在于，所述第二比例因子是所述第一比例因子的倍数。
17.根据权利要求1所述的电路，其特征在于，所述第一二极管连接晶体管、所述第二二极管连接晶体管或所述第三二极管连接晶体管中的至少一个二极管连接晶体管包括双极晶体管。
18.一种传感器系统，其特征在于，包括至少一个数字温度传感器，所述数字温度传感器包括电路，所述电路包括：
第一电流源，被配置为通过第一二极管连接晶体管在第一电流线中产生第一电流，在所述第一二极管连接晶体管两端具有电压降，所述第一电流经由第一比例因子与绝对温度成比例；
第二电流源，被配置为通过第二二极管连接晶体管在第二电流线中产生第二电流，在所述第二二极管连接晶体管两端具有电压降，所述第二电流经由第二比例因子与绝对温度成比例，所述第二比例因子不同于所述第一比例因子；
第三电流源，被配置为通过第三二极管连接晶体管在第三电流线中产生第三电流，在所述第三二极管连接晶体管两端具有电压降；以及
处理网络，包括Σ-Δ模数转换器，所述处理网络耦合到所述第一二极管连接晶体管、所述第二二极管连接晶体管和所述第三二极管连接晶体管，其中来自所述Σ-Δ模数转换器的输出节点处的输出比特流具有提供温度感测信号的平均值，所述温度感测信号对温度具有线性相关性。
19.根据权利要求18所述的系统，其特征在于，所述处理网络对以下各项敏感：
所述第一二极管连接晶体管和所述第二二极管连接晶体管两端的电压降的差值；
所述第二二极管连接晶体管和所述第三二极管连接晶体管两端的电压降的差值；以及
所述第二二极管连接晶体管两端的电压降。
CN201920464169.0U 2018-04-13 2019-04-08 传感器电路和传感器系统 Withdrawn - After Issue CN209784847U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102018000004496 2018-04-13
IT102018000004496A IT201800004496A1 (it) 2018-04-13 2018-04-13 Circuito sensore, sistema e procedimento corrispondenti

Publications (1)

Publication Number Publication Date
CN209784847U true CN209784847U (zh) 2019-12-13

Family

ID=62683398

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910277236.2A Active CN110377093B (zh) 2018-04-13 2019-04-08 传感器电路、相应的系统和方法
CN201920464169.0U Withdrawn - After Issue CN209784847U (zh) 2018-04-13 2019-04-08 传感器电路和传感器系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910277236.2A Active CN110377093B (zh) 2018-04-13 2019-04-08 传感器电路、相应的系统和方法

Country Status (3)

Country Link
US (1) US10866146B2 (zh)
CN (2) CN110377093B (zh)
IT (1) IT201800004496A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110377093A (zh) * 2018-04-13 2019-10-25 意法半导体股份有限公司 传感器电路、相应的系统和方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10365833B2 (en) 2016-01-22 2019-07-30 Micron Technology, Inc. Apparatuses and methods for encoding and decoding of signal lines for multi-level communication architectures
US10283187B2 (en) * 2017-07-19 2019-05-07 Micron Technology, Inc. Apparatuses and methods for providing additional drive to multilevel signals representing data
CN107506278B (zh) * 2017-08-03 2020-03-24 中国电子科技集团公司第二十四研究所 数字温度传感器电路
GB2588605A (en) * 2019-10-28 2021-05-05 Nokia Technologies Oy An apparatus suitable for transforming an analogue temperature-dependent signal into a digital temperature-dependent signal
JP7415522B2 (ja) * 2019-12-13 2024-01-17 サンケン電気株式会社 温度モニタ回路
US11892360B2 (en) 2020-01-31 2024-02-06 STMicroelectron nternational N.V. Controlled curvature correction in high accuracy thermal sensor
CN113465764B (zh) * 2020-03-31 2023-01-10 圣邦微电子（北京）股份有限公司 一种模拟输出集成温度传感器
US20230110657A1 (en) * 2020-07-07 2023-04-13 Eosemi Limited Temperature sensor for a tcxo
CN112732002B (zh) * 2021-04-01 2021-07-16 上海艾为微电子技术有限公司 温度校准电路、校准方法、传感器、电子设备及芯片
US11940831B2 (en) 2021-12-07 2024-03-26 Infineon Technologies LLC Current generator for memory sensing
KR20230112326A (ko) 2022-01-20 2023-07-27 에스케이하이닉스 주식회사 온도 변화에도 기준 전류 혹은 기준 전압을 생성하는 반도체 장치
CN116448264B (zh) * 2023-02-01 2023-09-19 苏州聚元微电子股份有限公司 温度传感器、温度测量方法及芯片

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6456145B1 (en) 2000-09-28 2002-09-24 Koninklijke Philips Electronics N.V. Non-linear signal correction
US6870357B1 (en) 2002-11-21 2005-03-22 National Semiconductor Corporation Method and apparatus for determining the temperature of a junction using voltage responses of the junction and a correction factor
TWI359945B (en) 2008-04-15 2012-03-11 Nuvoton Technology Corp Temperature-to-digital conversion system and metho
CN101762338B (zh) 2008-12-24 2011-12-14 上海华虹Nec电子有限公司 温度传感器电路及温度信号处理方法
EP2295944A2 (en) * 2009-09-09 2011-03-16 Nxp B.V. Temperature sensor
WO2013177425A1 (en) * 2012-05-23 2013-11-28 Nanostim, Inc. Temperature sensor for a leadless cardiac pacemaker
US9261415B1 (en) * 2014-09-22 2016-02-16 Infineon Technologies Ag System and method for temperature sensing
CN104458036A (zh) 2014-11-18 2015-03-25 北京七芯中创科技有限公司 一种采用pnp晶体管测温的高精度测温芯片电路
CN204831597U (zh) 2015-07-22 2015-12-02 苏州市灵矽微系统有限公司 片上集成温度传感器电路
CN105487587B (zh) 2015-12-21 2017-03-29 成都华微电子科技有限公司 高精度数字温度传感器校准电路
US10228294B2 (en) * 2016-05-12 2019-03-12 Infineon Technologies Ag System and method for temperature sensing
US10605676B2 (en) * 2017-02-02 2020-03-31 Nxp B.V. Heater-assisted voltage calibration of digital temperature sensors
IT201800004496A1 (it) 2018-04-13 2019-10-13 Circuito sensore, sistema e procedimento corrispondenti

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110377093A (zh) * 2018-04-13 2019-10-25 意法半导体股份有限公司 传感器电路、相应的系统和方法
US10866146B2 (en) 2018-04-13 2020-12-15 Stmicroelectronics S.R.L. Sensor circuit, corresponding system and method
CN110377093B (zh) * 2018-04-13 2021-02-05 意法半导体股份有限公司 传感器电路、相应的系统和方法

Also Published As

Publication number Publication date
CN110377093B (zh) 2021-02-05
US20190316973A1 (en) 2019-10-17
US10866146B2 (en) 2020-12-15
IT201800004496A1 (it) 2019-10-13
CN110377093A (zh) 2019-10-25

Similar Documents

Publication Publication Date Title
CN209784847U (zh) 传感器电路和传感器系统
Karanicolas et al. A 15-b 1-Msample/s digitally self-calibrated pipeline ADC
Li et al. A ratio-independent algorithmic analog-to-digital conversion technique
US9748969B1 (en) Method of operation for an oversampled data converter
US9438261B2 (en) Capacitance-to-digital converter and method for providing a digital output signal
US11265008B2 (en) Successive approximation register (SAR) analog to digital converter (ADC)
US20240175762A1 (en) Controlled curvature correction in high accuracy thermal sensor
US10181857B1 (en) Analog-to-digital converter error correction
CN104426549B (zh) 具有子adc校准的多步式adc
CN110798220A (zh) 一种温度传感器的模数转换方法及模数转换装置
Marin et al. A Robust BBPLL-Based 0.18-$\mu $ m CMOS Resistive Sensor Interface With High Drift Resilience Over a− 40° C–175° C Temperature Range
CN107872229B (zh) 模数转换器的方法和设备
US11867572B2 (en) Method for implementing Vptat multiplier in high accuracy thermal sensor
CN113311897B (zh) 一种应用于fbar振荡器的低功耗温度传感器及其工作方法
CN214951835U (zh) 一种应用于fbar振荡器的低功耗温度传感器
CN115638888A (zh) 应用于mems时钟的低功耗温度传感器
Keramat et al. A capacitor mismatch and gain insensitive 1.5-bit/stage pipelined A/D converter
CN111399581B (zh) 一种具有相关双采样功能的高精度温度传感器
Bashir et al. A low power, miniature temperature sensor with one-point calibrated accuracy of±0.25 C from− 55 to 125 C in 65 nm CMOS process
Xie et al. A CMOS Temperature-to-Digital Sensor With±0.5° Inaccuracy from-55° to 150°
Saputra et al. Sigma delta ADC with a dynamic reference for accurate temperature and voltage sensing
Yildiz et al. Design Methodology for an Adjustable-Range CMOS Smart Temperature Sensor
Karanicolas Digital self-calibration techniques for high-accuracy, high speed analog-to-digital converters
US20240175763A1 (en) Temperature sensor
Zheng et al. Efficient error-cancelling algorithmic ADC

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20191213

Effective date of abandoning: 20210205

AV01 Patent right actively abandoned

Granted publication date: 20191213

Effective date of abandoning: 20210205

AV01 Patent right actively abandoned
AV01 Patent right actively abandoned