CN116366067A - 一种模数转换器及其操作方法 - Google Patents

一种模数转换器及其操作方法 Download PDF

Info

Publication number
CN116366067A
CN116366067A CN202111617749.7A CN202111617749A CN116366067A CN 116366067 A CN116366067 A CN 116366067A CN 202111617749 A CN202111617749 A CN 202111617749A CN 116366067 A CN116366067 A CN 116366067A
Authority
CN
China
Prior art keywords
digital
analog
capacitor
converter
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111617749.7A
Other languages
English (en)
Other versions
CN116366067B (zh
Inventor
谭磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN202111617749.7A priority Critical patent/CN116366067B/zh
Priority to US18/713,862 priority patent/US20240356560A1/en
Priority to PCT/CN2022/113211 priority patent/WO2023124118A1/zh
Publication of CN116366067A publication Critical patent/CN116366067A/zh
Application granted granted Critical
Publication of CN116366067B publication Critical patent/CN116366067B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种模数转换器及其操作方法。该模数转换器的一个变换帧中包括多个子周期，且在每个子周期至少执行如下操作：残余电荷储存阶段、积分阶段、电荷再转移阶段以及SAR变换阶段，其中，所述模数转换器包括电容型数模转换器和辅助电容，该辅助电容配置为在残余电荷储存阶段存储上一子周期由电容型数模转换器产生的残余电荷，在积分阶段与电容型数模转换器的权电容阵列共同对输入电流信号进行积分，以及在电荷再转移阶段将当前子周期的积分电荷转移至权电容阵列，保证了模数转换器在整个变换帧中对输入电流信号连续积分，提高了时间利用率和信噪比。

Description

一种模数转换器及其操作方法
技术领域
本发明涉及半导体集成电路技术领域，更具体地涉及一种模数转换器及其操作方法。
背景技术
模数转换器(Analog to Digital Converter，ADC)是能够将连续性的模拟信号转换为计算机能够处理的离散性的数字信号的装置，是模拟系统与数字系统接口的关键部件，长期以来一直被广泛应用于雷达、通信、测控、医疗、仪表、图像和音频等领域。随着现代技术的不断发展，这些领域对速度和分辨率的要求不断提升，对模数转换器的要求也越来越高。
目前，模数转换器主要分为两大类：奈奎斯特模数转换器和过采样模数转换器。奈奎斯特模数转换器中最具代表性的种类之一就是逐次逼近型模数转换器(SuccessiveApproximation Register ADC，SAR ADC)。SAR ADC主要采用数字逻辑单元结构，如图1所示，SAR ADC100包括采样保持电路110、寄存比较器120、SAR逻辑控制电路130和电容型数模转换器(ADAC)140。采样保持电路110根据采样时钟对模拟输入信号Vin进行采样，并提供至寄存比较器120，寄存比较器120将该模拟输入信号Vin与电容型数模转换器140产生的模拟电压量进行比较，SAR逻辑控制电路130根据寄存比较器120的比较结果产生逻辑控制信号，反馈控制电容型数模转换器140产生新的模拟电压量去逼近模拟输入信号，直到该模拟电压量与模拟输入信号近似相等时，该模拟电压量对应的数码输出为SAR ADC100的输出Dout。SAR ADC的结构简单且具有较高的功效和速度，但是由于比较器噪声和DAC建立误差的存在，SAR ADC的精度一般被限制在8～12bits范围内，因此SAR ADC广泛应用于中等速度和中等精度的领域。
过采样模数转换器应用最为广泛的是Σ-ΔADC，其结构框图如图2所示，Σ-ΔADC200包括Σ-Δ调制器和数字滤波和抽取电路250，Σ-Δ调制器包括加法器210、积分器220、寄存比较器230，以及包含1位DAC240的反馈环路(该DAC为简单开关，将差分放大器的负输入端接正或负基准电压)，反馈DAC的目的是将积分器的平均输出维持在接近比较器的基准电平。Σ-Δ调制器以极高的抽样频率对输入信号Vin进行抽样，并对两个抽样之间的差值进行低位量化，从而得到用低位数码表示的1位数据流，然后由数字滤波和抽取电路250进行抽取滤波，从而得到高分辨率的线性脉冲编码调制的数字信号Dout。过采样和噪声整形技术是Σ-Δ调制器中应用的两个关键技术，它们分别将带内的噪声降低和移除，能够大大提高模数转换器的精度。但是1位的量化器抑制量化噪声所需的高过采样比，这限制了转换速度；另一方面，可利用过采样技术提高奈奎斯特ADC(如SAR ADC和流水线ADC)的动态范围、信噪比等性能，利用这些ADC高速的特性也可实现过采样，但其噪声整形能力缺乏，不能满足高信噪比(Signal to Noise Ratio，SNR)的需求。
发明内容
有鉴于此，本发明的目的在于提供一种模数转换器及其操作方法，可以同时兼顾模数转换器的分辨率和变换速度。
根据本发明实施例的一方面，提供了一种模数转换器，所述模数转换器的一个变换帧中包括多个子周期，且在每个子周期所述模数转换器至少执行如下操作：残余电荷储存阶段、积分阶段、电荷再转移阶段以及SAR变换阶段，其中，所述模数转换器包括：电容型数模转换器，包括权电容阵列，其通过切换产生残余电荷；辅助电容，其配置为在所述残余电荷储存阶段存储上一子周期由所述电容型数模转换器产生的所述残余电荷，在所述积分阶段与所述权电容阵列共同对输入电流信号进行积分，以及在所述电荷再转移阶段将当前子周期的积分电荷转移至所述权电容阵列；放大器，其分别耦接电容型数模转换器和所述辅助电容，用于实现所述辅助电容与所述电容型数模转换器的权电容阵列之间的电荷转移；比较器，其输入端与所述放大器的输出端耦接，用于将所述放大器的输出量化位数字码；SAR逻辑控制电路，用于在所述SAR变换阶段基于所述数字码控制所述电容型数模转换器切换，以逐次逼近的方式不断产生每一位输出，直至量化结束；以及数字滤波和抽取电路，用于对所述SAR逻辑控制电路的输出码取多次平均，以得到所述输入电流信号对应的数字输出信号。
可选的，所述模数转换器的一个变换帧还包括初始化阶段，以及在所述初始化阶段所述电容型数模转换器的权电容阵列以及所述辅助电容共同被充电至预设电位，其中，所述预设电位等于预设的参考电压与所述放大器的失调电压之间的电压差。
可选的，在所述变换帧的每个子周期还包括位于所述残余电荷储存阶段之后的复位阶段，以及在所述复位阶段所述电容型数模转换器的权电容阵列再次被充电至所述预设电位。
可选的，所述模数转换器配置为：在所述残余电荷储存阶段将所述辅助电容耦接于所述放大器的负输入端和输出端，以通过所述放大器抽取所述权电容阵列上的残余电荷。
可选的，所述模数转换器配置为：在所述积分阶段分别将所述辅助电容和所述电容型数模转换器的权电容阵列耦接于预设参考电压和所述输入电流信号之间，以对所述输入电流信号进行积分。
可选的，所述模数转换器配置为：在所述电荷再转移阶段将所述电容型数模转换器的权电容阵列耦接于所述放大器的负输入端和输出端之间，以通过所述放大器抽取所述辅助电容上的积分电荷。
可选的，所述模数转换器还包括多个开关，所述多个开关通过切换以控制所述辅助电容、所述电容型数模转换器以及所述放大器在不同阶段的连接状态。
可选的，所述多个开关至少包括第一至第四开关，第一开关用于将所述放大器的负输入端和输出端耦接，第二开关用于将所述权电容阵列的下端与所述输入电流信号耦接，第三开关用于将所述辅助电容的上端与参考电压或所述放大器的输出端耦接，第四开关用于将所述权电容阵列的上端与所述参考电压或所述放大器的输出端耦接。
可选的，所述第一开关受控于第一相信号，所述第二开关受控于第三相信号和第五相信号的互补信号，所述第三开关受控于第二相信号及其互补信号，所述第四开关受控于第五相信号及其互补信号，其中，在每个子周期中，所述第一相信号至所述第五相信号为互不交叠的信号。
可选的，所述权电容阵列具体为二进制电容阵列。
根据本发明实施例的另一方面，提供了一种操作上述的模数转换器的方法，包括：使用辅助电容存储在上一子周期由电容型数模转换器切换所产生的残余电荷；使用所述辅助电容和所述电容型数模转换器的权电容阵列共同对输入电流信号进行积分；将当前子周期所述辅助电容上累积的积分电荷转移至所述权电容阵列；将所述电容型数模转换器的输出量化成数字码，并使用SAR逻辑控制电路基于所述数字码控制所述电容型数模转换器切换，以逐次逼近的方式不断产生每一位输出，直至量化结束；重复上述过程，并对所述SAR逻辑控制电路的输出码取多次平均，以得到所述输入电流信号对应的数字输出信号。
可选的，所述方法还包括：初始化阶段，以及在所述初始化阶段将所述电容型数模转换器的权电容阵列以及所述辅助电容共同充电至预设电位，其中，所述预设电位等于预设的参考电压与所述放大器的失调电压之间的电压差。
可选的，所述使用辅助电容存储在上一子周期由电容型数模转换器切换所产生的残余电荷之后还包括：将所述电容型数模转换器的权电容阵列再次充电至所述预设电位。
可选的，所述方法还包括：将放大器分别与电容型数模转换器和所述辅助电容耦接，用以实现所述辅助电容与所述电容型数模转换器的权电容阵列之间的电荷转移。
可选的，所述使用辅助电容存储在上一子周期由电容型数模转换器切换所产生的残余电荷的步骤包括：将所述辅助电容耦接于所述放大器的负输入端和输出端，以通过所述放大器抽取所述权电容阵列上的残余电荷。
可选的，所述使用所述辅助电容和所述电容型数模转换器的权电容阵列共同对输入电流信号进行积分的步骤包括：分别将所述辅助电容和所述电容型数模转换器的权电容阵列耦接于预设参考电压和所述输入电流信号之间，以对所述输入电流信号进行积分。
可选的，所述将当前子周期所述辅助电容上累积的积分电荷转移至所述权电容阵列的步骤包括：将所述电容型数模转换器的权电容阵列耦接于所述放大器的负输入端和输出端之间，以通过所述放大器抽取所述辅助电容上累积的积分电荷。
可选的，所述方法还包括：设置多个开关，通过所述多个开关的切换控制所述辅助电容、所述电容型数模转换器以及所述放大器在不同阶段的连接状态。
可选的，所述设置多个开关的步骤包括：使用第一开关将所述放大器的负输入端和输出端耦接，和/或使用第二开关将所述权电容阵列的下端与所述输入电流信号耦接，和/或使用第三开关将所述辅助电容的上端与参考电压或所述放大器的输出端耦接，和/或使用第四开关将所述权电容阵列的上端与所述参考电压或所述放大器的输出端耦接。
综上所述，本发明的模数转换器包括电容型数模转换器和辅助电容，通过辅助电容和电容型数模转换器的相互抽取和存储的设计，保证了模数转换器在整个变换帧中对输入电流信号连续积分，提高了时间利用率和信噪比。
此外，在本发明的模数转换器中，预先使用SAR ADC对输入电流信号进行初步量化，然后使用辅助电容对初步量化后的残差进行抽取，再进行积分型模数变换，多次变换的残差在一个LSB对应的权值内，采样带宽内随机分布，从而表现为理想的白噪声，所以不仅可以消除DAC的量化误差，而且可以加快量化结果的收敛速度，同时兼顾了模数转换器的分辨率和变换速度。
此外，本发明的模数转换器以电容型数模转换器中的权电容阵列作为主要的积分电容，辅助电容只需要在积分阶段维持积分不间断，因此辅助电容可以采用小容量的电容，工程实现简单，并且可以缩小电路的面积，降低成本。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出了一种逐次逼近型模数转换器的结构示意图；
图2示出了一种Σ-Δ模数转换器的结构示意图；
图3示出了本发明实施例的模数转换器的结构示意图；
图4示出了本发明实施例的模数转换器的时序示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”或者“耦接到”另一元件，或称元件/电路“连接在”或者“耦接在”两个节点之间时，它可以直接耦接或连接到另一元件或者二者之间也可以存在中间元件，元件之间的连接或耦接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
图3示出了本发明实施例的模数转换器的结构示意图，如图3所示，本发明设计的模数转换器300包括：电容型数模转换器(CDAC)301、放大器AMP、比较器COMP、SAR逻辑控制电路302、数字滤波和抽取电路303、辅助电容Cint以及多个开关S1～S4。
如图3所示，电容型数模转换器301可以包括多个权电容器，例如二进制权电容器2N-1C···C，以及开关，例如在310～318处示出的电容，以及开关S10～S16。其中权电容器310和312对应权重较高的量化位，为高位电容(MSB)，权电容器314和316对应权重较低的量化位，为低位电容(LSB)，桥接电容Catt耦接在高位电容阵列MSB和低位电容阵列LSB之间，以保证高位电容阵列和低位电容阵列的权重满足二进制关系，即在电容型数模转换器301中，低位电容阵列的总电容的权重和高位电容阵列的最低位电容的权重大小相等。开关S10～S16具有两个接线端和一个公共端，一个接线端与节点311耦接，另一个接线端与地耦接，开关S10～S16的公共端分别与权电容器310～316的上端耦接。此外，电容型数模转换器301还包括开关DUMP，开关DUMP用于在初始化阶段将电容型数模转换器301中的多个权电容的下端接地。
开关S1的一端与放大器AMP的负输入端耦接，另一端与放大器AMP的输出端耦接，放大器AMP的非负输入端与地耦接，且与电容型数模转换器301的节点319耦接。其中开关S1受控于相信号
Figure BDA0003437044430000071
当相信号/>
Figure BDA0003437044430000072
为高电平时，开关S1闭合，将放大器AMP连接成跟随器结构；当相信号/>
Figure BDA0003437044430000073
为低电平时，开关S1断开。
开关S2的一端与输入电流信号Ix耦接，另一端与电容型数模转换器301中的权电容器310和312的下端耦接于节点313，并且与放大器AMP的负输入端耦接。其中开关S2受控于相信号
Figure BDA0003437044430000074
和/>
Figure BDA0003437044430000075
的互补信号/>
Figure BDA0003437044430000076
和/>
Figure BDA0003437044430000077
当相信号/>
Figure BDA0003437044430000078
和/>
Figure BDA0003437044430000079
都为低电平时，其互补信号
Figure BDA00034370444300000710
和/>
Figure BDA00034370444300000711
为高电平，开关S2闭合，反之，开关S2断开。
开关S3包括两个接线端和一个公共端，其中第一接线端与参考电压Vref耦接，第二接线端与放大器AMP的输出端耦接，开关S3的公共端与辅助电容Cint的一端耦接，辅助电容Cint的另一端与输入电流信号Ix耦接。其中开关S3受控于相信号
Figure BDA00034370444300000712
和/>
Figure BDA00034370444300000713
其中信号
Figure BDA00034370444300000714
为相信号/>
Figure BDA00034370444300000715
的互补信号。开关S3用于根据相信号/>
Figure BDA00034370444300000716
控制辅助电容Cint的工作状态，当相信号/>
Figure BDA00034370444300000717
为低电平时，其互补信号/>
Figure BDA00034370444300000718
为高电平，开关S3接通第一接线端和公共端，将辅助电容Cint的上端与参考电压Vref耦接；当相信号/>
Figure BDA00034370444300000719
为高电平时，开关S3接通第二接线端和公共端，将辅助电容Cint的上端与放大器AMP的输出端耦接。
开关S4包括两个接线端和一个公共端，其中第一接线端与参考电压Vref耦接，第二接线端与放大器AMP的输出端耦接，开关S4的公共端与电容型数模转换器301的节点311耦接。其中开关S4受控于相信号
Figure BDA00034370444300000720
和/>
Figure BDA00034370444300000721
其中信号/>
Figure BDA00034370444300000722
为相信号/>
Figure BDA00034370444300000723
的互补信号。开关S4用于根据相信号/>
Figure BDA0003437044430000081
控制电容型数模转换器301中的权电容阵列的工作状态，当相信号/>
Figure BDA0003437044430000082
为低电平时，其互补信号/>
Figure BDA0003437044430000083
为高电平，开关S4接通第一接线端和公共端，将电容型数模转换器301中的权电容阵列的上端与参考电压Vref耦接；当相信号/>
Figure BDA0003437044430000084
为高电平时，开关S4接通第二接线端和公共端，将电容型数模转换器301中的权电容阵列的上端与放大器AMP的输出端耦接。
比较器COMP的输入端与放大器AMP的输出端耦接，比较器COMP用于在SAR变换阶段将放大器AMP的输出量化成数字码。在SAR变换阶段，放大器AMP处于开环状态，增益非常高，从放大器AMP的输入看，比较器COMP的阈值偏差的影响比较小，因此在一些实施例中，比较器COMP例如通过逻辑量化比较器来实现，即标准的逻辑门，这时的量化阈值分别对应逻辑门中互补输入的上管和下管的夹断电压。比较器COMP的输出端与SAR逻辑控制电路302耦接，SAR逻辑控制电路302用于根据该数字码控制电容型数模转换器301中的SAR(逐次逼近)变换，以逐次逼近方式从高到低不断产生SAR ADC的每一位输出，直到整个量化结束，最终得到SAR ADC的输出码。数字滤波和抽取电路303与SAR逻辑控制电路302耦接，用于将SAR逻辑控制电路转换后的输出码取多次平均后输出，得到整个模数转换器300的数字输出信号Dout。
可以理解，本发明的模数转换器300中的SAR变换过程与传统的SAR ADC的变换过程相似，首先在积分和采样阶段将输入电流信号Ix以电荷的形式存储在二进制排列的权电容器上，然后在SAR变换阶段为逐比特确认的过程，电容型数模转换器301的比特值根据比较器COMP的输出进行调整。SAR变换可以从CDAC设置为最低电平、最高电平或中间电平开始，比较器COMP确定放大器AMP的输出是偏高还是偏低，并且结果被存储为电容型数模转换器301的该位的1或0。然后转换进入下一个比特值，直到确定了所有的比特值，整个量化结束。
此外，在电容式SAR ADC方法中，在SAR变换结束时，在电容型DAC的输出端电压仍然不会恰恰是零。残余的电压即待量化的输入电压与DAC转换器输出值之间的差值，通常称为“残差”，残差对应于ADC的量化误差。本发明的模数转换器300还包括对电容型DAC的量化误差进行积分型模数变换的过程，不仅可以将量化误差推离感兴趣的信号频带，而且可以加快量化结果的收敛速度，具体结合下面的实施例做进一步的说明。
图4示出了本发明实施例的模数转换器的时序示意图。在图4中，相信号
Figure BDA0003437044430000091
为控制图3中的多个开关S1～S4的控制信号，信号/>
Figure BDA0003437044430000092
Figure BDA0003437044430000093
和/>
Figure BDA0003437044430000094
为避免多个开关S1～S4贯通的延时信号。本发明实施例的模数转换器的每个变换帧T包括初始化阶段和多个子周期，每个子周期的操作可分为以下几个阶段：残余电荷储存阶段、复位阶段、积分阶段、电荷再转移阶段以及SAR变换阶段。下面结合图3和图4对本发明的模数转换器的操作方法进行详细说明。
首先在初始化阶段(即相信号
Figure BDA0003437044430000095
为高电平的阶段)，开关S1和S2闭合，开关S3接通第一接线端和公共端，即将辅助电容Cint的上端与参考电压Vref耦接，开关S4接通第一接线端和公共端，即将电容型数模转换器的节点311耦接至参考电压Vref。此时，放大器AMP连接成跟随器结构，此时辅助电容Cint和电容型数模转换器中的权电容阵列的下极板电位是放大器AMP的失调电压Vos，上极板电位是参考电压Vref，即辅助电容Cint和电容型数模转换器311中的权电容阵列共同被充电至Vref-Vos的电位，其中Vos为放大器AMP的失调电压，在这一阶段中去除放大器AMP的失调电压Vos对转换精度的影响。
在残余电荷储存阶段(即相信号
Figure BDA0003437044430000096
为高电平的阶段)，开关S1断开，开关S2闭合，开关S3将第二接线端和公共端耦接，即将辅助电容Cint的上端与放大器AMP的输出端耦接，开关S4将第一接地线端和公共端耦接，即电容型数模转换器301的节点311耦接至参考电压Vref。此时辅助电容Cint耦接于放大器AMP的负输入端和输出端之间，通过放大器AMP将电容型数模转换器301在上一子周期中经过开关切换产生的残余电荷存储到辅助电容Cint上，叠加到辅助电容Cint的积分电荷上，该残余电荷为电容型数模转换器301的最低位(LSB位)量化后残余的电荷。进一步的，对于每个变换帧T的第一个子周期，残余电荷储存阶段
Figure BDA0003437044430000097
是紧跟在初始化阶段φ1后的，由于辅助电容Cint和电容型数模转换器301中的权电容刚被充电到相同的电位上，因此不存在上述的电荷平衡的过程。
在复位阶段(即相信号
Figure BDA0003437044430000101
为高电平阶段)，开关S1和S2断开，开关S3和S4接通第一接线端和公共端，即分别将辅助电容Cint和电容型数模转换器301的节点311耦接到参考电压Vref。此时电容型数模转换器301中的权电容阵列再次被充电到Vref-Vos的电位。
在积分阶段(即相信号
Figure BDA0003437044430000102
为高电平阶段)，开关S1断开，开关S2闭合，开关S3和S4接通第一接线端和公共端，即分别将辅助电容Cint和电容型数模转换器301的节点311耦接到参考电压Vref，此时电容型数模转换器301中的多个开关S10～S16掷向右侧，即电容型数模转换器301中的多个权电容的上极板接参考电压Vref。此时电容型数模转换器301的权电容阵列和辅助电容Cint共同对输入电流信号Ix进行积分。
在电荷再转移阶段(即相信号
Figure BDA0003437044430000103
为高电平阶段)，开关S1和S2断开，开关S4接通第二接线端和公共端，即将电容型数模转换器301的节点311耦接到放大器AMP的输出端，此时电容型数模转换器301的权电容阵列耦接于放大器AMP的负输入端和输出端之间，通过放大器AMP将辅助电容Cint在当前子周期的累积积分电荷转移到电容型数模转换器301的权电容阵列。
在SAR变换阶段(即相信号
Figure BDA0003437044430000104
为高电平阶段)，开关S1闭合，开关S2断开，开关S3和S4接通第一接线端和公共端，由SAR逻辑控制电路302根据比较器COMP输出的数字码控制电容型数模转换器301中的SAR(逐次逼近)变换，以逐次逼近方式从高到低不断产生SAR ADC的每一位输出，直到整个量化结束，最终得到SAR ADC的输出码。不断重复上述的过程，数字滤波和抽取电路303将多个子周期中SAR逻辑控制电路转换后的输出码取多次平均后输出，最终得到整个模数转换器300的数字输出信号Dout。
进一步的，本发明实施例的模数转换器在每个子周期中，还包括分别位于残余电荷储存阶段、复位阶段以及SAR变换阶段之前的第一死区时间
Figure BDA0003437044430000105
第二死区时间/>
Figure BDA0003437044430000106
以及第三死区时间/>
Figure BDA0003437044430000107
用以防止各相切换之间的开关贯通。
在本发明的模数转换器中，预先使用SAR ADC对输入电流信号Ix进行初步量化，然后使用辅助电容Cint对初步量化后的残差进行抽取，再进行积分型模数变换，多次变换的残差在一个LSB对应的权值内，采样带宽内随机分布，从而表现为理想的白噪声，所以不仅可以消除DAC的量化误差，而且可以加快量化结果的收敛速度，同时兼顾了模数转换器的分辨率和变换速度。
此外，本发明的模数转换器使用辅助电容和权电容阵列相互配合的设计，保证了积分过程的连续。首先，除了开关S3切换的瞬间，辅助电容Cint对输入电流信号Ix的积分始终是连续的，并且除了SAR变换阶段，其余阶段权电容阵列一直参与对输入电流信号Ix的积分，考虑到在电荷再转移阶段
Figure BDA0003437044430000111
相将辅助电容Cint上累积的当前周期的积分电荷转移到权电容阵列，因此整个变换帧T里是对输入电流信号Ix连续积分累积总电荷的逐次逼近量化，并将量化残差转移到下一次量化的过程，时间利用率高，等效信噪比高。
进一步的，本发明的模数转换器的变换增益主要通过积分阶段的时间来决定，只需要通过控制
Figure BDA0003437044430000112
相的时间就可以改变本发明的模数转换器的变换增益，控制起来非常方便。
综上所述，本发明的模数转换器包括电容型数模转换器和辅助电容，通过辅助电容和电容型数模转换器的相互抽取和存储的设计，保证了模数转换器在整个变换帧中对输入电流信号连续积分，提高了时间利用率和信噪比。
此外，在本发明的模数转换器中，预先使用SAR ADC对输入电流信号进行初步量化，然后使用辅助电容对初步量化后的残差进行抽取，再进行积分型模数变换，多次变换的残差在一个LSB对应的权值内，采样带宽内随机分布，从而表现为理想的白噪声，所以不仅可以消除DAC的量化误差，而且可以加快量化结果的收敛速度，同时兼顾了模数转换器的分辨率和变换速度。
此外，本发明的模数转换器以电容型数模转换器中的权电容阵列作为主要的积分电容，辅助电容只需要在积分阶段维持积分不间断，因此辅助电容可以采用小容量的电容，工程实现简单，并且可以缩小电路的面积，降低成本。
本领域普通技术人员可以理解，本文中使用的与电路运行相关的词语“期间”、“当”和“当……时”不是表示在启动动作开始时立即发生的动作的严格术语，而是在其与启动动作所发起的反应动作(reaction)之间可能存在一些小的但是合理的一个或多个延迟，例如各种传输延迟等。本文中使用词语“大约”或者“基本上”意指要素值(element)具有预期接近所声明的值或位置的参数。然而，如本领域所周知的，总是存在微小的偏差使得该值或位置难以严格为所声明的值。本领域已恰当的确定了，至少百分之十(10％)(对于半导体掺杂浓度，至少百分之二十(20％))的偏差是偏离所描述的准确的理想目标的合理偏差。当结合信号状态使用时，信号的实际电压值或逻辑状态(例如“1”或“0”)取决于使用正逻辑还是负逻辑。
此外，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (19)

1.一种模数转换器，所述模数转换器的一个变换帧中包括多个子周期，且在每个子周期所述模数转换器至少执行如下操作：残余电荷储存阶段、积分阶段、电荷再转移阶段以及SAR变换阶段，其中，所述模数转换器包括：
电容型数模转换器，包括权电容阵列，其通过切换产生残余电荷；
辅助电容，其配置为在所述残余电荷储存阶段存储上一子周期由所述电容型数模转换器产生的所述残余电荷，在所述积分阶段与所述权电容阵列共同对输入电流信号进行积分，以及在所述电荷再转移阶段将当前子周期的积分电荷转移至所述权电容阵列；
放大器，其分别耦接电容型数模转换器和所述辅助电容，用于实现所述辅助电容与所述电容型数模转换器的权电容阵列之间的电荷转移；
比较器，其输入端与所述放大器的输出端耦接，用于将所述放大器的输出量化位数字码；
SAR逻辑控制电路，用于在所述SAR变换阶段基于所述数字码控制所述电容型数模转换器切换，以逐次逼近的方式不断产生每一位输出，直至量化结束；以及
数字滤波和抽取电路，用于对所述SAR逻辑控制电路的输出码取多次平均，以得到所述输入电流信号对应的数字输出信号。
2.根据权利要求1所述的模数转换器，其中，所述模数转换器的一个变换帧还包括初始化阶段，以及在所述初始化阶段所述电容型数模转换器的权电容阵列以及所述辅助电容共同被充电至预设电位，
其中，所述预设电位等于预设的参考电压与所述放大器的失调电压之间的电压差。
3.根据权利要求2所述的模数转换器，其中，在所述变换帧的每个子周期还包括位于所述残余电荷储存阶段之后的复位阶段，以及在所述复位阶段所述电容型数模转换器的权电容阵列再次被充电至所述预设电位。
4.根据权利要求1所述的模数转换器，其中，所述模数转换器配置为：
在所述残余电荷储存阶段将所述辅助电容耦接于所述放大器的负输入端和输出端，以通过所述放大器抽取所述权电容阵列上的残余电荷。
5.根据权利要求1所述的模数转换器，其中，所述模数转换器配置为：
在所述积分阶段分别将所述辅助电容和所述电容型数模转换器的权电容阵列耦接于预设参考电压和所述输入电流信号之间，以对所述输入电流信号进行积分。
6.根据权利要求1所述的模数转换器，其中，所述模数转换器配置为：
在所述电荷再转移阶段将所述电容型数模转换器的权电容阵列耦接于所述放大器的负输入端和输出端之间，以通过所述放大器抽取所述辅助电容上的积分电荷。
7.根据权利要求1所述的模数转换器，其中，还包括多个开关，所述多个开关通过切换以控制所述辅助电容、所述电容型数模转换器以及所述放大器在不同阶段的连接状态。
8.根据权利要求7所述的模数转换器，其中，所述多个开关至少包括第一至第四开关，
第一开关用于将所述放大器的负输入端和输出端耦接，
第二开关用于将所述权电容阵列的下端与所述输入电流信号耦接，
第三开关用于将所述辅助电容的上端与参考电压或所述放大器的输出端耦接，
第四开关用于将所述权电容阵列的上端与所述参考电压或所述放大器的输出端耦接。
9.根据权利要求8所述的模数转换器，其中，所述第一开关受控于第一相信号，所述第二开关受控于第三相信号和第五相信号的互补信号，所述第三开关受控于第二相信号及其互补信号，所述第四开关受控于第五相信号及其互补信号，
其中，在每个子周期中，所述第一相信号至所述第五相信号为互不交叠的信号。
10.根据权利要求1所述的模数转换器，其中，所述权电容阵列具体为二进制电容阵列。
11.一种操作权利要求1-10任一项所述的模数转换器的方法，包括：
使用辅助电容存储在上一子周期由电容型数模转换器切换所产生的残余电荷；
使用所述辅助电容和所述电容型数模转换器的权电容阵列共同对输入电流信号进行积分；
将当前子周期所述辅助电容上累积的积分电荷转移至所述权电容阵列；
将所述电容型数模转换器的输出量化成数字码，并使用SAR逻辑控制电路基于所述数字码控制所述电容型数模转换器切换，以逐次逼近的方式不断产生每一位输出，直至量化结束；
重复上述过程，并对所述SAR逻辑控制电路的输出码取多次平均，以得到所述输入电流信号对应的数字输出信号。
12.根据权利要求11所述的方法，其中，还包括：初始化阶段，以及在所述初始化阶段将所述电容型数模转换器的权电容阵列以及所述辅助电容共同充电至预设电位，
其中，所述预设电位等于预设的参考电压与所述放大器的失调电压之间的电压差。
13.根据权利要求12所述的方法，其中，所述使用辅助电容存储在上一子周期由电容型数模转换器切换所产生的残余电荷之后还包括：将所述电容型数模转换器的权电容阵列再次充电至所述预设电位。
14.根据权利要求11所述的方法，其中，还包括：
将放大器分别与电容型数模转换器和所述辅助电容耦接，用以实现所述辅助电容与所述电容型数模转换器的权电容阵列之间的电荷转移。
15.根据权利要求14所述的方法，其中，所述使用辅助电容存储在上一子周期由电容型数模转换器切换所产生的残余电荷的步骤包括：
将所述辅助电容耦接于所述放大器的负输入端和输出端，以通过所述放大器抽取所述权电容阵列上的残余电荷。
16.根据权利要求14所述的方法，其中，所述使用所述辅助电容和所述电容型数模转换器的权电容阵列共同对输入电流信号进行积分的步骤包括：
分别将所述辅助电容和所述电容型数模转换器的权电容阵列耦接于预设参考电压和所述输入电流信号之间，以对所述输入电流信号进行积分。
17.根据权利要求14所述的方法，其中，所述将当前子周期所述辅助电容上累积的积分电荷转移至所述权电容阵列的步骤包括：
将所述电容型数模转换器的权电容阵列耦接于所述放大器的负输入端和输出端之间，以通过所述放大器抽取所述辅助电容上累积的积分电荷。
18.根据权利要求14所述的方法，其中，还包括：
设置多个开关，通过所述多个开关的切换控制所述辅助电容、所述电容型数模转换器以及所述放大器在不同阶段的连接状态。
19.根据权利要求18所述的方法，其中，所述设置多个开关的步骤包括：
使用第一开关将所述放大器的负输入端和输出端耦接，和/或
使用第二开关将所述权电容阵列的下端与所述输入电流信号耦接，和/或
使用第三开关将所述辅助电容的上端与参考电压或所述放大器的输出端耦接，和/或
使用第四开关将所述权电容阵列的上端与所述参考电压或所述放大器的输出端耦接。
CN202111617749.7A 2021-12-27 2021-12-27 一种模数转换器及其操作方法 Active CN116366067B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111617749.7A CN116366067B (zh) 2021-12-27 2021-12-27 一种模数转换器及其操作方法
US18/713,862 US20240356560A1 (en) 2021-12-27 2022-08-18 Analog-to-digital converter and operating method thereof
PCT/CN2022/113211 WO2023124118A1 (zh) 2021-12-27 2022-08-18 一种模数转换器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111617749.7A CN116366067B (zh) 2021-12-27 2021-12-27 一种模数转换器及其操作方法

Publications (2)

Publication Number Publication Date
CN116366067A true CN116366067A (zh) 2023-06-30
CN116366067B CN116366067B (zh) 2024-06-28

Family

ID=86922409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111617749.7A Active CN116366067B (zh) 2021-12-27 2021-12-27 一种模数转换器及其操作方法

Country Status (3)

Country Link
US (1) US20240356560A1 (zh)
CN (1) CN116366067B (zh)
WO (1) WO2023124118A1 (zh)

Citations (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100097256A1 (en) * 2008-10-21 2010-04-22 Analog Devices, Inc Apparatus for and Method of Performing an Analog to Digital Conversion
US20100265113A1 (en) * 2009-04-20 2010-10-21 Fujitsu Limited Charge redistribution digital-to-analog converter, and successive approximation register analog-to-digital converter having the same
US20120146822A1 (en) * 2010-12-10 2012-06-14 Kang Hyeong-Won Successive approximation register analog-to-digital converter and analog-to-digital conversion method using the same
KR20120065226A (ko) * 2010-12-10 2012-06-20 엘지디스플레이 주식회사 축차 근사 레지스터 아날로그 디지털 변환기 및 그를 이용한 아날로그 디지털 변환방법
WO2013015672A1 (en) * 2011-07-28 2013-01-31 Mimos Berhad Low power high resolution analogue to digital converter and method thereof
US20130278453A1 (en) * 2012-04-20 2013-10-24 Linear Technology Corporation Analog-to-digital converter system and method
CN104135291A (zh) * 2014-07-15 2014-11-05 苏州大学 一种以脉冲充电形式实现的连续接近式寄存器模数转换器
CN104467847A (zh) * 2014-12-29 2015-03-25 中国科学院半导体研究所 冗余自适应电荷再分布模数转换器的校准方法
US20150244383A1 (en) * 2014-02-21 2015-08-27 International Business Machines Corporation Analog-digital converter
US20160020778A1 (en) * 2014-07-16 2016-01-21 Infineon Technologies Ag Method and device for use in analog-to-digital conversion
CN105591651A (zh) * 2014-11-07 2016-05-18 联发科技股份有限公司 逐次逼近寄存器型模数转换器及其相关方法
US20160142072A1 (en) * 2014-11-13 2016-05-19 Zentrum Mikroelektronik Dresden Ag Method and arrangement for setting an effective resolution of an output signal in incremental delta-sigma analog-to-digital converters
CN106209101A (zh) * 2014-11-11 2016-12-07 联发科技股份有限公司 一种模数转换器
US20170012633A1 (en) * 2015-07-08 2017-01-12 Marvell World Trade Ltd. Analog-to-digital converters for successive approximation incorporating delta sigma analog-to-digital converters and hybrid digital-to-analog converters with charge-sharing and charge redistribution
US20180309458A1 (en) * 2017-04-21 2018-10-25 Abhishek Bandyopadhyay Analog-to-digital converter reusing comparator for residue amplifier for noise shaping
US10181857B1 (en) * 2017-08-30 2019-01-15 Texas Instruments Incorporated Analog-to-digital converter error correction
US10348319B1 (en) * 2018-05-18 2019-07-09 Analog Devices Global Unlimited Company Reservoir capacitor based analog-to-digital converter
CN110752847A (zh) * 2018-07-24 2020-02-04 圣邦微电子（北京）股份有限公司 数模转换器
CN111211783A (zh) * 2020-02-17 2020-05-29 西安交通大学 双反馈回路噪声整形过采样逐次逼近模数转换器及方法
US20200186105A1 (en) * 2017-05-30 2020-06-11 Ams International Ag Amplifier arrangement and sensor arrangement with such amplifier arrangement
KR20200068573A (ko) * 2018-12-04 2020-06-15 한국전자통신연구원 아날로그 디지털 변환기 및 아날로그 디지털 변환기의 동작 방법
CN111900988A (zh) * 2020-07-28 2020-11-06 电子科技大学 一种复合式三阶噪声整形逐次逼近型模数转换器
CN111953348A (zh) * 2020-07-15 2020-11-17 矽力杰半导体技术(杭州)有限公司 积分器和模数转换器
CN112751566A (zh) * 2019-10-31 2021-05-04 英飞凌科技股份有限公司 冗余逐次逼近型模数转换器及其操作方法
CN113114257A (zh) * 2021-04-19 2021-07-13 西安交通大学 次高位超前逐次逼近模数转换器及控制方法
US20210218411A1 (en) * 2018-05-30 2021-07-15 King Abdullah University Of Science And Technology Successive approximation register (sar) analog to digital converter (adc)
US11177821B1 (en) * 2020-08-11 2021-11-16 Analog Devices, Inc. Analog-to-digital converter with auto-zeroing residue amplification circuit

Patent Citations (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100097256A1 (en) * 2008-10-21 2010-04-22 Analog Devices, Inc Apparatus for and Method of Performing an Analog to Digital Conversion
US20100265113A1 (en) * 2009-04-20 2010-10-21 Fujitsu Limited Charge redistribution digital-to-analog converter, and successive approximation register analog-to-digital converter having the same
US20120146822A1 (en) * 2010-12-10 2012-06-14 Kang Hyeong-Won Successive approximation register analog-to-digital converter and analog-to-digital conversion method using the same
KR20120065226A (ko) * 2010-12-10 2012-06-20 엘지디스플레이 주식회사 축차 근사 레지스터 아날로그 디지털 변환기 및 그를 이용한 아날로그 디지털 변환방법
WO2013015672A1 (en) * 2011-07-28 2013-01-31 Mimos Berhad Low power high resolution analogue to digital converter and method thereof
US20130278453A1 (en) * 2012-04-20 2013-10-24 Linear Technology Corporation Analog-to-digital converter system and method
CN107846223A (zh) * 2012-04-20 2018-03-27 凌力尔特有限公司 模数转换器系统和方法
US20150244383A1 (en) * 2014-02-21 2015-08-27 International Business Machines Corporation Analog-digital converter
CN104135291A (zh) * 2014-07-15 2014-11-05 苏州大学 一种以脉冲充电形式实现的连续接近式寄存器模数转换器
US20160020778A1 (en) * 2014-07-16 2016-01-21 Infineon Technologies Ag Method and device for use in analog-to-digital conversion
CN105591651A (zh) * 2014-11-07 2016-05-18 联发科技股份有限公司 逐次逼近寄存器型模数转换器及其相关方法
CN106209101A (zh) * 2014-11-11 2016-12-07 联发科技股份有限公司 一种模数转换器
US20160142072A1 (en) * 2014-11-13 2016-05-19 Zentrum Mikroelektronik Dresden Ag Method and arrangement for setting an effective resolution of an output signal in incremental delta-sigma analog-to-digital converters
CN104467847A (zh) * 2014-12-29 2015-03-25 中国科学院半导体研究所 冗余自适应电荷再分布模数转换器的校准方法
US20170012633A1 (en) * 2015-07-08 2017-01-12 Marvell World Trade Ltd. Analog-to-digital converters for successive approximation incorporating delta sigma analog-to-digital converters and hybrid digital-to-analog converters with charge-sharing and charge redistribution
US20180309458A1 (en) * 2017-04-21 2018-10-25 Abhishek Bandyopadhyay Analog-to-digital converter reusing comparator for residue amplifier for noise shaping
US20200186105A1 (en) * 2017-05-30 2020-06-11 Ams International Ag Amplifier arrangement and sensor arrangement with such amplifier arrangement
US10181857B1 (en) * 2017-08-30 2019-01-15 Texas Instruments Incorporated Analog-to-digital converter error correction
US10348319B1 (en) * 2018-05-18 2019-07-09 Analog Devices Global Unlimited Company Reservoir capacitor based analog-to-digital converter
CN110504971A (zh) * 2018-05-18 2019-11-26 亚德诺半导体无限责任公司 基于储存电容器的模数转换器
US20210218411A1 (en) * 2018-05-30 2021-07-15 King Abdullah University Of Science And Technology Successive approximation register (sar) analog to digital converter (adc)
CN110752847A (zh) * 2018-07-24 2020-02-04 圣邦微电子（北京）股份有限公司 数模转换器
KR20200068573A (ko) * 2018-12-04 2020-06-15 한국전자통신연구원 아날로그 디지털 변환기 및 아날로그 디지털 변환기의 동작 방법
CN112751566A (zh) * 2019-10-31 2021-05-04 英飞凌科技股份有限公司 冗余逐次逼近型模数转换器及其操作方法
CN111211783A (zh) * 2020-02-17 2020-05-29 西安交通大学 双反馈回路噪声整形过采样逐次逼近模数转换器及方法
CN111953348A (zh) * 2020-07-15 2020-11-17 矽力杰半导体技术(杭州)有限公司 积分器和模数转换器
CN111900988A (zh) * 2020-07-28 2020-11-06 电子科技大学 一种复合式三阶噪声整形逐次逼近型模数转换器
US11177821B1 (en) * 2020-08-11 2021-11-16 Analog Devices, Inc. Analog-to-digital converter with auto-zeroing residue amplification circuit
CN113114257A (zh) * 2021-04-19 2021-07-13 西安交通大学 次高位超前逐次逼近模数转换器及控制方法

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
BAOZHEN CHEN，ET AL: "Precision Passive-Charge-Sharing SAR ADC: Analysis, Design, and Measurement Results", IEEE JOURNAL OF SOLID-STATE CIRCUITS, vol. 53, no. 5, 31 May 2018 (2018-05-31), pages 1481 - 1492, XP011681863, DOI: 10.1109/JSSC.2018.2793558 *
KAIRANGCHEN，ET AL: "A pipelined SAR ADC with gain-stage based on capacitive charge pump", ANALOG INTEGRATED CIRCUITS AND SIGNAL PROCESSING, vol. 90, 11 October 2016 (2016-10-11), pages 43 - 53, XP036125844, DOI: 10.1007/s10470-016-0872-4 *
古松等: "基于动态元件匹配技术的改进逐次逼近ADC设计", 半导体技术, no. 09, 3 September 2009 (2009-09-03), pages 907 - 911 *
张振亮等: "一种10位10MS/s全差分异步逐次逼近模数转换器", 固体电子学研究与进展, no. 06, 25 December 2014 (2014-12-25), pages 559 - 563 *
张浩松等: "一款14位流水线-逐次逼近型模数转换器设计", 电子与封装, no. 07, 20 July 2020 (2020-07-20), pages 18 - 23 *
江利;赵志宾;: "一个10位逐次逼近式ADC电路", 上海电气技术, no. 04, 30 December 2010 (2010-12-30), pages 39 - 43 *

Also Published As

Publication number Publication date
US20240356560A1 (en) 2024-10-24
CN116366067B (zh) 2024-06-28
WO2023124118A1 (zh) 2023-07-06

Similar Documents

Publication Publication Date Title
US11184017B2 (en) Method and circuit for noise shaping SAR analog-to-digital converter
US9654132B2 (en) Hybrid charge-sharing charge-redistribution DAC for successive approximation analog-to-digital converters
US7446686B2 (en) Incremental delta-sigma data converters with improved stability over wide input voltage ranges
US9871534B2 (en) Analog-to-digital converter with embedded noise-shaped truncation, embedded noise-shaped segmentation and/or embedded excess loop delay compensation
JP6353267B2 (ja) Ａｄ変換器及びａｄ変換方法
WO2017038262A1 (ja) Ａ／ｄ変換器
CN107769784B (zh) 一种过采样式Pipeline SAR-ADC系统
US10312926B2 (en) Noise-shaping analog-to-digital converter
CN109889199B (zh) 一种带斩波稳定的σδ型和sar型混合型adc
CN111327323A (zh) 无源噪声整形过采样逐次逼近模数转换器及控制方法
US9219494B2 (en) Dual mode analog to digital converter
CN1593010A (zh) 增量△模数转换
JP2016025552A (ja) 逐次比較ａｄ変換器及び逐次比較ａｄ変換方法
CN115801003A (zh) 一种多步模数转换器及其实现方法
CN111682878A (zh) 一种零极点优化的无源噪声整形逐次逼近模数转换器
CN117559999B (zh) 一种逐次逼近型模数转换器及模数转换处理方法
CN116366067B (zh) 一种模数转换器及其操作方法
CN111490787B (zh) 一种∑-δ调制器及降低非线性和增益误差的方法
CN116405031A (zh) 模数转换器及芯片
CN207504850U (zh) 一种过采样式Pipeline SAR-ADC装置
CN116346134A (zh) 模数转换器
US12132493B2 (en) Data-dependent glitch and inter-symbol interference minimization in switched-capacitor circuits
Chao et al. A 12-bit 4-kHz incremental ADC with loading-free extended counting technique
US11817874B1 (en) Linear multi-level DAC
CN118801889A (zh) 一种采用自适应跟踪的zoom adc

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant