JPH05244411A

JPH05244411A - 光センサアレイの信号変換装置

Info

Publication number: JPH05244411A
Application number: JP4072989A
Authority: JP
Inventors: Masayuki Uno; 正幸宇野
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1992-02-26
Filing date: 1992-02-26
Publication date: 1993-09-21

Abstract

(57)【要約】【目的】周期一定のクロックで光に比例した量子化信
号が得られると共に、各画素の積分時間を一定にして暗
電流成分ばらつきのない高Ｓ／Ｎの量子化信号が得られ
るようにした光センサアレイの信号変換装置を提供す
る。【構成】積分終了時の電圧を保持する機能を有する増
幅型光電変換画素10に容量素子11を介して、入出力間に
スイッチング素子14を接続した閾値検出用インバータ13
を接続すると共に、該インバータ13の入力に容量素子12
を介して可変電圧発生回路51を接続し、インバータ13の
出力をＮＯＲ回路16を介して出力する。そして画素10の
リセット動作後一定時間積分したのち、可変電圧発生回
路51の電圧Ｖ_Oを時間に対して直線的に小さくしてい
き、インバータ13の出力が反転するまでの時間幅のパル
スを得て、そのパルス幅に対して量子化を行い量子化信
号を得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、増幅型光電変換画素
を有する複数の単位セルからなる光センサアレイにおい
て、各画素に入射した光量に対応する信号をデジタル信
号として出力するようにした光センサアレイの信号変換
装置に関する。

【０００２】

【従来の技術】従来、カメラのオートフォーカス（Ａ
Ｆ）等には一次元状のラインセンサが用いられている
が、かかるラインセンサの信号出力をデジタルデータに
変換して出力する信号処理回路が、特開昭５８−１７９
０６８号や特公昭６４−６５０９号等において開示され
ている。これらの信号処理回路の基本原理は、フォトダ
イオードで発生した光電荷による電圧が、ある基準電圧
に達した時に反転する閾値検出回路を各画素に設けるこ
とにより、光信号を該信号の大きさに対応するパルス幅
の信号とした後、閾値電圧に達した時間に応じて量子化
信号を出力するものである。

【０００３】図16に、従来のラインセンサの信号処理回
路を説明するための画素の基本構成を示し、図17にその
動作説明用のタイミングチャートを示す。図16におい
て、101 はフォトダイオード、102 はフォトダイオード
101 で発生した電荷を蓄積するための容量、103 はその
容量102 に初期電位を与えるためのリセット用のｎＭＯ
Ｓトランジスタ、104 は閾値を検出するためのインバー
タである。この画素の各部の電位の変化を示す図17にお
いて、（ａ）におけるＲＰはｎＭＯＳトランジスタ103
のゲート電圧を、（ｂ）におけるｖは容量102 の電圧、
すなわち光電荷により変化する電圧を、（ｃ）における
ＰＳはインバータ104 の出力電圧を示している。

【０００４】このような構成の画素において、光電積分
開始時に、ゲート電圧ＲＰを“Ｈ”レベルにすると、ｎ
ＭＯＳトランジスタ103 はＯＮ状態となり、容量102 は
クランドレベルの初期電圧が与えられる。このときイン
バータ出力電圧ＰＳは“Ｈ”レベルを示す。次にゲート
電圧ＲＰを“Ｌ”レベルにすることにより、フォトダイ
オード101 に光が入射することによって発生した正孔
が、容量102 に蓄積され、容量102 の電圧ｖは上昇す
る。このとき入射光量が大きいと、その傾きは大きく、
入射光量が小さいと傾きはなだらかになる。その後、容
量102 の電圧ｖがインバータ104 の閾値電圧に達する
と、インバータ出力電圧ＰＳは“Ｈ”から“Ｌ”レベル
に切り換わる。このとき入射光量が大きいと、閾値電圧
に達するまでの時間は短く、逆に入射光量が小さいと、
時間は長くかかるため、インバータ出力電圧ＰＳのパル
ス幅Ｗは、明るいと短く、暗いと長くなる。このインバ
ータ出力パルスが“Ｈ”から“Ｌ”レベルに切り換わる
までの時間を、クロックを用いてカウントすることによ
り、そのパルス幅に応じた量子化信号を得ることができ
る。

【０００５】図16における蓄積容量102 の容量値Ｃ_t、
光電流をＩ_Pとしたとき、インバータ104 の閾値電圧Ｖ
_THに達するまでの積分時間ｔ_Wを求めると次式（１）の
ようになる。ｔ_W＝Ｖ_TH・Ｃ_t／Ｉ_P ・・・・・（１）

【０００６】したがって周期一定のクロックでカウント
した場合は、そのカウント値の逆数をとらないと、明る
さに比例した値とならない。そこで、カウントするクロ
ックの周期を時間と共に変化させるという手段がとられ
る。

【０００７】次にこの手段について説明する。図18に明
るさの異なる４つの画素，，，の積分時間に対
する出力電圧ｖの変化を示す。画素はセンサアレイ中
一番明るい画素、すなわち一番積分時間ｔ_Wの短い画素
とする。それに対して、その明るさの１／２，１／４，
１／８の画素を，，として示している。この画素
に明るさに比例した量子化値、例えば画素に256 、画
素に128 、画素に64、画素に32を与えるために
は、次のようにすればよい。

【０００８】まずカウンタの値としては、画素のイン
バータ出力が反転した時点でカウンタに256 を与え、そ
の後クロックの数に応じてカウンタの値を下げていけば
よい。そのとき、周期一定のクロックでは、明るさに比
例したデータとはならないので、図に示すように、各画
素，，，の各出力電圧が閾値Ｖ_THに達するまで
の時間をｔ₁，ｔ₂，ｔ₃，ｔ₄としたとき、ｔ₁から
ｔ₂の間は128 個のクロックが出力され、ｔ₂からｔ₃
の間は64個のクロックが出力され、ｔ₃からｔ₄の間に
は32個のクロックが出力されるように、時間経過と共に
クロックの周期を長くすることで、画素には256 、画
素には128 、画素には64、画素には32のデータが
与えられる。このクロックの周期は、画素の出力電圧
が閾値電圧Ｖ_THを越えインバータ出力が反転するまでに
要した時間に対応して決定される。

【０００９】

【発明が解決しようとする課題】ところで、上記画素出
力を量子化するＡ／Ｄ変換方式には、次のような２つの
問題点がある。第１点は、光に比例した量子化信号を与
えるにはカウンタに入力するクロックの周期を時間の経
過に対応して長くしなければならないため、クロックを
発生する回路が複雑となり、回路規模が増大することで
ある。第２点は、上記Ａ／Ｄ変換方式では、画素により
積分時間が異なるため、各量子化信号に含まれる暗電流
成分が異なり、各画素の暗電流が一致していても、量子
化された信号中の暗電流成分にはばらつきが生じ、結果
的に量子化された信号のＳ／Ｎが劣化することである。

【００１０】本発明は、従来の光センサアレイの信号変
換装置における上記問題点を解消するためになされたも
ので、周期一定のクロックで光に比例した量子化信号が
得られると共に、各画素の積分時間を一定にして暗電流
成分ばらつきのない高いＳ／Ｎの量子化信号が得られる
ようにした光センサアレイの信号変換装置を提供するこ
とを目的とする。

【００１１】

【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、入射した光に対応する電圧出力
を発生し、積分終了時の電圧を保持する機能を有する増
幅型光電変換画素と、該増幅型光電変換画素の出力電圧
を判定するための閾値検出回路と、該閾値検出回路の入
出力間に接続された第１のスイッチング素子と、増幅型
固体撮像素子出力と閾値検出回路の入力との間に接続さ
れた第１の容量素子と、一端が閾値検出回路の入力に接
続された第２の容量素子とで単位セルを構成し、該単位
セルを複数個配置すると共に前記第２の容量素子の他端
を、オフセット電圧を重畳するための出力電圧が可変可
能な可変電圧発生回路の出力に共通に接続して光センサ
アレイを構成し、増幅型光電変換画素のリセット時に第
１のスイッチング素子を導通状態とし且つ可変電圧発生
回路の出力を第１の電圧としてリセット動作を行わせる
手段と、リセット動作後可変電圧発生回路の出力を第１
の電圧のまま増幅型光電変換画素のリセットを解除し且
つ第１のスイッチング素子を非導通状態として積分を開
始して被写体の明るさに応じて一定時間積分を行わせる
手段と、積分終了時の電圧を各画素毎保持した状態で、
可変電圧発生回路の出力を第１の電圧から連続的に増加
又は減少させ、その時刻から閾値検出回路の出力が反転
するまでの時間に対応する量子化信号を発生する手段と
を設けて、光センサアレイの信号変換装置を構成するも
のである。

【００１２】このように構成した信号変換装置において
は、増幅型光電変換画素のリセット時に、第１のスイッ
チング素子を導通状態とし且つ可変電圧発生回路の出力
を第１の電圧としてリセット動作を行い、その後可変電
圧発生回路の出力を第１の電圧のまま画素のリセットを
解除し且つ第１のスイッチング素子を非導通状態として
積分を開始して、被写体の明るさに応じて一定時間積分
を行った後、積分終了時の電圧を各画素毎保持した状態
で、可変電圧発生回路の出力を第１の電圧から連続的に
増加又は減少させ、その時刻から閾値検出回路の出力が
反転するまでの時間に対応する量子化信号を発生する。
これにより、各画素の積分時間は一致すると共に、各画
素の可変電圧発生回路の出力を第１の電圧から連続的に
増加又は減少させ、その時刻から閾値検出回路の出力が
反転するまでの時間は、積分終了時の保持された電圧に
比例するため、周期一定のクロックでカウントし量子化
したとき、その量子化値は光量に比例した値となる。

【００１３】

【実施例】次に実施例について説明する。図１は、本発
明に係る光センサアレイの信号変換装置の基本的実施例
の主要部の構成を示す回路構成図である。図において、
10は積分終了時の電圧を保持する増幅型光電変換画素の
構成例を示し、１はフォトダイオード、３は蓄積容量の
１つでフォトダイオードの寄生容量、４はリセット動作
を行うためのリセットパルスφ_Rで駆動されるｎＭＯＳ
スイッチング素子、６は積分終了時の電圧を保持するた
めのサンプルホールドパルスφ_SHで駆動されるｎＭＯＳ
スイッチング素子、７はホールド容量、２は増幅素子で
ある。そして増幅型光電変換画素10の出力は容量素子11
を直列に介し、閾値検出回路として動作するインバータ
13の入力に接続される。このインバータ13の入出力間に
は、リセットパルスφ_Rで駆動されるスイッチング素子
14が接続されている。またこのインバータ13の入力に
は、可変電圧発生回路51の出力が容量素子12を介して接
続されている。インバータ13の出力は、２入力ＮＯＲ回
路16の一方の入力に接続され、ＮＯＲ回路16の他方の入
力にはサンプルホールドパルスφ_SHが接続されている。

【００１４】次に図１に示した基本的な実施例の各ノー
ドにおける電圧Ｖ_S，Ｖ_O，Ｖ_N，ＰＳ１，ＰＳ２の変
化を示す図２に基づいて動作説明を行う。全体の動作
は、リセット動作（期間Ｔ₀），積分動作（期間
Ｔ₁），Ａ／Ｄ変換動作（期間Ｔ₂）の３動作に分けら
れる。リセット動作時はリセットパルスφ_R＝“Ｈ”レ
ベル、及びサンプルホールドパルスφ_SH＝“Ｈ”レベル
で行う。このときの画素出力Ｖ_Sはフォトダイオード１
のリセット電圧Ｖ_R′に対応した電圧となり、その電圧
をＶ_Rとする。また可変電圧発生回路51の出力Ｖ_Oの電
圧をＶ₁とする。またインバータ13の閾値電圧をＶ_THと
すると、入出力間をスイッチング素子14で接続したと
き、その入出力電圧はＶ_THとなる。したがってリセット
動作期間Ｔ₀の各ノードの電圧は次式（１）のようにな
る。Ｖ_S＝Ｖ_R Ｖ_O＝Ｖ₁ Ｖ_N＝Ｖ_TH ・・・・・（１）

【００１５】積分動作期間Ｔ₁では、リセットパルスφ
_Rは“Ｈ”から“Ｌ”レベルとなり、積分動作が行われ
る。フォトダイオード寄生容量３の容量値Ｃ_d、サンプ
ルホールド容量７の容量値をＣ_SHとして、Ｃ_t＝Ｃ_d＋
Ｃ_SHとする。増幅素子２の電圧増幅率を１とすると、画
素出力Ｖ_Sは、Ｉ_P・ｔ_int／Ｃ_tで上昇する。ここで
Ｉ_Pは光電流、ｔ_intは積分時間である。また容量素子
11の容量値をＣ₁、容量素子12の容量値をＣ₂とする
と、積分動作期間Ｔ₁における各ノード電圧は次式
（２）となる。Ｖ_S＝Ｖ_R＋Ｉ_P・ｔ_int／Ｃ_t Ｖ_O＝Ｖ₁ Ｖ_N＝Ｖ_TH＋｛Ｃ₁／（Ｃ₁＋Ｃ₂）｝・｛Ｉ_P・ｔ_int／Ｃ_t｝・・・・・（２）

【００１６】一定時間積分した後、φ_SHを“Ｈ”から
“Ｌ”レベルとし積分を終了する。これにより画素出力
電圧Ｖ_Sは、φ_SHが“Ｈ”から“Ｌ”レベルに変わった
時点の電圧に保持される。

【００１７】その後、Ａ／Ｄ変換動作期間Ｔ₂に入る。
このＡ／Ｄ変換動作は、図２に示すように、それまで一
定電圧だった可変電圧発生回路51の電圧Ｖ_Oを、時間に
対して直線的に小さくしていき、インバータ13の出力が
反転するまでの時間幅のパルスを得て、そのパルス幅に
対して量子化を行い量子化値を得るものである。ここで
は、φ_SHが“Ｈ”から“Ｌ”レベルとなると、同時刻に
可変電圧を減少させ始めている。可変電圧発生回路51の
電圧減少率を−ｋ_V（Ｖ／sec ）とし、電圧を減少した
時刻から経過した時間をｔとすると、各ノードの電圧は
次式（３）となる。Ｖ_S＝Ｖ_R＋Ｉ_P・ｔ_int／Ｃ_t Ｖ_O＝Ｖ₁−ｋ_V・ｔＶ_N＝Ｖ_TH＋｛Ｃ₁／（Ｃ₁＋Ｃ₂）｝・｛Ｉ_P・ｔ_int／Ｃ_t｝ −｛Ｃ₂／（Ｃ₁＋Ｃ₂）｝・ｋ_V・ｔ・・・・・（３）

【００１８】この式（３）より、可変電圧発生回路51の
電圧減少開始時刻からインバータ出力反転までの時刻ｔ
_Wを求める。インバータ13の出力が反転する電圧は、Ｖ
_N＝Ｖ_THであるから、｛Ｃ₁／（Ｃ₁＋Ｃ₂）｝・｛Ｉ_P・ｔ_int／Ｃ_t｝ −｛Ｃ₂／（Ｃ₁＋Ｃ₂）｝・ｋ_V・ｔ_W＝０・・・・・（４）′ すなわち、ｔ_W＝｛Ｃ₁／（Ｃ₂・ｋ_V）｝・｛Ｉ_P・ｔ_int／Ｃ_t｝・・・・・（４）

【００１９】上記（４）式からわかるように、ｔ_int，
Ｃ_t，ｋ_V，Ｃ₁，Ｃ₂は全画素同一であるから、ｔ_W
はＩ_Pに比例、すなわちｔ_Wは明るさに比例する。した
がって、このパルス幅ｔ_Wをもつパルス出力ＰＳ２を、
周期一定のクロックでパルス幅を検出することにより得
られる量子化値は、明るさに比例した値となる。

【００２０】次に、Ａ／Ｄ変換を行う回路を含む具体的
な実施例を図３に基づいて説明する。この実施例は増幅
型光電変換画素10として、サンプルホールド機能を有す
るソース接地型ＡＭＩ（Amplified MOS Imager）を用い
たもので、この画素10は、フォトダイオード１と、増幅
用のｎＭＯＳトランジスタ２を備えており、このｎＭＯ
Ｓトランジスタ２はソースを接地し、ゲートには前記フ
ォトダイオード１の一端が接続され、ドレインには能動
負荷として動作するｐＭＯＳトランジスタ５が接続さ
れ、ソース接地型増幅回路となっている。そして前記増
幅用ｎＭＯＳトランジスタ２のゲート・ドレイン間に帰
還容量３とリセット用ｎＭＯＳトランジスタ４を接続し
ており、この回路はフォトダイオード１で発生した電荷
を帰還容量３に蓄積し、その電荷をドレイン電圧の変化
として出力するものである。このＡＭＩの基本構成に、
増幅用ｎＭＯＳトランジスタ２のドレイン電圧をサンプ
ルホールドするｎＭＯＳスイッチング素子６及びホール
ド容量と、バッファとして動作するソースフォロア形式
のｐＭＯＳトランジスタ８と能動負荷として働くｐＭＯ
Ｓトランジスタ９が付加されて、単位画素を構成してい
る。

【００２１】このサンプルホールド機能を有する増幅型
光電変換画素10に対して、入出力間にスイッチング素子
14を接続した閾値検出回路として動作するインバータ13
を設け、その入力と増幅型光電変換画素10の出力の間に
直列に容量素子11を接続している。またこのインバータ
13の入力には、容量素子12を介して可変電圧発生回路51
の出力が、増幅型光電変換画素10の出力と並列に印加さ
れている。そして、このインバータ13の出力を受け、イ
ンバータ13の出力反転時に、カウンタ52のデータをラッ
チするラッチ回路15が設けられている。前記カウンタ52
はクロック発生回路53から発生したクロックφ_CKをカウ
ントするようになっている。そして前記画素10，容量素
子11，12，閾値検出用インバータ13，スイッチング素子
14及びラッチ回路15は、画素数分設けられ、可変電圧発
生回路51の出力及びカウンタ52の出力は、各画素に対し
て共通に接続されるようになっている。

【００２２】次に、このように構成された実施例の動作
を、図４のタイミングチャートに基づいて説明する。こ
の実施例の動作も、図１に示した基本的な実施例と全く
同様に、リセット動作期間Ｔ₀，積分動作期間Ｔ₁，Ａ
／Ｄ変換動作期間Ｔ₂に分けられる。そしてＡ／Ｄ変換
動作において、図１に示した実施例では、サンプルホー
ルドパルスφ_SHが“Ｈ”から“Ｌ”レベルとなった時点
からＡ／Ｄ変換動作を行うようになっているのに対し、
本実施例では、Ａ／Ｄ変換開始タイミングを定めるパル
スφ_STを設け、パルスφ_STが“Ｈ”から“Ｌ”レベルと
なった時点からＡ／Ｄ変換動作が開始されるようになっ
ており、このＡ／Ｄ変換動作以外のリセット動作期間Ｔ
₀及び積分動作期間Ｔ₁におけるアナログ信号系の動作
は、図２に示した動作と全く同じである。

【００２３】したがって、ここではデジタル信号に変換
するＡ／Ｄ変換動作について説明する。リセット動作期
間Ｔ₀及び積分動作期間Ｔ₁は、デジタル信号系の動作
はパルスφ_STの“Ｈ”レベルにより待機中となってお
り、カウンタ52の出力は初期値が保持されている。Ａ／
Ｄ変換動作期間Ｔ₂において、パルスφ_STが“Ｈ”から
“Ｌ”レベルになると、可変電圧発生回路51の出力電圧
Ｖ_Oが低下を開始すると同時に、デジタル信号系の動作
が始まり、周期一定のクロックφ_CKが動作し、そのクロ
ックφ_CKの立ち上がりをカウンタ52がカウントして、カ
ウンタ出力が増加していく。ここでＶ_N＝Ｖ_THとなった
時刻で、インバータ13の出力は“Ｌ”から“Ｈ”レベル
となり、このタイミングでのカウンタ52の出力データを
ラッチ回路15に取り込み、このラッチ回路15のデータが
量子化データとなる。以上の動作は、図２で示したＰＳ
２の出力パルス幅ｔ_Wを量子化したのと等価であり、こ
のようにして得られたデータは、明るさに比例したデー
タとなる。

【００２４】上記図１及び図３に示した実施例では、閾
値検出回路としてインバータを用いたものを示したが、
閾値検出回路はインバータでなくても、オペアンプのよ
うなゲインの大きい差動増幅器を用いてもよい。図５に
オペアンプ21を閾値検出回路として用いた構成例を示
す。この閾値検出回路以外の部分は図３に示したものと
全く同様のものを用いることができる。図５に示すよう
に、オペアンプ21は＋側入力を基準電圧源Ｖ_refに接続
し、−側入力と出力の間にスイッチング素子14を設け
る。このような構成とすることにより、スイッチング素
子14をＯＮしたときは、電圧フォロワとして動作し、出
力電圧はＶ_ref＋Ｖ_OFFとなる。ここでＶ_OFFはオフセ
ット電圧である。またスイッチング素子14をＯＦＦした
ときは、Ｖ_ref＋Ｖ_OFFを閾値としてコンパレータ動作
となる。したがって、リセット時の出力電圧と閾値電圧
は、オフセット電圧Ｖ_OFFが存在しても等しいため、イ
ンバータと同様な動作が行われる。

【００２５】次に、図５に示した構成の閾値検出回路を
更に簡素化した構成例を図６に示す。この構成例は、図
５に示した構成例から容量素子12と基準電圧源Ｖ_refを
削除し、可変電圧発生回路51の出力電圧Ｖ_Oをオペアン
プ21の＋側入力に直接接続した構成としている。この構
成の場合、Ａ／Ｄ変換動作期間には、可変電圧発生回路
51の出力電圧Ｖ_Oは、図２及び図４のタイミングチャー
トに示したのとは異なり、時間と共に増加しなければな
らない。図２に対応したタイミングチャートを図７に示
す。図２に示したタイミングチャートと異なる点は、Ａ
／Ｄ変換動作期間（Ｔ₂）中は、可変出力電圧Ｖ_Oの傾
きが正側であることと、電圧Ｖ_Nが画素出力電圧Ｖ_Sに
伴った動きをしており、Ａ／Ｄ変換動作期間中は、電圧
Ｖ_Nは一定電圧であるが、閾値電圧Ｖ_THが可変出力電圧
Ｖ_Oに伴って上昇するため、この閾値電圧Ｖ_THがＶ_Nと
なったときにインバータ出力が反転する点で、出力ＰＳ
は図２の出力ＰＳ１又は図４の出力ＰＳと同等の出力と
なる。

【００２６】なお図７において、リセット動作期間Ｔ₀
において出力ＰＳが不定となっているが、これは可変出
力電圧Ｖ_Oの初期電圧とオペアンプ21のオフセット電圧
Ｖ_OFFによって定まり、可変出力電圧Ｖ_Oの初期電圧を
Ｖ₁としオペアンプ21のオフセット電圧をＶ_OFFとする
と、Ｖ₁＋Ｖ_OFFがオペアンプ21の次段のインバータの
閾値電圧より低い場合は“Ｌ”レベル、高い場合は
“Ｈ”レベルとなる。以上説明したように、閾値検出回
路を図６に示すように構成し、図７に示すような印加電
圧を与えることにより、図１及び図３に示した実施例と
同様な動作が可能である。

【００２７】次に、上記各実施例で用いる可変電圧発生
回路の構成例を図８に基づいて説明する。図８におい
て、30は初期電圧Ｖ₁を与える電源、31は容量素子、32
はスイッチング素子として用いるｎＭＯＳトランジス
タ、33は電流源、34はバッファとして用いるオペアンプ
である。ｎＭＯＳトランジスタ32のＯＮ抵抗が十分小さ
く、オペアンプ34のオフセット電圧が十分に小さいとす
ると、φ_ST（φ_SH）＝“Ｈ”レベルのときは、可変出力
電圧Ｖ_Oとして電圧Ｖ₁が出力される。図２，４，７に
おいて、リセット動作期間Ｔ₀及び積分動作期間Ｔ
₁は、この状態である。φ_ST（φ_SH）が“Ｈ”から
“Ｌ”レベルになった時点から、オペアンプ34の＋側入
力電圧は、一定の傾きで減少し始める。この傾きは電流
源33の電流値と容量値31により、任意に設定できる。ま
た傾きを負の方向ではなく正の方向にするには、電流源
33の電流の向きを反対にすればよい。図２，４，７にお
いて、Ａ／Ｄ変換動作期間Ｔ₂が、この状態に対応す
る。このように図８に示す構成を用いることにより、時
間に対して傾きが一定で変化する可変電圧発生回路を実
現できる。

【００２８】上記各実施例においては、積分動作期間
（Ｔ₁）終了時の各信号保持レベルについて説明を行わ
なかったが、クロック周波数が一定で、可変出力電圧Ｖ
_Oの傾きが一定ならば、積分終了時の増幅型光電変換画
素の信号保持レベルが一定となるように積分時間を調整
しなければならない。

【００２９】しかしながら、被写体が明るい場合は、信
号レベルを大きくした方が積分時間の制御が行い易く、
被写体の暗い場合は、信号レベルを小さくした方が積分
時間が短くてすむため、システムのスピードアップが計
られるという相反する要求がある。

【００３０】そこで、信号保持レベルが異なっても、ラ
ッチ回路が８ビットなら８ビット精度の量子化値が与え
られるように、信号保持レベルに合わせて、Ａ／Ｄ変換
のレンジを調整する手段について説明する。これを実現
するためには、増幅型画素の最終保持電圧を検出するモ
ニター手段と、その検出レベルに応じて、Ａ／Ｄレンジ
を調整する調整手段が必要となる。次にモニター手段の
実施例を１つ、Ａ／Ｄレンジの調整手段の実施例を２つ
説明する。

【００３１】まずモニター手段の実施例を図９に示す。
図９において、10は増幅型画素を簡略化して示したもの
で、実際には、図１又は図３に示した増幅型画素と同様
の構成をもつものである。また容量素子11，12，閾値検
出用インバータ13及びスイッチング素子14は前述の実施
例と同様の構成のものであり、これらは複数個配列され
アレイ状に構成されている。モニター手段としては、各
増幅型画素10の出力に、ソースフォロアとして動作する
ｎＭＯＳトランジスタ40のゲートをそれぞれ接続し、そ
のドレインは電源に、ソースは全画素共通にして、その
共通に接続されたソースライン49には負荷として動作す
るデプレション型のｎＭＯＳトランジスタ41が接続さ
れ、このソースライン49には増幅型画素10の最大出力に
対応する電圧が現れるようになっている。また、このソ
ースライン49は、ソースライン電圧を検出するコンパレ
ータ群42，43，44の一方の入力に接続されている。この
コンパレータ群の他方の入力は、それぞれ異なる基準電
圧源Ｖ_ref1，Ｖ_ref2，Ｖ_ref3に接続されており、このコ
ンパレータ群の出力により、ソースライン49の電圧がど
の範囲に入っているかが判定される。このコンパレータ
群42，43，44の出力情報Ｃ₁，Ｃ₂，Ｃ₃をＡ／Ｄ制御
回路45で受け、クロック発生回路53又は可変電圧発生回
路51の制御信号φ_CT1，φ_CT2を出力する。

【００３２】このような構成のモニター手段により、積
分動作終了時の画素アレイにおける出力の最大値を検出
することができ、そのレベルに応じてクロック発生回路
53又は可変電圧発生回路51の制御が可能である。上記実
施例では、コンパレータを３個用い、電圧範囲として
は、Ｖ_ref1以下，Ｖ_ref1〜Ｖ_ref2の間，Ｖ_ref2〜Ｖ_ref3
の間，Ｖ_ref3以上の４つの範囲の検出を行うようにした
ものを示したが、コンパレータの数を増加することによ
り、更に細かく電圧範囲を分けることが可能である。

【００３３】次にモニター手段によりＡ／Ｄレンジを調
整する調整手段の実施例について説明する。その第１の
手段は、クロックの周期により制御する方式である。図
10に、８ビットのラッチ回路に、それぞれのレベルに応
じてクロック周期を変化させ、Ａ／Ｄレンジを切り換え
る制御態様を表すタイミングチャートを示す。図10は図
９に示したモニター手段におけるコンパレータの判定に
より、４つの範囲に分けられたそれぞれに対応したクロ
ック周期を示すものである。通常、４つの電圧範囲に分
ける場合、最大はセンサの飽和レベルとし、飽和レベル
に対して順に１／２，１／４，１／８と分けるのが効率
がよい。この１／２レベルに対応するコンパレータの基
準電圧をＶ_ref3、１／４レベルに対応するコンパレータ
の基準電圧をＶ_ref2、１／８レベルに対応するコンパレ
ータの基準電圧をＶ_ref1と、それぞれ設定し、コンパレ
ータ出力Ｃ₁，Ｃ₂，Ｃ₃が、“Ｈ”レベルのとき、す
なわち、センサ出力が飽和の１／８レベル以下のとき
は、図10中のφ_CKの周期でクロックを発生させ、コン
パレータ出力Ｃ₁＝“Ｌ”レベルでＣ₂＝Ｃ₃＝“Ｈ”
レベルのときは、φ_CKの周期で、同じくコンパレータ
出力Ｃ₁＝Ｃ₂＝“Ｌ”レベルでＣ₃＝“Ｈ”レベルの
ときは、φ_CKの周期で、同じくコンパレータ出力Ｃ₁
〜Ｃ₃＝“Ｌ”レベルのときは、φ_CKの周期でクロッ
クを発生させる。

【００３４】これにより、等価的に８ビットＡ／Ｄレン
ジの入力電圧範囲をセンサの飽和レベルから、その１／
８のレベルまで変えることができる。したがって被写体
が明るいときは飽和レベルまで使用し、暗いときはその
１／８のレンジを使用することによって、明るいときは
積分制御が行い易く、暗いときは積分時間の短縮が計ら
れる。

【００３５】図10に示した実施例は、クロックの周期を
変えてＡ／Ｄレンジを変化させる方式であるが、可変電
圧発生回路51の出力電圧Ｖ_Oの傾きを変えることによっ
ても、同様な効果が得られる。図11は可変電圧発生回路
51の出力電圧Ｖ_Oの傾きを変えてＡ／Ｄレンジを変える
実施例の説明のためのタイミングチャートである。図11
において、出力電圧Ｖ_Oのタイミングチャートに付した
〜は、図10におけるφ_CK〜φ_CKの場合にそれぞ
れ対応する。図11の〜において、の傾きを１とす
ると、は１／２、は１／４、は１／８となってお
り、初期電圧からの電圧増加分は、１：１／２：１／
４：１／８となっている。またクロックφ_CKは常に一定
周期となっているため、８ビットすなわちクロック数が
256 カウントする間に変化する可変出力電圧Ｖ_Oは、
１：１／２：１／４：１／８となっており、等価的に８
ビットＡ／Ｄレンジの入力電圧範囲を飽和レベルからそ
の１／８のレベルまで変化させたのに等しい。このよう
に可変電圧発生回路の出力電圧の傾きを変えても、画素
の積分終了時の保持電圧を変化させることが可能であ
る。

【００３６】次に可変電圧発生回路の出力電圧Ｖ_Oの傾
きを変えるための回路構成例を図12に示す。この構成例
は、図８に示した可変電圧発生回路に、電流源35，36，
37と、スイッチング素子61，62，63を追加した構成のも
ので、スイッチング素子61〜63の切り換えにより、図に
示す電流Ｉの値を変え、出力電圧Ｖ_Oの傾きを変えるよ
うにしたものである。そして、電流源33，35，36，37の
電流値の比は、１：１：２：４としておく、これにより
スイッチング素子61，62，63を全部ＯＦＦとしたとき
は、図11のすなわち１／８レベルの傾きとなり、スイ
ッチング素子61をＯＮ、62，63をＯＦＦとすると、す
なわち１／４レベルの傾き、またスイッチング素子61，
62をＯＮ、63をＯＦＦとすると、すなわち１／２レベ
ルの傾き、更にまたスイッチング素子61〜63の全てをＯ
Ｎとすると、すなわち飽和レベルの傾きが実現でき
る。

【００３７】図12に示した回路構成例の、電流源及びス
イッチング素子をＭＯＳトランジスタで実現した場合の
回路図を図13に示す。図13において、ｎＭＯＳトランジ
スタ71〜75はカレントミラーの構成をとった電流源とな
っており、その電流比はｎＭＯＳトランジスタ72〜75に
より、１：１：２：４になるように、ｎＭＯＳトランジ
スタのゲート幅とゲート長の比Ｗ／Ｌを、各ｎＭＯＳト
ランジスタ72〜75において１：１：２：４とする。また
ｎＭＯＳトランジスタ71の電流値Ｉ_Oは、抵抗70によっ
て定めているが、これは基準電流源を用いてもよい。ｎ
ＭＯＳトランジスタ73，74，75には、どちらか一方がＯ
Ｎするスイッチングトランジスタのペア76，79；77，8
0；78，81が接続されており、これらのスイッチングト
ランジスタにより容量素子31に流れる電流値を制御す
る。このように構成された回路を用いることにより、可
変出力電圧Ｖ_Oの傾きを変えることができる。

【００３８】以上述べた各実施例においては、暗電流の
影響については何も説明したかったが、光電流に比べ暗
電流が無視できない暗い被写体を撮像する場合、暗電流
成分がオフセット分として量子化信号中に含まれるた
め、このオフセット成分が大きくなると、量子化される
信号のビット精度が悪くなる。例えば、光電流と暗電流
が同等レベルの場合、８ビットでＡ／Ｄ変換しても、信
号成分は７ビット以下の精度しか得られない。更に光電
流が暗電流の１／３のレベルだと、６ビット以下の精度
しか得られない。

【００３９】そこで、次にこの暗電流成分の影響を除去
する手段を備えた実施例を図14に示す。この実施例は図
３に示した実施例に暗電流成分除去手段を適用したもの
で、各増幅型光電変換画素10は簡略化して示している。
図３に示した実施例と異なる点は、カウンタ52及びクロ
ック発生回路53を始動するパルスを、図３に示した実施
例では、可変電圧発生回路51の変動開始のパルスφ_STと
共通にしていたのを、本実施例では、遮光画素90を設
け、該遮光画素90の閾値検出用のインバータ13の出力Ｐ
Ｓ_Dが反転した時点で、一方の入力にインバータ92を通
してパルスφ_STの反転信号が与えられた２入力ＮＡＮＤ
回路91を介して、カウンタ52とクロック発生回路53を始
動させパルスφ_Dを送出するように構成した点である。
その他の構成は図３の実施例と同様である。

【００４０】図15は、図14に示した方式の動作を説明す
るためのタイミングチャートである。Ｖ_S，Ｖ_Nには遮
光画素出力と、光が入射される通常の受光画素出力とを
示している。図４に示したタイミングチャートと比較す
るとわかるように、クロック発生回路53及びカウンタ52
の始動がパルスφ_STの立ち下がりでなく、新たに追加さ
れたパルスφ_Dの立ち下がりで始動している。このパル
スφ_Dの立ち下がりは遮光画素セルのインバータ出力が
反転するタイミングであり、パルスφ_STの立ち下がりか
らパルスφ_Dの立ち下がりまでの時間幅が暗電流成分に
対応する時間幅となる。したがって、この時間分、クロ
ック発生回路53及びカウンタ52の始動を遅らせること
は、各画素の出力に含まれる暗電流によるオフセット成
分を除去することに等しい。

【００４１】このように遮光画素を設け、遮光画素の閾
値検出回路の出力が反転した時刻から通常の各受光画素
の閾値検出回路の出力が反転するまでの時間幅に対応し
た量子化信号を与えることにより、暗電流成分の含まれ
ない光信号成分のみをＡ／Ｄ変換した量子化信号が得ら
れる。

【００４２】なお、上記各実施例では増幅型光電変換画
素としてＡＭＩを用いたものを示したが、積分終了時の
出力電圧を保持できる増幅型光電変換画素ならば、どの
ような形式のものを用いたものに対しても、本発明を適
用することができる。

【００４３】

【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、周期一定のクロックで光に比例した量
子化信号が得られると共に、各画素の積分時間を一定に
して暗電流成分ばらつきのない高いＳ／Ｎの量子化信号
を得ることができる。

【図面の簡単な説明】

【図１】本発明に係る光センサアレイの信号変換装置の
基本的な実施例の要部を示す構成図である。

【図２】図１に示した基本的な実施例の動作を説明する
ためのタイミングチャートである。

【図３】本発明の具体的な実施例を示す回路構成図であ
る。

【図４】図３に示した実施例の動作を説明するためのタ
イミングチャートである。

【図５】閾値検出回路の他の構成例を示す図である。

【図６】閾値検出回路の更に他の構成例を示す図であ
る。

【図７】図６に示した閾値検出回路の動作を説明するた
めのタイミングチャートである。

【図８】可変電圧発生回路の構成例を示す図である。

【図９】増幅型画素の最終保持電圧を検出するモニター
手段の構成例を示す図である。

【図10】Ａ／Ｄレンジの調整手段を説明するためのタイ
ミングチャートである。

【図11】Ａ／Ｄレンジの他の調整手段を説明するための
タイミングチャートである。

【図12】可変電圧発生回路の出力電圧の傾きを変えるた
めの回路構成例を示す図である。

【図13】図12に示した回路構成例を具体化した回路構成
図である。

【図14】暗電流成分を除去できるようにした実施例を示
す回路構成図である。

【図15】図14に示した実施例の動作を説明するためのタ
イミングチャートである。

【図16】従来の光センサアレイの信号処理回路の構成例
を示す図である。

【図17】図16に示した構成例の動作を説明するためのタ
イミングチャートである。

【図18】明るさの異なる画素の積分時間に対する出力電
圧の変化を示す図である。

【符号の説明】

１フォトダイオード２増幅素子３寄生容量４リセット用ｎＭＯＳスイッチング素子５能動負荷用ｐＭＯＳトランジスタ６ｎＭＯＳスイッチング素子７ホールド容量８，９ｐＭＯＳトランジスタ 10 増幅型光電変換画素 11，12 容量素子 13 閾値検出用インバータ 14 スイッチング素子 15 ラッチ回路 16 ＮＯＲ回路 51 可変電圧発生回路 52 カウンタ 53 クロック発生回路

Claims

【特許請求の範囲】

【請求項１】入射した光に対応する電圧出力を発生
し、積分終了時の電圧を保持する機能を有する増幅型光
電変換画素と、該増幅型光電変換画素の出力電圧を判定
するための閾値検出回路と、該閾値検出回路の入出力間
に接続された第１のスイッチング素子と、増幅型固体撮
像素子出力と閾値検出回路の入力との間に接続された第
１の容量素子と、一端が閾値検出回路の入力に接続され
た第２の容量素子とで単位セルを構成し、該単位セルを
複数個配置すると共に前記第２の容量素子の他端を、オ
フセット電圧を重畳するための出力電圧が可変可能な可
変電圧発生回路の出力に共通に接続して光センサアレイ
を構成し、増幅型光電変換画素のリセット時に第１のス
イッチング素子を導通状態とし且つ可変電圧発生回路の
出力を第１の電圧としてリセット動作を行わせる手段
と、リセット動作後可変電圧発生回路の出力を第１の電
圧のまま増幅型光電変換画素のリセットを解除し且つ第
１のスイッチング素子を非導通状態として積分を開始し
て被写体の明るさに応じて一定時間積分を行わせる手段
と、積分終了時の電圧を各画素毎保持した状態で、可変
電圧発生回路の出力を第１の電圧から連続的に増加又は
減少させ、その時刻から閾値検出回路の出力が反転する
までの時間に対応する量子化信号を発生する手段とを備
えていることを特徴とする光センサアレイの信号変換装
置。
【請求項２】前記閾値検出回路として、インバータ回
路を用いたことを特徴とする請求項１記載の光センサア
レイの信号変換装置。
【請求項３】前記閾値検出回路として、正側入力が基
準電圧に接続された差動増幅器を用いたことを特徴とす
る請求項１記載の光センサアレイの信号変換装置。
【請求項４】入射した光に対応する電圧出力を発生
し、積分終了時の電圧を保持する機能を有する増幅型光
電変換画素と、該画素の出力電圧を判定するための差動
増幅器と、該差動増幅器の負側入力と出力間に接続され
た第１のスイッチング素子と、増幅型光電変換画素出力
と差動増幅器の負側入力との間に接続された第１の容量
素子とで単位セルを構成し、該単位セルを複数個配置す
ると共に前記差動増幅器の正側入力には出力電圧が可変
可能な可変電圧発生回路の出力を共通に接続して光セン
サアレイを構成し、増幅型光電変換画素のリセット時に
第１のスイッチング素子を導通状態とし且つ可変電圧発
生回路の出力を第１の電圧としてリセット動作を行わせ
る手段と、リセット動作後可変電圧発生回路の出力を第
１の電圧のまま増幅型光電変換画素のリセットを解除し
且つ第１のスイッチング素子を非導通状態として積分を
開始して被写体の明るさに応じて一定時間積分を行わせ
る手段と、積分終了時の電圧を各画素毎保持した状態
で、可変電圧発生回路の出力を第１の電圧から連続的に
増加又は減少させ、その時刻から差動増幅器の出力が反
転するまでの時間に対応する量子化信号を発生する手段
とを備えていることを特徴とする光センサアレイの信号
変換装置。
【請求項５】前記可変電圧発生回路は、一端が基準電
圧源に接続され他端が電流源に接続された容量素子と、
該容量素子の両端を接続するスイッチング素子と、前記
電流源と容量素子の間のノードに接続されたバッファと
で構成され、第１の電圧を出力するときは前記スイッチ
ング素子をオン状態とし、連続的に変化させるときは前
記スイッチング素子をオフ状態とすることを特徴とする
請求項１〜４のいずれか１項に記載の光センサアレイの
信号変換装置。
【請求項６】前記量子化信号発生手段は、可変電圧発
生回路の出力を変化させ始めた時刻から閾値検出回路の
出力が反転するまでの時刻の間の基準クロックの数をカ
ウントして、その基準クロックの数に対応した信号を出
力するように構成されていることを特徴とする請求項１
〜５のいずれか１項に記載の光センサアレイの信号変換
装置。
【請求項７】前記光センサアレイの増幅型光電変換画
素の積分終了時の出力を検出するモニター手段を設け、
該モニター手段のモニターレベルが大きい、すなわち保
持電圧が大きいときは、単位時間当たりの基準クロック
の数を多くし、モニターレベルが小さい、すなわち保持
電圧が小さいときは、単位時間当たりの基準クロックの
数を少なくするように制御することを特徴とする請求項
６記載の光センサアレイの信号変換装置。
【請求項８】前記光センサアレイの増幅型光電変換画
素の積分終了時の出力を検出するモニター手段を設け、
該モニター手段のモニターレベルが大きい、すなわち保
持電圧が大きいときは、前記可変電圧発生回路の出力電
圧の変化率を大きくし、モニターレベルが小さい、すな
わち保持電圧が小さいときは、前記可変電圧発生回路の
出力電圧の変化率を小さくするように制御することを特
徴とする請求項１〜４のいずれか１項に記載の光センサ
アレイの信号変換装置。
【請求項９】前記可変電圧発生回路は、一端が基準電
圧源に接続され他端が直接又はスイッチング素子を介し
て複数の電流源に接続された容量素子と、該容量素子の
両端を接続する第１のスイッチング素子と、前記電流源
と容量素子の間のノードに接続されたバッファとで構成
され、前記電流源に接続されたスイッチング素子を切り
換えることにより出力電圧の変化率を変えるように構成
したことを特徴とする請求項８記載の光センサアレイの
信号変換装置。
【請求項10】前記光センサアレイ上に、遮光出力を得
るための遮光画素を少なくとも一つ設け、前記量子化信
号発生回路は、前記遮光画素の閾値検出回路の出力が反
転した時刻から各受光画素の閾値検出回路の出力が反転
するまでの時間に対応する量子化信号を発生するように
構成されていることを特徴とする請求項１〜４のいずれ
か１項に記載の光センサアレイの信号変換装置。