JP6211624B2 - 光センサーのマトリクス中の光強度の時間的変化を検出するための方法およびデバイス - Google Patents

光センサーのマトリクス中の光強度の時間的変化を検出するための方法およびデバイス Download PDF

Info

Publication number
JP6211624B2
JP6211624B2 JP2015547095A JP2015547095A JP6211624B2 JP 6211624 B2 JP6211624 B2 JP 6211624B2 JP 2015547095 A JP2015547095 A JP 2015547095A JP 2015547095 A JP2015547095 A JP 2015547095A JP 6211624 B2 JP6211624 B2 JP 6211624B2
Authority
JP
Japan
Prior art keywords
voltage
output
pixel
amplifier
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015547095A
Other languages
English (en)
Other versions
JP2016501495A (ja
Inventor
テレサ・セラノ・ゴタレドナ
ベルナベ・リナレス・バランコ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Publication of JP2016501495A publication Critical patent/JP2016501495A/ja
Application granted granted Critical
Publication of JP6211624B2 publication Critical patent/JP6211624B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/76—Circuitry for compensating brightness variation in the scene by influencing the image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/706—Pixels for exposure or ambient light measuring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/707—Pixels for event detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Description

本発明は、スイッチトキャパシタのステージの前のステージを一連のトランスインピーダンスおよびトランスコンダクタンス増幅ステージに換え、電流ミラーを有した方法およびデバイスによって従来技術の発明に関連した問題を解決する、光センサーのマトリクス中の光強度の時間的変化を検出するための方法およびデバイスに関する。最初の電流ミラーは可変ゲインから成り、ゲインは全てのピクセルに共通である自動ゲイン制御によって計算される平均周囲ライトに基づき調節される。これにより、ピクセルの面積および消費を低減することができると共に、約１％のコントラスト感度が達成される。
本発明は人工視覚システムの分野の範囲内にあり、特にいわゆる時間差センサー又は“動体視力センサー”（ＤＶＳ）の概念にある。
ＤＶＳセンサーは、ピクセルが前のイベント（又は事象;event）を発生してからピクセルに突き当たる光が固定比でかわるごとに各ピクセルがイベントを発生させるカメラである。光が増加するとイベントは正になり、光が弱まるとイベントは負になる。このようにして、センサーは経時的にイベントの流れを発生させる。各イベントは３つのコンポーネント（ｘ,ｙ,ｓ）により規定され、（ｘ,ｙ）はマトリクス中のピクセル座標であり、‘ｓ’はイベントサインである。イベントのこのフローがセンサーにより保存（又はキャプチャー;capture）される変化する情景を示す。このセンサーの概念は元来クラマーによって導かれている（Ｊクラマーの２００２年９月、アナログおよびデジタル信号処理４９巻Ｎｏ９の６１２〜６２８頁のパート２の回路およびシステムにおけるＩＥＥＥトランサクションの“集積光過渡センサー”）および（ＪクラマーのＩＳＣＡＳ２００２の２巻１６５〜１６８頁の回路およびシステムにおけるＩＥＥＥＩｎｔ.Ｓｙｍｐの“イベント駆動、非同期読取のオン/オフ過渡撮像装置”）。しかし、その態様はピクセル性能にかなりのミスマッチをもたらし、約３０％の値に到達し得る最大時間的なコントラスト感度を制限していた（ＰリッチステインナーらのＩＣＥＣＳ２００４の２１１〜２１４頁の回路およびシステム２００４、２００４年第２回ＩＥＥＥ電子国際学会の会録の“改良ＯＮ/ＯＦＦ時間微分アドレスイベント撮像装置”）。この従来技術を改良するために、リッチステインナーは、ピクセルからピクセルまでの性能に小さなミスマッチを供する２つのキャパシタを有するセルフタイミングスイッチトキャパシタのステージを導き（ＵＳ５１６８４６１）、それによって１５％の範囲に時間的コントラストに対する感度を達成可能にすることで、改良センサーをその後提案した（Ｐリッチステインナーらの２００８年２月のＩＥＥＥＪの固形状態回路４３巻Ｎｏ２５６６〜５７６頁の“Ａ１２８×１２８１２０ｄＢ１５μｓ潜在非同期時間的コントラスト視覚センサー”および米国特許第７７２８２６９号）。
しかしながら、スイッチトキャパシタのステージは２つのキャパシタがかなり異なる値を有することを要求した。集積回路のある態様では各ピクセルの領域内にかなりの領域を必要とする。リッチステインナーによって製造されたセンサーでは、ピクセルの全領域の約３分の２を占めていた（Ｐリッチステインナーらの２００８年２月のＩＥＥＥＪの固形状態Ｃｉｒｃ４３巻Ｎｏ２５６６〜５７６頁の“１２８×１２８１２０ｄＢ１５μｓ潜在非同期時間的コントラスト視覚センサー” および米国特許第７７２８２６９号）。その結果、ピクセルが大きいのでチップが大きな面積を占め、高額となる。この従来技術を改良するために、レネロは、キャパシタの値間の差違を減じると共に、スイッチトキャパシタの導入前に大変小さい面積の電圧増幅ステージの導入をし、それによってピクセルの面積の低減および約１０％の値以下まで時間的コントラスト感度のわずかな改善を達成することを提案した（ＪＡレネロ−バーダロらの２０１１年６月のＩＥＥＥＪの固形状態回路４６巻Ｎｏ６１４４３〜１４４５頁の“３．６ｕｓフレームフリーイベント駆動動的視覚センサー”）しかしながら、この増幅ステージの消費は大きく、ピクセル性能のミスマッチをやや悪化させた。
従来技術に対して本発明によって達成される改良点を説明するために、リッチステインナーのセンサー（米国特許第７７２８２６９号）を参照する。当該センサーのピクセルの簡易図を図１に示す。光ダイオードＤにより感知される光は光電流Ｉｐｈに変換される。トランジスタＴ１〜Ｔ４は対数的にＩｐｈをノードＰ１で電圧ＶＰ１＝Ｖｏｆｆｓｅｔ＋Ｖ０ｌｏｇ（Ｉｐｈ）に変換する。トランジスタＴ４を通過しマトリクスの全てのピクセルによって共有されるドレインノードＰ０を出る光電流Ｉｐｈは、マトリクス中で全てのピクセルから光電流を追加する、電流追加ブロックΣＩに加えられる。この合計はピクセルにおいてトランジスタＴ３のゲートを自動的に調節するためにその後使用されて、増幅器Ｔ１〜Ｔ３の消費を最小限にして周囲光にトランジスタを適合させる（ＵＳ２００４/０６５８７６）。トランジスタＴ５ａおよびＴ５ｂはＶＰ１をノードＰ２に複製する。レネロの改良では、これら２つのトランジスタは電圧増幅ステージによってゲインＡｖに置き換えられ、Ｐ２における電圧がＶＰ２＝Ａｖ（Ｖｏｆｆｓｅｔ＋Ｖ０ｌｏｇ（Ｉｐｈ））となる。リッチステインナーの態様ではＡｖ＝１であり、レネロの態様ではＡｖ＞１である。キャパシタＣ１、Ｃ２およびトランジスタＴ６〜Ｔ８を有して成るスイッチトキャパシタ回路は、容量ゲインＡｃ＝Ｃ２/Ｃ１により乗じた前のリセット時間からＰ２〜Ｐ３での電圧変化を複製する。従って、ＶＰ３（ｔ）＝Ａｃ（ＶＰ２（ｔ）−ＶＰ２（ｔ１））＝ＡｃＡｖＶ０ｌｏｇ（Ｉｐｈ（ｔ）/Ｉｐｈ（ｔ１））となる。トランジスタＴ９〜Ｔ１１はＶＰ３（ｔ）が特定の正の閾値ＶＲ＋を超えているかどうかを検知し、もし超えている場合には正のイベント（ＯＮ）を発生させる。トランジスタＴ１２〜Ｔ１４はＶＰ３（ｔ）が負の閾値ＶＲ−未満に下がっているかどうかを検知し、もし下がっている場合には負のイベント（ＯＦＦ）を発生させる。ピクセルがイベントを発生させる毎に、キャパシタＣ１のリセットがリセットトランジスタＴ７により生じる。このようにして、ＶＰ３（ｔ２）≧ＶＲ＋＝ＡｃＡｖＶ０ｌｏｇ（Ｉｐｈ（ｔ２）/Ｉｐｈ（ｔ１））である場合、ピクセルは正のイベントｔ２を即時に発生させ、ＶＰ３（ｔ２）≦ＶＲ−＝ＡｃＡｖＶ０ｌｏｇ（Ｉｐｈ（ｔ２）/Ｉｐｈ（ｔ１））である場合、ピクセルは負のイベントを即時に発生させる。この事は、ΔＩ/Ｉ＝ｅｘｐ((ＶＲ＋/−）/(ＡｃＡｖＶ０))−１＝θ＋/−として表される。パラメータθ＋/−は正又は負のコントラストに対する感度を示している。このコントラスト感度のために調節され得る最小値はパラメータＶＲ＋/−、Ａｃ、Ａｖ、およびＶ０のピクセルからピクセルまでの拡散により供される。パラメータＶ０は通常物理定数の関数であり、同じチップ内でピクセルからピクセルまでの拡散を受けるものではない。パラメータＶＲ＋/−の拡散は、増幅器Ｔ６、Ｔ８および電圧比較器（トランジスタＴ９〜Ｔ１１およびＴ１２〜Ｔ１４）の性能での拡散により供され、増幅器Ｔ６、Ｔ８および電圧比較器は全ピクセル面積を減じるために小さく作られているので通常高い。増幅器および電圧比較器の大きなミスマッチの影響は分母ＡｃＡｖの積を増やすことで減じられる。Ａｖ＝１のリッチステインナーの従来技術では、Ａｃを可能な限り大きくすることは義務的であった。例えば、リッチステインナーの態様では、値２０が供されていた（Ｐリッチステインナーらの２００８年２月のＩＥＥＥＪの固形状態回路４３巻Ｎｏ２５６６〜５７６頁の“１２８×１２８１２０ｄＢ１５μｓ潜在非同期時間的コントラスト視覚センサー”）。また、パラメータＡｃは、ピクセルからピクセルまで拡散を受けるが、集積回路では、キャパシタンス間の関係は低拡散（典型的には１％未満）になるので減じられる。レネロの態様では、パラメータＡｖは拡散を導く。しかしながら、パラメータＡｃは５に減じられ、Ａｖは約２５にセットされる。このようにして、積は１２５となり、拡散をやや増やすにもかかわらず全てのコントラスト感度を改善する。しかしながら、更なる増幅ステージがピクセルの消費をかなり（１０倍よりも多く）増加させる。
その結果、従来技術では、ピクセル面積を増やすことなく又は電力消費を増やすことなくコントラスト感度を改善できないという問題が生じていた。従来技術に関連した問題を解決するために、本発明は、弱反転に分極させ（;polarised in weak inversion）ダイオード形態を有し、直列に接続させた、ＭＯＳトランジスタを接続することでトランスインピーダンス増幅器を使用する（ＥＳ２０１１３０８６２）。
図１は、米国特許第７７２８２６９号に開示されたリッチステインナーの時間に応じた情景を検知するためであって従来技術に関連する光ダイオードマトリクスのセンサーの典型的な態様を示す。 図２は、本発明の光センサーマトリクス対象物における光強度の時間的変化を検出するための集積回路デバイスの典型的な態様を示す。 図３は、図２に示されるセンサーのピクセルのマトリクスを構成するピクセルの特定の態様を示す。 図４は、図２に示されるセンサーのピクセルのマトリクスを構成するピクセルの別の特定の態様を示し、当該ピクセルは更なる増幅ブロックを有する。 図５は、図２に示されるセンサーの自動ゲイン制御回路の典型的な態様を示す。 図６は、図２に示されるセンサーの自動ゲイン制御回路の典型的な態様を示し、当該回路は２つの更なる調節ステージを有する。 図７は、図２に示されるデバイスを使用する本発明の方法の特定の態様のフローチャートを示す。 図８は、本発明において使用される弱反転に分極され、ダイオード形態であり、直列に接続されたＮ１ＭＯＳトランジスタを有したトランスインピーダンス増幅器を示す。当該トランジスタはＥＳ特許２０１１３０８６２に開示されている。
本発明では、従来技術によって生じていた問題を解決する方法およびデバイスが供される。この目的のために、本発明は、弱反転に分極されダイオード形態を有し、直列に接続させたＭＯＳトランジスタを接続することで、トランスインピーダンス増幅器を用いるセンサーマトリクスのピクセルからピクセルまでの拡散を受けない以前の増幅Ａｖを達成することを提案している。しかしながら、弱反転に分極され、ダイオード形態を有するいくつかのＭＯＳトランジスタが直列に接続されている際、ＭＯＳトランジスタにより導かれる浮遊容量により回路操作が遅くならないように操作電流が過度に小さくないことを確保する必要がある。例えば、動体視力センサー（ＤＶＳ）のピクセルに用いられる典型低なサイズのため、操作電流が約１ｎＡ〜約１００ｎＡであることを確保する必要がある。これは、各ピクセルにつきミリ秒未満の反応スピードを確保し、高速用途のＤＶＳの使用をすることができる。この事は標準的なフォトグラム系カメラよりも優位にする。更に、そのような電流は、弱反転にもはや分極されないＭＯＳＦＥＴトランジスタにするので高くし過ぎるべきではない。弱反転に分極され、ダイオード形態を有する直列接続されたＭＯＳトランジスタが高電流（約１ｎＡ〜約１００ｎＡ）で操作することを確保するために、光ダイオードを発生させ、典型的には１フェムトアンペア〜１ナノアンペアの周囲光の関数として典型的に変化する光電流を用いて当該トランジスタを直接的に操作することができない。その結果、本発明は、各ピクセルで、全てのピクセル＜Ｉｐｈ＞により検知される平均光に適合するゲインを有した電流増幅のステージを有して成る。これにより、弱反転に分極され、ダイオード形態を有する直列接続のＭＯＳトランジスタに基づき電流を操作するトランスインピーダンス増幅器は、一定であり、予めセットされた基準電流Ｉｂ１と同等であり、典型的には１ｎＡ〜１００ｎＡである全てのピクセルのための平均電流レベル＜ＡＩＩｐｈ＞に維持される。このために、本発明は、平均＜ＡＩＩｐｈ＞がユーザーによってセットされた一定基準Ｉｂ１と同等であり、典型的には１ｎＡ〜１００ｎＡであるように、一方では常時ピクセル＜Ｉｐｈ＞のマトリクス中の平均入射光を検知し、他方では全てのピクセルのための電流増幅ステージのゲインを調節する、ゲインの自動制御のためのメカニズムを有して成る。
これにより、本発明の第１対象物は、少なくとも、１つのピクセルのマトリクス、全てのピクセルで発生する光電流の増幅の自動調節のためのブロック、およびピクセルのマトリクスのアウトプットに接続されているアービトレート型およびイベントエンコード型ブロックを有してなる、光センサーのマトリクス中の光強度の時間的変化を検知するための集積回路デバイスである。順に、各ピクセルマトリクスが、少なくとも
ａ）表面に突き当たる光量に比例した光電流を発生させる光センサー；
ｂ）調節可能なゲイン電流ミラー；
ｄ）調節可能なゲイン電流ミラーのアウトプットに配置されたトランスインピーダンス増幅器；
ｅ）トランスインピーダンス増幅器のアウトプットに接続された第１キャパシタ、第１キャパシタに接続された第２電圧増幅器、および第１キャパシタに直列に接続され、第２電圧増幅器にフィードバック接続された第２キャパシタを有して成るスイッチトキャパシタ回路;および
ｇ）電圧が高閾値を超えているかを測定（又は決定;determine）するための第１閾値検出器、および電圧が低閾値未満に下がっているかを測定するための第２閾値検出器
を有して成り、
前記光電流は１フェムトアンペア〜１ナノアンペアの本発明を実施するための特定のモードに含まれ、
調節可能なゲイン電流ミラーはインプットブランチおよび２つのアウトプットブランチを有し、第１のアウトプットは調節可能な電流ゲインを有し、第２のアウトプットは固定された電流ゲインを有し、ゲイン電流ミラーは自動調節のためのブロックにより固定される電流ゲインを導き、１ｎＡ〜１００ｎＡの範囲の値まで本発明を実施するためのより特定のモードで電流を増幅することで電流ミラーアウトプットブランチに光電流を複製（又はコピー;copy）し、
更に、ゲイン電流ミラーは光センサーのノードで浮遊容量の帯電および放電を回避する、光センサーのノードで電圧偏位を最小限にし、
ミラーの電流ゲインはミラーの増幅の自動調節のためのブロックによって調節され、
このようにして、固定されたゲインを有したアウトプットブランチは、インプット光電流をダイオード形態で接続させたコレクター・トランジスタに複製し、ノードはマトリクスから残りのピクセルのコレクター・トランジスタに接続され、調節可能な電流ゲインブランチはインプット電流をトランスインピーダンス増幅器に複製し、
トランスインピーダンス増幅器は弱反転に分極させた少なくとも２つの直列のＭＯＳトランジスタから成り、各ＭＯＳトランジスタは光電流を対数電圧に変換するためダイオード形態であり、直列のトランジスタの量は各特定のケースのニーズに応じ、
第２キャパシタは、リセットキーとして作用するＭＯＳトランジスタに平行に接続されており、
第１閾値検出器および第２閾値検出器の両方は第２電圧増幅器のアウトプットに接続されており、前記高閾値および前記低閾値はユーザーによって予めセットされている。
本発明を実施するための特定の態様では、突き当たる光から光電流を供するそれ以外のフォトトランスダクタ・デバイスを使用することができるが、光センサーは光ダイオードである。
本発明の別の特定の態様では、各ピクセルは、第１トランスインピーダンス増幅器のアウトプットとスイッチトキャパシタ回路のインプットとの間に配置された１つの更なる増幅ブロックを少なくとも有して成る。これらブロックは、一方から他方にカスケード又はイテレーションで接続される。更に、第１の更なる増幅ブロックのインプットがピクセルのトランスインピーダンス増幅器のアウトプットに接続されており、最後の更なる増幅ブロックのアウトプットがスイッチトキャパシタ回路の第１キャパシタに接続されており、ブロックの各々が、順に、少なくとも、トランスコンダクタンス増幅器、トランスコンダクタンス増幅器のアウトプットに接続された固定されたゲイン電流ミラー、および弱反転に分極させた少なくとも２つの直列のＭＯＳトランジスタを有した更なるトランスインピーダンス増幅器を有して成り、各ＭＯＳトランジスタはダイオード形態である。この更なるトランスインピーダンス増幅器は固定されたゲイン電流ミラーのアウトプットに接続されている。更なる増幅ブロックが１つのみである場合、それはピクセルの第１トランスインピーダンス増幅器のアウトプットに接続されたブロックのインプットであり、また、それはスイッチトキャパシタ回路の第１コンデンサーのインプットに接続されているブロックのアウトプットであると理解される。
本発明の別の特定の態様では、１つよりも多い更なる増幅ブロックが含まれる場合、そのようなブロックは一方から他方にカスケード又はイテレーションで接続される。すぐ前のブロックと第２で次に続くブロックとの接続は、各ブロックのトランスコンダクタンス増幅器のゲート・ターミナルを前のブロックのトランスインピーダンス増幅器のアウトプットと接続することで行われる。このようにして、調節可能なゲイン電流ミラーの対数電圧に供される増幅の増加が達成される。
本発明の特定の態様では、更なる増幅ブロックが使用され、スイッチトキャパシタ回路はピクセルの第１トランスインピーダンス増幅器のアウトプットに直接的に接続されないが、カスケード又はイテレーションで接続される、最後のブロックのトランスインピーダンス増幅器のアウトプットに接続される。
本発明の別の特定の態様では、調節可能なゲイン電流ミラーは少なくとも１つのＭＯＳインプットトランジスタ、１つのＭＯＳアウトプット・トランジスタ、および電圧インバータ増幅器によって形成される。本発明の別の特定の態様では、ゲート・ターミナルがマトリクスの全てのピクセルに共通であるデバイスの外側からユーザーによって予めセットされる電圧ＶＧに接続され、ドレイン・ターミナルが光ダイオードに接続され、およびソース・ターミナルが電圧インバータ増幅器のアウトプットに接続されるように、ＭＯＳインプットトランジスタが作製される。本発明の別の特定の態様では、ソース・ターミナルがＭＯＳインプットトランジスタのソース・ターミナルに接続され、ターミナルゲートが自動ゲイン制御回路によりセットされる電圧ＶＧＡに接続され、およびドレイン・ターミナルが調節可能なゲイン電流ミラーのアウトプットとして作用し、第１トランスインピーダンス増幅器のインプットに接続されるように、調節可能なゲイン電流ミラーのＭＯＳアウトプット・トランジスタが作製される。
本発明の別の特定の態様では、第１閾値検出器が電圧が高閾値を超えていることを測定し又は第２閾値検出器が電圧が低閾値未満に下がっていることを測定する各ピクセルのため、アービトレート型およびイベントエンコード型ブロックは、マトリクス中のピクセル位置に相当するｘ座標およびｙ座標を測定（又は決定;determine）し、サインｓを用いてイベントを発生させ、座標（ｘ,ｙ）およびサインｓによって形成されるセットを２進コード化するワードを発生させるためのプロセッサを有して成り、サインｓは第１および第２閾値検出器によって測定（決定;determine）される。具体的には、高閾値を超えている際には第１検出器は正のサインの信号を発生させ、低閾値未満に下がっている際には第２検出器は負のサインの信号を発生させる。
本発明の別の特定の態様では、光電流の増幅の自動調節のためのブロックが、
少なくとも
ａ）ピクセルの１つのコレクター・トランジスタの複製；
ｂ）ＭＯＳインプットトランジスタが電圧ＶＧに接続されたゲートを有し、アウトプットが第１電流基準Ｉｂ１に接続されているピクセルの調節可能なゲイン電流ミラーの複製；
ｃ）負のインプットがミラーのアウトプットおよび電流基準Ｉｂ１に接続されており正のインプットが電圧基準に接続されており、およびアウトプットがＭＯＳアウトプット・トランジスタのゲートに接続されており、電圧ＶＧＡ’を発生させる第１差動電圧増幅器；および
ｄ）ユニティゲイン形態で接続され、ピクセルの調節可能なゲイン電流ミラーのアウトプット・トランジスタのゲート・ターミナルＶＧＡへ電圧ＶＧＡ’を複製する第２差動電圧増幅器
を有して成る自動ゲイン制御回路である。
本発明の別の特定の態様ではピクセルが、少なくとも、１つの更なる増幅ブロック、第１ＭＯＳアウトプット・トランジスタとゲート・ターミナルおよびソース・ターミナルを共有する調節可能なゲイン電流ミラーの第２ＭＯＳアウトプット・トランジスタを有して成り、ドレイン・ターミナルが第２ミラーアウトプットを構成するように、光電流の増幅の自動調節のためのブロックが配置されている。ピクセル中の更なる増幅ブロックの調節のためのステージがこのアウトプットへ接続される。ピクセルの更なる増幅ブロックを調節するためのこの更なる調節ステージは、ピクセル中の第１トランスインピーダンス増幅器の複製であるトランスインピーダンス増幅ステージ、ピクセル中の第１トランスコンダクタンス増幅器の複製であるトランスコンダクタンス増幅器、差動電圧増幅器および電流基準Ｉｂ２を有して成る。ピクセル中の更なる増幅ブロックの調節のためのステージのこれら要素は次のように接続されている。更なる調節ステージのインプットノードは対数電圧を発生させるトランスインピーダンス増幅ノードであり；トランスコンダクタンス増幅ゲートは当該ノードに接続されており、ソースが全てのピクセルのトランスコンダクタンス増幅器のソースとノードＶＱ１を共有しており、ドレインが電流基準Ｉｂ２に接続されており；当該ドレインは差動電圧増幅器の負のインプットに接続されており、正のインプットが基準電圧に接続されており、アウトプットがノードＶＱ１に接続されている。
本発明の別の特定の態様では、ピクセルが対数電圧増幅を増やすための第２の更なる増幅ブロックを有する場合、光電流の増幅の自動調節のためのブロックはピクセル中で第２の更なる増幅ブロックを調節するための第２の更なる調節ステージを含んでおり、基準電流Ｉｂ２はインプットノードに接続される。
本発明の別の特定の態様では、ピクセルがカスケード又はイテレーションで接続されるより多い更なる増幅ブロックを有する場合、より多い更なる調節ステージは、ピクセル中の“更なる増幅ブロック”の調節のため光電流の増幅の自動調節のためのブロックにカスケード又はイテレーションで同じ数追加される。
本発明の別の特定の態様では、スイッチトキャパシタステージはピクセルに存在する最後の更なるトランスインピーダンス増幅器のアウトプットに接続される。
本発明の別の特定の態様では、スイッチトキャパシタステージは第１キャパシタのアウトプットに接続されており、当該ステージは、電圧増幅器、第２のフィードバック接続されたキャパシタ、更なる電圧増幅器を追加し２つの連続したリセット時間における電圧差を算出するためリセットキーとして作用し、第２キャパシタに平行に接続されたＭＯＳトランジスタから成る。
本発明の第２の対象物は、上記に記載されたデバイスを使用する、光センサーのマトリクス中の光強度の時間的変化を検出するための方法である。当該方法を実施するために、少なくとも下記のステージがマトリクスの各ピクセルで行われる。
１）光ダイオードを用いてピクセルに突き当たる光を電流Ｉｐｈに変換すること；
２）調節可能なゲイン電流ミラーを用いて電流Ｉｐｈを値ＡＩＩｐｈに増幅させること；
３）平均ＡＩＩｐｈが光電流の自動増幅のためのブロックを用いて全てのピクセルの平均明度の時間的変化に対して一定のままであるように、値ＡＩを適合させること；
４）弱反転に分極させ、および直列に接続された少なくとも２つのＭＯＳトランジスタを有して成り、当該ＭＯＳトランジスタの各々がダイオード形態で接続されている、トランスインピーダンス増幅器を用いて適合させた電流ＡＩＩｐｈを対数電圧に変換すること；
５）スイッチトキャパシタ回路で光強度の時間的変化によって引き起こされる、２つの連続的な時間ｔ１とｔ２との間の電圧差ΔＶ＝Ｖ（ｔ２）−Ｖ（ｔ１）を測定（又は決定;determine）し、および、該電圧差と固定された正の基準値ＶＲ＋および固定された負の基準値ＶＲ−とを比較すること（ＶＲ＋およびＶＲ−はマトリクスの全てのピクセルで同一である）；
６）アービトレート型およびイベントエンコード型ブロックに送信されるデジタル信号ｓを発生させること、
（当該デジタル信号は、
−第１閾値検出器が電圧が高閾値を超えていることを測定するごとに第１閾値検出器で発生する正のイベント；と
−第２閾値検出器が電圧が低閾値未満に下がっていることを測定するごとに第２閾値検出器で発生する負のイベントとから選択される。）
並びに、
ピクセルマトリクスのアウトプットに接続されるアービトレート型およびイベントエンコード型ブロックおいて、下記のステージが実施される、
−デジタル信号を発生したマトリクスのピクセルの空間座標（ｘ,ｙ）を特定すること；
−デバイスの外部要素に空間座標（ｘ,ｙ）およびシグナルを含むデジタルワードを送信すること；および
−光センサーのマトリクスに光強度の時間的変化を示すワード（ｘ,ｙ,ｓ）のフローを発生させること
本発明を実施するための別の特定のモードでは、２つの連続的なリセット時間の間の電圧における差がスイッチトキャパシタステージによって算出される。
本発明を実施するための別の特定のモードでは、予め適合させた電流ＡＩＩｐｈを電圧に変換した後、スイッチトキャパシタ回路において電圧差ΔＶ＝Ｖ（ｔ２）−Ｖ（ｔ１）を測定する前のステージとして、少なくとも１つの更なる増幅ブロックにより電流ＡＩＩｐｈの変換から得られた電圧を増幅させる。
次に、例示で非限定な説明を、図面に用いた符号を参照して本発明の特定の態様のいくつかの例示から行う。
本発明のデバイスの第１態様において、図２は、光センサーのマトリクス中の光強度の時間的変化を検出するための集積回路デバイスを示している。そのようなデバイスは、順に複数（ｘ,ｙ）のピクセル６、ピクセルの各々および全てに接続された装置の外部へイベントを伝えるアービトレート型およびイベントエンコード型ブロック２、およびマトリクス１に接続された自動電流ゲイン調節ＡＧＣのためのブロック３から成るピクセルの２次元マトリクス１から成る（マトリクスは一次元であり得る）。マトリクス１とＡＧＣブロック３との間の接続は、ＭＯＳトランジスタ４およびピクセルのマトリクス１に発生した光電流の平均空間時間の表示をセットする電圧Ｖａｖｇに接続されたキャパシタを介在させることで行われ、それによって、ＡＧＣブロック３のアウトプットで電圧ＶＧＡおよびＶＱｉが得られる。ｉは１〜ｎまで変化し、ｎはピクセル６により使用されるトランスインピーダンス増幅ブロックの全体数である。
図３および図４は図２のピクセルのマトリクス１を形成する１つのピクセル６の２つの特定の態様を示す。両好ましい態様では、ピクセル６は光ダイオードＤ１、２つのキャパシタＣ３およびＣ４、および一連のラベルされたトランジスタＴｉを有して成る。印である“i”としては１〜１５の数値があり、任意には文字ａ，ｂ，ｃ又はｄが追加されている。光ダイオードＤ１はピクセル６に突き当たる光に比例した光電流Ｉｐｈ１を供する。トランジスタＴ１１〜Ｔ３１は、ＰＭＯＳトランジスタＴ４ａ１、Ｔ４ｂ１およびＴ５１のソースに接続されている、インプットＶ１およびアウトプットＶ２を有した電圧増幅器７を供する。トランジスタＴ４ａ１と共に電圧増幅器７は、一定値で電圧Ｖ１の設定を達成すると共にインプットとしてＩｐｈ１を受容する光電流ミラー８のインプットブランチを構成する。電流ミラー８はトランジスタＴ４ｂ１およびＴ５１によって形成される２つのアウトプットブランチを有する。Ｔ４ｂ１がインプットブランチトランジスタＴ４ａ１とゲート電圧を共有し、トランジスタＴ４ａ１とＴ４ｂ１が同じサイズで作製されるのでトランジスタＴ４ｂ１によって形成されるアウトプットブランチはユニティゲインを示す。任意には、デザイン検討に都合よく考えると、Ｔ４ａ１とＴ４ａ２間のサイズ比を変えることで又はそれらを異なるゲート電圧に接続することでユニティゲインを高いもの又は低いものに変えることができる。一般には、ゲインはユニティであると考えられている。その結果、Ｔ４ｂ１は光電流Ｉｐｈ１の複製を供する。この電流はノードＶｓ１とＶａｖｇとの間のダイオード形態で接続されているトランジスタＴ４Ｃ１に送られる。ノードＶｓ１とＶａｖｇの両方がマトリクスの全てのピクセルによって共有されている。これにより、共有されたノードＶａｖｇでは、全てのピクセルの光電流の平均に応じた電圧が形成される。電流ミラーの第２アウトプットブランチを形成するトランジスタＴ５１は増幅電流ＡＩＩｐｈ１を供する。電流増幅はゲート電圧ＶＧとＶＧＡとの差により測定される。ピクセルはこれら２つの電圧を全て共有する際ピクセル６の全てに共通である電圧差は下記に示すように自動ゲイン制御ブロック３によってセットされる。増幅させた光電流ＡＩＩｐｈ１は、各々がダイオード形態であり、弱反転で分極させたトランジスタＴ６ａ１〜Ｔ６ｄ１により形成されたトランスインピーダンス増幅器に接続される。電圧Ｖｏ１はトランスインピーダンスステージのアウトプット電圧であり、値Ｖｏ１＝Ｎ１Ｖ０ｌｏｇ（ＡＩＩＰｈ１/Ｉｓ）を示す。本発明を実施するためのモードの特定の例では、トランスインピーダンス増幅器中のトランジスタの数はＮ１＝４である。図３に示される本発明を実施するためのモードでは、このアウトプット電圧Ｖｏ１はキャパシタＣ３、Ｃ４およびトランジスタＴ１０ａ１とＴ１０ｂ１およびＴ１１１により形成されるスイッチトキャパシタステージ１４のインプットに接続される。
キャパシタＣ３、Ｃ４およびトランジスタＴ１０ａ１とＴ１０ｂ１およびＴ１１１を有して成るスイッチトキャパシタ回路１４は容量ゲインＡｃ１＝Ｃ４/Ｃ３を乗じた先のリセット時間ｔ１からのＶｏ１の電圧変化Ｖｄｉｆｆ１に複製する。つまりＶｄｉｆｆ１＝Ａｃ１（Ｖｏ１（ｔ） -Ｖｏ１（ｔ１））＝Ａｃ１Ｎ１Ｖｏｌｏｇ（Ｉｐｈ１（ｔ）/Ｉｐｈ１（ｔ１））である。この式では、ピクセルからピクセルまでの大きな拡散を受けやすい全てのパラメータがなく、低拡散を示す容量増幅Ａｃ１、拡散のない数Ｎ１および低拡散を有する物理的パラメータＶ０のみを残している。トランジスタＴ１２１〜Ｔ１３１はＶｄｉｆｆ１が特定の正の閾値ＶＲ＋を超えているかを検知し、検知した場合、正のイベントを発生させる（ＯＮ）。トランジスタＴ１４１〜Ｔ１５１はＶｄｉｆｆ１が負の閾値ＶＲ−未満に下がっているかを検知し、検知した場合、負のイベントを発生させる（ＯＦＦ）。ピクセル６がイベントを発生させる毎に、キャパシタＣ３のリセットがリセットトランジスタＴ１１１により生じる。これにより、ＶＲ＋＝Ａｃ１Ｎ１Ｖｏｌｏｇ（Ｉｐｈ１（ｔ２）/Ｉｐｈ１（ｔ１））である場合、ピクセル６は時間ｔ２で正のイベントを発生させ、ＶＲ−＝Ａｃ１Ｎ１Ｖｏｌｏｇ（Ｉｐｈ１（ｔ２）/Ｉｐｈ１（ｔ１））である場合、ピクセル６は時間ｔ２で負のイベントを発生させる。この事をΔＩ/Ｉ＝ｅｘｐ（（ＶＲ＋/−） / (Ａｃ１Ｎ１Ｖｏ))−１＝θ−/−と表すことができる。
図４に示すピクセルの典型的な態様では、１つの更なる増幅ブロック１０を追加することで第２増幅ステージを追加することが選択される。これには、トランスコンダクタンスステージ１１、電流ミラー１２および第２トランスインピーダンス増幅器１３を追加することが要求される。トランスコンダクタンスステージ１１は、電流Ｉ２＝Ｉｓｅｘｐ（（Ｖｏ１−ＶＱ１）/Ｖｏ）を供する弱反転で分極されたＭＯＳトランジスタＴ７１を構成する。電流ミラー１２はこの場合概してトランジスタＴ８ａ１〜Ｔ８ｃ１から作製され、インプットブランチに存在する電流Ｉ２をアウトプットブランチに複製する。この複製工程中のゲイン又は減衰はトランジスタＴ８ｂ１およびＴ８ｃ１のサイズの相対比により供される。一般的に、トランジスタＴ８ｂ１およびＴ８ｃ１は同じサイズであり、それによってミラー１２のゲインは単一であると考えられている。これにより、ミラー１２はＩ２と等しい電流を供する。この場合、この電流は、アウトプット電圧Ｖｏ２＝Ｎ１Ｎ２Ｖｏｌｏｇ（ＡＩＩｐｈ１ /Ｉｓ）を供する、３つのトランジスタＴ９ａ１、Ｔ９ｂ１およびＴ９ｃ１から作製される第２トランスインピーダンスステージ１３に入る。この特定の典型的な態様では、第２トランスインピーダンス増幅器１３中のトランジスタの数はＮ２＝３である。トランジスタＴ７１、Ｔ８ｉ１、Ｔ９ｊ１から作製される更なる増幅ブロック１０は、最後のトランスインピーダンスステージの最終アウトプット電圧の増幅ファクタを増加させるために必要に応じて何回も繰り返され実行される。このアウトプットはスイッチトキャパシタ回路１４に接続される。図４は１つのみの更なる増幅ブロック１０があるので増幅インピーダンス増幅器の数はｎ＝２であり、その結果最後のステージのアウトプットがＶｏ２である例を示す。しかしながら、第１の更なる増幅ブロックのアウトプットにカスケード又はイテレーションでより多い更なる増幅ブロックを設けることで、増幅ファクタの増加が最後のトランスインピーダンスステージ１３の最終のアウトプット電圧で達成される。これらブロックうち最後のブロックはスイッチトキャパシタ回路１４のインプットに接続される。これにより、最後の更なる増幅ブロック１０のトランスインピーダンスステージ１３のアウトプットで、電圧Ｖｏｎが得られる（ｎ＝カスケード又はイテレーションで位置付けられる更なる増幅ブロックの数−１、又はｎ＝トランスインピーダンス増幅器の数）。この場合、Ｖｄｉｆｆ１（ｔ）＝Ａｃ１（Ｖｏ２（ｔ） -Ｖｏ２（ｔ１））＝Ａｃ１Ｎ１Ｎ２Ｖｏｌｏｇ（Ｉｐｈ１（ｔ）/Ｉｐｈ１（ｔ１））であり、先で述べた方法と同じようにＶＲ＋＝Ａｃ１Ｎ１Ｎ２Ｖｏｌｏｇ（Ｉｐｈ１（ｔ２）/Ｉｐｈ１（ｔ１））である場合、ピクセルは時間ｔ２で正のイベントを発生させ、ＶＲ−＝Ａｃ１Ｎ１Ｎ２Ｖｏｌｏｇ（Ｉｐｈ１（ｔ２）/Ｉｐｈ１（ｔ１））である場合、ピクセルは負のイベントを発生させる。このようにして、コントラストに対する感度θ＋/−＝ｅｘｐ（（ＶＲ＋/−）/（Ａｃ１ＮＴＶｏ））−１が得られる。 ＮＴ＝Ｎ１Ｎ２である。ｎ個のトランスインピーダンス増幅器を用いた態様では、ＮＴ＝Ｎ１Ｎ２・・・Ｎｎである。
この結果、図１で値Ａｃ＝Ｃ２/Ｃ１＝２０のＣ２とＣ１との比が調節されている場合、図３および４の典型的な回路では、Ａｃ１Ｎ１Ｎ２＝２４をＡｃ１＝２（Ｎ１＝４、Ｎ２＝３）にすることで達成することができ、集積回路の態様で大変小さな面積を占有するキャパシタを用いて達成される。典型的な態様では、ピクセル６内でわずかな領域の消費に換わるＡｃ１＝５がセットされ、これらの状況に基づき約１％にセットされ得るコントラスト感度の生じる顕著な改善でかなり高い全ゲインＡｃ１Ｎ１Ｎ２＝６０を達成する。
図２に示されるピクセルの２次元のマトリクス１の外側には、２つの典型的な態様が図５および図６に示される自動ゲイン制御回路３がある。この回路は、全てのピクセル６でＶａｖｇ、ＶＧ、ＶＧＡおよびＶＱiと呼ばれるノードを共有している。iは１〜ｋであり、ｋ−１はピクセル６に含まれる更なる増幅ブロック１０の数である。ｋ＝ｎ−１である。ノードＶａｖｇはピクセルのマトリクス１の全ての光ダイオードＤ１により受容される光電流の空間時間的平均＜Ｉｐｈ＞を示すものである。この電圧はトランジスタＴ４ｃ２のゲートを制御し、空間時間的平均＜Ｉｐｈ＞に等しい電流を発生させる。その結果、トランジスタＴ４ｃ２は平均光電流＜Ｉｐｈ＞を供する光ダイオードとして作用する。トランジスタＴ１２、Ｔ２２およびＴ３２は各ピクセル内で図３、図４のＴ１１、Ｔ２１およびＴ３１と同じ作用をする。すなわち、トランジスタＴ１２、Ｔ２２およびＴ３２は調節可能なゲイン電流ミラー１６を形成し、ゲインは電圧ＶＧＡ’とＶＧとの差に応じる。ＭＯＳトランジスタＴ５２に相当する電流ミラー１６のアウトプットは値Ｉｂ１の電流基準のソースに送られる。
差動電圧増幅器Ａ１は、調節可能なゲイン電流ミラー１６のアウトプットの電圧と電圧基準とを比較し、当該アウトプットが調節可能なゲイン電流ミラーのアウトプット・トランジスタＴ５２のゲートを調節する、すなわち当該アウトプットが電圧ＶＧＡ’を制御するように、接続される。そのように接続される増幅器Ａ１で達成される結果は、トランジスタＴ４ａ２およびＴ５２により形成される電流ミラー１６のゲインが自己調節され、Ａi＜Ｉｐｈ＞がＩｂ１と等しくなるということである。そのようにして発生したゲート電圧ＶＧＡ’は、ユニティゲインＡ２にセットされた差動電圧増幅器を用いて電圧ＶＧＡとして全てのピクセルのトランジスタＴ５１のゲートに複製される。ピクセルが単一のトランスインピーダンスステージを含んでいる場合、すなわちｎ＝１の場合、自動ゲイン制御回路はここで終了する（図５）。
ピクセルが第２のトランスインピーダンスステージ、すなわち更なる第１増幅ブロック１０を含んでいる場合、すなわちｎ＝２である場合、電流ＡＩ＜Ｉｐｈ＞を供する電流調節可能なゲイン電流ミラー（１６）のアウトプットの更なる複製を供するトランジスタＴ５ｂ２、および更なる第１調節ステージ１７が追加される必要がある。この回路はトランスインピーダンス増幅器１８、トランスコンダクタンス増幅器１９、電流基準Ｉｂ２および差動電圧増幅器Ａ３を有して成る。電流ＡＩ＜Ｉｐｈ＞は、ピクセル６で第１トランスインピーダンスステージ９を形成する、図３のトランジスタＴ６ａ１〜Ｔ６ｄ１の複製であるトランジスタＴ６ａ２〜Ｔ６ｄ２により形成されるトランスインピーダンス増幅器１８に供される。このトランスインピーダンスステージのアウトプットは、全てのピクセル６でトランジスタＴ７１の複製であるトランジスタＴ７２により形成されるトランスコンダクタンス増幅器１９に接続される。トランスコンダクタンス増幅器１９のアウトプットは電流基準Ｉｂ２に接続される。このアウトプットは、基準電圧と比較し、当該アウトプットをトランスコンダクタンス増幅器のノードＶＱ１に供する差動電圧増幅器のインプットに接続される。この形態の結果は、トランスコンダクタンス増幅器１９のＴ７２が電流Ｉｂ２を供するように電圧ＶＱ１が自己調節されるということである。電圧ＶＱ１はマトリクス１の全てのピクセル６と共有されるので、全てのピクセル６のトランスコンダクタンス増幅器１１のＴ７１がＩｂ２に等しい平均電流で操作するということが達成される。
ピクセルが第３トランスインピーダンスステージを有して成る場合、すなわち、更なる第２の増幅ブロック１０が第１の増幅ブロックにカスケード又はイテレーションで接続されている場合、すなわちｎ＝３である場合、更なる第２の調節ステージ２０が自動ゲイン制御回路３に追加される必要がある。この典型的な態様は図６に示される。これは、ピクセル６中の対応する電流の平均に等しい電流により供給されるトランジスタＴ９ａ２、Ｔ９ｂ２およびＴ９ｃ２から作製される第２のトランスインピーダンスステージ２１の複製を含んでいる。この特定の例では、ピクセル６中のＴ８ａ１〜Ｔ８ｃ１により形成されるミラーはユニティゲインであるのでこの電流はＩｂ２に等しい。ミラーのゲインがユニティではない場合、この電流Ｉｂ２は当該ゲインで乗じられる必要がある。ピクセル内の第３トランスコンダクタンス増幅器を操作することが望まれる平均電流の値を示す電流基準Ｉｂ３と共にトランスコンダクタンス増幅器２２のＴ１０２および増幅器Ａ４が追加される。更なる第１調節ステージ１７、更なる第２調節ステージ２０では、全てのピクセル６で共有される電圧ＶＱ２が生じるので、ピクセル６中の第２トランスコンダクタンス増幅器１３の平均電流が調節される。
ピクセル６がより多い更なる増幅ブロック１０を有する場合、カスケード又はイテレーションで配置されるより多い更なる調節ステージ２０は自動ゲイン制御回路３において繰り返される。
図７は本発明の方法の典型的な態様を示す。当該方法は２つのパーツを含むフローチャートにより示される。第１のパーツ４５は各ピクセル内で行われるステージの順序を示しており、第２のパーツ４４は電流ゲインの自動調節を行うためにピクセルのマトリクスの外側で行われるステージを示している。つまり、まずピクセルの各々では、集積光センサーにより各時間でピクセルに突き当たる光に比例した光電流Ｉｐｈが供される（２３）。次に、光電流の複製を自動ゲイン調節（ＡＧＣ）のためのブロックに送る（２４）。この光電流は増幅されてＡＩＩｐｈになる（２５）。電流ゲインＡＩはＡＧＣ自体により測定される。得られた電流ＡＩＩｐｈは、図８に示すようにダイオード形態で弱反転に分極され、直列に接続されたＮ１ＭＯＳトランジスタ４３の（従来技術に関連する）トランスインピーダンス増幅器により電圧２６に変換される。ダイオード形態の各ＭＯＳトランジスタは電位差Ｖｏｌｏｇ（ＡＩＩｐｈ/Ｉｓ）を発生させる。Ｖｏはピクセルからピクセルまで低拡散を受ける物理的パラメータであり、Ｉｓはピクセルからピクセルまで大きな拡散を受ける技術的パラメータである。その結果、トランスインピーダンスステージのアウトプット電圧はＶｏ１＝Ｎ１Ｖｏｌｏｇ（ＡＩＩｐｈ/Ｉｓ）となる。
各ケースに応じて、更なる増幅が必要とされない場合にアウトプット電圧Ｖｏ１が下記に示すステージ（３３）で直接用いられるように、得られる電圧Ｖｏ１が十分であるかを測定するため評価される。更なる増幅が必要とされる場合には、アウトプット電圧Ｖｏ１がトランスコンダクタンス増幅器により電流Ｉ２＝Ｉｏ２ ｅｘｐ（Ｖｏ１ / Ｖｏ）に変えられる（２８）。電流Ｉ２は任意の増幅又は減衰Ａ２で複製され（２９）、電流Ａ２Ｉ２をもたらす。Ａ２＝１である場合、増幅又は減衰はない。Ａ２＞１である場合増幅となり、Ａ２＜１である場合減衰となる。このゲイン/減衰Ａ２は自動ゲイン調節を要求しない。得られる電流Ａ２Ｉ２は、図８に示すのと同様に、弱反転に分極されダイオード形態であり、直列に接続されたＮ２ＭＯＳトランジスタ４３のトランスインピーダンス増幅器により電圧３０に変換される。このトランスインピーダンスステージのアウトプット電圧はＶｏ２＝Ｎ２Ｖ０ｌｏｇ（Ａ２Ｉ２/Ｉｓ）となる。
アウトプットにおける電圧Ｖｏ２が十分ではない場合（３１）、ステージ（２７〜３０）をｎ−２回再び繰り返すことができる。最終的には、得られるアウトプット電圧はＶｏｎ＝Ｎ１Ｎ２・・・ＮｎＶ０ｌｏｇ （Ａ１Ａ２・・・ＡｎＩｐｈ/Ｉｓ）となる。続いて、得られる電圧アウトプットＶｏｎ（ｔ）とすぐ前のリセット時間ｔリセットにおける電圧アウトプットとの間の差を算出する（３３）。このようにして、値ΔＶ（ｔ）＝Ｖｏｎ（ｔ）−Ｖｏｎ（ｔリセット）＝Ｎ１Ｎ２・・・ＮｎＶｏｌｏｇ（Ｉｐｈ（ｔ）/Ｉｐｈ（ｔリセット））が得られる。高拡散のＡｉおよびＩｓのパラメータはなくなっている。所定の時間において、ΔＶ（ｔ）が予めセットした正の電圧基準ＶＲ+よりも高い場合（３４）、次なるリセット時間が設定されてｔリセット＝ｔをアップデートし（３５）、ピクセルは正のイベントを出力する（３６）。所定の時間において、ΔＶ（ｔ）が予めセットした負の電圧基準ＶＲ−未満に下がる場合（３７）、次なるリセット時間が設定されてｔリセット＝ｔをアップデートし（３８）、ピクセルは負のイベントを出力する（３９）。最後に、各ピクセルにより生じた各イベントのため、イベント（４０）が、イベントを発生するピクセルの座標（ｘ,ｙ）および発生したイベントのサインｓにより形成されたセンサーの外側に送られる。
本発明の第２パーツに関し、全てのピクセルにより供された光電流の複製を用いることでＡＧＣで平均光電流＜Ｉｐｈ＞を算出する（４１）。次いで、商ＡＩ＝Ｉｂ１/＜Ｉｐｈ＞を算出する（４２）。Ｉｂ１は第１トランスインピーダンス増幅器を操作することが望まれる平均電流レベルである。この得られる値は、ＡＧＣで光電流増幅ステージ（２５）で説明したようにＡＩＩｐｈとなる全てのピクセル中の電流増幅ゲインとして使用されるものである。

Claims (13)

  1. 光センサーのマトリクス中の光強度の時間的変化を検出するためのデバイスであって、
    該デバイスが少なくとも
    −ピクセルのマトリクス、
    −光電流の増幅の自動調節のためのブロックであって、マトリクスのピクセルの光電流の平均値を計算するブロック、および
    −ピクセルマトリクスのアウトプットに接続されたアービトレート型およびイベントエンコード型ブロック
    を有して成り、
    各ピクセルが少なくとも
    ａ）ピクセルの表面に突き当たる光に比例した光電流を発生させる光センサー；
    ｂ）調節可能なゲイン電流ミラー（８）；
    ｃ）調節可能なゲイン電流ミラーのアウトプットに配置されたトランスインピーダンス増幅器（Ｔ６ａ１〜Ｔ６ｄ１）；
    ｄ）トランスインピーダンス増幅器（Ｔ６ａ１〜Ｔ６ｄ１）のアウトプットに接続された第１キャパシタ（Ｃ４）、第１キャパシタ（Ｃ４）に接続された電圧増幅器（Ｔ１０ａ１〜Ｔ１０ｂ１）、および第１キャパシタ（Ｃ４）に直列に接続され、電圧増幅器にフィードバック接続された第２キャパシタ（Ｃ３）を有して成るスイッチトキャパシタ回路（１４）;および
    ｅ）電圧が高閾値を超えているかを測定するための第１閾値検出器、および電圧が低閾値未満に下がっているかを測定するための第２閾値検出器
    を有して成り、
    調節可能なゲイン電流ミラー（８）は、インプットブランチ、調節可能な電流ゲインを有した第１アウトプットブランチ、および固定されたゲインを有した第２アウトプットブランチを有して成り、インプット光電流を各アウトプットに複製し、および固定されたゲインを有したアウトプットブランチはダイオード形態で接続されたコレクター・トランジスタ（Ｔ４Ｃ１）に接続されており、光センサーのノードはマトリクスの他のピクセルのコレクター・トランジスタに接続されており、
    トランスインピーダンス増幅器（Ｔ６ａ１〜Ｔ６ｄ１）は弱反転に分極させ、および直列に配置された少なくとも２つのＭＯＳトランジスタを有して成り、
    各ＭＯＳトランジスタは、光電流を対数電圧に変換するためダイオード形態であり、
    第２キャパシタは、リセットキーとして作用するＭＯＳトランジスタ（Ｔ１１１）に平行に接続されており、
    第１閾値検出器および第２閾値検出器は第２電圧増幅器（Ｔ１０ａ１〜Ｔ１０ｂ１）のアウトプットに接続されており、前記高閾値および前記低閾値はユーザーによって予めセットされていることを特徴とする、光強度の時間的変化を検出するためのデバイス。
  2. トランスインピーダンス増幅器（Ｔ６ａ１〜Ｔ６ｄ１）は、少なくとも１つの更なる増幅ブロック（１０）を介在させることによってスイッチトキャパシタ回路（１４）に接続されており、
    増幅ブロック（１０）がカスケード又はイテレーションで接続されており、
    第１の更なる増幅ブロック（１０）のインプットが第１トランスインピーダンス増幅器（Ｔ６ａ１〜Ｔ６ｄ１）のアウトプットに接続されており、最後の更なる増幅ブロック（１０）のアウトプットがスイッチトキャパシタ回路（１４）の第１キャパシタ（Ｃ４）に接続されており、
    各ブロックは、少なくとも１つのトランスコンダクタンス増幅器（１１）、トランスコンダクタンス増幅器（１１）のアウトプットに接続された固定されたゲイン電流ミラー（１２）、および弱反転に分極され、ダイオード形態で接続された少なくとも２つの更なるＭＯＳトランジスタを有した更なるトランスインピーダンス増幅器（Ｔ９ａ１〜Ｔ９ｃ１）を有して成り、
    第２トランスインピーダンス増幅器は固定されたゲイン電流ミラーのアウトプットに接続されていることを特徴とする、請求項１に記載の光強度の時間的変化を検出するためのデバイス。
  3. １よりも多い更なる増幅ブロック（１０）がある際、各ブロックのトランスコンダクタンス増幅器（１１）のゲート・ターミナルを先のブロックの更なるトランスインピーダンス増幅器（Ｔ９ａ１〜Ｔ９ｃ１）のアウトプットと接続することによって、一方のブロック（１０）が他方のブロック（１０）にカスケード又はイテレーションで接続されることを特徴とする、請求項２に記載の光強度の時間的変化を検出するためのデバイス。
  4. 調節可能なゲイン電流ミラーが、少なくとも１つのＭＯＳインプットトランジスタ（Ｔ４ａ１）、１つのＭＯＳアウトプット・トランジスタ（Ｔ５１）および電圧反転増幅器（Ｔ１１〜Ｔ３１）によって形成されることを特徴とする、請求項１〜３のいずれかに記載の光強度の時間的変化を検出するためのデバイス。
  5. 調節可能なゲイン電流ミラーのＭＯＳインプットトランジスタ（Ｔ４ａ１）が、
    −デバイスの外側からユーザーによって予めセットされる電圧ＶＧに接続されたゲート・ターミナル；
    −光センサーに接続されたドレイン・ターミナル；および
    −電圧反転増幅器（Ｔ１１〜Ｔ３１）のアウトプットに接続されたソース・ターミナル
    を有していることを特徴とする、請求項４に記載の光強度の時間的変化を検出するためのデバイス。
  6. 調節可能なゲイン電流ミラーのＭＯＳアウトプット・トランジスタ（Ｔ５１）が、
    −ＭＯＳインプットトランジスタ（Ｔ４ａ１）のソース・ターミナルに接続されたソース・ターミナル;
    −自動ゲイン制御回路ＡＧＣによってセットされる電圧ＶＧＡに接続されたゲート・ターミナル；および
    −第１トランスインピーダンス増幅器（Ｔ６ａ１〜Ｔ６ｄ１）のインプットに接続されたドレイン・ターミナル
    を有していることを特徴とする、請求項４又は５に記載の光強度の時間的変化を検出するためのデバイス。
  7. 第１閾値検出器が電圧が高閾値を超えていることを測定する際又は第２閾値検出器が電圧が低閾値未満に下がっていることを測定する際において、アービトレート型およびイベントエンコード型ブロックが、マトリクス中のピクセル位置に相当するｘ座標およびｙ座標を測定し、サインを用いてイベントを発生させ、座標（ｘ,ｙ）およびサインによって形成されるセットを２進コード化するワードを発生させるためのプロセッサを有して成り、サインが第１閾値検出器および第２閾値検出器によって測定されることを特徴とする、請求項１〜６のいずれかに記載の光強度の時間的変化を検出するためのデバイス。
  8. 光電流の増幅の自動調節のためのブロックが、
    少なくとも
    ａ）ピクセルのコレクター・トランジスタ（Ｔ４Ｃ２）の複製；
    ｂ）ＭＯＳインプットトランジスタ（Ｔ４ａ２）のゲート・ターミナルが電圧ＶＧに接続されており、ＭＯＳアウトプット・トランジスタ（Ｔ５２）が電圧ＶＧＡ’に接続されており、およびアウトプットが第１電流基準Ｉｂ１に接続されているピクセルの調節可能なゲイン電流ミラーの複製；
    ｃ）負のインプットがミラーのアウトプットに接続されており、正のインプットが電圧基準に接続されており、およびアウトプットがＭＯＳトランジスタ（Ｔ５２）のアウトプットゲートに接続されており、電圧ＶＧＡ’を発生させる第１差動電圧増幅器（Ａ１）；および
    ｄ）ユニティゲイン形態で接続され、電圧がＶＧＡであるピクセルの調節可能なゲイン電流ミラー（８）のアウトプット・トランジスタ（Ｔ５１）のゲート・ターミナルへ電圧ＶＧＡ’を複製する第２差動電圧増幅器（Ａ１）
    を有して成る自動ゲイン制御回路ＡＧＣであることを特徴とする、請求項１〜７のいずれかに記載の光強度の時間的変化を検出するためのデバイス。
  9. 光電流の増幅の自動調節のためのブロックが、第１ＭＯＳアウトプット・トランジスタ（Ｔ５２）のゲート・ターミナルおよびソース・ターミナルを共有する調節可能なゲインミラーの第２ＭＯＳアウトプット・トランジスタ（Ｔ５ｂ２）を有して成り、ドレイン・ターミナルがミラーからの第２アウトプットおよびピクセルの各更なる増幅ブロック（１０）のための更なる調節ステージを構成し、
    各更なる調節ステージが、
    −ピクセル中の第１トランスインピーダンス増幅器（Ｔ６ａ１〜Ｔ６ｄ１）の複製であるトランスインピーダンス増幅器（Ｔ６ａ２〜Ｔ６ｄ２）であって、インプットがＭＯＳアウトプット・トランジスタ（Ｔ５ｂ２）のアウトプットに接続されており、それによって該増幅器（Ｔ６ａ２〜Ｔ６ｄ２）に対数電圧を発生させるトランスインピーダンス増幅器（Ｔ６ａ２〜Ｔ６ｄ２）；
    −ピクセル（Ｔ７１）中の更なる増幅ブロック（１０）中のトランスコンダクタンス増幅器（１１）の複製であるトランスコンダクタンス増幅器（Ｔ７２）であって、ゲートがＭＯＳアウトプット・トランジスタ（Ｔ５ｂ２）のアウトプットに接続されており、ソースが全てのピクセルに共通する電圧ＶＱ１であり、ドレインが電流基準Ｉｂ２に接続されているトランスコンダクタンス増幅器（Ｔ７２）；および
    −第３差動電圧増幅器（Ａ３）であって、負のインプットが第２電流基準Ｉｂ２に接続されており、正のインプットが電圧基準に接続されており、およびアウトプットがノードＶＱ１に接続されている第３差動電圧増幅器（Ａ３）
    を有して成ることを特徴とする、請求項８に記載の光強度の時間的変化を検出するためのデバイス。
  10. 光電流の増幅の自動調節のためのブロックが、ピクセルの追加調節の各ブロックのための更なる調節のステージを有して成り、追加調節の各ステージが、追加調節の先のステージにカスケード又はイテレーションで接続されていることを特徴とする、請求項８又は９に記載の光強度の時間的変化を検出するためのデバイス。
  11. 請求項１〜１０のいずれかに記載のデバイスを使用する、光センサーのマトリクス中の光強度の時間的変化を検出するための方法であって、
    マトリクスの各ピクセルにおいて、下記のステージが実施され、
    １）光ダイオードを用いてピクセルに突き当たる光を電流Ｉｐｈに変換すること；
    ２）調節可能なゲイン電流ミラーを用いて電流Ｉｐｈを値ＡＩＩｐｈに増幅させること；
    ３）平均ＡＩＩｐｈが光電流の自動増幅ブロックを用いて全てのピクセルの平均明度の時間的変化に対して一定に保たれるように、ステージ２で増幅調節する値ＡＩを適合させること；
    ４）トランスインピーダンス増幅器（Ｔ６ａ１〜Ｔ６ｄ１）を用いて適合させた電流ＡＩＩｐｈを電圧に変換すること；
    ５）スイッチトキャパシタ回路で光強度の時間的変化によって引き起こされる、２つの連続的な時間ｔ１とｔ２との間の電圧差ΔＶ＝Ｖ（ｔ２）−Ｖ（ｔ１）を測定し、および、該電圧差と固定された正の基準値ＶＲ＋および固定された負の基準値ＶＲ−とを比較すること；
    ６）アービトレート型およびイベントエンコード型ブロックに送信されるデジタル信号を発生させること、
    並びに、
    ピクセルマトリクスのアウトプットに接続されるアービトレート型およびイベントエンコード型ブロックにおいて、下記のステージが実施され、
    −デジタル信号を発生したマトリクスのピクセルの空間座標（ｘ,ｙ）を特定すること；
    −外部デバイスに空間座標（ｘ,ｙ）およびシグナルを含むイベントを送信すること；および
    −光センサーのマトリクスに光強度の時間的変化を示すイベント（ｘ,ｙ,ｓ）のフローを発生させること
    トランスインピーダンス増幅器（Ｔ６ａ１〜Ｔ６ｄ１）は弱反転に分極させ、および直列に接続された複数のＭＯＳトランジスタを有して成り、複数のＭＯＳトランジスタの各々がダイオード形態で接続されており、
    ＶＲ＋およびＶＲ−はマトリクスの全てのピクセルで同一であり、
    デジタル信号は、
    −第１閾値検出器が電圧が高閾値を超えていることを測定するごとに第１閾値検出器で発生する正のイベント；と
    −第２閾値検出器が電圧が低閾値未満に下がっていることを測定するごとに第２閾値検出器で発生する負のイベントと
    から選択されることを特徴とする、光強度の時間的変化を検出するための方法。
  12. ２つのリセットされた連続的な時間の間の電圧における差がスイッチトキャパシタ回路によって算出されることを特徴とする、請求項１１に記載の光強度の時間的変化を検出するための方法。
  13. 適合させた電流ＡＩＩｐｈを電圧に変換した後、スイッチトキャパシタ回路において電圧差ΔＶ＝Ｖ（ｔ２）−Ｖ（ｔ１）を測定する前のステージとして、少なくとも１つの更なる増幅ブロック（１０）を用いて電流ＡＩＩｐｈから変換させた電圧を増幅させることを含むことを特徴とする、請求項１１又は１２に記載の光強度の時間的変化を検出するための方法。
JP2015547095A 2012-12-11 2013-11-12 光センサーのマトリクス中の光強度の時間的変化を検出するための方法およびデバイス Active JP6211624B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ES201231921A ES2476115B1 (es) 2012-12-11 2012-12-11 Metodo y dispositivo para la deteccion de la variacion temporal de la intensidad luminosa en una matriz de fotosensores
ESP201231921 2012-12-11
PCT/ES2013/070787 WO2014091040A1 (es) 2012-12-11 2013-11-12 Metodo y dispositivo para la detección de la variación temporal de la intensidad luminosa en una matriz de fotosensores

Publications (2)

Publication Number Publication Date
JP2016501495A JP2016501495A (ja) 2016-01-18
JP6211624B2 true JP6211624B2 (ja) 2017-10-11

Family

ID=50933786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015547095A Active JP6211624B2 (ja) 2012-12-11 2013-11-12 光センサーのマトリクス中の光強度の時間的変化を検出するための方法およびデバイス

Country Status (7)

Country Link
US (1) US9544507B2 (ja)
EP (2) EP2933995B1 (ja)
JP (1) JP6211624B2 (ja)
KR (1) KR102140937B1 (ja)
ES (3) ES2476115B1 (ja)
IL (1) IL239059B (ja)
WO (1) WO2014091040A1 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9965696B2 (en) * 2015-12-31 2018-05-08 James Alves Digital camera control system
US10469776B2 (en) 2016-04-04 2019-11-05 Prophesee Sample and hold based temporal contrast vision sensor
KR102538172B1 (ko) 2016-08-30 2023-05-31 삼성전자주식회사 데이터 출력 장치
FR3057428A1 (fr) * 2016-10-11 2018-04-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif electronique d'analyse d'une scene
US10567679B2 (en) 2016-12-30 2020-02-18 Insightness Ag Dynamic vision sensor architecture
US10917589B2 (en) 2017-06-26 2021-02-09 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10419701B2 (en) 2017-06-26 2019-09-17 Facebook Technologies, Llc Digital pixel image sensor
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
CN111149350B (zh) * 2017-09-28 2022-02-22 苹果公司 使用事件相机生成静态图像
US11393867B2 (en) 2017-12-06 2022-07-19 Facebook Technologies, Llc Multi-photodiode pixel cell
EP3737086B1 (en) * 2018-01-05 2024-01-17 Sony Semiconductor Solutions Corporation Solid-state imaging element, imaging device, and method for controlling solid-state imaging element
CN111357279B (zh) * 2018-01-05 2022-10-11 索尼半导体解决方案公司 固态成像元件、成像设备、及控制固态成像元件的方法
JP2019134271A (ja) * 2018-01-31 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US10969273B2 (en) 2018-03-19 2021-04-06 Facebook Technologies, Llc Analog-to-digital converter having programmable quantization resolution
US11004881B2 (en) 2018-04-03 2021-05-11 Facebook Technologies, Llc Global shutter image sensor
JP7458325B2 (ja) 2018-04-30 2024-03-29 プロフェセ 非同期時系列画像センシングのためのシステムおよび方法
US11089241B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Pixel cell with multiple photodiodes
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11089210B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Configurable image sensor
WO2019239722A1 (ja) * 2018-06-12 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
EP3811609B1 (en) 2018-06-27 2024-08-07 Prophesee Image sensor with a plurality of super-pixels
US10345447B1 (en) * 2018-06-27 2019-07-09 Luminar Technologies, Inc. Dynamic vision sensor to direct lidar scanning
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
US10931884B2 (en) 2018-08-20 2021-02-23 Facebook Technologies, Llc Pixel sensor having adaptive exposure time
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
US11521998B2 (en) 2018-09-18 2022-12-06 Sony Semiconductor Solutions Corporation Solid-state imaging device and imaging device
JP2020072316A (ja) * 2018-10-30 2020-05-07 ソニーセミコンダクタソリューションズ株式会社 電子回路、固体撮像素子、および、電子回路の制御方法
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
KR20210092733A (ko) * 2018-11-16 2021-07-26 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치 및 촬상 장치
US11102430B2 (en) 2018-12-10 2021-08-24 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
EP3706409B1 (en) * 2019-03-07 2022-05-11 Melexis Technologies NV Pixel voltage regulator
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
ES2981443T3 (es) 2019-04-25 2024-10-08 Beijing Ruisizhixin Tech Co Ltd Sensor de visión delta
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
KR20210000985A (ko) * 2019-06-26 2021-01-06 삼성전자주식회사 비전 센서, 이를 포함하는 이미지 처리 장치 및 비전 센서의 동작 방법
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
EP3930312B8 (en) 2020-06-26 2023-10-25 Alpsentek GmbH Delta image sensor with digital pixel storage
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
RS64457B1 (sr) 2020-08-14 2023-09-29 Alpsentek Gmbh Senzor slike sa konfigurabilnim piksel kolom i postupak
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
US12022218B2 (en) 2020-12-29 2024-06-25 Meta Platforms Technologies, Llc Digital image sensor using a single-input comparator based quantizer
CN114696749A (zh) * 2020-12-29 2022-07-01 澜至科技(上海)有限公司 一种低噪声放大器电路、芯片及电子设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168461A (en) 1989-08-21 1992-12-01 Industrial Technology Research Institute Switched capacitor differentiators and switched capacitor differentiator-based filters
JP3335455B2 (ja) * 1994-01-19 2002-10-15 富士通株式会社 電流電圧変換回路
JPH11205247A (ja) * 1998-01-16 1999-07-30 Mitsubishi Electric Corp 光電変換回路
US7075130B2 (en) 2002-09-19 2006-07-11 Eidgenossische Technische Hochschule Zurich Photosensitive device with low power consumption
JP3691050B2 (ja) * 2003-10-30 2005-08-31 総吉 廣津 半導体撮像素子
KR101331982B1 (ko) 2005-06-03 2013-11-25 우니페르지타에트 취리히 시간 의존적 이미지 데이터를 검출하기 위한 광 어레이
KR101445661B1 (ko) * 2008-01-24 2014-11-03 삼성전자주식회사 피모스 트랜지스터를 사용하는 씨모스 이미지 센서
ES2396816B1 (es) * 2011-05-26 2014-01-21 Consejo Superior De Investigaciones Científcas (Csic) Circuito de ganancia de transimpedancia de bajo consumo y bajo desapareamiento para sistemas de fotosensado diferenciador temporal en sensores dinámicos de visión
JP5504229B2 (ja) * 2011-09-13 2014-05-28 株式会社東芝 トランスインピーダンスアンプおよび受光回路

Also Published As

Publication number Publication date
ES2690161T3 (es) 2018-11-19
US9544507B2 (en) 2017-01-10
EP2933995B1 (en) 2016-12-28
IL239059A0 (en) 2015-07-30
ES2476115A1 (es) 2014-07-11
EP3139592B1 (en) 2018-09-19
EP3139592A1 (en) 2017-03-08
KR20150095841A (ko) 2015-08-21
EP2933995A4 (en) 2015-11-11
US20150319369A1 (en) 2015-11-05
ES2615345T3 (es) 2017-06-06
KR102140937B1 (ko) 2020-08-05
WO2014091040A1 (es) 2014-06-19
EP2933995A1 (en) 2015-10-21
ES2476115B1 (es) 2015-04-20
JP2016501495A (ja) 2016-01-18
IL239059B (en) 2018-02-28

Similar Documents

Publication Publication Date Title
JP6211624B2 (ja) 光センサーのマトリクス中の光強度の時間的変化を検出するための方法およびデバイス
EP3440833B1 (en) Sample and hold based temporal contrast vision sensor
KR102359761B1 (ko) 시간 의존적 시각 데이터를 검출하기 위한 픽셀 회로
KR101885093B1 (ko) 다이나믹 비전 센서 내의 시간 미분 광-센싱 시스템을 위한 저-부정합-임팩트 및 저-소비성 트랜스임피던스 이득 회로
CN104956654A (zh) 用于检测光传感器矩阵中的光强时变的方法和设备
WO2019204515A4 (en) Readout circuits and methods
US20150014534A1 (en) Switchable readout device
CN112740660A (zh) 固态成像元件、固态成像元件的控制方法以及电子设备
TW202249418A (zh) 差分主動像素
CN107517354B (zh) 一种红外焦平面读出电路及其反馈控制环路
TW201521445A (zh) 陣列式讀取裝置、雙功能讀取裝置及偵測電路
JPH05244411A (ja) 光センサアレイの信号変換装置
TWI750841B (zh) 高線性度數位調控的光感測器和方法
CN110519535A (zh) 一种高灵敏度大动态范围的新型像素结构
CN211824766U (zh) 一种弱化像元失配影响的光电传感检测装置
Kim et al. Averaging current adjustment technique for reducing pixel resistance variation in a bolometer-type uncooled infrared image sensor
Jung et al. Design of Current-Type Readout Integrated Circuit for 160× 120 Pixel Array Applications
Chevroulet et al. A battery operated optical spot intensity Measurement system
CN116545390A (zh) 一种运算放大电路及光电检测系统
Sun et al. Research of capacitor transimpedance amplifier for infrared readout integrated circuit design with variable integration time
JP2017216513A (ja) 撮像素子および撮像装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170913

R150 Certificate of patent or registration of utility model

Ref document number: 6211624

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250