KR102140937B1 - 광센서의 매트릭스에서 광 강도의 시간적 변화를 감지하기 위한 방법 및 장치 - Google Patents

광센서의 매트릭스에서 광 강도의 시간적 변화를 감지하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR102140937B1
KR102140937B1 KR1020157018680A KR20157018680A KR102140937B1 KR 102140937 B1 KR102140937 B1 KR 102140937B1 KR 1020157018680 A KR1020157018680 A KR 1020157018680A KR 20157018680 A KR20157018680 A KR 20157018680A KR 102140937 B1 KR102140937 B1 KR 102140937B1
Authority
KR
South Korea
Prior art keywords
voltage
output
pixel
transistor
amplifier
Prior art date
Application number
KR1020157018680A
Other languages
English (en)
Other versions
KR20150095841A (ko
Inventor
테레사 세라노 고타레도나
바란코 버나베 리나레스
Original Assignee
콘세호 수페리오르 데 인베스티가시오네스 시엔티피카스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콘세호 수페리오르 데 인베스티가시오네스 시엔티피카스 filed Critical 콘세호 수페리오르 데 인베스티가시오네스 시엔티피카스
Publication of KR20150095841A publication Critical patent/KR20150095841A/ko
Application granted granted Critical
Publication of KR102140937B1 publication Critical patent/KR102140937B1/ko

Links

Images

Classifications

    • H04N5/3355—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/76—Circuitry for compensating brightness variation in the scene by influencing the image signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/707—Pixels for event detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H04N5/243—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

상기 발명은 픽셀의 매트릭스, 상기 광전류의 상기 증폭의 상기 자동 조정을 위한 블록과 조정 및 이벤트 부호화 블록을 포함하는 광센서의 매트릭스에서 광 강도의 시간적 변화를 감지하기 위한 방법과 장치와 관련된 것이다. 각각의 픽셀은 광전류를 생성시키는 광센서, 상기 광센서의 상기 출구에 연결된 조정 가능한 이득 전류 미러, 상기 전류 미러의 상기 출구에 배치된 트랜스임피던스 증폭기, 선택적으로 상기 트랜스임피던스 증폭기의 상기 출구에 배치된 적어도 한 개 이상의 증폭 회로 및 캐패시터와 상기 픽셀에서 이벤트를 생성시키기 위해 상기 출력 전압이 더 높은 문턱값을 초과하거나 더 낮은 문턱값 아래로 떨어지는 지를 결정하기 위한 문턱값 감지기를 포함한다.

Description

광센서의 매트릭스에서 광 강도의 시간적 변화를 감지하기 위한 방법 및 장치{METHOD AND DEVICE FOR DETECTING THE TEMPORAL VARIATION OF THE LIGHT INTENSITY IN A MATRIX OF PHOTOSENSORS}
본 발명은, 그 첫번째의 이득이 모든 픽셀에 공통적인 자동 이득 제어에 의해 계산되는 평균 주변광에 기초하여 조정되는 가변 이득의 형태인, 전류 미러와 트랜스임피던스 및 트랜스컨덕턴스 증폭기 스테이지의 시퀀스로, 스위치 캐패시터의 스테이지 이전의 스테이지를 대체하는 방법과 장치에 의해, 기존 기술의 발명과 연관된 문제를 해결하는 광센서의 매트릭스에서 광 강도의 시간적 변화를 감지하기 위한 방법 및 장치를 기재한다. 이는 대략 1%의 대비 감도(contrast sensitivity)를 달성하면서, 소비와 픽셀 영역의 감소를 가능하게 한다.
본 발명은 인공 비전 센서의 분야에 속하는 것으로, 구체적으로, 이른바 시간적 차이 센서(temporal difference sensor) 또는 "다이나믹 비전 센서"(DVS)의 개념에 해당된다.
DVS 센서는 픽셀이 이전의 이벤트를 생성한 때로부터 픽셀에 부딪히는 빛이 고정된 비율로 변할 때마다 각각의 픽셀이 이벤트를 생성하는 카메라이다. 빛이 증가하면, 이벤트는 양성(positive)일 것이고 빛이 감소하면 이벤트는 음성일 것이다. 이러한 방식으로, 센서는 시간에 걸쳐서 이벤트의 흐름을 생성하는데, 각각의 이벤트는 세 개의 요소(x, y, s)에 의해 정의되며, 여기서, (x, y)는 매트릭스에서의 픽셀 좌표이며, 's'는 이벤트 신호이다. 이벤트의 이러한 흐름은 센서에 의해 포착되는 변화하는 시각적 장면을 나타낸다. 이러한 센서 개념은 원래 크레이머(Kramer)(제이. 크레이머, "집적 광학 전이 센서", 미국 전기전자기술자협회 회로 및 시스템에 관한 회보, 파트 투: 아날로그 및 디지털 신호 처리, 49권, 9번, 612-628페이지, 2002년 9월(J. Kramer, "An Integrated Optical Transient Sensor," IEEE Transactions on Circuits and Systems, Part-II: Analog and Digital Signal Processing, vol. 49, No. 9, pp. 612-628, Sep. 2002) 및 제이. 크레이머, "이벤트 구동, 비동기 판독을 갖는 온/오프 전이 이미저", 미국 전기전자기술자협회 회로 및 시스템에 관한 국제 심포지움, 2002년 ISCAS, 2권, 165-168페이지, 2002년(J. Kramer, "An on/off transient imager with event-driven, asynchronous read-out," IEEE Int. Symp. On Circuits and Systems, ISCAS 2002, vol. II, pp. 165-168, 2002))에 도입되었지만, 이 실시예는 픽셀 성능에 있어서 심각한 불일치를 야기하였는데, 이는 최대 시간적 대비 감도를 제한하여 약 30%의 값에 도달할 수 있었다(피. 리히트슈타이너 등, "향상된 온/오프의 시간적 식별 어드레스-이벤트 이미저", 전자, 회로 및 시스템에 관한 2004년 제11회 미국 전기전자기술자협회 국제회의 의사록, 2004년 ICECS 2004, 211-214페이지(P. Lichtsteiner, et al "Improved ON/OFF Temporally Differentiating Address-Event Imager," Proceedings of the 2004 11th IEEE International Conference on Electronics, Circuits and Systems, 2004. ICECS 2004, pp. 211-214)). 이러한 기존 기술을 향상시키기 위해, 리히트슈타이너는 그 후에 픽셀에서 픽셀로 보다 낮은 불일치 성능을 제공하는 두 개의 캐패시터를 구비한 자가 타이밍 스위치 캐패시터 스테이지를 도입함으로써 향상된 센서를 제안하였고(미국 특허 제5168461호), 이에 따라 15% 범위로 시간적 대비에 대한 감도를 달성할 수 있었다(피. 리히트슈타이너 등, "128x128 120 dB 15㎲ 지연 비동기 시간적 대비 비전 센서", 미국 전기전자기술자협회 고체상태 위원회, 43권, 2번, 566-576페이지, 2008년 2월(P. Lichtsteiner, et al, "A 128x128 120 dB 15㎲ Latency Asynchronous Temporal Contrast Vision Sensor," IEEE J. Solid-State Circ., vol. 43, No. 2, pp. 566-576, Feb. 2008) 및 미국 특허 제7728269 B2호).
그러나, 스위치 캐패시터 스테이지는 두 개의 캐패시터가 매우 다른 값을 갖는 것을 요구하였는데, 이는 통합 회로의 일 실시예에서 각각의 픽셀 영역 내에서 상당한 영역을 요구하는 결과를 초래한다. 리히트슈타이너에 의해 제작된 센서(피. 리히트슈타이너 등, "128x128 120 dB 15㎲ 지연 비동기 시간적 대비 비전 센서", 미국 전기전자기술자협회 고체상태 위원회, 43권, 2번, 566-576페이지, 2008년 2월(P. Lichtsteiner, et al, "A 128x128 120dB 15㎲ Latency Asynchronous Temporal Contrast Vision Sensor," IEEE J. Sold-State Circ., vol. 43, No. 2, pp. 566-576, Feb. 2008) 및 US 7,728,269 B2)에서 이러한 캐패시터는 픽셀의 전체 영역의 대략 3분의 2를 차지하였다. 따라서, 픽셀이 커짐에 따라, 칩은 큰 영역을 차지하고 고가가 된다. 이러한 새로운 기존 기술 상태를 향상시키기 위해, 레예로(제이. 에이. 레예로 바르달로 등, "3.6us 비동기 프레임 프리 이벤트 구동 다이나믹 비전 센서", 미국 전기전자기술자협회 고체상태 위원회 46권 6번 1443-1445페이지, 2011년 7월(J. A. Lenero-Bardallo, et al, "A 3.6us Asynchronous Frame-Free Event-Driven Dynamic-Vision-Sensor," IEEE J. of Solid-State Circuits, vol. 46, No. 6, pp. 1443-1445, June 2011))는 캐패시터의 값 사이의 차이를 줄이면서 스위치 캐패시터 이전에 매우 작은 영역의 전압 증폭기 스테이지를 도입하는 것을 제안하였는데, 이에 따라 픽셀의 영역의 감소와 대략 10%의 값까지 시간적 대비 감도를 다소 향상시키는 것 양자를 달성하였다. 그러나, 이러한 증폭기 스테이지는 소비가 많고 픽셀 성능의 불일치를 다소 악화시켰다.
기존 기술 상태에 대해 본 발명에 의해 달성된 개선을 설명하기 위해, 리히트슈타이너의 센서(미국 특허 제7728269 B2호)를 참조로서 채택하였는데, 그 픽셀을 단순화한 다이어그램이 도 1에 나타나 있다. 광다이오드 D에 의해 감지된 광은 광전류 Iph로 변형된다. 트랜지스터 T1에서 T4는 노드 P1에서 Iph를 전압 Vp1=Voffset+V0log(Iph)로 대수적으로 변형한다. 광전류 Iph는 트랜지스터 T4를 통과하여, 매트릭스의 모든 픽셀에 의해 공유되는 드레인 노드 P0로부터 흘러 나와서, 매트릭스 내의 모든 픽셀로부터의 광전류를 추가하는 전류 추가기 블록 ∑I에 추가된다. 이 합계는 이후에 픽셀에서 트랜지스터 T3의 게이트를 자동으로 조정하여 증폭기 T1-T3의 소비를 최소화시켜 주변광에 적응되도록 한다(미국 특허공개 제2004/065876호). 트랜지스터 T5a 와 T5b는 Vp1을 노드 P2에 복사한다. 레예로의 개선에서, 이러한 두 개의 트랜지스터는 이득(gain) Av를 갖는 전압 증폭기 스테이지에 의해 교체되어, P2에서의 전압이 Vp2 =Av(Voffset+V0log(Iph))가 되는데, 여기서, 리히트슈타이너에 의한 실시예에서는 Av=1이며, 레예로에 의한 실시예에서는 Av>1이다. 캐패시터 C1 과 C2 및 트랜지스터 T6에서 T8을 포함하는 스위치 캐패시터 회로는 정전(capacitive) 이득 Ac = C2/C1에 의해 곱해진 이전의 리셋 시간 t1으로부터 P3에서의 전압 변화를 P2에 복사한다. 따라서, Vp3(t)=Ac(Vp2(t)-Vp2(t1))=AcAvV0log(Iph(t)/Iph(t1))이다. 트랜지스터 T9에서 T11은 Vp3(t)가 특정한 양성의 문턱값 VR+를 초과하는지를 감지하며, 그럴 경우, 양성의 이벤트(ON)를 생성한다. 트랜지스터 T12에서 T14는 Vp3(t)가 음성의 문턱값 VR- 아래로 떨어지는지를 감지하며, 그럴 경우, 음성의 이벤트(OFF)를 생성한다. 픽셀이 이벤트를 생성할 때마다, 캐패시터 C1의 리셋은 리셋 트랜지스터 T7에 의해 발생한다. 이러한 방식으로, 픽셀은 Vp3(t2)≥VR+= AcAvV0log(Iph(t2)/Iph(t1))이면 양성의 이벤트 t2를 즉시 생성하고, Vp3(t2)≤VR-= AcAvV0log(Iph(t2)/Iph(t1))이면 음성의 이벤트를 생성한다. 이것은 △I/I= exp((VR+/-)/(AcAvV0))-1=θ+/-로도 표현된다. 변수 θ+/-는 양성 또는 음성의 대비에 대한 감도를 나타낸다. 이러한 대비 감도를 위해 조정될 수 있는 최소값은 변수 VR+/-, Ac, Av 및 V0의 픽셀에서 픽셀로의 분산에 의해 주어진다. 변수 V0는 일반적으로 물리적 상수의 기능이며 동일한 칩에서 픽셀에서 픽셀로의 분산을 겪지 않는다. 변수 VR+/-의 분산은 증폭기 T6에서 T8와 전압 비교기(트랜지스터 T9에서 T11 및 T12에서 T14)의 성능의 분산에 의해 주어지며, 증폭기 T6에서 T8 및 비교기가 전체 픽셀 영역을 줄이도록 작게 만들어지기 때문에 일반적으로 높다. 증폭기와 비교기의 높은 불일치의 영향은 분모(denominator) AcAv의 프로덕트(product)을 높임으로써 감소된다. 리히트슈타이너의 기존 기술에서는, Av=1에 의해, Ac를 최대한 크게 만드는 것이 필수적이었다. 예를 들면, 리히트슈타이너의 실시예(피. 리히트슈타이너 등, "128x128 120 dB 15㎲ 지연 비동기 시간적 대비 비전 센서", 미국 전기전자기술자협회 고체상태 위원회, 43권, 2번, 566-576페이지, 2008년 2월(P.Lichtsteiner, et al, "A 128x128 120 dB 15㎲ Latency Asynchronous Temporal Contrast Vision Sensor," IEEE J. Solid-State Circ., vol. 43, No. 2, pp. 566-576, Feb. 2008))에서는, 20의 값이 주어졌다. 변수 Ac도 픽셀에서 픽셀로 분산을 겪지만, 집적 회로에서는 캐패시턴스 사이의 관계가 저 분산(일반적으로 1% 미만)이기 때문에 분산이 감소된다. 레예로의 실시예에서, 변수 Av도 분산을 도입한다. 그러나, 변수 Av가 대략 25로 설정되면서 변수 Ac는 5로 감소될 수 있었다. 이러한 방식에서, 프로덕트는 125였는데, 분산을 약간 상승시키지만 전반적인 대비 감도를 향상시켰다. 하지만, 추가적인 증폭기 스테이지는 픽셀 소비를 엄청나게 증가시켰다(10 팩터를 상회).
따라서, 기존 기술은 픽셀 영역을 증가시키거나 파워 소비를 증가시키지 않고서는 대비 감도가 향상될 수 없는 문제를 야기한다. 기존 기술과 관련된 문제를 해결하기 위해, 본 발명은 약 인버전(weak inversion)으로 분극된(polarised), 다이오드 구성을 갖는 MOS 트랜지스터를 연결함으로써 트랜스임피던스 증폭기를 사용하는데, 이는 직렬로 연결된다(스페인 특허공개 제201130862호).
도 1은 미국 특허 제7728269 B2호에 기재되고 기존 기술에 속하는 리히트슈타이너의 시간 의존적인 시각적 장면을 감지하기 위한 광다이오드 매트릭스의 센서의 예시적인 실시예를 나타낸다.
도 2는 본 발명의 광센서 매트릭스 대상에서 광 강도의 시간적 변화를 감지하기 위한 집적 회로 장치의 예시적인 실시예를 나타낸다.
도 3은 도 2에 나타난 센서의 픽셀의 매트릭스를 이루는 픽셀의 특정한 실시예를 나타낸다.
도 4는 도 2에 나타난 센서의 픽셀의 매트릭스를 이루는 픽셀의 다른 특정한 실시예를 나타내는데, 여기서, 픽셀은 추가적인 증폭 블록을 가진다.
도 5는 도 2에 나타난 자동 이득 제어 회로의 예시적인 실시예를 나타낸다.
도 6은 도 2에 나타난 센서의 자동 이득 제어 회로의 예시적인 실시예를 나타내는데, 여기서, 회로는 두 개의 추가적인 조정 스테이지를 가진다.
도 7은 도 2에 나타난 장치를 사용하는 본 발명의 방법 대상의 특정한 실시예의 플로우차트를 나타낸다.
도 8은 다이오드 구성에서 약 인버전으로 분극되고, 본 발명에서 사용된 것들의 직렬로 연결된, N1 MOS 트랜지스터를 구비한 트랜스임피던스 증폭기를 나타낸다. 그러한 트랜지스터는 스페인 특허공개 제201130862호에 기재되어 있다.
본 발명에서 기존 기술에 의해 제기된 문제를 해결하는 방법과 장치가 제공된다. 이러한 목적을 위하여, 본 발명은, 센서 매트릭스의 픽셀에서 픽셀로의 분산을 겪지 않는, 이전의 증폭 Av를 달성하는 것을 제안하는데, 약 인버전에서 분극되고 다이오드 구성을 갖는 MOS 트랜지스터를 연결하는 것에 의해 트랜스임피던스 증폭기를 채용하며, 이들은 직렬로 연결된다. 그러나, 약 인버전으로 분극되고 다이오드 구성을 갖는 일부 MOS 트랜지스터가 직렬로 연결될 경우, MOS 트랜지스터에 의해 도입된 부유 용량(stray capacitance)으로 인해, 회로 작동이 느려지지 않도록 작동 전류가 과도하게 낮아지지 않게 하는 것이 필요하다. 예를 들면, 다이나믹 비전 센서(DVS)의 픽셀에 채용되는 전형적인 크기에 대해, 작동 전류가 대략 1nA에서 대략 100nA가 되도록 하는 것이 필요하다. 이것은 각 픽셀에 대해 밀리 초(millisecond) 미만의 응답 속도를 보장할 것이며, 이는 고속 애플리케이션에서 DVS의 사용을 가능하게 하므로, 종래의 포토그램 기반의 카메라에 비해 경쟁력이 있다. 또한, 이러한 전류는 너무 높지 않아야 하는데, 이는 MOSFET 트랜지스터가 더 이상 약 인버전으로 분극되지 않도록 하기 때문이다. 약 인버전으로 분극되고 다이오드 구성을 갖는 직렬 연결된 MOS 트랜지스터가 (대략 1nA로부터 대략 100nA까지의) 고 전류에서 작동하는 것을 보장하기 위해서, 이들은 1 펨토암페어(femtoampere)로부터 1 나노암페어(nanoampere)까지 주변 광의 기능으로서 통상적으로 변화하는, 광다이오드를 생성하는 광전류에 의해 직접 작동하도록 만들어질 수 없다. 따라서, 본 발명은 각각의 픽셀에서 모든 픽셀<Iph>에 의해 감지된 평균 광에 대해 적용되는 이득(gain)을 갖는 전류 증폭의 스테이지를 포함한다. 따라서, 약 인버전으로 분극되고 다어오드 구성을 갖는 MOS 트랜지스터의 직렬 연결에 기반한 트랜스임피던스 증폭기 작동 전류는, 일정하며 미리 설정된 레퍼런스 전류 Ib1 과 동등한, 모든 픽셀에 대해 평균 전류 레벨 <AlIph>에서 유지되는데, 이는 통상적으로 1nA에서 100nA 사이에 있다. 이를 위해, 본 발명은 한 편으로는 픽셀 <Iph>의 매트릭스에서 매번 평균 입사광을 감지하며, 다른 한편으로는 모든 픽셀의 전류 증폭기 스테이지의 이득을 조정하여, 평균 <AlIph>가 사용자에 의해 설정된 일정한 레퍼런스 Ib1과 동등한, 통상적으로 1nA에서 100nA 사이에 있는, 이득의 자동 제어를 위한 메커니즘을 포함한다.
따라서, 본 발명의 제 1 목적은, 적어도 픽셀의 일 매트릭스와, 모든 픽셀에서 생성되는 광전류의 증폭의 자동 조정을 위한 블록과, 픽셀의 매트릭스의 출력에 연결되는 조정 및 이벤트 부호화 블록을 포함하는 광센서의 매트릭스에서 광 강도의 시간적 변화를 감지하기 위한 집적 회로 장치이다. 픽셀의 각각의 매트릭스는 적어도 이하를 포함한다:
a) 표면에 입사하는 광량에 비례하는 광전류를 생성하는 광센서로서, 상기 광전류는, 본 발명을 실시하기 위한 특정한 모드에서, 1 펨토암페어에서 1 나노암페어 사이로 구성된다;
b) 조정 가능한 이득 전류 미러로서, 입력 브랜치와 두 개의 출력 브랜치를 갖고, 제 1 출력은 조정 가능한 전류 이득을 갖고, 제 2 출력은 고정된 전류 이득을 갖는다. 미러는 자동 조정을 위해 블록에 의해 고정되는 전류 이득을 도입하고, 본 발명을 실시하기 위한 보다 특정한 모드에서, 1nA에서 100nA에 이르는 값까지 전류를 증폭함으로써, 광전류를 전류 미러 출력 브랜치에 복사한다. 또한, 이는 광센서의 노드에서 전압 이탈(voltage excursions)을 최소화하여, 상기 노드에서 부유 용량을 충전과 방전을 회피한다. 상기 미러의 전류 이득은 전류의 증폭의 자동 조정을 위한 블록에 의해 조정된다. 이러한 방식으로, 고정 이득을 갖는 출력 브랜치는 입력 광전류를 다이오드 구성에 연결되는 컬렉터 트랜지스터에 복사하며, 그 노드는 매트릭스로부터 픽셀의 나머지의 컬렉터 트랜지스터에 연결되고, 조정 가능한 전류 이득 브랜치는 입력 전류를 트랜스임피던스 증폭기에 복사한다;
d) 조정 가능한 이득 전류 미러의 조정 가능한 이득 브랜치의 출력에 배치된 트랜스임피던스 증폭기로서, 광전류로부터 대수적인 전압으로의 변환을 위해, 증폭기는 약 인버전에서 분극된 적어도 두 개의 직렬 MOS 트랜지스터로 구성되고, 각각의 MOS 트랜지스터는 다이오드 구성에 있다. 직렬 트랜지스터의 양은 각각의 특정한 경우의 필요에 따라 달라질 것이다;
e) 스위치 캐패시터의 회로로서, 트랜스임피던스 증폭기의 출력에 연결되는 제 1 캐패시터와, 제 1 캐패시터와 제 1 캐패시터에 직렬로 연결되는 제 2 캐패시터에 연결되는 제 2 전압 증폭기와, 제 2 전압 증폭기에 연결되는 피드백을 포함하고, 제 2 캐패시터는 리셋 키로 작동하는 MOS 트랜지스터에 병렬로 연결된다; 및
g) 전압이 더 높은 문턱값을 초과하는지를 결정하는 제 1 문턱값 감지기와, 전압이 더 낮은 문턱값 미만으로 내려가는지를 결정하는 제 2 문턱값 감지기를 포함하고, 양 감지기는 제 2 전압 증폭기의 출력에 연결된다. 상기 더 높은 문턱값과 더 낮은 문턱값은 사용자에 의해 사전 설정될 것이다.
본 발명을 실시하기 위한 특정한 모드에서, 광센서는 광다이오드인 것으로 의도되었지만, 입사하는 광으로부터 광전류를 제공하는 어떤 다른 광변환기(phototransductor) 장치가 사용될 수 있다.
본 발명의 다른 특정한 실시예에서, 각각의 픽셀은 제 1 트랜스임피던스 증폭기의 출력과 스위치 캐패시터 회로의 입력 사이에 배치된 적어도 하나의 추가적인 증폭 블록을 포함한다. 이러한 블록은 직렬로 또는 반복적으로 서로 연결될 것이다. 또한, 추가적인 제 1 증폭 블록의 입력은 픽셀의 트랜스임피던스의 출력에 연결되고, 추가적인 마지막 증폭 블록의 출력은 스위치 캐패시터 회로의 제 1 캐패시터에 연결된다. 그리고, 각각의 블록은 적어도 트랜스컨덕턴스 증폭기와, 트랜스컨덕턴스 증폭기의 출력에 연결되는 고정 이득 전류 미러와, 약 인버전으로 분극되는 두 개의 MOS 트랜지스터를 갖는 추가적인 트랜스임피던스 증폭기를 포함하고, 각각의 MOS 트랜지스터는 다이오드 구성으로 된다. 이러한 추가적인 트랜스임피던스 증폭기는 고정 이득 전류 미러의 출력에 연결될 것이다. 한 개의 추가적인 증폭 블록만 있다면, 그것은 픽셀의 제 1 트랜스임피던스 증폭기의 출력에 연결되는 그러한 블록의 입력이라는 점과, 스위치 캐패시터 회로의 제 1 콘덴서의 입력에 연결되는 이러한 블록의 출력일 것이라는 점이 이해된다.
본 발명의 다른 특정한 실시예에서, 하나 이상의 추가적인 증폭 블록이 포함될 것이 예상된 경우, 그러한 블록은 직렬로 또는 반복적으로 서로 연결된다. 제 2 블록 및 이어지는 블록과, 바로 이전 블록과의 연결은, 각각의 블록의 트랜스컨덕턴스의 게이트 단자를 이전 블록의 트랜스임피던스 증폭기의 출력과 연결시킴으로써 수행된다. 이러한 방식으로, 조정 가능한 이득 전류 미러의 대수적인 전압에 제공되는 증폭의 증가가 달성된다.
추가적인 증폭 블록이 사용되는 본 발명의 특정한 실시예에서, 스위치 캐패시터는 픽셀의 제 1 트랜스임피던스 증폭기의 출력에 직접 연결되지 않고, 마지막 블록의 트랜스임피던스 증폭기의 출력에 연결되는데, 이는 직렬로 또는 반복적으로 연결된다.
본 발명의 다른 특정한 실시예에서, 조정 가능한 이득 전류 미러는 적어도 하나의 MOS 입력 트랜지스터, 하나의 MOS 출력 트랜지스터 및 전압 인버터 증폭기에 의해 형성된다. 상기 MOS 입력 트랜지스터는, 본 발명의 다른 보다 특정한 실시예에서, 그 게이트 터미널이 장치 외부로부터 사용자에 의해 사전 설정된 전압 VG에 연결되는데, 이는 매트릭스의 모든 픽셀에 공통적일 것이며, 그 드레인 단자는 광다이오드에 연결되고 그 소스 단자는 전압 인버터 증폭기의 출력에 연결되도록 설계된다. 본 발명의 다른 특정한 실시예에서, 조정 가능한 이득 전류 미러의 MOS 출력 트랜지스터는 그 소스 단자가 MOS 입력 트랜지스터의 소스 단자에 연결되고, 그 단자 게이트가 자동 이득 제어 회로에 의해 설정되는 전압 VGA 에 연결되며, 그 드레인 단자가 조정 가능한 이득 전류 미러의 출력으로서 작용하고 제 1 트랜스임피던스 증폭기의 입력에 연결되도록 설계된다.
본 발명의 다른 특정한 실시예에서, 제 1 문턱값 감지기가 전압이 보다 높은 문턱값을 초과하는 것을 결정하고 제 2 문턱값 감지기가 전압이 보다 낮은 문턱값 미만으로 떨어진 것을 결정하는 각각의 픽셀에 대하여, 조정 및 이벤트 부호화 블록은 매트릭스에서 픽셀의 위치에 상응하는 좌표 x와 y를 결정하고 신호 s와 함께 이벤트를 생성하는 프로세서를 포함하고, 신호 s는 제 1 및 제 2 문턱값 감지기에 의해 결정되고 좌표(x, y)와 신호(s)에 의해 형성되는 세트를 이진법으로 부호화하는 단어를 생성한다. 구체적으로, 보다 높은 문턱값이 초과될 때 제1 감지기는 양성 신호의 시그널을 생성할 것이고, 보다 낮은 문턱값 미만으로 떨어질 때 제 2 감지기는 음성 신호의 시그널을 생성할 것이다.
본 발명의 다른 특정한 실시예에서, 광전류의 증폭의 자동 조정을 위한 블록은 자동 이득 제어 회로이며, 적어도 이하를 포함한다:
a) 픽셀 중 하나의 콜렉터 트랜지스터의 복사;
b) 그 MOS 입력 트랜지스터가 전압 VG에 연결된 게이트를 가지며 그 출력이 제 1 전류 레퍼런스 Ib1에 연결되는 픽셀의 조정 가능한 이득 전류 미러의 복사;
c) 그 음성 입력이 미러의 출력과 전류 레퍼런스 Ib1에 연결되고, 그 양성 입력이 전압 레퍼런스에 연결되며, 그 출력이 MOS 출력 트랜지스터의 게이트에 연결됨으로써, 전압 VGA를 생성하는 제 1 차동 전압 증폭기;
d) 전압 VGA'를 픽셀의 조정 가능한 이득 전류 미러의 출력 트랜지스터의 게이트 단자 VGA에 복사하는, 단일 이득 구성으로 연결되는 제 2 차동 전압 증폭기.
본 발명의 다른 특정한 실시예에서, 광전류의 증폭의 자동 조정을 위한 블록에서, 픽셀이 적어도 하나의 추가적인 증폭 블록을 포함한다면, 게이트와 소스 단자를 제 1 MOS 출력 트랜지스터와 공유하고 그 드레인 단자가 제 2 미러 출력을 구성하는, 조정 가능한 이득 전류 미러의 제 2 MOS 출력 트랜지스터가 배치된다. 이러한 출력을 위해, 픽셀 내에서 추가적인 증폭 블록의 조정을 위한 스테이지가 연결된다. 픽셀의 추가적인 증폭 블록을 조정하기 위한 이러한 추가적인 조정 스테이지는, 픽셀에서 제 1 트랜스임피던스의 복사인 트랜스임피던스 증폭기 스테이지와, 픽셀에서 제 1 트랜스컨덕턴스 증폭기의 복사인 트랜스컨덕턴스 증폭기와, 차동 전압 증폭기와, 전류 레퍼런스 Ib2를 포함한다. 픽셀에서 추가적인 증폭 블록의 조정을 위한 스테이지의 이러한 요소는 다음과 같이 연결된다: 추가적인 조정 스테이지의 입력 노드는, 내부에서 대수적인 전압을 생성하는 트랜스임피던스 증폭기 노드이고; 이러한 노드에, 그 소스가 모든 픽셀의 트랜스컨덕턴스 증폭기의 소스와 노드 VQ1을 공유하고 그 드레인이 전류 레퍼런스 Ib2에 연결되는 트랜스컨덕턴스 증폭기 게이트도 연결되며; 이 드레인은, 그 양성 입력이 레퍼런스 전압에 연결되고 그 출력이 노드 VQ1 에 연결되는차동 전압 증폭기의 음성 입력에 연결된다.
본 발명의 다른 특정한 실시예에서, 픽셀이 대수적 전압 증폭을 증가시키기 위해 제 2의 추가적인 증폭 블록을 가지면, 광전류의 증폭의 자동 조정을 위한 블록은, 그 입력 노드에 레퍼런스 전류 Ib2가 연결되는, 픽셀 내에서 상기 제 2 의 추가적인 증폭 블록을 조정하기 위한 제 2 의 추가적인 조정 스테이지를 수용한다.
본 발명의 다른 특정한 실시예에서, 픽셀이 직렬로 또는 반복적으로 연결되는 더 많은 추가적인 증폭 블록을 가지면, 더 많은 추가적인 조정 스테이지는, 픽셀에서 그러한 "추가적인 증폭 블록"의 조정을 위해, 광전류의 증폭의 자동 조정을 위한 블록에서, 직렬로 또는 반복적으로 동일한 수로 추가된다.
본 발명의 다른 특정한 실시예에서, 스위치 캐패시터 스테이지는 픽셀에 존재하는 마지막 추가적인 트랜스임피던스 증폭기의 출력에 연결된다.
본 발명의 다른 특정한 실시예에서, 스위치 캐패시터 스테이지는 상기 제 1 캐패시터의 출력에 연결되고, 상기 스테이지는 전압 증폭기, 제 2 피드백 연결 캐패시터, 및 추가적인 전압 증폭을 추가하고 두 개의 연속적인 리셋 시간 사이에서 전압 차를 계산하기 위해, 리셋 키로 작동하며 제 2 캐패시터에 병렬로 연결되는 MOS 트랜지스터로 구성된다.
본 발명의 제 2 목적은 상술한 장치를 사용하는 광센서의 매트릭스에서 광 강도의 시간적 변화를 감지하기 위한 방법이다. 상기 방법을 실시하기 위하여, 적어도 다음의 단계가 매트릭스의 각 픽셀에서 실행된다:
1) 광다이오드에 의해 픽셀에 입사하는 광을 전류 Iph로 변환하는 단계;
2) 조정 가능한 이득 전류 미러에 의해 전류 Iph를 AIIph로 증폭시키는 단계;
3) AIIph의 평균이 광전류의 자동 증폭을 위한 블록에 의해 모든 픽셀의 평균 밝기의 시간적 변화에 대해 일정하게 되도록 값 AI를 적용하는 단계;
4) 약 인버전으로 분극되고 직렬로 연결되며, 각각 다이오드 구성으로 연결되는 적어도 두 개의 MOS 트랜지스터를 포함하는 트랜스임피던스 증폭기에 의해, 적응된 AIIph 를 대수적 전압으로 변환하는 단계;
5) 스위치 캐패시터 회로에서, 광 강도의 시간적 변화에 의해 나타나는 두 개의 연속적인 시간 t1과 t2 사이의 전압 차 △V=V(t2)-V(t1)를 결정하고, 전압 차를 양성 고정 레퍼런스 값 VR+ 와 고정 음성 레퍼런스 값 VR- 와 비교하는 단계로서, 여기서, VR+ 과 VR- 는 매트릭스의 모든 픽셀에 대해 동일하다;
6) 조정 및 이벤트 부호화 블록으로 전송되는 디지털 신호 s를 생성하는 단계로서, 신호는 아래에서 선택된다:
- 제 1 문턱값 감지기가 전압이 보다 높은 문턱값을 초과하는 것을 결정할 때마다 제 1 문턱값 감지기에서 생성되는 양성 이벤트; 및
- 제 2 문턱값 감지기가 전압이 보다 낮은 임계치 미만으로 떨어지는 것을 결정할 때마다 제 2 문턱값 감지기에서 생성되는 음성 이벤트;
그리고, 픽셀 매트릭스의 출력에 연결되는 조정 및 이벤트 부호화 블록에서, 이하의 후속 스테이지가 수행된다:
- 디지털 신호를 생성한 매트릭스의 픽셀의 공간 좌표 (x, y)를 식별하는 단계;
- 장치 외부의 구성요소에 공간 좌표 (x, y)와 신호 s를 포함하는 디지털 단어를 전송하는 단계; 및
- 광센서 매트릭스에서 광 강도의 시간적 변화를 나타내는 단어 (x, y, z)의 흐름을 생성하는 단계.
본 발명을 실시하기 위한 다른 특정한 모드에서, 전압 차는 스위치 캐패시터 스테이지에 의해 두 개의 연속적인 리셋 시간 사이에서 계산된다.
본 발명을 실시하기 위한 다른 특정한 모드에서, 이전에 적용된 AIIph 전류를 전압으로 변환한 후, 그리고 스위치 캐패시터 회로에서 전압 차 △V =V(t2)-V(t1)를 결정하기 이전의 스테이지로서, 본 발명의 방법 대상은 적어도 하나의 추가적인 증폭 블록에 의해 AIIph전류의 변환으로부터 얻어진 전압의 증폭을 제공한다.
예시
다음으로, 본 발명의 특정한 실시형태의 일부 예시에 관하여 도면에서 사용된 도면부호를 참조하여 예시적이며 비제한적인 방식으로 설명한다.
본 발명의 장치의 일 실시형태의 제 1 예시에 있어서, 도 2는 광센서의 매트릭스에서 광 강도의 시간적 변화를 감지하기 위한 집적 회로 장치를 나타낸다. 상기 장치는 픽셀의 2차원 매트릭스(1)(이러한 매트릭스는 또한 1차원일 수 있다)를 포함하고, 이 매트릭스는 복수의 픽셀(x, y)(6)과, 이벤트를 픽셀(6)의 각각 및 모두에 연결되는 장치의 외부로 전달하는 조정 및 이벤트 부호화 블록(2)과, 매트릭스(1)에 연결되는 자동 전류 이득 조정용 블록 AGC(3)을 포함한다. 매트릭스(1)와 AGC 블록(3) 사이의 상기 연결은 픽셀의 매트릭스(1) 내에 생성되는 광전류의 공간-시간 평균을 나타내는 전압 Vavg에 연결되는 캐패시터와 MOS 트랜지스터(4)를 중간에 삽입하여 수행되고, 이에 따라 AGC 블록(3)의 출력에서 전압 VGA 및 VQi를 얻는데, 여기서, i는 1에서 n으로 변하고, n은 픽셀(6)에 의해 사용되는 트랜스임피던스 증폭 블록의 전체 개수이다.
도 3 및 4는 도 2의 픽셀(1)의 매트릭스를 형성하는 일 픽셀(6)의 두 개의 특정한 실시예를 나타낸다. 이들 두 개의 바람직한 실시예에서, 픽셀(6)은 광다이오드 D1, 두 개의 캐패시터 C3 와 C4, 및 번호가 붙은 일련의 트랜지스터 Ti를 포함하는데, 여기서, 인덱스 "i"는 1부터 15까지의 수치와, 선택적으로 a, b, c 또는 d의 문자를 갖는다. 광다이오드 D1 은 픽셀(6)에 입사하는 광에 비례하는 광전류 Iph1를 제공한다. 트랜지스터 T11에서 T31은 입력 V1과 출력 V2를 구비한 전압 증폭기(7)를 제공하는데, 이는 PMOS 트랜지스터 T4a1, T4b1 및 T51의 소스에 연결된다. 이러한 전압 증폭기(7)는, 트랜지스터 T4a1과 함께, 입력으로서 광전류 Iph1 을 수용하면서 일정한 값으로 전압 V1의 세팅을 달성하는 전류 미러(8)의 입력 브랜치를 구성한다. 전류 미러(8)는 트랜지스터 T4b1과 T51에 의해 형성되는 두 개의 출력 브랜치를 갖는다. 트랜지스터 T4b1에 의해 형성된 출력 브랜치는 T4b1가 입력 브랜치 트랜지스터 T4a1과 게이트 전압을 공유하기 때문에 단일 이득을 나타내고, 트랜지스터 T4a1 과 T4b1은 동일한 크기로 만들어진다. 선택적으로, 설계 고려 상의 편의를 고려한다면, 그러한 단일 이득은, T4a1 과 T4a2 중에서 크기 비율을 바꾸거나 그들을 다른 게이트 전압에 연결함으로써, 더 높거나 더 낮은 값으로 변경될 수 있다. 일반성을 손상시키지 않고, 본 명세서에서는 이득을 단일한 것으로 간주하였다. 따라서, T4b1은 광전류 Iph1의 복사를 제공한다. 이러한 전류는 매트릭스의 모든 픽셀에 의해 공유되고 있는 양 노드 Vs1 및 Vavg 사이에서 다이오드 구성으로 연결되는 트랜지스터 T4c1으로 전송된다. 따라서, 공유된 노드 Vavg 에서, 모든 픽셀의 광전류 평균에 의존하는 전압이 형성된다. 전류 미러의 제 2 출력 브랜치를 형성하는 트랜지스터 T51는 증폭 전류 AIIph1을 제공하며, 여기서, 전류 증폭은 게이트 전압 VG 와 VGA 사이의 차이에 의해 결정된다. 모든 픽셀들이 이들 두 전압을 공유함에 따라 모든 픽셀(6)에 공통적인 이러한 전압 차는 후술하는 자동 이득 조정 블록(3)에 의해 설정된다. 이렇게 증폭된 광전류 AIIph1 는 트랜지스터 T6a1에서 T6d1에 의해 형성되는 트랜스임피던스 증폭기에 연결되며, 이들 각각은 다이오드 구성으로 되어 있고 약 인버전(weak inversion)으로 분극(polarized) 되어야 한다. 전압 Vo1은 트랜스임피던스 스테이지의 출력 전압이고 값 Vo1=N1VoLog(AIIph1/Is)이며, 여기서, 본 발명을 실시하기 위한 모드의 특정한 본 예시에서, 트랜스임피던스 증폭기에서 트랜지스터의 개수는 N1=4이다. 도 3에 나타난 본 발명을 실시하기 위한 모드에서, 이러한 출력 전압 Vo1은 캐패시터 C3와 C4 및 트랜지스터 T10a1, T10b1 및 T111에 의해 형성되는 스위치 캐패시터 스테이지(14)의 입력에 연결된다.
캐패시터 C3 및 C4와 트랜지스터 T10a1, T10b1 및 T111을 포함하는 스위치 캐패시터 회로(14)는, 정전 이득 Ac1=C4/C3에 의해 곱해진, 이전의 리셋 시간 t1으로부터의 Vo1에서의 전압 변화를 Vdiff1에 복사한다. 따라서, Vdiff1(t)=Ac1(Vo1(t)- Vo1(t1))=Ac1N1Vollog(Iph1(t)/Iph1(t1))이다. 이러한 표현에서, 낮은 분산을 나타내는 용량 증폭 Ac1, 분산을 갖지 않는 숫자 N1 및 낮은 분산을 갖는 물리적 변수 Vo 만을 남기고, 픽셀에서 픽셀로 큰 분산을 겪기 쉬운 모든 변수는 사라진다는 것에 주목하라. 트랜지스터 T121 to T131 은 Vdiff1이 특정한 양성의 문턱값 VR+를 초과하는지를 감지하며, 그럴 경우, 양성의 이벤트(ON)를 생성한다. 트랜지스터 T141 to T151 은 Vdiff1이 음성의 문턱값 VR- 미만으로 떨어지는지를 감지하며, 그럴 경우, 그들은 음성 이벤트(OFF)를 생성한다. 픽셀(6)이 이벤트를 생성할 때마다, 캐패시터 C3의 리셋은 리셋 트랜지스터 T111에 의해 발생한다. 따라서, 픽셀(6)은 VR+= Ac1N1Volog(Iph1(t2)/Iph1(t1))일 때 시간 t2에서 양성의 이벤트를 생성하고, VR-=Ac1N1Volog (Iph1(t2)/Iph1(t1))일 때 음성 이벤트를 생성한다. 이는 △I/I= exp((VR+/-)/(Ac1N1Vo))-1=θ-/- 로도 표현될 수 있다.
도 4에 나타난 픽셀의 예시적인 실시예에서, 한 개의 추가적인 증폭 블록(10)을 추가함으로써 제 2 의 증폭 스테이지를 추가하는 것이 선택되었다. 이것은 트랜스컨덕턴스 스테이지(11), 전류 미러(12) 및 제 2 트랜스임피던스 증폭기(13)를 추가하는 것을 요구한다. 트랜스컨덕턴스 스테이지(11)는 전류 I2= Isexp((Vo1-VQ1)/Vo)를 제공하는, 약 인버전으로 분극되는 MOS 트랜지스터 T71을 구성한다. 전류 미러(12)는, 본 예시에서 및 일반성을 손상시키지 않고, 트랜지스터 T8a1 에서 T8c1로 구성되며 입력 브랜치에 존재하는 전류 I2를 출력 브랜치로 복사한다. 이러한 복사 과정에서의 이득 또는 감소는 트랜지스터 T8b1 및 T8c1의 크기에서의 상대적인 비율에 의해 주어진다. 일반성의 손상 없이, 트랜지스터 T8b1 및 T8c1은 동일한 크기여서 미러(12)의 이득이 단일한 것으로 고려되었다. 따라서, 미러(12)는 I2 와 동등한 전류를 제공한다. 이러한 전류는, 본 예시에서, 세 개의 트랜지스터, 즉, T9a1, T9b1 및 T9c1으로 구성된 제 2 트랜스임피던스 스테이지(13) 내로 들어가고, 출력 전압 Vo2=N1N2Volog(AIIph1/IS)를 제공하는데, 여기서, 본 특정한 예시적인 실시예에서, 제 2 트랜스임피던스 증폭기(13)에서 트랜지스터의 개수는 N2=3이다. 트랜지스터 T71, T81, T9j1 으로 구성된 추가적인 증폭 블록(10)은, 마지막 트랜스임피던스 스테이지의 최종 출력 전압에서의 증폭 팩터를 증가시키기 위해, 필요한 만큼 여러 번 반복될 수 있고 성장 가능할 수 있다. 이러한 출력은 스위치 캐패시터 회로(14)에 연결된다. 도 4는 한 개의 추가적인 증폭 블록(10)만 있기 때문에 트랜스임피던스 증폭기의 개수가 n=2 이며, 따라서, 마지막 스테이지의 출력이 Vo2인 예시를 나타낸다. 하지만, 이러한 제 1의 추가적인 증폭 블록의 출력에서 직렬로 또는 반복적으로 보다 많은 추가적인 증폭 블록을 위치시킴으로써, 이러한 블록들의 마지막 블록은 스위치 캐패시터 회로(14)의 입력에 연결되며, 마지막 트랜스임피던스 스테이지(13)의 최종 출력 전압에서 증폭 팩터의 증가가 달성된다. 따라서, 마지막 추가적인 증폭 블록(10)의 트랜스임피던스 스테이지(13)의 출력에서, 전압 Von이 얻어진다(n=직렬로 또는 반복적으로 위치된 추가적인 증폭 블록의 개수 빼기 일 또는 n=트랜스임피던스 증폭기의 개수). 따라서, 본 예시에서, V=diff1(t)=AC1(Vo2(t)-Vo2(t1))= Ac1N1N2Volog(Iph1(t)/Iph1(t1))이고, 이전 방식과 마찬가지로, 픽셀은 VR+= Ac1N1N2Volog(Iph1(t2)/Iph1(t1))이면 시간 t2에서 양성의 이벤트를 생성하고, VR-= Ac1N1N2Volog(Iph1(t2)/Iph1(t1))이면 음성의 이벤트를 생성한다. 이러한 방식으로, 대비에 대한 감도 θ+/-=exp((VR+/-)/(Ac1NTVo))-1이 얻어지는데, 여기서, NT=N1N2이다. n 트랜스임피던스 증폭기를 구비한 일 실시예에서, NT = N1N2...Nn 이다.
따라서, 도 1에서 값 Ac=C2/C1=20의 C2와 C1 사이의 비가 조정되면, 도 3 및 도 4의 예시적인 회로에서, Ac1=2(N1=4, N2=3에 의해)가 되도록 함으로써 Ac1N1N2=24가 달성될 수 있고, 이는 집적 회로 실시예에서 매우 작은 영역을 차지하는 캐패시터에 의해 달성된다. 일반적인 실시예에서, Ac1=5로 설정될 수 있는데, 이 또한 픽셀(6) 내의 미미한 영역 소비로 이행되면서 보다 더 높은 이득 Ac1N1N2=60을 달성함으로써, 이러한 환경 하에서 대략 1%로 설정될 수 있는 대비 감도의 현저한 향상이라는 결과를 갖는다.
도 2에 나타난 픽셀의 이차원 매트릭스(1)의 외부에는 자동 이득 제어 회로(3)가 있는데, 그 두 개의 예시적인 실시예가 도 5 및 도 6에 나타나 있다. 이러한 회로는 모든 픽셀(6)과 함께, Vavg, VG, VGA 및 VQi로 지칭되는 노드를 공유하는데, 여기서, i=1부터 K이고, k-1은 픽셀(6)안에 포함된 추가적인 증폭 블록(10)의 개수이며, 차례로 K=n-1이다. 노드 Vavg는 픽셀(1)의 매트릭스의 모든 광다이오드 D1에 의해 수용되는 광전류의 공간적-시간적 평균<Iph>의 대표값이다. 이 전압은 트랜지스터 T4c2의 게이트를 제어함으로써, 공간적-시간적 평균<Iph>과 동일한 전류를 생성한다. 따라서, 트랜지스터 T4c2는 평균 광전류<Iph>를 제공하는 광다이오드로서 작용한다. 트랜지스터 T12, T22 및 T32는 도 3 및 4에서 각각의 픽셀 내에서 T11, T21 및 T31과 동일한 기능을 하는데, 즉, 전압 증폭기(15)를 형성한다. 트랜지스터 T4a2 및 T52는 각각의 픽셀(6) 내에서 T4a1 및 T5와 동일한 기능을 하는데, 즉, 조정 가능한 이득 전류 미러(16)를 형성하며, 상기 이득은 전압의 차이 VGA'-VG에 의존한다. MOS 트랜지스터 T52에 상응하는 전류 미러(16)의 출력은 값 Ib1을 갖는 전류 레퍼런스의 소스로 전송된다. 차동 전압 증폭기 A1은, 조정 가능한 이득 전류 미러(16)의 출력에서의 전압을 전압 레퍼런스와 비교하여, 그 출력이 조정 가능한 이득 전류 미러의 출력 트랜지스터 T52의 게이트를 조정하도록, 즉, 전압 VGA'을 제어하도록 연결된다. 이 증폭기 A1이 이렇게 연결되는 것에 의해 달성되는 결과는, 트랜지스터 T4a2 및 T52에 의해 형성된 전류 미러(16)의 이득이 스스로 조정됨으로써, AI<Iph>가 Ib1과 동일하다는 것이다. 이렇게 생성된 게이트 전압 VGA'은, 차동 전압 증폭기에 의한 전압 VGA가 단일 이득 A2 내에 설정될 때, 모든 픽셀의 트랜지스터 T51의 게이트로 복사된다. 픽셀은 단일 트랜스임피던스 스테이지를 포함하는데, 즉, n=1이면, 자동 이득 제어 회로는 여기서 끝날 것이다(도 5).
픽셀이 제 2 트랜스임피던스 스테이지, 즉, 추가적인 제 1 증폭 블록(10)을 포함하면, 즉, n=2이면, 전류 AI<Iph>를 제공하면서 조정 가능한 이득 전류 미러(16)의 출력의 추가 복사를 제공하는 트랜지스터 T5b2와, 추가적인 제 1 조정 스테이지(17)가 추가되어야 한다. 이러한 회로는 트랜스임피던스 증폭기(18), 트랜스컨덕턴스 증폭기(19), 전류 레퍼런스 Ib2 및 차동 전압 증폭기 A3를 포함할 것이다. 전류 AI<Iph>는 픽셀(6) 내에서 제 1 트랜스임피던스(9)를 형성하는 도 3의 트랜지스터 T6a1에서 T6d1의 복사인 트랜지스터 T6a2에서 T6d2에 의해 형성되는 트랜스임피던스 증폭기(18)에 제공된다. 이러한 트랜스임피던스 스테이지의 출력은 모든 픽셀(6)에서 트랜지스터 T71의 복사인 트랜지스터 T72에 의해 형성되는 트랜스컨덕턴스 증폭기(19)에 연결된다. 트랜스컨덕턴스 증폭기(19)의 출력은 전류 레퍼런스 Ib2에 연결된다. 이러한 출력은 또한 레퍼런스 전압과 비교하고 그 출력을 트랜스컨덕턱스 증폭기의 노드 VQ1에 제공하는 차동 전압 증폭기의 입력에 연결된다. 이러한 구성의 결과는 전압 VQ1이 트랜스컨덕턴스 증폭기(19) T72가 전류 Ib2를 제공하도록 자가 조정되는 것이다. 전압 VQ1이 매트릭스(1)의 모든 픽셀(6)과 공유되기 때문에, 모든 픽셀(6)의 트랜스컨덕턴스 증폭기(11) T71이 Ib2와 동일한 평균 전류에서 작동하는 것이 달성된다.
픽셀이 제 3 트랜스임피던스 스테이지, 즉, 직렬로 또는 반복적으로 첫번째 스테이지에 연결되는 추가적인 제 2 증폭 블록(10)을 포함하면, 즉, n=3이면, 추가적인 제 2 조정 스테이지(30)가 자동 이득 제어 회로(3)에 추가되어야 한다. 이러한 예시적인 실시예는 도 6에 나타나 있다. 이것은 픽셀(6)의 상응하는 전류의 평균과 동일한 전류에 의해 공급되는 트랜지스터 T9a2, T9b2 및 T9c2로 구성되는 제 2 트랜스임피던스 스테이지의 복사를 포함한다. 이러한 특정한 예시에서, 픽셀(6)에서 T8a1로부터 T8c1에 의해 형성되는 미러가 단일 이득으로 가정되기 때문에 이러한 전류는 Ib2와 동일할 것이다. 그러한 이득이 단일하지 않으면, 이 전류 Ib2는 상기 이득으로 곱해져야 한다. 제 3 트랜스컨덕턱스 증폭기를 픽셀 내에서 작동시키는 것이 바람직한 평균 전류의 값을 대표하는 전류 레퍼런스 Ib3와 함께, 트랜스컨덕턴스 증폭기(22) T102과 증폭기 A4가 또한 추가된다. 추가적인 제 1 조정 스테이지(17)에서와 같이, 추가적인 제 2 조정 스테이지(20)에서 모든 픽셀(6)과 공유되는 전압 VQ2가 생성됨으로써, 픽셀(6)에서 제 2 트랜스컨덕턴스 증폭기의 평균 전류를 조정한다.
픽셀(6)이 더 많은 추가적인 증폭 블록(10)을 가지면, 직렬로 또는 반복적으로 배치되는 더 많은 추가적인 조정 스테이지(20)가 자동 이득 제어 회로(3)에서 반복될 것이다.
도 7은 본 발명의 방법 대상의 예시적인 실시예를 나타낸다. 상기 방법은 두 파트를 포함하는 순서도에 의해 나타나는데, 제 1 파트(45)는 각각의 픽셀 안에서 실행되어야 하는 스테이지의 순서를 기재하고, 제 2 파트(44)는 전류 이득의 자동 조정을 실행하기 위해 픽셀의 매트릭스 외부에서 실행되어야 하는 스테이지를 기재한다. 따라서, 각각의 픽셀에서 최초로, 집적된 광센서는 각각의 시간에서 픽셀에 입사하는 광에 비례하는 광전류 Iph를 제공한다(23). 다음으로, 광전류의 복사는 자동 이득 조정(AGC)을 위한 블록에 전송된다(24). 이 광전류는 증폭되어(25) AIIph가 되며, 전류 이득 AI는 AGC 자체에 의해 결정된다. 결과적인 전류 AIIph는, 도 8에 나타난 바와 같이, 약 인버전으로 분극되고 다이오드 구성이며 직렬로 연결된 N1MOS 트랜지스터의 (기존 기술에 속하는) 트랜스임피던스 증폭기에 의해 전압(26)으로 변환된다. 다이오드 구성에서 각각의 MOS 트랜지스터는 전위차 값 Volog(AIIph/Is)를 생성하는데, 여기서, Vo은 픽셀에서 픽셀로 낮은 분산을 겪는 물리적인 변수이며, Is는 픽셀에서 픽셀로 상당한 분산을 겪는 기술적인 변수이다. 따라서, 트랜스임피던스 스테이지의 출력 전압은 Vo1=N1Volog(AIIph/Is)일 것이다.
각각의 경우에 따라서, 얻어진 전압 Vo1은 그것이 충분하지 그렇지 않은지를 결정하기 위해 평가되어(27), 더 많은 증폭이 필요하지 않았을 경우, 출력 전압 Vo1이 아래에 나타난 스테이지(33)에서 직접 사용될 것이다. 더 많은 증폭이 요구되었다면, 출력 전압 Vo1은 트랜스컨덕턴스 증폭기에 의해 전류 I2=Io2exp(Vo1/Vo)으로 변환된다(28). 상기 전류 I2는 선택적인 증폭 또는 감소 A2로 복사되어(29), 결과적으로 전류 A2I2가 된다. A2=1이면, 증폭 또는 감소는 없다. A2〉1이면 증폭이 있고, A2〈1이면 감소가 있다. 이러한 이득/감소 A2는 자동 이득 조정을 요구하지 않는다. 결과적인 전류 A2I2는, 도 8에 나타난 바와 유사하게, 약 인버전으로 분극되고 다이오드 구성이며 직렬으로 연결된 N2MOS 트랜지스터(43)의 트랜스임피던스 증폭기에 의해 전압(30)으로 변환된다. 이 트랜스임피던스 스테이지의 출력 전압은 Vo2=N2Volog(A2I2/Is)일 것이다.
출력에서 전압 Vo2가 여전히 충분하지 않다면(31), 스테이지(27-30)가 다시 n-2 배로 반복될 수 있다. 결국, 결과적인 출력 전압은 Von=N1N2...NnVolog(A1A2...AnIph/Is)일 것이다. 이어서, 결과적인 전압 출력 Von(t)과 직전의 리셋 시간 treset 에서의 출력 사이의 차이가 계산된다(33). 이러한 방식으로, 값 △V(t)=Von(t)-Von(treset)=N1N2...NnVolog(Iph(t)/Iph(treset))이 얻어지며, 여기서, 높은 분산 Ai와 Is를 갖는 변수는 사라진다. 주어진 시간 내에서 △V(t)가 사전 설정된 양성의 전압 레퍼런스 VR+보다 더 높았다면(34), 다음이 리셋 시간이 수립되어, treset=t로 업데이트하게 되며(35), 픽셀은 양성의 이벤트를 출력한다(38). 주어진 시간 내에서 △V(t)가 사전 설정된 음성의 전압 레퍼런스 VR- 미만으로 떨어지면(37), 다음의 리셋 시간이 수립되어, treset=t로 업데이트되며(38), 픽셀은 음성의 이벤트를 출력한다(39). 마지막으로, 각각의 픽셀에 의해 생성된 각 이벤트에 대해, 이벤트(40)는 생성된 이벤트의 신호 s 와 함께 이벤트를 생성한 픽셀의 좌표(x, y)에 의해 형성된 센서의 외부로 전송된다.
방법의 제 2 파트에 관하여, 평균의 광전류<Iph> (41)는 모든 픽셀에 의해 제공된 광전류 복사를 사용함으로써 AGC에서 계산된다(41). 그 후, 지수 AI=Ib1/<Iph>는 계산되며(42), 여기서, Ib1은 제 1 트랜스임피던스 증폭기를 작동시키는 것이 요망되는 평균의 전류 레벨이고, 이러한 결과적인 값은 AGC의 광전류 증폭 스테이지(25)에서 기재한 바와 같이, 모든 픽셀에서 전류 증폭 이득으로 사용되는 값이며, 이는 AIIph가 된다.

Claims (13)

  1. 광센서의 매트릭스에서 광 강도의 시간적 변화를 감지하기 위한 장치로서,
    - 픽셀의 매트릭스를 포함하고, 각각의 픽셀은,
    a) 표면에 입사하는 광에 비례하여 광전류를 생성하는 광센서,
    b) 입력 브랜치, 조정가능한 전류 이득을 구비한 제 1 출력 브랜치와 고정된 이득을 구비한 제 2 출력 브랜치를 포함하는 제 1 조정 가능한 이득 전류 미러(8)로서, 상기 광전류를 각각의 출력으로 복사하고, 고정된 이득을 구비한 상기 제 2 출력 브랜치는 다이오드 구성으로 연결된 제 1 컬렉터 트랜지스터(T4c1)에 연결되고, 노드는 상기 매트릭스의 다른 픽셀의 상기 제 1 컬렉터 트랜지스터(T4c1)에 연결되는 제 1 조정 가능한 이득 전류 미러(8),
    c) 상기 제 1 조정 가능한 이득 전류 미러(8)의 출력에 배치된 제 1 트랜스임피던스 증폭기(T6a1-T6d1)로서, 약 인버전(weak inversion)으로 분극되고 직렬로 배치되는 적어도 두 개 이상의 MOS 트랜지스터를 포함하며, 각각의 MOS 트랜지스터는 상기 광전류를 대수적 전압으로 변환하기 위해 다이오드로 구성되는 상기 제 1 트랜스임피던스 증폭기(T6a1-T6d1),
    d) 상기 제 1 트랜스임피던스 증폭기(T6a1-T6d1)의 출력에 연결된 제 1 캐패시터(C4), 상기 제 1 캐패시터(C4)에 연결된 전압 증폭기(T10a1-T10b1) 및 상기 제 1 캐패시터(C4)에 직렬로 연결된 제 2 캐패시터(C3)와 상기 전압 증폭기(T10a1-T10b1)에 연결된 피드백을 포함하는 스위치 캐패시터 회로(14)로서, 상기 제 2 캐패시터(C3)는 리셋 키로 작동하는 MOS 트랜지스터(T111)에 병렬로 연결되는 스위치 캐패시터 회로(14),
    e) 상기 전압이 보다 높은 문턱값을 초과하는지를 결정하는 제 1 문턱값 감지기와 상기 전압이 보다 낮은 문턱값 미만으로 떨어지는지를 결정하는 제 2 문턱값 감지기를 포함하고, 양 감지기는 상기 전압 증폭기(T10a1-T10b1)의 출력에 연결되며, 상기 보다 높은 문턱값과 상기 보다 낮은 문턱값은 사용자에 의해 사전 설정되며,
    - 상기 픽셀의 매트릭스의 출력에 연결된 조정 및 이벤트 부호화 블록(2)을 포함하고,
    상기 장치는 상기 제 1 조정 가능한 이득 전류 미러(8)의 증폭을 조정하도록 구성된 자동 이득 제어 회로 AGC(3)를 더 포함하고, 상기 자동 이득 제어 회로 AGC(3)는,
    i) 상기 픽셀의 제 1 컬렉터 트랜지스터(T4c1)의 복제인 제 2 컬렉터 트랜지스터(T4C2),
    ii) 상기 픽셀의 상기 제 1 조정 가능한 이득 전류 미러(8)의 복제인 제 2 조정 가능한 이득 전류 미러(16)로서, MOS 입력 트랜지스터(T4a2)의 게이트 단자가 전압 VG에 연결되고, 제 1 MOS 출력 트랜지스터(T52)는 전압 VGA'에 연결된 게이트 단자를 가지고, 상기 제 2 조정 가능한 이득 전류 미러(16)의 출력은 제 1 전류 레퍼런스 Ib1에 연결되는 제 2 조정 가능한 이득 전류 미러(16),
    iii) 음성 입력이 상기 제 2 조정 가능한 이득 전류 미러(16)의 출력에 연결되며, 양성 입력이 전압 레퍼런스에 연결되며, 출력이 상기 제 1 MOS 출력 트랜지스터(T52)의 출력 게이트에 연결되어 상기 전압 VGA'를 생성시키는 제 1 차동 전압 증폭기(A1)과,
    iv) 단일 이득 구성에서 연결되고, 상기 전압 VGA'을 전압이 VGA인 상기 픽셀의 상기 제 1 조정 가능한 이득 전류 미러(8)의 MOS 출력 트랜지스터(T51)의 상기 게이트 단자에 복사하는 제 2 차동 전압 증폭기(A2)를 포함하는 것을 특징으로 하는 광 강도의 시간적 변화를 감지하기 위한 장치.
  2. 제 1 항에 있어서,
    상기 제 1 트랜스임피던스 증폭기(T6a1-T6d1)는 적어도 한 개 이상의 추가적인 증폭 블록(10)을 중간에 삽입함으로써 스위치 캐패시터 회로(14)에 연결되며,
    상기 증폭 블록(10)은 직렬로 또는 반복적으로 연결되고,
    첫 번째 추가적인 증폭 블록(10)의 상기 입력이 상기 제 1 트랜스임피던스 증폭기(T6a1-T6d1)의 출력에 연결되며, 마지막 추가적인 증폭 블록(10)의 출력이 상기 스위치 캐패시터 회로(14)의 상기 제 1 캐패시터(C4)에 연결되고,
    각각의 증폭 블록(10)은 적어도 하나의 제 1 트랜스컨덕턴스 증폭기(T71), 상기 제 1 트랜스컨덕턴스 증폭기(T71)의 출력에 연결된 고정된 이득 전류 미러(12) 및 약 인버전으로 분극되고 다이오드 구성으로 연결된 적어도 두 개 이상의 추가적인 MOS 트랜지스터를 구비한 추가적인 트랜스임피던스 증폭기(T9a1-T9c1)를 포함하고,
    상기 추가적인 트랜스임피던스 증폭기(T9a1-T9c1)는 고정된 이득 전류 미러(12)의 출력에 연결되는 것을 특징으로 하는 광 강도의 시간적 변화를 감지하기 위한 장치.
  3. 제 2 항에 있어서,
    한 개 이상의 추가적인 증폭 블록(10)이 있을 때, 상기 증폭 블록(10)은 이전의 증폭 블록(10)의 추가적인 트랜스임피던스 증폭기(T9a1-T9c1)의 출력을 구비한 각각의 증폭 블록(10)의 상기 제 1 트랜스컨덕턴스 증폭기(T71)의 게이트 단자를 연결시킴으로써 증폭 블록(10)이 서로 직렬 또는 반복적으로 연결되는 것을 특징으로 하는 광 강도의 시간적 변화를 감지하기 위한 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 조정 가능한 이득 전류 미러(8)는 적어도 하나의 MOS 입력 트랜지스터(T4a1), 하나의 MOS 출력 트랜지스터(T51) 및 전압 인버전 증폭기(T11-T31)에 의해 형성되는 것을 특징으로 하는 광 강도의 시간적 변화를 감지하기 위한 장치.
  5. 제 4 항에 있어서,
    상기 제 1 조정 가능한 이득 전류 미러(8)의 상기 MOS 입력 트랜지스터(T4a1)는,
    - 상기 장치의 외부로부터 사용자에 의해 이전에 설정된 전압 VG에 연결된 게이트 단자,
    - 상기 광센서에 연결된 드레인 단자 및
    - 상기 전압 인버전 증폭기(T11-T31)의 출력에 연결된 소스 단자를 갖는 것을 특징으로 하는 광 강도의 시간적 변화를 감지하기 위한 장치.
  6. 제 4 항에 있어서,
    상기 제 1 조정 가능한 이득 전류 미러(8)의 상기 MOS 출력 트랜지스터(T51)는,
    - 상기 MOS 입력 트랜지스터(T4a1)의 소스 단자에 연결된 소스 단자,
    - 상기 자동 이득 제어 회로 AGC(3)에 의해 설정된 전압 VGA에 연결된 게이트 단자,
    - 상기 제 1 트랜스임피던스 증폭기(T6a1-T6d1)의 상기 입력에 연결된 드레인 단자를 갖는 것을 특징으로 하는 광 강도의 시간적 변화를 감지하기 위한 장치.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 조정 및 이벤트 부호화 블록(2)은 상기 제 1 문턱값 감지기가 상기 전압이 상기 보다 높은 문턱값을 초과하는 것을 결정할 때 또는 상기 제 2 문턱값 감지기가 상기 전압이 상기 보다 낮은 문턱값 미만으로 떨어지는 것을 결정할 때, 상기 매트릭스 안에서 픽셀 위치에 상응하는 x 및 y 좌표를 결정하고, 상기 제 1 및 제 2 문턱값 감지기에 의해 결정되는 신호 s를 구비한 이벤트를 생성하고, 상기 좌표(x, y) 및 상기 신호 s에 의해 형성된 세트를 이진법으로 부호화한 워드를 생성하는 프로세서를 포함하는 광 강도의 시간적 변화를 감지하기 위한 장치.
  8. 삭제
  9. 제 2 항에 있어서,
    상기 자동 이득 제어 회로 AGC(3)는 상기 제 1 MOS 출력 트랜지스터(T52)의 상기 게이트 및 소스 단자를 공유하는 상기 제 2 조정 가능한 이득 전류 미러(16)의 제 2 MOS 출력 트랜지스터(T5b2)를 포함하고, 그것의 드레인 단자가 상기 제 2 조정 가능한 이득 전류 미러(16)로부터의 제 2 출력과 상기 픽셀의 각각의 추가적인 증폭 블록(10)의 추가적인 조정 스테이지를 구성하며, 각각의 추가적인 조정 스테이지는,
    - 픽셀에서 제 1 트랜스임피던스 증폭기(T6a1-T6d1)의 복제인 제 2 트랜스임피던스 증폭기(T6a2-T6d2)로서, 입력이 상기 제 2 MOS 출력 트랜지스터(T5b2)의 출력에 연결되어, 대수적 전압을 생성시키는 제 2 트랜스임피던스 증폭기(T6a2-T6d2);
    - 상기 픽셀에서 상기 추가적인 증폭 블록(10) 내에서 상기 제 1 트랜스컨덕턴스 증폭기(T71)의 복제인 제 2 트랜스컨덕턴스 증폭기(T72)로서, 게이트가 상기 제 2 MOS 출력 트랜지스터(T5b2)의 출력에 연결되고, 소스가 모든 픽셀에 공통적인 전압 VQ1 이고, 드레인이 제 2 전류 레퍼런스 Ib2에 연결된 제 2 트랜스컨덕턴스 증폭기(T72),
    - 음성 입력이 상기 제 2 전류 레퍼런스 Ib2에 연결되고, 양성 입력은 전압 레퍼런스에 연결되며, 출력은 노드 VQ1에 연결된 제 3 차동 전압 증폭기(A3)를 포함하는 것을 특징으로 하는 광 강도의 시간적 변화를 감지하기 위한 장치.
  10. 제 1 항 또는 제 9 항에 있어서,
    상기 자동 이득 제어 회로 AGC(3)는 상기 픽셀의 추가적인 조정의 각각의 블록을 위한 조정의 추가적인 스테이지를 포함하고, 추가적인 조정의 각각의 스테이지는 추가적인 조정의 이전의 스테이지에 직렬로 또는 반복적으로 연결되는 것을 특징으로 하는 광 강도의 시간적 변화를 감지하기 위한 장치.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 기재된 상기 장치를 사용하는 광센서의 매트릭스에서 광 강도의 시간적 변화를 감지하기 위한 방법으로서, 상기 매트릭스의 각각의 픽셀에서,
    1) 상기 광센서에 의해 상기 픽셀에 입사하는 상기 광을 전류 Iph로 변환하는 단계,
    2) 상기 제 1 조정 가능한 이득 전류 미러(8)에 의해 상기 전류 Iph를 전류 AIIph로 증폭시키는 단계,
    3) 단계 2)에서 증폭을 조정하는 상기 자동 이득 제어 회로 AGC(3)에 의해 상기 모든 픽셀의 평균 밝기의 상기 시간적 변화에 대해 평균 AIIph이 일정하게 유지되도록, AI 값을 적용하는 단계,
    4) 약 인버전으로 분극되고 직렬로 연결되며 각각의 트랜지스터가 다이오드 구성으로 연결된 복수의 MOS 트랜지스터를 포함하는 상기 제 1 트랜스임피던스 증폭기(T6a1-T6d1)에 의해 전압에 적용된 상기 전류 AIIph를 변환시키는 단계,
    5) 스위치 캐패시터 회로(14)에서 상기 광 강도의 시간적 변화에 기인한 두 개의 연속적인 시간 t1 및 t2 사이의 전압 차 △V=V(t2)-V(t1)를 결정하고, 상기 전압 차를 고정된 양의 레퍼런스 값 VR+ 및 고정된 음의 레퍼런스 값 VR-과 비교하는 단계를 포함하며, VR+와 VR-는 상기 매트릭스의 상기 모든 픽셀에서 동일하고,
    6) 상기 조정 및 이벤트 부호화 블록(2)으로 전송된 디지털 신호 s를 생성하는 단계를 포함하며, 상기 디지털 신호 s는
    - 상기 제 1 문턱값 감지기가 상기 전압이 상기 보다 높은 문턱값을 초과하는 지를 결정할 때마다, 상기 제 1 문턱값 감지기에 생성된 양성 이벤트,
    - 상기 제 2 문턱값 감지기가 상기 전압이 상기 보다 낮은 문턱값 미만으로 떨어지는 것을 결정할 때마다, 상기 제 2 문턱값 감지기에 생성된 음성 이벤트에서 선택되는 단계가 수행되며,
    상기 픽셀의 매트릭스의 출력에 연결된 상기 조정 및 이벤트 부호화 블록(2)에서,
    - 디지털 신호 s를 생성하는 상기 매트릭스의 상기 픽셀의 공간 좌표(x, y)를 식별하는 단계,
    - 외부 장치로 상기 공간 좌표(x, y)와 상기 디지털 신호 s를 포함하는 이벤트를 전송시키는 단계,
    - 광센서의 상기 매트릭스 상에서 상기 광 강도의 상기 시간적 변화를 나타내는 이벤트(x, y, s)의 흐름을 생성하는 단계가 수행되는 것을 특징으로 하는 광 강도의 시간적 변화를 감지하기 위한 방법.
  12. 제 11 항에 있어서,
    상기 스위치 캐패시터 회로(14)에 의해 두 개의 리셋 연속 시간 사이의 상기 전압에서 차이가 계산되는 것을 특징으로 하는 광 강도의 시간적 변화를 감지하기 위한 방법.
  13. 제 11 항에 있어서,
    전압에 적용된 상기 전류 AIIph를 변환시킨 후 상기 스위치 캐패시터 회로(14)에서 전압차 △V=V(t2)-V(t1)를 결정하기 이전의 단계로서, 적어도 하나의 추가적인 증폭 블록(10)에 의해 상기 전류 AIIph으로부터 상기 전압을 증폭시키는 단계를 포함하는 것을 특징으로 하는 광 강도의 시간적 변화를 감지하기 위한 방법.
KR1020157018680A 2012-12-11 2013-11-12 광센서의 매트릭스에서 광 강도의 시간적 변화를 감지하기 위한 방법 및 장치 KR102140937B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ES201231921A ES2476115B1 (es) 2012-12-11 2012-12-11 Metodo y dispositivo para la deteccion de la variacion temporal de la intensidad luminosa en una matriz de fotosensores
ESP-2012-31921 2012-12-11
PCT/ES2013/070787 WO2014091040A1 (es) 2012-12-11 2013-11-12 Metodo y dispositivo para la detección de la variación temporal de la intensidad luminosa en una matriz de fotosensores

Publications (2)

Publication Number Publication Date
KR20150095841A KR20150095841A (ko) 2015-08-21
KR102140937B1 true KR102140937B1 (ko) 2020-08-05

Family

ID=50933786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157018680A KR102140937B1 (ko) 2012-12-11 2013-11-12 광센서의 매트릭스에서 광 강도의 시간적 변화를 감지하기 위한 방법 및 장치

Country Status (7)

Country Link
US (1) US9544507B2 (ko)
EP (2) EP3139592B1 (ko)
JP (1) JP6211624B2 (ko)
KR (1) KR102140937B1 (ko)
ES (3) ES2476115B1 (ko)
IL (1) IL239059B (ko)
WO (1) WO2014091040A1 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9965696B2 (en) * 2015-12-31 2018-05-08 James Alves Digital camera control system
WO2017174579A1 (en) * 2016-04-04 2017-10-12 Chronocam Sample and hold based temporal contrast vision sensor
KR102538172B1 (ko) 2016-08-30 2023-05-31 삼성전자주식회사 데이터 출력 장치
FR3057428A1 (fr) * 2016-10-11 2018-04-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif electronique d'analyse d'une scene
US10567679B2 (en) 2016-12-30 2020-02-18 Insightness Ag Dynamic vision sensor architecture
US10917589B2 (en) 2017-06-26 2021-02-09 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10419701B2 (en) 2017-06-26 2019-09-17 Facebook Technologies, Llc Digital pixel image sensor
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
KR102523510B1 (ko) * 2017-09-28 2023-04-18 애플 인크. 이벤트 카메라를 이용한 정적 이미지들의 생성
US11393867B2 (en) 2017-12-06 2022-07-19 Facebook Technologies, Llc Multi-photodiode pixel cell
EP3737084B1 (en) * 2018-01-05 2022-03-23 Sony Semiconductor Solutions Corporation Solid-state imaging element, imaging device, and method for controlling solid-state imaging element
EP3737086B1 (en) * 2018-01-05 2024-01-17 Sony Semiconductor Solutions Corporation Solid-state imaging element, imaging device, and method for controlling solid-state imaging element
JP2019134271A (ja) * 2018-01-31 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US10969273B2 (en) 2018-03-19 2021-04-06 Facebook Technologies, Llc Analog-to-digital converter having programmable quantization resolution
US11004881B2 (en) 2018-04-03 2021-05-11 Facebook Technologies, Llc Global shutter image sensor
CN112005543A (zh) * 2018-04-30 2020-11-27 普罗菲斯公司 用于异步基于时间的图像感测的系统和方法
US11089241B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Pixel cell with multiple photodiodes
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11089210B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Configurable image sensor
KR20210018257A (ko) * 2018-06-12 2021-02-17 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자, 촬상 장치, 및 고체 촬상 소자의 제어 방법
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10345447B1 (en) * 2018-06-27 2019-07-09 Luminar Technologies, Inc. Dynamic vision sensor to direct lidar scanning
US11368645B2 (en) 2018-06-27 2022-06-21 Prophesee Sa Image sensor with a plurality of super-pixels
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
US10931884B2 (en) 2018-08-20 2021-02-23 Facebook Technologies, Llc Pixel sensor having adaptive exposure time
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
US11521998B2 (en) 2018-09-18 2022-12-06 Sony Semiconductor Solutions Corporation Solid-state imaging device and imaging device
WO2020100663A1 (ja) * 2018-11-16 2020-05-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び撮像装置
JP2020072316A (ja) 2018-10-30 2020-05-07 ソニーセミコンダクタソリューションズ株式会社 電子回路、固体撮像素子、および、電子回路の制御方法
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
US11102430B2 (en) 2018-12-10 2021-08-24 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
EP3706409B1 (en) * 2019-03-07 2022-05-11 Melexis Technologies NV Pixel voltage regulator
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
KR20210000985A (ko) * 2019-06-26 2021-01-06 삼성전자주식회사 비전 센서, 이를 포함하는 이미지 처리 장치 및 비전 센서의 동작 방법
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
EP3930312B8 (en) 2020-06-26 2023-10-25 Alpsentek GmbH Delta image sensor with digital pixel storage
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
PL3955566T3 (pl) 2020-08-14 2023-10-02 Alpsentek Gmbh Czujnik obrazu z konfigurowalnym układem pikseli oraz sposób
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
CN114696749A (zh) * 2020-12-29 2022-07-01 澜至科技(上海)有限公司 一种低噪声放大器电路、芯片及电子设备
US12022218B2 (en) 2020-12-29 2024-06-25 Meta Platforms Technologies, Llc Digital image sensor using a single-input comparator based quantizer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009508085A (ja) * 2005-06-03 2009-02-26 ウニヴェルズィテート チューリッヒ 時間依存性の画像データを検出するフォトアレイ
WO2012160230A1 (es) * 2011-05-26 2012-11-29 Consejo Superior De Investigaciones Científicas (Csic) Circuito de ganancia de transimpedancia de bajo consumo y bajo desapareamiento para sistemas de fotosensado diferenciador temporal en sensores dinámicos de visión

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168461A (en) 1989-08-21 1992-12-01 Industrial Technology Research Institute Switched capacitor differentiators and switched capacitor differentiator-based filters
JP3335455B2 (ja) * 1994-01-19 2002-10-15 富士通株式会社 電流電圧変換回路
JPH11205247A (ja) * 1998-01-16 1999-07-30 Mitsubishi Electric Corp 光電変換回路
US7075130B2 (en) 2002-09-19 2006-07-11 Eidgenossische Technische Hochschule Zurich Photosensitive device with low power consumption
JP3691050B2 (ja) * 2003-10-30 2005-08-31 総吉 廣津 半導体撮像素子
KR101445661B1 (ko) * 2008-01-24 2014-11-03 삼성전자주식회사 피모스 트랜지스터를 사용하는 씨모스 이미지 센서
JP5504229B2 (ja) * 2011-09-13 2014-05-28 株式会社東芝 トランスインピーダンスアンプおよび受光回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009508085A (ja) * 2005-06-03 2009-02-26 ウニヴェルズィテート チューリッヒ 時間依存性の画像データを検出するフォトアレイ
WO2012160230A1 (es) * 2011-05-26 2012-11-29 Consejo Superior De Investigaciones Científicas (Csic) Circuito de ganancia de transimpedancia de bajo consumo y bajo desapareamiento para sistemas de fotosensado diferenciador temporal en sensores dinámicos de visión

Also Published As

Publication number Publication date
IL239059B (en) 2018-02-28
EP2933995B1 (en) 2016-12-28
EP3139592B1 (en) 2018-09-19
ES2476115B1 (es) 2015-04-20
US20150319369A1 (en) 2015-11-05
WO2014091040A1 (es) 2014-06-19
KR20150095841A (ko) 2015-08-21
JP2016501495A (ja) 2016-01-18
ES2615345T3 (es) 2017-06-06
IL239059A0 (en) 2015-07-30
US9544507B2 (en) 2017-01-10
ES2476115A1 (es) 2014-07-11
EP2933995A1 (en) 2015-10-21
ES2690161T3 (es) 2018-11-19
EP2933995A4 (en) 2015-11-11
EP3139592A1 (en) 2017-03-08
JP6211624B2 (ja) 2017-10-11

Similar Documents

Publication Publication Date Title
KR102140937B1 (ko) 광센서의 매트릭스에서 광 강도의 시간적 변화를 감지하기 위한 방법 및 장치
TWI648987B (zh) 用於雙重斜波類比至數位轉換器之比較器
US10904465B2 (en) Sample and hold based temporal contrast vision sensor
KR102359761B1 (ko) 시간 의존적 시각 데이터를 검출하기 위한 픽셀 회로
CN104956654B (zh) 用于检测光传感器矩阵中的光强时变的方法和设备
KR101885093B1 (ko) 다이나믹 비전 센서 내의 시간 미분 광-센싱 시스템을 위한 저-부정합-임팩트 및 저-소비성 트랜스임피던스 이득 회로
KR20160071386A (ko) 동적 단일 광다이오드 픽셀 회로 및 그 동작 방법
JPH08331457A (ja) 光センサ回路
US6538245B1 (en) Amplified CMOS transducer for single photon read-out of photodetectors
US11356622B1 (en) Single-ended capacitive trans-impedance amplifier (CTIA) unit cell for two-color applications
CN107426514A (zh) 一种cmos图像传感器读出电路
JPH05244411A (ja) 光センサアレイの信号変換装置
TWI750841B (zh) 高線性度數位調控的光感測器和方法
Wu et al. High linearity current mode image sensor
CN109005373B (zh) 一种高动态范围图像传感器像素结构
Tu et al. 36.1: invited paper: comparison in the performance of passive and active TFT pixel sensing circuits using PIN photodiode as the light sensing device
CN113194272A (zh) 一种用于光电探测器中的大动态范围读出电路
CN115876320A (zh) 一种石墨烯光电探测器的大动态范围读出电路及方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant