JP2017216513A - 撮像素子および撮像装置 - Google Patents

Abstract

【課題】ダイナミックレンジを拡大可能な撮像素子を提供する。【解決手段】撮像素子は、入射光を電荷に変換する光電変換部と、光電変換部で変換された電荷量が閾値に達するまで電荷を蓄積する電荷蓄積部と、光電変換部で変換された電荷に応じた第１の信号及び電荷蓄積部で蓄積された電荷に応じた第２の信号のいずれか一方を出力する信号出力部と、を備える。【選択図】図２

Description

本発明は、撮像素子および撮像装置に関する。

光電変換部の電荷に基づく信号と、前記光電変換部が飽和するまでの時間に基づく信号を各画素から出力する技術が知られている（特許文献１）。この技術では、上記いずれの信号を用いるかを外部回路で判断していた。

特開２０１０−２８３５２５号公報

本発明の第１の態様によると、撮像素子は、入射光を電荷に変換する光電変換部と、前記光電変換部で変換された電荷量が閾値に達するまで電荷を蓄積する電荷蓄積部と、前記光電変換部で変換された電荷に応じた第１の信号及び前記電荷蓄積部で蓄積された電荷に応じた第２の信号のいずれか一方を出力する信号出力部と、を備える。
本発明の第２の態様によると、撮像装置は、第１の態様による撮像素子と、前記撮像素子からの信号に基づいて画像データを生成する画像生成部と、を備える。

第１の実施の形態に係る撮像装置の構成例を示すブロック図。 第１の実施の形態に係る撮像素子の画素の構成例を示す回路図。 第２の実施の形態に係る撮像素子の画素の構成例を示す回路図。 第３の実施の形態に係る撮像素子の画素の構成例を示す回路図。 変形例１に係る撮像素子の画素の構成例を示す回路図。 変形例２に係る撮像素子の画素の構成例を示す回路図。 変形例２に係る撮像素子の画素の構成例を示す回路図。 変形例３に係る撮像素子の画素の構成例を示す回路図。 変形例４に係る撮像素子の画素の構成例を示す回路図。 変形例６に係る電荷蓄積部の制御状態を説明するための図。 変形例７に係る撮像素子の画素の構成例を示す回路図。 変形例８に係る画素の計時部のＣＲ時定数および最終判定値の一例を示す図。

（第１の実施の形態）
図１は、第１の実施の形態に係る撮像装置の構成例を示すブロック図である。撮像装置１は、撮影光学系（結像光学系）２、撮像素子３、および制御部４を備える。撮像装置１は、例えばカメラである。撮影光学系２は、複数のレンズや絞りにより構成され、撮像素子３の撮像面上に被写体像を結像する。撮像素子３は、ＣＣＤやＣＭＯＳ等のイメージセンサであり、撮像素子３には複数の画素が二次元状（行方向及び列方向）に配置される。撮像素子３は、撮影光学系２により形成された被写体像を撮像して画像信号を生成する。制御部４は、撮像素子３の動作を制御するための制御信号を撮像素子３に出力する。また、制御部４は、撮像素子３から出力された画像信号に対して各種の画像処理を施し、画像データを生成する画像生成部として機能する。なお、撮影光学系２は、撮像装置１から着脱可能にしてもよい。

図２は、第１の実施の形態に係る撮像素子の画素の構成例を示す回路図である。画素１００は、フォトダイオード（ＰＤ）等の光電変換部１２と、転送トランジスタＴ１と、リセット部１４と、選択部１７と、電荷蓄積部２０と、信号出力部３０とを備える。画素１００は、さらに、インバータ回路ＩＮＶ１と、インバータ回路ＩＮＶ２と、ラッチ回路ＬＡＴ１と、トランジスタＴ８と、トランジスタＴ１０と、トランジスタＴ１１とを備える。リセット部１４は、リセットトランジスタＴ２およびＯＲ回路ＯＲ１を有する。

画素１００には、転送線３１と、リセット線３２と、行選択線３３とが接続される。転送線３１は、転送トランジスタＴ１と、トランジスタＴ８と、トランジスタＴ１０に接続される。リセット線３２は、リセット部１４と、トランジスタＴ７と、ラッチ回路ＬＡＴ１のリセット端子（Ｒ端子）に接続される。行選択線３３は、選択部１７に接続される。

光電変換部１２は、入射した光を電荷に変換し、光電変換された電荷を蓄積する機能を有する。転送トランジスタＴ１は、転送線３１に供給される信号Ｖｔｘにより制御される。例えば、転送トランジスタＴ１のゲートに供給される信号Ｖｔｘがイネーブル状態（例えば、ハイレベル）になると、転送トランジスタＴ１はオンする。転送トランジスタＴ１がオンした状態で、信号出力部３０のトランジスタＴ５がオンしている場合に、光電変換部１２で光電変換された電荷がフローティングディフュージョン（ＦＤ）１５に転送される。フローティングディフュージョン１５は、電荷を蓄積（保持）する。

リセット部１４は、リセット線３２に供給される信号Ｖｒｓｔにより制御される。例えば、信号Ｖｒｓｔがイネーブル状態（例えば、ハイレベル）になると、ＯＲ回路ＯＲ１はハイレベルを出力し、リセットトランジスタＴ２がオンする。リセットトランジスタＴ２がオンした状態で、トランジスタＴ５がオンしている場合は、フローティングディフュージョン１５の電荷をリセットし、フローティングディフュージョン１５の電位をリセット電位（例えば、電源電圧ＶＤＤレベル）にリセットする。また、リセットトランジスタＴ２がオンした状態で、トランジスタＴ１がオンしている場合は、光電変換部１２に蓄積された電荷がリセットされる。

選択部１７は、例えば選択トランジスタＴ４により構成され、行選択線３３に供給される信号Ｖｓｅｌにより制御される。例えば、信号Ｖｓｅｌがイネーブル状態（例えば、ハイレベル）になると、選択トランジスタＴ４はオンとなる。選択トランジスタＴ４がオンすることにより、電源ＶＤＤと信号出力部３０の増幅部１６とを導通させ、フローティングディフュージョン１５に蓄積された電荷を増幅した信号を垂直信号線３４に出力可能とする。

電荷蓄積部２０は、比較部２１と、電圧源２２と、計時部２３とを備える。比較部２１は、例えばコンパレータ回路ＣＭＰ１により構成される。コンパレータ回路ＣＭＰ１の反転入力端子には光電変換部１２の電圧ｖｏが入力され、コンパレータ回路ＣＭＰ１の非反転入力端子には電圧源２２で生成される所定の基準電圧Ｅが入力される。例えば、基準電圧Ｅは、光電変換部１２の飽和電圧と同じ電圧に設定される。光電変換部１２の飽和電圧は、光電変換部１２に蓄積可能な電荷量（飽和電荷量）に基づく値となる。比較部２１は、電圧ｖｏと基準電圧Ｅとの電圧差に応じた電圧を出力する。例えば、比較部２１は、電圧ｖｏと基準電圧Ｅとを比較して、電圧ｖｏが基準電圧Ｅよりも大きい場合は、ハイレベル（例えば、電源電圧ＶＤＤレベル）を信号線３５に出力する。他方、電圧ｖｏが基準電圧Ｅよりも小さい場合は、比較部２１は、ローレベル（例えば、接地電圧レベル）を信号線３５に出力する。比較部２１の出力信号は、光電変換部１２で変換された電荷量が閾値（飽和電荷量）に達したか否かを示す信号となる。

計時部２３は、電流源２５と、トランジスタＴ６と、トランジスタＴ７と、コンデンサＣ１とを備える。計時部２３は、光電変換部１２で光電変換された電荷の電荷量に基づく電圧ｖｏが基準電圧Ｅに達するまでの経過時間に応じた電荷を蓄積する。トランジスタＴ６は、信号線３５に供給される比較部２１の出力信号により制御され、比較部２１の出力信号がハイレベルになると、トランジスタＴ６はオンする。トランジスタＴ６がオンしている場合は、コンデンサＣ１と電流源２５とが導通して、電流源２５の基準電流Ｉ１によりコンデンサＣ１の充電が行われる。電流源２５により生成される基準電流Ｉ１は、定電流となる。コンデンサＣ１の電圧は、電流源２５により供給される電流量に応じた電圧となる。トランジスタＴ７は、信号Ｖｒｓｔにより制御され、信号Ｖｒｓｔがハイレベルになると、トランジスタＴ７はオンする。トランジスタＴ７がオンすると、コンデンサＣ１の一端はトランジスタＴ７を介して接地され、コンデンサＣ１の電圧は、接地電位にリセットされる。

信号出力部３０は、増幅部１６と、トランジスタＴ５と、トランジスタＴ９とを備える。トランジスタＴ５およびトランジスタＴ９は、光電変換部１２に蓄積された電荷またはコンデンサＣ１に蓄積された電荷のいずれかを、フローティングディフュージョン１５に転送する転送部である。信号線３６に供給されるラッチ回路ＬＡＴ１の出力信号がローレベルの場合は、トランジスタＴ９はオフとなり、トランジスタＴ５はオンとなる。トランジスタＴ５がオンすると、光電変換部１２に蓄積された電荷を、トランジスタＴ１を介してフローティングディフュージョン１５に転送可能となる。また、ラッチ回路ＬＡＴ１の出力信号がハイレベルの場合は、トランジスタＴ９がオンとなり、トランジスタＴ５はオフとなる。トランジスタＴ９がオンすると、コンデンサＣ１に蓄積された電荷を、トランジスタＴ８を介してフローティングディフュージョン１５に転送可能となる。

フローティングディフュージョン１５は、光電変換部１２に蓄積された電荷またはコンデンサＣ１に蓄積された電荷を保持（蓄積）する保持部として機能する。増幅部１６は、例えば増幅トランジスタＴ３により構成され、フローティングディフュージョン１５に蓄積された電荷を増幅した信号を出力する。増幅トランジスタＴ３は、垂直信号線３４を介して接続される不図示の電流源を負荷電流源として、ソースフォロワ回路の一部として機能する。すなわち、増幅部１６は、フローティングディフュージョン１５に保持された電荷を増幅した信号を生成し、生成した信号を垂直信号線３４に出力する。

本実施の形態では、光電変換部１２に蓄積された電荷に基づく信号およびコンデンサＣ１に蓄積された電荷に基づく信号のいずれか一方を画素外に出力して演算を行うことにより、実際に入射した光の光量に応じた信号を取得する。このため、入射光を電気信号に変換できる範囲となるダイナミックレンジを拡大させることができる。また、特許文献１に記載の技術では、光電変換部の電荷に基づく信号および光電変換部が飽和するまでの時間に基づく信号の両方を各画素から出力するため、各画素から出力される信号のうちいずれの信号を用いるかを判断するための外部回路を設ける必要がある。外部回路は、膨大な数の画素（例えば、数千万の画素）の一つ一つについて、画素から出力される信号のうちいずれの信号を採用するかを判断する必要がある。このため、特許文献１に記載の技術では、大規模の外部回路が必要となるので撮像素子の製造コストが増大する。また、膨大な画素の一つ一つについて、いずれの信号を採用するかを判断する処理を行う必要があるので、その処理に伴う時間が増大する。本実施の形態では、光電変換部１２に蓄積された電荷に基づく信号およびコンデンサＣ１に蓄積された電荷に基づく信号のいずれか一方を画素外に出力して演算を行う。このため、上述のような外部回路を設ける必要がない。この結果、特許文献１に記載の技術と比較して、撮像素子の製造コストを低減することができる。また、画素から出力される信号を処理する時間が増大することを防ぐことができる。以下に詳細に説明する。

信号Ｖｒｓｔおよび信号Ｖｔｘがハイレベルになると、画素１００はリセット状態となる。リセット状態では、リセットトランジスタＴ２およびトランジスタＴ１がオンして、光電変換部１２の電圧ｖｏが電源電圧ＶＤＤレベルにリセットされる。電圧ｖｏが電源電圧ＶＤＤレベルとなると、電圧ｖｏが基準電圧Ｅよりも大きくなり、比較部２１はハイレベルを出力する。比較部２１の出力電圧がハイレベルとなると、ラッチ回路ＬＡＴ１の入力端子（Ｓ端子）にローレベルが入力される。また、リセット状態では、ラッチ回路ＬＡＴ１のリセット端子（Ｒ端子）にはハイレベルが入力されるため、ラッチ回路ＬＡＴ１の出力端子（Ｑ端子）から出力される出力信号は、ローレベルとなる。ラッチ回路ＬＡＴ１の出力信号がローレベルになると、トランジスタＴ５がオンして、リセットトランジスタＴ２を介してフローティングディフュージョン１５の電位が電源電圧ＶＤＤレベルにリセットされる。さらに、リセット状態では、トランジスタＴ７がオンとなり、コンデンサＣ１の電圧が接地電位にリセットされる。

リセット状態の後、信号Ｖｒｓｔおよび信号Ｖｔｘがローレベルになり、光電変換部１２は入射光を光電変換して電荷の蓄積を開始する。光電変換部１２の受光量に応じて、光電変換部１２の電圧ｖｏは低下する。また、コンデンサＣ１は、トランジスタＴ６を介して電流源２５に接続され、電流源２５からの基準電流Ｉ１によりコンデンサＣ１の充電が開始される。電流源２５により供給される電流量に応じて、コンデンサＣ１の充電電圧は接地電位から高くなる。

光電変換部１２が受光している光が弱いと、電圧ｖｏが閾値となる基準電圧Ｅ以下まで低下しないため、比較部２１の出力電圧はハイレベルのままとなる。比較部２１の出力電圧がハイレベルの場合は、ラッチ回路ＬＡＴ１の出力電圧はローレベルであり、トランジスタＴ５がオンとなる。トランジスタＴ５がオンしている場合に、信号Ｖｔｘがハイレベルになると、光電変換部１２に蓄積された電荷がフローティングディフュージョン１５に転送される。増幅トランジスタＴ３は、フローティングディフュージョン１５に蓄積された電荷の電荷量に応じた信号を生成する。信号Ｖｓｅｌがハイレベルになると、トランジスタＴ４がオンして、増幅トランジスタＴ３は、光電変換部１２に蓄積された電荷に基づく信号を垂直信号線３４に出力する。

また、ラッチ回路ＬＡＴ１の出力信号がローレベルである状態で、信号Ｖｔｘがハイレベルになると、トランジスタＴ１１のゲートにはトランジスタＴ１０を介してローレベルが入力される。トランジスタＴ１１のゲートにローレベルが入力された状態で、信号Ｖｓｅｌがハイレベルになると、信号線３７のキャリー信号はローレベルとなる。なお、トランジスタＴ１１のゲートに信号Ｖｓｅｌを入力する構成とし、信号ＶｓｅｌがハイレベルになるとトランジスタＴ１１がオンとなり、トランジスタＴ１０を介してラッチ回路ＬＡＴ１の出力信号をキャリー信号として信号線３７に出力するようにしてもよい。

光電変換部１２が受光している光が強いと、電圧ｖｏが基準電圧Ｅ以下となり、比較部２１の出力電圧はローレベルとなる。比較部２１の出力電圧がローレベルになると、ラッチ回路ＬＡＴ１の出力電圧がハイレベルになり、トランジスタＴ９がオンとなる。トランジスタＴ９がオンしている場合に、信号Ｖｔｘがハイレベルになると、コンデンサＣ１に蓄積された電荷がフローティングディフュージョン１５に転送される。増幅トランジスタＴ３は、フローティングディフュージョン１５に蓄積された電荷の電荷量に応じた信号を生成する。信号Ｖｓｅｌがハイレベルになると、トランジスタＴ４がオンして、増幅トランジスタＴ３は、コンデンサＣ１に蓄積された電荷に基づく信号を垂直信号線３４に出力する。

また、ラッチ回路ＬＡＴ１の出力信号がハイレベルである状態で、信号Ｖｔｘがハイレベルになると、トランジスタＴ１１のゲートにはトランジスタＴ１０を介してハイレベルが入力される。トランジスタＴ１１のゲートにハイレベルが入力された状態で、信号Ｖｓｅｌがハイレベルになると、信号線３７のキャリー信号はハイレベルとなる。

さらに、ラッチ回路ＬＡＴ１の出力信号がハイレベルの場合は、ＯＲ回路ＯＲ１の一方の入力端子にハイレベルが入力されて、ＯＲ回路ＯＲ１はハイレベルを出力する。これにより、トランジスタＴ２がオンする。トランジスタＴ２がオンした状態で、信号ＶｔｘがハイレベルになりトランジスタＴ１がオンになると、光電変換部１２の電荷がリセットされる。このため、飽和量を超えた電荷の蓄積による電荷の漏れを防ぐことができる。この結果、ブルーミングの発生を防止することができる。

光電変換部１２に蓄積された電荷に基づく信号またはコンデンサＣ１に蓄積された電荷に基づく信号は、垂直信号線３４を介して不図示の演算部に出力される。また、信号線３７に入力されるキャリー信号についても、演算部に出力される。演算部は、アナログ／デジタル変換部（ＡＤ変換部）等により構成される。

次に、光電変換部１２に蓄積される電荷が飽和するまでの時間から、光電変換部１２に実際に入射した光の光量に応じた信号を算出する方法について説明する。基準電圧Ｅを光電変換部１２の飽和電圧と同じ電圧に設定すると、光電変換部１２の電荷が飽和するまでの間、コンデンサＣ１は電流源２５の基準電流Ｉ１により充電される。コンデンサＣ１の電圧は、電流Ｉ１の時間積分値に応じて変化する。コンデンサＣ１の電圧ｖは、コンデンサＣ１の容量値をＣ、コンデンサＣ１に供給される電流をｉとすると、以下の式（１）により表される。
ｖ＝１/Ｃ×∫ｉｄｔ ・・・（１）
ここで、電流ｉが定電流となる基準電流Ｉ１の場合は、以下の式が得られる。
ｖ＝１／Ｃ×Ｉ１×Ｔ
Ｔ＝（Ｃ×ｖ）／Ｉ１ ・・・（２）
上式（２）により、コンデンサＣ１の電圧ｖから光電変換部１２の電荷が飽和するまでの時間Ｔを算出することができる。

演算部は、キャリー信号により垂直信号線３４に出力された信号の種類を知ることができる。各画素１００から信号を読み出したときに、キャリー信号がハイレベルの場合は、コンデンサＣ１の電荷に基づく信号が垂直信号線３４に出力されたと判定する。演算部は、上述した式（２）に基づいて、読み出された信号から光電変換部１２の電荷が飽和するまでの時間Ｔを算出する。また、演算部は、算出した時間Ｔ、リセット状態が解除されて信号Ｖｔｘがハイレベルとなるまでの電荷蓄積時間および基準電圧Ｅに基づいて、各画素１００に照射された光の光量に応じた信号を演算する。例えば、電荷蓄積時間が１０ｍｓｅｃで、ＡＤ変換部の出力ビット数を８ビット（最大ＦＦ:２５５）とすると、光電変換部１２の電荷が飽和するまでの時間Ｔが２ｍｓｅｃの場合は、電荷蓄積時間１０ｍｓｅｃの１／５の時間で飽和電圧に対応するＦＦに達したことになるので、光電変換部１２に実際に入射した光の光量に応じた信号はＦＦの５倍（４ＦＢ：１２７５）になる。

演算部は、キャリー信号がローレベルの場合は、光電変換部１２の電荷に基づく信号が垂直信号線３４に出力されたと判定する。この場合は、光電変換部１２で電荷の飽和が発生していないため、従来の撮像素子と変わらず、上述した演算を行う必要はない。その結果、演算部による演算時間を短縮させることができる。

上述した実施の形態によれば、次の作用効果が得られる。
（１）撮像素子３は、入射光を電荷に変換する光電変換部１２と、光電変換部１２で変換された電荷量が閾値に達するまで電荷を蓄積する電荷蓄積部２０と、光電変換部１２で変換された電荷に応じた第１の信号及び電荷蓄積部２０で蓄積された電荷に応じた第２の信号のいずれか一方を出力する信号出力部３０と、を備える。このようにしたので、撮像素子のダイナミックレンジを拡大させることができる。また、光電変換部１２に蓄積された電荷に基づく信号およびコンデンサＣ１に蓄積された電荷に基づく信号のいずれか一方を出力するため、各画素１００から出力される信号のうちいずれの信号を用いるかを判断するための外部回路を設ける必要がない。このため、チップ面積の増大を抑制することができ、撮像素子の製造コストを低減することができる。また、画素１００から出力される信号を処理する時間が増大することを防ぐことができる。
（２）光電変換部１２と電荷蓄積部２０と信号出力部３０とを有する複数の画素１００が接続される垂直信号線３４を更に備え、信号出力部３０は、第１の信号及び第２の信号のいずれか一方を垂直信号線３４に出力する。本実施の形態では、光電変換部１２に蓄積された電荷に基づく信号及びコンデンサＣ１に蓄積された電荷に基づく信号のいずれか一方を垂直信号線３４に出力して演算を行う。このため、画素１００からの信号を処理するための回路の素子数や回路間の配線数を少なくすることができ、チップ面積の増大を抑制することができる。

（３）信号出力部３０は、光電変換部１２で変換された電荷量が閾値に達しない場合は第１の信号を出力し、光電変換部１２で変換された電荷量が閾値に達した場合は第２の信号を出力する。このようにしたので、光電変換部１２に蓄積された電荷の電荷量に基づいて、光電変換部１２に蓄積された電荷に基づく信号またはコンデンサＣ１に蓄積された電荷に基づく信号のいずれかを垂直信号線３４に出力させることができる。
（４）電荷蓄積部２０は、光電変換部１２で変換された電荷量が閾値に達したか否かを示す信号を出力する。本実施の形態では、電荷蓄積部２０の比較部２１は、光電変換部１２で変換された電荷量が閾値に達したか否かを示す信号を出力する。比較部２１により出力された信号は、ラッチ回路等を介して信号線３７に読み出され、キャリー信号として演算部に入力される。このため、キャリー信号により垂直信号線３４に出力された信号の種類を知ることができる。

（５）電荷蓄積部２０は、光電変換部１２で変換された電荷量が閾値に達するまでの経過時間に応じた電荷を蓄積する計時部２３を有する。このようにしたので、光電変換部１２の電荷量が閾値に達するまでの時間に応じた信号を生成することができる。
（６）閾値は、光電変換部１２で変換される電荷の飽和量に基づく値である。このようにしたので、光電変換部１２の電圧が飽和電圧に達するまでの時間に応じた信号を生成することができる。
（７）光電変換部１２で変換された電荷量が閾値に達した場合に、閾値と第２の信号とに基づいて、光電変換部１２への入射光量に対応する第３の信号を算出する演算部を更に備える。本実施の形態では、演算部は、光電変換部１２の電圧が飽和電圧に達するまでの時間Ｔ、電荷蓄積時間および基準電圧Ｅに基づいて、各画素１００に照射された光の光量に応じた信号を演算する。このため、各画素１００に実際に入射した光の光量に応じた信号を取得することができる。

（８）特許文献１に記載の撮像素子では、光電変換部に蓄積された電荷の飽和値と光電変換部の電荷が飽和するまでの経過時間に関する信号とを画素外に読み出して演算を行うため、２つのＡＤ変換器を設ける必要があり回路規模と消費電力が大きくなる。また、光電変換部に蓄積された電荷の飽和値と経過時間に関する信号とを画素外に読み出すために、他の信号にノイズを与えることになる。これに対して、本実施の形態では、特許文献１に記載の撮像素子と比べて、素子数および配線数が少ない構成でダイナミックレンジを拡大させることができる。また、消費電力および信号に混入するノイズを低減させることができる。

（第２の実施の形態）
図３を参照して、第２の実施の形態に係る撮像素子３について説明する。なお、図中、第１の実施の形態と同一もしくは相当部分には、同一の参照番号を付し、第１の実施の形態に係る撮像素子３との相違点を主に説明する。図３は、第２の実施の形態に係る撮像素子の画素の構成例を示す回路図である。以下、第２の実施の形態に係る撮像素子の動作例について説明する。

信号Ｖｒｓｔおよび信号Ｖｔｘがハイレベルになると、画素１００はリセット状態となる。信号Ｖｒｓｔがハイレベルになると、リセットトランジスタＴ２がオンして、光電変換部１２の電圧ｖｏが電源電圧ＶＤＤレベルにリセットされる。信号Ｖｔｘがハイレベルになると、ダイオード４１を介して信号線３７の電位がハイレベルとなり、トランジスタＴ１２がオンになる。トランジスタＴ１２がオンになると、トランジスタＴ１０のゲートにはローレベルが入力されるため、トランジスタＴ１０がオフになる。リセット状態において、トランジスタＴ１０がオフになると、信号線３８の電位は抵抗Ｒ２によりローレベルとなり、ラッチ回路ＬＡＴ１の入力端子（Ｓ端子）にローレベルが入力される。また、リセット状態では、ラッチ回路ＬＡＴ１のリセット端子（Ｒ端子）にはハイレベルが入力されるため、ラッチ回路ＬＡＴ１の出力端子（Ｑ端子）から出力される出力信号は、ローレベルとなる。

また、リセット状態では、ラッチ回路ＬＡＴ１の出力端子（ＱＢ端子）から出力される出力信号はハイレベルになるため、トランジスタＴ１がオンする。リセット状態では信号Ｖｔｘがハイレベルになるため、トランジスタＴ５がオンになり、リセットトランジスタＴ２を介してフローティングディフュージョン１５の電位が電源電圧ＶＤＤレベルにリセットされる。さらに、リセット状態では、トランジスタＴ７がオンとなり、コンデンサＣ１の電圧が接地電位にリセットされる。

リセット状態の後、信号Ｖｒｓｔおよび信号Ｖｔｘがローレベルになり、光電変換部１２は入射光を光電変換して電荷の蓄積を開始する。光電変換部１２の受光量に応じて、光電変換部１２の電圧ｖｏは低下する。また、コンデンサＣ１は、電流源２５からの基準電流Ｉ１によりコンデンサＣ１の充電が開始される。電流源２５により供給される電流量に応じて、コンデンサＣ１の充電電圧は接地レベルから高くなる。

光電変換部１２が受光している光が弱いと、電圧ｖｏが基準電圧Ｅ以下まで低下しないため、トランジスタＴ１０およびトランジスタＴ１１がオフのままとなる。信号線３８の電位がローレベルのままとなり、ラッチ回路ＬＡＴ１のＱＢ端子からはハイレベルが出力されて、トランジスタＴ１がオンとなる。トランジスタＴ１がオンしている場合に、信号Ｖｔｘがハイレベルになると、光電変換部１２に蓄積された電荷が、トランジスタＴ５を介してフローティングディフュージョン１５に転送される。そして、信号Ｖｓｅｌがハイレベルになると、トランジスタＴ４がオンして、増幅トランジスタＴ３は、光電変換部１２に蓄積された電荷に基づく信号を垂直信号線３４に出力する。また、ラッチ回路ＬＡＴ１のＱ端子からローレベルが出力される状態で、信号Ｖｔｘがハイレベルになると、トランジスタＴ１１のゲートにはトランジスタＴ１０を介してローレベルが入力される。トランジスタＴ１１のゲートにローレベルが入力された状態で、信号Ｖｓｅｌがハイレベルになると、信号線３７のキャリー信号はローレベルとなる。

光電変換部１２が受光している光が強いと、電圧ｖｏが基準電圧Ｅよりも所定値低い電圧となり、トランジスタＴ１０およびトランジスタＴ１１がオンとなる。トランジスタＴ１１がオンになると、信号線３８の電位がハイレベルとなり、ラッチ回路ＬＡＴ１のＱ端子からハイレベルが出力されて、トランジスタＴ１３がオンとなる。トランジスタＴ１３がオンしている場合に、信号Ｖｔｘがハイレベルになると、コンデンサＣ１に蓄積された電荷が、トランジスタＴ９を介してフローティングディフュージョン１５に転送される。信号Ｖｓｅｌがハイレベルになると、トランジスタＴ４がオンして、増幅トランジスタＴ３は、コンデンサＣ１に蓄積された電荷に基づく信号を垂直信号線３４に出力する。また、ラッチ回路ＬＡＴ１のＱ端子からハイレベルが出力される状態で、信号Ｖｔｘおよび信号Ｖｓｅｌがハイレベルになると、信号線３７のキャリー信号はハイレベルとなる。

また、ラッチ回路ＬＡＴ１のＱ端子からハイレベルが出力されると、トランジスタＴ２がオンになり、光電変換部１２の電荷がリセットされる。このため、光電変換部１２の電圧が飽和電圧を超えたときに、光電変換部１２の電荷をリセットすることができ、飽和量を超えた電荷の蓄積による電荷の漏れを防ぐことができる。この結果、ブルーミングの発生を防止することができる。

第２の実施の形態では、撮像素子３は、電荷蓄積部２０を制御する画素制御部１１０を更に備える。画素制御部１１０は、撮像装置１の制御部４から撮影モードに関連する情報を取得し、撮影モードに関連する情報に基づいて電荷蓄積部２０を制御するための制御信号を生成する。画素制御部１１０は、生成した制御信号を、信号線４０を介して各画素１００に供給する。

例えば、ストロボ撮影時のプリ発光時、ＡＥ測光時、動画撮影モード、スルー画撮影モード等の場合は、画素制御部１１０は、信号線４０にハイレベルを出力する。信号線４０の電位がハイレベルになると、ダイオード４２を介して信号線３７の電位がハイレベルになり、トランジスタＴ１２はオンになる。トランジスタＴ１２がオンになると、トランジスタＴ１０のゲートには接地電位が与えられて、トランジスタＴ１０がオフのままとなり、電荷蓄積部２０の作動が停止される。なお、信号線４０にハイレベルを出力して電荷蓄積部２０の作動を停止させる場合に、電流源２５による基準電流Ｉ１の生成を停止させるようにしてもよい。スルー画撮影モード等の場合は、静止画撮影モードの場合と比較して、撮像素子３のダイナミックレンジは大きくなくてもよいため、電荷蓄積部２０の作動を停止させることにより、消費電力を低減させることができる。

上述した実施の形態によれば、第１の実施の形態と同様の作用効果に加えて、次の作用効果が得られる。
（９）撮像素子３は、光電変換部１２で変換された電荷量が閾値に達した場合は、光電変換部１２で変換された電荷をリセットするリセット部１４を更に備える。このようにしたので、光電変換部１２の電荷の漏れを防ぐことができ、ブルーミングの発生を防止することができる。
（１０）撮像素子３は、撮影モードに関連する情報に基づいて電荷蓄積部２０を制御する画素制御部１１０を更に備える。このようにしたので、撮影モードに応じて電荷蓄積部２０の作動を停止させることができ、消費電力を低減させることができる。

（第３の実施の形態）
図４を参照して、第３の実施の形態に係る撮像素子３について説明する。なお、図中、第１および第２の実施の形態と同一もしくは相当部分には、同一の参照番号を付し、第１および第２の実施の形態に係る撮像素子３との相違点を主に説明する。図４は、第３の実施の形態に係る撮像素子の画素の構成例を示す回路図である。以下、第３の実施の形態に係る撮像素子の動作例について説明する。

図４に示すように、第３の実施の形態では、計時部２３は、ＡＮＤ回路ＡＮＤ１と、カウンター回路２６とを備える。ＡＮＤ回路ＡＮＤ１には、比較部２１の出力信号とクロック信号ＣＬＫとが入力される。クロック信号ＣＬＫは、例えば、画素１００外に設けられる不図示のパルス発生回路等により生成されて、各画素１００に供給される。カウンター回路２６のリセット端子（Ｒ端子）には信号Ｖｒｓｔが入力され、カウンター回路２６の他方の入力端子にはＡＮＤ回路ＡＮＤ１の出力信号が入力される。比較部２１の動作は、第１の実施形態に係る比較部２１の動作と同様である。

信号Ｖｒｓｔがハイレベルになると、カウンター回路２６のカウント値がリセットされる。また、リセット状態では、比較部２１の出力はハイレベルとなり、ＡＮＤ回路ＡＮＤ１の一方の入力端子にはハイレベルが入力される。その結果、ＡＮＤ回路ＡＮＤ１を介して、所定周期のクロック信号ＣＬＫがカウンター回路２６に入力される。カウンター回路２６は、リセット状態の解除後に、入力されるクロック信号ＣＬＫのカウントを開始する。

リセット状態の後、光電変換部１２の電圧ｖｏが基準電圧Ｅ以下になると、比較部２１の出力は反転してローレベルになる。これにより、ＡＮＤ回路ＡＮＤ１の一方の入力にはローレベルが入力され、カウンター回路２６へのクロック信号ＣＬＫの供給が停止し、カウンター回路２６のカウント動作が終了する。すなわち、カウンター回路２６は、信号Ｖｒｓｔがローレベルとなるリセット解除後から光電変換部１２の電荷が所定量に達するまでカウント動作を行う。信号Ｖｔｘおよび信号Ｖｓｅｌがハイレベルになると、ＡＮＤ回路ＡＮＤ２は、信号線３９にカウント値を示す信号を出力する。また、比較部２１の出力電圧がローレベルになることにより、信号線３７にはキャリー信号としてハイレベルが出力される。演算部は、入力されるキャリー信号がハイレベルの場合は、信号線３９を介して入力されるカウント値を示す信号に基づいて、実際に入射した光の光量に応じた信号を算出する。カウント値を示す信号はデジタル信号となるため、演算部は、ＡＤ変換を行わずに、実際に入射した光の光量に応じた信号を得ることができる。

上述した実施の形態によれば、次の作用効果が得られる。
（１１）光電変換部１２で変換された電荷量が閾値に達するまでの時間に応じたデジタル信号を出力する。このようにしたので、光電変換部１２の電荷の飽和が生じた画素からの信号については、ＡＤ変換を行う必要がなく、実際に入射した光の光量に応じた信号を取得することができる。

次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。

（変形例１）
上述した第１および第２の実施の形態では、トランジスタＴ５、Ｔ９をトランジスタＴ３の前段に配置して、信号生成用のトランジスタＴ３を共通化した。しかし、図５に示すように、信号生成用のトランジスタＴ３、Ｔ１２を配置し、トランジスタＴ５、Ｔ９をトランジスタＴ３、Ｔ１２の各々の後段に配置するようにしてもよい。

（変形例２）
上述した変形例１では、信号生成用のトランジスタＴ３、Ｔ１２を共に配置したが、図６のように、トランジスタＴ１２を省略してもよい。また、図７に示すように、スイッチとしてトランジスタＴ１２を配置してもよい。

（変形例３）
上述した第１の実施の形態では、比較部２１の出力をトランジスタＴ６に直接接続したが、図８に示すように、比較部２１の出力を、ラッチ回路ＬＡＴ１を介してトランジスタＴ６に接続するようにしてもよい。また、図８に示すように、トランジスタＴ１３を配置して、ラッチ回路ＬＡＴ１の出力を、インバータ回路ＩＮＶ１を介してトランジスタＴ１３のゲートに接続するようにしてもよい。これにより、光電変換部１２の電圧が飽和電圧を超えたときに、トランジスタＴ１３により光電変換部１２の電荷をリセットすることができる。

（変形例４）
上述した実施の形態および変形例では、電流源２５の基準電流Ｉ１によりコンデンサＣ１を充電させる例について説明した。しかし、図９に示す例のように、複数の電流源（電流源２５、２６）を設けるようにしてもよい。例えば、光電変換部１２の電荷蓄積時間が短い場合は、スイッチＳＷをオンさせる。これにより、コンデンサＣ１に供給される電流はＩ１＋Ｉ２となってコンデンサＣ１の充電電圧の上昇が早くなり、短時間を高精度に計測することができる。また、光電変換部１２の電荷蓄積時間が長い場合は、スイッチＳＷをオフさせて電流源２５のみを接続することで、コンデンサＣ１の充電電圧の上昇が遅くなり、長時間の計測が可能となる。

（変形例５）
製品出荷前の検査等において、電荷蓄積部２０が正常に動作しない画素については、光電変換部の電荷が飽和する場合は欠陥画素として扱い、その画素からの信号を使用しないようにしてもよい。光電変換部の電荷が飽和しない場合は、その画素からの信号を画像データの生成のために使用するようにしてもよい。

（変形例６）
上述した第２の実施の形態では、撮影モードに応じて電荷蓄積部２０の作動を停止させる例について説明した。しかし、被写体の明るさに関連する情報、例えば、露出値（ＥＶ値）やシャッター速度に応じて、電荷蓄積部２０の作動を制御するようにしてもよい。図１０は、変形例６に係る電荷蓄積部２０の制御状態を説明するための図である。例えば、ＥＶ値が１８以上となる場合、およびＥＶ値が７以下となる場合は、画素制御部１１０は、図３に示す信号線４０を介して電荷蓄積部２０にハイレベルの制御信号を入力して、電荷蓄積部２０の作動を停止させる。また、ＥＶ値が７から１８の間の値である場合は、画素制御部１１０は、信号線４０を介して電荷蓄積部２０にローレベルの制御信号を入力して、電荷蓄積部２０の作動を可能とさせる。

（変形例７）
図１１は、変形例７に係る画素の構成例を示す回路図である。図１１に示す画素１０１は、撮像素子３に配置され、光学的にマスク（遮光）される。画素１０１は、画像データの生成のためには用いない画素となる。画素１０１は、例えば、上述した画像データの生成のために用いる画素１００と比較して、抵抗Ｒ４を更に備える。変形例７に係る画素１０１では、リセット解除後に抵抗Ｒ４により放電が行われる。電圧ｖｏは、抵抗Ｒ４の抵抗値および温度に応じて低下する。電圧ｖｏが基準電圧Ｅ以下となりラッチ回路ＬＡＴ１の出力電圧がハイレベルとなった後に、信号Ｖｔｘおよび信号Ｖｓｅｌがハイレベルになると、抵抗Ｒ４による放電時間に応じた信号が、垂直信号線３４を介して演算部に出力される。演算部は、抵抗Ｒ４による放電時間に応じた信号に基づいて、温度を検出することができ、検出した温度に基づいて撮像素子の種々の信号についての温度補正を行うことができる。例えば、検出した温度に基づいて、基準電圧Ｅや基準電流Ｉ１の値を変更するようにしてもよいし、ＡＤ変換を行う際のＡＤ変換ゲインを変更するようにしてもよい。

（変形例８）
上述した実施の形態および変形例では、電流源２５の定電流によりコンデンサＣ１を充電させる例について説明した。しかし、抵抗を用いてコンデンサＣ１を充電するようにしてもよい。これにより、コンデンサの電圧の上昇はＣＲの時定数カーブとなり、長秒時を計測することができる。コンデンサＣ１の充電電圧ｖｃ、コンデンサＣ１の容量値Ｃ、抵抗値Ｒ、電源電圧ＶＤＤとする。以下の式（３）により、光電変換部１２が飽和するまでの時間Ｔを算出することができる。
Ｔ＝−ＣＲ×ｌｎ（（ＶＤＤ−ｖｃ）／ＶＤＤ） ・・・（３）

電源電圧ＶＤＤを５Ｖ、充電電圧ｖｃを１Ｖとすると、電圧ｖｃが１Ｖに達するまでの充電時間Ｔは、以下のように算出される。
Ｔ＝０．２２×ＣＲ ・・・（４）
また、電圧ｖｃが２Ｖ、３Ｖ、４Ｖ、および４．５Ｖに達するまでの充電時間Ｔは、以下のようになる。
２Ｖまでは Ｔ＝０．５１×ＣＲ ・・・（５）
３Ｖまでは Ｔ＝０．９２×ＣＲ ・・・（６）
４Ｖまでは Ｔ＝１．６１×ＣＲ ・・・（７）
４．５Ｖまでは Ｔ＝２．３０×ＣＲ ・・・（８）

最終制定値をｖｃ／ＶＤＤとし、上式（３）〜（８）のＣＲの係数を時定数とすると、最終制定値に達するまでの時定数は図１２に示すようになる。電圧ｖｃが最終制定値１に近づくほど、電圧ｖｃの変化が緩やかになる。すなわち、コンデンサの充電量が上がるほど、コンデンサの充電電圧の上昇の傾きが緩くなるため、長時間の計測が可能になる。

（変形例９）
上述した実施の形態および変形例では、各画素内に電圧源および電流源を備える例について説明したが、画素外に電圧源と電流源とを備えて、基準電圧Ｅと基準電流Ｉ１を各画素に供給するようにしてもよい。

（変形例１０）
画素１００を構成する全ての回路を同一の半導体基板に設けずに、回路の一部を別の基板に設けるようにしてもよい。例えば、光電変換部１２を形成した基板と電荷蓄積部２０を形成した基板とを積層するようにしてもよい。

（変形例１１）
上述の実施の形態で説明した撮像素子３は、カメラ、スマートフォン、タブレット、ＰＣに内臓のカメラ、車載カメラ等に適用してもよい。

上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。

１…撮像装置、２…撮像光学系、３…撮像素子、４…制御部、２０…電荷蓄積部、２３…計時部、３０…信号出力部

Claims (13)

1. 入射光を電荷に変換する光電変換部と、
   前記光電変換部で変換された電荷量が閾値に達するまで電荷を蓄積する電荷蓄積部と、
   前記光電変換部で変換された電荷に応じた第１の信号及び前記電荷蓄積部で蓄積された電荷に応じた第２の信号のいずれか一方を出力する信号出力部と、
   を備える撮像素子。
2. 請求項１に記載の撮像素子において、
   前記光電変換部と前記電荷蓄積部と前記信号出力部とを有する複数の画素が接続される信号線を更に備え、
   前記信号出力部は、前記第１の信号及び前記第２の信号のいずれか一方を前記信号線に出力する撮像素子。
3. 請求項１または請求項２に記載の撮像素子において、
   前記信号出力部は、前記光電変換部で変換された電荷量が前記閾値に達しない場合は前記第１の信号を出力し、前記光電変換部で変換された電荷量が前記閾値に達した場合は前記第２の信号を出力する撮像素子。
4. 請求項１から請求項３までのいずれか一項に記載の撮像素子において、
   前記電荷蓄積部は、前記光電変換部で変換された電荷量が前記閾値に達したか否かを示す信号を出力する撮像素子。
5. 請求項１から請求項４までのいずれか一項に記載の撮像素子において、
   前記電荷蓄積部は、前記光電変換部で変換された電荷量が前記閾値に達するまでの経過時間に応じた電荷を蓄積する計時部を有する撮像素子。
6. 請求項１から請求項５までのいずれか一項に記載の撮像素子において、
   前記閾値は、前記光電変換部で変換される電荷の飽和量に基づく値である撮像素子。
7. 請求項１から請求項６までのいずれか一項に記載の撮像素子において、
   前記光電変換部が形成された基板と、
   前記電荷蓄積部が形成された基板と、
   を更に備える撮像素子。
8. 請求項１から請求項７までのいずれか一項に記載の撮像素子において、
   前記信号出力部は、電荷を保持する保持部と、前記光電変換部で変換された電荷量が前記閾値に達しない場合に前記光電変換部で変換された電荷を前記保持部に転送し、前記光電変換部で変換された電荷量が前記閾値に達した場合に前記電荷蓄積部で蓄積された電荷を前記保持部に転送する転送部と、前記光電変換部で変換された電荷が前記保持部に転送された場合に前記保持部に保持された電荷量に応じて前記第１の信号を生成し、前記電荷蓄積部で蓄積された電荷が前記保持部に転送された場合に前記保持部に保持された電荷量に応じて前記第２の信号を生成する信号生成部と、を有する撮像素子。
9. 請求項１から請求項８までのいずれか一項に記載の撮像素子において、
   前記光電変換部で変換された電荷量が前記閾値に達した場合に、前記閾値と前記第２の信号とに基づいて、前記光電変換部への入射光量に対応する第３の信号を算出する演算部を更に備える撮像素子。
10. 請求項１から請求項９までのいずれか一項に記載の撮像素子において、
    前記光電変換部で変換された電荷量が閾値に達した場合に、前記光電変換部で変換された電荷をリセットするリセット部を更に備える撮像素子。
11. 請求項１から請求項１０までのいずれか一項に記載の撮像素子において、
    撮影モードに関連する情報に基づいて、前記電荷蓄積部を制御する制御部を更に備える撮像素子。
12. 請求項１から請求項１１までのいずれか一項に記載の撮像素子において、
    被写体の明るさに関連する情報に基づいて、前記電荷蓄積部を制御する制御部を更に備える撮像素子。
13. 請求項１から請求項１２までのいずれか一項に記載の撮像素子と、
    前記撮像素子からの信号に基づいて画像データを生成する画像生成部と、を備える撮像装置。

Images