JP2008187420A - Ａ／ｄ変換器 - Google Patents

Abstract

【課題】 光電変換による信号成分のダイナミックレンジの低下をおさえることができるＡ／Ｄ変換器及びセンサシステムを提供する。
【解決手段】 ランプ電圧発生回路１４と、被変換アナログ電圧とランプ電圧の電圧変化を示す参照電圧とを比較する演算器を備え、参照電圧が被変換アナログ電圧に等しくなった時点で出力変化する電圧比較回路１７と、参照電圧に応じたディジタル値を計数出力するカウンタ１５と、ディジタル値を電圧比較回路１７の出力変化時にラッチして出力するラッチ回路１３と、平均ノイズ電圧を求める平均化処理回路１９と、目標ノイズ電圧を設定する目標ノイズ電圧設定回路２０と、平均ノイズ電圧と目標ノイズ電圧の差に基づいて、制御基準タイミングに対するカウンタ１５の計数開始タイミングの調整、または、計数開始タイミングにおける参照電圧の基準電圧レベルの調整の少なくとも何れか一方を行う制御回路を備える。
【選択図】 図８

Description

本発明は、Ａ／Ｄ変換器、特に、電圧値が一定期間単調変化するランプ電圧を発生するランプ電圧発生回路と、被変換アナログ電圧をサンプリングホールドし、サンプリングホールドされた前記被変換アナログ電圧と、前記ランプ電圧発生回路から発生されるランプ電圧の電圧変化値または前記電圧変化値に比例する電圧値で与えられる参照電圧とを比較する演算器を備え、前記参照電圧が前記被変換アナログ電圧に等しくなった時点で出力変化する電圧比較回路と、前記参照電圧に応じたディジタル値を計数して出力するカウンタと、前記カウンタから出力される前記ディジタル値を前記電圧比較回路の出力変化時にラッチして出力するラッチ回路と、を備えたＡ／Ｄ変換器に関する。

近年、固体撮像素子に用いられるＡ／Ｄ変換器には、高速、低消費電力であることが益々要求されている。当該要求を満たすためにコラム型Ａ／Ｄ変換器（例えば、下記特許文献１参照）が用いられることが多い。

図１に、従来のコラム型Ａ／Ｄ変換器のブロック図を示す。コラム型Ａ／Ｄ変換器１０は、Ａ／Ｄ変換ユニット１１、ランプ電圧Ｖ_ＲＡＭＰを発生するランプ電圧源１４（ランプ電圧発生回路）、ランプ電圧の電圧変化値に応じたディジタル値（ｎビットの２値信号）を計数して出力するカウンタ１５を備えて構成されている。Ａ／Ｄ変換ユニット１１は、回路要素として、インバータ回路１２と、インバータ回路１２の入力ノードＣＰＩ及び出力ノードＣＰＯを短絡するスイッチＲＳ、被変換アナログ電圧をサンプリングするためのキャパシタＣＳ、電圧値が一定期間単調変化するランプ電圧Ｖ_ＲＡＭＰを入力ノードＣＰＩに伝送するためのキャパシタＣＲとスイッチＳ３、被変換アナログ電圧をサンプリングするためのスイッチＳＳ、被変換アナログ電圧に応じたカウンタ出力をラッチするためのラッチ回路１３を備える。更に、図１では、コラム型Ａ／Ｄ変換器１０に対し、固体撮像素子の画素部１６及びノードＶＩＮに接続された定電流源Ｉｘが合わせて図示されている。

コラム型Ａ／Ｄ変換器１０のＡ／Ｄ変換動作について、図２の動作タイミング図を参照して説明する。

タイミングｔ１で、画素部１６のスイッチＲＸをオンにすることで、ノードＦＤが電圧Ｖ_ＤＤにリセットされ、ノードＶＩＮがＭＯＳトランジスタＭＡを介して高電位に充電される。また、同時にスイッチＲＳがオンして、インバータ回路１２の入力ノードＣＰＩと出力ノードＣＰＯが短絡して、入力ノードＣＰＩがインバータ回路１２の入力判定電圧（オートゼロレベル）に自動的にリセットされる。同時にスイッチＳＳがオンするが、他のスイッチＳ３、ＴＸはオフ状態である。

タイミングｔ２で、スイッチＲＸをオフにすることで、ノードＶＩＮには、リセット電圧が現れる。タイミングｔ３で、スイッチＲＳをオフにすることで、キャパシタＣＳには、リセット電圧がサンプリングされる。

引き続き、タイミングｔ４で、スイッチＴｘをオンにすると、画素部１６の光電変換素子（フォトダイオード）ＰＤで光電変換された蓄積された電荷がノードＦＤに転送され、ノードＶＩＮには、光電変換された電荷量に応じた電圧レベル（光電変換レベル）に遷移する。ノードＶＩＮの電圧レベルが安定するタイミングｔ５で、スイッチＴｘをオフにし、スイッチＳ３をオンにすると、キャパシタＣＲには、その時点でのノードＶＩＮの電圧レベル（光電変換レベル）とランプ電圧Ｖ_ＲＡＭＰの初期電圧との差電圧が保持される。

引き続き、タイミングｔ６で、スイッチＳＳをオフにすることで、入力ノードＣＰＩには、ノードＶＩＮのリセット電圧（タイミングｔ３）と光電変換レベル（タイミングｔ６）の差分値Ｖ_ＳＩＧが、被変換アナログ電圧として保持される。

タイミングｔ７で、ランプ電圧Ｖ_ＲＡＭＰの電圧値を徐々に増加し始めると、入力ノードＣＰＩの電圧も、ランプ電圧Ｖ_ＲＡＭＰの電圧増加分に比例して増加する。また、タイミングｔ７で、カウンタ１５のカウントアップも同時に開始させる。

タイミングｔ８で、入力ノードＣＰＩの電圧レベルが、インバータ回路１２の入力判定電圧を超えると、インバータ回路１２は出力ノードＣＰＯの出力レベルを反転させる。ラッチ回路１３は、出力ノードＣＰＯの出力変化に応答してカウンタ出力の値を保持する。

ここで、差分値Ｖ_ＳＩＧは、光電変換素子ＰＤへの入射光量に応じた電圧であり、ラッチされたカウンタ出力の値は、差分値Ｖ_ＳＩＧのＡ／Ｄ変換値（ディジタル値）である。以上の要領で、ラッチ回路１３で保持されたＡ／Ｄ変換値を出力することで、コラム型Ａ／Ｄ変換器１０は、被変換アナログ電圧Ｖ_ＳＩＧのＡ／Ｄ変換動作を完了する。

図３に、コラム型Ａ／Ｄ変換器１０において、被変換アナログ電圧Ｖ_ＳＩＧとランプ電圧Ｖ_ＲＡＭＰの電圧増加値との間の電圧比較を行うインバータ回路１２の入出力特性を示す。インバータ回路１２では、上記電圧比較は、被変換アナログ電圧Ｖ_ＳＩＧとランプ電圧Ｖ_ＲＡＭＰの電圧増加値の差電圧を入力電圧として、入力判定電圧のオートゼロレベルと比較することで実行される。

オートゼロレベルは、インバータ回路１２の入出力間を短絡した状態で得られる電圧レベルであり、インバータの入出力特性曲線Ａと、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔが同電圧（Ｖｉｎ＝Ｖｏｕｔ）となる直線Ｂの交差する点における電圧となる。

インバータ回路１２を構成するＰチャンネル型ＭＯＳＦＥＴとＮチャンネル型ＭＯＳＦＥＴの各閾値電圧をＶｔｈｐ、Ｖｔｈｎ、導電計数（数５参照）をβｐ、βｎとすると、インバータ回路１２の両ＭＯＳＦＥＴを貫通して流れる電流量が等しいことから、以下の数１が成り立つ。尚、数１中、Ｖ_ＤＤはＰチャンネル型ＭＯＳＦＥＴのソース端子に供給される電源電圧で、Ｖｘはオートゼロレベルであり、数２の関係が成り立つ。

［数１］
βｎ／２×（Ｖｘ−Ｖｔｈｎ）^２＝βｐ／２×（Ｖ_ＤＤ−Ｖｘ−Ｖｔｈｐ）^２

［数２］
Ｖｘ＝Ｖｉｎ＝Ｖｏｕｔ

数１の方程式をＶｘについて解くと、オートゼロレベルＶｘが、以下の数３に示すように得られる。

［数３］
Ｖｘ＝｛（βｎ／βｐ）^１／２×Ｖｔｈｎ＋Ｖ_ＤＤ−Ｖｔｈｐ｝
／（１＋（βｎ／βｐ）^１／２）

図４に、上述した従来のコラム型Ａ／Ｄ変換器を用いたセンサシステム１００の概略ブロック図を示す。センサシステム１００は、光電変換素子の複数がマトリクス状に配列してなる個体撮像素子の画素部（センサ部）１６と、画素部１６の各列に夫々対応して設けられた電圧比較回路１７及びラッチ回路１３からなるＡ／Ｄ変換ユニット１１の複数と、ランプ波発生回路１４と、カウンタ１５と、制御回路１８と、を備えて構成されている。また、画素部１６は、有効画素部１６ａと、画素部１６の周囲の一部に設けられ遮光した光学的黒画素部１６ｂから構成されている。より具体的には、画素部１６は、光学的黒画素部１６ｂが、有効画素部１６ａを囲むように画素部１６の上下左右に配置されている。

図４に示すセンサシステム１００において、ＣＭＯＳイメージセンサ等の固体撮像素子は、被写体から受け取った光（入射光）を図１に示すフォトダイオードＰＤによって光電変換し、光の強度（入射光量）に応じた電流を有する被変換アナログ信号を出力する。ここで、フォトダイオードＰＤから出力される被変換アナログ信号には、入射光の強度に応じた電流の他に、熱によって電子／正孔対が発生することに起因する暗電流と呼ばれるノイズ成分が重畳している。暗電流による信号成分はノイズ成分（雑音成分）であるため、除去しなければ、センサシステム１００から得られた画像の画質が低下する。このため、図４に示すセンサシステム１００では、暗電流による信号成分を検出するために、画素部１６の周囲の一部に、アルミ等で遮光され暗電流による信号成分のみを出力するように構成された光学的黒画素部１６ｂが形成されている。尚、アルミ等によって遮光した画素は、一般的に、光学的黒画素、或いは、オプティカル・ブラック画素（以下、適宜ＯＢ画素と略称する）と呼ばれている。

図５に、光学的黒画素部（以下、適宜ＯＢ部と略称する）１６ｂの各ＯＢ画素夫々から得られるＯＢ画素信号夫々と、有効画素部１６ａの各有効画素夫々から得られる有効画素信号夫々の模式図を示す。

図５に示すように、ＯＢ部から出力されるＯＢ画素信号夫々の電圧値は、全てのＯＢ画素で一様ではなく、各ＯＢ画素からのＯＢ画素信号の電圧値はランダムな値を示す。以下、ＯＢ画素夫々から得られるＯＢ画素信号の電圧レベルの平均値をＯＢレベル（平均ノイズ電圧）と称することとする。また、有効画素部１６ｂの各有効画素夫々から得られる有効画素信号夫々は、図５に示すように、暗電流による信号成分（ＯＢレベル）と光電変換による信号成分が足し合わされた信号となっている。センサシステム１００から取得したいデータは、光電変換による信号成分である。即ち、有効画素部１６ａから得られた有効画素信号の電圧レベルからＯＢレベルを減算した電圧レベル（信号成分５１）である。

ところで、例えば、センサシステム１００による夜景の撮影時等、被写体から受け取る光の入射光量が少ない場合には、信号成分５１の電圧レベルの値が非常に小さな値になる。このため、ＣＭＯＳイメージセンサ等では、コントラストの高い画像を得るために、信号成分５１にゲイン（利得）を掛けて、ＡＤ変換結果を大きくする。図４に示すセンサシステム１００のコラム型Ａ／Ｄ変換器（図１）では、入力信号（被変換アナログ電圧）に対するゲインは、ランプ電圧Ｖ_ＲＡＭＰの電圧変化の傾きを変えることで変更することができる。ここで、図６は、ランプ電圧Ｖ_ＲＡＭＰの電圧変化の傾きを、傾斜角θ１〜θ３（各傾斜角θ１〜θ３は幾何学的角度ではなく、単位時間当たりの電圧変化量として定義）に設定したときのノードＣＰＩの電圧波形と、ラッチ回路１３の動作タイミング及び出力値（ＡＤ変換結果）の関係を示している。図６に示すように、ランプ電圧Ｖ_ＲＡＭＰの電圧変化の傾きを傾斜角θ１〜θ３に変動させると、ノードＣＰＩの電圧レベルがオートゼロレベル（インバータ１２の閾値電圧）を超えるタイミングが変化する。ラッチ回路１３は、インバータ１２の出力変化時にカウンタ１５から出力されるディジタル値をラッチする。このため、ノードＣＰＩの電圧レベルがオートゼロレベルを超えるタイミングが変化すると、ラッチ回路１３がラッチするカウンタ１５のディジタル値が変化する。具体的には、ランプ電圧Ｖ_ＲＡＭＰの電圧変化の傾きが傾斜角θ１に設定されているときはＡＤ変換結果としてデータＤ３が、傾斜角θ２のときはデータＤ２が、傾斜角θ３のときはデータＤ１が出力されることとなる。このように、ランプ電圧Ｖ_ＲＡＭＰの電圧変化に応じて、ＡＤ変換結果（ラッチ回路１３の出力値）は変化する。即ち、図１に示すコラム型Ａ／Ｄ変換器１０に入力される被変換アナログ電圧に対するゲイン（利得）の設定は、ランプ電圧Ｖ_ＲＡＭＰの電圧変化の傾きを変えることで実現できる。

ここで、ＦＳ電圧（フルスケール電圧）とは、Ａ／Ｄ変換器において、ディジタル値に変換可能な入力電圧（被変換アナログ電圧）の範囲を規定する電圧のことであり、ＦＳ電圧の値が小さい程、測定可能な入力電圧の範囲（即ち、ダイナミックレンジ）も小さくなる。ＣＭＯＳイメージセンサ等で用いられるＡ／Ｄ変換器１０では、画質向上等のため、光電変換による信号成分５１のダイナミックレンジを大きく取ることが望ましい。

特開特開２０００−２８６７０６号公報

ところで、図１に示す従来技術に係るＡ／Ｄ変換器１０では、フルスケール電圧は、光電変換による信号成分と暗電流によるノイズ成分の両方に割り当てられる。ここで、図６において、ＦＳ３〜ＦＳ１は、図５に示す光電変換による信号成分５１と暗電流によるノイズ成分に割り当てられるフルスケール電圧を示している。更に、図１に示すＡ／Ｄ変換器１０では、ノイズ成分が重畳した被変換アナログ電圧に対してゲインが掛かる。つまり、ノイズ成分に対してもゲインが掛かり、結果的に、ＯＢレベルが増大するのと同じになる。このため、図１に示すＡ／Ｄ変換器１０において、ゲインを増大させるためにランプ電圧Ｖ_ＲＡＭＰの電圧変化の傾きを小さくするように制御すると、ノイズ成分に割り当てられるフルスケール電圧の割合が高くなる。従って、図６に示すように、Ａ／Ｄ変換器の入力信号に対するゲイン（利得）を増加させるために、ランプ電圧Ｖ_ＲＡＭＰの電圧変化の傾きを傾斜角θ３〜θ１に減少させると、光電変換による信号成分５１に割り当て可能なＦＳ電圧も、傾きθの減少に応じて、ＦＳ３〜ＦＳ１の減少に比例して減少してしまう。つまり、Ａ／Ｄ変換器で測定可能な入力電圧の範囲（ダイナミックレンジ）は、ゲインの増大に応じて小さくなるという問題があった。

尚、光電変換による信号成分５１に対してのみゲインを掛けることができれば、光電変換による信号成分のフルスケール電圧を大きく取ることができ、信号成分５１のダイナミックレンジを増大させることができる。しかし、図１に示す従来のＡ／Ｄ変換器では、光電変換による信号成分５１のみにゲインを掛けることはできず、図５に示すＯＢレベルに対してもゲインが掛かる。このため、入力信号（被変換アナログ電圧）にゲインを掛けると、光電変換による信号成分５１に対するフルスケール電圧の割り当てが少なくなり、光電変換による信号成分５１のダイナミックレンジが小さくなるという問題があった。

この問題を図解するために、図７に、１０ｂｉｔ精度のコラム型Ａ／Ｄ変換器のタイミングチャートを示す。図７（ａ）は、ゲインが１の場合におけるノードＣＰＩの電圧波形と、ラッチ回路１３の動作タイミング及び出力値（ＡＤ変換結果）の関係を、図７（ｂ）は、ゲインが４の場合におけるノードＣＰＩの電圧波形と、ラッチ回路１３の動作タイミング及び出力値（ＡＤ変換結果）の関係を示している。図７に示すコラム型Ａ／Ｄ変換器では、１０ｂｉｔカウンタを用いた場合を想定しており、被変換アナログ電圧を“０（＝２^０）”〜“１０２３（＝２^１０−１）”のディジタル値に変換する。図７に示すコラム型Ａ／Ｄ変換器のダイナミックレンジは、１０２４レベルとなる。

図７（ａ）におけるＯＢ部１６ｂからのＯＢ画素信号の電圧レベルＶｂｌａｃｋ＿ａと、図７（ｂ）におけるＯＢ部１６ｂからのＯＢ画素信号の電圧レベルＶｂｌａｃｋ＿ｂは等しく、以下の数４で与えられる。

［数４］
Ｖｂｌａｃｋ＿ａ＝Ｖｂｌａｃｋ＿ｂ＝“１００”（ｄｅｃ）

ここで、図７（ａ）ではゲインが１に設定されており、図７（ｂ）ではゲインが４に設定されていることから、図７（ａ）の場合におけるランプ電圧Ｖ_ＲＡＭＰの電圧変化の傾きθ＿ａと、図７（ｂ）の場合におけるランプ電圧Ｖ_ＲＡＭＰの電圧変化の傾きθ＿ｂの間には、各傾きを幾何学的角度ではなく、単位時間当たりの電圧変化量として定義すると、以下の数５の関係が成り立つ。

［数５］
θ＿ｂ＝θ＿ａ／４

従って、ゲインが１に設定されている場合におけるＯＢ画素信号の電圧レベルＶｂｌａｃｋ＿ａに対するＡＤ変換結果ＤＯＵＴ＿ａとして、図７（ａ）より、ＤＯＵＴ＿ａ＝１００（１０進数）が得られる。同様に、ゲインが４に設定されている場合におけるＯＢ画素信号の電圧レベルＶｂｌａｃｋ＿ｂに対するＡＤ変換結果ＤＯＵＴ＿ｂとして、図７（ｂ）より、ＤＯＵＴ＿ｂ＝４００（１０進数）が得られる。

従って、ゲインが１に設定されている場合のダイナミックレンジは、図７（ａ）より、１００レベルがノイズ成分に割り当てられ、残りの９２３（＝１０２３−１００）レベルが光電変換による信号成分に割り当てられる。同様に、ゲインが４に設定されている場合のダイナミックレンジは、図７（ｂ）より、４００レベルがノイズ成分に割り当てられ、残りの６２３（＝１０２３−４００）レベルが光電変換による信号成分に割り当てられる。即ち、ゲインを４に設定したことで、光電変換による信号成分として表現可能なダイナミックレンジは、ゲインを１に設定した場合の９２３段階の階調から、ゲインを４に設定した場合の６２３段階の階調に減少することとなる。

このため、例えば、ＣＭＯＳイメージセンサ等に用いられるシングルスロープ型Ａ／Ｄ変換器において、ランプ電圧の電圧波形の傾きを可変にして、入力される被変換アナログ電圧のゲインを変化させる場合に、被変換アナログ電圧に含まれるＯＢレベル（オプティカル・ブラック・レベル、或いは、光学的黒レベル）にゲインが掛かることに起因して、光電変換による信号成分に割り当てられる階調（ダイナミックレンジ）が減少するのをおさえることができるＡ／Ｄ変換器が望まれている。

本発明は上記の問題に鑑みてなされたものであり、その目的は、画質の向上等を図るために入力される被変換アナログ電圧のゲインを増加させる場合に、光電変換による信号成分のダイナミックレンジの低下をおさえることができるＡ／Ｄ変換器を提供する点にある。また、該Ａ／Ｄ変換器を用い、画質の向上等を図るために入力される被変換アナログ電圧のゲインを増加させる場合に、光電変換による信号成分のダイナミックレンジの低下をおさえることができるセンサシステムを提供する。

上記目的を達成するための本発明に係るＡ／Ｄ変換器は、電圧値が一定期間単調変化するランプ電圧を発生するランプ電圧発生回路と、被変換アナログ電圧をサンプリングホールドし、サンプリングホールドされた前記被変換アナログ電圧と、前記ランプ電圧発生回路から発生されるランプ電圧の電圧変化値または前記電圧変化値に比例する電圧値で与えられる参照電圧とを比較する演算器を備え、前記参照電圧が前記被変換アナログ電圧に等しくなった時点で出力変化する電圧比較回路と、前記参照電圧に応じたディジタル値を計数して出力するカウンタと、前記カウンタから出力される前記ディジタル値を前記電圧比較回路の出力変化時にラッチして出力するラッチ回路と、を備えたＡ／Ｄ変換器であって、前記被変換アナログ電圧に含まれるノイズ成分を平均化して平均ノイズ電圧を求める平均化処理回路と、前記平均ノイズ電圧の目標値としての目標ノイズ電圧を設定する目標ノイズ電圧設定回路と、前記平均ノイズ電圧と前記目標ノイズ電圧の差に基づいて、前記ランプ電圧発生回路によって前記参照電圧が基準電圧レベルから変化を開始する前記制御基準タイミングに対する前記カウンタの計数開始タイミングの調整、または、前記カウンタの計数開始タイミングにおける前記参照電圧の前記基準電圧レベルの調整の少なくとも何れか一方を行う制御回路を備えることを第１の特徴とする。

上記特徴の本発明に係るＡ／Ｄ変換器は、前記制御回路が、前記平均ノイズ電圧と前記目標ノイズ電圧の差を示す指標値を算出し、前記指標値に応じて前記カウンタの前記計数開始タイミングを調整するカウンタ待機時間を算出し、前記カウンタの前記計数開始タイミングを前記カウンタ待機時間に応じて調整することを第２の特徴とする。

上記第１の特徴の本発明に係るＡ／Ｄ変換器は、前記制御回路が、前記平均ノイズ電圧と前記目標ノイズ電圧の差を示す指標値を算出し、前記指標値に応じて前記カウンタの前記計数開始タイミングを調整するカウンタ待機時間を算出し、前記平均ノイズ電圧が前記目標ノイズ電圧を上回る場合に、前記制御基準タイミングに対する前記計数開始タイミングを前記カウンタ待機時間に応じて遅らせ、前記平均ノイズ電圧が前記目標ノイズ電圧を下回る場合に、前記制御基準タイミングに対する前記計数開始タイミングを前記カウンタ待機時間に応じて早め、更に、前記制御基準タイミングにおける前記参照電圧の前記基準電圧レベルの調整量を前記指標値に基づいて算出し、前記制御基準タイミング前に、前記ランプ電圧の電圧変化方向とは反対の方向に、前記参照電圧の前記基準電圧レベルを前記調整量だけ変化させることを第３の特徴とする。

上記第１の特徴の本発明に係るＡ／Ｄ変換器は、前記制御回路が、前記平均ノイズ電圧と前記目標ノイズ電圧の差を示す指標値を算出し、前記指標値に基づいて、前記計数開始タイミングにおける前記参照電圧の前記基準電圧レベルの調整量を算出し、前記計数開始タイミング前に、前記ランプ電圧の電圧変化方向に、前記参照電圧の前記基準電圧レベルを前記調整量に基づいて変化させることを第４の特徴とする。

上記特徴の本発明に係るＡ／Ｄ変換器は、前記制御回路が、前記平均ノイズ電圧が前記目標ノイズ電圧を下回る場合に、前記指標値に基づいて、前記計数開始タイミングにおける前記参照電圧の前記基準電圧レベルの調整量を算出し、前記計数開始タイミング前に、前記ランプ電圧の電圧変化方向とは反対の方向に、前記参照電圧の前記基準電圧レベルを前記調整量に基づいて変化させることを第５の特徴とする。

上記何れかの特徴の本発明に係るＡ／Ｄ変換器は、前記ランプ電圧発生回路が、定電流源からの電流値を複製する第１カレントミラー回路及び第２カレントミラー回路と、前記第１カレントミラー回路で複製した電流により放電し、前記第２カレントミラー回路で複製した電流により充電する積分容量と、前記積分容量に対する前記第１カレントミラー回路による放電及び前記第２カレントミラー回路による充電を択一的に切り替えるスイッチ回路と、を備えて構成されることを第６の特徴とする。

上記何れかの特徴の本発明に係るＡ／Ｄ変換器は、前記演算器が、インバータ回路を用いて構成され、前記インバータ回路の入力判定電圧に前記被変換アナログ電圧と前記参照電圧の差電圧を加えた合成電圧を前記インバータ回路の入力電圧として発生させる電圧合成回路を備えていることを第７の特徴とする。

上記第１〜第６の特徴の本発明に係るＡ／Ｄ変換器は、前記演算器が、前記被変換アナログ電圧と前記ランプ電圧を夫々入力電圧とする差動入力型の演算増幅器で構成されていることを第８の特徴とする。

上記何れかの特徴の本発明に係るＡ／Ｄ変換器は、前記制御回路が、前記参照電圧の前記基準電圧レベルを、前記ランプ電圧の電圧変化方向とは反対の方向に変化させる場合に、前記ランプ電圧発生回路を反転動作させることを第９の特徴とする。

上記目的を達成するための本発明に係るセンサシステムは、光電変換素子の複数がマトリクス状に配列してなるセンサ部と、前記センサ部の各列に夫々対応して設けられた、請求項１〜１０の何れか１項に記載のＡ／Ｄ変換器の前記電圧比較回路及び前記ラッチ回路からなるＡ／Ｄ変換ユニットの複数と、前記Ａ／Ｄ変換器の前記ランプ電圧発生回路と、前記カウンタと、前記平均化処理回路と、前記目標ノイズ電圧設定回路と、前記制御回路と、を備え、前記センサ部の周囲の一部に、遮光した光学的黒画素部が設けられ、前記平均化処理回路は、前記光学的黒画素部の出力信号に対する前記Ａ／Ｄ変換ユニットのＡ／Ｄ変換値を平均化して前記平均ノイズ電圧を求めることを第１の特徴とする。

尚、上記特徴のＡ／Ｄ変換器において、ランプ電圧発生回路におけるランプ電圧の単調変化は、ランプ電圧発生回路によって参照電圧が基準電圧レベルから変化を開始する制御基準タイミング以降において、ランプ電圧の電圧波形が、増加波形及び無変化波形の組み合わせからなる場合、または、減少波形及び無変化波形の組み合わせからなる場合を想定している。

上記特徴のＡ／Ｄ変換器によれば、平均ノイズ電圧と目標ノイズ電圧の差に基づいて、制御基準タイミングに対するカウンタの計数開始タイミングの調整、または、カウンタの計数開始タイミングにおける参照電圧の基準電圧レベルの調整の少なくとも何れか一方を行うように構成したので、平均ノイズ電圧のＡ／Ｄ変換結果を、目標ノイズ電圧に対応するディジタル値に追従させることができるので、ゲインの設定値に依存することなく、ダイナミックレンジを広く確保することが可能になる。

より具体的には、上記特徴のＡ／Ｄ変換器によれば、ＯＢ部に含まれる全てのＯＢ画素からの被変換アナログ信号（ノイズ成分）に対するＡＤ変換結果を平均化した平均ノイズ電圧が、該平均ノイズ電圧（ＯＢレベル）の目標値としての目標ノイズ電圧の電圧レベルに従うように、負帰還が掛かることになる。つまり、Ａ／Ｄ変換器の限られたフルスケール電圧（ＦＳ電圧）に対して、ノイズ成分であるＯＢレベルを目標ノイズ電圧の電圧レベルに追従させるので、特に、目標ノイズ電圧を小さな値に設定することで、光電変換による信号成分に対して、より多くのフルスケール電圧を割り当てることが可能となる。従って、上記特徴のＡ／Ｄ変換器は、夜景等の暗い被写体を撮像する場合等、入射光量が少なく光電変換信号に対してゲインを掛ける必要がある場合に、特に有効である。この場合、上記特徴のＡ／Ｄ変換器によれば、ゲインの設定値の増大に伴い、ゲインを掛けた後の平均ノイズ電圧が増大しても、光電変換による信号成分に対するフルスケール電圧の割り当てはあまり減少しないため、良好な画像を得ることが維持可能となる。

また、本発明を適用したセンサシステムは、上記特徴のＡ／Ｄ変換器を用いているため、上記特徴のＡ／Ｄ変換器の作用効果を全て奏することが可能であり、光電変換による信号成分に対するダイナミックレンジの減少を防止することができ、画質の低下を防止することが可能になる。

以下、本発明に係るＡ／Ｄ変換器及びセンサシステムの実施形態を図面に基づいて説明する。

〈第１実施形態〉
本発明に係るＡ／Ｄ変換器、及び、該Ａ／Ｄ変換器を備えたセンサシステムの第１実施形態について、図８及び図９を基に説明する。

先ず、本実施形態のセンサシステムの基本構成について図８を基に説明する。

センサシステム１は、図８に示すように、光電変換素子の複数がマトリクス状に配列してなる画素部（センサ部）１６と、本発明に係るＡ／Ｄ変換器の各構成を備えて構成されている。画素部１６は、有効画素部１６ａと、画素部１６の周囲の一部に設けられた光学的黒画素部（ＯＢ部）１６ｂから構成されている。ＯＢ部１６ｂは遮光されており、暗電流による被変換アナログ電圧、つまり、ノイズ成分に係る被変換アナログ電圧のみを出力する。

Ａ／Ｄ変換器は、基本構成として、電圧値が一定期間単調変化するランプ電圧を発生するランプ波発生回路（ランプ電圧発生回路）１４と、被変換アナログ電圧をサンプリングホールドし、サンプリングホールドされた被変換アナログ電圧と、ランプ波発生回路１４から発生されるランプ電圧の電圧変化値または電圧変化値に比例する電圧値で与えられる参照電圧とを比較する演算器を備え、参照電圧が被変換アナログ電圧に等しくなった時点で出力変化する電圧比較回路１７と、参照電圧に応じたディジタル値を計数して出力するカウンタ１５と、カウンタ１５から出力されるディジタル値を電圧比較回路１７の出力変化時にラッチして出力するラッチ回路１３と、を備えている。尚、ランプ波発生回路１４、電圧比較回路１７及びラッチ回路１３からなるＡ／Ｄ変換ユニット１１、及び、カウンタ１５の構成は、図１に示す従来技術に係るＡ／Ｄ変換器の構成と同じである。本実施形態のカウンタ１５は、１０ｂｉｔカウンタであり、“０（＝２^０）”〜“１０２３（＝２^１０−１）”のディジタル値を出力するように構成されている。

更に、本実施形態のＡ／Ｄ変換器は、被変換アナログ電圧に含まれるノイズ成分を平均化して平均ノイズ電圧を求める平均化処理部（平均化処理回路）１９と、平均ノイズ電圧の目標値としての目標ノイズ電圧を設定する目標ノイズ電圧設定回路２０と、平均ノイズ電圧と目標ノイズ電圧の差に基づいて、ランプ波発生回路１４によって参照電圧が基準電圧レベルから変化を開始する制御基準タイミングに対するカウンタ１５の計数開始タイミングの調整、または、カウンタ１５の計数開始タイミングにおける参照電圧の基準電圧レベルの調整の少なくとも何れか一方を行う制御回路１８を備えている。

平均化処理部１９は、ＯＢ部１６ｂ（垂直ＯＢ部、水平ＯＢ部の何れでもよい）から出力された被変換アナログ電圧をＡ／Ｄ変換ユニット１１によってＡＤ変換したＡＤ変換結果（ディジタル値）を取り込み、平均化処理して、平均ノイズ電圧（ディジタル値）の電圧レベル（ＯＢレベル）を求める。平均化処理部１９は、ＯＢ部１６ｂを構成するＯＢ画素夫々から出力される被変換アナログ電圧の電圧レベルはランダムな値を取るため、平均化処理して、ＯＢレベルを検出する。

目標ノイズ電圧設定回路２０は、目標ノイズ電圧の電圧レベルの値を記憶するレジスタで構成されており、本実施形態では、“６４”に設定されている。

次に、本実施形態のセンサシステム１の動作について、図８及び図９を基に説明する。ここでは、Ａ／Ｄ変換器の入力信号に対するゲインが４に設定されている場合を想定して説明する。

図８に示す制御回路１８は、平均化処理部１９にＯＢレベルの算出を指示するために、ＯＢ部１６ｂの内、ＯＢレベルの算出に用いるＯＢ画素の領域（以下、適宜ウィンドウと称する）を特定するウインドウ指定座標信号を平均化処理部１９に出力する。ここでは、制御回路１８は、図８に示すウィンドウ１とウィンドウ２を特定するためのウインドウ指定座標信号を平均化処理部１９に対して出力する。また、制御回路１８は、ランプ波発生回路１４に対し、ゲインの値を４に設定するためのゲイン設定信号を出力する。

続いて、平均化処理部１９は、Ａ／Ｄ変換ユニット１１から、ウインドウ１及びウインドウ２に含まれるＯＢ画素夫々の電圧レベルをＡ／Ｄ変換したＡ／Ｄ変換データを取り込む。尚、ここでは、ウインドウ１及びウインドウ２に含まれる各ＯＢ画素の電圧レベルをＡ／Ｄ変換したＡ／Ｄ変換データは、約“１００”（ｄｅｃ）である場合を想定して説明する。平均化処理部１９は、取り込んだＯＢ画素夫々についてのＡ／Ｄ変換データの値(≒“１００”)を全てのＯＢ画素について加算して、Ａ／Ｄ変換データの加算値を求める。平均化処理部１９は、Ａ／Ｄ変換データの加算値を、ウインドウ１及びウインドウ２に含まれるＯＢ画素の全画素数で除算することで、平均値（ＯＢレベル）を算出する。ここでは、ゲインの値が４に設定されており、ウィンドウ１及びウィンドウ２に含まれるＯＢ画素夫々についてのＡ／Ｄ変換データの値が約“１００”なので、平均化処理部１９に取り込まれるＡ／Ｄ変換データの値は、約“４００”になる。従って、この場合は、ＯＢレベルは“４００”となる。

制御回路１８は、平均化処理部１９から出力されるＯＢレベルの値“４００”から目標ノイズ電圧設定回路２０から出力される目標ノイズ電圧の値“６４”を比較器によって減算した値“３３６”（＝“４００”−“６４”）を取り込む。続いて、制御回路１８は、比較器からの出力値（ここでは“３３６”（ｄｅｃ）、平均ノイズ電圧と目標ノイズ電圧の差を示す指標値）に応じて、カウンタ１５の計数開始タイミングを調整するカウンタ待機時間を算出する。本実施形態では、カウンタ１５は、センサシステム１のクロックに同期して出力値を１ずつ加算するように構成されていることから、カウンタ待機時間Ｔｃｗ＿ｃ（クロック数）は、ＯＢレベル（平均ノイズ電圧）Ｖｂｌａｃｋと目標ノイズ電圧Ｎｓｐを用いて、以下の数６で求められる。

［数６］
Ｔｃｗ＿ｃ＝Ｖｂｌａｃｋ−Ｎｓｐ

制御回路１８は、数６で求めたカウンタ待機時間Ｔｃｗ＿ｃ、ここでは、“３３６”を保存する。更に、制御回路１８は、被変換アナログ電圧をＡ／Ｄ変換処理する際に、保存しておいたカウンタ待機時間Ｔｃｗ＿ｃに基づいて、カウンタ１５の計数開始時間を遅延させる。

図９に、電圧比較回路１７の入力ノード（ノードＣＰＩ）、カウンタ１５の出力及びラッチ回路１３の出力（ＡＤ変換結果）夫々の電圧波形を示す。具体的には、制御回路１８は、図９に示すように、ＯＢレベルＶｂｌａｃｋが目標ノイズ電圧Ｎｓｐと等しい場合のカウンタ１５の計数開始時間である時間ｔ５を起点として、カウンタ１５の計数開始時間を、前処理で求めたカウンタ待機時間Ｔｃｗ＿ｃ（＝“３３６”クロック）遅延させる。

尚、図９において、ランプ波発生回路１４から出力されるランプ電圧Ｖ_ＲＡＭＰの電圧変化の傾きθ＿ｃは、各傾きを幾何学的角度ではなく、単位時間当たりの電圧変化量として定義すると、図７に示す傾きθ＿ａ及び傾きθ＿ｂとの間で以下の数７の関係が成り立つ。

［数７］
θ＿ｃ＝θ＿ｂ＝θ＿ａ／４

従って、図９に示すように、ＯＢ画素夫々についてのＡ／Ｄ変換データの値Ｖｂｌａｃｋ＿ｃが“１００”とすると、ラッチ回路１３の出力値であるＡＤ変換結果ＤＯＵＴ＿ｃは、“６４”となる。これは、目標ノイズ電圧の設定値と同じである。従って、本発明によれば、ゲインの設定値如何に拘わらず、カウンタ待機時間を設定し、ランプ波発生回路１４によって参照電圧が基準電圧レベルから変化を開始する制御基準タイミングｔ５に対するカウンタ１５の計数開始タイミングを調整することで、仮想的に、ＯＢレベルを目標ノイズ電圧に設定することが可能となる。この場合、光電変換による信号成分のダイナミックレンジは、“１０２３”-“６４”＝“９５９”階調となる。つまり、ゲインを４に設定した場合、図７（ｂ）に示す従来技術に係るＡ／Ｄ変換器では、光電変換による信号成分のダイナミックレンジは“６３２”階調であったのに対し、本発明に係るＡ／Ｄ変換器では“９５９”階調となり、十分に大きなダイナミックレンジを確保できることが分かる。

尚、図８に示すランプ波発生回路１４の運転時間Ｔｉｎｔ＿ｃは、カウンタ待機時間Ｔｃｗ＿ｃと、カウンタ１５が初期値（ここでは“０”）から最大値（ここでは“１０２３”）まで計数する時間、即ち、カウンタクロック数Ｉｎｔ＿ｃを用いて、以下の数８で求められる。

［数８］
Ｔｉｎｔ＿ｃ＝Ｔｃｗ＿ｃ＋Ｉｎｔ＿ｃ

本実施形態では、カウンタ待機時間Ｔｃｗ＿ｃは“３３６”クロック、カウンタクロック数Ｉｎｔ＿ｃは２^Ｎ（Ｎはカウンタ１５のビット数、ここでは１０）であるので、ランプ波発生回路１４の運転時間Ｔｉｎｔ＿ｃは、３３６＋１０２４＝１３１６（クロック）となる。尚、ランプ波発生回路１４の運転時間Ｔｉｎｔ＿ｃは、制御回路１８によって設定される。

〈第２実施形態〉
本発明に係るＡ／Ｄ変換器、及び、該Ａ／Ｄ変換器を備えたセンサシステムの第２実施形態について、図１０〜図１５を基に説明する。本実施形態では、ＯＢレベル（平均ノイズ電圧）が目標ノイズ電圧を上回る場合と、下回る場合とで異なる制御を行う場合について説明する。

先ず、本実施形態のＡ／Ｄ変換器及びセンサシステムの構成について説明する。図１４に、本実施形態におけるセンサシステム２の概略構成を示す。尚、本実施形態のＡ／Ｄ変換器及びセンサシステム２の基本構成は、上記第１実施形態におけるＡ／Ｄ変換器及びセンサシステムの構成と同じである。

本実施形態の制御回路１８は、ＯＢレベル（平均ノイズ電圧）と目標ノイズ電圧の差を示す指標値を算出し、指標値に応じてカウンタ１５の計数開始タイミングを調整するカウンタ待機時間を算出し、ＯＢレベルが目標ノイズ電圧を上回る場合に、制御基準タイミングに対する計数開始タイミングをカウンタ待機時間に応じて遅らせるように制御する。また、制御回路１８は、ＯＢレベルが目標ノイズ電圧を下回る場合に、制御基準タイミングに対する前記計数開始タイミングをカウンタ待機時間に応じて早め、更に、制御基準タイミングにおける参照電圧の基準電圧レベルの調整量を指標値に基づいて算出し、制御基準タイミング前に、ランプ電圧の電圧変化方向とは反対の方向に、参照電圧の基準電圧レベルを調整量だけ変化させる。

本実施形態のセンサシステム１の動作について、図８〜図１４を基に説明する。ここでは、上記第１実施形態と同様に、Ａ／Ｄ変換器の入力信号に対するゲインが４に設定されている場合を想定して説明する。

尚、ＯＢレベル（平均ノイズ電圧）が目標ノイズ電圧を上回る場合は、上記第１実施形態における制御、即ち、制御回路１８が、ＯＢレベル（平均ノイズ電圧）と目標ノイズ電圧の差を示す指標値に基づいてカウンタ待機時間Ｔｃｗ＿ｃを算出し、制御基準タイミングｔ５に対する計数開始タイミングをカウンタ待機時間Ｔｃｗ＿ｃに応じて遅らせる制御を行う。

以下、ＯＢレベル（平均ノイズ電圧）が目標ノイズ電圧を下回る場合の制御について、図１０〜図１５を基に説明する。

図１０に、ＯＢレベル（平均ノイズ電圧）が目標ノイズ電圧を下回る場合、即ち、カウンタ待機時間Ｔｃｗ＿ｄが負の値になる場合において、カウンタの計数開始タイミングのみを調整した場合のタイミングチャートを示す。本実施形態では、ＯＢ部１６ｂのウィンドウ１及びウィンドウ２に含まれるＯＢ画素夫々についてのＡ／Ｄ変換データは、約“１０”（ｄｅｃ）である場合を想定して説明する。図８に示す平均化処理部１９の出力値は、ＯＢ画素夫々についてのＡ／Ｄ変換データが約“１０”（ｄｅｃ）であり、ゲインが４に設定されていることから、約“４０”となる。従って、比較器の出力値は、平均化処理部１９から出力されるＯＢレベルの値“４０”から、目標ノイズ電圧設定回路２０から出力される目標ノイズ電圧の値“６４”を減算した“−２４”（＝“４０”−“６４”）クロックとなる。制御回路１８は、比較器の出力値“−２４”クロックを取り込み、この値をカウンタ待機時間Ｔｃｗ＿ｄとして保存する。

図１１に、図１０に示すＯＢレベル（平均ノイズ電圧）が目標ノイズ電圧を下回る場合における、有効画素部１６ａ及びＯＢ部１６ｂ夫々から出力される被変換アナログ電圧をディジタル変換したＡ／Ｄ変換データを示す。図１１に示すように、ＯＢレベルが目標ノイズ電圧より小さい場合、ＯＢ画素から電圧比較回路１７に入力される被変換アナログ電圧の電圧レベルが、ほぼゼロになるか、負の値になるＯＢ画素が存在する場合がある。

ここで、図１２は、電圧レベルが負の値になるＯＢ画素からの被変換アナログ電圧をＡＤ変換する場合のタイミングチャートを示している。図１２に示すように、この場合、被変換アナログ電圧（Ｖｂｌａｃｋ＿ｅ＝“−１０”）の極性は、電圧レベルが正の値になる画素からの被変換アナログ電圧の極性とは反対であるため、被変換アナログ電圧のサンプリングを開始した時間ｔｘにおいて、ノードＣＰＩの電圧レベルは、オートゼロレベル（インバータ回路１２の入力判定電圧）を超える。このため、時間ｔｘでラッチ回路１３がカウンタ１５の出力値をラッチすることになるが、カウンタ１５は計数開始前であるため、ＡＤ変換動作が正常に行われないこととなる。従って、ＯＢレベル（平均ノイズ電圧）が目標ノイズ電圧を下回る場合は、カウンタ１５の計数開始タイミングの調整と共に、被変換アナログ電圧のサンプリング開始時間ｔｘより前に、予め、ノードＣＰＩの電圧レベルを、オートゼロレベルよりも下げておく（ランプ電圧の電圧変化方向とは反対の方向に変化させる）必要がある。

以下、制御基準タイミングに対するカウンタ１５の計数開始タイミングの調整に加え、制御基準タイミングにおける参照電圧の基準電圧レベルの調整を行う場合の制御について、図１３〜図１５を基に説明する。

図１３に、電圧レベルが負の値になるＯＢ画素からの被変換アナログ電圧をＡＤ変換する場合において、ランプ波発生回路１４を反転動作させてランプ電圧にオフセット電圧を発生させた場合のタイミングチャートを示す。

制御回路１８は、図１３及び図１４に示すように、制御基準タイミングｔ６の前に、ノードＣＰＩの電圧レベルの調整を行うオフセット時間Ｔｏｆｆｓ及び電圧レベルの調整量であるオフセット電圧Ｖｏｆｆｓを設定する。ここで、本実施形態では、図１３及び図１４に示すように、ＯＢ部１６のウィンドウ１及びウィンドウ２に含まれるＯＢ画素夫々についての被変換アナログ電圧の電圧レベルＶｂｌａｃｋ＿ｆ＝約“１０”、ゲイン＝４である。従って、制御回路１８は、ノードＣＰＩの電圧レベルを“４０”（＝“１０”×４）低下させるように、オフセット電圧Ｖｏｆｆｓ＝“４０”に設定する。この場合のオフセット時間Ｔｏｆｆｓは、電圧レベルは１クロックにつき“１”（ｄｅｃ）低下するので、４０クロックとなる。

ランプ波発生回路１４は、制御回路１８によって設定されたオフセット時間Ｔｏｆｆｓの開始時間ｔ５から、反転動作して、出力するランプ電圧の電圧レベルを下げていき、ノードＣＰＩの電圧レベルを下げていく。従って、制御基準タイミングｔ６におけるノードＣＰＩの電圧レベル（参照電圧の基準電圧レベル）は、擬似的に、オートゼロレベルから、（“１０”＋“４０”）＝“５０”下がったレベルとなる。また、このときの平均化処理部１９の出力値（ＯＢレベル）は、ＯＢ画素夫々についての被変換アナログ電圧の電圧レベルＶｂｌａｃｋ＿ｆ（約“１０”）＋オフセット電圧Ｖｏｆｆｓ（“４０”）＝“５０”となる。

引き続き、制御回路１８は、ＯＢレベルと目標ノイズ電圧の差を示す指標値に基づいてカウンタ待機時間を算出する。制御回路１８は、比較器から出力される平均化処理部１９からのＯＢレベル（Ｔｏｆｆｓ＋Ｖｂｌａｃｋ＿ｆ）と目標ノイズ電圧設定回路２０からの目標ノイズ電圧（Ｎｓｐ）の差を受け付け、カウンタ待機時間Ｔｃｗ＿ｆとして保存する。カウンタ待機時間Ｔｃｗ＿ｆは、ランプ電圧の電圧レベルを変化させるオフセット時間Ｔｏｆｆｓ、ＯＢ画素からの被変換アナログ電圧Ｖｂｌａｃｋ＿ｆ、目標ノイズ電圧Ｎｓｐを用いて、以下の数９で求められる。

［数９］
Ｔｃｗ＿ｆ＝Ｔｏｆｆｓ＋Ｖｂｌａｃｋ＿ｆ−Ｎｓｐ

本実施形態では、数９より、カウンタ待機時間Ｔｃｗ＿ｆは、“４０”＋“１０”−“６４”＝“−１４”となる。従って、制御回路１８は、図１３に示すように、カウンタ１５の計数開始タイミングを、制御基準タイミングｔ６を起点として、カウンタ待機時間Ｔｃｗ＿ｆ＝“−１４”クロック分調整する（１４クロック分早める）。以上の動作により、ＯＢ部１６のＯＢレベルの値が、擬似的に、目標ノイズ電圧の値とほぼ等しくなり、ＡＤ変換が良好に行われる。

また、制御回路１８内に保存されたカウンタ待機時間Ｔｃｗ＿ｆは、有効画素部１６ａからの被変換アナログ電圧をＡＤ変換処理する際に利用する。これによって、ＯＢレベルの値が、擬似的に目標ノイズ電圧の値とほぼ等しくなるので、図１１に示す有効画素部１６ａからの被変換アナログ電圧に含まれる光電変換による信号成分１１１のダイナミックレンジを十分に大きくできる。

図１５に、電圧レベルが負の値になるＯＢ画素からの被変換アナログ電圧をＡＤ変換する場合のタイミングチャートの一例を示す。図１５に示すように、ＯＢ画素からの被変換アナログ電圧の電圧レベルは、Ｖｂｌａｃｋ＿ｇ＝“−１０”相当であり、この場合の待機時間Ｔｃｗ＿ｆは、上述したように、“−１４”となる。このとき、ラッチ回路１３から出力されるＡＤ変換結果Ｄｏｕｔ＿ｇは、以下の数１０で求められる。

［数１０］
Ｄｏｕｔ＿ｇ＝Ｖｂｌａｃｋ＿ｇ＋Ｖｏｆｆｓ−Ｔｃｗ＿ｆ

従って、図１５に示す場合には、ＡＤ変換結果Ｄｏｕｔ＿ｇ＝“−１０”＋“４０”−“−１４”＝“４４”となる。

従って、ＯＢレベル（平均ノイズ電圧）が目標ノイズ電圧を下回る場合に、制御基準タイミングに対するカウンタ１５の計数開始タイミングの調整に加え、制御基準タイミングにおける参照電圧の基準電圧レベルの調整を行うことで、ＯＢレベル（平均ノイズ電圧）と目標ノイズ電圧の差が正負の何れになるかに拘わらず、ＡＤ変換を良好に行うことが可能になる。

〈第３実施形態〉
本発明に係るＡ／Ｄ変換器、及び、該Ａ／Ｄ変換器を備えたセンサシステムの第３実施形態について、図１６及び図１８を基に説明する。上記第１及び第２実施形態では、制御基準タイミングに対するカウンタの計数開始タイミングの調整を行う場合について説明したが、本実施形態では、計数開始タイミングにおける参照電圧の基準電圧レベルの調整を行う場合について説明する。

先ず、本実施形態のＡ／Ｄ変換器及びセンサシステムの構成について図１８を基に説明する。本実施形態のＡ／Ｄ変換器及びセンサシステムの基本構成は、上記第１及び第２実施形態におけるＡ／Ｄ変換器及びセンサシステムの基本構成と同じである。

本実施形態の制御回路１８は、ＯＢレベル（平均ノイズ電圧）と目標ノイズ電圧の差を示す指標値を算出し、指標値に基づいて、計数開始タイミングにおける参照電圧の基準電圧レベルの調整量を算出し、計数開始タイミング前に、ランプ電圧の電圧変化方向に、参照電圧の基準電圧レベルを調整量に基づいて変化させる。

本実施形態のセンサシステムの動作について、図１６を基に説明する。ここで、図１６は、本実施形態において、計数開始タイミングにおける参照電圧の基準電圧レベルの調整を説明するタイミングチャートである。また、ここでは、上記第１及び第２実施形態と同様に、Ａ／Ｄ変換器の入力信号に対するゲインが４に設定されている場合を想定して説明する。

本実施形態の制御回路１８は、ランプ波発生回路１４を制御基準タイミングｔ７より前に一定期間動作させて、ランプ電圧の電圧変化方向（ここでは、増加方向）に、参照電圧の基準電圧レベルを変化させる。ランプ電圧Ｖ_ＲＡＭＰの増加量は、ランプ波発生回路１４の動作時間Ｔｕｐによって規定される。ランプ波発生回路１４の動作時間Ｔｕｐは、ＯＢレベル（平均ノイズ電圧）Ｖｂｌａｃｋと目標ノイズ電圧Ｎｓｐを用いて、以下の数１１で求められる。

［数１１］
Ｔｕｐ＝Ｖｂｌａｃｋ−Ｎｓｐ

ここで、本実施形態では、図１６に示すように、ＯＢ画素からの被変換アナログ電圧をＡ／Ｄ変換したＡ／Ｄ変換データの値Ｖｂｌａｃｋ＿ｈ＝“１００”、目標ノイズ電圧Ｎｓｐ＝“６４”である。従って、ランプ波発生回路１４の動作時間Ｔｕｐは、“１００”−“６４”＝“３６”クロックとなる。

制御回路１８は、図１６に示すように、時間ｔ５から動作時間Ｔｕｐの間、ランプ波発生回路１４を動作させてランプ電圧を増加する方向に変化させる。結果として、ノードＣＰＩの電圧レベルは、被変換アナログ電圧のサンプリング時の電圧レベルから“３６”レベル分増加する。尚、時間ｔ５は、制御基準タイミングｔ７の直前に設定された基準電圧レベルの調整のために割り当てられた時間Ｔｏｆｆｓ＿ｈの開始時間である。時間Ｔｏｆｆｓ＿ｈは、センサシステム３の回路特性等を考慮して予め設定されている。

引き続き、制御回路１８は、図１６に示すように、積分時間Ｔｉｎｔ＿ｈの間、即ち、信号ＲＡＭＰ＿ＳＴＡＲＴの立ち下がり（制御基準タイミングｔ７）から、信号ＳＷ＿ＵＰの立ち下がり（ランプ波発生回路１４の運転時間Ｔｉｎｔ＿ｈの終了時間）までの時間、ランプ波発生回路１４のランプ電圧の出力を行う。ここで、積分時間Ｔｉｎｔ＿ｈは、Ａ／Ｄ変換器の分解能と同じ数のクロック数で規定される固定時間である。本実施形態では、Ａ／Ｄ変換器の分解能（カウンタのビット数）が１０ｂｉｔなので、積分時間Ｔｉｎｔ＿ｈは、“１０２４（＝２^１０）”クロック分となる。

本実施形態では、図１６に示すように、参照電圧の基準電圧レベル、即ち、ノードＣＰＩの電圧レベルを被変換アナログ電圧のサンプリング時の電圧レベルＶｂｌａｃｋ＿ｈ＝“１００”から“３６”レベル分上昇させる。この場合、参照電圧を“６４（＝１００−３６）”レベル上昇させると、ノードＣＰＩの電圧レベルがインバータ１２の出力切り替えレベルであるオートゼロレベルを超える。このときのカウンタ１５の出力値は“６４”であり、ＡＤ変換結果ＤＯＵＴ＿ｈ＝“６４”となる。従って、計数開始タイミングにおける参照電圧の基準電圧レベルを変化させることにより、ＯＢレベルを擬似的に目標ノイズ電圧の値に設定することが可能になる。

〈第４実施形態〉
本発明に係るＡ／Ｄ変換器、及び、該Ａ／Ｄ変換器を備えたセンサシステムの第４実施形態について、図１７及び図１８を基に説明する。本実施形態では、上記第３実施形態において、ＯＢレベル（平均ノイズ電圧）が目標ノイズ電圧を上回る場合と下回る場合で、制御回路１８が異なる設定を行う場合について説明する。

先ず、本実施形態のＡ／Ｄ変換器及びセンサシステムの構成について図１８を基に説明する。本実施形態のＡ／Ｄ変換器及びセンサシステムの基本構成は、上記第３実施形態におけるＡ／Ｄ変換器及びセンサシステムの基本構成と同じである。

本実施形態の制御回路１８は、ＯＢレベル（平均ノイズ電圧）と目標ノイズ電圧の差を示す指標値に基づいて、計数開始タイミングにおける参照電圧の基準電圧レベルの調整量を算出する。そして、ＯＢレベル（平均ノイズ電圧）が目標ノイズ電圧を上回る場合に、計数開始タイミング前に、ランプ電圧の電圧変化方向に、参照電圧の基準電圧レベルを調整量に基づいて変化させる。また、ＯＢレベル（平均ノイズ電圧）が目標ノイズ電圧を下回る場合に、ランプ電圧の電圧変化方向とは反対の方向に、参照電圧の基準電圧レベルを調整量に基づいて変化させる。

本実施形態のセンサシステムの動作について、図１７を基に説明する。ここで、図１７は、本実施形態において、計数開始タイミングにおける参照電圧の基準電圧レベルの調整を説明するタイミングチャートである。また、ここでは、上記第１〜第３実施形態と同様に、Ａ／Ｄ変換器の入力信号に対するゲインが４に設定されている場合を想定して説明する。

尚、本実施形態の制御回路１８は、ＯＢレベル（平均ノイズ電圧）が目標ノイズ電圧を上回る場合は、上記第３実施形態と同じ処理を行う。

本実施形態の制御回路１８は、ＯＢレベル（平均ノイズ電圧）が目標ノイズ電圧を下回る場合、ランプ波発生回路１４を制御基準タイミングｔ７より前に、一定期間反転動作させて、ランプ電圧の電圧変化方向とは反対の方向（ここでは、減少方向）に、参照電圧の基準電圧レベルを変化させる。ランプ電圧Ｖ_ＲＡＭＰの減少量は、ランプ波発生回路１４の反転動作時間Ｔｄｏｗｎによって規定される。ランプ波発生回路１４の反転動作時間Ｔｄｏｗｎは、ＯＢレベル（平均ノイズ電圧）Ｖｂｌａｃｋと目標ノイズ電圧Ｎｓｐを用いて、以下の数１２で求められる。

［数１２］
Ｔｄｏｗｎ＝Ｖｂｌａｃｋ−Ｎｓｐ

ここで、本実施形態では、図１７に示すように、ＯＢ画素からの被変換アナログ電圧をＡ／Ｄ変換したＡ／Ｄ変換データの値Ｖｂｌａｃｋ＿ｈ＝“１０”、目標ノイズ電圧Ｎｓｐ＝“６４”である。従って、ランプ波発生回路１４の反転動作時間Ｔｄｏｗｎは、“１０”−“６４”＝“５４”クロックとなる。

制御回路１８は、図１７に示すように、時間ｔ５から反転動作時間Ｔｄｏｗｎの間、ランプ波発生回路１４を反転動作させてランプ電圧を減少する方向に変化させる。結果として、ノードＣＰＩの電圧レベルは、被変換アナログ電圧のサンプリング時の電圧レベルから“５４”レベル分減少する。尚、時間ｔ５は、上記第３実施形態と同様に、制御基準タイミングｔ７の直前に設定された基準電圧レベルの調整のために割り当てられた時間Ｔｏｆｆｓ＿ｈの開始時間である。時間Ｔｏｆｆｓ＿ｈは、センサシステム３の回路特性等を考慮して予め設定されている。

引き続き、制御回路１８は、図１７に示すように、積分時間Ｔｉｎｔ＿ｉの間、即ち、信号ＲＡＭＰ＿ＳＴＡＲＴの立ち下がり（制御基準タイミングｔ７）から、信号ＳＷ＿ＤＯＷＮの立ち下がり（積分時間Ｔｉｎｔ＿ｉの終了時間）までの時間、ランプ波発生回路１４のランプ電圧の出力を行う。尚、積分時間Ｔｉｎｔ＿ｉは、上記第３実施形態と同様に、Ａ／Ｄ変換器の分解能と同じ数のクロック数で規定される固定時間であり、“１０２４（＝２^１０）”クロック分となる。

本実施形態では、図１７に示すように、ノードＣＰＩの電圧レベル（参照電圧の基準電圧レベル）を被変換アナログ電圧のサンプリング時の電圧レベルＶｂｌａｃｋ＿ｉ＝“１０”から“５４”レベル分減少させる。この場合、参照電圧を“６４（＝１０＋５４）”レベル上昇させると、ノードＣＰＩの電圧レベルがオートゼロレベルを超える。このときのカウンタ１５の出力値は“６４”であり、ＡＤ変換結果ＤＯＵＴ＿ｉ＝“６４”となる。従って、計数開始タイミングにおける参照電圧の基準電圧レベルを変化させることにより、ＯＢレベルを擬似的に目標ノイズ電圧の値に設定することが可能になる。

〈第５実施形態〉
本発明に係るＡ／Ｄ変換器、及び、該Ａ／Ｄ変換器を備えたセンサシステムで用いるランプ発生回路１４について、図１９及び図２０を基に説明する。

図１９に、本実施形態のランプ波発生回路１４の概略構成例を示す回路図を、図２０に、図１９に示すランプ波発生回路１４の動作を説明するタイミングチャートを示す。

ランプ波発生回路１４は、図１９に示すように、定電流源Ｉｒｅｆからの電流値を複製する第１カレントミラー回路及び第２カレントミラー回路と、第１カレントミラー回路で複製した電流により放電し、第２カレントミラー回路で複製した電流により充電する積分容量Ｃｉｎｔと、積分容量Ｃｉｎｔに対する第１カレントミラー回路による放電及び第２カレントミラー回路による充電を択一的に切り替えるスイッチ回路ＳＷ＿ＤＯＷＮ、ＳＷ＿ＵＰと、を備えて構成される。本実施形態のランプ波発生回路１４は、更に、安定化電圧源Ｖｃ、差動アンプＡＭＰｉｎｔ、リセットスイッチＳＷ＿ｒｅｓｅｔを備えており、安定化電圧源Ｖｃ、差動アンプＡＭＰｉｎｔ、積分容量Ｃｉｎｔ、リセットスイッチＳＷ＿ｒｅｓｅｔによって定積分器が構成される。

第１カレントミラー回路は、ＰＭＯＳトランジスタＭＰ１〜ＭＰ３から構成される。第１カレントミラー回路では、定電流源Ｉｒｅｆによって供給される定電流Ｉｒｅｆが、ＰＭＯＳトランジスタＭＰ３を介して−Ｉｉｎｔとして複製される。第２カレントミラー回路は、ＰＭＯＳトランジスタＭＰ１、ＭＰ２、ＮＭＯＳトランジスタＭＮ１、ＭＮ２から構成される。第２カレントミラー回路では、定電流源Ｉｒｅｆによって供給される定電流Ｉｒｅｆが、ＮＭＯＳトランジスタＭＮ２を介して電流＋Ｉｉｎｔとして複製される。

ランプ波発生回路１４は、スイッチ回路ＳＷ＿ＵＰをオン状態に、スイッチ回路ＳＷ＿ＤＯＷＮをオフ状態にすることで、ランプ電圧を増加方向に変化させ、スイッチ回路ＳＷ＿ＵＰをオフ状態に、スイッチ回路ＳＷ＿ＤＯＷＮをオン状態にすることで、ランプ電圧を減少方向に変化させる。

次に、ランプ波発生回路１４の動作原理について説明する。

第１カレントミラー回路により積分容量Ｃｉｎｔが充電される場合（−Ｉｉｎｔによって電流を注入する場合）、ランプ波発生回路１４の出力電圧であるランプ電圧Ｖ_ＲＡＭＰは、減少する方向に電圧変化する。このときのランプ電圧Ｖ_ＲＡＭＰは、積分時間をＴｏｆｆｓとすると、以下の数１３で求められる。

［数１３］
Ｖ_ＲＡＭＰ＝−（Ｉｉｎｔ／Ｃｉｎｔ）×Ｔｏｆｆｓ＋Ｖｃ

第２カレントミラー回路により積分容量Ｃｉｎｔが放電される場合（＋Ｉｉｎｔによって電流を引き抜く場合）、ランプ電圧Ｖ_ＲＡＭＰは、増加する方向に電圧変化する。このときのランプ電圧Ｖ_ＲＡＭＰは、積分時間をＴｉｎｔとすると、以下の数１４で求められる。

［数１４］
Ｖ_ＲＡＭＰ＝＋（Ｉｉｎｔ／Ｃｉｎｔ）×Ｔｉｎｔ＋Ｖｃ

また、定電流源Ｉｒｅｆの±Ｉｉｎｔに対するカレントミラー比をＭとおくと、数１３は以下の数１５のように表すことができ、数１４は以下の数１６のように表せる。

［数１５］
Ｖ_ＲＡＭＰ＝−Ｍ×（Ｉｒｅｆ／Ｃｉｎｔ）×Ｔｏｆｆｓ＋Ｖｃ

［数１６］
Ｖ_ＲＡＭＰ＝＋Ｍ×（Ｉｒｅｆ／Ｃｉｎｔ）×Ｔｉｎｔ＋Ｖｃ

従って、数１５及び数１６より、傾きθ（単位時間当たりの電圧変化量）は以下の数１７及び数１８で表される。

［数１７］
θ＝−Ｍ×（Ｉｒｅｆ／Ｃｉｎｔ）

［数１８］
θ＝＋Ｍ×（Ｉｒｅｆ／Ｃｉｎｔ）

以下、ランプ波発生回路１４の動作タイミングについて図２０を基に説明する。

ランプ波発生回路１４は、画素部１６からの被変換アナログ電圧のサンプリングを開始する前毎に、図１９に示す積分容量Ｃｉｎｔをリセット（放電）するために、リセットスイッチＳＷ＿ｒｅｓｅｔをＨレベルにする。

ランプ波発生回路１４は、制御回路１８によってオフセット時間Ｔｏｆｆｓが設定されている場合には、ランプ電圧Ｖ_ＲＡＭＰを減少する方向に電圧変化させるために、オフセット時間Ｔｏｆｆｓの開始時間ｔ５のタイミングで、スイッチ回路ＳＷ＿ＤＯＷＮをＨレベル（オン状態）に、スイッチ回路ＳＷ＿ＵＰをＬレベル（オフ状態）にする。ランプ波発生回路１４は、オフセット時間Ｔｏｆｆｓの経過後、時間ｔ６でスイッチ回路ＳＷ＿ＤＯＷＮをＬレベル（オフ状態）にする。このときのランプ電圧Ｖ_ＲＡＭＰは数１５で、傾きθは数１７で表される。数１３及び数１５に示すように、ランプ電圧Ｖ_ＲＡＭＰの減少量は、積分時間Ｔｏｆｆｓで制御できる。

ランプ波発生回路１４は、制御基準タイミングｔ６から運転時間Ｔｉｎｔの間、ランプ電圧Ｖ_ＲＡＭＰを増加する方向に電圧変化させるために、スイッチ回路ＳＷ＿ＤＯＷＮをＬレベル（オフ状態）に、スイッチ回路ＳＷ＿ＵＰをＨレベル（オン状態）にする。ランプ波発生回路１４は、運転時間Ｔｉｎｔの経過後、スイッチ回路ＳＷ＿ＵＰをＬレベル（オフ状態）にする。このときのランプ電圧Ｖ_ＲＡＭＰは数１６で、傾きθは数１８で表される。数１４及び数１６に示すように、ランプ電圧Ｖ_ＲＡＭＰの増加量は、積分時間Ｔｉｎｔで制御できる。

上述したように、ランプ電圧Ｖ_ＲＡＭＰの傾きθを調整することで、Ａ／Ｄ変換器のゲイン（利得）を設定することが可能である。数１７及び数１８より、傾きθは、カレントミラー比Ｍ、定電流源Ｉｒｅｆ、積分容量Ｃｉｎｔをパラメータとする関数で定義されるので、カレントミラー比Ｍ、定電流源Ｉｒｅｆ、積分容量Ｃｉｎｔの何れか、或いは複数を調整可能に構成することで傾きθを調整することが可能になる。

〈別実施形態〉
〈１〉上記第５実施形態において、図１９に示すランプ波発生回路１４の定電流源Ｉｒｅｆは、定電圧源と、定電圧源から発生される電圧を容量性負荷の充放電に寄与する定電流に変換する抵抗負荷と、を備えるように構成し、抵抗負荷をスイッチトキャパシタで構成しても良い。

〈２〉上記第１〜第５実施形態では、演算器がインバータ回路１２を用いて構成されている場合について説明したが、演算器の構成は、これに限るものではない。演算器は、図２２に示すように、被変換アナログ電圧とランプ電圧を夫々入力電圧とする差動入力型の演算増幅器で構成されていても良い。

〈３〉上記第１〜第５実施形態では、制御回路１８は、参照電圧の基準電圧レベルを、ランプ電圧の電圧変化方向とは反対の方向に変化させる場合に、ランプ波発生回路１４を反転動作させる場合について説明したが、これに限るものではない。図２１に示すように、Ａ／Ｄ変換ユニット１１に、ランプ波発生回路１４とは極性が反対のランプ波発生回路１４’と、演算器に接続するランプ波発生回路１４とランプ波発生回路１４’を切り替えるためのスイッチＳ３’を設け、スイッチＳ３とスイッチＳ３’の切り替え動作によって、参照電圧の基準電圧レベルを変化させるように構成しても良い。

従来技術に係るコラム型Ａ／Ｄ変換器及び個体撮像素子の概略構成を示す概略ブロック図 図１に示すコラム型Ａ／Ｄ変換器及び個体撮像素子の各ノードにおける概略信号波形を示す波形図 図１に示すコラム型Ａ／Ｄ変換器のインバータ回路の構成と入出力特性を示す説明図 従来技術に係るコラム型Ａ／Ｄ変換器を備えたセンサシステムの概略構成を示す概略ブロック図 従来技術に係るＡ／Ｄ変換器において、センサ部の有効画素部及び光学的黒画素部夫々から出力される被変換アナログ電圧をディジタル変換したディジタル変換信号を示す波形図 従来技術に係るＡ／Ｄ変換器において、ランプ電圧の電圧変化の傾きを変化させた場合におけるＡＤ変換結果の出力タイミングと出力値を示すタイミングチャート 従来技術に係るＡ／Ｄ変換器において、ゲインの設定値を変更した場合のダイナミックレンジを示すタイミングチャート 本発明に係るＡ／Ｄ変換器を備えたセンサシステムの第１実施形態における概略構成を示す概略ブロック図 本発明に係るＡ／Ｄ変換器を備えたセンサシステムの第１実施形態における演算器の入力ノード（ノードＣＰＩ）、カウンタ出力及びＡＤ変換結果夫々の電圧波形を示すタイミングチャート 本発明に係るＡ／Ｄ変換器を備えたセンサシステムの第２実施形態において、カウンタの計数開始タイミングを説明するタイミングチャート 本発明に係るＡ／Ｄ変換器の第２実施形態において、センサ部の有効画素部及び光学的黒画素部夫々から出力される被変換アナログ電圧をディジタル変換したディジタル変換信号を示す波形図 本発明に係るＡ／Ｄ変換器を備えたセンサシステムの第２実施形態において、カウンタの計数開始タイミングを説明するタイミングチャート 本発明に係るＡ／Ｄ変換器を備えたセンサシステムの第２実施形態において、カウンタの計数開始タイミング及びオフセット電圧の調整方法を説明するタイミングチャート 本発明に係るＡ／Ｄ変換器を備えたセンサシステムの第２実施形態における概略構成を示す概略ブロック図 本発明に係るＡ／Ｄ変換器を備えたセンサシステムの第２実施形態において、カウンタの計数開始タイミング及びオフセット電圧の調整方法を説明するタイミングチャート 本発明に係るＡ／Ｄ変換器を備えたセンサシステムの第４実施形態において、参照電圧の基準電圧レベルの調整を説明するタイミングチャート 本発明に係るＡ／Ｄ変換器を備えたセンサシステムの第５実施形態において、参照電圧の基準電圧レベルの調整を説明するタイミングチャート 本発明に係るＡ／Ｄ変換器を備えたセンサシステムの第４実施形態における概略構成を示す概略ブロック図 本発明に係るＡ／Ｄ変換器を備えたセンサシステムで用いるランプ電圧発生回路の概略構成例を示す回路図 本発明に係るＡ／Ｄ変換器を備えたセンサシステムで用いるランプ電圧発生回路の動作を説明するタイミングチャート 本発明に係るＡ／Ｄ変換器を備えたセンサシステムで用いるＡ／Ｄ変換ユニットの別実施形態における概略構成例を示す概略回路図 本発明に係るＡ／Ｄ変換器を備えたセンサシステムで用いるＡ／Ｄ変換ユニットの別実施形態における概略構成例を示す概略回路図

符号の説明

１〜３： 本発明に係るセンサシステム
１０： 従来のコラム型Ａ／Ｄ変換器
１１： Ａ／Ｄ変換ユニット
１２： インバータ回路
１３： ラッチ回路
１４： ランプ波発生回路（ランプ電圧発生回路）
１５： カウンタ
１６： 固体撮像素子の画素部
１７： 電圧比較回路
１８： 制御回路
１９： 平均化処理部
２０： 目標ノイズ電圧設定回路
１００： 従来技術に係るセンサシステム
ＣＰＩ： インバータ回路の入力ノード
ＣＰＯ： インバータ回路の出力ノード
ＣＳ、ＣＲ： キャパシタ
Ｉｘ： 電流源
ＭＮ１： Ｎチャンネル型ＭＯＳＦＥＴ
ＭＮ２： Ｎチャンネル型ＭＯＳＦＥＴ
ＭＰ１： Ｐチャンネル型ＭＯＳＦＥＴ
ＭＰ２： Ｐチャンネル型ＭＯＳＦＥＴ
ＭＰ３： Ｐチャンネル型ＭＯＳＦＥＴ
ＰＤ： フォトダイオード
ＲＳ： リセットレベルのサンプリングスイッチ
ＲＸ： リセットスイッチ
Ｓ３、Ｓ３’：ランプ電圧転送用スイッチ
ＳＳ： 被変換アナログ電圧のサンプリングスイッチ
ＴＸ： スイッチ
ＶＤＤ： システム電源供給線（第２電源供給線）
ＶＩＮ： 被変換アナログ電圧の入力ノード
Ｖ_ＲＡＭＰ： ランプ電圧

Claims (10)

1. 電圧値が一定期間単調変化するランプ電圧を発生するランプ電圧発生回路と、
   被変換アナログ電圧をサンプリングホールドし、サンプリングホールドされた前記被変換アナログ電圧と、前記ランプ電圧発生回路から発生されるランプ電圧の電圧変化値または前記電圧変化値に比例する電圧値で与えられる参照電圧とを比較する演算器を備え、前記参照電圧が前記被変換アナログ電圧に等しくなった時点で出力変化する電圧比較回路と、
   前記参照電圧に応じたディジタル値を計数して出力するカウンタと、
   前記カウンタから出力される前記ディジタル値を前記電圧比較回路の出力変化時にラッチして出力するラッチ回路と、を備えたＡ／Ｄ変換器であって、
   前記被変換アナログ電圧に含まれるノイズ成分を平均化して平均ノイズ電圧を求める平均化処理回路と、
   前記平均ノイズ電圧の目標値としての目標ノイズ電圧を設定する目標ノイズ電圧設定回路と、
   前記平均ノイズ電圧と前記目標ノイズ電圧の差に基づいて、前記ランプ電圧発生回路によって前記参照電圧が基準電圧レベルから変化を開始する前記制御基準タイミングに対する前記カウンタの計数開始タイミングの調整、または、前記カウンタの計数開始タイミングにおける前記参照電圧の前記基準電圧レベルの調整の少なくとも何れか一方を行う制御回路を備えることを特徴とするＡ／Ｄ変換器。
2. 前記制御回路は、前記平均ノイズ電圧と前記目標ノイズ電圧の差を示す指標値を算出し、前記指標値に応じて前記カウンタの前記計数開始タイミングを調整するカウンタ待機時間を算出し、前記カウンタの前記計数開始タイミングを前記カウンタ待機時間に応じて調整することを特徴とする請求項１に記載のＡ／Ｄ変換器。
3. 前記制御回路は、
   前記平均ノイズ電圧と前記目標ノイズ電圧の差を示す指標値を算出し、
   前記指標値に応じて前記カウンタの前記計数開始タイミングを調整するカウンタ待機時間を算出し、
   前記平均ノイズ電圧が前記目標ノイズ電圧を上回る場合に、前記制御基準タイミングに対する前記計数開始タイミングを前記カウンタ待機時間に応じて遅らせ、
   前記平均ノイズ電圧が前記目標ノイズ電圧を下回る場合に、前記制御基準タイミングに対する前記計数開始タイミングを前記カウンタ待機時間に応じて早め、更に、前記制御基準タイミングにおける前記参照電圧の前記基準電圧レベルの調整量を前記指標値に基づいて算出し、前記制御基準タイミング前に、前記ランプ電圧の電圧変化方向とは反対の方向に、前記参照電圧の前記基準電圧レベルを前記調整量だけ変化させることを特徴とする請求項１に記載のＡ／Ｄ変換器。
4. 前記制御回路は、
   前記平均ノイズ電圧と前記目標ノイズ電圧の差を示す指標値を算出し、
   前記指標値に基づいて、前記計数開始タイミングにおける前記参照電圧の前記基準電圧レベルの調整量を算出し、
   前記計数開始タイミング前に、前記ランプ電圧の電圧変化方向に、前記参照電圧の前記基準電圧レベルを前記調整量に基づいて変化させることを特徴とする請求項１に記載のＡ／Ｄ変換器。
5. 前記制御回路は、
   前記平均ノイズ電圧が前記目標ノイズ電圧を下回る場合に、前記指標値に基づいて、前記計数開始タイミングにおける前記参照電圧の前記基準電圧レベルの調整量を算出し、
   前記計数開始タイミング前に、前記ランプ電圧の電圧変化方向とは反対の方向に、前記参照電圧の前記基準電圧レベルを前記調整量に基づいて変化させることを特徴とする請求項４に記載のＡ／Ｄ変換器。
6. 前記ランプ電圧発生回路は、
   定電流源からの電流値を複製する第１カレントミラー回路及び第２カレントミラー回路と、
   前記第１カレントミラー回路で複製した電流により放電し、前記第２カレントミラー回路で複製した電流により充電する積分容量と、
   前記積分容量に対する前記第１カレントミラー回路による放電及び前記第２カレントミラー回路による充電を択一的に切り替えるスイッチ回路と、を備えて構成されることを特徴とする請求項１〜５の何れか１項に記載のＡ／Ｄ変換器。
7. 前記演算器が、インバータ回路を用いて構成され、
   前記インバータ回路の入力判定電圧に前記被変換アナログ電圧と前記参照電圧の差電圧を加えた合成電圧を前記インバータ回路の入力電圧として発生させる電圧合成回路を備えていることを特徴とする請求項１〜６の何れか１項に記載のＡ／Ｄ変換器。
8. 前記演算器が、前記被変換アナログ電圧と前記ランプ電圧を夫々入力電圧とする差動入力型の演算増幅器で構成されていることを特徴とする請求項１〜６の何れか１項に記載のＡ／Ｄ変換器。
9. 前記制御回路は、前記参照電圧の前記基準電圧レベルを、前記ランプ電圧の電圧変化方向とは反対の方向に変化させる場合に、前記ランプ電圧発生回路を反転動作させることを特徴とする請求項１〜８の何れか１項に記載のＡ／Ｄ変換器。
10. 光電変換素子の複数がマトリクス状に配列してなるセンサ部と、
    前記センサ部の各列に夫々対応して設けられた、請求項１〜９の何れか１項に記載のＡ／Ｄ変換器の前記電圧比較回路及び前記ラッチ回路からなるＡ／Ｄ変換ユニットの複数と、
    前記Ａ／Ｄ変換器の前記ランプ電圧発生回路と、前記カウンタと、前記平均化処理回路と、前記目標ノイズ電圧設定回路と、前記制御回路と、を備え、
    前記センサ部の周囲の一部に、遮光した光学的黒画素部が設けられ、
    前記平均化処理回路は、前記光学的黒画素部の出力信号に対する前記Ａ／Ｄ変換ユニットのＡ／Ｄ変換値を平均化して前記平均ノイズ電圧を求めることを特徴とするセンサシステム。

Images