JP2019169212A - 半導体メモリ装置 - Google Patents
半導体メモリ装置 Download PDFInfo
- Publication number
- JP2019169212A JP2019169212A JP2018054555A JP2018054555A JP2019169212A JP 2019169212 A JP2019169212 A JP 2019169212A JP 2018054555 A JP2018054555 A JP 2018054555A JP 2018054555 A JP2018054555 A JP 2018054555A JP 2019169212 A JP2019169212 A JP 2019169212A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- time
- voltage
- circuit
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4099—Dummy cell treatment; Reference voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
Abstract
【課題】高速かつ精度よくデータを読み出すことができる半導体メモリ装置を提供すること。【解決手段】半導体メモリ装置は、ワード線と、第1のメモリセルと、第1回路と、第2回路とを備える。第1のメモリセルは、ワード線に接続されている。第1回路は、時間の経過に応じて電圧値が増加する第1の期間と時間の経過に応じて電圧値が減少する第2の期間とを含む波形の第1電圧を生成し、前記生成した第1電圧を前記ワード線に印加する。第2回路は、第1電圧に応じて第1のメモリセルの状態が変化した第1のタイミングから、第1のタイミングの次に第1電圧に応じて第1のメモリセルの状態が変化した第2のタイミングまでの第1時間を計測する。第2回路は、計測された第1時間に基づいて第1のメモリセルに記憶された第1のデータを判定する。【選択図】図5
Description
本実施形態は、半導体メモリ装置に関する。
メモリセルトランジスタ(メモリセル)を有する半導体メモリ装置が知られている。メモリセルに格納されたデータの値は、リード処理においては、しきい値電圧に応じて判定される。
G. Naso、L. Botticchio、 外34名、「A 128Gb 3b/cell NAND Flash Design Using 20nm Planar-Cell Technology」、2013 International Solid-State Circuits Conference、DIGEST OF TECHNICAL PAPERS、p.218-219
一つの実施形態は、高速かつ精度よくデータを読み出すことができる半導体メモリ装置を提供することを目的とする。
一つの実施形態によれば、半導体メモリ装置は、ワード線と、第1のメモリセルと、第1回路と、第2回路とを備える。第1のメモリセルは、ワード線に接続されている。第1回路は、時間の経過に応じて電圧値が増加する第1の期間と時間の経過に応じて電圧値が減少する第2の期間とを含む波形の第1電圧を生成し、生成した第1電圧をワード線に印加する。第2回路は、第1電圧に応じて第1のメモリセルの状態が変化した第1のタイミングから、第1のタイミングの次に第1電圧に応じて第1のメモリセルの状態が変化した第2のタイミングまでの第1時間を計測する。第2回路は、計測された第1時間に基づいて第1のメモリセルに記憶された第1のデータを判定する。
以下に添付図面を参照して、実施形態にかかる半導体メモリ装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
(第1の実施形態)
図1は、第1の実施形態の半導体メモリ装置を具備するメモリシステム200の構成の一例を示す図である。メモリシステム200は、ホスト300と通信可能に接続され、ホスト300に対して外部記憶媒体として機能する。ホスト300は、例えば、サーバ、パーソナルコンピュータ、またはモバイル型の情報処理装置などが該当する。
図1は、第1の実施形態の半導体メモリ装置を具備するメモリシステム200の構成の一例を示す図である。メモリシステム200は、ホスト300と通信可能に接続され、ホスト300に対して外部記憶媒体として機能する。ホスト300は、例えば、サーバ、パーソナルコンピュータ、またはモバイル型の情報処理装置などが該当する。
メモリシステム200は、メモリチップ100及びメモリコントローラ210を有する。メモリコントローラ210は、ホスト300からの要求に応じて、又は、自律的に、メモリチップ100の制御を行う。
メモリチップ100とメモリコントローラ210とは、チャネル400で接続されている。チャネル400は、I/O信号線および制御信号線を含む、配線群によって構成される。I/O信号線は、例えば、データ、アドレス、又はコマンドを送受信するための信号線である。コマンドは、プログラム処理を指示するプログラムコマンド、リード処理を指示するリードコマンド、およびイレース処理を指示するイレースコマンドを含む。制御信号線は、例えば、WE(ライトイネーブル)信号、RE(リードイネーブル)信号、CLE(コマンドラッチイネーブル)信号、ALE(アドレスラッチイネーブル)信号、WP(ライトプロテクト)信号、DQS(データストローブ)信号等を送受信するための信号線である。
メモリコントローラ210は、バス216を介して互いに通信可能に接続された、制御部211、ホストI/F(インターフェース)212、メモリI/F(インターフェース)213、ECC(誤り訂正回路)214、バッファメモリ215、及びバス216を有する。制御部211は、例えばCPU(中央処理演算ユニット)であり、メモリコントローラ210における各部を統括的に制御する。ホストI/F212は、ホスト300との通信を媒介する。メモリI/F213は、メモリチップ100とのアドレス、データ、コマンドの受け渡しを媒介する。ECC214は、メモリチップ100から読み出されたデータの誤り訂正処理を行う。バッファメモリ215は、メモリチップ100との間で受け渡されるデータ・指示をバッファリングし、制御部211によるワークエリアとして使用される。
なお、メモリコントローラ210は、例えばSoC(System-On-a-Chip)として構成され得る。メモリコントローラ210は、複数のチップによって構成されてもよい。また、制御部211は、CPUではなく、FPGA(field-programmable gate array)やASIC(application specific integrated circuit)によって構成されてもよい。つまり、メモリコントローラ210は、ソフトウェア、ハードウェア、またはこれらの組み合わせによって構成され得る。
メモリチップ100は、第1の実施形態の半導体メモリ装置の一例である。図2は、第1の実施形態の半導体メモリ装置としてのメモリチップ100の構成例を示す図である。
メモリチップ100は、I/O信号処理回路101、制御信号処理回路102、チップ制御回路103、コマンドレジスタ104、アドレスレジスタ105、データレジスタ106、メモリセルアレイ107、カラムデコーダ108、センスアンプブロック109、ロウデコーダ110、電圧生成回路111、およびRY/BY生成回路112を備えている。
なお、ロウデコーダ110および電圧生成回路111は、実施形態の第1回路の一例である。また、センスアンプブロック109は、実施形態の第2回路の一例である。
図3は、第1の実施形態のメモリセルアレイ107の構成例を示す図である。図3に示したメモリセルアレイ107は、k個のブロックBLK(BLK0〜BLKk−1)を備える。1つのブロックBLKに格納された全てのデータは、一括にイレースされる。k個のブロックBLKは、類似の構成を有するので、ここでは代表としてBLK0の構成について説明する。
BLK0においては、i個の直列接続されたメモリセル(メモリセルトランジスタ)MC0〜MCi−1を含むNANDストリングNS及びその両端に接続された選択ゲートトランジスタS0、S1によってメモリセルユニットが構成されている。選択ゲートトランジスタS0のソースは、ソース線SL(SL0〜SLj−1)に接続され、選択ゲートトランジスタS1のドレインはビット線BL(BL0〜BLj−1)に接続される。
センスアンプブロック109は、j本のビット線BL0〜BLj−1に対応したj個のセンスアンプ(SA0u〜SAj−1u)とj本のソース線SL0〜SLj−1に対応したj個のセンスアンプ(SA0d〜SAj−1d)を備える。各センスアンプの機能は後述する。
選択ゲートトランジスタS0、S1のゲートは、それぞれ選択ゲート線SGS、SGDに接続されている。選択ゲート線SGS、SGDは、ビットラインの選択に使用される。
メモリセルMC0〜MCi−1の制御ゲートはそれぞれワード線WL(WL0〜WLi−1)に接続されている。つまり、ブロック内において同一行にあるメモリセルMCの制御ゲート電極は、同一のワード線WLに接続される。各メモリセルMCに1ビットの値を保持可能に構成される場合には、同一のワード線WLに接続されるj個のメモリセルMCは1ページとして取り扱われ、このページごとにプログラム処理及びリード処理が行われる。
各メモリセルMCに複数ビットの値を保持可能に構成される場合がある。例えば、各メモリセルMCがx(x≧2)ビットの値を格納可能な場合、ワード線WL当たりの記憶容量はxページ分のサイズに等しくなる。
図4は、1つのメモリセルMCに3ビットの値を格納する場合のしきい値電圧の構成の一例を説明するための図である。本図において、縦軸は、メモリセルの数を示しており、横軸は、しきい値電圧を示している。
しきい値電圧が制御される範囲(図4のVmin〜Vmaxの範囲)は、8つの小領域に分割される。各小領域は、それぞれ異なる3ビットの値が対応付けられている。各小領域は、ステートとも称され得る。
図4の例では、8つの小領域は、電圧が低い側から、Erステート、Aステート、Bステート、Cステート、Dステート、Eステート、Fステート、Gステートとして扱われる。Erステートは“111”に対応し、Aステートは“110”に対応し、Bステートは“100”に対応し、Cステートは“000”に対応し、Dステートは“010”に対応し、Eステートは“011”に対応し、Fステートは“001”に対応し、Gステートは“101”に対応する。
プログラム処理では、8つのステートのうちのプログラムするデータに対応したステートに属するようにプログラム対象のメモリセルMCのしきい値電圧が制御される。その結果、プログラム後のページ又はブロックにおいて、図4の斜線を施した山状の形状の8つの分布が形成される。
なお、ステートとデータとの対応関係は、図4に示した例に限定されない。また、図4の例によれば、しきい値電圧が制御される範囲(Vmin〜Vmaxの範囲)が負の領域から正の領域にまたがって設定されている。しきい値電圧が制御される範囲の設定はこれに限定されない。例えば正の領域のみにしきい値電圧が制御される範囲が設定されてもよい。
リード処理では、しきい値電圧に対応したデータ(より正確には、しきい値電圧が属するステートに対応したデータ)が判定される。
図2に説明を戻す。RY/BY生成回路112は、チップ制御回路103による制御の下でRY/BY信号線の状態をレディー状態(RY)とビジー状態(BY)との間で遷移させる。
I/O信号処理回路101は、I/O信号線を介してメモリコントローラ210との間でI/O信号を送受信するためのバッファ回路である。I/O信号処理回路101は、I/O信号線を介して、コマンド、アドレス、又はデータを取り込むことができる。I/O信号処理回路101は、コマンドをコマンドレジスタ104に格納し、アドレスをアドレスレジスタ105に格納し、データをデータレジスタ106に格納し、又はデータレジスタ106からデータを読み出す。
制御信号処理回路102は、各種制御信号の入力を受け付け、受け付けた制御信号に基づいて、I/O信号処理回路101が受け付けたI/O信号の格納先のレジスタの振り分けを実行する。
電圧生成回路111は、外部から接地電圧Vss、電源電圧Vccが供給される。電圧生成回路111は、これらの電圧とチップ制御回路103からの指令とに基づいて、各回路に供給する電圧を生成する。
アドレスレジスタ105に格納されるアドレスは、ロウアドレスおよびカラムアドレスを含んでいる。ロウアドレスはロウデコーダ110、カラムアドレスはカラムデコーダ108にそれぞれ格納される。
チップ制御回路103は、制御信号処理回路102を介して受信する各種制御信号に基づいて状態(ステート)遷移するステートマシンであって、メモリチップ100全体の動作を制御する。例えば、チップ制御回路103は、ロウデコーダ110、カラムデコーダ108、センスアンプブロック109、および電圧生成回路111に、動作電圧や動作タイミング等を制御するための指令を出すことで、メモリセルアレイ107に対するアクセス(プログラム処理、リード処理など)を制御する。
プログラム処理においては、ロウデコーダ110は、ロウアドレスに基づき、ワード線WLを選択する。カラムデコーダ108は、カラムアドレスに基づき、ビット線BLを選択する。ロウデコーダ110によって選択されたワード線WL(ワード線WLselと表記する)と、カラムデコーダ108によって選択されたビット線BL(ビット線BLselと表記する)と、の交点に位置するメモリセルMC(メモリセルMCselと表記する)には、ロウデコーダ110を介してワード線WLselからプログラミングパルスが印加される。プログラミングパルスの印加によって、メモリセルMCselのしきい値電圧は、Er〜Gステートのうちの、データレジスタ106に格納されたデータに応じたステートに設定される。
リード処理においては、まず、プログラム処理と同様に、ロウアドレスおよびカラムアドレスに基づいてワード線WLselおよびビット線BLselが選択される。ワード線WLselとビット線BLselとの交点に位置するメモリセルMCselには、ロウデコーダ110を介してワード線WLselから判定電圧が印加される。センスアンプブロック109は、判定電圧に応じたメモリセルMCselの状態変化を検出することによってデータを判定し、判定の結果(データ)をデータレジスタ106に格納する。データレジスタ106に格納されたデータは、データ線を通してI/O信号処理回路101に送られ、I/O信号処理回路101からメモリコントローラ210へ転送される。
ここで、第1の実施形態では、センスアンプSAは、リード処理においてしきい値電圧に対応したデータを判定するための構成として、図5に示すような構成を有する。リード対象となるメモリセルMCselのワード線WLselには図6に示すような時間の経過に応じて電圧値が増加する期間と、時間の経過に応じて電圧値が減少する期間とを有する波形の判定電圧が印加される。図6の例では、期間301では、電圧値がゼロからVmaxに向かって時間の経過に応じてリニアに上昇せしめられる。電圧値がVmaxに到達すると、期間302において、電圧値がVmaxからゼロにむかって時間の経過に応じてリニアに下降せしめられる。ここで、期間301の波形と期間302の波形とは、対称になっている。
図5に示した2つのセンスアンプSAnuおよびSAndと、カウンタ回路1090とは、協働して、リード対象のメモリセルが接続されたワード線WLselに供給される判定電圧に応じて、当該メモリセルの状態が変化したタイミングから、判定電圧に応じて当該メモリセルの状態が次に変化したタイミングまでの時間を計測する。すなわち、リード対象となるメモリセルMCselのワード線WLselに図6に示すような判定電圧が印加された場合の動作は以下のようになる。なお、SAnu、SAndの「n」は、0からj−1までの整数である。
センスアンプSAnuは、第1のセンスアンプであり、判定電圧が図6の期間301にある場合のNANDストリングNSに流れる電流を検知するものである。期間301の最初の電圧値は0Vであり、メモリセルMCselがErステートである場合を除いて、NANDストリングNSには電流は流れない。すなわち、この時点でNSに電流が流れ第1のセンスアンプSAnuが電流を検知した場合は、例えばデコード回路1091によってMCselがErステートであると判定される。
メモリセルMCselがErステート以外である場合、判定電圧が上昇を開始する。判定電圧がメモリセルMCselに書き込まれているしきい値電圧Vthの値に到達した時点、すなわち図6の時刻t1で第1のセンスアンプSAnuがNANDストリングNSに流れる電流を検知して、後段のカウンタ回路1090のスタート端子に信号を送り、カウンタ回路1090にカウント動作をスタートさせる。
センスアンプSAndは、第2のセンスアンプであり、判定電圧が図6の期間302にある場合のNANDストリングNSに流れる電流を検知するものである。期間302の最初の電圧値はVmaxであり、NANDストリングNSには電流が流れている状態である。判定電圧が低下し、メモリセルMCselに書き込まれているしきい値電圧Vthの値に到達した時点、すなわち図6の時刻t2で第2のセンスアンプSAndがNSに電流が流れなくなったことを検知して、後段のカウンタ回路1090のストップ端子に信号を送り、カウンタ回路1090にカウント動作をストップさせる。
その後、カウンタ回路1090は、カウント動作の結果を図6に示したtmesとしてデコード回路1091に出力する。期間301と期間302それぞれにおいて、単位時間たりの電圧の変化量は予め設定された値となっているため、デコード回路1091は、それらの電圧変化量の値とtmesにより、当該メモリセルMCselに書き込まれているしきい値電圧Vthを計算することができる。
このように2つのセンスアンプSAnuおよびSAndを使うことにより、カウンタ回路1090のスタート時刻とストップ時刻を正確に決めることができる。そのため、図7に示すように複数のメモリセル間で判定電圧が到達する時間に差がある場合においても、正確にtmesを決めることができ、各々のメモリセルに書き込まれているしきい値電圧Vthを正確に求めることができる。
図6のような波形の判定電圧を印加した場合、電圧値が立ち上がるタイミング(時刻td)から時刻t1までの時間tonは、下記の式(1)によって求まる。ここで、tswingは、期間301の開始から期間302の終了までの時間であり、既知の時間である。
ton=(tswing−tmes)/2 ・・・(1)
ton=(tswing−tmes)/2 ・・・(1)
図6の波形の期間301における単位時間当たりの電圧増加量、期間302における単位時間あたり電圧低下量は既知の設定値ΔVとなっているため、このΔVとtmesを用いるとことによって、リード対象セルMCselのしきい値電圧Vthは式(2)によって求めることができる。
Vth=ΔV×tmes ・・・(2)
Vth=ΔV×tmes ・・・(2)
デコード回路1091は、式(1)および式(2)を用いることでしきい値電圧Vthを求め、求めたしきい値電圧Vthが属するステートに対応する値を取得する。
なお、判定電圧がメモリセルに到達するタイミングは、そのメモリセルの位置(ロウデコーダ110からの距離)に応じた量だけ遅延する。
例えば、図7に示されるように、ワード線WLselに第1のメモリセルMCselaと第2のメモリセルMCselbとが接続され、第2のメモリセルMCselbは第1のメモリセルMCselaよりもロウデコーダ110から遠い位置に接続されている場合、第2のメモリセルMCselbに判定電圧の開始点が到達するタイミング(時刻t4)は、第1のメモリセルMCselaに判定電圧の開始点が到達するタイミング(時刻t3)よりも遅い。
しかしながら、判定電圧は波形を保ったまま伝搬されるので、メモリセルの状態がオフ状態からオン状態になるタイミングと、そのメモリセルの状態がオン状態からオフ状態になるタイミングとは、ともに同じ量だけ遅延する。つまり、対象期間の時間は、判定電圧の遅延による影響を受けない。また、式(1)は、遅延量tdを含んでいない。
このように、図6に示すような波形の判定電圧を用いることにより、カウンタ回路1090のスタート時刻とストップ時刻を正確に決めることができる。そのため、図7に示すような複数のメモリセル間で判定電圧が到達する時間に差がある場合においても、正確にtmesを決めることができ、各々のメモリセルに書き込まれているしきい値電圧Vthを正確に求めることができる。
なお、図8に示すように、それぞれ隣接ステート間の境界に対応する複数の読み出し電圧を用いてしきい値電圧に対応するデータを判定する方法が知られている。この方法を比較例1と表記する。比較例1では、複数の読み出し電圧のそれぞれが順次、ワード線WLselに供給され、メモリセルMCselに電流が流れたか否かが、読み出し電圧毎に判定される。
しかしながら、比較例1によれば、ワード線WLselに接続されたページ内の全てのメモリセルMCselの制御ゲート電極に印加される電圧が安定するまで(即ちページ内の全てのメモリセルのゲート電圧が立ち上がるまで)、各メモリセルMCselに電流が流れたか否かの判定の処理を待つ必要がある。読み出し電圧毎に安定するまで処理が待たされるので、リード処理にかかる時間が増大する。
さらに、近年は、各メモリセルMCに格納されるデータのビット数が増加する傾向にある。ひとつのメモリセルMCあたりのビット数の増加に応じて、Vmin〜Vmaxの範囲に設定されるステートの数が増加する。よって、比較例1を適用した場合、必要となる読み出し電圧の数が増加し、その結果、リード処理に要する時間がますます増大する。
非特許参考文献1のランプ電圧をワード線に印加するリード方法の概要を図9に示す。以後、この手法を比較例2と表記する。この手法を用いるとワード線に遅延がある場合でも、全てのメモリセルの状態が安定するまで待つ必要がなく、リード処理にかかる時間を低減できる。また、ページ内の全てのセルで、ワード線に印加された電圧がVthを超え、センスアンプが動作する時刻も正確に計測することができる。しかしながら、比較例2では遠くにあるメモリセルに関しては、ランプ電圧の立ち上がり開始時刻、すなわち図9のtnを正確に計測することが難しく、リードの精度が劣化する原因になる。
比較例1および比較例2に対し、第1の実施形態によれば、時間とともに連続的に変化する判定電圧が供給され、対象期間の時間を計測するので、比較例1に比べて高速にデータをリードすることができ、比較例2に比べて精度よくデータの読み出しができる。さらに、ひとつのメモリセルMCあたりのビット数が増加した場合には、比較例1に対する高速動作のメリットは大きくなる。
即ち、第1の実施形態によれば、メモリチップ100は、高速かつ精度よくデータを読み出すことができる。
(第2の実施形態)
第1の実施形態では、判定電圧の一例として図6に図示された波形の電圧を説明した。判定電圧は、時間の経過に応じて電圧値が増加する期間と時間の経過に応じて電圧値が減少する期間とを含む波形を有している限り、種々の変更が可能である。
第1の実施形態では、判定電圧の一例として図6に図示された波形の電圧を説明した。判定電圧は、時間の経過に応じて電圧値が増加する期間と時間の経過に応じて電圧値が減少する期間とを含む波形を有している限り、種々の変更が可能である。
例えば図10に示されるように、期間301の長さと期間302の長さとが相違してもよい。本図の例によれば、時刻t9においてメモリセルMCselがオフ状態からオン状態となり、時刻t10においてメモリセルMCselがオン状態からオフ状態となる。前述したように、期間301と期間302それぞれにおいて、単位時間たりの電圧の変化量は予め設定された値となっているため、それらの電圧変化量の値とtmesより、当該メモリセルMCselのVthを計算することができる。
別の例では、図11に示されるように、期間301と期間302との間に電圧値が一定に保たれる期間303が設けられてもよい。本図の例によれば、時刻t11においてメモリセルMCselがオフ状態からオン状態となり、時刻t12においてメモリセルがオン状態からオフ状態となる。時刻t11から時刻t12までの時間が、対象期間の時間tmesとして計測される。期間301および302の単位時間たりの電圧の変化量と期間303の時間は予め設定した値となっているため、これらの値とtmesより、当該メモリセルMCselのVthを計算することができる。
さらに別の例では、図12に示されるように、期間301の前に期間302が設定されてもよい。本図の例によれば、制御ゲート電極に印加された電圧がメモリセルMCselのしきい値電圧を下回ったとき、メモリセルMCselの状態は、最初の変化として、オン状態からオフ状態に変化する(時刻t13)。制御ゲート電極に印加された電圧が上昇に転じ、その後メモリセルMCselのしきい値電圧を超えたとき、メモリセルMCselの状態は、次の変化として、オフ状態からオン状態に変化する(時刻t14)。本図の例では、時刻t13から時刻t14までの時間が、対象期間の時間tmesとして計測される。期間301および302の単位時間たりの電圧の変化量は予め設定した値となっているため、これらの値とtmesより、当該メモリセルMCselのVthを計算することができる。
なお、電圧値が増加する期間301または電圧値が下降する期間302は、複数個、設けられてもよい。例えば図13に示されるように、最初に期間301が設定され、次に期間302が設定され、最後に期間301が設定されている。このような場合、例えば、時刻t15から時刻t16までの時間が第1の対象期間の時間tmes1として計測され、時刻t16から時刻t17までの時間が第2の対象期間の時間tmes2として計測される。そして、デコード回路1091は、tmes1およびtmes2を用いてデータを取得する。例えば、tmes1およびtmes2のそれぞれからしきい値電圧Vthを求め、求めたしきい値電圧Vthの平均値に基づいてデータに取得する。
なお、電圧値が増加する期間301または電圧値が下降する期間302が複数個設定される場合のデータの取得方法はこれに限定されない。
また、第1および第2の実施形態の説明では、判定電圧は、各期間(期間301、302、303)において電圧値が時間の経過に対してリニアに変化せしめられるとした。判定電圧の電圧値の変化は、時間の経過に対して必ずしもリニアに変化されなくてもよい。判定電圧の電圧値の変化が時間の経過に対してリニアではない場合、デコード回路1091に適用されるしきい値電圧Vthを判定するアルゴリズムが電圧値の変化に対応して変形されればよい。
また、第1および第2の実施形態の説明では、判定電圧は、各期間(期間301、302、303)において、ゼロからVmaxまでの範囲で変化せしめられるとした。判定電圧が各期間において変化せしめられる範囲はこれに限定されない。各期間における判定電圧の上限は、Vmaxよりも大きくてもよいし、Vmaxよりも小さくてもよい。各期間における判定電圧の上限は、ゼロよりも大きくてもよいし、ゼロよりも小さくてもよい。少なくとも、しきい値電圧Vthが、判定電圧が変化せしめられる範囲内にある場合、しきい値電圧Vthに対応したデータをtmesに基づいて判定することができる。
(第3の実施形態)
プログラム処理のシーケンス(プログラムシーケンス)は、リード処理を含み得る。プログラムシーケンスに含まれるリード処理に、第1の実施形態および第2の実施形態を適用することが可能である。
プログラム処理のシーケンス(プログラムシーケンス)は、リード処理を含み得る。プログラムシーケンスに含まれるリード処理に、第1の実施形態および第2の実施形態を適用することが可能である。
図14は、第3の実施形態のプログラム処理のシーケンスを説明するためのフローチャートである。プログラムシーケンスが開始すると、まず、リード処理が実行される(S101)。
S101では、各センスアンプSAは、対象期間の時間tmesを計測する。デコード回路1091は、tmesからしきい値電圧Vthを取得し、取得したしきい値電圧Vthを出力する。
続いて、しきい値電圧Vthが目標のしきい値電圧Vth_progを超えたか否かが判定される(S102)。目標のしきい値電圧Vth_progは、書き込み対象のデータに対応するステートの範囲内に予め設定された電圧値である。S102の処理は、例えばチップ制御回路103よって実行される。
しきい値電圧Vthが目標のしきい値電圧Vth_progを超えていないと判定された場合(S102、No)、必要となるプログラミングパルスの回数または大きさが演算される(S103)。
S103の処理は、例えばチップ制御回路103によって実行される。しきい値電圧Vthから目標のしきい値電圧Vth_progまでの乖離量が大きいほど、プログラミングパルスの数が多く設定されるか、またはプログラミングパルスの大きさが大きく設定される。
そして、プログラム処理が実行される(S104)。即ち、S103で演算された数または大きさのプログラミングパルスが、メモリセルMCselに印加される。
そして、S101の処理が再び実行される。
しきい値電圧Vthが目標のしきい値電圧Vth_progを超えたと判定された場合(S102、Yes)、プログラムシーケンスが終了となる。
つまり、S101〜S102では、対象期間の時間tmesが計測され、計測されたtmesに基づいて、プログラムシーケンスが完了したか否かが判定される。
このように、第1の実施形態または第2の実施形態を適用したリード処理を用いてプログラムシーケンスの完了を判断してもよい。これにより、プログラムシーケンスが完了するまでの時間を短縮することが可能となる。
また、第1の実施形態または第2の実施形態を適用したリード処理を用いて、必要なプログラミングパルスの回数または大きさを判定してもよい。これにより、プログラムシーケンスが完了するまでの時間を短縮することが可能となる。
なお、イレース後のメモリセルのしきい値電圧は、Erステートにあり、0V以下となっている。よって、S101〜S104のループ処理がイレース後に初回に実行される場合においては、S101においてリード処理が実行されず、しきい値電圧Vthを0Vと仮定して後の処理が実行されてもよい。
なお、第1〜第3の実施形態において説明した各センスアンプSAの構成は、一例である。メモリセルMCselの状態がオフ状態からオン状態に変化するタイミングと、メモリセルMCselの状態がオフ状態からオン状態に変化するタイミングと、の時間間隔を検出し、検出された時間間隔に基づいてデータを判定する限り、各センスアンプSAは、任意に構成され得る。
また、第1〜第3の実施形態においては、メモリセルアレイ107は、メモリセルMCが2次元的に配列された例を説明した。メモリセルアレイ107は、メモリセルMCが3次元的に配列された構成を有していてもよい。例えば、導電膜と絶縁膜とが交互に積層された積層体が柱状の半導体柱で貫通され、導電膜と半導体柱とが交差する部分にメモリセルMCが設けられる。つまり、NANDストリングNSは、基板に対して垂直に設けられる。そして、図3に示される構造と同様に、NANDストリングNAの一端に第1のセンスアンプSAnuが設けられ、NANDストリングNAの他端に第2のセンスアンプSAndが設けられる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
100 メモリチップ、101 I/O信号処理回路、102 制御信号処理回路、103 チップ制御回路、104 コマンドレジスタ、105 アドレスレジスタ、106 データレジスタ、107 メモリセルアレイ、108 カラムデコーダ、109 センスアンプブロック、110 ロウデコーダ、111 電圧生成回路、112 RY/BY生成回路、200 メモリシステム、210 メモリコントローラ、300 ホスト、1090 カウンタ回路、1091 デコード回路。
Claims (7)
- ワード線と、
前記ワード線に接続された第1のメモリセルと、
時間の経過に応じて電圧値が増加する第1の期間と時間の経過に応じて電圧値が減少する第2の期間とを含む波形の第1電圧を生成し、前記生成した第1電圧を前記ワード線に印加する第1回路と、
前記第1電圧に応じて前記第1のメモリセルの状態が変化した第1のタイミングから、前記第1のタイミングの次に前記第1電圧に応じて前記第1のメモリセルの状態が変化した第2のタイミングまでの第1時間を計測し、計測された前記第1時間に基づいて前記第1のメモリセルに記憶された第1のデータを判定する第2回路と、
を備える半導体メモリ装置。 - 前記ワード線に接続された第2のメモリセルをさらに備え、
前記第2回路は、前記第1電圧に応じて前記第2のメモリセルの状態が変化した第3のタイミングから、前記第3のタイミングの次に前記第1電圧に応じて前記第2のメモリセルの状態が変化した第4のタイミングまでの第2時間を計測し、計測された前記第2時間に基づいて前記第2のメモリセルに記憶された第2のデータを判定する
請求項1に記載の半導体メモリ装置。 - 前記第2回路は、前記第1のメモリセルに対して第2のデータのプログラムを実行する際に前記第1時間を計測し、前記第1時間に基づいて前記プログラムが完了したか否かを判定する、
請求項1に記載の半導体メモリ装置。 - 前記第2回路は、前記第1のメモリセルに対して第2のデータのプログラムを実行する際に前記第1時間を計測し、前記第1時間に基づいてプログラミングパルスの回数または大きさを決定する、
請求項1に記載の半導体メモリ装置。 - 前記第2回路は、
前記第1のタイミングを検知する第1のセンスアンプと、
前記第2のタイミングを検知する第2のセンスアンプと、
前記第1のセンスアンプおよび前記第2のセンスアンプの出力に基づいて前記第1時間を計測するカウンタ回路と、
前記カウンタ回路による計測結果に基づいて前記第1のデータを判定するデコード回路と、
を備える請求項1に記載の半導体メモリ装置。 - 前記第1のメモリセルは、NANDストリングに接続されたNAND型のメモリセルであり、
前記第1のセンスアンプは、前記NANDストリングの一端に接続され、前記第2のセンスアンプは、前記NANDストリングの他端に接続されている、
請求項5に記載の半導体メモリ装置。 - ワード線と、
前記ワード線に接続されたメモリセルと、
時間の経過に応じて電圧値が増加する第1の期間と時間の経過に応じて電圧値が減少する第2の期間とを含む波形の電圧を前記ワード線に供給し、前記電圧に応じて前記メモリセルの状態が変化した第1のタイミングから、前記第1のタイミングの次に前記電圧に応じて前記メモリセルの状態が変化した第2のタイミングまでの時間を計測し、計測された前記時間に基づいて前記メモリセルに記憶されたデータを判定する回路と、
を備える半導体メモリ装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018054555A JP2019169212A (ja) | 2018-03-22 | 2018-03-22 | 半導体メモリ装置 |
US16/101,645 US10593405B2 (en) | 2018-03-22 | 2018-08-13 | Read process in a semiconductor memory device including a memory cell transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018054555A JP2019169212A (ja) | 2018-03-22 | 2018-03-22 | 半導体メモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019169212A true JP2019169212A (ja) | 2019-10-03 |
Family
ID=67985624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018054555A Pending JP2019169212A (ja) | 2018-03-22 | 2018-03-22 | 半導体メモリ装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10593405B2 (ja) |
JP (1) | JP2019169212A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021047966A (ja) * | 2019-09-19 | 2021-03-25 | キオクシア株式会社 | 半導体メモリ装置及び方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS527090B2 (ja) | 1973-02-17 | 1977-02-28 | ||
US4243937A (en) * | 1979-04-06 | 1981-01-06 | General Instrument Corporation | Microelectronic device and method for testing same |
KR100541819B1 (ko) * | 2003-12-30 | 2006-01-10 | 삼성전자주식회사 | 스타트 프로그램 전압을 차등적으로 사용하는 불휘발성반도체 메모리 장치 및 그에 따른 프로그램 방법 |
JP4340296B2 (ja) | 2007-01-30 | 2009-10-07 | シャープ株式会社 | A/d変換器 |
US7800951B2 (en) * | 2007-08-20 | 2010-09-21 | Marvell World Trade Ltd. | Threshold voltage digitizer for array of programmable threshold transistors |
US7782674B2 (en) | 2007-10-18 | 2010-08-24 | Micron Technology, Inc. | Sensing of memory cells in NAND flash |
US7948802B2 (en) | 2007-12-04 | 2011-05-24 | Micron Technology, Inc. | Sensing memory cells |
KR20100118131A (ko) * | 2008-02-11 | 2010-11-04 | 퀄컴 엠이엠스 테크놀로지스, 인크. | 디스플레이 구동 체계가 통합된 표시소자의 감지, 측정 혹은 평가 방법 및 장치, 그리고 이를 이용한 시스템 및 용도 |
JP2010080953A (ja) * | 2008-08-29 | 2010-04-08 | Fujifilm Corp | 撮像素子,撮像素子の駆動方法及び撮像装置 |
US8743605B2 (en) * | 2011-09-14 | 2014-06-03 | Apple Inc. | High-resolution readout of analog memory cells |
JP2015204534A (ja) | 2014-04-14 | 2015-11-16 | オリンパス株式会社 | A/d変換回路、および固体撮像装置 |
US10332593B2 (en) * | 2015-09-14 | 2019-06-25 | Toshiba Memory Corporation | Semiconductor memory device configured to sense memory cell threshold voltages in ascending order |
-
2018
- 2018-03-22 JP JP2018054555A patent/JP2019169212A/ja active Pending
- 2018-08-13 US US16/101,645 patent/US10593405B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10593405B2 (en) | 2020-03-17 |
US20190295649A1 (en) | 2019-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10043583B2 (en) | Nonvolatile memory device and method of reading the same | |
KR101528886B1 (ko) | 비휘발성 메모리 장치의 프로그램 방법 | |
US8004898B2 (en) | Nonvolatile memory device, program method thereof, and memory system including the same | |
US10224102B2 (en) | Semiconductor memory device and operation method thereof | |
TW201640649A (zh) | 包含虛擬記憶體單元的半導體記憶體裝置和操作其之方法 | |
US9318203B2 (en) | Semiconductor device being capable of improving program speed and program disturbance characteristics | |
JP2009301616A (ja) | 不揮発性半導体記憶装置 | |
KR20120127930A (ko) | 반도체 장치 및 이의 동작 방법 | |
US9293211B2 (en) | Semiconductor device and method of operating the same | |
US9466389B2 (en) | Multiple programming pulse per loop programming and verification method for non-volatile memory devices | |
US11231874B2 (en) | Memory system and storage system | |
TWI642056B (zh) | 半導體記憶體裝置及其之操作方法 | |
KR20170036483A (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
US9472294B2 (en) | Semiconductor storage device | |
TW201705145A (zh) | 半導體記憶體裝置及其操作方法 | |
US9990969B2 (en) | Page buffer and memory device including the same | |
CN109215718B (zh) | 能够支持多次读操作的存储装置 | |
US10347338B2 (en) | Memory device and memory controller | |
KR20190124588A (ko) | 컨트롤러 및 그의 동작 방법 | |
US9530467B1 (en) | Semiconductor memory device and operating method thereof | |
US10593405B2 (en) | Read process in a semiconductor memory device including a memory cell transistor | |
KR20170092959A (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
TW201601156A (zh) | 半導體裝置 | |
US9543033B1 (en) | Semiconductor memory device, control method, and memory system | |
US11217314B2 (en) | Non-volatile memory device and method of operating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180905 |