JPH11239300A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】 【課題】 多数のフォトダイオード間で測定ばらつきが
生じない固体撮像素子を提供する。 【解決手段】 初期化動作時には、比較回路３０のコン
デンサＣcompに記憶されるべき閾値電位が積分回路１０
を介してダンプ回路２０により設定される。通常動作時
には、フォトダイオードＰＤから出力された電流信号が
積分回路１０に入力して電荷が蓄積され、その電荷の量
に応じた信号Ｖout が出力される。信号Ｖout の電位
は、コンパレータＣＯＭＰにより、コンデンサＣcompに
記憶されている閾値電位Ｖthと大小比較され、比較結果
に応じた論理信号Ｖcompが出力される。論理信号Ｖcomp
に基づいて、ダンプ回路２０により、積分回路１０に蓄
積された電荷のうち１回当たり一定量の電荷がダンプさ
れ、積分回路１０に蓄積される電荷は略一定に維持され
る。ダンプ回路２０におけるダンプ動作の頻度はカウン
タ５０により求められる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フォトダイオード
アレイ等を備える固体撮像素子に関するものである。

【０００２】

【従来の技術】フォトダイオードアレイ等からなる固体
撮像素子は、通常、多数のフォトダイオードがアレイ状
に配置され、各フォトダイオードがスイッチ素子を介し
て共通の出力線に接続され、その共通の出力線がＡＤ変
換回路等に接続されている。各スイッチ素子は順次に開
閉動作し、これにより、多数のフォトダイオードそれぞ
れから出力された電流信号は、順次に共通の出力線を経
てＡＤ変換回路等に送られ、順次にＡＤ変換回路により
デジタル信号に変換される。

【０００３】この固体撮像素子は、例えば分光光度計等
の受光部に用いられる。分光光度計による測定では、帯
域幅の広い光を試料に入射させ、その試料を透過した光
を分光して、その分光スペクトルを固体撮像素子により
測定し、この分光スペクトルに基づいて試料を分析す
る。このとき、固体撮像素子のフォトダイオードアレイ
を構成する各フォトダイオードは、互いに異なる波長の
光を検出する。しかし、分析すべき試料が時間的に変化
する場合には、フォトダイオードアレイにより測定され
る分光スペクトルは、同一時刻における各波長の光の強
度を表すものではなく、波長によって互いに異なる時刻
における光の強度を表すものであり、したがって、正確
な分光スペクトルではない。

【０００４】特開平５−２１５６０７号公報に記載され
たものは、このような問題点を解決すべく提案されたも
のである。図３は、この公報に記載された従来の固体撮
像素子の構成図である。この従来の固体撮像素子は、フ
ォトダイオードアレイを構成する多数のフォトダイオー
ドそれぞれについて積分回路およびＡＤ変換手段を備え
ており、これにより、各フォトダイオードそれぞれから
出力された電流信号を並列的に処理することで、各フォ
トダイオードそれぞれが互いに同一の時刻に各波長の光
を検出することができるというものである。

【０００５】この従来の固体撮像素子では、光を受光し
たフォトダイオード１から出力された電流信号は、差動
アンプ３と帰還コンデンサ４とからなる積分回路に入力
して電荷が蓄積される一方で、その積分回路に蓄積され
た電荷は、スイッチ素子Ｓ1およびＳ2 ならびにコンデ
ンサＣd からなるダンプ回路における各スイッチの一連
の開閉動作により、１回当たり一定量づつダンプされ
る。また、差動アンプ３から出力された信号Ｖout の電
位は、コンパレータ７により一定電位Ｖthreshold と大
小比較される。前者が後者より大きいときには、論理回
路６による指示により、ダンプ回路のスイッチ素子Ｓ1
およびＳ2 の一連の開閉動作が行われ、積分回路に蓄積
された電荷が一定量だけダンプされる。そして、単位時
間当たりのダンプの回数がカウンタ８により計数され、
その計数値は、フォトダイオード１が受光した光の強度
を表すデジタル信号ＤＡＴＡとして出力される。すなわ
ち、この固体撮像素子では、ＡＤ変換手段は論理回路６
およびカウンタ８等から構成される。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来例では、製造条件等の相違に因る差動アンプのオフセ
ットばらつきがあることから、フォトダイオードアレイ
を構成する多数のフォトダイオードそれぞれが同一波長
で同一強度の光を受光したとしても同一値のデジタル信
号が出力されるとは限らず、多数のフォトダイオード間
で測定ばらつきが生じる。

【０００７】そこで、本発明は、上記問題点を解消する
為になされたものであり、多数のフォトダイオード間で
測定ばらつきが生じない固体撮像素子を提供することを
目的とする。

【０００８】また、上記従来例では、差動アンプ等のア
ナログ回路は、高速動作等の高性能を要求される。ま
た、フォトダイオードアレイを構成する多数のフォトダ
イオードそれぞれについて積分回路とＡＤ変換手段とを
備え、且つ、これらが高速かつ同時に動作することか
ら、集積回路化する場合には消費電力が大きい。さら
に、積分回路およびＡＤ変換手段のチップ占有面積を考
慮するとファインピッチ化が要求されるものの、性能が
最重要視されることから、ファインピッチ化も困難であ
る。

【０００９】そこで更に、本発明は、高性能かつ低消費
電力でファインピッチ化が可能な固体撮像素子を提供す
ることをも目的とする。

【００１０】

【課題を解決するための手段】本発明に係る固体撮像素
子は、フォトダイオードアレイを含む固体撮像素子であ
って、フォトダイオードアレイを構成する個々のフォト
ダイオードについて、(1) 第１および第２の端子を有
し、第１の端子がフォトダイオードの一方の端子に接続
されたスイッチ素子と、(2) 入力端子がスイッチ素子の
第２の端子に接続され、入力端子に入力した電荷を蓄積
して、その蓄積された電荷の量に応じた信号を出力端子
に出力するリセット可能な積分回路と、(3) 閾値電位を
記憶するとともに、積分回路から出力された信号の電位
と閾値電位とを大小比較して、その比較結果に応じた論
理信号を出力する比較回路と、(4) 比較回路における閾
値電位を積分回路を介して設定するとともに、積分回路
に蓄積された電荷のうち１回当たり一定量の電荷をダン
プするダンプ回路と、(5) スイッチ素子、積分回路、比
較回路およびダンプ回路を制御して、初期化動作時に、
閾値電位を設定するようダンプ回路に対して指示し、初
期化動作後のリセット動作時に、リセットするよう積分
回路に対して指示し、リセット動作後の通常動作時に、
比較回路から出力された論理信号に基づいてダンプ動作
を行うようダンプ回路に対して指示する論理回路と、
(6) ダンプ回路におけるダンプ動作の頻度を求め、その
頻度をデジタル値として出力するカウンタと、を備える
ことを特徴とする。

【００１１】この固体撮像素子によれば、初期化動作時
には、論理回路による指示により、スイッチ素子が開か
れてフォトダイオードと積分回路とが切り離され、比較
回路に記憶されるべき閾値電位が積分回路を介してダン
プ回路により設定される。リセット動作時には、論理回
路による指示により、積分回路がリセットされる。そし
て、通常動作時には、論理回路による指示により、スイ
ッチ素子が閉じられて、光を受光したフォトダイオード
から出力された電流信号が積分回路に入力して積分回路
に電荷が蓄積され、その蓄積された電荷の量に応じた信
号が積分回路から出力される。積分回路から出力された
信号の電位は、比較回路により、記憶されている閾値電
位と大小比較され、その比較結果に応じた論理信号が比
較回路から出力される。比較回路から出力された論理信
号に基づいて、ダンプ回路により、積分回路に蓄積され
た電荷のうち１回当たり一定量の電荷がダンプされ、こ
れにより、積分回路に蓄積される電荷は略一定に維持さ
れる。ダンプ回路におけるダンプ動作の頻度は、フォト
ダイオードが受光した光の強度を表すものであり、カウ
ンタにより求められデジタル値として出力される。

【００１２】また、本発明に係る固体撮像素子の積分回
路は、(1) 入力端子の電位に応じた電位を出力端子に出
力するシングルアンプと、(2) シングルアンプの入力端
子と出力端子との間に設けられたコンデンサと、(3) シ
ングルアンプの入力端子と出力端子との間に設けられた
リセット用スイッチ素子と、を備えるものであるのが好
適である。この場合には、差動アンプを採用した場合と
比較して、回路規模が小さく、消費電力およびチップ占
有面積それぞれが半減する。

【００１３】

【発明の実施の形態】以下、添付図面を参照して本発明
の実施の形態を詳細に説明する。図１は、本実施形態に
係る固体撮像素子の構成図である。本実施形態に係る固
体撮像素子は、フォトダイオードＰＤ、スイッチ素子Ｓ
Ｗinp 、積分回路１０、ダンプ回路２０、比較回路３
０、論理回路４０およびカウンタ５０を１組として、多
数組を備える。この図は、本実施形態に係る固体撮像素
子のうち上記１組の構成のみを示したものである。

【００１４】フォトダイオードＰＤは、カソード端子が
一定のプラス電位であるＶdd 電位に接続され、アノー
ド端子がスイッチ素子ＳＷinp の第１の端子に接続され
ている。スイッチ素子ＳＷinp の第２の端子は、積分回
路１０のシングルアンプＡＭＰの入力端子に接続されて
いる。

【００１５】積分回路１０は、シングルアンプＡＭＰと
コンデンサＣf とスイッチ素子ＳＷrst とからなる。コ
ンデンサＣf およびスイッチ素子ＳＷrst それぞれは、
一端がシングルアンプＡＭＰの入力端子に接続され、他
端がシングルアンプＡＭＰの出力端子に接続されてい
る。この積分回路１０は、スイッチ素子ＳＷrst が閉じ
られているときには、出力端子に出力される信号Ｖout
をリセットし、スイッチ素子ＳＷrst が開かれていると
きには、電流信号を入力して電荷を蓄積し、その蓄積さ
れた電荷に応じた信号Ｖout を出力する。

【００１６】ダンプ回路２０は、４つのスイッチ素子Ｓ
Ｗref ，ＳＷbas ，ＳＷdmp およびＳＷcnt と１つのコ
ンデンサＣref とからなる。スイッチ素子ＳＷcnt は、
第１の端子がシングルアンプＡＭＰの入力端子に接続さ
れ、第２の端子がコンデンサＣref の第１の端子および
スイッチ素子ＳＷdmp の第１の端子それぞれに接続され
ている。コンデンサＣref の第２の端子は、スイッチ素
子ＳＷref の第１の端子およびスイッチ素子ＳＷbas の
第１の端子それぞれに接続されている。スイッチ素子Ｓ
Ｗref の第２の端子は電位Ｖref に接続されている。ま
た、スイッチ素子ＳＷdmp の第２の端子およびスイッチ
素子ＳＷbas の第２の端子それぞれは一定電位Ｖbas に
接続されている。このダンプ回路２０は、論理回路４０
による制御に従って４つのスイッチ素子ＳＷref ，ＳＷ
bas ，ＳＷdmp およびＳＷcnt が所定のタイミングで開
閉することにより、後述する比較回路３０のコンデンサ
Ｃcompに与えるべき閾値電位Ｖthを決定するとともに、
積分回路１０に蓄積された電荷のうち１回あたり一定量
の電荷をダンプする。

【００１７】比較回路３０は、コンパレータＣＯＭＰと
スイッチ素子ＳＷcmp とコンデンサＣcompとからなる。
コンパレータＣＯＭＰは、−入力端子にシングルアンプ
ＡＭＰの出力端子が接続され、−入力端子と＋入力端子
との間にスイッチ素子ＳＷcmp が設けられ、＋入力端子
と接地電位との間にコンデンサＣcompが設けられてい
る。この比較回路３０は、スイッチ素子ＳＷcmp が開い
ているときに、シングルアンプＡＭＰの出力端子から出
力された信号Ｖout の電位と、ダンプ回路２０により決
定されコンデンサＣcompに記憶された閾値電位Ｖthとを
大小比較し、その比較結果に基づいて論理信号Ｖcompを
出力する。この論理信号Ｖcompは、シングルアンプＡＭ
Ｐの出力端子から出力された信号Ｖout の電位の方が小
さければ論理１であり、そうでなければ論理０である。

【００１８】論理回路４０は、コンパレータＣＯＭＰの
出力端子から出力された論理信号Ｖcompとメインクロッ
ク信号Ｍclk とを入力し、これらの信号に基づいて、ス
イッチ素子ＳＷinp ，ＳＷrst ，ＳＷref ，ＳＷbas ，
ＳＷdmp ，ＳＷcnt およびＳＷcmp それぞれの開閉を制
御する制御信号を出力するとともに、カウンタ５０に対
してクロック信号Ｃｌｋとクリア信号Ｃｌｒとを出力す
る。クロック信号Ｃｌｋは、メインクロック信号Ｍclk
の各パルス時において、コンパレータＣＯＭＰの出力端
子から出力された論理信号Ｖcompが論理１である場合、
すなわち、シングルアンプＡＭＰの出力端子から出力さ
れた信号Ｖout の電位がコンデンサＣcompの閾値電位Ｖ
thより小さい場合に、パルスが発生する。そして、ダン
プ回路２０は、このクロック信号Ｃｌｋのパルス時に、
積分回路１０に蓄積された電荷のうち一定量の電荷をダ
ンプする。また、クリア信号Ｃｌｒは、一定のパルス周
期Ｔでパルスが発生する信号である。

【００１９】カウンタ５０は、論理回路４０から出力さ
れたクロック信号Ｃｌｋとクリア信号Ｃｌｒとを入力
し、クリア信号Ｃｌｒのパルスによりカウント値をリセ
ットし、その後、クロック信号Ｃｌｋのパルスをカウン
トし、次のクリア信号Ｃｌｒのパルスの時点におけるカ
ウント値をデジタル信号として出力する。すなわち、こ
のカウンタ５０から出力されるデジタル値は、クリア信
号Ｃｌｒのパルス周期Ｔの時間内においてダンプ回路２
０が積分回路１０に蓄積された電荷をダンプした回数を
表す。

【００２０】次に、本実施形態に係る固体撮像素子の動
作を説明する。図２は、本実施形態に係る固体撮像素子
の動作を説明するタイミングチャートである。この図に
示すように、固体撮像素子の動作は、初期化動作、リセ
ット動作および通常動作の３段階に分かれる。なお、各
スイッチ素子の開閉は論理回路４０による制御に基づい
てなされるものであり、この図において、ハイレベルが
閉じた状態を表し、ローレベルが開いた状態を表す。

【００２１】初期化動作は、例えば固体撮像素子に電源
供給が開始された後に行われるものである。初期化動作
では、スイッチ素子ＳＷinp は開かれており、フォトダ
イオードＰＤと積分回路１０とは切り離されている。こ
の状態で、積分回路１０のスイッチ素子ＳＷrst は閉じ
られて、シングルアンプＡＭＰはリセットされる。ま
た、ダンプ回路２０のスイッチ素子ＳＷref は閉じら
れ、スイッチ素子ＳＷbasは開かれ、スイッチ素子ＳＷd
mp は開かれ、スイッチ素子ＳＷcnt は閉じられる。ま
た、比較回路３０のスイッチ素子ＳＷcmp は閉じられ
る。そして、電位Ｖref の値はＶref1とされる。

【００２２】このようにして、ダンプ回路２０のコンデ
ンサＣref の第２の端子に電圧Ｖref1が与えられる。こ
のとき、積分回路１０には電荷が全く蓄積されておら
ず、その場合におけるシングルアンプＡＭＰの入力端子
の電位をＶp とすると、コンデンサＣref の第１の端子
の電位もＶp であるので、コンデンサＣref に蓄積され
る電荷Ｑ1 は、

【数１】 で表される。

【００２３】コンデンサＣref に電荷Ｑ1 が蓄積された
後、積分回路１０のスイッチ素子ＳＷrst は開かれ、そ
の後、電位Ｖref の値は急峻にＶref2とされる。これに
より、コンデンサＣref に蓄積される電荷Ｑ2 は、

【数２】 で表される量に急激に変化する。ここで、

【数３】 である。

【００２４】この時、スイッチ素子ＳＷrst は開かれて
いるので、シングルアンプＡＭＰの出力端子に現れる電
位は急激に低下する。シングルアンプＡＭＰの出力端子
における電位変化量ΔＶは、

【数４】 で表される。また、この時、比較回路３０のスイッチ素
子ＳＷcmp は閉じられており、その後にスイッチ素子Ｓ
Ｗcmp が開かれても、比較回路３０のコンデンサＣcomp
には、シングルアンプＡＭＰの出力端子における電位変
化量ΔＶに等しい閾値電位Ｖthが記憶され続ける。この
コンデンサＣcompに記憶された閾値電位Ｖthは、コンパ
レータＣＯＭＰの＋入力端子に入力される。

【００２５】以上で初期化動作が終了し、続いてリセッ
ト動作が行われる。リセット動作開始時は、スイッチ素
子ＳＷinp は開かれたままの状態であり、フォトダイオ
ードＰＤと積分回路１０とは切り離されたままである。
積分回路１０のスイッチ素子ＳＷrst も開かれたままの
状態である。ダンプ回路２０のスイッチ素子ＳＷref，
ＳＷdmp およびＳＷcnt は開かれ、スイッチ素子ＳＷba
s は閉じられる。比較回路３０のスイッチ素子ＳＷcmp
は開かれる。その後、スイッチ素子ＳＷinp およびスイ
ッチ素子ＳＷrst は閉じられる。これにより、積分回路
１０はリセットされ、出力端子から出力される信号Ｖou
t の電位は、積分回路１０に電荷が全く蓄積されていな
い場合の元の値に復帰する。

【００２６】以上でリセット動作が終了し、続いて通常
動作が行われる。通常動作は、積分回路１０のスイッチ
素子ＳＷrst が開かれることにより開始する。通常動作
時には、スイッチ素子ＳＷinp は閉じられており、積分
回路１０のスイッチ素子ＳＷrst は開かれている。ダン
プ回路２０のスイッチ素子ＳＷref は開かれ、ＳＷbas
は閉じられている。比較回路３０のスイッチ素子ＳＷcm
p は開かれている。ダンプ回路２０のスイッチ素子ＳＷ
dmp は、一定周期で開閉を繰り返してコンデンサＣref
を定期的に放電する。ダンプ回路２０のスイッチ素子Ｓ
Ｗcnt は、コンパレータＣＯＭＰから出力された論理信
号Ｖcompの論理レベルに応じて開閉される。なお、ダン
プ回路２０のスイッチ素子ＳＷdmp およびＳＷcnt は、
論理回路４０に入力するメインクロック信号Ｍclk に基
づいて開閉動作が行われ、また、互いに同時に閉じられ
ていることはない。

【００２７】フォトダイオードＰＤが受光した光の量に
応じた電流信号がフォトダイオードＰＤから出力され、
その電流信号はスイッチ素子ＳＷinp を経て積分回路１
０に入力し、積分回路１０に電荷が蓄積されていく。そ
して、積分回路１０に電荷が蓄積されていくに従い、積
分回路１０すなわちシングルアンプＡＭＰから出力され
る信号Ｖout の電位は次第に低下していく。このシング
ルアンプＡＭＰから出力された信号Ｖout の電位は、コ
ンデンサＣcompに記憶されている閾値電位Ｖthと、コン
パレータＣＯＭＰにより大小比較される。

【００２８】もし、このシングルアンプＡＭＰから出力
された信号Ｖout の電位がコンデンサＣcompの閾値電位
Ｖth以上であれば、コンパレータＣＯＭＰから出力され
た論理信号Ｖcompは論理０であり、この論理信号Ｖcomp
を入力した論理回路４０により制御されたダンプ回路２
０のスイッチ素子ＳＷcnt は開かれたままである。

【００２９】一方、このシングルアンプＡＭＰから出力
された信号Ｖout の電位がコンデンサＣcompの閾値電位
Ｖthより小さければ、コンパレータＣＯＭＰから出力さ
れた論理信号Ｖcompは論理１であり、この論理信号Ｖco
mpを入力した論理回路４０により制御されたダンプ回路
２０のスイッチ素子ＳＷcnt は一定時間だけ閉じられ
る。スイッチ素子ＳＷcnt が一定時間だけ閉じられてい
る間に、積分回路１０に蓄積されていた電荷のうち一定
量の電荷がコンデンサＣref に充電される。そして、ス
イッチ素子ＳＷcnt が開かれ、その後にスイッチ素子Ｓ
Ｗdmp が閉じられると、コンデンサＣref は放電され
る。

【００３０】このようして積分回路１０に蓄積された電
荷のうち一定量の電荷がダンプされると、シングルアン
プＡＭＰの出力端子から出力される信号Ｖout の電位
は、一旦は一定量だけ上昇する。しかし、受光したフォ
トダイオードＰＤから積分回路１０に電荷が供給されて
いれば、シングルアンプＡＭＰの出力端子から出力され
る信号Ｖout の電位は再び次第に低下していく。そし
て、シングルアンプＡＭＰから出力された信号Ｖout の
電位がコンデンサＣcompの閾値電位Ｖthより小さくなれ
ば、上記と同様に、積分回路１０に蓄積された電荷のう
ち一定量の電荷がダンプされ、シングルアンプＡＭＰの
出力端子から出力される信号Ｖout の電位は一定量だけ
上昇する。

【００３１】このように、積分回路１０に蓄積される電
荷の量は略一定量に維持され、シングルアンプＡＭＰの
出力端子から出力される信号Ｖout の電位は、コンデン
サＣcompの閾値電位Ｖthの近傍に維持される。このため
に、フォトダイオードＰＤから積分回路１０に流れ込む
単位時間当たりの電荷の量が多いほど、ダンプ回路２０
のスイッチ素子ＳＷcmp の開閉による積分回路１０から
の電荷のダンプの頻度が多くなる。したがって、コンパ
レータＣＯＭＰから出力された論理信号Ｖcompが論理１
に転ずる頻度、すなわち、ダンプ回路２０のスイッチ素
子ＳＷcmp が閉じられる頻度は、フォトダイオードＰＤ
から積分回路１０に流れ込む単位時間当たりの電荷の
量、すなわち、フォトダイオードＰＤによる受光量を表
している。

【００３２】コンパレータＣＯＭＰから出力された論理
信号Ｖcompが論理１になると、論理回路４０から、スイ
ッチ素子ＳＷcnt に対し一定時間だけ閉じるよう指示す
る制御信号とともに、クロック信号Ｃｌｋのパルスが出
力される。また、論理回路４０から一定のパルス周期Ｔ
でクリア信号Ｃｌｒが出力されている。そして、カウン
タ５０では、クリア信号Ｃｌｒのパルス周期Ｔの間にお
けるクロック信号Ｃｌｋのパルスがカウントされ、その
カウント値がデジタル信号として出力される。このデジ
タル信号は、フォトダイオードＰＤの受光量を表してい
る。

【００３３】以上のように、本実施形態に係る固体撮像
素子では、初期化動作時にコンデンサＣcompに記憶され
る閾値電位Ｖthは、積分回路１０に電荷が全く蓄積され
ていないときのシングルアンプＡＭＰの入力端子の電位
Ｖp に依存せず、シングルアンプＡＭＰのオフセットに
依存しない値である。通常動作時には、積分回路１０か
ら出力された信号Ｖout は、コンパレータＣＯＭＰによ
りこの閾値電位Ｖthと大小比較される。したがって、製
造条件等の相違に因るシングルアンプＡＭＰのオフセッ
トばらつきがあったとしても、固体撮像素子を構成する
多数のフォトダイオード間で測定ばらつきが生じること
がない。

【００３４】なお、上記の効果は、実施形態のように積
分回路１０にシングルアンプを採用した場合に限らず、
差動アンプを採用した場合にも同様に得られる。また、
上記の効果は、本実施形態のように積分回路１０から一
方向のみに１回当たり一定量の電荷をダンプするユニポ
ーラ方式を採用した場合に限らず、積分回路１０に対し
双方向に１回当たり一定量の電荷をダンプするバイポー
ラ方式を採用した場合にも同様に得られる。なお、バイ
ポーラ方式の場合、積分回路から出力された信号の電位
が閾値電位より大きい場合および小さい場合それぞれに
応じて、ダンプ回路は、積分回路から電荷をダンプし、
或いは積分回路へ電荷をダンプする。

【００３５】また、本実施形態に係る固体撮像素子で
は、シングルアンプを採用したことにより、差動アンプ
を採用した場合と比較して、回路規模が小さく、消費電
力およびチップ占有面積それぞれが半減することから、
集積回路化した場合であっても高性能かつ低消費電力で
ファインピッチ化が可能である。また、シングルアンプ
は、アンプが本来有する熱雑音等のノイズが差動アンプ
と比べて原理的に小さい点、および、出力特性が優れて
いる点でも、好適である。なお、シングルアンプのオフ
セットばらつきは差動アンプのオフセットばらつきより
も一般的に大きいという問題点があるが、上述した効果
により、この問題点は解決される。

【００３６】

【発明の効果】以上、詳細に説明したとおり、本発明に
よれば、初期化動作時には、論理回路による指示によ
り、スイッチ素子が開かれてフォトダイオードと積分回
路とが切り離され、比較回路に記憶されるべき閾値電位
が積分回路を介してダンプ回路により設定される。リセ
ット動作時には、論理回路による指示により、積分回路
がリセットされる。そして、通常動作時には、論理回路
による指示により、スイッチ素子が閉じられて、光を受
光したフォトダイオードから出力された電流信号が積分
回路に入力して積分回路に電荷が蓄積され、その蓄積さ
れた電荷の量に応じた信号が積分回路から出力される。
積分回路から出力された信号の電位は、比較回路によ
り、記憶されている閾値電位と大小比較され、その比較
結果に応じた論理信号が比較回路から出力される。比較
回路から出力された論理信号に基づいて、ダンプ回路に
より、積分回路に蓄積された電荷のうち１回当たり一定
量の電荷がダンプされ、これにより、積分回路に蓄積さ
れる電荷は略一定に維持される。ダンプ回路におけるダ
ンプ動作の頻度は、フォトダイオードが受光した光の強
度を表すものであり、カウンタにより求められデジタル
値として出力される。

【００３７】このような構成としたことにより、初期化
動作時において比較回路に記憶される閾値電位は、積分
回路に電荷が全く蓄積されていないときの積分回路の出
力端子の電位に依存せず、積分回路のオフセットに依存
しない値であり、通常動作時には、積分回路から出力さ
れた信号は比較回路によりこの閾値電位と大小比較され
る。したがって、製造条件等の相違に因る積分回路のオ
フセットばらつきがあったとしても、固体撮像素子を構
成する多数のフォトダイオード間で測定ばらつきが生じ
ることがない。

【００３８】また、積分回路にシングルアンプを採用し
た場合には、差動アンプを採用した場合と比較して、回
路規模が小さく、消費電力およびチップ占有面積それぞ
れが半減する。したがって、集積回路化した場合であっ
ても高性能かつ低消費電力でファインピッチ化が可能で
ある。また、スイッチングノイズが乗り難く、出力特性
が優れている。

【図面の簡単な説明】

【図１】本実施形態に係る固体撮像素子の構成図であ
る。

【図２】本実施形態に係る固体撮像素子の動作を説明す
るタイミングチャートである。

【図３】従来の固体撮像素子の構成図である。

【符号の説明】

１０…積分回路、２０…ダンプ回路、３０…比較回路、
４０…論理回路、５０…カウンタ、ＡＭＰ…シングルア
ンプ、ＣＯＭＰ…コンパレータ、Ｃf ，Ｃref，Ｃcomp
…コンデンサ、ＰＤ…フォトダイオード、ＳＷinp ，Ｓ
Ｗrst ，ＳＷcnt ，ＳＷref ，ＳＷbas ，ＳＷdmp ，Ｓ
Ｗcmp …スイッチ素子。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 フォトダイオードアレイを含む固体撮像
   素子であって、前記フォトダイオードアレイを構成する
   個々のフォトダイオードについて、 第１および第２の端子を有し、前記第１の端子が前記フ
   ォトダイオードの一方の端子に接続されたスイッチ素子
   と、 入力端子が前記スイッチ素子の前記第２の端子に接続さ
   れ、前記入力端子に入力した電荷を蓄積して、その蓄積
   された電荷の量に応じた信号を出力端子に出力するリセ
   ット可能な積分回路と、 閾値電位を記憶するとともに、前記積分回路から出力さ
   れた信号の電位と前記閾値電位とを大小比較して、その
   比較結果に応じた論理信号を出力する比較回路と、 前記比較回路における前記閾値電位を前記積分回路を介
   して設定するとともに、前記積分回路に蓄積された電荷
   のうち１回当たり一定量の電荷をダンプするダンプ回路
   と、 前記スイッチ素子、前記積分回路、前記比較回路および
   前記ダンプ回路を制御して、初期化動作時に、前記閾値
   電位を設定するよう前記ダンプ回路に対して指示し、前
   記初期化動作後のリセット動作時に、リセットするよう
   前記積分回路に対して指示し、前記リセット動作後の通
   常動作時に、前記比較回路から出力された論理信号に基
   づいてダンプ動作を行うよう前記ダンプ回路に対して指
   示する論理回路と、 前記ダンプ回路におけるダンプ動作の頻度を求め、その
   頻度をデジタル値として出力するカウンタと、 を備えることを特徴とする固体撮像素子。
2. 【請求項２】 前記積分回路は、 入力端子の電位に応じた電位を出力端子に出力するシン
   グルアンプと、 前記シングルアンプの前記入力端子と前記出力端子との
   間に設けられたコンデンサと、 前記シングルアンプの前記入力端子と前記出力端子との
   間に設けられたリセット用スイッチ素子と、 を備えることを特徴とする請求項１記載の固体撮像素
   子。