KR101062596B1

KR101062596B1 - 광검출 장치

Info

Publication number: KR101062596B1
Application number: KR1020077002619A
Authority: KR
Inventors: 타카시 스즈키; 이츠시 타다마사
Original assignee: 하마마츠 포토닉스 가부시키가이샤
Priority date: 2004-07-12
Filing date: 2005-07-11
Publication date: 2011-09-06
Also published as: WO2006006575A1; JP2006029820A; TWI359262B; JP4138708B2; CN1985157A; EP1767911A4; CN1985157B; US20080204085A1; KR20070030945A; TW200607993A; US7532044B2; EP1767911A1

Abstract

광검출 장치에 포함되는 I／F 변환 장치(10)는 제1 비교부(11₁), 제2 비교부(11₂), 커런트 미러 회로(14), SR형 플립플롭 회로(16), 버퍼 앰프(18), 제1 캐패시터 C₁, 제2 캐패시터 C₂, 스위치 SW₁, 스위치 SW₂, 스위치 SW₁₁ 및 스위치 SW₂₁을 구비한다. 제1 비교부(11₁) 및 제2 비교부(11₂) 각각의 동작 특성은 서로 동일하다. 2개의 캐패시터 C₁ 및 C₂ 각각의 용량값은 서로 동일하다. 이 I／F 변환 장치(10)는 입력단(10a)이 포토 다이오드와 접속되어 있고, 포토 다이오드로 발생한 전류를 입력단(10a)에 입력하고, 그 입력한 전류의 크기에 따른 주파수의 신호를 버퍼 앰프(18)로부터 출력한다.

Description

광검출 장치{PHOTODETECTOR}

본 발명은 복수의 광검출 소자 및 I／F 변환 장치를 구비하는 광검출 장치에 관한 것이다.

광검출 소자(예를 들면, 포토 다이오드나 광전자 증배관 등)는 입사한 광의 강도에 따른 크기의 전류를 출력할 수 있고, 그 전류값으로부터 광 강도를 검출할 수 있다. 이와 같은 광검출 소자는 입사광 강도에 대한 넓은 다이나믹 레인지내에 있어서, 입사광 강도와 출력 전류값과의 사이의 직선성(linearity)이 우수하다. 한편, 광 강도에 대한 인간의 눈의 감도의 다이나믹 레인지는 6자리수 정도인 것이 알려져 있다.

여기서, 광검출 소자로부터 출력되는 전류값을 입력하여 A／D 변환하는 A／D 변환 장치에서는 이와 같은 광 강도의 넓은 다이나믹 레인지에 대응하여, 많은 비트수의 디지털값을 출력하는 것이 요구된다. 예를 들면, 광 강도의 다이나믹 레인지가 6자리수인 것에 대응하여, A／D 변환 장치로부터 출력되는 디지털값은 20비트인 것이 요구된다. 그러나, 이와 같은 20비트의 디지털값을 출력하는 A／D 변환 장치를 실현하는 것은 곤란하다.

이와 같은 문제를 해결하기 위하여, 입력한 전류의 크기에 따른 주파수의 신 호를 출력하는 I／F 변환 장치가 제안되고 있다(예를 들면 특허 문헌 1을 참조).이 I／F 변환 장치는 광검출 소자로부터 출력되는 전류값을 입력하고, 그 전류값(즉, 광검출 소자에의 입사광 강도)의 크기에 따른 주파수의 펄스 신호를 출력한다. 따라서, 이 I／F 변환 장치로부터 출력되는 신호에 있어서의 단위 시간당의 펄스수를 계수(計數)하는 것으로, 넓은 다이나믹 레인지에서 광 강도를 디지털값으로서 얻을 수 있다.

또, 복수의 광검출 소자 및 I／F 변환 장치를 구비하는 광검출 장치는 예를 들면, 복수 지점 각각 광검출 소자가 배치되는 것으로, 각 지점에 배치된 광검출 소자에 의해 검출되는 광의 강도를 넓은 다이나믹 레인지에서 디지털값으로서 얻을 수 있다. 또, 예를 들면, 서로 다른 투과 특성을 가지는 파장 선택 필터가 각 광검출 소자의 전면에 배치되는 것으로, 서로 다른 파장의 광의 강도를 넓은 다이나믹 레인지에서 디지털값으로서 얻을 수 있다.

도 14는 특허 문헌 1에 개시된 종래의 I／F 변환 장치의 구성도이다. 이 도면에 나타나는 I／F 변환 장치(40)는 전류-전압 변환 회로(41), 트랜지스터 Tr₁, 커런트 미러 회로(42, 43), 미러 적분 회로(44), 비교 회로(45) 및 기준 전압원(46)을 구비한다.

전류-전압 변환 회로(41)는 연산 증폭기(41a) 및 귀환 저항 소자 Rf를 갖고, 전류값 검출 회로(4)로부터 출력되는 전류값을 입력하고, 그 전류값에 따른 전압으로 변환하고, 그 전압을 출력한다. 트랜지스터 Tr₁은 전류-전압 변환 회로(41)로부 터 출력되는 전압을 게이트 단자에 입력하고, 그 전압을 대수 증폭한 값의 전류를 소스 단자와 드레인 단자 사이에 흘린다. 커런트 미러 회로(42)는 트랜지스터 Tr₂ 및 Tr₃를 갖고, 트랜지스터 Tr₁로부터 출력되는 전류를 증배(增倍)되어서 출력한다. 커런트 미러 회로(43)는 트랜지스터 Tr₄ 및 Tr₅를 갖고, 커런트 미러 회로(42)로부터 출력되는 전류를 증배되어서 출력한다.

미러 적분 회로(44)는 연산 증폭기(44a) 및 귀환 캐패시터 C를 갖고, 커런트 미러 회로(43)로부터 출력되는 전류를 입력하고, 그 입력 전류에 따라 전하를 캐패시터 C에 축적하고, 그 축적한 전하의 양에 따른 전압을 출력한다. 비교 회로(45)는 미러 적분 회로(44)로부터 출력되는 전압과 기준 전압원(46)으로부터 출력되는 기준 전압 V_ref를 대소 비교하고, 그 비교 결과를 나타내는 비교 신호를 출력한다. 미러 적분 회로(44)의 연산 증폭기(44a)의 입출력 단자와의 사이에 설치된 스위치(34)는 비교 회로(45)로부터 출력되어서 버퍼 앰프(33)를 거친 비교 신호를 입력하고, 이 비교 신호에 근거하여 개폐한다.

이 I／F 변환 장치(40)에서는 미러 적분 회로(44)에 전류가 입력되면, 서서히 캐패시터 C에 있어서의 전하의 축적량이 많아지고, 미러 적분 회로(44)로부터 출력되는 전압이 커진다. 곧이어, 미러 적분 회로(44)로부터 출력되는 전압이 기준 전압 V_ref를 넘으면, 비교 회로(45)로부터 출력되는 비교 신호가 반전하고, 이것에 의해 스위치(34)가 닫혀서 캐패시터 C가 방전된다. 캐패시터 C가 방전되면, 비교 신호가 다시 반전하고, 스위치(34)가 열려서 캐패시터 C에 있어서의 전하의 축적이 재개된다. 이와 같이 캐패시터 C는 충방전이 반복되고, 비교 회로(45)로부터 출력되는 비교 신호는 그 충방전의 반복을 나타내는 신호이며, 입력하는 전류값의 크기에 따른 주파수의 것이 된다.

또, 이 I／F 변환 장치(40)는 대수 증폭 특성을 가지는 트랜지스터 Tr₁을 구비하고 있는 것으로, 대수 증폭 특성을 가지지 않는 트랜지스터를 사용했을 경우에 캐패시터 C의 방전 기간을 충분히 확보할 수 없는 높은 출력 주파수(큰 입력 전류값)가 되어 버릴 때에도, 입력 전류값과 출력 주파수와의 사이의 입출력 관계의 직선성을 개선하는 것을 의도하고 있다. 즉, 이 I／F 변환 장치(40)는 넓은 다이나믹 레인지에서 입력 전류값에 대한 입출력 관계의 직선성을 개선하는 것을 의도하고 있다.

[특허 문헌 1] 일본 특개 2002－107428호 공보

그러나, 도 4를 이용하여 후술하지만, 상기의 종래의 I／F 변환 장치를 구비하는 광검출 장치에서는 입사광 강도와 출력 주파수와의 사이의 입출력 관계에 대해 높은 직선성을 넓은 다이나믹 레인지에서 고정밀도의 변환을 실현하는 것은 곤란하다. 특히, 광검출 장치가 복수의 광검출 소자를 구비하는 경우에는 각 광검출 소자에의 입사광 강도와 I／F 변환 장치로부터의 출력 주파수 사이에는 보다 높은 직선성을 고정밀도로 실현되는 것이 중요하다.

본 발명은 상기 문제점을 해소하기 위해 이루어진 것으로, 넓은 다이나믹 레인지에서 입출력 관계에 대해 높은 직선성을 고정밀도로 실현할 수 있는 광검출 장치를 제공하는 것을 목적으로 한다.

본 발명에 관한 광검출 장치는 (a) 각각 입사한 광의 강도에 따른 크기의 전류를 출력하는 복수의 광검출 소자와, (b) 복수의 광검출 소자 각각으로부터 출력된 전류를 입력하고, 그 전류의 크기에 따른 주파수의 신호를 발생하는 I／F 변환 장치를 구비하는 것을 특징으로 한다. 또한, I／F 변환 장치는 (1) 입력한 전류를 제1 출력단 및 제2 출력단의 어느 한 쪽에 선택적으로 전환하여 출력하는 전환 수단과, (2) 전환 수단의 제1 출력단과 접속되고, 전류의 입력에 따라 전하를 축적하는 제1 캐패시터와, (3) 제1 캐패시터에 축적된 전하를 방전시키는 제1 방전 수단과, (4) 제1 캐패시터의 일단(一端)과 입력 단자가 접속되고, 제1 캐패시터의 일단의 전압과 기준 전압을 대소 비교하고, 그 비교의 결과를 나타내는 제1 비교 신호를 출력 단자로부터 출력하는 제1 비교부와, (5) 전환 수단의 제2 출력단과 접속되고, 전류의 입력에 따라 전하를 축적하는 제2 캐패시터와, (6) 제2 캐패시터에 축적된 전하를 방전시키는 제2 방전 수단과, (7) 제2 캐패시터의 일단과 입력 단자가 접속되고, 제2 캐패시터의 일단의 전압과 기준 전압을 대소 비교하고, 그 비교의 결과를 나타내는 제2 비교 신호를 출력 단자로부터 출력하는 제2 비교부를 포함하는 것을 특징으로 한다.

이 광검출 장치에서는 복수의 광검출 소자 각각으로부터 입사광 강도에 따라 출력된 전류는 I／F 변환 장치에 입력하고, 그 전류의 크기에 따른 주파수의 신호가 I／F 변환 장치로부터 출력된다.

I／F 변환 장치에서는 전환 수단에 있어서 전류가 제1 출력단에 출력되도록 설정되어 있을 때는 입력한 전류는 전환 수단을 거쳐서 제1 캐패시터에 유입되고, 이 제1 캐패시터에 전하가 축적된다. 제1 캐패시터에 축적된 전하의 양이 많아짐에 따라, 제1 비교부의 입력 단자에 입력하는 전압은 점차 커지고, 곧이어 기준 전압보다 커지고, 제1 비교부의 출력 단자로부터 출력되는 제1 비교 신호는 레벨 반전한다. 그리고, 제1 비교 신호의 레벨 반전에 수반하여, 제1 캐패시터에 축적된 전하가 제1 방전 수단에 의해 방전되고, 제1 비교부의 출력 단자로부터 출력되는 제1 비교 신호는 레벨 반전한다.

그 후, 전환 수단에 있어서 전류가 제2 출력단에 출력되도록 설정이 변경되고, 입력한 전류는 전환 수단을 거쳐서 제2 캐패시터에 유입되고, 이 제2 캐패시터에 전하가 축적된다. 제2 캐패시터에 축적된 전하의 양이 많아짐에 따라, 제2 비교부의 입력 단자에 입력하는 전압은 점차 커지고, 곧이어 기준 전압보다 커지고, 제2 비교부의 출력 단자로부터 출력되는 제2 비교 신호는 레벨 반전한다. 그리고, 제2 비교 신호의 레벨 반전에 수반하여, 제2 캐패시터에 축적된 전하가 제2 방전 수단에 의해 방전되고, 제2 비교부의 출력 단자로부터 출력되는 제2 비교 신호는 레벨 반전한다.

이상과 같은 동작이 반복되어서, I／F 변환 장치의 제1 비교부 또는 제2 비교부로부터 출력되는 신호는 펄스 신호가 되고, 이 펄스 신호의 주파수는 입력하는 전류의 크기(즉, 각 광검출 소자에 입사한 광의 강도)에 따른 것이 된다.

또한, 이상과 같은 동작을 행하기 위해 타이밍 제어 수단을 추가로 구비하고, 이 타이밍 제어 수단에 의해 제1 비교 신호 및 제2 비교 신호에 근거하여 전환 수단, 제1 방전 수단 및 제2 방전 수단 각각의 동작을 제어하는 것이 적절하다.

본 발명에 관한 광검출 장치에서는 복수의 광검출 소자에 대하여 1개의 I／F 변환 장치가 설치되고, I／F 변환 장치가 복수의 광검출 소자 각각으로부터 출력된 전류를 차례로 소정 기간에 걸쳐서 입력하고, 그 전류의 크기에 따른 주파수의 신호를 차례로 발생시키는 것이 적절하다. 또, I／F 변환 장치에서 발생하는 신호에 있어서의 펄스수를 계수하는 계수부를 추가로 구비하는 것이 적절하다. 또, 계수부가 계수 결과를 패러렐 신호로서 출력하는 동시에, 계수부로부터 출력되는 패러렐 신호를 시리얼 신호로 변환하여 이 시리얼 신호를 출력하는 P／S 변환부를 추가로 구비하는 것이 바람직하다.

이 경우, 복수의 광검출 소자 각각으로부터 출력된 전류는 차례로 소정 기간에 걸쳐서 I／F 변환 장치에 입력하고, 각 전류의 크기에 따른 주파수의 신호가 I／F 변환 장치로부터 출력된다. 또, 계수부가 설치되어 있는 경우에는 I／F 변환 장치에서 발생하는 신호에 있어서의 펄스수는 계수부에 의해 계수된다. 또한, P／S 변환부가 추가로 설치되어 있는 경우에는 계수부로부터 출력되는 패러렐 신호는 P／S 변환부에 의해 시리얼 신호로 변환된다.

본 발명에 관한 광검출 장치에서는 복수의 광검출 소자 각각 1 대 1로 대응하여 I／F 변환 장치가 복수 설치되고, 복수의 I／F 변환 장치 각각이 대응하는 광검출 소자로부터 출력된 전류를 입력하고, 그 전류의 크기에 따른 주파수의 신호를 발생하는 것이 바람직하다. 또, 복수의 I／F 변환 장치 각각 1 대 1로 대응하여 설치되고, 대응하는 I／F 변환 장치에서 발생하는 신호에 있어서의 펄스수를 계수하는 복수의 계수부를 추가로 구비하는 것이 바람직하다. 또, 복수의 계수부 각각이 계수 결과를 패러렐 신호로서 출력하는 동시에, 복수의 계수부에 대하여 1개만 설치되고, 복수의 계수부 각각으로부터 출력되는 패러렐 신호를 차례로 입력하고, 그 패러렐 신호를 시리얼 신호로 변환하고, 이 시리얼 신호를 출력하는 P／S 변환부를 추가로 구비하는 것이 바람직하다. 또, 복수의 계수부 각각이 대응하는 I／F 변환 장치에서 발생하는 신호에 있어서의 펄스수를 동일 기간에 걸쳐서 계수하는 것이 바람직하다.

이 경우, 광검출 소자, I／F 변환 장치 및 계수부를 1조로 하여, 광검출 장치는 복수 조를 구비하고 있다. 각 광검출 소자로부터 출력된 전류는 그 광검출 소자에 대응하는 I／F 변환 장치에 입력하고, 그 전류의 크기에 따른 주파수의 신호가 I／F 변환 장치로부터 출력된다. 또, 계수부가 설치되어 있는 경우에는 각 I／F 변환 장치에서 발생하는 신호에 있어서의 펄스수는 그 I／F 변환 장치에 대응하는 계수부에 의해 계수된다. 또한, P／S 변환부가 추가로 설치되어 있는 경우에는 각 계수부로부터 출력되는 패러렐 신호는 그 계수부에 대응하는 P／S 변환부에 의해 시리얼 신호로 변환된다. 또, 복수의 계수부 각각이 펄스수를 동일 기간에 걸쳐서 계수하는 경우에는 복수의 광검출 소자 각각 입사하는 광의 강도가 동일 타이밍에 검출된다.

본 발명에 관한 광검출 장치에 포함되는 I／F 변환 장치는 (1) 전환 수단의 제1 출력단과 접속되는 동시에, 제1 비교부의 입력 단자와 일단이 접속되고, 전류의 입력에 따라 전하를 축적하는 제3 캐패시터와, (2) 제3 캐패시터에 축적된 전하를 방전시키는 제3 방전 수단과, (3) 전환 수단의 제2 출력단과 접속되는 동시에, 제2 비교부의 입력 단자와 일단이 접속되고, 전류의 입력에 따라 전하를 축적하는 제4 캐패시터와, (4) 제4 캐패시터에 축적된 전하를 방전시키는 제4 방전 수단과, (5) 제1 캐패시터의 타단(他端)을 접지 전위에 접속한 상태, 제1 캐패시터의 타단을 제1 비교부의 출력 단자에 접속한 상태, 및 제1 캐패시터의 타단을 개방한 상태 중 어느 하나에 선택적으로 설정하는 제1 접속 수단과, (6) 제2 캐패시터의 타단을 접지 전위에 접속한 상태, 제2 캐패시터의 타단을 제2 비교부의 출력 단자에 접속한 상태, 및 제2 캐패시터의 타단을 개방한 상태 중 어느 하나에 선택적으로 설정하는 제2 접속 수단과, (7) 제3 캐패시터의 타단을 접지 전위에 접속한 상태, 제3 캐패시터의 타단을 제1 비교부의 출력 단자에 접속한 상태, 및 제3 캐패시터의 타단을 개방한 상태 중 어느 하나에 선택적으로 설정하는 제3 접속 수단과, (8) 제4 캐패시터의 타단을 접지 전위에 접속한 상태, 제4 캐패시터의 타단을 제2 비교부의 출력 단자에 접속한 상태, 및 제4 캐패시터의 타단을 개방한 상태 중 어느 하나에 선택적으로 설정하는 제4 접속 수단을 추가로 구비하는 것이 적절하다. 또한, 제1 비교부 및 제2 비교부 각각이 컴퍼레이터 모드 및 앰프 모드의 어느 하나에 선택적으로 설정 가능한 것이 바람직하다.

또한, 컴퍼레이터 모드는 입력 단자에 입력한 전압과 기준 전압을 대소 비교하고, 그 비교의 결과를 나타내는 비교 신호를 출력 단자로부터 출력하는 동작 모드이다. 또, 앰프 모드는 입력 단자와 출력 단자 사이에 귀환 캐패시터가 접속되어 있을 때, 그 귀환 캐패시터에 축적되어 있는 전하의 양에 따른 전압을 출력 단자로부터 출력하는 동작 모드이다.

이 경우와 같이 제1 캐패시터 및 제2 캐패시터에 더하여, 제3 캐패시터 및 제4 캐패시터와, 각 캐패시터의 전하를 방전하는 방전 수단과 각 캐패시터의 접속 상태를 설정하는 접속 수단을 추가로 구비하는 것으로, 제1 캐패시터, 제2 캐패시터, 제3 캐패시터 및 제4 캐패시터의 순서로 반복하여 전하가 축적되어 있고, 제1 비교부 또는 제2 비교부로부터 출력되는 신호는 펄스 신호가 되고, 이 펄스 신호의 주파수는 입력단에 입력하는 전류의 크기에 따른 것이 된다.

또한, 이상과 같은 동작을 행하기 위해 타이밍 제어 수단을 추가로 구비하고, 이 타이밍 제어 수단에 의해, 제1 비교 신호 및 제2 비교 신호에 근거하여 전환 수단, 제1 방전 수단, 제2 방전 수단, 제3 방전 수단, 제4 방전 수단, 제1 접속 수단, 제2 접속 수단, 제3 접속 수단, 제4 접속 수단, 제1 비교부 및 제2 비교부 각각의 동작을 제어하는 것이 바람직하다.

본 발명에 의하면, 넓은 다이나믹 레인지에서 입출력 관계에 대해 높은 직선성을 고정밀도로 실현할 수 있다.

도 1은 제1 실시 형태에 관한 광검출 장치(1)의 구성도.

도 2는 제1 실시예의 I／F 변환 장치(10)의 구성도.

도 3은 제1 실시예의 I／F 변환 장치(10)의 동작을 설명하는 타이밍 차트.

도 4는 제1 실시예의 I／F 변환 장치(10)를 포함하는 광검출 장치(1)의 동작 특성을 나타내는 그래프.

도 5는 제2 실시예의 I／F 변환 장치(20)의 구성도.

도 6은 제1 비교부(21₁) 및 제2 비교부(21₂) 각각의 회로의 일례를 나타내는 도면.

도 7은 제1 과전압 방지 회로(22₁) 및 제2 과전압 방지 회로(22₂) 각각의 회로의 일례를 나타내는 도면.

도 8은 제2 실시예의 I／F 변환 장치(20)의 동작을 설명하는 타이밍 차트.

도 9는 제2 실시예의 I／F 변환 장치(20)의 동작에 있어서의 각 시각에서의 각 스위치의 개폐 상태 및 각 캐패시터의 접속 상태를 설명하는 도면.

도 10은 제2 실시예의 I／F 변환 장치(20)의 동작에 있어서의 각 시각에서의 각 스위치의 개폐 상태 및 각 캐패시터의 접속 상태를 설명하는 도면.

도 11은 제2 실시예의 I／F 변환 장치(20)의 동작에 있어서의 각 시각에서의 각 스위치의 개폐 상태 및 각 캐패시터의 접속 상태를 설명하는 도면.

도 12는 제1 실시예의 I／F 변환 장치(10)의 동작 특성과 제2 실시예의 I／F 변환 장치(20)의 동작 특성을 대비하여 나타내는 도면.

도 13은 제2 실시 형태에 관한 광검출 장치(2)의 구성도.

도 14는 종래의 I／F 변환 장치의 구성도.

<부호의 설명>

1, 2 광검출 장치

10 I／F 변환 장치

11₁ 제1 비교부

11₂ 제2 비교부

14 커런트 미러 회로

16 SR형 플립플롭 회로

17 타이밍 제어부

18 버퍼 앰프

20 I／F 변환 장치

21₁ 제1 비교부

21₂ 제2 비교부

22₁ 제1 과전압 방지 회로

22₂ 제2 과전압 방지 회로

23₁ 제1 원-숏(one-shot) 회로

23₂ 제2 원-숏 회로

24 커런트 미러 회로

26 SR형 플립플롭 회로

27 타이밍 제어부

28 버퍼 앰프

111 ~ 113 광필터

121 ~ 123 포토 다이오드

131 ~ 133 게이트부

140 ~ 143 I／F 변환 장치

150 ~ 153 게이트부

160 ~ 163 계수부

171 ~ 173 게이트부

18 P／S 변환부

190 선택부

이하, 첨부 도면을 참조하고, 본 발명을 실시하기 위한 바람직한 형태를 상세하게 설명한다. 또한, 도면의 설명에 있어서 동일한 요소에는 동일한 부호를 부여하여, 중복하는 설명을 생략한다. 또, 이하에서는 광검출 소자로서의 포토 다이오드의 개수를 3으로 하여 설명하지만, 포토 다이오드의 개수는 2이어도 되고, 4이상이어도 된다.

(제1 실시 형태)

먼저, 본 발명의 광검출 장치의 제1 실시 형태에 대해 설명한다. 도 1은 제1 실시 형태에 관한 광검출 장치(1)의 구성도이다.

이 도면에 나타나는 광검출 장치(1)는 광필터(111, 112, 113), 포토 다이오 드(121), 121,123, 게이트부(131, 132, 133), I／F 변환 장치(140), 게이트부(150), 계수부(160), P／S 변환부(180) 및 선택부(190)를 구비하고 있다.

광필터(111 ~ 113) 각각은 서로 다른 투과 특성을 가지는 파장 선택 필터이다. 예를 들면, 광필터(111)는 적색의 파장역 λ_RED의 광을 선택적으로 투과시키고, 광필터(112)는 녹색의 파장역 λ_GREEN의 광을 선택적으로 투과시키고, 또 광필터(113)는 청색의 파장역 λ_BLUE의 광을 선택적으로 투과시킨다. 포토 다이오드(121)는 광필터(111)를 투과한 광을 수광하고, 그 수광한 광의 강도에 따른 전류를 출력한다. 포토 다이오드(122)는 광필터(112)를 투과한 광을 수광하고, 그 수광한 광의 강도에 따른 전류를 출력한다. 또, 포토 다이오드(123)는 광필터(113)를 투과한 광을 수광하고, 그 수광한 광의 강도에 따른 전류를 출력한다.

게이트부(131 ~ 133) 각각은 선택부(190)로부터 출력되는 제어 신호에 근거하여 동작한다. 게이트(131)는 포토 다이오드(121)로부터 출력된 전류의 I／F 변환 장치(140)에의 입력／차단을 선택한다. 게이트(132)는 포토 다이오드(122)로부터 출력된 전류의 I／F 변환 장치(140)에의 입력／차단을 선택한다. 또, 게이트(133)은 포토 다이오드(123)로부터 출력된 전류의 I／F 변환 장치(140)에의 입력／차단을 선택한다.

I／F 변환 장치(140)의 입력단은 게이트부(131 ~ 133)를 통하여 포토 다이오드(121 ~ 123)와 접속되어 있고, 게이트부(131 ~ 133)의 동작에 의해, 포토 다이오드(121 ~ 123) 각각으로부터 출력되는 전류를 차례로 입력한다. 그리고, I／F 변환 장치(140)는 입력한 전류의 크기에 따른 주파수의 펄스 신호를 발생하여 출력한다. I／F 변환 장치(140)에 있어서의 입력 전류값에 대한 출력 주파수의 비는 기준 전압 V_ref에 의해 조정된다.

게이트부(AND 회로)(150)는 I／F 변환 장치(140)로부터 출력되는 펄스 신호를 입력하는 동시에 게이트 신호 Gate도 입력한다. 그리고, 게이트부(150)는 게이트 신호 Gate가 로 레벨일 때 로 레벨의 논리 신호를 출력하고, 게이트 신호 Gate가 하이 레벨일 때, 입력한 펄스 신호를 계수부(160)에 출력한다.

계수부(160)는 I／F 변환 장치(140)로부터 출력되고, 게이트부(150)를 거쳐서 입력한 펄스 신호에 있어서의 펄스수를 계수하고, 그 계수값을 패러렐 신호로서 출력한다. P／S 변환부(180)는 계수부(160)로부터 출력된 패러렐 신호를 입력하고, 이 패러렐 신호를 시리얼 신호로 변환하고, 클록 신호 Clk에 동기하여 이 시리얼 신호 Dout를 출력한다.

선택부(190)는 논리 신호 Sa, Sb를 입력하고, 이것들에 근거하여 게이트부(131 ~ 133) 각각의 동작을 제어하기 위한 제어 신호를 생성하여 출력한다. 예를 들면, 논리 신호 Sa, Sb의 쌍방이 로 레벨일 때는 선택부(190)는 포토 다이오드(121)로부터 출력된 전류를 게이트부(131)를 통하여 I／F 변환 장치(140)에 입력시킨다. 논리 신호 Sa가 하이 레벨에 있어서 논리 신호 Sb가 로 레벨일 때는 선택부(190)는 포토 다이오드(122)로부터 출력된 전류를 게이트부(132)를 통하여 I／F 변환 장치(140)에 입력시킨다. 또, 논리 신호 Sa, Sb의 쌍방이 하이 레벨일 때는 선 택부(190)는 포토 다이오드(123)로부터 출력된 전류를 게이트부(133)를 통하여 I／F 변환 장치(140)에 입력시킨다.

제1 실시 형태에 관한 광검출 장치(1)에서는 입력한 광 중에서, 적색광은 광필터(111)를 투과하여 포토 다이오드(121)에 의해 수광되고, 이 적색광의 강도에 따른 전류가 포토 다이오드(121)로부터 출력된다. 녹색광은 광필터(112)를 투과하여 포토 다이오드(122)에 의해 수광되고, 이 녹색광의 강도에 따른 전류가 포토 다이오드(122)로부터 출력된다. 또, 청색광은 광필터(113)를 투과하여 포토 다이오드(123)에 의해 수광되고, 이 청색광의 강도에 따른 전류가 포토 다이오드(123)로부터 출력된다.

포토 다이오드(121 ~ 123) 각각으로부터 출력되는 전류는 선택부(190)에 의해 제어된 게이트부(131 ~ 133)의 동작에 의해, 차례로 I／F 변환 장치(140)의 입력단에 입력한다. I／F 변환 장치(140)에서는 입력단에 입력한 전류의 크기에 따른 주파수의 펄스 신호가 발생하여, 이 펄스 신호가 출력된다.

I／F 변환 장치(140)으로부터 출력되는 펄스 신호는 게이트부(150)의 동작에 의해, 게이트 신호 Gate가 하이 레벨인 기간에, 계수부(160)에 입력하고, 이 계수부(160)에 의해 펄스가 계수된다. 이 펄스의 계수값은 패러렐 신호로서 계수부(160)로부터 출력된다. 그리고, 계수부(160)로부터 출력된 패러렐 신호는 P／S 변환부(180)에 의해 시리얼 신호로 변환되고, 이 시리얼 신호 Dout가 P／S 변환부(180)로부터 출력된다. 따라서, P／S 변환부(180)에서는 포토 다이오드(121)가 수광한 적색광의 강도에 따른 디지털값, 포토 다이오드(122)가 수광한 녹색광의 강도 에 따른 디지털값, 및 포토 다이오드(123)가 수광한 청색광의 강도에 따른 디지털값이 차례로 시리얼 신호로서 출력된다.

다음에, 본 실시 형태에 관한 광검출 장치(1)에 포함되는 I／F 변환 장치(140)의 구체적인 구성에 대해 설명한다. 도 2는 제1 실시예의 I／F 변환 장치(10)의 구성도이다. 이 도면에 나타나는 I／F 변환 장치(10)는 도 1 중의 I／F 변환 장치(140)로서 적절하게 이용되는 것이며, 제1 비교부(11₁), 제2 비교부(11₂), SR형 플립플롭 회로(16), 타이밍 제어부(17), 버퍼 앰프(18), 제1 캐패시터 C₁, 제2 캐패시터 C₂, 스위치 SW₁, 스위치 SW₂, 스위치 SW₁₁ 및 스위치 SW₂₁을 구비한다.

제1 비교부(11₁) 및 제2 비교부(11₂) 각각의 동작 특성은 서로 동일하다. 2개의 캐패시터 C₁ 및 C₂ 각각의 용량값은 서로 동일하다. 이 I／F 변환 장치(10)는 입력단(10a)이 게이트부(131 ~ 133)를 통하여 포토 다이오드(121 ~ 123)와 접속되어 있고, 포토 다이오드(121 ~ 123) 각각으로 발생한 전류를 입력단(10a)에 차례로 입력하고, 그 입력한 전류의 크기에 따른 주파수의 신호를 출력단(10b)으로부터 출력한다.

스위치 SW₁은 입력단(10a)과 제1 비교부(11₁)의 반전 입력 단자와의 사이에 설치되어 있다. 또, 스위치 SW₂는 입력단(10a)과 제2 비교부(11₂)의 반전 입력 단자와의 사이에 설치되어 있다. 스위치 SW₁ 및 스위치 SW₂는 입력단(10a)에 입력한 전 류를, 제1 출력단(제1 비교부(11₁)의 반전 입력 단자와의 접속점) 및 제2 출력단(제2 비교부(11₂)의 반전 입력 단자와의 접속점)의 어느 한 쪽에, 선택적으로 전환하여 출력하는 전환 수단으로서 작용한다. 또한, 입력단(10a)의 직후에 커런트 미러 회로(14)가 설치되는 것이 적절하고, 이 경우에는 커런트 미러 회로(14)는 입력단(10a)에 입력한 전류를 증배시켜서 스위치 SW₁ 및 스위치 SW₂에 출력한다.

제1 캐패시터 C₁의 일단은 커런트 미러 회로(14) 및 스위치 SW₁을 통하여 입력단(10a)과 접속되어 있고, 제1 비교부(11₁)의 반전 입력 단자와도 접속되어 있다. 제1 캐패시터 C₁의 타단은 접지되어 있다. 제1 캐패시터 C₁은 전류의 입력에 따라 전하를 축적할 수 있다. 스위치 SW₁₁은 제1 캐패시터 C₁의 일단과 접지 전위와의 사이에 설치되어 있고, 제1 캐패시터 C₁에 축적된 전하를 방전시키는 제1 방전 수단으로서 작용한다.

제1 비교부(11₁)는 제1 캐패시터 C₁의 일단의 전압 V₁을 반전 입력 단자에 입력하는 동시에, 외부로부터 입력하는 기준 전압 V_ref를 비반전 입력 단자에 입력하고, 전압 V₁와 기준 전압 V_ref를 대소 비교하고, 그 비교의 결과를 나타내는 제1 비교 신호 S₁을 출력 단자로부터 출력한다. 이 제1 비교 신호 S₁은 전압 V₁이 기준 전압 V_ref보다 작을 때에는 하이 레벨이며, 전압 V₁이 기준 전압 V_ref보다 클 때에는 로 레벨이다.

제2 캐패시터 C₂의 일단은 커런트 미러 회로(14) 및 스위치 SW₂를 통하여 입력단(10a)과 접속되어 있고, 제2 비교부(11₂)의 반전 입력 단자와도 접속되어 있다. 제2 캐패시터 C₂의 타단은 접지되어 있다. 제2 캐패시터 C₂는 전류의 입력에 따라 전하를 축적할 수 있다. 스위치 SW₂₁은 제2 캐패시터 C₂의 일단과 접지 전위와의 사이에 설치되어 있고, 제2 캐패시터 C₂에 축적된 전하를 방전시키는 제2 방전 수단으로서 작용한다.

제2 비교부(11₂)는 제2 캐패시터 C₂의 일단의 전압 V₂를 반전 입력 단자에 입력하는 동시에, 외부로부터 입력하는 기준 전압 V_ref를 비반전 입력 단자에 입력하고, 전압 V₂와 기준 전압 V_ref를 대소 비교하고, 그 비교의 결과를 나타내는 제2 비교 신호 S₂를 출력 단자로부터 출력한다. 이 제2 비교 신호 S₂는 전압 V₂가 기준 전압 V_ref보다 작을 때에는 하이 레벨이고, 전압 V₂가 기준 전압 V_ref보다 클 때에는 로 레벨이다.

SR형 플립플롭 회로(16)는 제1 비교부(11₁)로부터 출력되는 제1 비교 신호 S₁을 S 입력 단자에 입력하고, 제2 비교부(11₂)로부터 출력되는 제2 비교 신호 S₂를 R 입력 단자에 입력하고, 제1 비교 신호 S₁ 및 제2 비교 신호 S₂ 각각의 레벨 변화 에 따라 변화하는 출력 신호를 Q 출력 단자 및 QB 출력 단자 각각으로부터 출력한다. 버퍼 앰프(18)는 SR형 플립플롭 회로(16)의 Q 출력 단자로부터 출력되는 신호를 증폭하여 출력단(10b)으로부터 외부에 출력시킨다. 이 출력단(10b)은 게이트부(150)에 접속되어 있다.

SR형 플립플롭 회로(16) 및 타이밍 제어부(17)는 제1 비교 신호 S₁ 및 제2 비교 신호 S₂에 근거하여 각 스위치의 동작을 제어하는 타이밍 제어 수단으로서도 작용한다. 즉, 스위치 SW₁ 및 스위치 SW₂₁ 각각은 SR형 플립플롭 회로(16)의 QB 출력 단자로부터 출력되는 신호의 값이 하이 레벨일 때 닫히고, 로 레벨일 때 열린다. 또, 스위치 SW₂ 및 스위치 SW₁₁ 각각은 SR형 플립플롭 회로(16)의 Q 출력 단자로부터 출력되는 신호의 값이 하이 레벨일 때 닫히고 로 레벨일 때 열린다.

다음에, 제1 실시예의 I／F 변환 장치(10)의 동작에 대해 설명한다. 도 3은 제1 실시예의 I／F 변환 장치(10)의 동작을 설명하는 타이밍 차트이다. 광이 입사한 포토 다이오드(121 ~ 123)의 어느 하나로부터 출력된 전류는 I／F 변환 장치(10)의 입력단(10a)에 입력하고, 커런트 미러 회로(14)를 거쳐서 스위치 SW₁, SW₂에 입력한다.

시각 t₁ 전에는 SR형 플립플롭 회로(16)의 Q 출력이 로 레벨이며, QB 출력이 하이 레벨이므로, 스위치 SW₁ 및 스위치 SW₂₁ 각각은 닫혀 있고, 스위치 SW₂ 및 스위치 SW₁₁ 각각은 열려 있다. 입력단(10a)에 입력한 전류는 커런트 미러 회로(14) 및 스위치 SW₁을 거쳐서 제1 캐패시터 C₁에 유입되고, 제1 캐패시터 C₁에 전하가 축적된다. 제1 캐패시터 C₁에 축적된 전하의 양이 많아짐에 따라, 제1 비교부(11₁)의 반전 입력 단자에 입력하는 전압 V₁은 점차 커지고, 곧이어 시각 t₁에, 비반전 입력 단자에 입력하고 있는 기준 전압 V_ref보다 커진다. 제1 비교부(11₁)의 출력 단자로부터 출력되는 제1 비교 신호 S₁은 시각 t₁에, 하이 레벨에서 로 레벨로 변한다.

그리고, 시각 t₁에, 제1 비교 신호 S₁이 로 레벨로 변하는 것으로, SR형 플립플롭 회로(16)의 Q 출력이 하이 레벨로 변하는 동시에, QB 출력이 로 레벨로 변하여 스위치 SW₁ 및 스위치 SW₂₁ 각각은 열리고, 스위치 SW₂ 및 스위치 SW₁₁ 각각은 닫힌다. 이 각 스위치의 개폐 동작에 의해, 제1 캐패시터 C₁에 축적되어 있던 전하는 방전되고, 제1 비교부(11₁)의 출력 단자로부터 출력되는 제1 비교 신호 S₁은 하이 레벨로 돌아온다.

시각 t₁ 이후, 입력단(10a)에 입력한 전류는 커런트 미러 회로(14) 및 스위치 SW₂를 거쳐서 제2 캐패시터 C₂에 유입되고, 제2 캐패시터 C₂에 전하가 축적된다. 제2 캐패시터 C₂에 축적된 전하의 양이 많아짐에 따라, 제2 비교부(11₂)의 반전 입력 단자에 입력하는 전압 V₂는 점차 커지고, 곧이어 시각 t₂에 비반전 입력 단자에 입력하고 있는 기준 전압 V_ref보다 커진다. 제2 비교부(11₂)의 출력 단자로부터 출력 되는 제2 비교 신호 S₂는 시각 t₂에 하이 레벨에서 로 레벨로 변한다.

그리고, 시각 t₂에, 제2 비교 신호 S₂가 로 레벨로 변하는 것으로, SR형 플립플롭 회로(16)의 Q 출력이 로 레벨로 변하는 동시에, QB 출력이 하이 레벨로 변하여 스위치 SW₁ 및 스위치 SW₂₁ 각각은 닫히고, 스위치 SW₂ 및 스위치 SW₁₁ 각각은 열린다. 이 각 스위치의 개폐 동작에 의해, 제2 캐패시터 C₂에 축적되어 있던 전하는 방전되고, 제2 비교부(11₂)의 출력 단자로부터 출력되는 제2 비교 신호 S₂는 하이 레벨로 돌아온다.

이상과 같은 동작이 반복되어서, SR형 플립플롭 회로(16)의 Q 출력 신호는 펄스 신호가 되고, 버퍼 앰프(18)를 거쳐서 출력단(10b)으로부터 출력된다. 그리고, 계수부(160)에 의해, 출력단(10b)으로부터 출력되는 신호에 있어서의 펄스수가 계수되고, 그 계수값(즉, 주파수)이 디지털값으로서 출력된다. 제1 캐패시터 C₁ 및 제2 캐패시터 C₂ 각각 축적되는 전하의 양의 증가 속도가 빠를수록, 즉 입력단(10a)에 입력하는 전류가 클수록, 이와 같이 하여 얻어지는 주파수는 높다.

도 4는 제1 실시예의 I／F 변환 장치(10)를 포함하는 광검출 장치(1)의 동작 특성을 나타내는 그래프이다. 이 그래프에 있어서, 횡축은 광검출 장치(1)의 각 포토 다이오드에 입사하는 광의 강도, 또는 I／F 변환 장치(10)의 입력단(10a)에 입력하는 전류값을 나타낸다. 종축은 계수부(160)에 의해 측정되는 주파수를 나타낸다. 또, 이 도면에는 제1 실시예의 것과 대비하기 위해서, 도 14에 나타난 구성의 I／F 변환 장치의 동작 특성이 비교예로서 나타나 있다. 이 도면에 나타난 바와 같이, 비교예에서는 포토 다이오드에의 입사 광량이 큰 영역(전류값이 큰 영역)에서, 입출력 관계의 선형성이 나빠지고 있다. 이것에 대하여, 본 실시 형태에서는 포토 다이오드에의 입사 광량이 큰 영역(전류값이 큰 영역)에서도 입출력 관계의 직선성이 우수하다. 이와 같이 본 실시 형태에 관한 I／F 변환 장치(10) 및 광검출 장치(1)는 한 쪽의 캐패시터 C₁의 방전시에 있어서도 다른 쪽의 캐패시터 C₂에 충전을 하기 때문에, 넓은 다이나믹 레인지에서 입출력 관계에 대해 높은 직선성을 고정밀도로 실현할 수 있다.

다음에, 본 실시 형태에 관한 광검출 장치(1)에 포함되는 I／F 변환 장치(140)의 다른 구체적인 구성에 대해 설명한다. 도 5는 제2 실시예의 I／F 변환 장치(20)의 구성도이다. 이 도면에 나타나는 I／F 변환 장치(20)는 도 1 중의 I／F 변환 장치(140)로서 적합하게 이용되는 것이며, 제1 비교부(21₁), 제2 비교부(21₂), 제1 과전압 방지 회로(22₁), 제2 과전압 방지 회로(22₂), 제1 원-숏 회로(23₁), 제2 원-숏 회로(23₂), SR형 플립플롭 회로(26), 타이밍 제어부(27), 버퍼 앰프(28), 제1 캐패시터 C₁, 제2 캐패시터 C₂, 제3 캐패시터 C₃, 제4 캐패시터 C₄, 스위치 SW₁, 스위치 SW₂, 스위치 SW₁₁ ~ SW₁₃, 스위치 SW₂₁ ~ SW₂₃, 스위치 SW₃₁ ~ SW₃₃, 및 스위치 SW₄₁ ~ SW₄₃을 구비한다.

제1 비교부(21₁) 및 제2 비교부(21₂) 각각의 동작 특성은 서로 동일하다. 4 개의 캐패시터 C₁ ~ C₄ 각각의 용량값은 서로 동일하다. 이 I／F 변환 장치(20)는 입력단(20a)가 게이트부(131 ~ 133)를 통하여 포토 다이오드(121 ~ 123)와 접속되어 있고, 포토 다이오드(121 ~ 123) 각각으로 발생한 전류를 입력단(20a)에 입력하고, 그 입력한 전류의 크기에 따른 주파수의 신호를 출력단(20b)으로부터 출력한다.

스위치 SW₁은 입력단(20a)과 제1 비교부(21₁)의 반전 입력 단자와의 사이에 설치되어 있다. 또, 스위치 SW₂는 입력단(20a)과 제2 비교부(21₂)의 반전 입력 단자와의 사이에 설치되어 있다. 스위치 SW₁ 및 스위치 SW₂는 입력단(20a)에 입력한 전류를, 제1 출력단(제1 비교부(21₁)의 반전 입력 단자와의 접속점) 및 제2 출력단(제2 비교부(21₂)의 반전 입력 단자와의 접속점)의 어느 한 쪽에 선택적으로 전환하여 출력하는 전환 수단으로서 작용한다. 또한, 입력단(20a)의 직후에 커런트 미러 회로(24)가 설치되는 것이 적절하고, 이 경우에는 커런트 미러 회로(24)는 입력단(20a)에 입력한 전류를 증배되어서 스위치 SW₁ 및 스위치 SW₂에 출력한다.

제1 캐패시터 C₁ 및 제3 캐패시터 C₃ 각각의 일단은 커런트 미러 회로(24) 및 스위치 SW₁을 통하여 입력단(20a)과 접속되어 있고, 제1 비교부(21₁)의 반전 입력 단자와도 접속되어 있다. 제1 캐패시터 C₁ 및 제3 캐패시터 C₃ 각각은 전류의 입력에 따라 전하를 축적할 수 있다.

스위치 SW₁₁은 제1 캐패시터 C₁의 일단과 타단과의 사이에 설치되어 있고, 제1 캐패시터 C₁에 축적된 전하를 방전시키는 제1 방전 수단으로서 작용한다. 스위치 SW₁₂는 제1 캐패시터 C₁의 타단과 접지 전위와의 사이에 설치되어 있다. 스위치 SW₁₃는 제1 캐패시터 C₁의 타단과 제1 비교부(21₁)의 출력 단자와의 사이에 설치되어 있다. 스위치 SW₁₂ 및 SW₁₃는 제1 캐패시터 C₁의 타단을 접지 전위에 접속한 상태, 제1 캐패시터 C₁의 타단을 제1 비교부(21₁)의 출력 단자에 접속한 상태, 및 제1 캐패시터 C₁의 타단을 개방한 상태 중 어느 하나에 선택적으로 설정하는 제1 접속 수단으로서 작용한다.

스위치 SW₃₁은 제3 캐패시터 C₃의 일단과 타단과의 사이에 설치되어 있고, 제3 캐패시터 C₃에 축적된 전하를 방전시키는 제3 방전 수단으로서 작용한다. 스위치 SW₃₂는 제3 캐패시터 C₃의 타단과 접지 전위와의 사이에 설치되어 있다. 스위치 SW₃₃는 제3 캐패시터 C₃의 타단과 제1 비교부(21₁)의 출력 단자와의 사이에 설치되어 있다. 스위치 SW₃₂ 및 SW₃₃는 제3 캐패시터 C₃의 타단을 접지 전위에 접속한 상태, 제3 캐패시터 C₃의 타단을 제1 비교부(21₁)의 출력 단자에 접속한 상태, 및 제3 캐패시터 C₃의 타단을 개방한 상태 중 어느 하나에 선택적으로 설정하는 제3 접속 수단으로서 작용한다.

제1 비교부(21₁)는 제1 캐패시터 C₁ 및 제3 캐패시터 C₃ 각각의 일단의 전압 V₁을 반전 입력 단자에 입력하는 동시에, 외부로부터 입력하는 기준 전압 V_ref를 비반전 입력 단자에 입력하고, 전압 V₁과 기준 전압 V_ref를 대소 비교하고, 그 비교의 결과를 나타내는 제1 비교 신호 S₁을 출력 단자로부터 출력한다. 이 제1 비교 신호 S₁은 전압 V₁이 기준 전압 V_ref보다 작을 때에는 하이 레벨이며, 전압 V₁이 기준 전압 V_ref보다 클 때에는 로 레벨이다.

제2 캐패시터 C₂ 및 제4 캐패시터 C₄ 각각의 일단은 커런트 미러 회로(24) 및 스위치 SW₂를 통하여 입력단(20a)과 접속되어 있고, 제2 비교부(21₂)의 반전 입력 단자와도 접속되어 있다. 제2 캐패시터 C₂ 및 제4 캐패시터 C₄ 각각은 전류의 입력에 따라 전하를 축적할 수 있다.

스위치 SW₂₁은 제2 캐패시터 C₂의 일단과 타단과의 사이에 설치되어 있고, 제2 캐패시터 C₂에 축적된 전하를 방전시키는 제2 방전 수단으로서 작용한다. 스위치 SW₂₂는 제2 캐패시터 C₂의 타단과 접지 전위와의 사이에 설치되어 있다. 스위치 SW₂₃는 제2 캐패시터 C₂의 타단과 제2 비교부(21₂)의 출력 단자와의 사이에 설치되어 있다. 스위치 SW₂₂ 및 SW₂₃는 제2 캐패시터 C₂의 타단을 접지 전위에 접속한 상태, 제2 캐패시터 C₂의 타단을 제2 비교부(21₂)의 출력 단자에 접속한 상태, 및 제2 캐패시 터 C₂의 타단을 개방한 상태 중 어느 하나에 선택적으로 설정하는 제2 접속 수단으로서 작용한다.

스위치 SW₄₁은 제4 캐패시터 C₄의 일단과 타단과의 사이에 설치되어 있고, 제4 캐패시터 C₄에 축적된 전하를 방전시키는 제4 방전 수단으로서 작용한다. 스위치 SW₄₂는 제4 캐패시터 C₄의 타단과 접지 전위와의 사이에 설치되어 있다. 스위치 SW₄₃는 제4 캐패시터 C₄의 타단과 제2 비교부(21₂)의 출력 단자와의 사이에 설치되어 있다. 스위치 SW₄₂ 및 SW₄₃는 제4 캐패시터 C₄의 타단을 접지 전위에 접속한 상태, 제4 캐패시터 C₄의 타단을 제2 비교부(21₂)의 출력 단자에 접속한 상태, 및 제4 캐패시터 C₄의 타단을 개방한 상태 중 어느 하나에 선택적으로 설정하는 제4 접속 수단으로서 작용한다.

제2 비교부(21₂)는 제2 캐패시터 C₂ 및 제4 캐패시터 C₄ 각각의 일단의 전압 V₂를 반전 입력 단자에 입력하는 동시에, 외부로부터 입력하는 기준 전압 V_ref를 비반전 입력 단자에 입력하고, 전압 V₂와 기준 전압 V_ref를 대소 비교하고, 그 비교의 결과를 나타내는 제2 비교 신호 S₂를 출력 단자로부터 출력한다. 이 제2 비교 신호 S₂는 전압 V₂가 기준 전압 V_ref보다 작을 때에는 하이 레벨이며, 전압 V₂가 기준 전압 V_ref보다 클 때에는 로 레벨이다.

제1 과전압 방지 회로(22₁)는 제1 비교부(21₁)의 반전 입력 단자에 접속되어 있고, 이 반전 입력 단자의 전위를 리셋하는 것이다. 동일하게, 제2 과전압 방지 회로(22₂)는 제2 비교부(21₂)의 반전 입력 단자에 접속되어 있고, 이 반전 입력 단자의 전위를 리셋하는 것이다. 제1 비교부(21₁) 및 제2 비교부(21₂) 각각은 반전 입력 단자의 전압이 비반전 입력 단자의 전압보다 높아진 채로 안정되어 버리면, 정상적으로 동작하지 않게 된다. 이와 같은 사태는 전원 투입시에 일어날 가능성이 있다. 여기서, 제1 과전압 방지 회로(22₁) 및 제2 과전압 방지 회로(22₂) 각각은 제1 비교부(21₁) 및 제2 비교부(21₂) 각각의 반전 입력 단자의 전위를 리셋하는 것으로, 정상 동작을 가능하게 한다.

제1 원-숏 회로(23₁)는 제1 비교부(21₁)의 출력 단자와 SR형 플립플롭 회로(26)의 S 입력 단자와의 사이에 설치되어 있고, 제1 비교부(21₁)로부터 출력되는 제1 비교 신호 S₁의 레벨 변화를 안정화한다. 제2 원-숏 회로(23₂)는 제2 비교부(21₂)의 출력 단자와 SR형 플립플롭 회로(26)의 R 입력 단자와의 사이에 설치되어 있고, 제2 비교부(21₂)로부터 출력되는 제2 비교 신호 S₂의 레벨 변화를 안정화한다. 그리고, 제1 원-숏 회로(23₁) 및 제2 원-숏 회로(23₂) 각각은 SR형 플립플롭 회로(26)의 동작을 안정화한다.

SR형 플립플롭 회로(26)는 제1 비교부(21₁)로부터 출력되고, 제1 원-숏 회로 (23₁)를 거친 제1 비교 신호 S₁을 S 입력 단자에 입력하고, 제2 비교부(21₂)로부터 출력되고, 제2 원-숏 회로(23₂)를 거친 제2 비교 신호 S₂를 R 입력 단자에 입력하고, 제1 비교 신호 S₁ 및 제2 비교 신호 S₂ 각각의 레벨 변화에 따라 변화하는 출력 신호를 Q 출력 단자 및 QB 출력 단자 각각으로부터 출력한다. 버퍼 앰프(28)는 SR형 플립플롭 회로(26)의 Q 출력 단자로부터 출력되는 신호를 증폭하여 출력단(20b)로부터 외부에 출력자리 다툰다. 이 출력단(20b)은 게이트부(150)에 접속되어 있다.

SR형 플립플롭 회로(26) 및 타이밍 제어부(27)는 제1 비교 신호 S₁ 및 제2 비교 신호 S₂에 근거하여 각 스위치의 동작을 제어하는 타이밍 제어 수단으로서 작용한다. 즉, 타이밍 제어부(27)는 SR형 플립플롭 회로(26)의 Q 출력 단자 및 QB 출력 단자 각각으로부터의 출력 신호에 근거하여 각 스위치의 동작을 제어하는 제어 신호를 생성하여 출력한다. 그리고, 각 스위치는 타이밍 제어부(27)로부터 출력되어서 공급된 제어 신호의 값이 하이 레벨일 때 닫히고 로 레벨일 때 열린다.

도 6은 제1 비교부(21₁) 및 제2 비교부(21₂) 각각의 회로의 일례를 나타내는 도면이다. 이 도면에 나타나는 비교부(21)는 제1 비교부(21₁) 및 제2 비교부(21₂)를 대표하는 것이다. 비교부(21)는 p채널 CMOS 트랜지스터 T₁₁ ~ T₁₅, n채널 CMOS 트랜지스터 T₂₁ ~ T₂₅, 위상 보상 캐패시터 C 및 저항 소자 R을 구비하고 있고, 이것들이 도시대로 접속되어 있다. 반전 입력 단자 P_M은 트랜지스터 T₁₄의 게이트 단자에 접속되어 있고, 전압 V₁ 또는 V₂를 입력하는 것이다. 비반전 입력 단자 PP는 트랜지스터 T₁₅의 게이트 단자에 접속되어 있고, 기준 전압 V_ref를 입력하는 것이다. 출력 단자 P_O는 트랜지스터 T₁₃, T₂₁ 및 T₂₄ 각각의 드레인 단자에 접속되어 있고, 제1 비교 신호 S₁ 또는 제2 비교 신호 S₂를 출력하는 것이다. 바이어스 입력 단자 P_B는 트랜지스터 T₁₁ ~ T₁₃ 각각의 게이트 단자에 접속되어 있고, 비교부(21)를 동작시키기 위한 바이어스 전압을 설정하기 위한 것이다. 제어 단자 P_C는 트랜지스터 T₂₁ 및 T₂₅ 각각의 게이트 단자에 접속되어 있고, 위상 보상 캐패시터 C를 떼어내거나 접속하거나 하는 것으로, 비교부(21)의 동작 모드(컴퍼레이터 모드／앰프 모드)를 바꾸기 위한 것이다. 전원 단자 Vdd는 전원 전압을 입력하기 위한 것이다.

도 7은 제1 과전압 방지 회로(22₁) 및 제2 과전압 방지 회로(22₂) 각각의 회로의 일례를 나타내는 도면이다. 이 도면에 나타나는 과전압 방지 회로(22)는 제1 과전압 방지 회로(22₁) 및 제2 과전압 방지 회로(22₂)를 대표하는 것이다. 과전압 방지 회로(22)는 p채널 CMOS 트랜지스터 T₃₁ ~ T₃₆, n채널 CMOS 트랜지스터 T₄₁ ~ T₅₀ 및 슈미트 트리거(schmitt trigger) U₁, U₂를 구비하고 있고, 이것들이 도시한 바와 같이 접속되어 있다. 바이어스 입력 단자 P_B는 트랜지스터 T₃₁ ~ T₃₃ 각각의 게이트 단자 및 트랜지스터 T₃₁의 드레인 단자에 접속되어 있고, 과전압 방지 회로(22)를 동작시키기 위한 바이어스 전압을 설정하기 위한 것이다. 단자 P_O는 트랜지스터 T₄₃의 게이트 단자 및 트랜지스터 T₅₀의 드레인 단자 각각 접속되어 있고, 제1 비교부(21₁) 또는 제2 비교부(21₂)의 반전 입력 단자에 접속되어 있다.

바이어스 입력 단자 P_B는 회로의 바이어스를 주는 단자이다. 단자 P_O는 입력겸 출력 단자이다. 단자 P_O가 설정 전압에 이르거나 또는 설정 전압 이상이 되면, 트랜지스터 T₅₀에 의해 강제적으로 단자 P_O는 순간적으로 접지 전위가 된다. 단자 P_O가 접지 전위(또는 접지 전압 이하)가 되면, 도 7의 회로는 안정된다. 안정되어 있을 때의 단자 P_O는 하이 임피던스 상태이며, 단자 P_O가 접속되어 있는 회로에 영향을 주지 않는다. 전원 단자 Vdd는 전원 전압을 입력하기 위한 것이다.

다음에, 제2 실시예의 I／F 변환 장치(20)의 동작에 대해 설명한다. 도 8은 제2 실시예의 I／F 변환 장치(20)의 동작을 설명하는 타이밍 차트이다. 이 도면에 있어서, φ₁은 스위치 SW₁의 개폐 동작을 제어하는 제어 신호이며, φ_ij는 스위치 SW_ij의 개폐 동작을 제어하는 제어 신호이며(i=1 ~ 4, j=1 ~ 3), φ_C1은 제1 비교부(21₁)의 제어 단자 P_C에 입력하고 제1 비교부(21₁)의 동작 모드를 바꾸는 제어 신호이며, 또 φ_C2는 제2 비교부(21₂)의 제어 단자 P_C에 입력하고 제2 비교부(21₂)의 동 작 모드를 바꾸는 제어 신호이다. 또한, 스위치 SW₂의 개폐 동작을 제어하는 제어 신호 φ₂는 도시되어 있지 않지만, 제어 신호 φ₁의 레벨 반전 신호이다. 이러한 제어 신호 φ₁, φ₂, φ_ij, φ_C1, φ_C2는 타이밍 제어부(27)로부터 출력된다. 도 9 ~ 도 11은 제2 실시예의 I／F 변환 장치(20)의 동작에 있어서의 각 시각에서의 각 스위치의 개폐 상태 및 각 캐패시터의 접속 상태를 설명하는 도면이다.

광이 입사한 포토 다이오드(121 ~ 123)의 어느 하나로부터 출력된 전류는 I／F 변환 장치(20)의 입력단(20a)에 입력하고, 커런트 미러(24)를 거쳐서 스위치 SW₁, SW₂에 입력한다.

시각 t₀에 있어서의 각 스위치의 개폐 상태 및 각 캐패시터의 접속 상태는 도 9(a)에 나타나 있다. 시각 t₀에서는 SR형 플립플롭 회로(26)의 Q 출력이 로 레벨이며, QB 출력이 하이 레벨이다. 또, 제어 신호 φ₁은 로 레벨이며, 스위치 SW₁은 열려 있고, 제어 신호 φ₂는 하이 레벨에 있어서 스위치 SW₂는 닫혀 있고, 그 결과 입력단(20a)에 입력한 전류는 제1 비교부(21₁)측에는 유입하지 않고, 제2 비교부(21₂)측에 유입하고 있다.

시각 t₀에서는 제어 신호 φ₁₁은 로 레벨이며, 스위치 SW₁₁은 열려 있고, 제어 신호 φ₁₂는 로 레벨이며, 스위치 SW₁₂는 열려 있고, 제어 신호 φ₁₃은 하이 레벨에 있어서, 스위치 SW₁₃는 닫혀 있고, 그 결과 제1 캐패시터 C₁은 제1 비교부(21₁)의 반전 입력 단자와 출력 단자 사이에 귀환 캐패시터로서 접속되어 있다. 제어 신호 φ₃₁은 로 레벨이며, 스위치 SW₃₁은 열려 있고, 제어 신호 φ₃₂는 하이 레벨에 있어서 스위치 SW₃₂는 닫혀 있고, 제어 신호 φ₃₃은 로 레벨이며, 스위치 SW₃₃는 열려 있고, 그 결과 제3 캐패시터 C₃는 제1 비교부(21₁)의 반전 입력 단자와 접지 전위 사이에 접속되어 있고, 기준 전압 V_ref로 충전되고 있다. 제어 신호 φ_C1은 하이 레벨에 있어서, 제1 비교부(21₁)는 앰프 모드이다. 제1 비교부(21₁)의 출력 단자로부터 출력되는 제1 비교 신호 S₁은 로 레벨이다.

시각 t₀에서는 제어 신호 φ₂₁은 하이 레벨에 있어서, 스위치 SW₂₁은 닫혀 있고, 제어 신호 φ₂₂는 로 레벨이며, 스위치 SW₂₂는 열려 있고, 제어 신호 φ₂₃은 로 레벨이며, 스위치 SW₂₃는 열려 있고, 그 결과 제2 캐패시터 C₂는 양단이 단락한 상태가 되고 있고, 제2 비교부(21₂)의 출력 단자와 떼어내지고 있다. 제어 신호 φ₄₁은 로 레벨이며, 스위치 SW₄₁은 열려 있고, 제어 신호 φ₄₂는 하이 레벨에 있어서 스위치 SW₄₂는 닫혀 있고, 제어 신호 φ₄₃은 로 레벨이며, 스위치 SW₄₃는 열려 있고, 그 결과 제4 캐패시터 C₄는 제2 비교부(21₂)의 반전 입력 단자와 접지 전위 사이에 접속되어 있고, 유입한 전류에 따라 전하를 축적하고 있다. 단, 제2 비교부(21₂)의 반 전 입력 단자의 전압은 기준 전압 V_ref 미만이다. 제어 신호 φ_C2는 로 레벨이며, 제2 비교부(21₂)는 컴퍼레이터 모드이다. 제2 비교부(21₂)의 출력 단자로부터 출력되는 제2 비교 신호 S₂는 하이 레벨이다.

이 시각 t₀ 이후, 입력단(20a)에 입력한 전류가 커런트 미러 회로(24)를 거쳐서 제2 비교부(21₂)측에 유입하면, 제4 캐패시터 C₄에 있어서의 전하 축적량이 점차 증가하고, 제2 비교부(21₂)의 반전 입력 단자의 전압도 점차 커져 간다. 곧이어, 시각 t₁에 제2 비교부(21₂)의 반전 입력 단자의 전압이 기준 전압 V_ref에 이르면, 제2 비교부(21₂)의 출력 단자로부터 출력되는 제2 비교 신호 S₂는 로 레벨로 변하고, SR형 플립플롭 회로(26)의 Q 출력이 하이 레벨로 변하고, QB 출력이 로 레벨로 변한다.

시각 t₁ 후에 있어서의 각 스위치의 개폐 상태 및 각 캐패시터의 접속 상태는 도 9(b)에 나타나 있다. 시각 t₁에, 제어 신호 φ₁₃은 로 레벨로 변하여 스위치 SW₁₃는 열리고, 그 이후 제1 캐패시터 C₁은 그때까지 축적한 전하를 홀딩한다. 제어 신호 φ₂₁은 로 레벨로 변하여 스위치 SW₂₁은 열리고, 그 이후 제2 캐패시터 C₂는 양단이 단락한 상태로부터 개방된다. 제어 신호 φ_C2는 하이 레벨로 변하고, 제2 비교부(21₂)는 앰프 모드로 변한다.

시각 t₁에서부터 일정 시간이 경과한 후의 시각 t₂ 후에 있어서의 각 스위치의 개폐 상태 및 각 캐패시터의 접속 상태는 도 9(c)에 나타나 있다. 시각 t₂에, 제어 신호 φ₃₁은 하이 레벨로 변하여 스위치 SW₃₁은 닫히고, 그 이후 제3 캐패시터 C₃는 양단이 단락한 상태가 되어서 방전된다. 제어 신호 φ_C1은 로 레벨로 변하고, 제1 비교부(21₁)는 컴퍼레이터 모드로 변한다. 제1 비교부(21₁)의 출력 단자로부터 출력되는 제1 비교 신호 S₁은 하이 레벨로 변한다.

시각 t₂에서부터 일정 시간이 경과한 후의 시각 t₃ 후에 있어서의 각 스위치의 개폐 상태 및 각 캐패시터의 접속 상태는 도 10(a)에 나타나 있다. 시각 t₃에, 제어 신호 φ₃₂는 로 레벨로 변하여 스위치 SW₃₂는 열리고, 그 이후 제3 캐패시터 C₃는 양단이 단락한 상태인 채, 제1 비교부(21₁)의 출력 단자와 떼어내진다.

시각 t₃에서부터 일정 시간이 경과한 후의 시각 t₄ 후에 있어서의 각 스위치의 개폐 상태 및 각 캐패시터의 접속 상태는 도 10(b)에 나타나 있다. 시각 t₄에, 제어 신호 φ₁₂는 하이 레벨로 변하여 스위치 SW₁₂는 닫히고, 그 이후 제1 캐패시터 C₁은 제1 비교부(21₁)의 반전 입력 단자와 접지 전위 사이에 접속되고, 또 제1 비교부(21₁)의 반전 입력 단자의 전압은 시각 t₁에 제1 캐패시터 C₁에 의해 홀딩된 전하의 양에 따른 값이 된다.

시각 t₄에서부터 일정 시간이 경과한 후의 시각 t₅ 후에 있어서의 각 스위치의 개폐 상태 및 각 캐패시터의 접속 상태는 도 10(c)에 나타나 있다. 시각 t₅에 제어 신호 φ₁은 하이 레벨로 변하여 스위치 SW₁은 닫히고, 제어 신호 φ₂는 로 레벨로 변하여 스위치 SW₂는 열리고, 지금까지 계속되어 있던 제4 캐패시터 C₄에의 전하 축적이 종료한다. 시각 t₅ 이후에서는 제2 비교부(21₂)의 반전 입력 단자의 전압은 기준 전압 V_ref를 넘고 있다. 또, 시각 t₅ 이후에서는 입력단(20a)에 입력한 전류는 커런트 미러 회로(24)를 거쳐서 제1 비교부(21₁)측에 유입하고, 제1 캐패시터 C₁은 유입한 전류에 따라 전하를 축적한다.

시각 t₅에서부터 일정 시간이 경과한 후의 시각 t₆ 후에 있어서의 각 스위치의 개폐 상태 및 각 캐패시터의 접속 상태는 도 11(a)에 나타나 있다. 시각 t₆에 제어 신호 φ₂₃은 하이 레벨로 변하여 스위치 SW₂₃는 닫히고, 그 이후 제2 캐패시터 C₂는 제2 비교부(21₂)의 반전 입력 단자와 출력 단자 사이에 접속된다. 또, 시각 t₆ 이후에서는 제2 비교부(21₂)의 반전 입력 단자의 전압은 기준 전압 V_ref가 되고, 시각 t₆ 전에 제4 캐패시터 C₄에 축적되어 있던 전하 중 기준 전압 V_ref분을 넘는 전하(이하 「잉여 전하」라고 함)는 귀환 캐패시터로서의 제2 캐패시터 C₂로 이동한다. 이 전하 이동은 제2 비교부(21₂)의 응답 속도에 따른 시간을 필요로 한다.

이 시각 t₆ 이후, 입력단(20a)에 입력한 전류가 커런트 미러 회로(24)를 거쳐서 제1 비교부(21₁)측에 유입해 나가면, 제1 캐패시터 C₁에 있어서의 전하 축적량이 점차 증가하고, 제1 비교부(21₁)의 반전 입력 단자의 전압도 점차 커져 간다. 곧이어, 시각 t₇에, 제1 비교 신호 S₁의 반전 입력 단자의 전압이 기준 전압 V_ref에 이르면, 제1 비교부(21₁)의 출력 단자로부터 출력되는 제1 비교 신호 S₁은 로 레벨로 변하고, SR형 플립플롭 회로(26)의 Q 출력이 로 레벨로 변하고, QB 출력이 하이 레벨로 변한다.

시각 t₇ 후에 있어서의 각 스위치의 개폐 상태 및 각 캐패시터의 접속 상태는 도 11(b)에 나타나 있다. 시각 t₇에 제어 신호 φ₃₁은 로 레벨로 변하여 스위치 SW₃₁은 열리고, 그 이후 제3 캐패시터 C₃는 양단이 단락한 상태로부터 개방된다. 제어 신호 φ₂₃은 로 레벨로 변하여 스위치 SW₂₃는 열리고, 그 이후 제2 캐패시터 C₂는 그때까지 축적한 전하를 홀딩한다. 제어 신호 φ_C1은 하이 레벨로 변하고, 제1 비교부(21₁)는 앰프 모드로 변한다.

시각 t₇에서부터 일정 시간이 경과한 후의 시각 t₈ 후에 있어서의 각 스위치의 개폐 상태 및 각 캐패시터의 접속 상태는 도 11(c)에 나타나 있다. 시각 t₈에 제어 신호 φ₄₁은 하이 레벨로 변하여 스위치 SW₄₁은 닫히고, 그 이후 제4 캐패시터 C4 는 양단이 단락한 상태가 되어서 방전된다. 제어 신호 φ_C2는 로 레벨로 변하고, 제2 비교부(21₂)는 컴퍼레이터 모드로 변한다. 제2 비교부(21₂)의 출력 단자로부터 출력되는 제2 비교 신호 S₂는 하이 레벨로 변한다.

이후도 이와 같이 동작한다. 단, 시각 t₀에서부터 시각 t₅까지는 제4 캐패시터 C₄에 전하가 축적되고, 그 후 제1 캐패시터 C₁, 제2 캐패시터 C₂, 제3 캐패시터 C₃ 및 제4 캐패시터 C₄의 순서로 반복하여 전하가 축적된다. 이상과 같은 동작이 반복되어서, SR형 플립플롭 회로(26)의 Q 출력 신호는 펄스 신호가 되고, 버퍼 앰프(28)를 거쳐서 출력단(20b)으로부터 출력된다. 그리고, 계수부(160)에 의해, 출력단(20b)으로부터 출력되는 신호에 있어서의 펄스수가 계수되고, 그 계수값(즉, 주파수)가 디지털값으로서 출력된다. 각 캐패시터에 축적되는 전하의 양의 증가 속도가 빠를수록, 즉 입력단(20a)에 입력하는 전류가 클수록, 이와 같이 하여 얻어지는 주파수는 높다.

또, 예를 들면, 전하 축적이 제4 캐패시터 C₄에서 제1 캐패시터 C₁로 바뀔 때, 제4 캐패시터 C₄에 축적되어 있던 전하 중 잉여 전하가 제2 캐패시터 C₂로 이동하고, 전하 축적이 제1 캐패시터 C₁에서 제2 캐패시터 C₂로 바뀐 후에는 제2 캐패시터 C₂에 이미 축적되어 있는 잉여 전하에 더하여 새롭게 전하가 축적된다. 이와 같이 전하를 축적하는 캐패시터가 바뀔 때에, 잉여 전하는 버려지는 것 없이, 다른 캐패시터에 이동하여 축적된다. 따라서, 본 실시예의 I／F 변환 장치(20)를 포함하는 광검출 장치(1)는 넓은 다이나믹 레인지에서 입출력 관계에 대해 높은 직선성을 고정밀도로 실현할 수 있다.

도 12는 제1 실시예의 I／F 변환 장치(10)의 동작 특성과 제2 실시예의 I／F 변환 장치(20)의 동작 특성을, 대비하여 나타내는 도면이다. 동일 도면 (a)은 입력 전류값과 출력 주파수와의 관계를 나타내는 그래프이며, 동일 도면 (b)은 입력 전류값과 직선성과의 관계를 나타내는 그래프이다. 직선성에 대해서는 입력 전류값이 1nA 에서 10nA 까지의 범위에 있어서의 출력 주파수의 변화량을 1로서 나타냈다. 이 도면에 나타난 바와 같이, 제1 실시예 및 제2 실시예 모두의 경우에도, 넓은 다이나믹 레인지에서 입출력 관계에 대해 높은 직선성이 고정밀도로 실현되고 있다. 또, 제1 실시예에 비해, 제2 실시예는 보다 넓은 다이나믹 레인지에서 높은 직선성이 고정밀도로 실현되고 있다.

(제2 실시 형태)

다음에, 본 발명의 광검출 장치의 제2 실시 형태에 대해 설명한다. 도 13은 제2 실시 형태에 관한 광검출 장치(2)의 구성도이다. 이 도면에 나타나는 광검출 장치(2)는 광필터(111, 112, 113), 포토 다이오드(121, 122, 123), I／F 변환 장치(141, 142, 143), 게이트부(151, 152, 153), 계수부(161, 161, 163), 게이트부(171, 172, 173), P／S 변환부(180) 및 선택부(190)를 구비하고 있다.

도 1에 나타난 제1 실시 형태에 관한 광검출 장치(1)의 구성과 비교하면, 도 13에 나타난 제2 실시 형태에 관한 광검출 장치(2)는 게이트부(131 ~ 133)를 구비하지 않은 점, 3개의 I／F 변환 장치(141 ~ 143)를 구비하고 있는 점, 3개의 게이트부(151 ~ 153)를 구비하고 있는 점, 3개의 계수부(161 ~ 163)를 구비하고 있는 점, 3개의 게이트부(171 ~ 173)를 구비하고 있는 점, 및 선택부(190)가 게이트부(171 ~ 173)를 제어하는 점에서 상위하다.

I／F 변환 장치(141)의 입력단은 게이트부를 개입시키는 일 없이 직접 포토 다이오드(121)와 접속되어 있고, 포토 다이오드(121)로부터 출력되는 전류를 입력하고, 그 입력한 전류의 크기에 따른 주파수의 펄스 신호를 발생하여 출력한다. I／F 변환 장치(142)의 입력단은 게이트부를 개입시키는 일 없이 직접 포토 다이오드(122)와 접속되어 있고, 포토 다이오드(122)로부터 출력되는 전류를 입력하고, 그 입력한 전류의 크기에 따른 주파수의 펄스 신호를 발생하여 출력한다. 또, I／F 변환 장치(143)의 입력단은 게이트부를 개입시키는 일 없이 직접 포토 다이오드(123)와 접속되어 있고, 포토 다이오드(123)로부터 출력되는 전류를 입력하고, 그 입력한 전류의 크기에 따른 주파수의 펄스 신호를 발생하여 출력한다. I／F 변환 장치(141 ~ 143) 각각에 있어서의 입력 전류값에 대한 출력 주파수의 비는 기준 전압 Vref에 의해 조정된다. 이것들 I／F 변환 장치(141 ~ 143) 각각으로서 도 2 ~ 도 4에 나타난 제1 실시예의 I／F 변환 장치(10)이 적절하게 이용되고, 또 도 5 ~ 도 12에 나타난 제2 실시예의 I／F 변환 장치(20)도 적절하게 이용된다.

게이트부(151)는 I／F 변환 장치(141)로부터 출력되는 펄스 신호를 입력하고, 게이트 신호 Gate가 로 레벨일 때, 로 레벨의 논리 신호를 출력하고, 게이트 신호 Gate가 하이 레벨일 때, 입력한 펄스 신호를 계수부(161)에 출력한다. 게이트 부(152)는 I／F 변환 장치(142)로부터 출력되는 펄스 신호를 입력하고, 게이트 신호 Gate가 로 레벨일 때, 로 레벨의 논리 신호를 출력하고, 게이트 신호 Gate가 하이 레벨일 때, 입력한 펄스 신호를 계수부(162)에 출력한다. 또, 게이트부(153)는 I／F 변환 장치(143)로부터 출력되는 펄스 신호를 입력하고, 게이트 신호 Gate가 로 레벨일 때, 로 레벨의 논리 신호를 출력하고, 게이트 신호 Gate가 하이 레벨일 때, 입력한 펄스 신호를 계수부(163)에 출력한다.

계수부(161)는 I／F 변환 장치(141)로부터 출력되고, 게이트부(151)를 거쳐서 입력한 펄스 신호에 있어서의 펄스수를 계수하고, 그 계수치를 패러렐 신호로서 출력한다. 계수부(162)는 I／F 변환 장치(142)로부터 출력되고, 게이트부(152)를 거쳐서 입력한 펄스 신호에 있어서의 펄스수를 계수하고, 그 계수값을 패러렐 신호로서 출력한다. 또, 계수부(163)는 I／F 변환 장치(143)로부터 출력되고, 게이트부(153)를 거쳐서 입력한 펄스 신호에 있어서의 펄스수를 계수하고, 그 계수값을 패러렐 신호로서 출력한다.

게이트부(171 ~ 173) 각각은 선택부(190)로부터 출력되는 제어 신호에 근거하여 동작한다. 게이트(171)는 계수부(161)로부터 출력된 패러렐 신호의 P／S 변환부(180)에의 입력／차단을 선택한다. 게이트(172)는 계수부(162)로부터 출력된 패러렐 신호의 P／S 변환부(180)에의 입력／차단을 선택한다. 또, 게이트(173)는 계수부(163)로부터 출력된 패러렐 신호의 P／S 변환부(180)에의 입력／차단을 선택한다.

P／S 변환부(180)는 게이트부(171 ~ 173)를 통하여 계수부(161 ~ 163)와 접속되어 있고, 게이트부(171 ~ 173)의 동작에 의해, 계수부(161 ~ 163) 각각으로부터 출력되는 패러렐 신호를 차례로 입력한다. 그리고, P／S 변환부(180)는 입력한 패러렐 신호를 시리얼 신호로 변환하고, 클록 신호 Clk에 동기하여 이 시리얼 신호 Dout를 출력한다.

선택부(190)는 논리 신호 Sa, Sb를 입력하고, 이것들에 근거하여 게이트부(171 ~ 173) 각각의 동작을 제어하기 위한 제어 신호를 생성하여 출력한다. 예를 들면, 논리 신호 Sa, Sb의 쌍방이 로 레벨일 때는 선택부(190)는 계수부(161)로부터 출력된 패러렐 신호를 게이트부(171)를 통하여 P／S 변환부(180)에 입력시킨다. 논리 신호 Sa가 하이 레벨에 있어서 논리 신호 Sb가 로 레벨일 때는 선택부(190)는 계수부(162)로부터 출력된 패러렐 신호를 게이트부(172)를 통하여 P／S 변환부(180)에 입력시킨다. 또, 논리 신호 Sa, Sb의 쌍방이 하이 레벨일 때는 선택부(190)는 계수부(163)로부터 출력된 패러렐 신호를 게이트부(173)를 통하여 P／S 변환부(180)에 입력시킨다.

제2 실시 형태에 관한 광검출 장치(2)에서는 입력한 광 중에서, 적색광은 광필터(111)를 투과하여 포토 다이오드(121)에 의해 수광되고, 이 적색광의 강도에 따른 전류가 포토 다이오드(121)로부터 출력된다. 녹색광은 광필터(112)를 투과하여 포토 다이오드(122)에 의해 수광되고, 이 녹색광의 강도에 따른 전류가 포토 다이오드(122)로부터 출력된다. 또, 청색광은 광필터(113)를 투과하여 포토 다이오드(123)에 의해 수광되고, 이 청색광의 강도에 따른 전류가 포토 다이오드(123)로부터 출력된다.

포토 다이오드(121)로부터 출력되는 전류는 I／F 변환 장치(141)의 입력단에 입력한다. I／F 변환 장치(141)에서는 입력단에 입력한 전류의 크기에 따른 주파수의 펄스 신호가 발생하여, 이 펄스 신호가 출력된다. I／F 변환 장치(141)로부터 출력되는 펄스 신호는 게이트부(151)의 동작에 의해, 게이트 신호 Gate가 하이 레벨인 기간에 계수부(161)에 입력하고, 이 계수부(161)에 의해 펄스가 계수된다. 이 펄스의 계수값은 패러렐 신호로서 계수부(161)로부터 출력된다.

포토 다이오드(122)로부터 출력되는 전류는 I／F 변환 장치(142)의 입력단에 입력한다. I／F 변환 장치(142)에서는 입력단에 입력한 전류의 크기에 따른 주파수의 펄스 신호가 발생하여, 이 펄스 신호가 출력된다. I／F 변환 장치(142)로부터 출력되는 펄스 신호는 게이트부(152)의 동작에 의해, 게이트 신호 Gate가 하이 레벨인 기간에, 계수부(162)에 입력하고, 이 계수부(162)에 의해 펄스가 계수된다. 이 펄스의 계수값은 패러렐 신호로서 계수부(162)로부터 출력된다.

포토 다이오드(123)로부터 출력되는 전류는 I／F 변환 장치(143)의 입력단에 입력한다. I／F 변환 장치(143)에서는 입력단에 입력한 전류의 크기에 따른 주파수의 펄스 신호가 발생하여, 이 펄스 신호가 출력된다. I／F 변환 장치(143)로부터 출력되는 펄스 신호는 게이트부(153)의 동작에 의해, 게이트 신호 Gate가 하이 레벨인 기간에 계수부(163)에 입력하고, 이 계수부(163)에 의해 펄스가 계수된다. 이 펄스의 계수값은 패러렐 신호로서 계수부(163)로부터 출력된다.

포토 다이오드(121)로부터 계수부(161)에 도달할 때까지의 부분의 동작, 포토 다이오드(122)로부터 계수부(162)에 도달할 때까지의 부분의 동작, 및 포토 다 이오드(123)로부터 계수부(163)에 도달할 때까지의 부분의 동작은 동시에 행해진다.

계수부(161 ~ 163) 각각으로부터 출력되는 패러렐 신호는 선택부(190)에 의해 제어된 게이트부(171 ~ 173)의 동작에 의해, 차례로 P／S 변환부(180)에 입력하고 시리얼 신호로 변환되고, 이 시리얼 신호 Dout가 P／S 변환부(180)로부터 출력된다. 따라서, P／S 변환부(180)에서는 포토 다이오드(121)가 수광한 적색광의 강도에 따른 디지털값, 포토 다이오드(122)가 수광한 녹색광의 강도에 따른 디지털값, 및 포토 다이오드(123)가 수광한 청색광의 강도에 따른 디지털값이 차례로 시리얼 신호로서 출력된다.

제2 실시 형태에 관한 광검출 장치(2)는 제1 실시 형태의 광검출 장치(1)와 동일하게, 넓은 다이나믹 레인지에서 입출력 관계에 대해 높은 직선성을 고정밀도로 실현할 수 있다. 더하여, 제2 실시 형태에 관한 광검출 장치(2)는 포토 다이오드로부터 계수부에 도달할 때까지의 부분을 3조 구비하고 있고, 이것들을 동시에 동작시킬 수 있기 때문에, 입력한 광 중에서 서로 다른 3개의 파장역의 강도를 동일 타이밍에 검출할 수 있다. 즉, 계수부(161 ~ 163)는 I／F 변환 장치(141 ~ 143)로 발생하는 신호에 있어서의 펄스수를 동일 기간에 걸쳐서 계수할 수 있다. 따라서, 이 광검출 장치(2)는 예를 들면 액정 백라이트의 RGB 3색의 조광(調光) 모니터용으로서 적절하게 이용된다.

본 발명은 복수의 광검출 소자 및 I／F 변환 장치를 구비하는 광검출 장치에 이용할 수 있다.

Claims

각각 입사한 광의 강도에 따른 크기의 전류를 출력하는 복수의 광검출 소자와,

상기 복수의 광검출 소자 각각으로부터 출력된 전류를 입력하고, 그 전류의 크기에 따른 주파수의 신호를 발생하는 I／F 변환 장치를 구비하고,

상기 I／F 변환 장치가

입력한 전류를 제1 출력단 및 제2 출력단의 어느 한 쪽에 선택적으로 전환하여 출력하는 전환 수단과,

상기 전환 수단의 상기 제1 출력단과 접속되고, 전류의 입력에 따라 전하를 축적하는 제1 캐패시터와,

상기 제1 캐패시터에 축적된 전하를 방전시키는 제1 방전 수단과,

상기 제1 캐패시터의 일단(一端)과 입력 단자가 접속되고, 상기 제1 캐패시터의 상기 일단의 전압과 기준 전압을 대소 비교하고, 그 비교의 결과를 나타내는 제1 비교 신호를 출력 단자로부터 출력하는 제1 비교부와,

상기 전환 수단의 상기 제2 출력단과 접속되고, 전류의 입력에 따라 전하를 축적하는 제2 캐패시터와,

상기 제2 캐패시터에 축적된 전하를 방전시키는 제2 방전 수단과,

상기 제2 캐패시터의 일단과 입력 단자가 접속되고, 상기 제2 캐패시터의 상기 일단의 전압과 기준 전압을 대소 비교하고, 그 비교의 결과를 나타내는 제2 비 교 신호를 출력 단자로부터 출력하는 제2 비교부를 포함하는 것을 특징으로 하는 광검출 장치.
제1항에 있어서,

상기 I／F 변환 장치가

상기 제1 비교 신호 및 상기 제2 비교 신호에 근거하여 상기 전환 수단, 상기 제1 방전 수단 및 상기 제2 방전 수단 각각의 동작을 제어하는 타이밍 제어 수단을 추가로 포함하는 것을 특징으로 하는 광검출 장치.
제1항에 있어서,

상기 복수의 광검출 소자에 대하여 1개의 상기 I／F 변환 장치가 설치되고,

상기 I／F 변환 장치가 상기 복수의 광검출 소자 각각으로부터 출력된 전류를 차례로 소정 기간에 걸쳐서 입력하고, 그 전류의 크기에 따른 주파수의 신호를 차례로 발생하는 것을 특징으로 하는 광검출 장치.
제3항에 있어서,

상기 I／F 변환 장치에서 발생하는 신호에 있어서의 펄스수를 계수하는 계수부를 추가로 구비하는 것을 특징으로 하는 광검출 장치.
제4항에 있어서,

상기 계수부가 계수 결과를 패러렐 신호로서 출력하는 동시에, 상기 계수부로부터 출력되는 패러렐 신호를 시리얼 신호로 변환하여 그 시리얼 신호를 출력하는 P／S 변환부를 추가로 구비하는 것을 특징으로 하는 광검출 장치.
제1항에 있어서,

상기 복수의 광검출 소자 각각에 1 대 1로 대응하여 상기 I／F 변환 장치가 복수 설치되고,

상기 복수의 I／F 변환 장치 각각이, 대응하는 광검출 소자로부터 출력된 전류를 입력하고, 그 전류의 크기에 따른 주파수의 신호를 발생하는 것을 특징으로 하는 광검출 장치.
제6항에 있어서,

상기 복수의 I／F 변환 장치 각각에 1 대 1로 대응하여 설치되고, 대응하는 I／F 변환 장치에서 발생하는 신호에 있어서의 펄스수를 계수하는 복수의 계수부를 추가로 구비하는 것을 특징으로 하는 광검출 장치.
제7항에 있어서,

상기 복수의 계수부 각각이 계수 결과를 패러렐 신호로서 출력하는 동시에, 상기 복수의 계수부에 대하여 1개만 설치되고, 상기 복수의 계수부 각각으로부터 출력되는 패러렐 신호를 차례로 입력하고, 그 패러렐 신호를 시리얼 신호로 변환하여 그 시리얼 신호를 출력하는 P／S 변환부를 추가로 구비하는 것을 특징으로 하는 광검출 장치.
제7항에 있어서,

상기 복수의 계수부 각각이, 대응하는 I／F 변환 장치에서 발생하는 신호에 있어서의 펄스수를 동일 기간에 걸쳐서 계수하는 것을 특징으로 하는 광검출 장치.
제1항에 있어서,

상기 I／F 변환 장치가

상기 전환 수단의 상기 제1 출력단과 접속되는 동시에, 상기 제1 비교부의 상기 입력 단자와 일단이 접속되고, 전류의 입력에 따라 전하를 축적하는 제3 캐패시터와,

상기 제3 캐패시터에 축적된 전하를 방전시키는 제3 방전 수단과,

상기 전환 수단의 상기 제2 출력단과 접속되는 동시에, 상기 제2 비교부의 상기 입력 단자와 일단이 접속되고, 전류의 입력에 따라 전하를 축적하는 제4 캐패시터와,

상기 제4 캐패시터에 축적된 전하를 방전시키는 제4 방전 수단과,

상기 제1 캐패시터의 타단(他端)을 접지 전위에 접속한 상태, 상기 제1 캐패시터의 타단을 상기 제1 비교부의 상기 출력 단자에 접속한 상태, 및 상기 제1 캐패시터의 타단을 개방한 상태 중 어느 하나에 선택적으로 설정하는 제1 접속 수단 과,

상기 제2 캐패시터의 타단을 접지 전위에 접속한 상태, 상기 제2 캐패시터의 타단을 상기 제2 비교부의 상기 출력 단자에 접속한 상태, 및 상기 제2 캐패시터의 타단을 개방한 상태 중 어느 하나에 선택적으로 설정하는 제2 접속 수단과,

상기 제3 캐패시터의 타단을 접지 전위에 접속한 상태, 상기 제3 캐패시터의 타단을 상기 제1 비교부의 상기 출력 단자에 접속한 상태, 및 상기 제3 캐패시터의 타단을 개방한 상태 중 어느 하나에 선택적으로 설정하는 제3 접속 수단과,

상기 제4 캐패시터의 타단을 접지 전위에 접속한 상태, 상기 제4 캐패시터의 타단을 상기 제2 비교부의 상기 출력 단자에 접속한 상태, 및 상기 제4 캐패시터의 타단을 개방한 상태 중 어느 하나에 선택적으로 설정하는 제4 접속 수단을 추가로 포함하고,

상기 제1 비교부 및 상기 제2 비교부 각각이 컴퍼레이터 모드 및 앰프 모드의 어느 하나에 선택적으로 설정 가능한 것을 특징으로 하는 광검출 장치.
제10항에 있어서,

상기 I／F 변환 장치가 상기 제1 비교 신호 및 상기 제2 비교 신호에 근거하여 상기 전환 수단, 상기 제1 방전 수단, 상기 제2 방전 수단, 상기 제3 방전 수단, 상기 제4 방전 수단, 상기 제1 접속 수단, 상기 제2 접속 수단, 상기 제3 접속 수단, 상기 제4 접속 수단, 상기 제1 비교부 및 상기 제2 비교부 각각의 동작을 제어하는 타이밍 제어 수단을 추가로 포함하는 것을 특징으로 하는 광검출 장치.