JP2000221274A - 電荷発生型検知素子の信号処理回路 - Google Patents

Abstract

(57)【要約】 【課題】 出力電圧の直流オフセット誤差を低減し、出
力電圧に対する高周波雑音を低減することが可能な電荷
発生型検知素子の信号処理回路を提供する。 【解決手段】 電荷発生型検知素子１０９の信号処理回
路１は、電荷発生型検知素子１０９において発生した電
荷を電圧に変換する電荷−電圧変換回路１００を備えて
いる。電荷−電圧変換回路１００は、電荷発生型検知素
子１０９において発生した電荷を蓄積する容量１１１
と、容量１１１に帰還接続されたオペアンプ１１０と、
容量１１１に並列に接続され、容量１１１に蓄積された
電荷を放電するためのスイッチ１０７とを含む。スイッ
チ１０７は、第１のクロックフィードスルーを発生する
第１のトランジスタ１０１と第２のクロックフィードス
ルーを発生する第２のトランジスタ１０２とを含む。ス
イッチ１０７は、第１のクロックフィードスルーの少な
くとも一部が第２のクロックフィードスルーによって相
殺されるように構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、焦電センサ、赤外
線センサ、圧力センサなどの電荷発生型検知素子におい
て発生した電荷を電圧に変換する電荷−電圧変換回路を
備えた電荷発生型検知素子の信号処理回路に関する。

【０００２】

【従来の技術】近年、監視カメラ装置や物体選別装置な
どの分野において、物体の位置、大きさ、移動速度、個
数、他の物体への接触などの情報に基づいて高度な情報
処理を行うシステムが要求されてきている。例えば、監
視カメラ装置では、高度な防犯を実現するために、人か
ら発する赤外線を検知し、検知された赤外線に基づいて
上述した情報を生成することが要求されてきている。

【０００３】図８は、電荷発生型検知素子の信号処理回
路の一例として、従来の赤外線検出回路８００の構成を
示す。

【０００４】赤外線検出回路８００は、赤外線センサ８
０９において発生する電荷を電圧に変換する電荷−電圧
変換回路８０１を含む。電荷−電圧変換回路８０１は、
入力端子８１２と、出力端子８１３と、制御端子８１４
とを有している。

【０００５】赤外線センサ８０９の一方の端子は信号グ
ランド電位Ｖ_sgに接続され、他方の端子は電荷−電圧変
換回路８０１の入力端子８１２に接続される。

【０００６】電荷−電圧変換回路８０１は、赤外線セン
サ８０９において発生した電荷を蓄積する容量８１１
と、容量８１１に帰還接続されたオペアンプ８１０と、
容量８１１に並列に接続されたリセット用スイッチとし
ての電界効果トランジスタ（以下、ＦＥＴと略す）８０
２とを含む。

【０００７】ＦＥＴ８０２は、制御端子８１４に印加さ
れる制御電圧Ｖ_cに応じて制御される。すなわち、Ｖ_c＝
Ｖ_DDの場合にＦＥＴ８０２はＯＮし、Ｖ_c＝Ｖ_SSの場合
にＦＥＴ８０２はＯＦＦする。ここで、Ｖ_DDは電源電圧
を示し、Ｖ_SSはグランド電圧を示す。このように、制御
電圧Ｖ_cに応じて、ＦＥＴ８０２のＯＮ／ＯＦＦ動作が
繰り返される。

【０００８】このように、電荷−電圧変換回路８０１
は、スイッチトキャパシタ積分回路（ＳＣ積分回路）と
して機能する。

【０００９】以下、電荷−電圧変換回路８０１の動作を
説明する。

【００１０】Ｖ_c＝Ｖ_DDとすると、ＦＥＴ８０２がＯＮ
になる。その結果、電荷−電圧変換回路８０１が初期化
され、容量８１１の電荷量がゼロとなる。この場合、出
力端子８１３における出力電圧Ｖ_oは、式（１）によっ
て表される。

【００１１】Ｖ_o＝Ｖ_sg ・・・（１） 次に、Ｖ_c＝Ｖ_SSとすると、ＦＥＴ８０２がＯＦＦにな
る。その結果、赤外線センサ８０９から電荷−電圧変換
回路８０１に入力される電荷量の積分が開始される。Ｆ
ＥＴ８０２がＯＦＦしていた期間において、赤外線セン
サ８０９から電荷−電圧変換回路８０１に流入した電荷
量をＱとすると、出力端子８１３における出力電圧Ｖ_o
は、式（２）によって表される。

【００１２】Ｖ_o＝Ｖ_sg−Ｑ／Ｃ₈₁₁ ・・・（２） ここで、Ｃ₈₁₁は、容量８１１の容量値を示す。

【００１３】式（１）、式（２）から、ＦＥＴ８０２が
ＯＦＦしていた期間に赤外線センサ８０９において発生
した電荷量Ｑに対応する出力端子８１３の電圧変化量Δ
Ｖ_oは、式（３）によって表される。

【００１４】ΔＶ_o＝−Ｑ／Ｃ₈₁₁ ・・・（３） このように、電荷−電圧変換回路８０１は赤外線センサ
８０９において発生した電荷量Ｑに応じた電圧を発生す
ることができる。

【００１５】

【発明が解決しようとする課題】電荷−電圧変換回路８
０１のＦＥＴ８０２には寄生容量が存在する。ＦＥＴ８
０２の寄生容量は、図８に示されるように、ＦＥＴ８０
２のゲート・ソース間の寄生容量８０３と、ＦＥＴ８０
２のゲート・ドレイン間の寄生容量８０４とを含む。こ
こで、寄生容量８０３の容量値をＣ_gsとし、寄生容量８
０４の容量値をＣ _gdとする。

【００１６】ＦＥＴ８０２がＯＮからＯＦＦに移行する
時（すなわち、制御端子８１４に印加される制御電圧Ｖ
_cがＶ_DDからＶ_SSに移行する時）にＦＥＴ８０２におい
てクロックフィードスルーが発生する。このクロックフ
ィードスルーにより、電荷ｑが容量８１１の一端に供給
され、電荷ｑ_oがオペアンプ８１０の出力に供給され
る。

【００１７】電荷ｑは、式（４）によって表され、電荷
ｑ_oは、式（５）によって表される。

【００１８】 ｑ＝−Ｃ_gs・（Ｖ_DD−Ｖ_SS） ・・・（４） ｑ_o＝−Ｃ_gd・（Ｖ_DD−Ｖ_SS） ・・・（５） 電荷ｑによって出力端子８１３にオフセット電圧ΔＶ
_offsetが発生する。オフセット電圧ΔＶ_offsetは、式
（６）によって表される。

【００１９】 ΔＶ_offset＝Ｃ_gs／Ｃ₈₁₁・（Ｖ_DD−Ｖ_SS） ・・・（６） 式（６）からわかるように、オフセット電圧ΔＶ_offset
は一定の電圧である。オフセット電圧ΔＶ_offsetが出力
電圧Ｖ_oに加算されるため、オフセット電圧ΔＶ_offset
は出力電圧Ｖ_oの直流オフセット電圧誤差となる。この
誤差が赤外線を高感度に検出することに対して大きな障
害となっていた。

【００２０】また、オペアンプ８１０の出力は出力端子
８１３に接続される素子の中で最低インピーダンスＺ_o
を持つように設計される。従って、式（５）に示される
電荷ｑ_oがオペアンプ８１０の出力に全て流入する。そ
の結果、電荷ｑ_oによって出力端子８１３にオフセット
電圧ΔＶ_offset（ｔ）が発生する。オフセット電圧ΔＶ
_offset（ｔ）は、式（７）によって表される。

【００２１】 ΔＶ_offset（ｔ）＝Ｚ_o・｛∂（ｑ_o）／∂ｔ｝ ・・・（７） 式（７）からわかるように、オフセット電圧ΔＶ_offset
（ｔ）は時間に応じて変動する過渡的な電圧である。オ
フセット電圧ΔＶ_offset（ｔ）は、出力電圧Ｖ _oに対す
る高周波雑音となる。この高周波雑音が赤外線を高感度
に検出することに対して大きな障害となっていた。

【００２２】また、赤外線強度が大きいと赤外線センサ
８０９において発生する電荷量Ｑが増加する。電荷量Ｑ
が大きい領域では、出力電圧Ｖ_oが式（２）に従って変
化せず、電源電圧Ｖ_DDまたはグランド電圧Ｖ_SSに飽和す
る状態が発生する。その結果、広いダイナミックレンジ
を有する赤外線検出回路を実現することができないとい
う問題点があった。

【００２３】さらに、１次元または２次元に配列された
複数の赤外線センサを含む赤外線検出装置を実現するた
めには、その赤外線検出装置が複数の電荷−電圧変換回
路を含む必要がある。その結果、赤外線検出装置の回路
規模が増加し、高価かつ大型化してしまうという問題点
があった。

【００２４】さらに、外来雑音、特に、５０Ｈｚまたは
６０Ｈｚの商用周波数を有する雑音が出力電圧Ｖ_oに重
畳すると、赤外線検出性能が低下する。この雑音を低減
するために、フィルタ回路が使用される。しかし、従
来、このフィルタ回路を電荷−電圧変換回路に内蔵する
ことができなかった。このため、フィルタ回路を電荷−
電圧変換回路とは別回路として電荷−電圧変換回路の後
段に配置せざるを得なかった。その結果、赤外線検出装
置の回路規模が増加し、高価かつ大型化してしまうとい
う問題点があった。なお、従来、フィルタ回路を電荷−
電圧変換回路に内蔵できなかった理由は、容量８１１の
容量値Ｃ₈₁₁が小さいため、フィルタ回路の遮断周波数
を所望の値に設定するために必要な大きな抵抗値を有す
る抵抗を電荷−電圧変換回路内に設けることができなか
ったためである。

【００２５】また、赤外線検出装置では、入射される赤
外線を約３０Ｈｚ程度の低周波数で入射と遮断の繰り返
し処理、すなわち、チョッパ処理が行われる。つまり、
赤外線検出信号は、このチョッパ周波数と同一の周波数
成分を有する情報を持つことになる。ここで、電荷−電
圧変換回路のオペアンプにスイッチなどをＣＭＯＳ型ト
ランジスタで構成した半導体回路を採用した場合はフリ
ッカ雑音、すなわち、１／ｆ雑音による影響が大きく、
かつ、スイッチトキャパシタ回路を採用した場合は量子
化雑音による影響が大きくなり、信号対雑音比を悪化さ
せることで検出性能を低下させてしまうという問題点が
あった。

【００２６】本発明は、上述した従来技術の問題点を解
決するためになされたものであり、（１）出力電圧の直
流オフセット誤差を低減し、出力電圧に対する高周波雑
音を低減することが可能な電荷発生型検知素子の信号処
理回路を提供すること、（２）広いダイナミックレンジ
を実現することが可能な電荷発生型検知素子の信号処理
回路を提供すること、（３）回路規模を低減することが
可能な電荷発生型検知素子の信号処理回路を提供するこ
と、（４）１／ｆ雑音および量子化雑音を低減すること
が可能な電荷発生型検知素子の信号処理回路を提供する
ことを目的とする。

【００２７】

【課題を解決するための手段】本発明の電荷発生型検知
素子の信号処理回路は、電荷発生型検知素子において発
生した電荷を電圧に変換する電荷−電圧変換回路を備
え、前記電荷−電圧変換回路は、前記電荷発生型検知素
子において発生した前記電荷を蓄積する第１の容量と、
前記第１の容量に帰還接続されたオペアンプと、前記第
１の容量に並列に接続され、前記第１の容量に蓄積され
た前記電荷を放電するための第１のスイッチとを含み、
前記第１のスイッチは、第１のクロックフィードスルー
を発生する第１のトランジスタと第２のクロックフィー
ドスルーを発生する第２のトランジスタとを含み、前記
第１のスイッチは、前記第１のクロックフィードスルー
の少なくとも一部が前記第２のクロックフィードスルー
によって相殺されるように構成されており、これによ
り、上記目的が達成される。

【００２８】前記第１のスイッチは、Ｐチャネル型トラ
ンジスタを前記第１のトランジスタとして含み、かつ、
Ｎチャネル型トランジスタを前記第２のトランジスタと
して含むＣＭＯＳ型のスイッチであり、前記ＣＭＯＳ型
のスイッチは、Ｃ_pgs＝Ｃ_ngs、かつ、Ｃ_pgd＝Ｃ_ngdを満
たすように構成されていてもよく、Ｃ_pgsは前記Ｐチャ
ネル型トランジスタのゲート・ソース間容量を示し、Ｃ
_ngsは前記Ｎチャネル型トランジスタのゲート・ソース
間容量を示し、Ｃ_pgdは前記Ｐチャネル型トランジスタ
のゲート・ドレイン間容量を示し、Ｃ_ngdは前記Ｎチャ
ネル型トランジスタのゲート・ドレイン間容量を示す。

【００２９】前記電荷発生型検知素子の信号処理回路
は、第２の容量と、ゲイン制御電圧に応じて制御される
第２のスイッチとを含む回路をさらに備え、前記回路
は、前記第１の容量に並列に接続されていてもよい。

【００３０】前記電荷発生型検知素子の信号処理回路
は、前記第１の容量に並列に接続された、抵抗として機
能するスイッチトキャパシタ回路をさらに備えていても
よい。

【００３１】前記電荷発生型検知素子の信号処理回路
は、前記電荷−電圧変換回路の出力を前記電荷−電圧変
換回路の入力にフィードバックするフィードバック回路
をさらに備え、前記電荷−電圧変換回路および前記フィ
ードバック回路は、デルタ・シグマ変調機能を有するよ
うに構成されていてもよい。

【００３２】前記フィードバック回路は、前記電荷−電
圧変換回路から出力される出力電圧と所定の電圧とを比
較する比較器と、前記比較器の出力を遅延させる遅延器
と、前記遅延器から出力されるデジタル信号をアナログ
信号に変換するデジタル・ツー・アナログ変換器とを含
んでいてもよい。

【００３３】本発明の他の電荷発生型検知素子の信号処
理回路は、電荷発生型検知素子において発生した電荷を
電圧に変換する電荷−電圧変換回路を備え、前記電荷−
電圧変換回路は、前記電荷発生型検知素子において発生
した前記電荷を蓄積する第１の容量と、前記第１の容量
に帰還接続されたインバータと、前記第１の容量に並列
に接続され、前記第１の容量に蓄積された前記電荷を放
電するための第１のスイッチとを含んでおり、これによ
り、上記目的が達成される。

【００３４】前記第１のスイッチは、第１のクロックフ
ィードスルーを発生する第１のトランジスタと第２のク
ロックフィードスルーを発生する第２のトランジスタと
を含み、前記第１のスイッチは、前記第１のクロックフ
ィードスルーの少なくとも一部が前記第２のクロックフ
ィードスルーによって相殺されるように構成されていて
もよい。

【００３５】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。

【００３６】（実施の形態１）図１は、電荷発生型検知
素子の信号処理回路の一例として、本発明の実施の形態
１の赤外線検出回路１の構成を示す。以下の説明では、
電荷発生型検知素子は、赤外線センサであると仮定す
る。しかし、電荷発生型検知素子として焦電センサ、圧
力センサなどの、電荷を発生するタイプの任意のセンサ
が使用され得る。

【００３７】赤外線検出回路１は、赤外線センサ１０９
において発生する電荷を電圧に変換する電荷−電圧変換
回路１００を含む。電荷−電圧変換回路１００は、入力
端子１１２と、出力端子１１３と、制御端子１１４とを
有している。

【００３８】赤外線センサ１０９は、赤外線による微少
な温度変化を電気的に変換する検知素子であり、被測定
物から放出される赤外線強度に応じた電荷を発生する焦
電効果を有する。赤外線センサ１０９の一方の端子は信
号グランド電位Ｖ_sgに接続されており、他方の端子は電
荷−電圧変換回路１００の入力端子１１２に接続されて
いる。

【００３９】電荷−電圧変換回路１００は、赤外線セン
サ１０９において発生した電荷を蓄積する容量１１１
と、容量１１１に帰還接続されたオペアンプ１１０と、
容量１１１に並列に接続され、容量１１１に蓄積された
電荷を放電するためのＣＭＯＳ型のスイッチ１０７とを
含む。すなわち、ＣＭＯＳ型のスイッチ１０７は、電荷
−電圧変換回路１００のリセット用スイッチとして使用
される。

【００４０】オペアンプ１１０の反転入力１１０ａは入
力端子１１２に接続されている。オペアンプ１１０の非
反転入力１１０ｂは信号グランド電位Ｖ_sgに接続されて
いる。オペアンプ１１０の出力１１０ｃは出力端子１１
３に接続されている。

【００４１】容量１１１の一端１１１ａは、オペアンプ
１１０の反転入力１１０ａに接続されている。容量１１
１の他端１１１ｂは、オペアンプ１１０の出力１１０ｃ
に接続されている。

【００４２】ＣＭＯＳ型のスイッチ１０７は、Ｐチャネ
ル型トランジスタ（以下、Ｐ−Ｔｒと略す）１０１と、
Ｎチャネル型トランジスタ（以下、Ｎ−Ｔｒと略す）１
０２とを含む。

【００４３】Ｐ−Ｔｒ１０１のソース１０１ａおよびＮ
−Ｔｒ１０２のソース１０２ａは、オペアンプ１１０の
反転入力１１０ａに接続されている。Ｐ−Ｔｒ１０１の
ドレイン１０１ｂおよびＮ−Ｔｒ１０２のドレイン１０
２ｂは、オペアンプ１１０の出力１１０ｃに接続されて
いる。Ｐ−Ｔｒ１０１のゲート１０１ｃは、インバータ
１０８を介して制御端子１１４に接続されている。Ｎ−
Ｔｒ１０２のゲート１０２ｃは、制御端子１１４に接続
されている。

【００４４】ＣＭＯＳ型のスイッチ１０７は、制御端子
１１４に印加される制御電圧Ｖ_cに応じて制御される。
すなわち、Ｖ_c＝Ｖ_DDの場合にＰ−Ｔｒ１０１およびＮ
−Ｔｒ１０２は共にＯＮし、Ｖ_c＝Ｖ_SSの場合にＰ−Ｔ
ｒ１０１およびＮ−Ｔｒ１０２は共にＯＦＦする。ここ
で、Ｖ_DDは電源電圧を示し、Ｖ_SSはグランド電圧を示
す。このように、制御電圧Ｖ_cに応じて、Ｐ−Ｔｒ１０
１およびＮ−Ｔｒ１０２のＯＮ／ＯＦＦ動作が繰り返さ
れる。

【００４５】このように、電荷−電圧変換回路１００
は、スイッチトキャパシタ積分回路（ＳＣ積分回路）と
して機能する。

【００４６】電荷−電圧変換回路１００のＣＭＯＳ型の
スイッチ１０７には寄生容量が存在する。ＣＭＯＳ型の
スイッチ１０７の寄生容量は、図１に示されるように、
Ｐ−Ｔｒ１０１のゲート・ソース間の寄生容量１０３
と、Ｐ−Ｔｒ１０１のゲート・ドレイン間の寄生容量１
０４と、Ｎ−Ｔｒ１０２のゲート・ソース間の寄生容量
１０５と、Ｎ−Ｔｒ１０２のゲート・ドレイン間の寄生
容量１０６とを含む。ここで、寄生容量１０３の容量値
をＣ_pgsとし、寄生容量１０４の容量値をＣ_pgdとし、寄
生容量１０５の容量値をＣ_ngsとし、寄生容量１０６の
容量値をＣ_ngdとする。

【００４７】式（８）および式（９）を満たすように、
ＣＭＯＳ型のスイッチ１０７が形成されている。例え
ば、式（８）および式（９）を満たすように、Ｐ−Ｔｒ
１０１のサイズおよびＮ−Ｔｒ１０２のサイズが予め設
定される。

【００４８】Ｃ_pgs＝Ｃ_ngs ・・・（８） Ｃ_pgd＝Ｃ_ngd ・・・（９） ＣＭＯＳ型のスイッチ１０７がＯＮからＯＦＦに移行す
る時（すなわち、Ｎ−Ｔｒ１０２のゲート１０２ｃに印
加される電圧がＶ_DDからＶ_SSに移行し、Ｐ−Ｔｒ１０１
のゲート１０１ｃに印加される電圧がＶ_SSからＶ_DDに移
行する時）にＰ−Ｔｒ１０１およびＮ−Ｔｒ１０２のそ
れぞれにクロックフィードスルーが発生する。このクロ
ックフィードスルーにより、電荷ｑ_sが容量１１１の一
端１１１ａに供給され、電荷ｑ_dがオペアンプ１１０の
出力１１０ｃに供給される。

【００４９】電荷ｑ_sは、式（１０）によって表され、
電荷ｑ_dは、式（１１）によって表される。

【００５０】 ｑ_s＝（Ｃ_pgs−Ｃ_ngs）・（Ｖ_DD−Ｖ_SS） ・・・（１０） ｑ_d＝（Ｃ_pgd−Ｃ_ngd）・（Ｖ_DD−Ｖ_SS） ・・・（１１） 式（１０）、（１１）に、式（８）、（９）をそれぞれ
代入すると、式（１２）、（１３）が得られる。

【００５１】ｑ_s＝０ ・・・（１２） ｑ_d＝０ ・・・（１３） 従って、式（１０）に示される電荷ｑ_sによって出力端
子１１３に発生するオフセット電圧ΔＶ_offsetは、ゼロ
となる。すなわち、式（１４）が成立する。

【００５２】ΔＶ_offset＝０ ・・・（１４） 式（１４）から、出力電圧Ｖ_oの直流オフセット電圧誤
差が全く発生しないことがわかる。

【００５３】また、式（１１）に示される電荷ｑ_dによ
って出力端子１１３に発生するオフセット電圧ΔＶ
_offset（ｔ）は、式（１５）によって表される。

【００５４】 ΔＶ_offset（ｔ）＝Ｚ_o・｛∂（ｑ_d）／∂ｔ｝ ・・・（１５） 式（９）が成立している条件下で、Ｎ−Ｔｒ１０２のゲ
ート１０２ｃに印加される電圧がＶ_DDからＶ_SSに移行す
るのとほぼ同時に、Ｐ−Ｔｒ１０１のゲート１０１ｃに
印加される電圧がＶ_SSからＶ_DDに移行するため、∂（ｑ
_d）／∂ｔ＝０が成立する。従って、式（１５）から式
（１６）が得られる。

【００５５】ΔＶ_offset（ｔ）＝０ ・・・（１６） 式（１６）から、リセット用スイッチ（ＣＭＯＳ型のス
イッチ１０７）のＯＮ／ＯＦＦ切り替えによって出力電
圧Ｖ_oに対する高周波雑音が全く発生しないことがわか
る。

【００５６】このように、本発明の実施の形態１の赤外
線検出回路１によれば、電荷−電圧変換回路１００のリ
セット用スイッチにＣＭＯＳ型のスイッチ１０７を用
い、かつ、式（８）および式（９）を満たすように、Ｃ
ＭＯＳ型のスイッチ１０７に含まれるＰ−Ｔｒ１０１お
よびＮ−Ｔｒ１０２を形成することにより、Ｐ−Ｔｒ１
０１によって発生するクロックフィードスルーとＮ−Ｔ
ｒ１０２によって発生するクロックフィードスルーとを
逆符号かつ同一の量とすることができる。これにより、
Ｐ−Ｔｒ１０１によって発生するクロックフィードスル
ーとＮ−Ｔｒ１０２によって発生するクロックフィード
スルーとが相殺されるため、電荷−電圧変換回路１００
のリセット用スイッチのクロックフィードスルーを実質
的にゼロとすることができる。その結果、電荷−電圧変
換回路１００の出力電圧Ｖ_oの直流オフセット電圧誤差
を実質的にゼロとすることができ、電荷−電圧変換回路
１００の出力電圧Ｖ_oに対する高周波雑音を発生させな
いようにすることができる。

【００５７】また、電荷−電圧変換回路１００のリセッ
ト用スイッチをＣＭＯＳ型のスイッチ１０７とＣＭＯＳ
型のインバータ１０８のみで構成することができるた
め、赤外線検出回路１の小型化を容易に実現することが
できる。また、赤外線検出回路１は、ＣＭＯＳ型のスイ
ッチ１０７のＯＮ／ＯＦＦ切替時にわずかな電力を消費
するだけである。従って、赤外線検出回路１の消費電力
をほとんど増加させることなく、赤外線検出回路１の高
性能化を容易に実現することができる。

【００５８】なお、本実施の形態では、電荷−電圧変換
回路１００のリセット用スイッチのクロックフィードス
ルーが実質的にゼロとなるように、電荷−電圧変換回路
１００のリセット用スイッチを構成する例を説明した。
しかし、電荷−電圧変換回路１００のリセット用スイッ
チのクロックフィードスルーが実質的にゼロにならなく
ても、そのクロックフィードスルーを抑制することがで
きれば、上述した効果と同様の効果が得られる。従っ
て、電荷−電圧変換回路１００のリセット用スイッチの
クロックフィードスルーが抑制されるように、電荷−電
圧変換回路１００のリセット用スイッチを構成すること
も本発明の範囲内である。例えば、Ｐ−Ｔｒ１０１によ
って発生するクロックフィードスルーの少なくとも一部
がＮ−Ｔｒ１０２によって発生するクロックフィードス
ルーによって相殺されるように（あるいは、Ｎ−Ｔｒ１
０２によって発生するクロックフィードスルーの少なく
とも一部がＰ−Ｔｒ１０１によって発生するクロックフ
ィードスルーによって相殺されるように）、ＣＭＯＳ型
のスイッチ１０７に含まれるＰ−Ｔｒ１０１およびＮ−
Ｔｒ１０２を形成すればよい。

【００５９】また、ＣＭＯＳ型のスイッチ１０７の両端
のうち、少なくともオペアンプ１１０の入力側にクロッ
クフィードスルーをキャンセルするＣＭＯＳ型のスイッ
チを追加することにより、ＣＭＯＳ型のスイッチ１０７
のクロックフィードスルーを抑制するように（望ましく
は、ＣＭＯＳ型のスイッチ１０７のクロックフィードス
ルーをゼロとするように）してもよい。この場合、追加
のＣＭＯＳ型のスイッチのＯＮ／ＯＦＦは、ＣＭＯＳ型
のスイッチ１０７のＯＮ／ＯＦＦとは逆になるように制
御される。

【００６０】なお、実施の形態１では、電荷−電圧変換
回路１００のリセット用スイッチとしてＣＭＯＳ型のス
イッチ１０７を用いる例を説明したが、電荷−電圧変換
回路１００のリセット用スイッチがＣＭＯＳ型のスイッ
チに限定されるわけではない。例えば、電荷−電圧変換
回路１００のリセット用スイッチとして、クロックフィ
ードスルーを発生する第１のトランジスタ（Ｐ型または
Ｎ型）と、第１のトランジスタによって発生したクロッ
クフィードスルーを吸収する補償用の第２のトランジス
タ（第１のトランジスタの導電型に拘わらず、Ｐ型また
はＮ型）を含むスイッチを用いてもよい。なお、電荷−
電圧変換回路１００のリセット用スイッチとしてＣＭＯ
Ｓ型のスイッチを用いる場合には、上記第１のトランジ
スタの導電型と上記第２のトランジスタの導電型とは異
なることになる。

【００６１】上述したスイッチ１０７のバリエーション
は、図２、図３、図５〜図７を参照して後述するすべて
の実施の形態にも適用可能である。

【００６２】（実施の形態２）図２は、図１に示される
ＣＭＯＳ型のスイッチ１０７およびインバータ１０８の
簡略化した表記を示す。ＣＭＯＳ型のスイッチ１０７お
よびインバータ１０８は、図２に示されるスイッチ２０
１と等価な回路である。図２において、２０２はスイッ
チ入力端子を示し、２０３はスイッチ出力端子を示し、
２０４はスイッチ制御端子を示す。スイッチ制御端子２
０４にはスイッチ開閉制御信号が印加される。

【００６３】以下の説明では、図２に示される簡略化し
た表記を用いる。

【００６４】図３は、電荷発生型検知素子の信号処理回
路の一例として、本発明の実施の形態２の赤外線検出回
路２の構成を示す。

【００６５】赤外線検出回路２は、赤外線センサ１０９
において発生する電荷を電圧に変換する電荷−電圧変換
回路１００ａを含む。電荷−電圧変換回路１００ａは、
図１に示される電荷−電圧変換回路１００の構成要素に
加えて、容量１１１に並列に接続された回路３００をさ
らに含む。

【００６６】回路３００は、容量３０１と、容量３０１
に縦続接続されたスイッチ３０２とを含む。スイッチ３
０２のスイッチ制御端子は、ゲイン制御端子３０３に接
続されている。スイッチ３０２のＯＮ／ＯＦＦは、ゲイ
ン制御端子３０３に印加されるゲイン制御電圧Ｖ_gに応
じて制御される。

【００６７】Ｖ_g＝Ｖ_SSの場合にスイッチ３０２はＯＦ
Ｆとされる。この場合、スイッチ１０７がＯＦＦしてい
る期間に赤外線センサ１０９で発生した電荷は容量１１
１のみに蓄積される。従って、Ｖ_g＝Ｖ_SSの場合におけ
る出力電圧Ｖ_oの電圧変化量ΔＶ_oは、既に導出された式
（３）によって表される。

【００６８】Ｖ_g＝Ｖ_DDの場合にスイッチ３０２はＯＮ
とされる。この場合、スイッチ１０７がＯＦＦしている
期間に赤外線センサ１０９で発生した電荷は容量１１１
と容量３０１とを並列接続することによって得られる合
成容量に蓄積される。従って、Ｖ_g＝Ｖ_DDの場合におけ
る出力電圧Ｖ_oの電圧変化量ΔＶ_o’は、式（１７）によ
って表される。

【００６９】 ΔＶ_o’＝−Ｑ／（Ｃ₁₁₁＋Ｃ₃₀₁） ・・・（１７） ここで、Ｃ₁₁₁は容量１１１の容量値を示し、Ｃ₃₀₁は容
量３０１の容量値を示す。

【００７０】式（３）および式（１７）から、出力電圧
Ｖ_oの電圧変化量のゲインΔＶ_o’／ΔＶ_oは、式（１
８）によって表される。

【００７１】 ΔＶ_o’／ΔＶ_o＝Ｃ₁₁₁／（Ｃ₁₁₁＋Ｃ₃₀₁） ・・・（１８） 式（１８）から、容量値Ｃ₁₁₁、Ｃ₃₀₁を調整することに
より、出力電圧Ｖ_oの電圧変化量のゲインΔＶ_o’／ΔＶ
_oを任意の値に調整可能なことがわかる。

【００７２】このように、本発明の実施の形態２の赤外
線検出回路２によれば、容量３０１と、ゲイン制御電圧
Ｖ_gによって制御されるスイッチ３０２とを含む回路３
００が容量１１１に対して並列に設けられている。これ
により、出力電圧Ｖ_oの電圧変化量のゲインΔＶ_o’／Δ
Ｖ_oを容易に調整することが可能になる。

【００７３】さらに、電荷−電圧変換回路１００ａにお
いて、容量３０１を容量１１１の近傍に配置することに
より、これらの容量の相対値誤差を極めて小さくするこ
とができる。その結果、出力電圧Ｖ_oの電圧変化量のゲ
インΔＶ_o’／ΔＶ_oを高精度に設定することが可能にな
る。

【００７４】赤外線強度が大きいと赤外線センサ１０９
において発生する電荷Ｑの量が増加する。電荷Ｑの量が
大きい領域では、出力電圧Ｖ_oが式（２）に従って変化
せず、電源電圧Ｖ_DDまたはグランド電圧Ｖ_SSに飽和する
状態が発生し得る。上述したゲイン調整は、出力電圧Ｖ
_oが電源電圧Ｖ_DDまたはグランド電圧Ｖ_SSに飽和するこ
とを防止するために特に有効である。ゲイン調整により
電圧変化量を低減させることにより、出力電圧Ｖ_oが飽
和しない範囲内に出力電圧Ｖ_oのレベルを制御すること
が可能になる。これにより、広いダイナミックレンジを
実現することができる。

【００７５】なお、回路３００の代わりに、回路３００
と同様の構成を有する２以上の回路を容量１１１に並列
に接続するようにしてもよい。これにより、複数のゲイ
ンを選択的に設定可能な赤外線検出回路を提供すること
が可能になる。

【００７６】（実施の形態３）図４は、電荷発生型検知
素子の信号処理回路の一例として、本発明の実施の形態
３の赤外線検出回路３の構成を示す。

【００７７】赤外線検出回路３は、赤外線センサ１０９
において発生する電荷を電圧に変換する電荷−電圧変換
回路４００を含む。電荷−電圧変換回路４００は、入力
端子１１２と、出力端子１１３と、制御端子１１４とを
有している。

【００７８】赤外線センサ１０９の一方の端子は信号グ
ランド電位Ｖ_sgに接続されており、他方の端子は電荷−
電圧変換回路４００の入力端子１１２に接続されてい
る。

【００７９】電荷−電圧変換回路４００は、赤外線セン
サ１０９において発生した電荷を蓄積する容量１１１
と、容量１１１に帰還接続されたインバータ４１０と、
容量１１１に並列に接続され、容量１１１に蓄積された
電荷を放電するためのスイッチとしてのＦＥＴ４０２と
を含む。すなわち、ＦＥＴ４０２は、電荷−電圧変換回
路４００のリセット用スイッチとして使用される。

【００８０】インバータ４１０は、例えば、ＣＭＯＳ型
のインバータである。

【００８１】ＦＥＴ４０２は、制御端子１１４に印加さ
れる制御電圧Ｖ_cに応じて制御される。すなわち、Ｖ_c＝
Ｖ_DDの場合にＦＥＴ４０２はＯＮし、Ｖ_c＝Ｖ_SSの場合
にＦＥＴ４０２はＯＦＦする。ここで、Ｖ_DDは電源電圧
を示し、Ｖ_SSはグランド電圧を示す。このように、制御
電圧Ｖ_cに応じて、ＦＥＴ４０２のＯＮ／ＯＦＦ動作が
繰り返される。

【００８２】このように、電荷−電圧変換回路４００
は、スイッチトキャパシタ積分回路（ＳＣ積分回路）と
して機能する。

【００８３】以下、電荷−電圧変換回路４００の動作を
説明する。

【００８４】Ｖ_c＝Ｖ_DDとすると、ＦＥＴ４０２がＯＮ
になる。その結果、電荷−電圧変換回路４００が初期化
され、容量１１１の電荷量がゼロとなる。この場合、出
力端子１１３における出力電圧Ｖ_oは、式（１９）によ
って表される。

【００８５】Ｖ_o＝Ｖ_inv ・・・（１９） ここで、Ｖ_invは、ＩＮＶ４１０の入出力が平衡する中
間電位を示す。

【００８６】次に、Ｖ_c＝Ｖ_SSとすると、ＦＥＴ４０２
がＯＦＦになる。その結果、赤外線センサ１０９から電
荷−電圧変換回路４００に入力される電荷量の積分が開
始される。ＦＥＴ４０２がＯＦＦしていた期間におい
て、赤外線センサ１０９から電荷−電圧変換回路４００
に流入した電荷量をＱとすると、出力端子１１３におけ
る出力電圧Ｖ_oは、式（２０）によって表される。

【００８７】 Ｖ_o＝Ｖ_inv−Ｑ／Ｃ₁₁₁ ・・・（２０） ここで、Ｃ₁₁₁は、容量１１１の容量値を示す。

【００８８】式（１９）、式（２０）から、ＦＥＴ４０
２がＯＦＦしていた期間に赤外線センサ１０９において
発生した電荷量Ｑに対応する出力端子１１３の電圧変化
量ΔＶ_oは、式（２１）によって表される。

【００８９】ΔＶ_o＝−Ｑ／Ｃ₁₁₁ ・・・（２１） このように、電荷−電圧発生回路４００は赤外線センサ
１０９において発生した電荷量Ｑに応じた電圧を発生す
ることができる。

【００９０】このように、本発明の実施の形態３の赤外
線検出回路３によれば、オペアンプの代わりにインバー
タ４１０が使用される。これにより、図８に示される従
来の電荷−電圧変換回路８０１に比較して、電荷−電圧
変換回路４００の回路規模を低減することができる。

【００９１】このような回路規模の低減の効果は、１次
元または２次元に配列された複数の赤外線センサを含む
赤外線検出装置を実現する場合（例えば、単一の半導体
チップ上に２以上または３以上の赤外線センサを配列す
る場合）に特に顕著となる。そのような赤外線検出装置
は、複数の赤外線センサに対応する複数の赤外線検出回
路を収容する必要があるからである。

【００９２】なお、実施の形態３では、単一のインバー
タ４１０を用いているが、本発明はこれに限定されな
い。単一のインバータ４１０の代わりに、３個以上の奇
数個のインバータを縦続接続した構成を採用してもよ
い。これらの３個以上の奇数個のインバータのそれぞれ
は、例えば、ＣＭＯＳ型のインバータである。

【００９３】（実施の形態４）図５は、電荷発生型検知
素子の信号処理回路の一例として、本発明の実施の形態
４の赤外線検出回路４の構成を示す。

【００９４】赤外線検出回路４は、赤外線センサ１０９
において発生する電荷を電圧に変換する電荷−電圧変換
回路４００ａを含む。

【００９５】電荷−電圧変換回路４００ａは、図４に示
される電荷−電圧変換回路４００のＦＥＴ４０２をスイ
ッチ２０１で置き換えた構成を有している。

【００９６】スイッチ２０１は、図２に示されるよう
に、Ｐ−Ｔｒ１０１とＮ−Ｔｒ１０２とを含むＣＭＯＳ
型のスイッチ１０７と、Ｐ−Ｔｒ１０１のゲートに接続
されたインバータ１０８とを含む。

【００９７】Ｐ−Ｔｒ１０１およびＮ−Ｔｒ１０２は、
式（８）および式（９）を満たすように形成されてい
る。これにより、実施の形態１と同様に、電荷−電圧変
換回路４００ａのリセット用スイッチ２０１のクロック
フィードスルーを抑制する（望ましくは、ゼロにする）
ことができる。その結果、電荷−電圧変換回路４００ａ
の出力電圧Ｖ_oの直流オフセット電圧誤差を低減するこ
とができ、電荷−電圧変換回路４００ａの出力電圧Ｖ_o
に対する高周波雑音を低減することができる。

【００９８】さらに、オペアンプの代わりにインバータ
４１０を用いることにより、図１に示される電荷−電圧
変換回路１００に比較して、電荷−電圧変換回路４００
ａの回路規模を低減することができる。

【００９９】このような回路規模の低減の効果は、１次
元または２次元に配列された複数の赤外線センサを含む
赤外線検出装置を実現する場合（例えば、単一の半導体
チップ上に２以上または３以上の赤外線センサを配列す
る場合）に特に顕著となる。そのような赤外線検出装置
は、複数の赤外線センサに対応する複数の赤外線検出回
路を収容する必要があるからである。

【０１００】（実施の形態５）図６は、電荷発生型検知
素子の信号処理回路の一例として、本発明の実施の形態
５の赤外線検出回路５の構成を示す。

【０１０１】赤外線検出回路５は、赤外線センサ１０９
において発生する電荷を電圧に変換する電荷−電圧変換
回路１００ｂを含む。電荷−電圧変換回路１００ｂは、
図１に示される電荷−電圧変換回路１００の構成要素に
加えて、容量１１１に並列に接続された回路（帰還抵
抗）６０８をさらに含む。

【０１０２】回路６０８は、容量６０１と、容量６０１
の一端に接続されたスイッチ６０２、６０４と、容量６
０１の他端に接続されたスイッチ６０３、６０５とを含
む。

【０１０３】スイッチ６０２の一端は容量６０１に接続
され、他端はオペアンプ１１０の出力１１０ｃに接続さ
れている。スイッチ６０３の一端は容量６０１に接続さ
れ、他端はオペアンプ１１０の反転入力１１０ａに接続
されている。スイッチ６０２、６０３のＯＮ／ＯＦＦ
は、制御端子６０６に印加されるクロック信号Ｖ_aに応
じて制御される。

【０１０４】スイッチ６０４の一端は容量６０１に接続
され、他端は信号グランド電位Ｖ_sgに接続されている。
スイッチ６０５の一端は容量６０１に接続され、他端は
信号グランド電位Ｖ_sgに接続されている。スイッチ６０
４、６０５のＯＮ／ＯＦＦは、制御端子６０７に印加さ
れるクロック信号Ｖ_bに応じて制御される。

【０１０５】クロック信号Ｖ_aおよびクロック信号Ｖ_bの
それぞれは、周期Ｔを有するクロック信号である。ただ
し、クロック信号Ｖ_aのＯＮ区間（すなわち、スイッチ
６０２、６０３がＯＮとなる区間）とクロック信号Ｖ_b
のＯＮ区間（すなわち、スイッチ６０４、６０５がＯＮ
となる区間）とは、互いに重ならない。

【０１０６】回路６０８は、抵抗として機能するスイッ
チトキャパシタ（ＳＣ）回路である。容量１１１、オペ
アンプ１１０および回路６０８は、フィルタ機能を有す
るスイッチトキャパシタ回路（すなわち、スイッチトキ
ャパシタフィルタ（以下、ＳＣＦと略す））として機能
する。すなわち、電荷−電圧変換回路１００ｂは、１次
ローパスフィルタ特性を有している。

【０１０７】ローパスフィルタの周波数特性が、０Ｈｚ
の直流に比べて３ｄＢ低下した周波数、すなわち、遮断
周波数をω_oとおくと、１次ローパスフィルタの遮断周
波数ω_oは、式（２２）によって表される。

【０１０８】 ω_o＝Ｃ₆₀₁／（Ｃ₁₁₁・Ｔ） ・・・（２２） ここで、Ｃ₁₁₁は容量１１１の容量値を示し、Ｃ₆₀₁は容
量６０１の容量値を示す。

【０１０９】また、回路６０８が作り出す抵抗の抵抗値
をＲとおくと、抵抗値Ｒは、式（２３）によって表され
る。

【０１１０】Ｒ＝Ｔ／Ｃ₆₀₁ ・・・（２３） 式（２２）、（２３）から式（２４）が得られる。

【０１１１】 ω_o＝１／（Ｃ₁₁₁・Ｒ） ・・・（２４） 従来、赤外線センサ１０９において発生する電荷量は小
さいので、出力電圧Ｖ _oの出力値を所望の値にするには
容量１１１の容量値Ｃ₁₁₁を小さくする必要があった。
そこで、従来、フィルタは、電荷−電圧変換回路（積分
器）の後段に配置されていた。

【０１１２】実施の形態４では、回路６０８が等価的に
抵抗の働きを作り出せることを利用する。例えば、回路
６０８が１００ＭΩの抵抗値を有する抵抗を作り出すこ
とができる。回路６０８が作り出す抵抗の抵抗値Ｒを調
整することにより、フィルタの遮断周波数ω_oを所望の
値に設定することができる。これにより、フィルタを電
荷−電圧変換回路（積分器）に内蔵することが可能にな
る。

【０１１３】このように、本発明の実施の形態５の赤外
線検出回路５によれば、抵抗として機能する回路６０８
を容量１１１に並列に接続することにより、フィルタ機
能を有する電荷−電圧変換回路１００ｂを容易に実現す
ることができる。また、フィルタ機能を電荷−電圧変換
回路１００ｂに組み込むことにより、赤外線検出回路５
の回路規模を低減することができる。

【０１１４】なお、実施の形態５では、電荷−電圧変換
回路１００ｂが１次ローパスフィルタ特性を有している
例を説明したが、電荷−電圧変換回路１００ｂは、１次
ローパスフィルタ特性に代えてまたは１次ローパスフィ
ルタ特性に加えて、１次以上の各種のフィルタ特性を有
していてもよい。

【０１１５】また、制御端子６０６に印加されるクロッ
ク信号Ｖ_aは、異なるインバータを介してスイッチ６０
２、６０３のＰ−Ｔｒのゲートに供給されている。しか
し、クロック信号Ｖ_aは、共通のインバータを介してス
イッチ６０２、６０３のＰ−Ｔｒのゲートに供給されて
もよい。同様にして、制御端子６０７に印加されるクロ
ック信号Ｖ_bは、異なるインバータを介してスイッチ６
０４、６０５のＰ−Ｔｒのゲートに供給されている。し
かし、クロック信号Ｖ_bは、共通のインバータを介して
スイッチ６０４、６０５のＰ−Ｔｒのゲートに供給され
てもよい。

【０１１６】（実施の形態６）図７は、電荷発生型検知
素子の信号処理回路の一例として、本発明の実施の形態
６の赤外線検出回路６の構成を示す。

【０１１７】赤外線検出回路６は、赤外線センサ１０９
において発生する電荷を電圧に変換する電荷−電圧変換
回路（積分器）１００と、電荷−電圧変換回路１００の
出力を電荷−電圧変換回路１００の入力にフィードバッ
クするフィードバック回路７１６とを含む。

【０１１８】電荷−電圧変換回路１００およびフィード
バック回路７１６は、後述するように、デルタ・シグマ
変調（ΔΣ変調）機能を有するように構成されている。

【０１１９】電荷−電圧変換回路１００の構成は、図１
を参照して実施の形態１で説明したとおりである。従っ
て、同一の構成要素には同一の参照番号を付し、ここで
はその説明を省略する。

【０１２０】フィードバック回路７１６は、電荷−電圧
変換回路１００から出力される出力電圧Ｖ_oと所定の電
圧（すなわち、信号グランド電位Ｖ_sg）とを比較する比
較器７１０と、比較器７１０から出力される出力信号７
０９を時間Ｔ_dだけ遅延させる遅延器７０８と、遅延器
７０８から出力されるデジタル信号７０７をアナログ信
号に変換するデジタル・ツー・アナログ変換器（以下、
ＤＡＣと略す）７０６とを含む。ＤＡＣ７０６から出力
されるアナログ信号は、電荷−電圧変換回路１００のオ
ペアンプ１１０の反転入力１１０ａにフィードバックさ
れる。

【０１２１】ＤＡＣ７０６は、容量７０１と、容量７０
１の一端に接続されたスイッチ７０２、７０４と、容量
７０１の他端に接続されたスイッチ７０３、７０５とを
含む。

【０１２２】スイッチ７０３の一端は容量７０１に接続
され、他端はオペアンプ１１０の反転入力１１０ａに接
続されている。スイッチ７０４の一端は容量７０１に接
続され、他端は信号グランド電位Ｖ_sgに接続されてい
る。スイッチ７０３、７０４のＯＮ／ＯＦＦは、制御端
子７１３に印加されるクロック信号Ｖ_dに応じて制御さ
れる。

【０１２３】スイッチ７０２の一端は容量７０１に接続
され、他端は遅延器７０８の出力信号７０７に接続され
ている。スイッチ７０５の一端は容量７０１に接続さ
れ、他端は信号グランド電位Ｖ_sgに接続されている。ス
イッチ７０２、７０５のＯＮ／ＯＦＦは、制御端子７１
４に印加されるクロック信号Ｖ_eに応じて制御される。

【０１２４】クロック信号Ｖ_dおよびクロック信号Ｖ_eの
それぞれは、遅延器７０８の遅延時間Ｔ_dと同一の周期
Ｔ_dを有するクロック信号である。ただし、クロック信
号Ｖ_dのＯＮ区間（すなわち、スイッチ７０３、７０４
がＯＮとなる区間）とクロック信号Ｖ_eのＯＮ区間（す
なわち、スイッチ７０２、７０５がＯＮとなる区間）と
は、互いに重ならない。

【０１２５】ＤＡＣ７０６は、抵抗として機能するスイ
ッチトキャパシタ（ＳＣ）回路である。デジタル信号７
０７は、その抵抗に＋電圧（すなわち、Ｖ_DD−Ｖ_sg）ま
たは−電圧（すなわち、Ｖ_SS−Ｖ_sg）のいずれか一方を
印加する制御信号である。その抵抗に＋電圧が印加され
ると出力電圧Ｖ_oは下降し、その抵抗に−電圧が印加さ
れると出力電圧Ｖ_oは上昇する。

【０１２６】容量１１１、オペアンプ１１０およびＤＡ
Ｃ７０６は、スイッチトキャパシタ積分回路（ＳＣ積分
回路）として機能する。

【０１２７】比較器７１０から出力される出力信号７０
９は、ＳＣＦ７１１に供給される。ＳＣＦ７１１は、周
期Ｔ_dを有するクロック信号Ｖ_d、Ｖ_eより遙かに高い周
波数でサンプリング動作を行う。このようなサンプリン
グ動作をオーバーサンプリング動作という。その結果、
ＳＣＦ７１１によって出力信号７０９から不要成分が除
去される。ＳＣＦ７１１の出力が最終的な出力電圧Ｖ_f
として端子７１２から出力される。

【０１２８】電荷−電圧変換回路（積分器）１００と比
較器７１０と遅延器７０８とＤＡＣ７０６とは、１次Δ
Σ変調機能を有するように構成されている。従って、図
７に示される回路７１５は、１次ΔΣ変調器と等価な回
路である。

【０１２９】１次ΔΣ変調は、周知の通り、所望の信号
に対しては信号処理を行わず、不要信号である１／ｆ雑
音と量子化雑音とを減衰させる機能を有している。

【０１３０】このように、本発明の実施の形態６の赤外
線検出回路６によれば、電荷−電圧変換回路１００とフ
ィードバック回路７１６とが１次ΔΣ変調機能を有する
ように構成される。これにより、スイッチトキャパシタ
積分回路（ＳＣ積分回路）によって発生し得る１／ｆ雑
音および量子化雑音を低減することが可能になる。

【０１３１】なお、実施の形態６では、電荷−電圧変換
回路１００とフィードバック回路７１６とが１次ΔΣ変
調機能を有するように構成される例を説明したが、本発
明はこれに限定されない。電荷−電圧変換回路１００と
フィードバック回路７１６とが２次以上のΔΣ変調機能
を有するように構成されてもよい。

【０１３２】

【発明の効果】請求項１に係る発明によれば、第１のス
イッチ（リセット用スイッチ）は、第１のトランジスタ
によって発生する第１のクロックフィードスルーの少な
くとも一部が、第２のトランジスタによって発生する第
２のクロックフィードスルーによって相殺されるように
構成されている。これにより、リセット用スイッチのク
ロックフィードスルーを抑制することができる。その結
果、出力電圧の直流オフセット電圧誤差を低減すること
ができ、出力電圧に対する高周波雑音の発生を抑制する
ことができる。

【０１３３】請求項２に係る発明によれば、リセット用
スイッチのクロックフィードスルーを実質的にゼロにす
ることができる。その結果、出力電圧の直流オフセット
電圧誤差を実質的にゼロにすることができ、出力電圧に
対する高周波雑音が発生しないようにすることができ
る。

【０１３４】請求項３に係る発明によれば、第２の容量
と、ゲイン制御電圧に応じて制御される第２のスイッチ
とを含む回路が第１の容量に対して並列に設けられてい
る。これにより、出力電圧の電圧変化量のゲインを容易
に調整することが可能になる。出力電圧の電圧変化量の
ゲインを適切に調整することにより、広いダイナミック
レンジを実現することができる。

【０１３５】請求項４に係る発明によれば、抵抗として
機能するスイッチトキャパシタ回路が第１の容量に対し
て並列に設けられている。これにより、フィルタ機能を
電荷−電圧変換回路に内蔵することができる。その結
果、赤外線検出回路の回路規模を低減することが可能に
なる。

【０１３６】請求項５に係る発明によれば、電荷−電圧
変換回路およびフィードバック回路がデルタ・シグマ変
調機能を有するように構成されている。これにより、ス
イッチトキャパシタ積分回路によって発生し得る１／ｆ
雑音および量子化雑音を低減することが可能になる。

【０１３７】請求項７に係る発明によれば、オペアンプ
の代わりにインバータが使用される。これにより、電荷
−電圧変換回路の回路規模を低減することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１の赤外線検出回路１の構
成を示す図である。

【図２】図１に示される回路構成の簡略化した表記を示
す図である。

【図３】本発明の実施の形態２の赤外線検出回路２の構
成を示す図である。

【図４】本発明の実施の形態３の赤外線検出回路３の構
成を示す図である。

【図５】本発明の実施の形態４の赤外線検出回路４の構
成を示す図である。

【図６】本発明の実施の形態５の赤外線検出回路５の構
成を示す図である。

【図７】本発明の実施の形態６の赤外線検出回路６の構
成を示す図である。

【図８】従来の赤外線検出回路の構成を示す図である。

【符号の説明】 １ 赤外線検出回路 １００ 電荷−電圧変換回路 １０１ Ｐチャネル型トランジスタ １０２ Ｎチャネル型トランジスタ １０３ Ｐチャネル型トランジスタのゲート・ソース間
の寄生容量 １０４ Ｐチャネル型トランジスタのゲート・ドレイン
間の寄生容量 １０５ Ｎチャネル型トランジスタのゲート・ソース間
の寄生容量 １０６ Ｎチャネル型トランジスタのゲート・ドレイン
間の寄生容量 １０７ ＣＭＯＳ型のスイッチ １０８ インバータ １０９ 赤外線センサ １１０ オペアンプ １１１ 容量 １１２ 入力端子 １１３ 出力端子 １１４ 制御端子

Claims (8)

【特許請求の範囲】
1. 【請求項１】 電荷発生型検知素子において発生した電
   荷を電圧に変換する電荷−電圧変換回路を備え、 前記電荷−電圧変換回路は、 前記電荷発生型検知素子において発生した前記電荷を蓄
   積する第１の容量と、 前記第１の容量に帰還接続されたオペアンプと、 前記第１の容量に並列に接続され、前記第１の容量に蓄
   積された前記電荷を放電するための第１のスイッチとを
   含み、 前記第１のスイッチは、第１のクロックフィードスルー
   を発生する第１のトランジスタと第２のクロックフィー
   ドスルーを発生する第２のトランジスタとを含み、前記
   第１のスイッチは、前記第１のクロックフィードスルー
   の少なくとも一部が前記第２のクロックフィードスルー
   によって相殺されるように構成されている、電荷発生型
   検知素子の信号処理回路。
2. 【請求項２】 前記第１のスイッチは、Ｐチャネル型ト
   ランジスタを前記第１のトランジスタとして含み、か
   つ、Ｎチャネル型トランジスタを前記第２のトランジス
   タとして含むＣＭＯＳ型のスイッチであり、 前記ＣＭＯＳ型のスイッチは、Ｃ_pgs＝Ｃ_ngs、かつ、Ｃ
   _pgd＝Ｃ_ngdを満たすように構成されており、 Ｃ_pgsは前記Ｐチャネル型トランジスタのゲート・ソー
   ス間容量を示し、Ｃ_ngsは前記Ｎチャネル型トランジス
   タのゲート・ソース間容量を示し、Ｃ_pgdは前記Ｐチャ
   ネル型トランジスタのゲート・ドレイン間容量を示し、
   Ｃ_ngdは前記Ｎチャネル型トランジスタのゲート・ドレ
   イン間容量を示す、請求項１に記載の電荷発生型検知素
   子の信号処理回路。
3. 【請求項３】 第２の容量と、ゲイン制御電圧に応じて
   制御される第２のスイッチとを含む回路をさらに備え、 前記回路は、前記第１の容量に並列に接続されている、
   請求項１に記載の電荷発生型検知素子の信号処理回路。
4. 【請求項４】 前記第１の容量に並列に接続された、抵
   抗として機能するスイッチトキャパシタ回路をさらに備
   えている、請求項１に記載の電荷発生型検知素子の信号
   処理回路。
5. 【請求項５】 前記電荷−電圧変換回路の出力を前記電
   荷−電圧変換回路の入力にフィードバックするフィード
   バック回路をさらに備え、 前記電荷−電圧変換回路および前記フィードバック回路
   は、デルタ・シグマ変調機能を有するように構成されて
   いる、請求項１に記載の電荷発生型検知素子の信号処理
   回路。
6. 【請求項６】 前記フィードバック回路は、 前記電荷−電圧変換回路から出力される出力電圧と所定
   の電圧とを比較する比較器と、 前記比較器の出力を遅延させる遅延器と、 前記遅延器から出力されるデジタル信号をアナログ信号
   に変換するデジタル・ツー・アナログ変換器とを含む、
   請求項５に記載の電荷発生型検知素子の信号処理回路。
7. 【請求項７】 電荷発生型検知素子において発生した電
   荷を電圧に変換する電荷−電圧変換回路を備え、 前記電荷−電圧変換回路は、 前記電荷発生型検知素子において発生した前記電荷を蓄
   積する第１の容量と、 前記第１の容量に帰還接続されたインバータと、 前記第１の容量に並列に接続され、前記第１の容量に蓄
   積された前記電荷を放電するための第１のスイッチとを
   含む、電荷発生型検知素子の信号処理回路。
8. 【請求項８】 前記第１のスイッチは、第１のクロック
   フィードスルーを発生する第１のトランジスタと第２の
   クロックフィードスルーを発生する第２のトランジスタ
   とを含み、前記第１のスイッチは、前記第１のクロック
   フィードスルーの少なくとも一部が前記第２のクロック
   フィードスルーによって相殺されるように構成されてい
   る、請求項７に記載の電荷発生型検知素子の信号処理回
   路。