JPS5962215A - 電圧制御発振回路 - Google Patents
電圧制御発振回路Info
- Publication number
- JPS5962215A JPS5962215A JP17102882A JP17102882A JPS5962215A JP S5962215 A JPS5962215 A JP S5962215A JP 17102882 A JP17102882 A JP 17102882A JP 17102882 A JP17102882 A JP 17102882A JP S5962215 A JPS5962215 A JP S5962215A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- capacitor
- current
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/06—Frequency or rate modulation, i.e. PFM or PRM
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電圧制御発振回路、更に詳しく言えば直流電圧
値をクロック周波数に変換する電圧制御発振回路に係り
、特にＭ ＯＳ半導体集積回路で実現するのに好適外電
圧制御発振回路の（ｔ’を成に関する。
値をクロック周波数に変換する電圧制御発振回路に係り
、特にＭ ＯＳ半導体集積回路で実現するのに好適外電
圧制御発振回路の（ｔ’を成に関する。
従来、この種の電圧制御発振回路としては消費電力の点
からＭＯＳ−集積回路で実現された第１図の構成回路が
幅広い用途に用いられている。本回路は、端子１に印加
された重圧ＶＩＮに比例する電流■４で、２つのＣＭＯ
Ｓゲートの切替えによって、図の実線又は点線のように
キャパシタ９を充電し、その充電電圧が所定の値（たと
えばＶＴＩ＋）に達成したとき、電圧比較器１０又は１
１からフリップフロップ１２をセット又はリセットする
パルス電圧を発生し、上記キャパシタ９の充電方向が切
替るよう動作する。動作の計＋１ｔｌｌｌは第２図の各
部波形に示すとおりであるが、本従来回路には、上記キ
ャパシタ９の充′市方向が切替える時にＶＡ点及びＶｉ
＋点に第２図のような負電圧Ｖｙが発生する。この負電
圧はトランジスタ６又ｉ、ｌ：８のウェル・ドレイン間
のＰＮ接合を順方向にバイアスするため、もし、上記電
圧比較器の閾値電圧ＶＴＭがこのＰＮ接合順方向降下電
圧Ｖｙに対してＶＴ ＩＩ ＞ＶＦの関係にあれば、第
２図のように負側電圧がクランプされる。このため、（
又、もしＶＴａ＜ＶＦであっても）、キャパシタ９には
上記所定の電流工４以外に接地線側からウェル層を介し
た電流が充電されるため、所望とする電圧−周波数特性
を正確に実現することは困難である。でらに又、このウ
ェル電流は、ＣＭＯ８集積回路においてｔｊ［ラッチア
ップ現象の主要な原因で（ることは周知のとおりであり
、したがって、集積回路においてはこの防止対策を施こ
す必要があり、このためチップ面積が増加するという問
題がある。
からＭＯＳ−集積回路で実現された第１図の構成回路が
幅広い用途に用いられている。本回路は、端子１に印加
された重圧ＶＩＮに比例する電流■４で、２つのＣＭＯ
Ｓゲートの切替えによって、図の実線又は点線のように
キャパシタ９を充電し、その充電電圧が所定の値（たと
えばＶＴＩ＋）に達成したとき、電圧比較器１０又は１
１からフリップフロップ１２をセット又はリセットする
パルス電圧を発生し、上記キャパシタ９の充電方向が切
替るよう動作する。動作の計＋１ｔｌｌｌは第２図の各
部波形に示すとおりであるが、本従来回路には、上記キ
ャパシタ９の充′市方向が切替える時にＶＡ点及びＶｉ
＋点に第２図のような負電圧Ｖｙが発生する。この負電
圧はトランジスタ６又ｉ、ｌ：８のウェル・ドレイン間
のＰＮ接合を順方向にバイアスするため、もし、上記電
圧比較器の閾値電圧ＶＴＭがこのＰＮ接合順方向降下電
圧Ｖｙに対してＶＴ ＩＩ ＞ＶＦの関係にあれば、第
２図のように負側電圧がクランプされる。このため、（
又、もしＶＴａ＜ＶＦであっても）、キャパシタ９には
上記所定の電流工４以外に接地線側からウェル層を介し
た電流が充電されるため、所望とする電圧−周波数特性
を正確に実現することは困難である。でらに又、このウ
ェル電流は、ＣＭＯ８集積回路においてｔｊ［ラッチア
ップ現象の主要な原因で（ることは周知のとおりであり
、したがって、集積回路においてはこの防止対策を施こ
す必要があり、このためチップ面積が増加するという問
題がある。
そこで、本発明の目的は、上記従来回路の欠点を＃消し
て、実現精度に優れ、かつ、集積回路化するに適した電
圧制御発振回路を提供することにある。
て、実現精度に優れ、かつ、集積回路化するに適した電
圧制御発振回路を提供することにある。
上記目的を実現するために、本発明では、充電キャパシ
タを２つに分割し、それぞれの一端を直接接地電位に接
続して、充電方向が切替わるときもキャパシタの下部端
子電位が固定されるようにしたものである。更に詳しく
言えば入力電圧によって電流を制御する第１の回路と、
上記第１の回路の電流をスイッチを介してコンデンサを
充電し、上記スイッチ回路を介して上記コンデンサを放
電する第２の回路と、上記コンデンサの電位と基準電位
を比較する比較器と、上記比較器の出力によって駆動さ
れ、その出力を上記スイッチの駆動信号及び電圧制御さ
れた発振出力とする第３の回路からなる電圧制御発振回
路において、上記第２の回路が一端が接地づれ、かつ他
端が上記第１の回路の出力側と接地側に相補的に切換る
スイッチ、ならびに上記比較器に接続された第１及び第
２のコンデンサと、上記第３の回路の出力によって、上
記第１及び第２のコンデンサに接続される上記スイッチ
が相補的にり換える手段とを有して構成する。
タを２つに分割し、それぞれの一端を直接接地電位に接
続して、充電方向が切替わるときもキャパシタの下部端
子電位が固定されるようにしたものである。更に詳しく
言えば入力電圧によって電流を制御する第１の回路と、
上記第１の回路の電流をスイッチを介してコンデンサを
充電し、上記スイッチ回路を介して上記コンデンサを放
電する第２の回路と、上記コンデンサの電位と基準電位
を比較する比較器と、上記比較器の出力によって駆動さ
れ、その出力を上記スイッチの駆動信号及び電圧制御さ
れた発振出力とする第３の回路からなる電圧制御発振回
路において、上記第２の回路が一端が接地づれ、かつ他
端が上記第１の回路の出力側と接地側に相補的に切換る
スイッチ、ならびに上記比較器に接続された第１及び第
２のコンデンサと、上記第３の回路の出力によって、上
記第１及び第２のコンデンサに接続される上記スイッチ
が相補的にり換える手段とを有して構成する。
以下、本発明を実施例第３図及び動作波形第４図を用い
て詳細に説明する。
て詳細に説明する。
第３図において、第１図と同一部分については同一の番
号を付している。入力端子１からトランジスタ ラスタ２，３，６；入力・電圧ＶｒＮＫよって電流１４
を制御する第１の回路であり、トランジスタ５．６．７
および８キヤパシタ９１および９２０部分が第２の回路
であり、トランジスタ５と６（又６）がオンのときトラ
ンジスタ７がオフ（相補的）となる。フリップフロップ
１２及びインバータ１３、出力端子１４が第３の回路を
構成する。
号を付している。入力端子１からトランジスタ ラスタ２，３，６；入力・電圧ＶｒＮＫよって電流１４
を制御する第１の回路であり、トランジスタ５．６．７
および８キヤパシタ９１および９２０部分が第２の回路
であり、トランジスタ５と６（又６）がオンのときトラ
ンジスタ７がオフ（相補的）となる。フリップフロップ
１２及びインバータ１３、出力端子１４が第３の回路を
構成する。
端子１に印加された入力制御電圧ＶＩＮはトランジスタ
２によって電流に変換される。この指、流Ｉ２はトラン
ジスタ３にも流れるから、トランジスタ４にはミラー電
流■４が生じる。
２によって電流に変換される。この指、流Ｉ２はトラン
ジスタ３にも流れるから、トランジスタ４にはミラー電
流■４が生じる。
いま、フリップフロップ１２がセット状態にあり、した
がって、出力Ｑが高論理電圧、出力Ｑが低論理電圧であ
るときを考えると、トランジスタ５〜８のうちの６と７
がオンであるから、電流■４は実線の如く流れてキャパ
シタ９１を充電する。したがって、ＶＡ点の電圧は直線
的に上昇するが、ＶＢ点の電圧は接地電位に保持されて
いる。
がって、出力Ｑが高論理電圧、出力Ｑが低論理電圧であ
るときを考えると、トランジスタ５〜８のうちの６と７
がオンであるから、電流■４は実線の如く流れてキャパ
シタ９１を充電する。したがって、ＶＡ点の電圧は直線
的に上昇するが、ＶＢ点の電圧は接地電位に保持されて
いる。
この状態が継続するうち、ＶＡ点′ケ、圧が所定１直Ｖ
ＴＩＩに達すると、電圧比較器１１は高論理レベル電圧
を出力し、したがって、クリップフロップ１２はす七ツ
）−Ｊれ、出力Ｑは低論理電圧に、出力点は高論理電圧
に変化する。ゆえに、上記トランジスタ６と７はオフ、
代りに５と８がオンとなり、キャパシタ９１の軍、圧は
トランジスタ８で放電されると同時に、電流■４の流れ
は点線側に切替り、キャパシタ９２の充電が始まる。し
たがって、このとき、電圧比較器１１の出力は再び元の
低論理電圧へ変化するが、７８点の市、圧は、第２図に
示した第１図従来例のような負電圧の発生はなく、すみ
やかに上昇を開始する。その後、７８点電圧が上述同様
ＶＴＲに達すると、電圧比較器１０から高論理電圧が出
力され、したがって、フリップフロップ１２がセットさ
れ、最初の状態に戻る。
ＴＩＩに達すると、電圧比較器１１は高論理レベル電圧
を出力し、したがって、クリップフロップ１２はす七ツ
）−Ｊれ、出力Ｑは低論理電圧に、出力点は高論理電圧
に変化する。ゆえに、上記トランジスタ６と７はオフ、
代りに５と８がオンとなり、キャパシタ９１の軍、圧は
トランジスタ８で放電されると同時に、電流■４の流れ
は点線側に切替り、キャパシタ９２の充電が始まる。し
たがって、このとき、電圧比較器１１の出力は再び元の
低論理電圧へ変化するが、７８点の市、圧は、第２図に
示した第１図従来例のような負電圧の発生はなく、すみ
やかに上昇を開始する。その後、７８点電圧が上述同様
ＶＴＲに達すると、電圧比較器１０から高論理電圧が出
力され、したがって、フリップフロップ１２がセットさ
れ、最初の状態に戻る。
ところで、第４図に示す如く発振周期をＴｃ。
キャパシタ９１．９２の容量値をＣとすると、の関係式
が成立するから、ここで、Ｔｃ＝１μｓ（発振周波数は
ＩＭＨｚ）、ＶＴＲ＝ ２． ＯＶ、 Ｉ ４＝４μＡ
とすると、Ｃ＝１ｐＦとなる。したがって、この場合、
従来回路に比して１ｐＦキヤパシタの増加のみで実現で
きる。
が成立するから、ここで、Ｔｃ＝１μｓ（発振周波数は
ＩＭＨｚ）、ＶＴＲ＝ ２． ＯＶ、 Ｉ ４＝４μＡ
とすると、Ｃ＝１ｐＦとなる。したがって、この場合、
従来回路に比して１ｐＦキヤパシタの増加のみで実現で
きる。
以上に詳述した如く、本発明によれば、従来回路に比し
て小容量（たとえば１ｐＦ程度）キャパシタ１個のハー
ドウェア増加のみで、高速かつ高精度の′電圧制御発振
回路が実桿でき、かつ、集積回路化したときのチップ面
積は、従来回路が必要としたラッチアップ発生防止対策
が原理的に不要となるから、上記キャパシタ部の潰加を
行なっても総体的には減らすことができる。
て小容量（たとえば１ｐＦ程度）キャパシタ１個のハー
ドウェア増加のみで、高速かつ高精度の′電圧制御発振
回路が実桿でき、かつ、集積回路化したときのチップ面
積は、従来回路が必要としたラッチアップ発生防止対策
が原理的に不要となるから、上記キャパシタ部の潰加を
行なっても総体的には減らすことができる。
第１図は従来構成による電圧制御発振回路図、第２図は
第１図の動作を説明するための各部波形、第３図は本発
明の一実施例を示す回路図、また、第４図は第３図の動
作を説明した各部波形である。 １・・・制御電圧印加端子、２，６．８・・・ＮＭＯ８
）ランジスタ、３，４．５及び７・・・ＰＭＯ８）ラン
ジスタ、９１及び９２・・・ギーヤバシタ、１０及び１
１・・・電圧比較器、１２・・・フリップ７０ツブ、１
３・・・出力バッファゲート、１４・・・発振パルス出
力端子。 第 １ 口 第 ７ 図 第 ３ 図 第４ 口
第１図の動作を説明するための各部波形、第３図は本発
明の一実施例を示す回路図、また、第４図は第３図の動
作を説明した各部波形である。 １・・・制御電圧印加端子、２，６．８・・・ＮＭＯ８
）ランジスタ、３，４．５及び７・・・ＰＭＯ８）ラン
ジスタ、９１及び９２・・・ギーヤバシタ、１０及び１
１・・・電圧比較器、１２・・・フリップ７０ツブ、１
３・・・出力バッファゲート、１４・・・発振パルス出
力端子。 第 １ 口 第 ７ 図 第 ３ 図 第４ 口
Claims (1)
- 入力電圧によって電流を制御する第１の回路と、上記第
１の回路の電流をスイッチを介してコンデンサを充電し
、上記スイッチ回路を介して上記コンデンサを放電する
第２の回路と、上記コンデンサの電位と基準電位を比較
する比較器と、上記比較器の出力によって１更動され、
その出力を上記スイッチの駆動信号及び電圧制御された
発振出力とする第３の回路からなる電圧制御発振回路に
おいて、上記第２の回路が一端が接地きれ、かつ他端が
上記第１の回路の出力側と接地ｌ１１１！ｌにオ目袖的
に切換るスイッチ、ならびに上記比較器に接続された第
１及び第２のコンデンサと、上記第３の回路の出力によ
って、上記第１及び第２のコンデンサに接続される上記
スイッチが相補的に切換える手段とを令してなることを
特徴とする（社）灰副坤発博回礼
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17102882A JPS5962215A (ja) | 1982-10-01 | 1982-10-01 | 電圧制御発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17102882A JPS5962215A (ja) | 1982-10-01 | 1982-10-01 | 電圧制御発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5962215A true JPS5962215A (ja) | 1984-04-09 |
Family
ID=15915742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17102882A Pending JPS5962215A (ja) | 1982-10-01 | 1982-10-01 | 電圧制御発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5962215A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0180084A2 (en) * | 1984-10-27 | 1986-05-07 | Kabushiki Kaisha Toshiba | Voltage controlled oscillator |
| EP0180105A2 (en) * | 1984-10-31 | 1986-05-07 | Kabushiki Kaisha Toshiba | Voltage controlled oscillator |
| EP0593872B1 (en) * | 1992-10-22 | 1998-06-24 | United Memories, Inc. | Low power VCC and temperature independent oscillator |
| EP1767911A1 (en) * | 2004-07-12 | 2007-03-28 | Hamamatsu Photonics K.K. | Photodetector |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5761325A (en) * | 1980-09-30 | 1982-04-13 | Nippon Telegr & Teleph Corp <Ntt> | Voltage-controlled variable oscillating circuit |
| JPS5773518A (en) * | 1980-10-24 | 1982-05-08 | Nec Corp | Voltage-controlling oscillator circuit |
-
1982
- 1982-10-01 JP JP17102882A patent/JPS5962215A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5761325A (en) * | 1980-09-30 | 1982-04-13 | Nippon Telegr & Teleph Corp <Ntt> | Voltage-controlled variable oscillating circuit |
| JPS5773518A (en) * | 1980-10-24 | 1982-05-08 | Nec Corp | Voltage-controlling oscillator circuit |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0180084A2 (en) * | 1984-10-27 | 1986-05-07 | Kabushiki Kaisha Toshiba | Voltage controlled oscillator |
| EP0180105A2 (en) * | 1984-10-31 | 1986-05-07 | Kabushiki Kaisha Toshiba | Voltage controlled oscillator |
| EP0593872B1 (en) * | 1992-10-22 | 1998-06-24 | United Memories, Inc. | Low power VCC and temperature independent oscillator |
| US6031407A (en) * | 1992-10-22 | 2000-02-29 | United Memories, Inc. | Low power circuit for detecting a slow changing input |
| EP1767911A1 (en) * | 2004-07-12 | 2007-03-28 | Hamamatsu Photonics K.K. | Photodetector |
| EP1767911A4 (en) * | 2004-07-12 | 2010-09-08 | Hamamatsu Photonics Kk | PHOTO-DETECTOR |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8643443B1 (en) | Comparator and relaxation oscillator employing same | |
| US20020014908A1 (en) | Device for voltage multiplication with high efficiency, combination of the device with a battery-operated apparatus, and low-power loss generation of a programming voltage | |
| US5151620A (en) | CMOS input buffer with low power consumption | |
| US3646369A (en) | Multiphase field effect transistor dc driver | |
| JPH0799430A (ja) | モノリシック集積パッド駆動装置の出力電流設定方法 | |
| US20010011919A1 (en) | Charge pump circuit | |
| JPH0158896B2 (ja) | ||
| US11342909B2 (en) | Semiconductor integrated circuit and control method of semiconductor integrated circuit | |
| US6724268B2 (en) | Variable delay circuit, and differential voltage-controlled ring oscillator using the same, and PLL using the oscillator | |
| US4952863A (en) | Voltage regulator with power boost system | |
| JPS5962215A (ja) | 電圧制御発振回路 | |
| JPH06150652A (ja) | 半導体集積回路 | |
| JPS6144414B2 (ja) | ||
| JP4576717B2 (ja) | コンパレータ回路 | |
| US4321561A (en) | Switch operated capacitive oscillator apparatus | |
| JP2001189645A (ja) | 制御発振システムとその方法 | |
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| JPH02233015A (ja) | 対称な２つのチャージ・ポンプを有するデバイスにより制御された電力ｍｏｓトランジスタ | |
| EP0109004B1 (en) | Low power clock generator | |
| JPH10313235A (ja) | Ｖ／ｆ変換回路 | |
| US20240022211A1 (en) | Semiconductor device | |
| JPS6010656A (ja) | 基板バイアス発生回路 | |
| JP3396555B2 (ja) | 半導体ポンプ回路 | |
| JPH06311731A (ja) | 電源電圧変換回路 | |
| JPS6243367B2 (ja) |