JP2007027210A

JP2007027210A - 光検出回路

Info

Publication number: JP2007027210A
Application number: JP2005203521A
Authority: JP
Inventors: Takashi Suzuki; 高志鈴木
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 2005-07-12
Filing date: 2005-07-12
Publication date: 2007-02-01
Anticipated expiration: 2025-07-12
Also published as: JP5269286B2

Abstract

【課題】光電流を光電流の大きさに応じた周波数へ変換する光検出回路において、照度変化に対応できる光検出回路を提供する。
【解決手段】光検出回路１は、ホトダイオードＰＤに接続された第１積分回路ＩＧ１と、第１積分回路ＩＧ１の出力が入力される第１比較器ＣＯＭＰ１と、第１比較器ＣＯＭＰ１の出力に応じて第１積分回路ＩＧ１をリセットするリセット信号発生手段３０と、第１比較器ＣＯＭＰ１から出力される信号レベルの切り替わりの周波数が所定値よりも低い場合には第１積分回路ＣＯＭＰ１がリセットされるオールリセット信号が入力されるオールリセット端子１００とを備えている。
【選択図】図１

Description

本発明は、光検出回路に関する。

本願発明者は、特許文献１に記載のように、ホトダイオードで発生した電荷を積分回路を介して電圧に変化した後、これを比較器に入力することで、光電流の大きさに応じた周波数を出力する光検出回路を提案してきた。
特開２００４−３２５４０９号公報

しかしながら、上述の光検出回路には改善の余地があり、特に、低照度の場合の検出では、積分回路に電荷が蓄積される期間が長くなるため、出力信号周波数が非常に低くなり、測定時の信号であるかどうかの信憑性が低くなるという問題を発見した。すなわち、長時間経過後においても電荷が規定量まで蓄積されなければ、比較器出力は変化しないということである。

本発明は、このような問題に鑑みてなされたものであり、光電流を周波数変換する光検出回路において、照度変化に対応できる光検出回路を提供することを目的とする。

上述の課題を解決するため、本発明に係る光検出回路は、ホトダイオードの一端に接続された第１積分回路と、第１積分回路の出力が入力される第１比較器と、第１比較器の出力に応じて第１積分回路をリセットするリセット信号発生手段と、第１比較器から出力される信号レベルの切り替わりの周波数が所定値よりも低い場合には第１積分回路がリセットされるオールリセット信号が入力されるオールリセット端子とを備えることを特徴とする。

第１積分回路に蓄積された電荷量に応じて発生する電圧が第１比較器の閾値を超えた場合には、第１比較器の出力は切り替わる。すなわち、光電流強度が高いほど、比較器出力は短期間に切り替わり、比較器の出力が切り替わるとリセット信号発生手段が積分回路をリセットして再度、電荷の蓄積を開始する。このようにして、ホトダイオードで発生した光電流を光電流の大きさに応じた周波数へ変換することが行われる。

第１比較器から出力される信号レベルの切り替わりの周波数を外部に接続した回路等で計測し、これが所定値よりも低い場合には、例えば、昼間から夜になったと判断できる場合には、オールリセット端子にオールリセット信号を入力する。オールリセット信号が入力されるとは、積分回路のリセットが行われるレベルの信号が入力されることである。

低照度の場合には、オールリセット信号が入力されるので、第１積分回路がリセットされ、このリセットタイミングを基準時刻として電荷の蓄積が開始される。すなわち、計測開始時刻が判明するため、この時刻から第１比較器の出力が切り替わるまでの期間を計測すれば、低照度の場合でも正確に高い信憑性で計測を行うことができる。換言すれば、照度が落ちて繰り返し周波数が異常に低くなってきたら、パルスの繰り返し周波数の計測から、パルス幅の計測に切り替えるということである。

また、本発明の光検出回路は、ホトダイオードの一端に接続された第２積分回路と、第２積分回路の出力が入力される第２比較器とを備え、リセット信号発生手段は、第１及び第２比較器の出力に応じて相補的に第１及び２積分回路をリセットすることを特徴とする。

この場合、第１及び第２の積分回路が相補的にリセットされるため、リセット期間においても、どちらかの積分回路は電荷を蓄積することができる。

また、オールリセット端子にオールリセット信号が入力された場合には、第１及び第２積分回路を同時にリセットするよう、オールリセット端子はリセット信号発生手段の出力ラインに接続されていることを特徴とする。

すなわち、通常であれば、第１及び第２積分回路は相補的にリセットされるが、オールリセット信号は、リセット信号発生手段の出力ラインに介在しており、双方の積分回路を同時にリセットし、計測の信憑性を高めることができる。

また、光検出回路は、リセット信号発生手段と光検出回路の出力端子との間に介在する出力制御スイッチを更に備え、オールリセット端子にオールリセット信号が入力された場合には、出力制御スイッチが切断されるよう、オールリセット端子と出力制御スイッチとは接続されていることを特徴とする。

出力制御スイッチを設けることによって、複数個の本光検出回路出力をマイコン等の制御ＩＣの一つの入力端子に接続することが可能となる。複数個接続した本光検出回路の出力制御スイッチを全てオフ（同一入力端子に接続した全ての本光検出回路をオールリセット状態と）させるか、若しくは唯一つのみの出力制御スイッチをオンさせるような制御をすることによって、このような接続でも複数個接続した本光検出回路の出力のそれぞれをマイコン等の制御ＩＣで読み込むことが可能となる。

この光検出回路によれば、光電流を光電流の大きさに応じた周波数へ変換する光検出回路において、照度変化に対応することができる。

以下、実施の形態に係る光検出回路について説明する。なお、同一要素には、同一符号を用いることとし、重複する説明は省略する。

図１は光検出回路の回路図である。

この光検出回路１は、ホトダイオードＰＤのカソードに接続された積分回路ＩＧ１を備えている。

積分回路ＩＧ１は、オペアンプＯＰ１の出力端子と反転入力端子との間に介在するキャパシタＣｆ１と、キャパシタＣｆ１の両端間を短絡可能なスイッチＳＷ１０と、オペアンプＯＰ１への入力信号の接続／切断を行うゲートスイッチＳＷ１１とを備えている。オペアンプＯＰ１の非反転入力端子には基準電位Ｖｒ１が与えられる。

積分回路ＩＧ１のゲートスイッチＳＷ１１には信号Ｑが与えられ、ＱがＨレベルの場合にはゲートスイッチＳＷ１１はＯｎする。短絡スイッＳＷ１０には、信号Ｑに対して相補的な信号ＱＢ（Ｑバー）が与えられ、ＱＢがＨレベルの場合には、スイッチＳＷ１０はＯｎする。

積分回路ＩＧ１をリセットする場合には、信号ＱＢをＨレベルとして短絡スイッチＳＷ１０をＯｎし、また、電荷蓄積を開始する場合には、信号ＱをＨレベルとしてゲートスイッチＳＷ１１をＯｎすると共に、短絡スイッチＳＷ１０を開放する（ＱＢ＝Ｌレベル）。
ホトダイオードＰＤのカソードに接続された積分回路ＩＧ１を備えている。

この光検出回路１は、ホトダイオードＰＤのカソードに接続された積分回路ＩＧ２を更に備えている。積分回路ＩＧ２は、積分回路ＩＧ１とは相補的に動作する。すなわち、積分回路ＩＧ１が電荷蓄積を行っている期間においては、積分回路ＩＧ２はリセット状態であり、積分回路ＩＧ１にリセットをかけた場合には、積分回路ＩＧ２は電荷蓄積を行っている。すなわち、一方の積分回路のリセット期間においても他方の積分回路は電荷を蓄積することが可能であるため、光電流を高周波数までリニアに光電流の大きさに応じた周波数へ変換することができる。

換言すれば、光検出回路１では、第１及び第２の積分回路ＩＧ１、ＩＧ２が相補的にリセットされるため、リセット期間においても、どちらかの積分回路は電荷を蓄積することができる。

なお、通常であれば、第１及び第２積分回路ＩＧ１，ＩＧ２は相補的にリセットされるが、後述のオールリセット信号ＲＥＳＥＴは、ＲＳフリップフロップ３０の出力ラインに入力され、双方の積分回路ＩＧ１，ＩＧ２を同時にリセットし、低照度時の計測の信憑性を高める。すなわち、オールリセット端子１００にオールリセット信号が入力された場合には、第１及び第２積分回路ＩＧ１，ＩＧ２を同時にリセットするよう、オールリセット端子１００はＲＳフリップフロップ３０の出力ライン（ＮＡＮＤ２、ＮＡＮＤ３）に接続されている。

積分回路ＩＧ２は、オペアンプＯＰ２の出力端子と反転入力端子との間に介在するキャパシタＣｆ２と、キャパシタＣｆ２の両端間を短絡可能なスイッチＳＷ２０と、オペアンプＯＰ２への入力信号の接続／切断を行うゲートスイッチＳＷ２１とを備えている。オペアンプＯＰ２の非反転入力端子には基準電位Ｖｒ１が与えられる。

一方の積分回路ＩＧ１のゲートスイッチＳＷ１１には信号Ｑが与えられている場合、他方の積分回路ＩＧ２のゲートスイッチＳＷ２１には信号ＱＢが与えられる。ＱＢがＨレベルの場合にはゲートスイッチＳＷ２１はＯｎする。短絡スイッＳＷ２０には、信号ＱＢに対して相補的な信号Ｑが与えられ、ＱがＨレベルの場合には、スイッチＳＷ２０はＯｎする。

積分回路ＩＧ２をリセットする場合には、信号ＱをＨレベルとして短絡スイッチＳＷ２０をＯｎし、また、電荷蓄積を開始する場合には、信号ＱＢをＨレベルとしてゲートスイッチＳＷ２１をＯｎすると共に、短絡スイッチＳＷ２０を開放する（Ｑ＝Ｌレベル）。

また、光検出回路１は、積分回路ＩＧ１の出力が入力される比較器ＣＯＭＰ１と、比較器ＣＯＭＰ１の出力に応じて積分回路ＩＧ１をリセットするＲＳフリップフロップ３０（リセット信号発生手段：入力はＳ端子）とを備えており、ホトダイオードＰＤで発生した光電流を光電流の大きさに応じた周波数へ変換を行っている。

積分回路ＩＧ１に蓄積された電荷量に応じて発生する電圧ＯＵＴ１が比較器ＣＯＭＰ１の閾値Ｖｒ２を超えた場合には、比較器ＣＯＭＰ１の出力は、ＨレベルからＬレベルに切り替わる。

また、光検出回路１は、もう一方の積分回路ＩＧ２の出力が入力される比較器ＣＯＭＰ２と、比較器ＣＯＭＰ２の出力に応じて積分回路ＩＧ２をリセットするＲＳフリップフロップ３０（リセット信号発生手段：入力はＲ端子））とを備えており、ホトダイオードＰＤで発生した光電流を光電流の大きさに応じた周波数へ変換を行っている。

積分回路ＩＧ２に蓄積された電荷量に応じて発生する電圧ＯＵＴ２が比較器ＣＯＭＰ２の閾値Ｖｒ２を超えた場合には、比較器ＣＯＭＰ２の出力は、ＨレベルからＬレベルに切り替わる。

すなわち、光電流強度が高いほど、比較器出力は短期間に切り替わり、比較器の出力が切り替わるとＲＳフリップフロップ３０からの出力（Ｑ，ＱＢ）が積分回路ＩＧ１又はＩＧ２を交互にリセットして再度、電荷の蓄積を開始する。このようにして、ホトダイオードＰＤで発生した光電流を光電流の大きさに応じた周波数へ変換が行われる。

ＲＳフリップフロップは、２つのＮＡＮＤ回路（ＮＡＮＤ４、ＮＡＮＤ５）を接続してなるものであり、負論理入力の場合（入力が０の時）、入力端子Ｓ＝１、入力端子Ｒ＝０の場合、出力Ｑ’＝０、出力ＱＢ’＝１である。また、入力端子Ｓ＝０、入力端子Ｒ＝１の場合、出力Ｑ’＝１、出力ＱＢ’＝０である。入力端子Ｓ＝１、入力端子Ｒ＝１の場合、出力Ｑ’、ＱＢ’は不変である。Ｈレベルは１とし、Ｌレベルは０とする。

ＲＳフリップフロップ３０の後段には、積分回路と計測タイミングのオールリセット用のＮＡＮＤ回路（ＮＡＮＤ２、ＮＡＮＤ３）が接続されており、これらの回路の出力を信号Ｑ、ＱＢとして積分回路ＩＧ１、ＩＧ２の各スイッチに入力する。

オールリセット信号ＡＬＬＲＥＳＥＴ（以下、ＲＥＳＥＴ信号とする）がオールリセット端子１００から入力されると、これがインバータＩ１を介することで、反転ＲＥＳＥＴ信号（ＲＥＳＥＴバー）が生成される。反転リセット信号は出力制御スイッチＳＷ１に入力される。ＲＥＳＥＴ信号がＨレベルの場合、反転リセット信号はＬレベルである。この時、出力制御スイッチＳＷ１はＯｆｆとなり、ＮＡＮＤ回路（ＮＡＮＤ１）の出力はＨレベルとなる。ＮＡＮＤ１の出力はインバータＩ２を介するので、このラインＸの電位はＬレベルとなる。ラインＸがＬレベルの場合、オールリセット用のＮＡＮＤ回路（ＮＡＮＤ２、ＮＡＮＤ３）には、Ｈレベルの信号が入力され、信号Ｑ＝ＱＢ＝Ｈレベルとなり、双方の積分回路ＩＧ１，ＩＧ２がリセットされる。なお、通常制御の状態では、もちろんＱとＱＢの値は異なるものである。

ＨレベルのＲＥＳＥＴ信号が入力されると、インバータＩ１，Ｉ３を介することで、スイッチＳＷ２には、ＨレベルのＲＥＳＥＴ信号が入力され、ＳＲフリップフロップ３０のＳ端子がグランドに接続され、Ｌレベルとなり、ＳＲフリップフロップ３０もリセットされる。入力されるＲＥＳＥＴ信号がＬレベルとなった場合、光検出回路出力ＯＵＴＰＵＴは、常に同じ出力値（Ｌレベル）からスタートする。

なお、回路１は、Ｑ＝ＱＢ＝Ｌレベルとなることによる回路の不安定化を防止するために設けられており、すなわち、Ｑ＝ＱＢ＝Ｌレベルとなった場合には、ＮＡＮＤ６がＬとなり、ＸラインをＬレベルとして、Ｑ＝ＱＢ＝Ｈレベルとなるように動作する。

なお、ＲＳフリップフロップ３０の出力は、インバータＩ４、ＮＡＮＤ回路（ＮＡＮＤ７）、インバータＩ５、出力制御スイッチＳＷ１を介して外部に出力される。ＮＡＮＤ７の一方には、通常はＨレベルの信号が入力されているので、ＲＥＳＥＴ信号がＨレベルとなるまでは実質的には機能しない。

ホトダイオードＰＤと積分回路ＩＧ１（ＩＧ２）との間にはトランジスタＴＲ１が介在している。トランジスタＴＲ１とホトダイオードＰＤとの間には抵抗素子ＴＲ２が介在している。トランジスタＴＲ１にはオペアンプＯＰ１０が接続されている。

オペアンプＯＰ１０は、ＮチャンネルのトランジスタＴＲ１の制御端子（ゲート）に接続された出力端子、抵抗素子ＴＲ２とトランジスタＴＲ１との間の節点Ｊに接続された反転入力端子（第1入力端子）、及び、ホトダイオードＰＤのアノードに短絡する非反転入力端子（第2入力端子）を有している。

ホトダイオードＰＤには寄生容量Ｃｄが存在するが、積分回路ＩＧ１（ＩＧ２）における出力電圧ＯＵＴ１（ＯＵＴ２）は、本来、この寄生容量Ｃｄに影響を受ける。本実施形態の光検出回路１では、ホトダイオードＰＤと積分回路ＩＧ１（ＩＧ２）との間にトランジスタＴＲ１を介在させているので、積分回路ＩＧ１（ＩＧ２）の出力電圧ＯＵＴ１（ＯＵＴ２）は寄生容量Ｃｄの影響を殆ど受けなくなる。

トランジスタＴＲ１の制御端子（ゲート、ベース）には、オペアンプＯＰ１０の出力端子が接続されており、トランジスタＴＲ１の抵抗素子側の節点Ｊの電位を帰還制御する。この電位は、ホトダイオードＰＤのバイアス電圧がゼロバイアス電圧となるように制御される。

ホトダイオードＰＤのアノードの電位と、オペアンプＯＰ１０の非反転入力端子とは、接地電位に短絡しており、オペアンプＯＰ１０の反転入力端子の電位は、非反転入力端子の電位に等しくなるようにトランジスタＴＲ１の制御端子電位を制御するので、ホトダイオードＰＤにはゼロバイアスが与えられる。

抵抗素子ＴＲ２は、Ｎチャネルのトランジスタによって構成されている。トランジスタＴＲ１と抵抗素子ＴＲ２は、カスコード接続されている。抵抗素子ＴＲ２を構成するトランジスタの制御端子は、一定電位に固定されている。この一定電位は、抵抗素子ＴＲ２の制御端子に、その制御端子が接続されたトランジスタＴＲ３と、トランジスタＴＲ３に接続された電流源ＩＳから構成される。この電流源ＩＳは、オペアンプＯＰ１０内部で構成することもできる。

トランジスタＴＲ１と積分回路ＩＧ１（ＩＧ２）との間には、ホトダイオードＰＤを流れる電流Ｉを制限するリミッタ回路ＬＭが設けられている。の場合、積分回路ＩＧ１（ＩＧ２）へ入力される電流が制限されるため、積分回路ＩＧ１（ＩＧ２）を保護することができる。リミッタ回路ＬＭは、トランジスタＴＲ１と積分回路ＩＧ１との間に介在する抵抗Ｒ１０と、抵抗Ｒ１０の両端間に接続された反転／非反転入力端子を有するオペアンプＯＰ１１と、オペアンプＯＰ１１の出力で制御される電流源ＩＳ２とを備え、電流源ＩＳ２はトランジスタＴＲ１に接続されている。

抵抗Ｒ１０を流れる電流が増加して、抵抗Ｒ１０間で発生する電位差が大きくなると、電流源ＩＳ２からは抵抗Ｒ１０を流れる電流が少なくなるように電流が供給される。

図２は上記回路の動作を説明するためのタイミングチャートである。

オールリセット信号がＬレベルの場合、ホトダイオードＰＤに光が入射すると、光電流ＩがホトダイオードＰＤに流れ、信号ＱがＨレベルの場合、一方の積分回路ＩＧ１のキャパシタＣｆ１に電荷の蓄積が開始され、出力電圧ＯＵＴ１が直線的に上昇する（ａ）。

出力電圧ＯＵＴ１が、比較器ＣＯＭＰ１の基準電圧Ｖｒ２を超えた場合、それまでＨレベルであった比較器ＣＯＭＰ１の出力が反転してＬレベルに切り替わる。すなわち、負論理入力のＳＲフリップフロップ３０のＳ端子には、Ｌレベルが入力される（ｂ）。

そうすると、ＳＲフリップフロップ３０の出力が切り替わり、ＱはＬレベル、ＱＢはＨレベルとなる。すなわち、積分回路ＩＧ１のキャパシタＣｆ１は短絡され、リセットが行われ、出力電圧ＯＵＴ１はＬレベルとなる。したがって、Ｓ端子への入力電圧はＬレベルからＨレベルに戻る。

このとき、他方の積分回路ＩＧ２では、Ｑ＝Ｌレベル、ＱＢ＝Ｈレベルなので、電荷の蓄積が開始され、出力電圧ＯＵＴ２は直線的に上昇する（ｃ）。出力電圧ＯＵＴ２が比較器ＣＯＭＰ２の基準電圧Ｖｒ２を超えた場合、比較器ＣＯＭＰ２の出力はＨレベルからＬレベルに反転し、Ｒ端子にはＬレベルの信号が入力され、ＲＳフリップフロップ３０の出力が切り替わる（ｄ）。その後、積分回路ＩＧ１側の経路の動作と同じように動作する。

オールリセット信号がＨレベルの場合、ＳＲフリップフロップ３０と積分回路ＩＧ１，ＩＧ２は同時にリセットされ、新たに、測光動作が開始する（ｅ）。

なお、オールリセット信号（Ｈレベル）が入力されるのは、ホトダイオードＰＤに入射する光の照度が低い場合である。すなわち、図１を再び参照すると、光検出回路１は、照度判定回路ＬＪを備えている。

照度判定回路ＬＪは、出力端子ＯＵＴＰＵＴから出力されるパルス信号を取り込んで、パルス信号の単位時間内のパルス数を計測し、計測されたパルス数が所定値以下の場合には、低照度と判定し、Ｈレベルのオールリセット信号をオールリセット端子１００に出力する。照度判定回路ＬＪは、プログラムが格納されたＲＯＭを有するマイコン等である。

図３は、照度判定回路ＬＪにおけるリセット信号の発生手順を示すフローチャートである。

まず、出力端子ＯＵＴＰＵＴからの信号をＸ秒間測定し、この期間内のパルス数を計測する。期間Ｘ内のパルス数をＮとする（Ｓ１）。次に、計測されたパルス数Ｎが、所定値Ｎ_０以上であるかどうか、すなわち、「明るい」かどうかについて判定する。判定結果がＹｅｓである場合、光電流の周波数計測は信憑性に足りるものなので、計測結果を外部装置に出力する（Ｓ５）。判定結果がＮｏである場合、すなわち、周囲が「暗い」場合には、オールリセット信号（Ｈレベル）を出力する（Ｓ３）。

この時、出力端子ＯＵＴＰＵＴはＲＳフリップフロップ３０とは切断される。すなわち、出力制御スイッチＳＷ１はＯｆｆとなる。

出力制御スイッチＳＷ１１を設けることによって、複数個の本光検出回路出力をマイコン等の制御ＩＣの一つの入力端子に接続することが可能となる。複数個接続した本光検出回路の出力制御スイッチを全てオフ（同一入力端子に接続した全ての本光検出回路をオールリセット状態と）させるか、若しくは唯一つのみの出力制御スイッチをオンさせるような制御をすることによって、このような接続でも複数個接続した本光検出回路の出力のそれぞれをマイコン等の制御ＩＣで読み込むことが可能となる。

オールリセット信号の立下り時刻から、出力制御スイッチＳＷ１はＯｎとなり、計測が開始される。しかる後、オールリセット信号の立下り時刻から、出力端子ＯＵＴＰＵＴの出力信号レベルが切り替わるまでの期間を計測する（Ｓ４）。この期間は、ホトダイオードＰＤに入射した光の強度に比例する。暗時の光電流の蓄積期間計測は信憑性に足りるものなので、計測結果を外部装置に出力する（Ｓ５）。

図４は照度と測光時間の関係をグラフ（両対数）である。

上述のように、強制的にオールリセット信号を入力しない場合でも、次の積分回路のリセット周期になれば蓄積期間計測は可能ではあるが、この場合には、次のリセット周期まで待たなくてはならない。

照度が低い条件において、リセットを行う場合、照度が高くなるにつれて測光時間は短くなり、照度が規定値よりも高くなると一定値になる（実線Ｒｅｓｅｔ）。また、リセットを行わない場合も、照度が高くなるにつれて測光時間は短くなる（点線Ｎｏｎ−Ｒｅｓｅｔ）。但し、リセットを行わない場合には、リセットを行った場合よりも、測光時間は長くなる。

以上、説明したように、上述の光検出回路１は、ホトダイオードＰＤの一端に接続された第１積分回路ＩＧ１と、第１積分回路ＩＧ１の出力が入力される第１比較器ＣＯＭＰ１と、第１比較器ＣＯＭＰ１の出力に応じて第１積分回路ＩＧ１をリセットするＲＳフリップフロップ３０と、第１比較器ＣＯＭＰ１から出力される信号レベルの切り替わりの周波数が所定値よりも低い場合には（Ｓ２：Ｎｏ）、第１積分回路ＩＧ１がリセットされるオールリセット信号（Ｈレベル）が入力されるオールリセット端子１００とを備えている。

第１比較器ＣＯＭＰ１から出力される信号レベルの切り替わりの周波数を外部に接続した回路等で計測し、これが所定値よりも低い場合には、例えば、昼間から夜になったと判断できる場合には、オールリセット端子１００にオールリセット信号を入力する。オールリセット信号とは、積分回路のリセットが行われるレベルの信号のことであり、上述の例ではＨレベルの信号である。

低照度の場合には、オールリセット信号が入力されるので、第１積分回路ＩＧ１がリセットされ、このリセットタイミング（上述の例ではオールリセット信号の立下り時刻）を基準時刻として電荷の蓄積が開始される。すなわち、計測開始時刻が判明するため、この時刻から第１比較器ＣＯＭＰ１の出力が切り替わるまでの期間を計測すれば、低照度の場合でも正確に高い信憑性で計測を行うことができる。換言すれば、照度が落ちて繰り返し周波数が異常に低くなってきたら、パルスの繰り返し周波数の計測から、パルス幅の計測に切り替えるということである。

本発明は、光検出回路に利用することができる。

光検出回路の回路図である。回路動作を説明するためのタイミングチャートである。リセット信号の発生手順を示すフローチャートである。照度と測光時間の関係を示すグラフである。

符号の説明

ＩＧ１，ＩＧ２・・・積分回路、ＰＤ・・・ホトダイオード、ＴＲ１・・・トランジスタ、ＴＲ２・・・抵抗素子。

Claims

光検出回路において、
ホトダイオードの一端に接続された第１積分回路と、
前記第１積分回路の出力が入力される第１比較器と、
前記第１比較器の出力に応じて前記第１積分回路をリセットするリセット信号発生手段と、
前記第１比較器から出力される信号レベルの切り替わりの周波数が所定値よりも低い場合には前記第１積分回路がリセットされるオールリセット信号が入力されるオールリセット端子と、
を備えることを特徴とする光検出回路。
ホトダイオードの一端に接続された第２積分回路と、
前記第２積分回路の出力が入力される第２比較器と、
を備え、
前記リセット信号発生手段は、前記第１及び第２比較器の出力に応じて相補的に前記第１及び２積分回路をリセットすることを特徴とする請求項１に記載の光検出回路。
前記オールリセット端子にオールリセット信号が入力された場合には、前記第１及び第２積分回路を同時にリセットするよう、前記オールリセット端子は前記リセット信号発生手段の出力ラインに接続されていることを特徴とする請求項２に記載の光検出回路。
前記リセット信号発生手段と光検出回路の出力端子との間に介在する出力制御スイッチを更に備え、
前記オールリセット端子にオールリセット信号が入力された場合には、前記出力制御スイッチが切断されるよう、前記オールリセット端子と前記出力制御スイッチとは接続されていることを特徴とする請求項３に記載の光検出回路。