JP2009271010A

JP2009271010A - センサ装置

Info

Publication number: JP2009271010A
Application number: JP2008123761A
Authority: JP
Inventors: Minoru Kumahara; 稔熊原
Original assignee: Panasonic Electric Works Co Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2008-05-09
Filing date: 2008-05-09
Publication date: 2009-11-19
Anticipated expiration: 2028-05-09
Also published as: JP5237686B2

Abstract

【課題】ＡＤ変換回路を組み込みながらも、回路規模の拡大を極力抑えることができるセンサ装置を提供する。
【解決手段】増幅回路３は、センサ部２のセンサ出力に応じた電流を出力する電圧電流変換器５と、電圧電流変換器５の出力に接続されたコンデンサＣ０からなる積分器６と、コンデンサＣ０の両端に生じる出力電圧を基準電圧ＶｒｅｆにリセットするためのリセットスイッチＳＷ０とを有する。ＡＤ変換回路４は、増幅回路３の出力電圧を基準電圧Ｖｒｅｆと比較する比較器７と、基準クロックパルスを発生する発振器８と、比較器７からの出力を受けている間に発振器８から出力される基準クロックパルスをカウントするカウンタ９とを有し、増幅回路３の積分器６およびリセットスイッチＳＷ０を利用して、所謂二重積分型ＡＤ変換器を構成する。
【選択図】図１

Description

本発明は、物理量あるいは化学量を検出して電圧信号を出力するセンサ装置に関するものである。

従来から、物理量あるいは化学量を電気量に変換するセンサ部と、センサ部の出力を増幅する増幅回路とを備えたセンサ装置が知られている。

この種のセンサ装置に用いられるセンサ部としては、前記電気量の変化に応じた電流値の変化を出力する所謂電流検出型のものと、前記電気量の変化に応じた電圧値の変化を出力する所謂電圧検出型のものとがある。

電流検出型のセンサ部と共に用いられる増幅回路は、センサ部から出力される電荷を蓄積するコンデンサを具備し、所定の信号読出期間に充電される前記コンデンサの両端電圧を出力電圧として出力するものが一般的である。

一方、電圧検出型のセンサ部と共に用いられる増幅回路においても、電流検出型の場合と同様の構成の増幅回路を用いることが考えられる。ただし、実際には電圧検出型のセンサ部は内部抵抗を有しているため、コンデンサと内部抵抗とで決まる時定数が影響し、信号読出期間においてセンサ出力の変化をコンデンサの両端電圧が追従できない場合がある。この場合、信号読出期間の終了時点でのコンデンサの両端電圧の大きさはセンサ部の内部抵抗の抵抗値に依存するため、内部抵抗の抵抗値のばらつきに起因して、センサ出力とセンサ装置から取り出される出力電圧との間に誤差を生じ、センサ出力の検出精度が低下する可能性がある。

これに対し、本出願人は、電圧検出型のセンサ部と共に用いられる増幅回路の入力段に、入力電圧の大きさに相当する電流を出力する電圧電流変換器を用いることで、上記問題を解決することを提案している。すなわち、センサ部の出力する電圧を電圧電流変換器の入力とし、電圧電流変換器から出力される電流によってコンデンサを充電する構成とすることにより、コンデンサの両端間に、センサ部の出力に応じた出力電圧を生じさせることができる。この構成では、電圧電流変換器は、電圧を入力とするものであって高い入力インピーダンスを有しているから、センサ部の出力でコンデンサを直接充電する場合のようにセンサ装置から取り出される出力電圧の大きさがセンサ部の内部抵抗の抵抗値に依存することはなく、センサ出力を精度よく検出することが可能である。しかも、コンデンサの両端電圧を出力とすることで、センサ部の出力に重畳する熱雑音やフリッカ雑音の影響を低減でき、低雑音の出力を実現可能である。

ところで、近年ではセンサ装置を用いる際、外来雑音への耐雑音性の強化や、後段に配置されるデジタル演算回路との親和性などの観点から、センサ部からの出力を増幅後すぐにデジタル値に変換することが望ましいとされる場合がある。そこで、ＡＤ変換回路をセンサ装置に組み込むことで、センサ装置から変換後のデジタル値を直接取り出すようにすることが考えられる。アナログの電圧信号をデジタル値に変換するＡＤ変換回路は、種々のものが提案されている（たとえば特許文献１，２参照）。
特開２００３−１９８３７１号公報特開２００３−１４３０１１号公報

しかし、センサ装置にＡＤ変換回路を組み込むとなれば、当然ながらＡＤ変換回路の分だけセンサ装置の回路規模が拡大する。ここで、特許文献１，２に記載されているように一般的なＡＤ変換回路は入力段にコンデンサを有しており、増幅回路にコンデンサを含む上記センサ装置にこの種のＡＤ変換回路を組み込んだ場合、センサ装置にはコンデンサが少なくとも２つ含まれることとなる。コンデンサは容量に応じてある程度の大きさを有する素子であるから、このような素子を２つも含むことにより、センサ装置全体の小型化が困難になるという問題がある。

本発明は上記事由に鑑みて為されたものであって、ＡＤ変換回路を組み込みながらも、回路規模の拡大を極力抑えることができるセンサ装置を提供することを目的とする。

請求項１の発明は、物理量あるいは化学量を電圧値に変換する電圧検出型のセンサ部の出力を所定の信号読出期間に読み出して増幅する増幅回路と、増幅回路の出力をデジタル値に変換して出力するＡＤ変換回路とを備え、増幅回路が、センサ部の出力に相当する電流を出力する電圧電流変換器と、電圧電流変換器の出力電流によって充電されるコンデンサとを具備し、ＡＤ変換回路が、入力信号を一定時間に亘り積分することで電荷を蓄積する積分器と、積分器の放電経路を形成する放電手段と、前記一定時間に積分器に蓄積された電荷を放電手段が全て放電するのに要する放電時間の長さを計測してデジタル出力する出力手段とを具備した二重積分型ＡＤ変換器であって、増幅回路のコンデンサを前記積分器に兼用することを特徴とする。

この構成によれば、ＡＤ変換回路として二重積分型ＡＤ変換器を用いるとともに、増幅回路のコンデンサをＡＤ変換回路の積分器に兼用しているので、ＡＤ変換回路を組み込みながらも、ＡＤ変換回路の積分器を増幅回路のコンデンサと別に設ける場合に比べて、回路規模の拡大を抑えることができる。その結果、センサ装置全体としての小型化を図ることが可能となる。

請求項２の発明は、請求項１の発明において、前記放電手段が、前記電圧電流変換器の入力端側に設けられ基準電圧を発生する基準電圧源と、電圧電流変換器の入力端と基準電圧源との間に挿入され基準電圧を電圧電流変換器の入力とすることで前記積分器の電荷を電圧電流変換器に引き抜かせるスイッチ要素とを有することを特徴とする。

この構成によれば、積分器の電荷が電圧電流変換器に引き抜かれるので、積分器の放電経路の時定数は、コンデンサおよび電圧電流変換器の出力インピーダンスによって決定されることとなる。したがって、電圧電流変換器として出力インピーダンスの大きいものを用いることにより、容易に放電時間を長くしてＡＤ変換回路の分解能を向上させることができる。

本発明は、ＡＤ変換回路を組み込みながらも、回路規模の拡大を極力抑えることができるという利点がある。

（実施形態１）
本実施形態のセンサ装置１は、図１に示すように物理量あるいは化学量を電気量に変換するセンサ部２と、センサ部２の出力を所定の信号読出期間Ｔｓに読み出して増幅し出力する増幅回路３と、増幅回路３の出力をデジタル値に変換するＡＤ変換回路４とを具備している。本実施形態ではセンサ部２の一例として、赤外線を吸収することによる温度上昇に応じて電気量を変化させる赤外線センサであって、焦電素子やサーモパイルのように、前記電気量の変化に応じた電圧値の変化を出力する所謂電圧検出型のものを用いる。

ここで、センサ部２の出力にはセット信号にて駆動されるスイッチング素子（図示せず）が挿入されており、当該スイッチング素子がオンのときのみセンサ部２の出力（以下、センサ出力という）を取り出すことができる。

増幅回路３は、図１に示すようにセンサ部２のセンサ出力と基準電圧Ｖｒｅｆとの電圧差に応じた電流を出力する電圧電流変換器５と、電圧電流変換器５の出力と回路グランドとの間に接続されたコンデンサＣ０からなる積分器６と、リセット信号φＲＲによって駆動されるリセットスイッチＳＷ０とを有する。ここで、コンデンサＣ０の両端電圧が増幅回路３の出力電圧Ｖｏｕｔとして取り出される。電圧電流変換器５としては、一般的にｇｍ素子あるいはＯＴＡ（ＯｐｅｒａｔｉｏｎａｌＴｒａｎｓｃｏｎｄｕｃｔａｎｃｅＡｍｐｌｉｆｉｅｒ）と呼ばれるものを用いる。

電圧電流変換器５は、センサ部２の出力に接続された第１の入力端Ｉｎ１と、基準電圧Ｖｒｅｆが印加された第２の入力端Ｉｎ２とを具備し、第１および第２の両入力端Ｉｎ１，Ｉｎ２間に生じた電圧差に相当する大きさの電流を出力端Ｔｏから出力する。

具体的には、図２に示すように第１入力端Ｉｎ１と第２入力端Ｉｎ２には、ＰチャネルＭＯＳＦＥＴからなるトランジスタＱ１，Ｑ２の各ゲートがそれぞれ接続される。両トランジスタＱ１，Ｑ２には直流電圧Ｖ_ＤＤが印加されており、両トランジスタＱ１，Ｑ２はソース電位が等しくなるようにそれぞれのソースを共通のバイアス用トランジスタＱ０に接続している。これにより、各トランジスタＱ１，Ｑ２に流れるドレイン電流は、それぞれのゲート電圧の大きさ、つまりセンサ部２から入力端Ｉｎ１への入力の大きさ、入力端Ｉｎ２に印加される基準電圧Ｖｒｅｆの大きさに従って決定され、バイアス用トランジスタＱ０を通して供給される電流が第１および第２の入力端Ｉｎ１，Ｉｎ２への入力の比に応じて各トランジスタＱ１，Ｑ２に分配されることになる。

トランジスタＱ１のドレインは、第１のカレントミラーＭ１の入力側となるトランジスタＱ３を通して接地され、トランジスタＱ２のドレインは、第２のカレントミラーＭ２の入力側となるトランジスタＱ４を通して接地される。具体的には、各トランジスタＱ３，Ｑ４はいずれもＮチャネルＭＯＳＦＥＴからなり、ドレインおよびゲートを各トランジスタＱ１，Ｑ２のドレインにそれぞれ接続する形で、トランジスタＱ１，Ｑ２のソース−ドレインと直列にドレイン−ソースを接続している。これにより、各トランジスタＱ１，Ｑ２に流れるドレイン電流はそれぞれ各トランジスタＱ３，Ｑ４のドレイン電流となる。

トランジスタＱ３を入力側とした第１のカレントミラーＭ１の出力側のトランジスタＱ５は、ＮチャネルＭＯＳＦＥＴからなり、ゲートおよびソースがトランジスタＱ３のゲートおよびソースにそれぞれ接続され、トランジスタＱ４を入力側とした第２のカレントミラーＭ２の出力側のトランジスタＱ６は、ＮチャネルＭＯＳＦＥＴからなり、ゲートおよびソースがトランジスタＱ４のゲートおよびソースにそれぞれ接続されている。これにより、各トランジスタＱ３，Ｑ４のドレイン電流と同じ大きさのドレイン電流がそれぞれ対応する各トランジスタＱ５，Ｑ６に流れることになる。

トランジスタＱ５のドレインは、スイッチング素子ＳＷ１を介してトランジスタＱ７に接続され、スイッチング素子ＳＷ３を介してトランジスタＱ８に接続されている。また、トランジスタＱ６のドレインは、スイッチング素子ＳＷ２を介してトランジスタＱ８に接続され、スイッチング素子ＳＷ４を介してトランジスタＱ７に接続されている。トランジスタＱ７，Ｑ８はそれぞれＰチャネルＭＯＳＦＥＴからなり、トランジスタＱ７を入力側、トランジスタＱ８を出力側とする第３のカレントミラーＭ３を形成している。すなわち、トランジスタＱ７のゲートおよびソースはトランジスタＱ８のゲートおよびソースにそれぞれ接続されている。各トランジスタＱ７，Ｑ８は、ドレインが上述したスイッチング素子ＳＷ１，ＳＷ２を通してそれぞれトランジスタＱ５，Ｑ６のドレインに接続される。ここで、トランジスタＱ７は、ドレインおよびゲートをトランジスタＱ５のドレインに接続しており、トランジスタＱ７のソース−ドレインとトランジスタＱ５のドレイン−ソースとの直列回路、およびトランジスタＱ８のソース−ドレインとトランジスタＱ６のドレイン−ソースとの直列回路には、それぞれ直流電圧Ｖ_ＤＤが印加される。

そして、上記構成の電圧電流変換器５は、トランジスタＱ８とトランジスタＱ６との間に、コンデンサＣ０に接続される出力端Ｔｏを設定している。ここで、リセット信号φＲＲによってオンオフされるリセットスイッチＳＷ０は、電圧電流変換器５の出力端Ｔｏと基準電圧Ｖｒｅｆが印加されたリセット端子Ｑとの間に挿入されており、オン時にコンデンサＣ０の両端電圧を基準電圧Ｖｒｅｆにリセットするための放電経路を形成する。本実施形態では、信号読出期間Ｔｓの前（実際は、後述のＡＤ変換期間Ｔａｄ）に毎回リセット信号φＲＲによってコンデンサＣ０のリセットがなされる。なお、基準電圧Ｖｒｅｆは赤外線を受光していない状態でのセンサ部２の出力と同じ大きさに設定される。つまり、センサ部２の出力と基準電圧Ｖｒｅｆとの差分は、赤外線を受光したことによるセンサ部２の出力変化に相当し、言い換えればセンサ部２での赤外線受光量に相当する。

ところで、上述したスイッチング素子ＳＷ１〜ＳＷ４はトランジスタＱ７，Ｑ８とトランジスタＱ５，Ｑ６との間の接続状態を切り替えるものであって、スイッチング素子ＳＷ３，ＳＷ４はいずれもスイッチ信号φ１（図３参照）によってオンオフ制御され、スイッチング素子ＳＷ１，ＳＷ２はいずれもスイッチ信号φ２（図３参照）によってオンオフ制御される。以下では、スイッチ信号φ１がＨレベルでスイッチング素子ＳＷ３，ＳＷ４がオンの状態を第１の動作状態、スイッチ信号φ２がＨレベルでスイッチング素子ＳＷ１，ＳＷ２がオンの状態を第２の動作状態という。スイッチ信号φ１，φ２は図示しない制御回路から出力されるものである。

次に、第１および第２の各動作状態における電圧電流変換器５の動作について説明する。

第１の動作状態においては、トランジスタＱ１のドレイン電流は、第１のカレントミラーＭ１によって、トランジスタＱ５のドレイン電流の大きさを決定し、トランジスタＱ２のドレイン電流は、第２および第３のカレントミラーＭ２，Ｍ３によってトランジスタＱ８のドレイン電流の大きさを決定する。これにより、トランジスタＱ８は、第２の入力端Ｉｎ２への入力に応じた大きさの電流を供給電流として出力端Ｔｏに流し、トランジスタＱ５は、第１の入力端Ｉｎ１への入力に応じた大きさの電流を出力端Ｔｏから排出電流として引き抜くように機能する。

一方、第２の動作状態においては、トランジスタＱ１のドレイン電流は、第１および第３のカレントミラーＭ１，Ｍ３によって、トランジスタＱ８のドレイン電流の大きさを決定し、トランジスタＱ２のドレイン電流は、第２のカレントミラーＭ２によってトランジスタＱ６のドレイン電流の大きさを決定する。これにより、トランジスタＱ８は、第１の入力端Ｉｎ１への入力に応じた大きさの電流を供給電流として出力端Ｔｏに流し、トランジスタＱ６は、第２の入力端Ｉｎ２への入力に応じた大きさの電流を出力端Ｔｏから排出電流として引き抜くように機能する。

以下、上述した電圧電流変換器５の構成および動作を前提として、本実施形態の増幅回路３の構成および動作について図１および図３を参照して説明する。

すなわち、第１の動作状態では、第２の入力端Ｉｎ２への入力に応じた大きさの電流を供給電流とするとともに第１の入力端Ｉｎ１への入力に応じた大きさの電流を排出電流としてコンデンサＣ０の充放電が行われ、第２の動作状態では、第２の入力端Ｉｎ２への入力に応じた大きさの電流を排出電流とするとともに第１の入力端Ｉｎ１への入力に応じた大きさの電流を供給電流としてコンデンサＣ０の充放電が行われる。しかして、上述した第１および第２の動作状態が交互に繰り返されると、各動作状態で出力電圧Ｖｏｕｔの変化量としてそれぞれ現れる２つの値の減算が行われることになる。なお、第１および第２の各動作状態において、コンデンサＣ０の両端電圧が飽和することがないように、コンデンサＣ０の容量値や、各スイッチ信号φ１，φ２の周期や、直流電圧Ｖ_ＤＤの大きさなどが設定される。

ここにおいて、増幅回路３からセンサ部２の出力変化のみに対応する出力電圧Ｖｏｕｔを出力することができればセンサ装置１としての検出精度は高くなるが、実際には、センサ部２の出力変化に相当する信号成分以外に、増幅回路３に固有の回路オフセットが増幅回路３の出力電圧Ｖｏｕｔに重畳する可能性が高い。

そこで、本実施形態のセンサ装置１は、電圧電流変換器５の第１および第２の両入力端Ｉｎ１，Ｉｎ２間に、スイッチ信号φ１に同期した短絡信号φＲによって駆動される短絡用のスイッチＳＷ５を備え、相関２重サンプリング（ＣｏｒｒｅｌａｔｅｄＤｏｕｂｌｅＳａｍｐｌｉｎｇ：以下、ＣＤＳという）を行うことで出力電圧Ｖｏｕｔから上記回路オフセットの影響を取り除くようにしている。ＣＤＳとは、連続してサンプリングしたデータが低周波成分に対して高い相関を持っていることを利用し、オフセット成分と信号成分とをそれぞれサンプリングして双方の差分を取ることで低周波雑音（オフセット誤差とフリッカ雑音）を除去する手法である。

すなわち、本実施形態では、センサ部２からセンサ出力を読み出すための信号読出期間Ｔｓを、図３における信号検出期間Ｔｓｉｇとオフセット検出期間Ｔｏｆｆとの２つに区分している。ここで、信号検出期間Ｔｓｉｇとオフセット検出期間Ｔｏｆｆとは同一の長さの期間とする。

オフセット検出期間Ｔｏｆｆにおいては、電圧電流変換器５を第１の動作状態とし、スイッチＳＷ５をオンするとともにセット信号にて駆動されるスイッチング素子をオフする。これにより、第１および第２の両入力端Ｉｎ１，Ｉｎ２に基準電圧Ｖｒｅｆが入力されるから、両入力端Ｉｎ１，Ｉｎ２への入力は同一となる。そのため、理想的には供給電流と排出電流との大きさが同一となってコンデンサＣ０の両端電圧（出力電圧Ｖｏｕｔ）は変化しないが、実際には、トランジスタサイズの不一致や各トランジスタで発生する直流ノイズレベルのばらつきにより供給電流と排出電流との均衡が崩れコンデンサＣ０の両端電圧が変化する。たとえば、トランジスタＱ５のドレイン電流がトランジスタＱ６のドレイン電流よりも大きくなれば、図３に示すようにコンデンサＣ０が放電されて出力電圧Ｖｏｕｔが低下する。このとき出力電圧Ｖｏｕｔの変化として現れる成分が回路オフセットＶｏｆｆである。

一方、図３における信号検出期間Ｔｓｉｇにおいては、電圧電流変換器５を第２の動作状態とし、スイッチＳＷ５をオフするとともにセット信号にて駆動されるスイッチング素子をオンする。これにより、第１および第２の各入力端Ｉｎ１，Ｉｎ２にセンサ部２の出力と基準電圧Ｖｒｅｆとのそれぞれが入力されることになるから、センサ部２の出力が基準電圧Ｖｒｅｆより大きければ、図３のようにコンデンサＣ０が充電されて出力電圧Ｖｏｕｔは上昇する。このとき、出力電圧Ｖｏｕｔの変化には、センサ部２の出力と基準電圧Ｖｒｅｆとの差分に相当するセンサ出力成分Ｖｓｉｇだけでなく、回路オフセットＶｏｆｆも含まれる。ただし、先のオフセット検出期間Ｔｏｆｆにおいて、信号検出期間Ｔｓｉｇとは逆極性の回路オフセットＶｏｆｆが出力電圧Ｖｏｕｔとして現れているので、回路オフセットＶｏｆｆ同士が相殺することにより、第２の動作状態の終了時点では、上記回路オフセットＶｏｆｆの影響を取り除いてセンサ出力成分Ｖｓｉｇのみを出力電圧Ｖｏｕｔとして取り出すことができる。

ところで、ＡＤ変換回路４は、増幅回路３の出力電圧Ｖｏｕｔに相当するデジタル出力を発生するものであって、図１に示すように出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆと比較する比較器７と、所定周波数の基準クロックパルスを発生する発振器８と、比較器７からの出力を受けている間に発振器８から出力される基準クロックパルスをカウントするカウンタ９とを出力手段として有する。このＡＤ変換回路４は、増幅回路３の積分器６およびリセットスイッチＳＷ０を利用して、所謂二重積分型ＡＤ変換器を構成する。

すなわち、ＡＤ変換回路４は、変換対象である電圧Ｖｏｕｔを積分器６で一定時間積分し、このとき積分器に蓄積された電荷を放電手段（リセットスイッチＳＷ０）で放電するのに要する時間の長さを、前記基準クロックパルスのカウント数で表すことにより、前記出力電圧Ｖｏｕｔの大きさをデジタル値に変換するものである。

具体的に説明すると、積分器６の出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆにリセットされた状態から、入力値Ｖｉを積分器６で一定時間Ｔｉ積分したとする。このとき積分器６に蓄積される電荷量は、入力値Ｖｉと一定時間Ｔｉとの積に略比例する（ただし、Ｔｉは十分に短い時間とする）。その後、再び積分器６に基準電圧Ｖｒｅｆを印加することで、積分器６の出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆに達するまで積分器６を放電する。このとき放電に要した時間を放電時間Ｔｒｅｆとすれば、積分器６から放電された電荷量は、基準電圧Ｖｒｅｆと放電時間Ｔｒｅｆとの積に略比例する。

ここで、一定時間Ｔｉに蓄積された電荷量と放電時間Ｔｒｅｆに放電された電荷量とは等しい（つまり、Ｖｉ×Ｔｉ＝Ｖｒｅｆ×Ｔｒｅｆ）から、一定時間Ｔｉおよび基準電圧Ｖｒｅｆが定数であれば、入力値Ｖｉは放電時間Ｔｒｅｆを用いて表すことができる。この放電時間Ｔｒｅｆは、カウンタ９が比較器７からの出力を受けている間にカウントする基準クロックパルスのパルス数に相当するので、カウンタ９が比較器７からの出力を受けている間にカウントした基準クロックパルス数をデジタル値として出力することにより、容易に且つ精度よく放電時間Ｔｒｅｆをデジタル値として計測することができる。

要するに、本実施形態のＡＤ変換回路４は、図３に示すように、信号読出期間Ｔｓの終了後に設定されたＡＤ変換期間Ｔａｄにおいて、リセットスイッチＳＷ０をオンすることによって積分器（コンデンサＣ０）６の放電を行うように動作し、積分器６の出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆに達するまでの時間（放電時間Ｔｒｅｆ）を計測し、当該放電時間Ｔｒｅｆに相当するデジタル値をカウンタ９から出力する。つまり、カウンタ９でカウントされた基準クロックパルス数がＡＤ変換回路４からのデジタル出力となる。ここで、リセットスイッチＳＷ０をオンするリセット信号φＲＲは、ＡＤ変換期間Ｔａｄの開始時点から、積分器６の出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆに達するまで（つまり、比較器７の出力がＬレベルになるまで）Ｈレベルとされ、その後Ｌレベルとされる。

上記構成のセンサ装置１は、上述した信号読出期間ＴｓとＡＤ変換期間Ｔａｄとを一定周期で交互に繰り返すことにより、前記一定周期でセンサ部２の出力をデジタル出力として出力する。ここで、ＡＤ変換期間Ｔａｄにおいては、短絡信号φＲおよびスイッチ信号φ１，φ２、セット信号はいずれもＬレベルとする。

以上説明したように、本実施形態では、増幅回路３を構成する積分器６およびリセットスイッチＳＷ０を、二重積分型ＡＤ変換器を構成するＡＤ変換回路４の積分器６およびリセットスイッチＳＷ０に兼用したことにより、ＡＤ変換回路４を具備することでデジタル出力を実現しながらも、部品点数の増加を抑えて回路規模を小さく抑えることができるという利点がある。

なお、二重積分型ＡＤ変換器は、電圧を時間に変換する方式であって、雑音に強く、高精度であることから、デジタル温度計や、デジタルマルチメータなどにも使用することができる。ここに、高いＡＤ変換精度を得ようとした場合には、ＡＤ変換に要する時間（放電時間Ｔｒｅｆ）を長く取る必要があり、たとえば基準クロックパルスの周波数を変えずに分解能を１ビット増やすと、放電時間Ｔｒｅｆが２倍になる。このようにＡＤ変換に要する時間が長いことが二重積分型ＡＤ変換器の欠点となるが、本実施形態では、センサ部２として数１０Ｈｚ程度の遅い応答を持つ赤外線センサを想定しており、時間的には十分な余裕があるため上記欠点は問題とならない。

（実施形態２）
本実施形態のセンサ装置１は、図４に示すようにコンデンサＣ０と共に積分器６を構成する抵抗素子Ｒ０を付加した点が実施形態１のセンサ装置１と相違する。

抵抗素子Ｒ０は、コンデンサＣ０とリセットスイッチＳＷ０との間に挿入接続される。しかして、リセットスイッチＳＷ０がオンの状態では、コンデンサＣ０の放電経路上に抵抗素子Ｒ０が存在する。

本実施形態のように積分器６をコンデンサＣ０と抵抗素子Ｒ０とからなるＣＲ積分器としたことにより、コンデンサＣ０および抵抗素子Ｒ０の回路定数で決まる時定数を大きくし、ＡＤ変換に要する時間（放電時間Ｔｒｅｆ）を長くすることができる。ここで、ＡＤ変換回路４のビット分解能を向上させるためには、ＡＤ変換に要する時間（放電時間Ｔｒｅｆ）を長くすることが有効であるから、本実施形態の構成によれば、ビット分解能の向上を図ることができる。

その他の構成および機能は実施形態１と同様である。

（実施形態３）
本実施形態のセンサ装置１は、図５に示すように基準電圧Ｖｒｅｆを発生する基準電圧源１０と、センサ部２および電圧電流変換器５の接続点と前記基準電圧源１０との間に挿入されたスイッチ要素ＳＷ６とをＡＤ変換回路４の放電手段として有する点が実施形態１のセンサ装置１と相違する。

本実施形態では、スイッチ要素ＳＷ６をサンプリング信号φＡＤにてオンすることにより、基準電圧源１０の出力する基準電圧Ｖｒｅｆが電圧電流変換器５の第１の入力端Ｉｎ１に印加される。サンプリング信号φＡＤは、実施形態１のリセット信号φＲＲに代えてＡＤ変換期間ＴａｄにＨレベルとされることによりスイッチ要素ＳＷ６をオンするものであって、積分器６の出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆに達するとＬレベルとされる。ここでは、ＡＤ変換期間Ｔａｄであっても、スイッチ信号φ２をＨレベルとすることで電圧電流変換器５を第２動作状態で動作させるものとし、また、リセット信号φＲＲは、ＡＤ変換期間Ｔａｄ内ではなく信号読出期間Ｔｓの直前にＨレベルとなる。

この構成によれば、本実施形態のＡＤ変換回路４は、図６に示すようにＡＤ変換期間Ｔａｄにおいて、スイッチ要素ＳＷ６をオンすることによって基準電圧源１０の生じる基準電圧Ｖｒｅｆにて積分器（コンデンサＣ０）６の放電を行うように動作する。このとき、コンデンサＣ０の放電経路には電圧電流変換器５の出力段（トランジスタＱ５〜Ｑ８並びにスイッチング素子ＳＷ１，ＳＷ２）が含まれることになり、電圧電流変換器５の持つ出力インピーダンスがコンデンサＣ０と共に積分器６として機能する。

上述のように積分器６を電圧電流変換器５の出力インピーダンスとコンデンサＣ０とからなるＣＲ積分器としたことにより、前記出力インピーダンスおよびコンデンサＣ０の回路定数で決まる時定数を大きくし、ＡＤ変換に要する時間（放電時間Ｔｒｅｆ）を長くすることができる。ここで、ＡＤ変換回路４のビット分解能を向上させるためには、ＡＤ変換に要する時間（放電時間Ｔｒｅｆ）を長くすることが有効であるから、本実施形態の構成によれば、ビット分解能の向上を図ることができる。

しかも、放電時間Ｔｒｅｆを長くするために電圧電流変換器５の出力インピーダンスを利用しているから、実施形態２のように抵抗素子Ｒ０を付加して放電時間Ｔｒｅｆを延ばす構成に比較して、簡単な構成で放電時間Ｔｒｅｆをより延ばすことが可能である。

その他の構成および機能は実施形態１と同様である。

本発明の実施形態１の構成を示す概略回路図である。同上の電圧電流変換器の構成を示す概略回路図である。同上の動作例を示すタイミングチャートである。本発明の実施形態２の構成を示す概略回路図である。本発明の実施形態３の構成を示す概略回路図である。同上の動作例を示すタイミングチャートである。

符号の説明

１センサ装置
２センサ部
３増幅回路
４ＡＤ変換回路
５電圧電流変換器
６積分器
７比較器
８発振器
９カウンタ
１０基準電圧源
Ｃ０コンデンサ
Ｖｒｅｆ基準電圧
ＳＷ０リセットスイッチ（放電手段）
ＳＷ６スイッチ要素
Ｔｓ信号読出期間

Claims

物理量あるいは化学量を電圧値に変換する電圧検出型のセンサ部の出力を所定の信号読出期間に読み出して増幅する増幅回路と、増幅回路の出力をデジタル値に変換して出力するＡＤ変換回路とを備え、増幅回路は、センサ部の出力に相当する電流を出力する電圧電流変換器と、電圧電流変換器の出力電流によって充電されるコンデンサとを具備し、ＡＤ変換回路は、入力信号を一定時間に亘り積分することで電荷を蓄積する積分器と、積分器の放電経路を形成する放電手段と、前記一定時間に積分器に蓄積された電荷を放電手段が全て放電するのに要する放電時間の長さを計測してデジタル出力する出力手段とを具備した二重積分型ＡＤ変換器であって、増幅回路のコンデンサを前記積分器に兼用することを特徴とするセンサ装置。
前記放電手段は、前記電圧電流変換器の入力端側に設けられ基準電圧を発生する基準電圧源と、電圧電流変換器の入力端と基準電圧源との間に挿入され基準電圧を電圧電流変換器の入力とすることで前記積分器の電荷を電圧電流変換器に引き抜かせるスイッチ要素とを有することを特徴とする請求項１記載のセンサ装置。