JP2001036128A - 光検出装置 - Google Patents
光検出装置Info
- Publication number
- JP2001036128A JP2001036128A JP11203502A JP20350299A JP2001036128A JP 2001036128 A JP2001036128 A JP 2001036128A JP 11203502 A JP11203502 A JP 11203502A JP 20350299 A JP20350299 A JP 20350299A JP 2001036128 A JP2001036128 A JP 2001036128A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- integration
- light
- cds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010354 integration Effects 0.000 claims description 104
- 238000006243 chemical reaction Methods 0.000 claims description 43
- 239000003990 capacitor Substances 0.000 claims description 37
- 238000001514 detection method Methods 0.000 claims description 34
- 230000008878 coupling Effects 0.000 claims description 12
- 238000010168 coupling process Methods 0.000 claims description 12
- 238000005859 coupling reaction Methods 0.000 claims description 12
- 230000000875 corresponding effect Effects 0.000 description 35
- 238000010586 diagram Methods 0.000 description 16
- 238000005070 sampling Methods 0.000 description 4
- 230000002596 correlated effect Effects 0.000 description 3
- 102100033040 Carbonic anhydrase 12 Human genes 0.000 description 2
- 101000867855 Homo sapiens Carbonic anhydrase 12 Proteins 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 102100024522 Bladder cancer-associated protein Human genes 0.000 description 1
- 101150110835 Blcap gene Proteins 0.000 description 1
- 101150000715 DA18 gene Proteins 0.000 description 1
- 101150042515 DA26 gene Proteins 0.000 description 1
- 101150117895 LAMP2 gene Proteins 0.000 description 1
- 101100493740 Oryza sativa subsp. japonica BC10 gene Proteins 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/701—Line sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
- Focusing (AREA)
- Automatic Focus Adjustment (AREA)
- Measurement Of Radiation (AREA)
Abstract
(57)【要約】
【課題】 Ｓ／Ｎ比が優れた光検出装置を提供する。
【解決手段】 受光した光の光量に応じた電流信号がフ
ォトダイオードＰＤから出力され、積分回路１０では、
この電流信号に応じて電荷が蓄積されて、その蓄積され
た電荷の量に応じた電圧信号が出力される。第１のＣＤ
Ｓ回路２１では、積分回路１０から出力される電圧信号
の変化量に応じた電荷が積分容量素子Ｃ21 2に蓄積され
る。同様に、第２のＣＤＳ回路２２では、積分回路１０
から出力される電圧信号の変化量に応じた電荷が積分容
量素子Ｃ222に蓄積される。そして、差分演算回路３０
では、第１のＣＤＳ回路２１の積分容量素子Ｃ212およ
び第２のＣＤＳ回路２２の積分容量素子Ｃ222それぞれ
に蓄積されている電荷量の差分が求められ、その差分に
応じた電圧信号が出力される。
ォトダイオードＰＤから出力され、積分回路１０では、
この電流信号に応じて電荷が蓄積されて、その蓄積され
た電荷の量に応じた電圧信号が出力される。第１のＣＤ
Ｓ回路２１では、積分回路１０から出力される電圧信号
の変化量に応じた電荷が積分容量素子Ｃ21 2に蓄積され
る。同様に、第２のＣＤＳ回路２２では、積分回路１０
から出力される電圧信号の変化量に応じた電荷が積分容
量素子Ｃ222に蓄積される。そして、差分演算回路３０
では、第１のＣＤＳ回路２１の積分容量素子Ｃ212およ
び第２のＣＤＳ回路２２の積分容量素子Ｃ222それぞれ
に蓄積されている電荷量の差分が求められ、その差分に
応じた電圧信号が出力される。
Description
【０００１】
【発明の属する技術分野】本発明は、受光素子に入射す
る光のうち背景光成分を除去して信号光成分のみを検出
する光検出装置に関するものである。
る光のうち背景光成分を除去して信号光成分のみを検出
する光検出装置に関するものである。
【０００２】
【従来の技術】光検出装置は、１以上の受光素子を有し
ており、各受光素子が出力した電流信号を積分回路によ
り積分して、その積分結果である電圧信号を出力する。
また、光検出装置によっては、アナログ信号である上記
電圧信号をデジタル信号に変換（Ａ／Ｄ変換）して、こ
のデジタル信号を出力するものもある。もし、このＡ／
Ｄ変換の際に電圧信号が所定値を越える場合には、その
電圧信号に基づいてＡ／Ｄ変換され出力されるデジタル
信号は、その所定値に対応する値となって飽和し、その
結果、正確な光検出ができないという問題点がある。そ
こで、従来では、上記電圧信号の予想される最大値また
はそれ以上の値を上記所定値として設定することによ
り、上記のような飽和が起こらないようにしていた。ま
た、対数圧縮等のテクニックを用いてダイナミックレン
ジを拡げる場合もあった。
ており、各受光素子が出力した電流信号を積分回路によ
り積分して、その積分結果である電圧信号を出力する。
また、光検出装置によっては、アナログ信号である上記
電圧信号をデジタル信号に変換（Ａ／Ｄ変換）して、こ
のデジタル信号を出力するものもある。もし、このＡ／
Ｄ変換の際に電圧信号が所定値を越える場合には、その
電圧信号に基づいてＡ／Ｄ変換され出力されるデジタル
信号は、その所定値に対応する値となって飽和し、その
結果、正確な光検出ができないという問題点がある。そ
こで、従来では、上記電圧信号の予想される最大値また
はそれ以上の値を上記所定値として設定することによ
り、上記のような飽和が起こらないようにしていた。ま
た、対数圧縮等のテクニックを用いてダイナミックレン
ジを拡げる場合もあった。
【０００３】また、光検出装置は、例えばカメラに組み
込まれる測距装置に用いられている。この測距装置で
は、発光ダイオード等の投光手段から被写体に投光され
たスポット光の反射を２つの光検出装置それぞれにより
受光し、受光された２つの信号に基づいて測距が行われ
る。このとき、スポット光成分（信号光成分）を受光す
る際には背景光成分も重畳されて受光されることから、
スポット光が投光されていないときに２つの光検出装置
それぞれにより背景光成分のみを受光して、両者の差分
をとることでスポット光成分のみの信号を得て、測距精
度の向上を図っている。
込まれる測距装置に用いられている。この測距装置で
は、発光ダイオード等の投光手段から被写体に投光され
たスポット光の反射を２つの光検出装置それぞれにより
受光し、受光された２つの信号に基づいて測距が行われ
る。このとき、スポット光成分（信号光成分）を受光す
る際には背景光成分も重畳されて受光されることから、
スポット光が投光されていないときに２つの光検出装置
それぞれにより背景光成分のみを受光して、両者の差分
をとることでスポット光成分のみの信号を得て、測距精
度の向上を図っている。
【０００４】
【発明が解決しようとする課題】しかし、従来の光検出
装置における積分回路では、積分回路の要素回路である
増幅器が有する熱雑音等の各積分動作毎に異なる値の雑
音成分に対して対策を施していないことから、ノイズ誤
差が生じる可能性がある。したがって、この各積分動作
毎に異なるノイズ成分により、受光素子が受光する光の
光量すなわち上記電圧信号の値が小さい場合には、光検
出のＳ／Ｎ比は悪い。
装置における積分回路では、積分回路の要素回路である
増幅器が有する熱雑音等の各積分動作毎に異なる値の雑
音成分に対して対策を施していないことから、ノイズ誤
差が生じる可能性がある。したがって、この各積分動作
毎に異なるノイズ成分により、受光素子が受光する光の
光量すなわち上記電圧信号の値が小さい場合には、光検
出のＳ／Ｎ比は悪い。
【０００５】また、従来の光検出装置におけるＡ／Ｄ変
換では、飽和が起こらないようにするために上記所定値
として大きな値を設定することから、受光素子が受光す
る光の光量すなわち上記電圧信号の値が小さい場合に
は、出力されるデジタル信号の分解能は悪くなる。
換では、飽和が起こらないようにするために上記所定値
として大きな値を設定することから、受光素子が受光す
る光の光量すなわち上記電圧信号の値が小さい場合に
は、出力されるデジタル信号の分解能は悪くなる。
【０００６】さらに、光検出装置が測距装置に用いられ
る場合のように、スポット光成分および背景光成分の受
光結果から背景光成分の受光結果を差し引くことにより
スポット光成分のみの信号を得る場合には、以下のよう
な問題点がある。すなわち、スポット光成分に比べて背
景光成分が大きい場合には、その背景光成分が重畳され
たスポット光成分を受光したときの上記電圧信号が非常
に大きくなり、それ故、飽和が起こらないようにするた
めに上記所定値として更に大きな値を設定する必要があ
る。したがって、差し引いた結果として得られるスポッ
ト光成分に基づいて出力されるデジタル信号は分解能が
更に悪くなる。
る場合のように、スポット光成分および背景光成分の受
光結果から背景光成分の受光結果を差し引くことにより
スポット光成分のみの信号を得る場合には、以下のよう
な問題点がある。すなわち、スポット光成分に比べて背
景光成分が大きい場合には、その背景光成分が重畳され
たスポット光成分を受光したときの上記電圧信号が非常
に大きくなり、それ故、飽和が起こらないようにするた
めに上記所定値として更に大きな値を設定する必要があ
る。したがって、差し引いた結果として得られるスポッ
ト光成分に基づいて出力されるデジタル信号は分解能が
更に悪くなる。
【０００７】以上のように、従来の光検出装置ではＳ／
Ｎ比が悪く、また、Ａ／Ｄ変換する場合には出力される
デジタル信号の分解能が悪い。そこで、本発明は、上記
問題点を解消する為になされたものであり、Ｓ／Ｎ比が
優れた光検出装置を提供することを目的とする。また、
Ａ／Ｄ変換する場合に、受光量が大きくても飽和するこ
となく、受光量が小さくても分解能が優れた光検出装置
を提供することを目的とする。
Ｎ比が悪く、また、Ａ／Ｄ変換する場合には出力される
デジタル信号の分解能が悪い。そこで、本発明は、上記
問題点を解消する為になされたものであり、Ｓ／Ｎ比が
優れた光検出装置を提供することを目的とする。また、
Ａ／Ｄ変換する場合に、受光量が大きくても飽和するこ
となく、受光量が小さくても分解能が優れた光検出装置
を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明に係る光検出装置
は、(1) 受光した光の光量に応じた電流信号を出力する
受光素子と、(2) 受光素子から出力された電流信号に応
じて電荷を蓄積して、その蓄積された電荷の量に応じた
電圧信号を出力する積分回路と、(3) 積分回路から出力
される電圧信号を入力する入力端と出力端との間に順に
設けられた第１の結合容量素子および第１の増幅器と、
第１の増幅器の入出力間に並列的に設けられた第１の積
分容量素子と、第１の積分容量素子に電圧信号の変化量
に応じた電荷量を蓄積させる第１のスイッチ手段と、を
有する第１のＣＤＳ（相関二重サンプリング、Correlat
ed Double Sampling）回路と、(4) 積分回路から出力さ
れる電圧信号を入力する入力端と出力端との間に順に設
けられた第２の結合容量素子および第２の増幅器と、上
記第１の積分容量素子の容量値と等しい容量値を有し第
２の増幅器の入出力間に並列的に設けられた第２の積分
容量素子と、第２の積分容量素子に電圧信号の変化量に
応じた電荷量を蓄積させる第２のスイッチ手段と、を有
する第２のＣＤＳ回路と、(5) 第１のＣＤＳ回路の第１
の積分容量素子および第２のＣＤＳ回路の第２の積分容
量素子それぞれに蓄積されている電荷量の差分を求め、
その差分に応じた電圧信号を出力する差分演算回路と、
を備えることを特徴とする。
は、(1) 受光した光の光量に応じた電流信号を出力する
受光素子と、(2) 受光素子から出力された電流信号に応
じて電荷を蓄積して、その蓄積された電荷の量に応じた
電圧信号を出力する積分回路と、(3) 積分回路から出力
される電圧信号を入力する入力端と出力端との間に順に
設けられた第１の結合容量素子および第１の増幅器と、
第１の増幅器の入出力間に並列的に設けられた第１の積
分容量素子と、第１の積分容量素子に電圧信号の変化量
に応じた電荷量を蓄積させる第１のスイッチ手段と、を
有する第１のＣＤＳ（相関二重サンプリング、Correlat
ed Double Sampling）回路と、(4) 積分回路から出力さ
れる電圧信号を入力する入力端と出力端との間に順に設
けられた第２の結合容量素子および第２の増幅器と、上
記第１の積分容量素子の容量値と等しい容量値を有し第
２の増幅器の入出力間に並列的に設けられた第２の積分
容量素子と、第２の積分容量素子に電圧信号の変化量に
応じた電荷量を蓄積させる第２のスイッチ手段と、を有
する第２のＣＤＳ回路と、(5) 第１のＣＤＳ回路の第１
の積分容量素子および第２のＣＤＳ回路の第２の積分容
量素子それぞれに蓄積されている電荷量の差分を求め、
その差分に応じた電圧信号を出力する差分演算回路と、
を備えることを特徴とする。
【０００９】この光検出装置によれば、受光した光の光
量に応じた電流信号が受光素子から出力され、積分回路
では、受光素子から出力された電流信号に応じて電荷が
蓄積されて、その蓄積された電荷の量に応じた電圧信号
が出力される。第１のＣＤＳ（相関二重サンプリング、
Correlated Double Sampling）回路では、積分回路から
出力される電圧信号が第１の結合容量素子に入力し、そ
の入力した電圧信号の変化量に応じた電荷量が第１の積
分容量素子に第１のスイッチ手段により蓄積される。同
様にして、第２のＣＤＳ回路でも、積分回路から出力さ
れる電圧信号が第２の結合容量素子に入力し、その入力
した電圧信号の変化量に応じた電荷量が第２の積分容量
素子に第２のスイッチ手段により蓄積される。そして、
差分演算回路では、第１のＣＤＳ回路の第１の積分容量
素子および第２のＣＤＳ回路の第２の積分容量素子それ
ぞれに蓄積されている電荷量の差分が求められ、その差
分に応じた電圧信号が出力される。
量に応じた電流信号が受光素子から出力され、積分回路
では、受光素子から出力された電流信号に応じて電荷が
蓄積されて、その蓄積された電荷の量に応じた電圧信号
が出力される。第１のＣＤＳ（相関二重サンプリング、
Correlated Double Sampling）回路では、積分回路から
出力される電圧信号が第１の結合容量素子に入力し、そ
の入力した電圧信号の変化量に応じた電荷量が第１の積
分容量素子に第１のスイッチ手段により蓄積される。同
様にして、第２のＣＤＳ回路でも、積分回路から出力さ
れる電圧信号が第２の結合容量素子に入力し、その入力
した電圧信号の変化量に応じた電荷量が第２の積分容量
素子に第２のスイッチ手段により蓄積される。そして、
差分演算回路では、第１のＣＤＳ回路の第１の積分容量
素子および第２のＣＤＳ回路の第２の積分容量素子それ
ぞれに蓄積されている電荷量の差分が求められ、その差
分に応じた電圧信号が出力される。
【００１０】また、本発明に係る光検出装置は、積分回
路、第１のＣＤＳ回路、第２のＣＤＳ回路および差分演
算回路それぞれの動作を制御するタイミング制御回路を
更に備え、被写体に向けてスポット光を投光する投光手
段とともに用いられる光検出装置であって、タイミング
制御回路は、(1) 投光手段により被写体にスポット光が
投光されている第１の期間に、受光素子が当該スポット
光成分および背景光成分を受光したときに積分回路が出
力した電圧信号の変化量に基づいて第１の電荷量を第１
のＣＤＳ回路の第１の積分容量素子に蓄積させ、(2) 投
光手段により被写体にスポット光が投光されていない第
２の期間に、受光素子が背景光成分を受光したときに積
分回路が出力した電圧信号の変化量に基づいて第２の電
荷量を第２のＣＤＳ回路の第２の積分容量素子に蓄積さ
せ、(3) 第１および第２の期間の後の第３の期間に、第
１のＣＤＳ回路の第１の積分容量素子および第２のＣＤ
Ｓ回路の第２の積分容量素子それぞれに蓄積されている
電荷量の差分を差分演算回路に演算させて、その差分に
応じた電圧信号を差分演算回路から出力させる、ことを
特徴とする。
路、第１のＣＤＳ回路、第２のＣＤＳ回路および差分演
算回路それぞれの動作を制御するタイミング制御回路を
更に備え、被写体に向けてスポット光を投光する投光手
段とともに用いられる光検出装置であって、タイミング
制御回路は、(1) 投光手段により被写体にスポット光が
投光されている第１の期間に、受光素子が当該スポット
光成分および背景光成分を受光したときに積分回路が出
力した電圧信号の変化量に基づいて第１の電荷量を第１
のＣＤＳ回路の第１の積分容量素子に蓄積させ、(2) 投
光手段により被写体にスポット光が投光されていない第
２の期間に、受光素子が背景光成分を受光したときに積
分回路が出力した電圧信号の変化量に基づいて第２の電
荷量を第２のＣＤＳ回路の第２の積分容量素子に蓄積さ
せ、(3) 第１および第２の期間の後の第３の期間に、第
１のＣＤＳ回路の第１の積分容量素子および第２のＣＤ
Ｓ回路の第２の積分容量素子それぞれに蓄積されている
電荷量の差分を差分演算回路に演算させて、その差分に
応じた電圧信号を差分演算回路から出力させる、ことを
特徴とする。
【００１１】この場合には、この光検出装置は、タイミ
ング制御回路による制御の下に、以下のように作用す
る。すなわち、第１の期間に、受光素子がスポット光成
分および背景光成分を受光したときに積分回路が出力し
た電圧信号の変化量に応じた第１の電荷量が第１のＣＤ
Ｓ回路の第１の積分容量素子に蓄積される。また、第２
の期間に、受光素子が背景光成分を受光したときに積分
回路が出力した電圧信号の変化量に応じた第２の電荷量
が第２のＣＤＳ回路の第２の積分容量素子に蓄積され
る。そして、第３の期間に、第１のＣＤＳ回路の第１の
積分容量素子および第２のＣＤＳ回路の第２の積分容量
素子それぞれに蓄積されている電荷量の差分が差分演算
回路により求められて、その差分に応じた電圧信号が差
分演算回路から出力される。この差分演算回路から出力
される電圧信号は、スポット光成分に応じたものとな
る。なお、第１および第２の期間のうち何れが先であっ
てもよい。
ング制御回路による制御の下に、以下のように作用す
る。すなわち、第１の期間に、受光素子がスポット光成
分および背景光成分を受光したときに積分回路が出力し
た電圧信号の変化量に応じた第１の電荷量が第１のＣＤ
Ｓ回路の第１の積分容量素子に蓄積される。また、第２
の期間に、受光素子が背景光成分を受光したときに積分
回路が出力した電圧信号の変化量に応じた第２の電荷量
が第２のＣＤＳ回路の第２の積分容量素子に蓄積され
る。そして、第３の期間に、第１のＣＤＳ回路の第１の
積分容量素子および第２のＣＤＳ回路の第２の積分容量
素子それぞれに蓄積されている電荷量の差分が差分演算
回路により求められて、その差分に応じた電圧信号が差
分演算回路から出力される。この差分演算回路から出力
される電圧信号は、スポット光成分に応じたものとな
る。なお、第１および第２の期間のうち何れが先であっ
てもよい。
【００１２】また、本発明に係る光検出装置は、(1) 受
光素子、積分回路、第１のＣＤＳ回路、第２のＣＤＳ回
路および差分演算回路をＮ組（Ｎ≧２）備え、(2) Ｎ個
の差分演算回路それぞれに対応して設けられ、各差分演
算回路から出力される電圧信号を保持して出力するＮ個
のホールド回路を更に備え、また、(3) Ｎ個のホールド
回路それぞれから出力される電圧信号を順次に入力し、
その電圧信号をデジタル信号に変換して、そのデジタル
信号を出力するＡ／Ｄ変換回路を更に備える、ことを特
徴とする。
光素子、積分回路、第１のＣＤＳ回路、第２のＣＤＳ回
路および差分演算回路をＮ組（Ｎ≧２）備え、(2) Ｎ個
の差分演算回路それぞれに対応して設けられ、各差分演
算回路から出力される電圧信号を保持して出力するＮ個
のホールド回路を更に備え、また、(3) Ｎ個のホールド
回路それぞれから出力される電圧信号を順次に入力し、
その電圧信号をデジタル信号に変換して、そのデジタル
信号を出力するＡ／Ｄ変換回路を更に備える、ことを特
徴とする。
【００１３】この場合には、受光素子、積分回路、第１
のＣＤＳ回路、第２のＣＤＳ回路、差分演算回路および
ホールド回路がＮ組備えられている。各組の差分演算回
路から出力される電圧信号は、ホールド回路により保持
される。そして、Ａ／Ｄ変換回路では、Ｎ個のホールド
回路それぞれから出力される電圧信号が順次に入力さ
れ、その電圧信号がデジタル信号に変換されて、そのデ
ジタル信号が出力される。すなわち、１次元像または２
次元像が撮像されて、その撮像結果がデジタル信号とし
て出力される、また、本発明に係る光検出装置は、Ｎ個
の差分演算回路またはホールド回路それぞれから出力さ
れる電圧信号の最大値を検出する最大値検出回路を更に
備え、Ａ／Ｄ変換回路は、最大値検出回路により検出さ
れた最大値に基づいてＡ／Ｄ変換レンジを設定する、こ
とを特徴とする。この場合には、最大値検出回路によ
り、Ｎ個の差分演算回路またはホールド回路それぞれか
ら出力される電圧信号の最大値が検出される。そして、
Ａ／Ｄ変換回路では、最大値検出回路により検出された
最大値に基づいてＡ／Ｄ変換レンジが設定される。
のＣＤＳ回路、第２のＣＤＳ回路、差分演算回路および
ホールド回路がＮ組備えられている。各組の差分演算回
路から出力される電圧信号は、ホールド回路により保持
される。そして、Ａ／Ｄ変換回路では、Ｎ個のホールド
回路それぞれから出力される電圧信号が順次に入力さ
れ、その電圧信号がデジタル信号に変換されて、そのデ
ジタル信号が出力される。すなわち、１次元像または２
次元像が撮像されて、その撮像結果がデジタル信号とし
て出力される、また、本発明に係る光検出装置は、Ｎ個
の差分演算回路またはホールド回路それぞれから出力さ
れる電圧信号の最大値を検出する最大値検出回路を更に
備え、Ａ／Ｄ変換回路は、最大値検出回路により検出さ
れた最大値に基づいてＡ／Ｄ変換レンジを設定する、こ
とを特徴とする。この場合には、最大値検出回路によ
り、Ｎ個の差分演算回路またはホールド回路それぞれか
ら出力される電圧信号の最大値が検出される。そして、
Ａ／Ｄ変換回路では、最大値検出回路により検出された
最大値に基づいてＡ／Ｄ変換レンジが設定される。
【００１４】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施の形態を詳細に説明する。なお、図面の説明にお
いて同一の要素には同一の符号を付し、重複する説明を
省略する。また、Ｎは２以上の整数であり、添え字ｎは
特に明示しない限り１からＮまでの任意の整数を示すも
のとする。
の実施の形態を詳細に説明する。なお、図面の説明にお
いて同一の要素には同一の符号を付し、重複する説明を
省略する。また、Ｎは２以上の整数であり、添え字ｎは
特に明示しない限り１からＮまでの任意の整数を示すも
のとする。
【００１５】先ず、本発明に係る光検出装置の実施形態
について、図１〜図７を用いて説明する。図１は本実施
形態に係る光検出装置の全体の概略構成図である。本実
施形態に係る光検出装置は、Ｎ個のユニット１００1〜
１００N、最大値検出回路２００、タイミング制御回路
３００、Ａ／Ｄ変換回路４００およびシフトレジスタ５
００を備えて構成されている。各ユニット１００nは、
フォトダイオードＰＤ、積分回路１０、第１のＣＤＳ回
路２１、第２のＣＤＳ回路２２、差分演算回路３０、ホ
ールド回路４０およびスイッチ素子ＳＷ5を含む。各ユ
ニット１００nの積分回路１０は互いに同様の構成であ
り、各ユニット１００nの第１のＣＤＳ回路２１は互い
に同様の構成であり、各ユニット１００nの第２のＣＤ
Ｓ回路２２は互いに同様の構成であり、各ユニット１０
０nの差分演算回路３０は互いに同様の構成であり、ま
た、各ユニット１００nのホールド回路４０は互いに同
様の構成である。したがって、Ｎ個のユニット１００1
〜１００Nは互いに同様の構成である。
について、図１〜図７を用いて説明する。図１は本実施
形態に係る光検出装置の全体の概略構成図である。本実
施形態に係る光検出装置は、Ｎ個のユニット１００1〜
１００N、最大値検出回路２００、タイミング制御回路
３００、Ａ／Ｄ変換回路４００およびシフトレジスタ５
００を備えて構成されている。各ユニット１００nは、
フォトダイオードＰＤ、積分回路１０、第１のＣＤＳ回
路２１、第２のＣＤＳ回路２２、差分演算回路３０、ホ
ールド回路４０およびスイッチ素子ＳＷ5を含む。各ユ
ニット１００nの積分回路１０は互いに同様の構成であ
り、各ユニット１００nの第１のＣＤＳ回路２１は互い
に同様の構成であり、各ユニット１００nの第２のＣＤ
Ｓ回路２２は互いに同様の構成であり、各ユニット１０
０nの差分演算回路３０は互いに同様の構成であり、ま
た、各ユニット１００nのホールド回路４０は互いに同
様の構成である。したがって、Ｎ個のユニット１００1
〜１００Nは互いに同様の構成である。
【００１６】各ユニット１００nのフォトダイオードＰ
Ｄは、アノード端子が接地され、カソード端子が積分回
路１０の入力端子に接続されている。フォトダイオード
ＰＤは、受光した光の光量に応じた電流信号を、アノー
ド端子から積分回路１０の入力端子へ出力する。各ユニ
ット１００nのフォトダイオードＰＤは、１次元状また
は２次元状に配置されており、１次元像または２次元像
を受光する。
Ｄは、アノード端子が接地され、カソード端子が積分回
路１０の入力端子に接続されている。フォトダイオード
ＰＤは、受光した光の光量に応じた電流信号を、アノー
ド端子から積分回路１０の入力端子へ出力する。各ユニ
ット１００nのフォトダイオードＰＤは、１次元状また
は２次元状に配置されており、１次元像または２次元像
を受光する。
【００１７】図２は本実施形態に係る光検出装置の積分
回路１０の回路図である。各ユニット１００nの積分回
路１０は、入力端子と出力端子との間に互いに並列にア
ンプＡ1、容量素子Ｃ1およびスイッチ素子ＳＷ1が接続
されている。積分回路１０は、スイッチ素子ＳＷ1が閉
じているときには、容量素子Ｃ1を放電して初期化す
る。一方、積分回路１０は、スイッチ素子ＳＷ1が開い
ているときには、フォトダイオードＰＤから入力端子に
入力した電荷を容量素子Ｃ1に蓄積して、その蓄積され
た電荷に応じた電圧信号を出力端子から出力する。スイ
ッチ素子ＳＷ1は、タイミング制御回路３００から出力
されるReset信号に基づいて開閉する。
回路１０の回路図である。各ユニット１００nの積分回
路１０は、入力端子と出力端子との間に互いに並列にア
ンプＡ1、容量素子Ｃ1およびスイッチ素子ＳＷ1が接続
されている。積分回路１０は、スイッチ素子ＳＷ1が閉
じているときには、容量素子Ｃ1を放電して初期化す
る。一方、積分回路１０は、スイッチ素子ＳＷ1が開い
ているときには、フォトダイオードＰＤから入力端子に
入力した電荷を容量素子Ｃ1に蓄積して、その蓄積され
た電荷に応じた電圧信号を出力端子から出力する。スイ
ッチ素子ＳＷ1は、タイミング制御回路３００から出力
されるReset信号に基づいて開閉する。
【００１８】図３は、本実施形態に係る光検出装置の第
１のＣＤＳ回路２１、第２のＣＤＳ回路２２および差分
演算回路３０それぞれの回路図である。
１のＣＤＳ回路２１、第２のＣＤＳ回路２２および差分
演算回路３０それぞれの回路図である。
【００１９】各ユニット１００nの第１のＣＤＳ回路２
１は、入力端子と出力端子との間に順にスイッチ素子Ｓ
Ｗ211、結合容量素子Ｃ211およびアンプＡ21を有してい
る。また、アンプＡ21の入出力間にスイッチ素子ＳＷ
212および積分容量素子Ｃ212が互いに並列的に接続され
ている。スイッチ素子ＳＷ211およびＳＷ212は、積分容
量素子Ｃ212に電荷を蓄積させるためのスイッチ手段と
して作用する。第１のＣＤＳ回路２１は、スイッチ素子
ＳＷ212が閉じているときには、積分容量素子Ｃ2 12を放
電して初期化する。スイッチ素子ＳＷ212が開きスイッ
チ素子ＳＷ211が閉じているときには、入力端子から結
合容量素子Ｃ211を経て入力した第１の電荷を積分容量
素子Ｃ212に蓄積して、その蓄積された電荷に応じた電
圧信号を出力端子から出力する。スイッチ素子ＳＷ211
は、タイミング制御回路３００から出力されるCSW211信
号に基づいて開閉する。また、スイッチ素子ＳＷ
212は、タイミング制御回路３００から出力されるClamp
1信号に基づいて開閉する。
１は、入力端子と出力端子との間に順にスイッチ素子Ｓ
Ｗ211、結合容量素子Ｃ211およびアンプＡ21を有してい
る。また、アンプＡ21の入出力間にスイッチ素子ＳＷ
212および積分容量素子Ｃ212が互いに並列的に接続され
ている。スイッチ素子ＳＷ211およびＳＷ212は、積分容
量素子Ｃ212に電荷を蓄積させるためのスイッチ手段と
して作用する。第１のＣＤＳ回路２１は、スイッチ素子
ＳＷ212が閉じているときには、積分容量素子Ｃ2 12を放
電して初期化する。スイッチ素子ＳＷ212が開きスイッ
チ素子ＳＷ211が閉じているときには、入力端子から結
合容量素子Ｃ211を経て入力した第１の電荷を積分容量
素子Ｃ212に蓄積して、その蓄積された電荷に応じた電
圧信号を出力端子から出力する。スイッチ素子ＳＷ211
は、タイミング制御回路３００から出力されるCSW211信
号に基づいて開閉する。また、スイッチ素子ＳＷ
212は、タイミング制御回路３００から出力されるClamp
1信号に基づいて開閉する。
【００２０】各ユニット１００nの第２のＣＤＳ回路２
２は、入力端子と出力端子との間に順にスイッチ素子Ｓ
Ｗ221、結合容量素子Ｃ221およびアンプＡ22を有してい
る。また、アンプＡ22の入出力間にスイッチ素子ＳＷ
222および積分容量素子Ｃ222が互いに並列的に接続され
ている。スイッチ素子ＳＷ221およびＳＷ222は、積分容
量素子Ｃ222に電荷を蓄積させるためのスイッチ手段と
して作用する。第２のＣＤＳ回路２２の積分容量素子Ｃ
222の容量値は、第１のＣＤＳ回路２１の積分容量素子
Ｃ212の容量値と等しい。第２のＣＤＳ回路２２は、ス
イッチ素子ＳＷ222が閉じているときには、積分容量素
子Ｃ222を放電して初期化する。スイッチ素子ＳＷ222が
開きスイッチ素子ＳＷ221が閉じているときには、入力
端子から結合容量素子Ｃ221を経て入力した第２の電荷
を積分容量素子Ｃ222に蓄積して、その蓄積された電荷
に応じた電圧信号を出力端子から出力する。スイッチ素
子ＳＷ22 1は、タイミング制御回路３００から出力され
るCSW221信号に基づいて開閉する。また、スイッチ素子
ＳＷ222は、タイミング制御回路３００から出力されるC
lamp2信号に基づいて開閉する。
２は、入力端子と出力端子との間に順にスイッチ素子Ｓ
Ｗ221、結合容量素子Ｃ221およびアンプＡ22を有してい
る。また、アンプＡ22の入出力間にスイッチ素子ＳＷ
222および積分容量素子Ｃ222が互いに並列的に接続され
ている。スイッチ素子ＳＷ221およびＳＷ222は、積分容
量素子Ｃ222に電荷を蓄積させるためのスイッチ手段と
して作用する。第２のＣＤＳ回路２２の積分容量素子Ｃ
222の容量値は、第１のＣＤＳ回路２１の積分容量素子
Ｃ212の容量値と等しい。第２のＣＤＳ回路２２は、ス
イッチ素子ＳＷ222が閉じているときには、積分容量素
子Ｃ222を放電して初期化する。スイッチ素子ＳＷ222が
開きスイッチ素子ＳＷ221が閉じているときには、入力
端子から結合容量素子Ｃ221を経て入力した第２の電荷
を積分容量素子Ｃ222に蓄積して、その蓄積された電荷
に応じた電圧信号を出力端子から出力する。スイッチ素
子ＳＷ22 1は、タイミング制御回路３００から出力され
るCSW221信号に基づいて開閉する。また、スイッチ素子
ＳＷ222は、タイミング制御回路３００から出力されるC
lamp2信号に基づいて開閉する。
【００２１】各ユニット１００nの差分演算回路３０
は、２つの入力端子３０ａおよび３０ｂならびに１つの
出力端子３０ｃを有しており、第１の入力端子３０ａが
第１のＣＤＳ回路２１の出力端子に接続され、第２の入
力端子３０ｂが第２のＣＤＳ回路２２の出力端子に接続
されている。差分演算回路３０は、スイッチ素子ＳＷ31
〜ＳＷ33、容量素子Ｃ3およびアンプＡ3を備える。第１
の入力端子３０ａと出力端子３０ｃとの間に順に、スイ
ッチ素子ＳＷ31、容量素子Ｃ3およびアンプＡ3が配さ
れ、第２の入力端子３０ｂと出力端子３０ｃとの間に順
に、スイッチ素子ＳＷ32、容量素子Ｃ3およびアンプＡ3
が配されている。また、容量素子Ｃ3とアンプＡ3との接
続点がスイッチ素子ＳＷ33を介して接地されている。
は、２つの入力端子３０ａおよび３０ｂならびに１つの
出力端子３０ｃを有しており、第１の入力端子３０ａが
第１のＣＤＳ回路２１の出力端子に接続され、第２の入
力端子３０ｂが第２のＣＤＳ回路２２の出力端子に接続
されている。差分演算回路３０は、スイッチ素子ＳＷ31
〜ＳＷ33、容量素子Ｃ3およびアンプＡ3を備える。第１
の入力端子３０ａと出力端子３０ｃとの間に順に、スイ
ッチ素子ＳＷ31、容量素子Ｃ3およびアンプＡ3が配さ
れ、第２の入力端子３０ｂと出力端子３０ｃとの間に順
に、スイッチ素子ＳＷ32、容量素子Ｃ3およびアンプＡ3
が配されている。また、容量素子Ｃ3とアンプＡ3との接
続点がスイッチ素子ＳＷ33を介して接地されている。
【００２２】この差分演算回路３０は、スイッチ素子Ｓ
Ｗ33を閉じているときにスイッチ素子ＳＷ32を開きスイ
ッチ素子ＳＷ31を一定期間だけ閉じることで、第１のＣ
ＤＳ回路２１から出力された電圧信号を入力して、容量
素子Ｃ3に電荷Ｑ１だけ充電する。また、差分演算回路
３０は、スイッチ素子ＳＷ33を開いているときにスイッ
チ素子ＳＷ31を開きスイッチ素子ＳＷ32を一定期間だけ
閉じることで、第２のＣＤＳ回路２２から出力された電
圧信号を入力して、容量素子Ｃ3から電荷Ｑ２を放電す
る。このようにして、差分演算回路３０は、電荷Ｑ１と
電荷Ｑ２との差分すなわち電荷（Ｑ１−Ｑ２）を容量素
子Ｃ3に蓄積して、その蓄積された電荷（Ｑ１−Ｑ２）
に応じた電圧信号をアンプＡ3から出力する。スイッチ
素子ＳＷ3 1は、タイミング制御回路３００から出力され
るSample1信号に基づいて開閉する。スイッチ素子ＳＷ
32は、タイミング制御回路３００から出力されるSample
2信号に基づいて開閉する。また、スイッチ素子ＳＷ33
は、タイミング制御回路３００から出力されるClamp3信
号に基づいて開閉する。
Ｗ33を閉じているときにスイッチ素子ＳＷ32を開きスイ
ッチ素子ＳＷ31を一定期間だけ閉じることで、第１のＣ
ＤＳ回路２１から出力された電圧信号を入力して、容量
素子Ｃ3に電荷Ｑ１だけ充電する。また、差分演算回路
３０は、スイッチ素子ＳＷ33を開いているときにスイッ
チ素子ＳＷ31を開きスイッチ素子ＳＷ32を一定期間だけ
閉じることで、第２のＣＤＳ回路２２から出力された電
圧信号を入力して、容量素子Ｃ3から電荷Ｑ２を放電す
る。このようにして、差分演算回路３０は、電荷Ｑ１と
電荷Ｑ２との差分すなわち電荷（Ｑ１−Ｑ２）を容量素
子Ｃ3に蓄積して、その蓄積された電荷（Ｑ１−Ｑ２）
に応じた電圧信号をアンプＡ3から出力する。スイッチ
素子ＳＷ3 1は、タイミング制御回路３００から出力され
るSample1信号に基づいて開閉する。スイッチ素子ＳＷ
32は、タイミング制御回路３００から出力されるSample
2信号に基づいて開閉する。また、スイッチ素子ＳＷ33
は、タイミング制御回路３００から出力されるClamp3信
号に基づいて開閉する。
【００２３】図４は本実施形態に係る光検出装置のホー
ルド回路４０の回路図である。各ユニット１００nのホ
ールド回路４０は、入力端子と出力端子との間に順にス
イッチ素子ＳＷ4およびアンプＡ4を有し、スイッチ素子
ＳＷ4とアンプＡ4との接続点が容量素子Ｃ4を介して接
地されている。ホールド回路４０は、スイッチ素子ＳＷ
4が閉じているときに差分演算回路３０から出力された
電圧信号を容量素子Ｃ4に記憶し、スイッチ素子ＳＷ4が
開いた後も、容量素子Ｃ4の電圧信号を保持して、その
電圧信号をアンプＡ4を介して出力する。スイッチ素子
ＳＷ4は、タイミング制御回路３００から出力されるHol
d信号に基づいて開閉する。各ユニット１００nのスイッ
チ素子ＳＷ5は、シフトレジスタ５００により制御され
て順次に開き、ホールド回路４０から出力される電圧信
号をＡ／Ｄ変換回路４００に順次に入力させる。
ルド回路４０の回路図である。各ユニット１００nのホ
ールド回路４０は、入力端子と出力端子との間に順にス
イッチ素子ＳＷ4およびアンプＡ4を有し、スイッチ素子
ＳＷ4とアンプＡ4との接続点が容量素子Ｃ4を介して接
地されている。ホールド回路４０は、スイッチ素子ＳＷ
4が閉じているときに差分演算回路３０から出力された
電圧信号を容量素子Ｃ4に記憶し、スイッチ素子ＳＷ4が
開いた後も、容量素子Ｃ4の電圧信号を保持して、その
電圧信号をアンプＡ4を介して出力する。スイッチ素子
ＳＷ4は、タイミング制御回路３００から出力されるHol
d信号に基づいて開閉する。各ユニット１００nのスイッ
チ素子ＳＷ5は、シフトレジスタ５００により制御され
て順次に開き、ホールド回路４０から出力される電圧信
号をＡ／Ｄ変換回路４００に順次に入力させる。
【００２４】図５は本実施形態に係る光検出装置の最大
値検出回路２００の回路図である。最大値検出回路２０
０は、ＮＭＯＳトランジスタＴ1〜ＴN、抵抗器Ｒ201〜
Ｒ203および差動アンプＡ201を備える。各トランジスタ
Ｔnのソース端子は接地され、各トランジスタＴnのドレ
イン端子は、抵抗器Ｒ203を介して電源電圧Ｖddに接続
されるとともに、抵抗器Ｒ201を介して差動アンプＡ201
の反転入力端子に接続されている。各トランジスタＴn
のゲート端子は、ユニット１００nのホールド回路４０
の出力端子と接続されており、ホールド回路４０から出
力される電圧信号Ｖ n3が入力する。また、差動アンプＡ
201の反転入力端子と出力端子との間には抵抗器Ｒ202が
設けられ、差動アンプＡ201の非反転入力端子は接地さ
れている。この最大値検出回路２００では、各ユニット
１００nのホールド回路４０から出力された電圧信号Ｖ
n3がトランジスタＴnのゲート端子に入力され、各電圧
信号Ｖn 3のうちの最大値に応じた電位がトランジスタＴ
nのドレイン端子に現れる。そして、そのドレイン端子
の電位は、抵抗器Ｒ201およびＲ202それぞれの抵抗値の
比に応じた増幅率で差動アンプＡ201により増幅され、
その増幅された電圧の値が最大電圧値Ｖmaxとして出力
端子からＡ／Ｄ変換回路４００へ出力される。
値検出回路２００の回路図である。最大値検出回路２０
０は、ＮＭＯＳトランジスタＴ1〜ＴN、抵抗器Ｒ201〜
Ｒ203および差動アンプＡ201を備える。各トランジスタ
Ｔnのソース端子は接地され、各トランジスタＴnのドレ
イン端子は、抵抗器Ｒ203を介して電源電圧Ｖddに接続
されるとともに、抵抗器Ｒ201を介して差動アンプＡ201
の反転入力端子に接続されている。各トランジスタＴn
のゲート端子は、ユニット１００nのホールド回路４０
の出力端子と接続されており、ホールド回路４０から出
力される電圧信号Ｖ n3が入力する。また、差動アンプＡ
201の反転入力端子と出力端子との間には抵抗器Ｒ202が
設けられ、差動アンプＡ201の非反転入力端子は接地さ
れている。この最大値検出回路２００では、各ユニット
１００nのホールド回路４０から出力された電圧信号Ｖ
n3がトランジスタＴnのゲート端子に入力され、各電圧
信号Ｖn 3のうちの最大値に応じた電位がトランジスタＴ
nのドレイン端子に現れる。そして、そのドレイン端子
の電位は、抵抗器Ｒ201およびＲ202それぞれの抵抗値の
比に応じた増幅率で差動アンプＡ201により増幅され、
その増幅された電圧の値が最大電圧値Ｖmaxとして出力
端子からＡ／Ｄ変換回路４００へ出力される。
【００２５】図６は本実施形態に係る光検出装置のＡ／
Ｄ変換回路４００の回路図である。Ａ／Ｄ変換回路４０
０は、最大値検出回路２００から出力される最大電圧値
Ｖma xを入力し、この最大電圧値ＶmaxをＡ／Ｄ変換レン
ジとする。そして、Ａ／Ｄ変換回路４００は、各ユニッ
ト１００nのホールド回路４０から出力される電圧信号
Ｖn3をスイッチ素子ＳＷ5を介して順次に入力し、その
電圧信号（アナログ信号）をデジタル信号に変換して出
力する。Ａ／Ｄ変換回路４００は、可変容量積分回路４
１０、比較回路Ａ402、容量制御部４２０および読み出
し部４３０を備える。
Ｄ変換回路４００の回路図である。Ａ／Ｄ変換回路４０
０は、最大値検出回路２００から出力される最大電圧値
Ｖma xを入力し、この最大電圧値ＶmaxをＡ／Ｄ変換レン
ジとする。そして、Ａ／Ｄ変換回路４００は、各ユニッ
ト１００nのホールド回路４０から出力される電圧信号
Ｖn3をスイッチ素子ＳＷ5を介して順次に入力し、その
電圧信号（アナログ信号）をデジタル信号に変換して出
力する。Ａ／Ｄ変換回路４００は、可変容量積分回路４
１０、比較回路Ａ402、容量制御部４２０および読み出
し部４３０を備える。
【００２６】可変容量積分回路４１０は、容量素子Ｃ
401、アンプＡ401、可変容量部Ｃ400およびスイッチ素
子ＳＷ401を備える。アンプＡ401は、各ユニット１００
nのホールド回路４０から出力されスイッチ素子ＳＷ5を
介して順次に到達した電圧信号Ｖn3を、容量素子Ｃ401
を介して反転入力端子に入力する。アンプＡ401の非反
転入力端子は接地されている。可変容量部Ｃ400は、容
量が可変であって制御可能であり、アンプＡ401の反転
入力端子と出力端子との間に設けられ、入力した電圧信
号に応じて電荷を蓄える。スイッチ素子ＳＷ401は、ア
ンプＡ401の反転入力端子と出力端子との間に設けら
れ、開いているときには可変容量部Ｃ400に電荷の蓄積
を行わせ、閉じているときには可変容量部Ｃ400におけ
る電荷蓄積をリセットする。そして、可変容量積分回路
４１０は、各ユニット１００nから順次に出力された電
圧信号Ｖn3を入力し、可変容量部Ｃ400の容量に応じて
積分し、積分した結果である積分信号を出力する。
401、アンプＡ401、可変容量部Ｃ400およびスイッチ素
子ＳＷ401を備える。アンプＡ401は、各ユニット１００
nのホールド回路４０から出力されスイッチ素子ＳＷ5を
介して順次に到達した電圧信号Ｖn3を、容量素子Ｃ401
を介して反転入力端子に入力する。アンプＡ401の非反
転入力端子は接地されている。可変容量部Ｃ400は、容
量が可変であって制御可能であり、アンプＡ401の反転
入力端子と出力端子との間に設けられ、入力した電圧信
号に応じて電荷を蓄える。スイッチ素子ＳＷ401は、ア
ンプＡ401の反転入力端子と出力端子との間に設けら
れ、開いているときには可変容量部Ｃ400に電荷の蓄積
を行わせ、閉じているときには可変容量部Ｃ400におけ
る電荷蓄積をリセットする。そして、可変容量積分回路
４１０は、各ユニット１００nから順次に出力された電
圧信号Ｖn3を入力し、可変容量部Ｃ400の容量に応じて
積分し、積分した結果である積分信号を出力する。
【００２７】比較回路Ａ402は、可変容量積分回路４１
０から出力された積分信号を反転入力端子に入力し、最
大値検出回路２００から出力された最大電圧値Ｖmaxを
非反転入力端子に入力し、これら２つの入力信号の値を
大小比較して、その大小比較の結果である比較結果信号
を出力する。
０から出力された積分信号を反転入力端子に入力し、最
大値検出回路２００から出力された最大電圧値Ｖmaxを
非反転入力端子に入力し、これら２つの入力信号の値を
大小比較して、その大小比較の結果である比較結果信号
を出力する。
【００２８】容量制御部４２０は、比較回路Ａ402から
出力された比較結果信号を入力し、この比較結果信号に
基づいて可変容量部Ｃ400の容量を制御する容量指示信
号Ｃを出力するとともに、この比較結果信号に基づいて
積分信号の値と最大電圧値Ｖ maxとが所定の分解能で一
致していると判断した場合に可変容量部Ｃ400の容量値
に応じた第１のデジタル信号を出力する。
出力された比較結果信号を入力し、この比較結果信号に
基づいて可変容量部Ｃ400の容量を制御する容量指示信
号Ｃを出力するとともに、この比較結果信号に基づいて
積分信号の値と最大電圧値Ｖ maxとが所定の分解能で一
致していると判断した場合に可変容量部Ｃ400の容量値
に応じた第１のデジタル信号を出力する。
【００２９】読み出し部４３０は、容量制御部４２０か
ら出力された第１のデジタル信号を入力し、この第１の
デジタル信号に対応する第２のデジタル信号を出力す
る。第２のデジタル信号は、第１のデジタル信号の値か
ら可変容量積分回路４１０のオフセット値を除去した値
を示すものである。読み出し部４３０は、例えば記憶素
子であり、第１のデジタル信号をアドレスとして入力
し、記憶素子のそのアドレスに記憶されているデータを
第２のデジタル信号として出力する。この第２のデジタ
ル信号は、本実施形態に係る光検出装置から出力される
光検出信号となる。
ら出力された第１のデジタル信号を入力し、この第１の
デジタル信号に対応する第２のデジタル信号を出力す
る。第２のデジタル信号は、第１のデジタル信号の値か
ら可変容量積分回路４１０のオフセット値を除去した値
を示すものである。読み出し部４３０は、例えば記憶素
子であり、第１のデジタル信号をアドレスとして入力
し、記憶素子のそのアドレスに記憶されているデータを
第２のデジタル信号として出力する。この第２のデジタ
ル信号は、本実施形態に係る光検出装置から出力される
光検出信号となる。
【００３０】図７はＡ／Ｄ変換回路４００中の可変容量
積分回路４１０の詳細な回路図である。この図では、１
／２4＝１／１６の分解能を有するＡ／Ｄ変換機能を備
える回路構成を示し、以下、この回路構成で説明する。
積分回路４１０の詳細な回路図である。この図では、１
／２4＝１／１６の分解能を有するＡ／Ｄ変換機能を備
える回路構成を示し、以下、この回路構成で説明する。
【００３１】この図に示すように、可変容量部Ｃ
400は、容量素子Ｃ411〜Ｃ414、スイッチ素子ＳＷ411〜
ＳＷ414およびスイッチ素子ＳＷ421〜ＳＷ424を備え
る。容量素子Ｃ411およびスイッチ素子ＳＷ411は、互い
に縦続接続されて、アンプＡ401の反転入力端子と出力
端子との間に設けられており、スイッチ素子ＳＷ
421は、容量素子Ｃ411およびスイッチ素子ＳＷ411の接
続点と接地電位との間に設けられている。容量素子Ｃ
412およびスイッチ素子ＳＷ412は、互いに縦続接続され
て、アンプＡ401の反転入力端子と出力端子との間に設
けられており、スイッチ素子ＳＷ4 22は、容量素子Ｃ412
およびスイッチ素子ＳＷ412の接続点と接地電位との間
に設けられている。容量素子Ｃ413およびスイッチ素子
ＳＷ413は、互いに縦続接続されて、アンプＡ401の反転
入力端子と出力端子との間に設けられており、スイッチ
素子ＳＷ423は、容量素子Ｃ413およびスイッチ素子ＳＷ
413の接続点と接地電位との間に設けられている。ま
た、容量素子Ｃ414およびスイッチ素子ＳＷ414は、互い
に縦続接続されて、アンプＡ401の反転入力端子と出力
端子との間に設けられており、スイッチ素子ＳＷ
424は、容量素子Ｃ414およびスイッチ素子ＳＷ41 4の接
続点と接地電位との間に設けられている。
400は、容量素子Ｃ411〜Ｃ414、スイッチ素子ＳＷ411〜
ＳＷ414およびスイッチ素子ＳＷ421〜ＳＷ424を備え
る。容量素子Ｃ411およびスイッチ素子ＳＷ411は、互い
に縦続接続されて、アンプＡ401の反転入力端子と出力
端子との間に設けられており、スイッチ素子ＳＷ
421は、容量素子Ｃ411およびスイッチ素子ＳＷ411の接
続点と接地電位との間に設けられている。容量素子Ｃ
412およびスイッチ素子ＳＷ412は、互いに縦続接続され
て、アンプＡ401の反転入力端子と出力端子との間に設
けられており、スイッチ素子ＳＷ4 22は、容量素子Ｃ412
およびスイッチ素子ＳＷ412の接続点と接地電位との間
に設けられている。容量素子Ｃ413およびスイッチ素子
ＳＷ413は、互いに縦続接続されて、アンプＡ401の反転
入力端子と出力端子との間に設けられており、スイッチ
素子ＳＷ423は、容量素子Ｃ413およびスイッチ素子ＳＷ
413の接続点と接地電位との間に設けられている。ま
た、容量素子Ｃ414およびスイッチ素子ＳＷ414は、互い
に縦続接続されて、アンプＡ401の反転入力端子と出力
端子との間に設けられており、スイッチ素子ＳＷ
424は、容量素子Ｃ414およびスイッチ素子ＳＷ41 4の接
続点と接地電位との間に設けられている。
【００３２】スイッチ素子ＳＷ411〜ＳＷ414それぞれ
は、容量制御部４２０から出力された容量指示信号Ｃの
うちＣ１１〜Ｃ１４に基づいて開閉する。スイッチ素子
ＳＷ42 1〜ＳＷ424それぞれは、容量制御部４２０から出
力された容量指示信号ＣのうちＣ２１〜Ｃ２４に基づい
て開閉する。また、容量素子Ｃ411〜Ｃ414の容量値をＣ
411〜Ｃ414で表すとすれば、これらは、 Ｃ411＝２Ｃ412＝４Ｃ413＝８Ｃ414 …(1) Ｃ411＋Ｃ412＋Ｃ413＋Ｃ414＝Ｃ0 …(2) なる関係を満たす。
は、容量制御部４２０から出力された容量指示信号Ｃの
うちＣ１１〜Ｃ１４に基づいて開閉する。スイッチ素子
ＳＷ42 1〜ＳＷ424それぞれは、容量制御部４２０から出
力された容量指示信号ＣのうちＣ２１〜Ｃ２４に基づい
て開閉する。また、容量素子Ｃ411〜Ｃ414の容量値をＣ
411〜Ｃ414で表すとすれば、これらは、 Ｃ411＝２Ｃ412＝４Ｃ413＝８Ｃ414 …(1) Ｃ411＋Ｃ412＋Ｃ413＋Ｃ414＝Ｃ0 …(2) なる関係を満たす。
【００３３】次に、本実施形態に係る光検出装置の動作
について、図８および図９を用いて説明する。図８は、
本実施形態に係る光検出装置の動作を説明するためのタ
イミングチャートである。なお、以下では、本実施形態
に係る光検出装置が発光ダイオード等の投光手段（図示
せず）とともに測距装置を構成する場合について説明す
る。すなわち、以下に説明する動作は、背景光成分を除
去して、発光ダイオードから被写体に投光されたスポッ
ト光成分（信号光成分）のみについての光検出信号を出
力するものである。
について、図８および図９を用いて説明する。図８は、
本実施形態に係る光検出装置の動作を説明するためのタ
イミングチャートである。なお、以下では、本実施形態
に係る光検出装置が発光ダイオード等の投光手段（図示
せず）とともに測距装置を構成する場合について説明す
る。すなわち、以下に説明する動作は、背景光成分を除
去して、発光ダイオードから被写体に投光されたスポッ
ト光成分（信号光成分）のみについての光検出信号を出
力するものである。
【００３４】時刻ｔ1に、Reset信号が論理Ｈとなること
により、積分回路１０のスイッチ素子ＳＷ1が閉じて、
容量素子Ｃ1が放電され初期化される。また、Clamp1信
号も論理Ｈとなることにより、第１のＣＤＳ回路２１の
スイッチ素子ＳＷ212が閉じて、第１のＣＤＳ回路２１
におけるＣＤＳ動作が停止される。
により、積分回路１０のスイッチ素子ＳＷ1が閉じて、
容量素子Ｃ1が放電され初期化される。また、Clamp1信
号も論理Ｈとなることにより、第１のＣＤＳ回路２１の
スイッチ素子ＳＷ212が閉じて、第１のＣＤＳ回路２１
におけるＣＤＳ動作が停止される。
【００３５】時刻ｔ2に、Reset信号が論理Ｌとなること
により、積分回路１０のスイッチ素子ＳＷ1が開く。そ
して、時刻ｔ2以降、フォトダイオードＰＤから出力さ
れた電荷が容量素子Ｃ1に蓄積されていき、積分回路１
０の出力端子から出力される電圧信号は次第に大きくな
っていく。この時刻ｔ2では、Clamp1信号は論理Ｈのま
まであり、第１のＣＤＳ回路２１のスイッチ素子ＳＷ
212は閉じたままである。また、時刻ｔ2では、CSW211信
号は論理Ｌであり、第１のＣＤＳ回路２１のスイッチ素
子ＳＷ211は開いている。
により、積分回路１０のスイッチ素子ＳＷ1が開く。そ
して、時刻ｔ2以降、フォトダイオードＰＤから出力さ
れた電荷が容量素子Ｃ1に蓄積されていき、積分回路１
０の出力端子から出力される電圧信号は次第に大きくな
っていく。この時刻ｔ2では、Clamp1信号は論理Ｈのま
まであり、第１のＣＤＳ回路２１のスイッチ素子ＳＷ
212は閉じたままである。また、時刻ｔ2では、CSW211信
号は論理Ｌであり、第１のＣＤＳ回路２１のスイッチ素
子ＳＷ211は開いている。
【００３６】時刻ｔ3に、Clamp1信号が論理Ｌとなるこ
とにより、第１のＣＤＳ回路２１のスイッチ素子ＳＷ
212が開き、また、CSW211信号が論理Ｈとなることによ
り、第１のＣＤＳ回路２１のスイッチ素子ＳＷ211が閉
じる。そして、時刻ｔ3から一定時間Ｔ経過後の時刻ｔ4
に、CSW211信号が論理Ｌとなることにより、第１のＣＤ
Ｓ回路２１のスイッチ素子ＳＷ211が開く。
とにより、第１のＣＤＳ回路２１のスイッチ素子ＳＷ
212が開き、また、CSW211信号が論理Ｈとなることによ
り、第１のＣＤＳ回路２１のスイッチ素子ＳＷ211が閉
じる。そして、時刻ｔ3から一定時間Ｔ経過後の時刻ｔ4
に、CSW211信号が論理Ｌとなることにより、第１のＣＤ
Ｓ回路２１のスイッチ素子ＳＷ211が開く。
【００３７】時刻ｔ2〜ｔ4の期間では、発光ダイオード
から被写体にスポット光が投光されている。したがっ
て、発光ダイオードから投光され被写体により反射され
たスポット光成分および背景光成分の双方がフォトダイ
オードＰＤに入射して、それによって発生した電流信号
がフォトダイオードＰＤから出力される。そして、その
電流信号を入力した積分回路１０では、容量素子Ｃ1に
電荷が蓄積され、その蓄積された電荷の量に応じた電圧
信号が積分回路１０から出力される。また、時刻ｔ3〜
ｔ4の期間（第１の期間）では、積分回路１０の出力端
子から出力される電圧信号が第１のＣＤＳ回路２１に入
力して、時刻ｔ3以降の入力電圧信号の変化分に相当す
る電荷が積分容量素子Ｃ212に蓄積され、その蓄積され
た電荷の量に応じた電圧信号が第１のＣＤＳ回路２１か
ら出力される。したがって、時刻ｔ4以降に第１のＣＤ
Ｓ回路２１から出力される電圧信号は、時刻ｔ3および
時刻ｔ4それぞれに積分回路１０から出力される電圧信
号の差に相当する電圧値Ｖn1となり、積分回路１０にて
生じるノイズ成分が除去されたものとなる。
から被写体にスポット光が投光されている。したがっ
て、発光ダイオードから投光され被写体により反射され
たスポット光成分および背景光成分の双方がフォトダイ
オードＰＤに入射して、それによって発生した電流信号
がフォトダイオードＰＤから出力される。そして、その
電流信号を入力した積分回路１０では、容量素子Ｃ1に
電荷が蓄積され、その蓄積された電荷の量に応じた電圧
信号が積分回路１０から出力される。また、時刻ｔ3〜
ｔ4の期間（第１の期間）では、積分回路１０の出力端
子から出力される電圧信号が第１のＣＤＳ回路２１に入
力して、時刻ｔ3以降の入力電圧信号の変化分に相当す
る電荷が積分容量素子Ｃ212に蓄積され、その蓄積され
た電荷の量に応じた電圧信号が第１のＣＤＳ回路２１か
ら出力される。したがって、時刻ｔ4以降に第１のＣＤ
Ｓ回路２１から出力される電圧信号は、時刻ｔ3および
時刻ｔ4それぞれに積分回路１０から出力される電圧信
号の差に相当する電圧値Ｖn1となり、積分回路１０にて
生じるノイズ成分が除去されたものとなる。
【００３８】時刻ｔ4に、Reset信号が論理Ｈとなること
により、積分回路１０のスイッチ素子ＳＷ1が閉じて、
容量素子Ｃ1が放電され初期化される。また、Clamp2信
号も論理Ｈとなることにより、第２のＣＤＳ回路２２の
スイッチ素子ＳＷ222が閉じて、第２のＣＤＳ回路２２
におけるＣＤＳ動作が停止される。
により、積分回路１０のスイッチ素子ＳＷ1が閉じて、
容量素子Ｃ1が放電され初期化される。また、Clamp2信
号も論理Ｈとなることにより、第２のＣＤＳ回路２２の
スイッチ素子ＳＷ222が閉じて、第２のＣＤＳ回路２２
におけるＣＤＳ動作が停止される。
【００３９】時刻ｔ5に、Reset信号が論理Ｌとなること
により、積分回路１０のスイッチ素子ＳＷ1が開く。そ
して、時刻ｔ5以降、フォトダイオードＰＤから出力さ
れた電荷が容量素子Ｃ1に蓄積されていき、積分回路１
０の出力端子から出力される電圧信号は次第に大きくな
っていく。この時刻ｔ5では、Clamp2信号は論理Ｈのま
まであり、第２のＣＤＳ回路２２のスイッチ素子ＳＷ
222は閉じたままである。また、時刻ｔ5では、CSW221信
号は論理Ｌであり、第２のＣＤＳ回路２２のスイッチ素
子ＳＷ221は開いている。
により、積分回路１０のスイッチ素子ＳＷ1が開く。そ
して、時刻ｔ5以降、フォトダイオードＰＤから出力さ
れた電荷が容量素子Ｃ1に蓄積されていき、積分回路１
０の出力端子から出力される電圧信号は次第に大きくな
っていく。この時刻ｔ5では、Clamp2信号は論理Ｈのま
まであり、第２のＣＤＳ回路２２のスイッチ素子ＳＷ
222は閉じたままである。また、時刻ｔ5では、CSW221信
号は論理Ｌであり、第２のＣＤＳ回路２２のスイッチ素
子ＳＷ221は開いている。
【００４０】時刻ｔ6に、Clamp2信号が論理Ｌとなるこ
とにより、第２のＣＤＳ回路２２のスイッチ素子ＳＷ
222が開き、また、CSW221信号が論理Ｈとなることによ
り、第２のＣＤＳ回路２２のスイッチ素子ＳＷ221が閉
じる。そして、時刻ｔ6から一定時間Ｔ経過後の時刻ｔ7
に、CSW221信号が論理Ｌとなることにより、第２のＣＤ
Ｓ回路２２のスイッチ素子ＳＷ221が開く。
とにより、第２のＣＤＳ回路２２のスイッチ素子ＳＷ
222が開き、また、CSW221信号が論理Ｈとなることによ
り、第２のＣＤＳ回路２２のスイッチ素子ＳＷ221が閉
じる。そして、時刻ｔ6から一定時間Ｔ経過後の時刻ｔ7
に、CSW221信号が論理Ｌとなることにより、第２のＣＤ
Ｓ回路２２のスイッチ素子ＳＷ221が開く。
【００４１】時刻ｔ5〜ｔ7の期間では、発光ダイオード
から被写体にスポット光が投光されていない。したがっ
て、背景光成分のみがフォトダイオードＰＤに入射し
て、それによって発生した電流信号がフォトダイオード
ＰＤから出力される。そして、その電流信号を入力した
積分回路１０では、容量素子Ｃ1に電荷が蓄積され、そ
の蓄積された電荷の量に応じた電圧信号が積分回路１０
から出力される。また、時刻ｔ6〜ｔ7の期間（第２の期
間）では、積分回路１０の出力端子から出力される電圧
信号が第２のＣＤＳ回路２２に入力して、時刻ｔ6以降
の入力電圧信号の変化分に相当する電荷が積分容量素子
Ｃ222に蓄積され、その蓄積された電荷の量に応じた電
圧信号が第２のＣＤＳ回路２２から出力される。したが
って、時刻ｔ7以降に第２のＣＤＳ回路２２から出力さ
れる電圧信号は、時刻ｔ6および時刻ｔ7それぞれに積分
回路１０から出力される電圧信号の差に相当する電圧値
Ｖn2となり、積分回路１０にて生じるノイズ成分が除去
されたものとなる。
から被写体にスポット光が投光されていない。したがっ
て、背景光成分のみがフォトダイオードＰＤに入射し
て、それによって発生した電流信号がフォトダイオード
ＰＤから出力される。そして、その電流信号を入力した
積分回路１０では、容量素子Ｃ1に電荷が蓄積され、そ
の蓄積された電荷の量に応じた電圧信号が積分回路１０
から出力される。また、時刻ｔ6〜ｔ7の期間（第２の期
間）では、積分回路１０の出力端子から出力される電圧
信号が第２のＣＤＳ回路２２に入力して、時刻ｔ6以降
の入力電圧信号の変化分に相当する電荷が積分容量素子
Ｃ222に蓄積され、その蓄積された電荷の量に応じた電
圧信号が第２のＣＤＳ回路２２から出力される。したが
って、時刻ｔ7以降に第２のＣＤＳ回路２２から出力さ
れる電圧信号は、時刻ｔ6および時刻ｔ7それぞれに積分
回路１０から出力される電圧信号の差に相当する電圧値
Ｖn2となり、積分回路１０にて生じるノイズ成分が除去
されたものとなる。
【００４２】時刻ｔ7以降では、第１のＣＤＳ回路２１
の積分容量素子Ｃ212に蓄積されている電荷は、スポッ
ト光成分と背景光成分とを加算したものに相当するもの
であり、第２のＣＤＳ回路２２の積分容量素子Ｃ222に
蓄積されている電荷は、背景光成分のみに相当するもの
である。また、時刻ｔ3〜ｔ4までの期間（第１の期間）
と時刻ｔ6〜ｔ7までの期間（第２の期間）とは互いに等
しい時間Ｔであり、第１のＣＤＳ回路２１の積分容量素
子Ｃ212および第２のＣＤＳ回路２２の積分容量素子Ｃ
222それぞれの容量は互いに等しいので、電圧値Ｖ
n1は、スポット光成分と背景光成分とを加算したものに
相当するものであり、電圧値Ｖn2は、背景光成分のみに
相当するものであり、したがって、これら間の電圧差Δ
Ｖn＝（Ｖn1−Ｖn2）は、スポット光成分のみに相当す
るものである。そこで、時刻ｔ8以降では、この電圧差
ΔＶnが差分演算回路３０により以下のようにして求め
られる。
の積分容量素子Ｃ212に蓄積されている電荷は、スポッ
ト光成分と背景光成分とを加算したものに相当するもの
であり、第２のＣＤＳ回路２２の積分容量素子Ｃ222に
蓄積されている電荷は、背景光成分のみに相当するもの
である。また、時刻ｔ3〜ｔ4までの期間（第１の期間）
と時刻ｔ6〜ｔ7までの期間（第２の期間）とは互いに等
しい時間Ｔであり、第１のＣＤＳ回路２１の積分容量素
子Ｃ212および第２のＣＤＳ回路２２の積分容量素子Ｃ
222それぞれの容量は互いに等しいので、電圧値Ｖ
n1は、スポット光成分と背景光成分とを加算したものに
相当するものであり、電圧値Ｖn2は、背景光成分のみに
相当するものであり、したがって、これら間の電圧差Δ
Ｖn＝（Ｖn1−Ｖn2）は、スポット光成分のみに相当す
るものである。そこで、時刻ｔ8以降では、この電圧差
ΔＶnが差分演算回路３０により以下のようにして求め
られる。
【００４３】時刻ｔ7以降（第３の期間）、Reset信号は
論理Ｈであり、積分回路１０のスイッチ素子ＳＷ1が閉
じて、容量素子Ｃ1が放電され初期化状態が維持され
る。Clamp1信号は論理Ｌであり、第１のＣＤＳ回路２１
のスイッチ素子ＳＷ212が開いたままである。また、Cla
mp2信号は論理Ｌであり、第２のＣＤＳ回路２２のスイ
ッチ素子ＳＷ222が開いたままである。
論理Ｈであり、積分回路１０のスイッチ素子ＳＷ1が閉
じて、容量素子Ｃ1が放電され初期化状態が維持され
る。Clamp1信号は論理Ｌであり、第１のＣＤＳ回路２１
のスイッチ素子ＳＷ212が開いたままである。また、Cla
mp2信号は論理Ｌであり、第２のＣＤＳ回路２２のスイ
ッチ素子ＳＷ222が開いたままである。
【００４４】時刻ｔ7以降の第３の期間のうち時刻ｔ8〜
ｔ9の期間に、Sample1信号は論理Ｈであり、差分演算回
路３０のスイッチ素子ＳＷ31は閉じる。このとき、Samp
le2信号は論理Ｌであり、差分演算回路３０のスイッチ
素子ＳＷ32は開いており、また、Clamp3信号は論理Ｈで
あり、差分演算回路３０のスイッチ素子ＳＷ33は閉じて
いる。この期間に、第１のＣＤＳ回路２１の出力端子か
ら出力される電圧値Ｖ n1が差分演算回路３０のスイッチ
素子ＳＷ31を介して容量素子Ｃ3に入力し、その電圧値
Ｖn1が容量素子Ｃ3に保持される。
ｔ9の期間に、Sample1信号は論理Ｈであり、差分演算回
路３０のスイッチ素子ＳＷ31は閉じる。このとき、Samp
le2信号は論理Ｌであり、差分演算回路３０のスイッチ
素子ＳＷ32は開いており、また、Clamp3信号は論理Ｈで
あり、差分演算回路３０のスイッチ素子ＳＷ33は閉じて
いる。この期間に、第１のＣＤＳ回路２１の出力端子か
ら出力される電圧値Ｖ n1が差分演算回路３０のスイッチ
素子ＳＷ31を介して容量素子Ｃ3に入力し、その電圧値
Ｖn1が容量素子Ｃ3に保持される。
【００４５】時刻ｔ7以降の第３の期間のうち時刻ｔ10
〜ｔ11の期間に、Sample2信号は論理Ｈであり、差分演
算回路３０のスイッチ素子ＳＷ32は閉じる。このとき、
Sample1信号は論理Ｌであり、差分演算回路３０のスイ
ッチ素子ＳＷ31は開いており、また、Clamp3信号は論理
Ｌであり、差分演算回路３０のスイッチ素子ＳＷ33は開
いている。この期間に、第２のＣＤＳ回路２２の出力端
子から出力される電圧値Ｖn2が差分演算回路３０のスイ
ッチ素子ＳＷ32を介して容量素子Ｃ3に入力する。この
とき、差分演算回路３０のスイッチ素子ＳＷ33は開いて
いるので、差分演算回路３０の容量素子Ｃ3には、電圧
値Ｖn2と電圧値Ｖn1との差ΔＶnが保持される。この電
圧値ΔＶnは、スポット光成分のみに相当するものであ
る。
〜ｔ11の期間に、Sample2信号は論理Ｈであり、差分演
算回路３０のスイッチ素子ＳＷ32は閉じる。このとき、
Sample1信号は論理Ｌであり、差分演算回路３０のスイ
ッチ素子ＳＷ31は開いており、また、Clamp3信号は論理
Ｌであり、差分演算回路３０のスイッチ素子ＳＷ33は開
いている。この期間に、第２のＣＤＳ回路２２の出力端
子から出力される電圧値Ｖn2が差分演算回路３０のスイ
ッチ素子ＳＷ32を介して容量素子Ｃ3に入力する。この
とき、差分演算回路３０のスイッチ素子ＳＷ33は開いて
いるので、差分演算回路３０の容量素子Ｃ3には、電圧
値Ｖn2と電圧値Ｖn1との差ΔＶnが保持される。この電
圧値ΔＶnは、スポット光成分のみに相当するものであ
る。
【００４６】そして、時刻ｔ10にHold信号が論理Ｈとな
り、ホールド回路４０のスイッチ素子ＳＷ4が閉じる
と、差分演算回路３０の容量素子Ｃ3に保持されている
電圧値ΔＶnは、差分演算回路３０のアンプＡ3およびホ
ールド回路４０のスイッチ素子ＳＷ4を経て、ホールド
回路４０の容量素子Ｃ4に保持される。時刻ｔ11にHold
信号が論理Ｌとなってスイッチ素子ＳＷ4が開いた後
も、ホールド回路４０の容量素子Ｃ4に保持された電圧
値ΔＶnは、アンプＡ4から電圧信号Ｖn3として出力され
る。
り、ホールド回路４０のスイッチ素子ＳＷ4が閉じる
と、差分演算回路３０の容量素子Ｃ3に保持されている
電圧値ΔＶnは、差分演算回路３０のアンプＡ3およびホ
ールド回路４０のスイッチ素子ＳＷ4を経て、ホールド
回路４０の容量素子Ｃ4に保持される。時刻ｔ11にHold
信号が論理Ｌとなってスイッチ素子ＳＷ4が開いた後
も、ホールド回路４０の容量素子Ｃ4に保持された電圧
値ΔＶnは、アンプＡ4から電圧信号Ｖn3として出力され
る。
【００４７】各ユニット１００nのホールド回路４０か
ら出力された電圧信号Ｖn3は、最大値検出回路２００に
入力して最大電圧値Ｖmaxが検出される。また、各ユニ
ット１００nのスイッチ素子ＳＷ5がシフトレジスタ５０
０により順次に閉じられて、各ユニット１００nのホー
ルド回路４０から出力された電圧信号Ｖn3はＡ／Ｄ変換
回路４００に順次に入力する。
ら出力された電圧信号Ｖn3は、最大値検出回路２００に
入力して最大電圧値Ｖmaxが検出される。また、各ユニ
ット１００nのスイッチ素子ＳＷ5がシフトレジスタ５０
０により順次に閉じられて、各ユニット１００nのホー
ルド回路４０から出力された電圧信号Ｖn3はＡ／Ｄ変換
回路４００に順次に入力する。
【００４８】続いて、図９を用いて、Ａ／Ｄ変換回路４
００の動作を説明する。時刻ｔ11においては、可変容量
積分回路４１０のスイッチ素子ＳＷ401は閉じられ、可
変容量積分回路４１０はリセット状態とされている。ま
た、可変容量積分回路４１０のスイッチ素子ＳＷ411〜
ＳＷ414それぞれが閉じられ、スイッチ素子ＳＷ421〜Ｓ
Ｗ424それぞれが閉じられて、可変容量部Ｃ400の容量値
がＣ0に設定されている。
００の動作を説明する。時刻ｔ11においては、可変容量
積分回路４１０のスイッチ素子ＳＷ401は閉じられ、可
変容量積分回路４１０はリセット状態とされている。ま
た、可変容量積分回路４１０のスイッチ素子ＳＷ411〜
ＳＷ414それぞれが閉じられ、スイッチ素子ＳＷ421〜Ｓ
Ｗ424それぞれが閉じられて、可変容量部Ｃ400の容量値
がＣ0に設定されている。
【００４９】そして、時刻ｔ11以降の或る時刻に、Ａ／
Ｄ変換回路４００のスイッチ素子ＳＷ401が開かれ、第
１番目のユニット１００1のスイッチ素子ＳＷ5が閉じら
れる。ユニット１００1のホールド回路４０から出力さ
れた電圧信号V13は、スイッチ素子ＳＷ5を介して、Ａ／
Ｄ変換回路４００の可変容量積分回路４１０に入力す
る。可変容量積分回路４１０の容量素子Ｃ401に電圧信
号Ｖ13が入力すると、その電圧信号Ｖ13の値と可変容量
部Ｃ400の容量値Ｃ0とに応じた電荷Ｑが可変容量部Ｃ
400に流入する（図９（ａ）参照）。このとき、可変容
量積分回路４１０から出力される積分信号の値Ｖsaは、 Ｖsa＝Ｖ13＝Ｑ／Ｃ0 …(3) なる式で表される。
Ｄ変換回路４００のスイッチ素子ＳＷ401が開かれ、第
１番目のユニット１００1のスイッチ素子ＳＷ5が閉じら
れる。ユニット１００1のホールド回路４０から出力さ
れた電圧信号V13は、スイッチ素子ＳＷ5を介して、Ａ／
Ｄ変換回路４００の可変容量積分回路４１０に入力す
る。可変容量積分回路４１０の容量素子Ｃ401に電圧信
号Ｖ13が入力すると、その電圧信号Ｖ13の値と可変容量
部Ｃ400の容量値Ｃ0とに応じた電荷Ｑが可変容量部Ｃ
400に流入する（図９（ａ）参照）。このとき、可変容
量積分回路４１０から出力される積分信号の値Ｖsaは、 Ｖsa＝Ｖ13＝Ｑ／Ｃ0 …(3) なる式で表される。
【００５０】引き続き、容量制御部４２０は、可変容量
部Ｃ400のスイッチ素子ＳＷ412〜ＳＷ414を開いた後、
スイッチ素子ＳＷ422〜ＳＷ424を閉じる（図９（ｂ）参
照）。この結果、可変容量部Ｃ400の容量値はＣ411とな
り、可変容量積分回路４１０から出力される積分信号の
値Ｖsbは、 Ｖsb＝Ｑ／Ｃ411 …(4) となる。この積分信号は、比較回路Ａ402に入力し、そ
の値が最大電圧値Ｖmaxと大小比較される。
部Ｃ400のスイッチ素子ＳＷ412〜ＳＷ414を開いた後、
スイッチ素子ＳＷ422〜ＳＷ424を閉じる（図９（ｂ）参
照）。この結果、可変容量部Ｃ400の容量値はＣ411とな
り、可変容量積分回路４１０から出力される積分信号の
値Ｖsbは、 Ｖsb＝Ｑ／Ｃ411 …(4) となる。この積分信号は、比較回路Ａ402に入力し、そ
の値が最大電圧値Ｖmaxと大小比較される。
【００５１】もし、Ｖsb＞Ｖmaxであれば、この比較結
果を受けて容量制御部４２０は、さらに、可変容量部Ｃ
400のスイッチ素子ＳＷ422を開いた後に、スイッチ素子
ＳＷ 412を閉じる（図９（ｃ）参照）。この結果、可変
容量部Ｃ400の容量値はＣ411＋Ｃ412となり、可変容量
積分回路４１０から出力される積分信号の値Ｖscは、 Ｖsc＝Ｑ／（Ｃ411＋Ｃ412） …(5) となる。この積分信号は、比較回路Ａ402に入力し、そ
の値が最大電圧値Ｖmaxと大小比較される。
果を受けて容量制御部４２０は、さらに、可変容量部Ｃ
400のスイッチ素子ＳＷ422を開いた後に、スイッチ素子
ＳＷ 412を閉じる（図９（ｃ）参照）。この結果、可変
容量部Ｃ400の容量値はＣ411＋Ｃ412となり、可変容量
積分回路４１０から出力される積分信号の値Ｖscは、 Ｖsc＝Ｑ／（Ｃ411＋Ｃ412） …(5) となる。この積分信号は、比較回路Ａ402に入力し、そ
の値が最大電圧値Ｖmaxと大小比較される。
【００５２】また、Ｖsb＜Ｖmaxであれば、この比較結
果を受けて容量制御部４２０は、さらに、可変容量部Ｃ
400のスイッチ素子ＳＷ411およびＳＷ422を開いた後
に、スイッチ素子ＳＷ412およびＳＷ421を閉じる（図９
（ｄ）参照）。この結果、可変容量部Ｃ400の容量値は
Ｃ412となり、可変容量積分回路４１０から出力される
積分信号の値Ｖsdは、 Ｖsd＝Ｑ／Ｃ412 …(6) となる。この積分信号は、比較回路Ａ402に入力し、そ
の値が最大電圧値Ｖmaxと大小比較される。
果を受けて容量制御部４２０は、さらに、可変容量部Ｃ
400のスイッチ素子ＳＷ411およびＳＷ422を開いた後
に、スイッチ素子ＳＷ412およびＳＷ421を閉じる（図９
（ｄ）参照）。この結果、可変容量部Ｃ400の容量値は
Ｃ412となり、可変容量積分回路４１０から出力される
積分信号の値Ｖsdは、 Ｖsd＝Ｑ／Ｃ412 …(6) となる。この積分信号は、比較回路Ａ402に入力し、そ
の値が最大電圧値Ｖmaxと大小比較される。
【００５３】以後、同様にして、可変容量積分回路４１
０、比較回路Ａ402および容量制御部４２０からなるフ
ィードバックループにより、積分信号の値と基準電位Ｖ
maxとが所定の分解能で一致していると容量制御部４２
０により判断されるまで、可変容量部Ｃ400の容量値の
設定、および、積分信号の値と最大電圧値Ｖmaxとの大
小比較を繰り返す。容量制御部４２０は、このようにし
て可変容量部Ｃ400の容量素子Ｃ411〜Ｃ414の全てにつ
いて容量制御を終了すると、可変容量部Ｃ400の最終的
な容量値に応じたデジタル信号を読み出し部４３０へ向
けて出力する。
０、比較回路Ａ402および容量制御部４２０からなるフ
ィードバックループにより、積分信号の値と基準電位Ｖ
maxとが所定の分解能で一致していると容量制御部４２
０により判断されるまで、可変容量部Ｃ400の容量値の
設定、および、積分信号の値と最大電圧値Ｖmaxとの大
小比較を繰り返す。容量制御部４２０は、このようにし
て可変容量部Ｃ400の容量素子Ｃ411〜Ｃ414の全てにつ
いて容量制御を終了すると、可変容量部Ｃ400の最終的
な容量値に応じたデジタル信号を読み出し部４３０へ向
けて出力する。
【００５４】読み出し部４３０では、容量制御部４２０
から出力されたデジタル信号をアドレスとして入力し、
記憶素子のそのアドレスに記憶されているデジタルデー
タを、本実施形態に係る光検出装置の光検出信号として
出力する。以上のようにして、第１番目のユニット１０
０1のフォトダイオードＰＤが受光したスポット光の光
量に応じた電圧信号Ｖ13は、Ａ／Ｄ変換回路４００によ
りデジタル信号に変換され、そのデジタル信号が光検出
信号として出力される。以降同様にして、第２番目以降
のユニット１００nのフォトダイオードＰＤが受光した
スポット光の光量に応じた電圧信号Ｖn3は、Ａ／Ｄ変換
回路４００によりデジタル信号に変換され、そのデジタ
ル信号が光検出信号として順次に出力される。
から出力されたデジタル信号をアドレスとして入力し、
記憶素子のそのアドレスに記憶されているデジタルデー
タを、本実施形態に係る光検出装置の光検出信号として
出力する。以上のようにして、第１番目のユニット１０
０1のフォトダイオードＰＤが受光したスポット光の光
量に応じた電圧信号Ｖ13は、Ａ／Ｄ変換回路４００によ
りデジタル信号に変換され、そのデジタル信号が光検出
信号として出力される。以降同様にして、第２番目以降
のユニット１００nのフォトダイオードＰＤが受光した
スポット光の光量に応じた電圧信号Ｖn3は、Ａ／Ｄ変換
回路４００によりデジタル信号に変換され、そのデジタ
ル信号が光検出信号として順次に出力される。
【００５５】可変容量積分回路４１０に入力する各電圧
信号Ｖn3の最大値が最大電圧値Ｖma xであり、可変容量
部Ｃ400の容量値の最大値がＣ0であることから、上記
(3)式より、可変容量部Ｃ400に流入する電荷Ｑの最大値
はＶmax・Ｃ0である。そして、或る第ｎ番目の電圧信号
Ｖn3が最大電圧値Ｖmaxであるときには、可変容量部Ｃ4
00のスイッチ素子ＳＷ411〜ＳＷ414の全てが閉じられて
可変容量部Ｃ400の容量値はＣ0となる。一方、他の或る
第ｎ番目の電圧信号Ｖn3が最大電圧値Ｖmaxより小さい
値であるときには、可変容量部Ｃ400に流入する電荷Ｑ
はＶmax・Ｃ0より小さいので、可変容量部Ｃ400のスイ
ッチ素子ＳＷ411〜ＳＷ414のうち何れかが開くことによ
り、可変容量積分回路４１０から出力される積分信号は
最大電圧値Ｖmaxと等しくなる。
信号Ｖn3の最大値が最大電圧値Ｖma xであり、可変容量
部Ｃ400の容量値の最大値がＣ0であることから、上記
(3)式より、可変容量部Ｃ400に流入する電荷Ｑの最大値
はＶmax・Ｃ0である。そして、或る第ｎ番目の電圧信号
Ｖn3が最大電圧値Ｖmaxであるときには、可変容量部Ｃ4
00のスイッチ素子ＳＷ411〜ＳＷ414の全てが閉じられて
可変容量部Ｃ400の容量値はＣ0となる。一方、他の或る
第ｎ番目の電圧信号Ｖn3が最大電圧値Ｖmaxより小さい
値であるときには、可変容量部Ｃ400に流入する電荷Ｑ
はＶmax・Ｃ0より小さいので、可変容量部Ｃ400のスイ
ッチ素子ＳＷ411〜ＳＷ414のうち何れかが開くことによ
り、可変容量積分回路４１０から出力される積分信号は
最大電圧値Ｖmaxと等しくなる。
【００５６】以上のように、最大値検出回路２００から
出力され比較回路Ａ402に入力される最大電圧値Ｖ
maxは、Ａ／Ｄ変換回路４００が飽和することなくＡ／
Ｄ変換することができる電圧信号Ｖn3の最大値すなわち
Ａ／Ｄ変換レンジを規定している。しかも、Ａ／Ｄ変換
回路４００に入力する各電圧信号Ｖn3のうち何れかの値
は必ず最大電圧値Ｖmaxであるから、上記Ａ／Ｄ変換レ
ンジの全ての範囲を有効に活用することができる。すな
わち、本実施形態に係る光検出装置は、受光量が大きく
ても飽和することなく、且つ、受光量が小さくてもＡ／
Ｄ変換の分解能が優れたものとなる。
出力され比較回路Ａ402に入力される最大電圧値Ｖ
maxは、Ａ／Ｄ変換回路４００が飽和することなくＡ／
Ｄ変換することができる電圧信号Ｖn3の最大値すなわち
Ａ／Ｄ変換レンジを規定している。しかも、Ａ／Ｄ変換
回路４００に入力する各電圧信号Ｖn3のうち何れかの値
は必ず最大電圧値Ｖmaxであるから、上記Ａ／Ｄ変換レ
ンジの全ての範囲を有効に活用することができる。すな
わち、本実施形態に係る光検出装置は、受光量が大きく
ても飽和することなく、且つ、受光量が小さくてもＡ／
Ｄ変換の分解能が優れたものとなる。
【００５７】また、光検出装置が測距装置に用いられる
場合のように、スポット光成分および背景光成分の受光
結果から背景光成分の受光結果を差し引くことによりス
ポット光成分のみの信号を得る場合であって、フォトダ
イオードＰＤが受光する光のうちスポット光成分に比べ
て背景光成分が大きい場合であっても、その差し引いた
結果として得られるスポット光成分に基づいてＡ／Ｄ変
換回路４００から出力されるデジタル信号は、分解能が
優れたものとなる。
場合のように、スポット光成分および背景光成分の受光
結果から背景光成分の受光結果を差し引くことによりス
ポット光成分のみの信号を得る場合であって、フォトダ
イオードＰＤが受光する光のうちスポット光成分に比べ
て背景光成分が大きい場合であっても、その差し引いた
結果として得られるスポット光成分に基づいてＡ／Ｄ変
換回路４００から出力されるデジタル信号は、分解能が
優れたものとなる。
【００５８】さらに、本実施形態では、スポット光成分
および背景光成分の双方がフォトダイオードＰＤにより
受光されているときに、一定時間Ｔにおける積分回路１
０から出力される電圧信号の変動分Ｖn1が第１のＣＤＳ
回路２１の積分容量素子Ｃ21 2に保持される。また、背
景光成分のみがフォトダイオードＰＤにより受光されて
いるときに、一定時間Ｔにおける積分回路１０から出力
される電圧信号の変動分Ｖn2が第２のＣＤＳ回路２２の
積分容量素子Ｃ222に保持される。そして、その後に、
電圧値Ｖn1と電圧値Ｖn2との差に相当する電圧信号Ｖn3
が、差分演算回路３０により求められ、ホールド回路４
０から出力される。したがって、第１のＣＤＳ回路２１
から出力される電圧値Ｖn1、第２のＣＤＳ回路２２から
出力される電圧値Ｖn2、および、ホールド回路４０から
出力される電圧信号Ｖn3それぞれは、積分回路１０にて
生じるノイズ成分が除去されたものとなる。
および背景光成分の双方がフォトダイオードＰＤにより
受光されているときに、一定時間Ｔにおける積分回路１
０から出力される電圧信号の変動分Ｖn1が第１のＣＤＳ
回路２１の積分容量素子Ｃ21 2に保持される。また、背
景光成分のみがフォトダイオードＰＤにより受光されて
いるときに、一定時間Ｔにおける積分回路１０から出力
される電圧信号の変動分Ｖn2が第２のＣＤＳ回路２２の
積分容量素子Ｃ222に保持される。そして、その後に、
電圧値Ｖn1と電圧値Ｖn2との差に相当する電圧信号Ｖn3
が、差分演算回路３０により求められ、ホールド回路４
０から出力される。したがって、第１のＣＤＳ回路２１
から出力される電圧値Ｖn1、第２のＣＤＳ回路２２から
出力される電圧値Ｖn2、および、ホールド回路４０から
出力される電圧信号Ｖn3それぞれは、積分回路１０にて
生じるノイズ成分が除去されたものとなる。
【００５９】次に、本発明に係る光検出装置における差
分演算回路の他の実施形態について説明する。図１０
は、他の実施形態に係る光検出装置の差分演算回路３０
Ａの回路図である。この差分演算回路３０Ａは、図１に
おける差分演算回路３０に替えて用いられるものであ
る。差分演算回路３０Ａは、２つの入力端子３０ａおよ
び３０ｂならびに１つの出力端子３０ｃを有しており、
第１の入力端子３０ａが第１のＣＤＳ回路２１の出力端
子に接続され、第２の入力端子３０ｂが第２のＣＤＳ回
路２２の出力端子に接続されている。差分演算回路３０
Ａは、スイッチ素子ＳＷ31〜ＳＷ33、容量素子Ｃ31およ
びＣ32、ならびにアンプＡ3を備える。第１の入力端子
３０ａと出力端子３０ｃとの間に順に、スイッチ素子Ｓ
Ｗ31、容量素子Ｃ31およびアンプＡ3が配され、第２の
入力端子３０ｂと出力端子３０ｃとの間に順に、スイッ
チ素子ＳＷ32、容量素子Ｃ31およびアンプＡ3が配され
ている。また、アンプＡ3の入出力間にスイッチ素子Ｓ
Ｗ33および容量素子Ｃ32が互いに並列的に接続されてい
る。
分演算回路の他の実施形態について説明する。図１０
は、他の実施形態に係る光検出装置の差分演算回路３０
Ａの回路図である。この差分演算回路３０Ａは、図１に
おける差分演算回路３０に替えて用いられるものであ
る。差分演算回路３０Ａは、２つの入力端子３０ａおよ
び３０ｂならびに１つの出力端子３０ｃを有しており、
第１の入力端子３０ａが第１のＣＤＳ回路２１の出力端
子に接続され、第２の入力端子３０ｂが第２のＣＤＳ回
路２２の出力端子に接続されている。差分演算回路３０
Ａは、スイッチ素子ＳＷ31〜ＳＷ33、容量素子Ｃ31およ
びＣ32、ならびにアンプＡ3を備える。第１の入力端子
３０ａと出力端子３０ｃとの間に順に、スイッチ素子Ｓ
Ｗ31、容量素子Ｃ31およびアンプＡ3が配され、第２の
入力端子３０ｂと出力端子３０ｃとの間に順に、スイッ
チ素子ＳＷ32、容量素子Ｃ31およびアンプＡ3が配され
ている。また、アンプＡ3の入出力間にスイッチ素子Ｓ
Ｗ33および容量素子Ｃ32が互いに並列的に接続されてい
る。
【００６０】この図１０に示す差分演算回路３０Ａは、
図３に示した差分演算回路３０と略同様に動作する。す
なわち、この差分演算回路３０Ａは、スイッチ素子ＳＷ
33を開いているときにスイッチ素子ＳＷ32を開きスイッ
チ素子ＳＷ31を一定期間だけ閉じることで、第１のＣＤ
Ｓ回路２１から出力された電圧信号を入力して、容量素
子Ｃ32に電荷Ｑ１だけ充電する。また、差分演算回路３
０Ａは、スイッチ素子ＳＷ33を開いているときにスイッ
チ素子ＳＷ31を開きスイッチ素子ＳＷ32を一定期間だけ
閉じることで、第２のＣＤＳ回路２２から出力された電
圧信号を入力して、容量素子Ｃ32から電荷Ｑ２を放電す
る。このようにして、差分演算回路３０Ａは、電荷Ｑ１
と電荷Ｑ２との差分すなわち電荷（Ｑ１−Ｑ２）を容量
素子Ｃ32に蓄積して、その蓄積された電荷（Ｑ１−Ｑ
２）に応じた電圧信号をアンプＡ3から出力する。スイ
ッチ素子ＳＷ31は、タイミング制御回路３００から出力
されるSample1信号に基づいて開閉する。スイッチ素子
ＳＷ32は、タイミング制御回路３００から出力されるSa
mple2信号に基づいて開閉する。また、スイッチ素子Ｓ
Ｗ33は、タイミング制御回路３００から出力されるClam
p3信号に基づいて開閉する。
図３に示した差分演算回路３０と略同様に動作する。す
なわち、この差分演算回路３０Ａは、スイッチ素子ＳＷ
33を開いているときにスイッチ素子ＳＷ32を開きスイッ
チ素子ＳＷ31を一定期間だけ閉じることで、第１のＣＤ
Ｓ回路２１から出力された電圧信号を入力して、容量素
子Ｃ32に電荷Ｑ１だけ充電する。また、差分演算回路３
０Ａは、スイッチ素子ＳＷ33を開いているときにスイッ
チ素子ＳＷ31を開きスイッチ素子ＳＷ32を一定期間だけ
閉じることで、第２のＣＤＳ回路２２から出力された電
圧信号を入力して、容量素子Ｃ32から電荷Ｑ２を放電す
る。このようにして、差分演算回路３０Ａは、電荷Ｑ１
と電荷Ｑ２との差分すなわち電荷（Ｑ１−Ｑ２）を容量
素子Ｃ32に蓄積して、その蓄積された電荷（Ｑ１−Ｑ
２）に応じた電圧信号をアンプＡ3から出力する。スイ
ッチ素子ＳＷ31は、タイミング制御回路３００から出力
されるSample1信号に基づいて開閉する。スイッチ素子
ＳＷ32は、タイミング制御回路３００から出力されるSa
mple2信号に基づいて開閉する。また、スイッチ素子Ｓ
Ｗ33は、タイミング制御回路３００から出力されるClam
p3信号に基づいて開閉する。
【００６１】本発明は、上記実施形態に限定されるもの
ではなく種々の変形が可能である。例えば、Ａ／Ｄ変換
回路４００を設けることなく、各ユニット１００nのホ
ールド回路４０から電圧信号Ｖn3を光検出装置の出力信
号として順次に出力してもよい。
ではなく種々の変形が可能である。例えば、Ａ／Ｄ変換
回路４００を設けることなく、各ユニット１００nのホ
ールド回路４０から電圧信号Ｖn3を光検出装置の出力信
号として順次に出力してもよい。
【００６２】また、上記実施形態では、２以上のフォト
ダイオードを有する光検出装置すなわち撮像装置につい
て説明したが、１つのフォトダイオードを有する光検出
装置にも本発明を適用することができる。この場合に
は、フォトダイオードＰＤ、積分回路１０、第１のＣＤ
Ｓ回路２１、第２のＣＤＳ回路２２および差分演算回路
３０（または３０Ａ）を１組だけ備えれば充分であり、
同様にしてＳ／Ｎ比が優れたものとなる。
ダイオードを有する光検出装置すなわち撮像装置につい
て説明したが、１つのフォトダイオードを有する光検出
装置にも本発明を適用することができる。この場合に
は、フォトダイオードＰＤ、積分回路１０、第１のＣＤ
Ｓ回路２１、第２のＣＤＳ回路２２および差分演算回路
３０（または３０Ａ）を１組だけ備えれば充分であり、
同様にしてＳ／Ｎ比が優れたものとなる。
【００６３】また、上記実施形態では、各ユニット１０
０nのホールド回路４０から出力される電圧信号Ｖn3の
うちの最大値を最大値検出回路２００により検出した
が、各ユニット１００nの差分演算回路３０（または３
０Ａ）から出力される電圧信号のうちの最大値を最大値
検出回路２００により検出してもよい。
０nのホールド回路４０から出力される電圧信号Ｖn3の
うちの最大値を最大値検出回路２００により検出した
が、各ユニット１００nの差分演算回路３０（または３
０Ａ）から出力される電圧信号のうちの最大値を最大値
検出回路２００により検出してもよい。
【００６４】
【発明の効果】以上、詳細に説明したとおり、本発明に
よれば、受光した光の光量に応じた電流信号が受光素子
から出力され、積分回路では、受光素子から出力された
電流信号に応じて電荷が蓄積されて、その蓄積された電
荷の量に応じた電圧信号が出力される。第１のＣＤＳ回
路では、積分回路から出力される電圧信号が第１の結合
容量素子に入力し、その入力した電圧信号の変化量に応
じた電荷量が第１の積分容量素子に第１のスイッチ手段
により蓄積される。同様にして、第２のＣＤＳ回路で
も、積分回路から出力される電圧信号が第２の結合容量
素子に入力し、その入力した電圧信号の変化量に応じた
電荷量が第２の積分容量素子に第２のスイッチ手段によ
り蓄積される。そして、差分演算回路では、第１のＣＤ
Ｓ回路の第１の積分容量素子および第２のＣＤＳ回路の
第２の積分容量素子それぞれに蓄積されている電荷量の
差分が求められ、その差分に応じた電圧信号が出力され
る。
よれば、受光した光の光量に応じた電流信号が受光素子
から出力され、積分回路では、受光素子から出力された
電流信号に応じて電荷が蓄積されて、その蓄積された電
荷の量に応じた電圧信号が出力される。第１のＣＤＳ回
路では、積分回路から出力される電圧信号が第１の結合
容量素子に入力し、その入力した電圧信号の変化量に応
じた電荷量が第１の積分容量素子に第１のスイッチ手段
により蓄積される。同様にして、第２のＣＤＳ回路で
も、積分回路から出力される電圧信号が第２の結合容量
素子に入力し、その入力した電圧信号の変化量に応じた
電荷量が第２の積分容量素子に第２のスイッチ手段によ
り蓄積される。そして、差分演算回路では、第１のＣＤ
Ｓ回路の第１の積分容量素子および第２のＣＤＳ回路の
第２の積分容量素子それぞれに蓄積されている電荷量の
差分が求められ、その差分に応じた電圧信号が出力され
る。
【００６５】したがって、積分回路が各積分動作毎に異
なるノイズばらつきを有していても、第１および第２の
ＣＤＳ回路それぞれによりノイズ誤差が解消される。ま
た、第１の期間に、第１のＣＤＳ回路の第１の積分容量
素子にスポット光成分（信号光成分）および背景光成分
に応じた電荷が蓄積され、第２の期間に、第２のＣＤＳ
回路の第２の積分容量素子に背景光成分に応じた電荷が
蓄積され、そして、第３の期間に両者の差分が差分演算
回路で求められるので、差分演算回路から出力される電
圧信号は、スポット光成分（信号光成分）のみに応じた
ものである。このように、受光素子が受光する光の光量
すなわち上記電圧信号の値が小さい場合であっても、光
検出のＳ／Ｎ比は優れたものとなる。
なるノイズばらつきを有していても、第１および第２の
ＣＤＳ回路それぞれによりノイズ誤差が解消される。ま
た、第１の期間に、第１のＣＤＳ回路の第１の積分容量
素子にスポット光成分（信号光成分）および背景光成分
に応じた電荷が蓄積され、第２の期間に、第２のＣＤＳ
回路の第２の積分容量素子に背景光成分に応じた電荷が
蓄積され、そして、第３の期間に両者の差分が差分演算
回路で求められるので、差分演算回路から出力される電
圧信号は、スポット光成分（信号光成分）のみに応じた
ものである。このように、受光素子が受光する光の光量
すなわち上記電圧信号の値が小さい場合であっても、光
検出のＳ／Ｎ比は優れたものとなる。
【００６６】さらに、発光ダイオード等の投光手段の発
光タイミングの都合により、積分回路への電荷の蓄積の
順序を変更しなければらない場合、すなわち、上記第１
の期間および上記第２の期間を変更しなければらない場
合、従来技術では、積分回路に続く回路系が固定されて
片極性しか動作が許されないことから、このような変更
は不可能であった。しかし、本発明によれば、第１およ
び第２のＣＤＳ回路は互いに独立に制御可能であるの
で、これらに蓄積された情報も互いに独立に取り出すこ
とができる。すなわち、本発明によれば、上記第１の期
間および上記第２の期間を容易に変更することができ
る。
光タイミングの都合により、積分回路への電荷の蓄積の
順序を変更しなければらない場合、すなわち、上記第１
の期間および上記第２の期間を変更しなければらない場
合、従来技術では、積分回路に続く回路系が固定されて
片極性しか動作が許されないことから、このような変更
は不可能であった。しかし、本発明によれば、第１およ
び第２のＣＤＳ回路は互いに独立に制御可能であるの
で、これらに蓄積された情報も互いに独立に取り出すこ
とができる。すなわち、本発明によれば、上記第１の期
間および上記第２の期間を容易に変更することができ
る。
【００６７】また、受光素子、積分回路、第１のＣＤＳ
回路、第２のＣＤＳ回路、差分演算回路およびホールド
回路がＮ組備えられ、各組の差分演算回路から出力され
る電圧信号がホールド回路により保持され、そして、Ａ
／Ｄ変換回路では、Ｎ個のホールド回路それぞれから出
力される電圧信号が順次に入力され、その電圧信号がデ
ジタル信号に変換されて、そのデジタル信号が出力され
る。この場合には、１次元像または２次元像が受光され
て、その受光結果がデジタル信号として出力される。
回路、第２のＣＤＳ回路、差分演算回路およびホールド
回路がＮ組備えられ、各組の差分演算回路から出力され
る電圧信号がホールド回路により保持され、そして、Ａ
／Ｄ変換回路では、Ｎ個のホールド回路それぞれから出
力される電圧信号が順次に入力され、その電圧信号がデ
ジタル信号に変換されて、そのデジタル信号が出力され
る。この場合には、１次元像または２次元像が受光され
て、その受光結果がデジタル信号として出力される。
【００６８】また、最大値検出回路により、Ｎ個の差分
演算回路またはホールド回路それぞれから出力される電
圧信号の最大値が検出され、Ａ／Ｄ変換回路では、最大
値検出回路により検出された最大値に基づいてＡ／Ｄ変
換レンジが設定される場合には、受光量が大きくても飽
和することなく、受光量が小さくても分解能が優れたも
のとなる。
演算回路またはホールド回路それぞれから出力される電
圧信号の最大値が検出され、Ａ／Ｄ変換回路では、最大
値検出回路により検出された最大値に基づいてＡ／Ｄ変
換レンジが設定される場合には、受光量が大きくても飽
和することなく、受光量が小さくても分解能が優れたも
のとなる。
【図１】本実施形態に係る光検出装置の全体の概略構成
図である。
図である。
【図２】本実施形態に係る光検出装置の積分回路の回路
図である。
図である。
【図３】本実施形態に係る光検出装置の第１のＣＤＳ回
路、第２のＣＤＳ回路および差分演算回路それぞれの回
路図である。
路、第２のＣＤＳ回路および差分演算回路それぞれの回
路図である。
【図４】本実施形態に係る光検出装置のホールド回路の
回路図である。
回路図である。
【図５】本実施形態に係る光検出装置の最大値検出回路
の回路図である。
の回路図である。
【図６】本実施形態に係る光検出装置のＡ／Ｄ変換回路
の回路図である。
の回路図である。
【図７】Ａ／Ｄ変換回路中の可変容量積分回路の詳細な
回路図である。
回路図である。
【図８】本実施形態に係る光検出装置の動作を説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図９】Ａ／Ｄ変換回路の動作を説明する図である。
【図１０】他の実施形態に係る光検出装置の差分演算回
路の回路図である。
路の回路図である。
ＰＤ…フォトダイオード（受光素子）、１０…積分回
路、２１…第１のＣＤＳ回路、２２…第２のＣＤＳ回
路、３０…差分演算回路、４０…ホールド回路、２００
…最大値検出回路、３００…タイミング制御回路、４０
０…Ａ／Ｄ変換回路、５００…シフトレジスタ。
路、２１…第１のＣＤＳ回路、２２…第２のＣＤＳ回
路、３０…差分演算回路、４０…ホールド回路、２００
…最大値検出回路、３００…タイミング制御回路、４０
０…Ａ／Ｄ変換回路、５００…シフトレジスタ。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2F112 AA08 BA06 BA07 CA02 CA12 DA26 DA28 FA03 FA05 FA07 FA21 FA29 FA33 2G065 AA04 AB28 BA09 BA32 BC03 BC08 BC10 BC13 BC15 BC16 BC19 BC22 BC28 BC33 CA12 DA18 2H011 AA01 BA14 BB04 2H051 AA01 BB20 BB25 CE02 CE07 CE08 5F049 MA01 NA04 NA20 NB07 RA02 UA01 UA20
Claims (4)
- 【請求項１】 受光した光の光量に応じた電流信号を出
力する受光素子と、前記受光素子から出力された電流信
号に応じて電荷を蓄積して、その蓄積された電荷の量に
応じた電圧信号を出力する積分回路と、 前記積分回路から出力される電圧信号を入力する入力端
と出力端との間に順に設けられた第１の結合容量素子お
よび第１の増幅器と、前記第１の増幅器の入出力間に並
列的に設けられた第１の積分容量素子と、前記第１の積
分容量素子に前記電圧信号の変化量に応じた電荷量を蓄
積させる第１のスイッチ手段と、を有する第１のＣＤＳ
回路と、 前記積分回路から出力される電圧信号を入力する入力端
と出力端との間に順に設けられた第２の結合容量素子お
よび第２の増幅器と、前記第１の積分容量素子の容量値
と等しい容量値を有し前記第２の増幅器の入出力間に並
列的に設けられた第２の積分容量素子と、前記第２の積
分容量素子に前記電圧信号の変化量に応じた電荷量を蓄
積させる第２のスイッチ手段と、を有する第２のＣＤＳ
回路と、 前記第１のＣＤＳ回路の前記第１の積分容量素子および
前記第２のＣＤＳ回路の前記第２の積分容量素子それぞ
れに蓄積されている電荷量の差分を求め、その差分に応
じた電圧信号を出力する差分演算回路と、 を備えることを特徴とする光検出装置。 - 【請求項２】 前記積分回路、前記第１のＣＤＳ回路、
前記第２のＣＤＳ回路および前記差分演算回路それぞれ
の動作を制御するタイミング制御回路を更に備え、被写
体に向けてスポット光を投光する投光手段とともに用い
られる光検出装置であって、 前記タイミング制御回路は、 前記投光手段により前記被写体に前記スポット光が投光
されている第１の期間に、前記受光素子が当該スポット
光成分および背景光成分を受光したときに前記積分回路
が出力した電圧信号の変化量に基づいて第１の電荷量を
前記第１のＣＤＳ回路の第１の積分容量素子に蓄積さ
せ、 前記投光手段により前記被写体に前記スポット光が投光
されていない第２の期間に、前記受光素子が前記背景光
成分を受光したときに前記積分回路が出力した電圧信号
の変化量に基づいて第２の電荷量を前記第２のＣＤＳ回
路の第２の積分容量素子に蓄積させ、 前記第１および前記第２の期間の後の第３の期間に、前
記第１のＣＤＳ回路の前記第１の積分容量素子および前
記第２のＣＤＳ回路の前記第２の積分容量素子それぞれ
に蓄積されている電荷量の差分を前記差分演算回路に演
算させて、その差分に応じた電圧信号を前記差分演算回
路から出力させる、 ことを特徴とする請求項１記載の光検出装置。 - 【請求項３】 前記受光素子、前記積分回路、前記第１
のＣＤＳ回路、第２のＣＤＳ回路および前記差分演算回
路をＮ組（Ｎ≧２）備え、 Ｎ個の前記差分演算回路それぞれに対応して設けられ、
各差分演算回路から出力される電圧信号を保持して出力
するＮ個のホールド回路と、 Ｎ個の前記ホールド回路それぞれから出力される電圧信
号を順次に入力し、その電圧信号をデジタル信号に変換
して、そのデジタル信号を出力するＡ／Ｄ変換回路と、 を更に備えることを特徴とする請求項１記載の光検出装
置。 - 【請求項４】 Ｎ個の前記差分演算回路または前記ホー
ルド回路それぞれから出力される電圧信号の最大値を検
出する最大値検出回路を更に備え、 前記Ａ／Ｄ変換回路は前記最大値検出回路により検出さ
れた最大値に基づいてＡ／Ｄ変換レンジを設定する、 ことを特徴とする請求項３記載の光検出装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20350299A JP4119052B2 (ja) | 1999-07-16 | 1999-07-16 | 光検出装置 |
| PCT/JP2000/004786 WO2001006573A1 (fr) | 1999-07-16 | 2000-07-17 | Photodetecteur |
| DE60014148T DE60014148T2 (de) | 1999-07-16 | 2000-07-17 | Photodetektor |
| EP00944435A EP1229593B1 (en) | 1999-07-16 | 2000-07-17 | Photodetector |
| AU58537/00A AU5853700A (en) | 1999-07-16 | 2000-07-17 | Photodetector |
| US10/044,988 US6642501B2 (en) | 1999-07-16 | 2002-01-15 | Photo-detecting apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20350299A JP4119052B2 (ja) | 1999-07-16 | 1999-07-16 | 光検出装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001036128A true JP2001036128A (ja) | 2001-02-09 |
| JP2001036128A5 JP2001036128A5 (ja) | 2006-08-31 |
| JP4119052B2 JP4119052B2 (ja) | 2008-07-16 |
Family
ID=16475228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20350299A Expired - Fee Related JP4119052B2 (ja) | 1999-07-16 | 1999-07-16 | 光検出装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6642501B2 (ja) |
| EP (1) | EP1229593B1 (ja) |
| JP (1) | JP4119052B2 (ja) |
| AU (1) | AU5853700A (ja) |
| DE (1) | DE60014148T2 (ja) |
| WO (1) | WO2001006573A1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344809A (ja) * | 2001-05-18 | 2002-11-29 | Canon Inc | 撮像装置、撮像装置の駆動方法、放射線撮像装置及びそれを用いた放射線撮像システム |
| WO2003049190A1 (en) * | 2001-12-05 | 2003-06-12 | Hamamatsu Photonics K.K. | Light detection device, imaging device and distant image acquisition device |
| JP2005229222A (ja) * | 2004-02-10 | 2005-08-25 | Hamamatsu Photonics Kk | 積分回路および光検出装置 |
| JP2008042828A (ja) * | 2006-08-10 | 2008-02-21 | Matsushita Electric Ind Co Ltd | 固体撮像素子及びその駆動方法。 |
| US7800038B2 (en) | 2004-02-02 | 2010-09-21 | Hamamatsu Photonis K.K. | Photodetector device |
| US7989753B2 (en) | 2004-03-18 | 2011-08-02 | Hamamatsu Photonics K.K. | Photodetector having wide dynamic range and low temperature dependence |
| JP2012134987A (ja) * | 2012-01-16 | 2012-07-12 | Canon Inc | 撮像装置、放射線撮像装置及びそれを用いた放射線撮像システム |
| JP2020527402A (ja) * | 2017-07-21 | 2020-09-10 | エコール ポリテクニーク フェデラル デ ローザンヌ （イーピーエフエル） | 健康管理装置 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69935167T2 (de) * | 1999-04-13 | 2007-11-22 | Hamamatsu Photonics K.K., Hamamatsu | Bildgerät |
| JP4119052B2 (ja) * | 1999-07-16 | 2008-07-16 | 浜松ホトニクス株式会社 | 光検出装置 |
| AU6320300A (en) * | 1999-08-05 | 2001-03-05 | Hamamatsu Photonics K.K. | Solid-state imaging device and range finding device |
| US6849845B2 (en) * | 2002-02-13 | 2005-02-01 | Em Microelectronic-Marin Sa | Low power integrating circuit for use with a photodetector and optical sensor including such an integrating circuit |
| JP2003279410A (ja) * | 2002-03-26 | 2003-10-02 | Communication Research Laboratory | 光検出装置 |
| IL165336A0 (en) * | 2002-06-27 | 2006-01-15 | Qualcomm Inc | Filtering applicable to digital to analog converter systems |
| JP4293588B2 (ja) * | 2002-12-16 | 2009-07-08 | 浜松ホトニクス株式会社 | 光検出装置 |
| JP2004200794A (ja) * | 2002-12-16 | 2004-07-15 | Hamamatsu Photonics Kk | 光検出装置 |
| KR100674957B1 (ko) * | 2005-02-23 | 2007-01-26 | 삼성전자주식회사 | 임의의 서브-샘플링 레이트로 아날로그 신호를 평균화하여서브-샘플링하는 고체 촬상 소자 및 그 구동 방법 |
| CN101312681B (zh) * | 2005-11-21 | 2011-01-12 | 皇家飞利浦电子股份有限公司 | 检测模块 |
| US8044899B2 (en) * | 2007-06-27 | 2011-10-25 | Hong Kong Applied Science and Technology Research Institute Company Limited | Methods and apparatus for backlight calibration |
| DE102008018718B4 (de) * | 2008-04-14 | 2010-02-25 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Optischer Abstandsmesser und Verfahren zur optischen Abstandsmessung |
| JP5340643B2 (ja) * | 2008-06-03 | 2013-11-13 | オリンパス株式会社 | 固体撮像装置 |
| DE102009015586A1 (de) | 2009-03-30 | 2010-10-14 | Perkinelmer Optoelectronics Gmbh & Co.Kg | Sensorausleseschaltung, Sensor und Verfahren zum Auslesen eines Sensorelements |
| WO2011117162A1 (en) * | 2010-03-25 | 2011-09-29 | Iee International Electronics & Engineering S.A. | Optoelectronic sensor and method for detecting impinging-light attribute |
| EP2924979B1 (en) * | 2014-03-25 | 2023-01-18 | IMEC vzw | Improvements in or relating to imaging sensors |
| CN112840639A (zh) * | 2018-10-11 | 2021-05-25 | 株式会社半导体能源研究所 | 摄像装置及电子设备 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4298259A (en) * | 1979-08-27 | 1981-11-03 | Asaki Kogaku Kogyo Kabushiki Kaisha | Focus detecting device for photographic camera |
| JPS61121581A (ja) * | 1984-11-16 | 1986-06-09 | Matsushita Electronics Corp | 固体撮像装置の駆動方法 |
| JPS6390852A (ja) * | 1986-10-03 | 1988-04-21 | Nec Corp | 電荷結合素子の出力回路 |
| JP3053297B2 (ja) * | 1992-07-16 | 2000-06-19 | 株式会社日立製作所 | 光応用電流検出器 |
| GB2269506B (en) * | 1992-08-07 | 1996-02-07 | Gec Ferranti Defence Syst | Integrated-circuit image sensor |
| JP2738899B2 (ja) | 1993-03-19 | 1998-04-08 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP3774499B2 (ja) * | 1996-01-24 | 2006-05-17 | キヤノン株式会社 | 光電変換装置 |
| JP3817294B2 (ja) | 1996-04-01 | 2006-09-06 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP3798462B2 (ja) * | 1996-04-01 | 2006-07-19 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| US5892540A (en) * | 1996-06-13 | 1999-04-06 | Rockwell International Corporation | Low noise amplifier for passive pixel CMOS imager |
| JP4390881B2 (ja) * | 1998-12-02 | 2009-12-24 | 浜松ホトニクス株式会社 | 光検出装置 |
| US6222175B1 (en) * | 1998-03-10 | 2001-04-24 | Photobit Corporation | Charge-domain analog readout for an image sensor |
| AU2321400A (en) * | 1999-01-29 | 2000-08-18 | Hamamatsu Photonics K.K. | Photodetector device |
| JP4358351B2 (ja) * | 1999-04-27 | 2009-11-04 | 浜松ホトニクス株式会社 | 光検出装置 |
| JP4119052B2 (ja) * | 1999-07-16 | 2008-07-16 | 浜松ホトニクス株式会社 | 光検出装置 |
| AU6320300A (en) * | 1999-08-05 | 2001-03-05 | Hamamatsu Photonics K.K. | Solid-state imaging device and range finding device |
-
1999
- 1999-07-16 JP JP20350299A patent/JP4119052B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-17 EP EP00944435A patent/EP1229593B1/en not_active Expired - Lifetime
- 2000-07-17 DE DE60014148T patent/DE60014148T2/de not_active Expired - Lifetime
- 2000-07-17 WO PCT/JP2000/004786 patent/WO2001006573A1/ja active IP Right Grant
- 2000-07-17 AU AU58537/00A patent/AU5853700A/en not_active Abandoned
-
2002
- 2002-01-15 US US10/044,988 patent/US6642501B2/en not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344809A (ja) * | 2001-05-18 | 2002-11-29 | Canon Inc | 撮像装置、撮像装置の駆動方法、放射線撮像装置及びそれを用いた放射線撮像システム |
| JP4724313B2 (ja) * | 2001-05-18 | 2011-07-13 | キヤノン株式会社 | 撮像装置、放射線撮像装置及びそれを用いた放射線撮像システム |
| WO2003049190A1 (en) * | 2001-12-05 | 2003-06-12 | Hamamatsu Photonics K.K. | Light detection device, imaging device and distant image acquisition device |
| US7193197B2 (en) | 2001-12-05 | 2007-03-20 | Hamamatsu Photonics K.K. | Light detection device, imaging device and distant image acquisition device |
| CN100394606C (zh) * | 2001-12-05 | 2008-06-11 | 浜松光子学株式会社 | 光探测装置、成像装置和测距图像捕捉装置 |
| US7800038B2 (en) | 2004-02-02 | 2010-09-21 | Hamamatsu Photonis K.K. | Photodetector device |
| JP4499442B2 (ja) * | 2004-02-10 | 2010-07-07 | 浜松ホトニクス株式会社 | 積分回路および光検出装置 |
| JP2005229222A (ja) * | 2004-02-10 | 2005-08-25 | Hamamatsu Photonics Kk | 積分回路および光検出装置 |
| US7989753B2 (en) | 2004-03-18 | 2011-08-02 | Hamamatsu Photonics K.K. | Photodetector having wide dynamic range and low temperature dependence |
| JP2008042828A (ja) * | 2006-08-10 | 2008-02-21 | Matsushita Electric Ind Co Ltd | 固体撮像素子及びその駆動方法。 |
| JP2012134987A (ja) * | 2012-01-16 | 2012-07-12 | Canon Inc | 撮像装置、放射線撮像装置及びそれを用いた放射線撮像システム |
| JP2020527402A (ja) * | 2017-07-21 | 2020-09-10 | エコール ポリテクニーク フェデラル デ ローザンヌ （イーピーエフエル） | 健康管理装置 |
| US11612330B2 (en) | 2017-07-21 | 2023-03-28 | Ecole polytechnique fédérale de Lausanne (EPFL) | Health monitoring device including pinned photodiode |
| JP7256552B2 (ja) | 2017-07-21 | 2023-04-12 | エコール ポリテクニーク フェデラル デ ローザンヌ （イーピーエフエル） | 健康管理装置 |
| US11864877B2 (en) | 2017-07-21 | 2024-01-09 | Ecole polytechnique fédérale de Lausanne (EPFL) | Health monitoring device including pinned photodiode |
Also Published As
| Publication number | Publication date |
|---|---|
| US6642501B2 (en) | 2003-11-04 |
| AU5853700A (en) | 2001-02-05 |
| EP1229593B1 (en) | 2004-09-22 |
| EP1229593A1 (en) | 2002-08-07 |
| JP4119052B2 (ja) | 2008-07-16 |
| US20020060284A1 (en) | 2002-05-23 |
| WO2001006573A1 (fr) | 2001-01-25 |
| DE60014148T2 (de) | 2005-10-06 |
| EP1229593A4 (en) | 2002-11-27 |
| DE60014148D1 (de) | 2004-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001036128A (ja) | 光検出装置 | |
| JP4463428B2 (ja) | 受光装置 | |
| JP4358351B2 (ja) | 光検出装置 | |
| JP4463457B2 (ja) | 固体撮像装置及び測距装置 | |
| JP4550957B2 (ja) | 光検出装置 | |
| JP2001008101A (ja) | アクティブピクセルセンサ | |
| EP2863628B1 (en) | Readout circuit for image sensors | |
| JP4234485B2 (ja) | Ｉ／ｆ変換装置および光検出装置 | |
| JP2001145030A (ja) | 光検出装置 | |
| WO2000075608A1 (fr) | Detecteur optique de position et telemetre | |
| JP4781985B2 (ja) | 固体撮像装置 | |
| JP4390881B2 (ja) | 光検出装置 | |
| US5424530A (en) | Solid image pickup device having dual integrator | |
| JP5542504B2 (ja) | 信号処理装置および光検出装置 | |
| JP4429796B2 (ja) | センサ装置 | |
| JP2001108521A (ja) | 光検出装置 | |
| JP5275911B2 (ja) | 信号処理装置および光検出装置 | |
| JPS60239172A (ja) | 読取り装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060713 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080424 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |