JP2003279410A

JP2003279410A - 光検出装置

Info

Publication number: JP2003279410A
Application number: JP2002085102A
Authority: JP
Inventors: Makoto Akiba; 誠秋葉
Original assignee: Communications Research Laboratory
Current assignee: Communications Research Laboratory
Priority date: 2002-03-26
Filing date: 2002-03-26
Publication date: 2003-10-02
Also published as: US7479999B2; US20090095883A1; US20030183750A1

Abstract

(57)【要約】【課題】本発明は光検出装置に関し、できる限りノイズ
を小さくすることで光検出時の感度を向上させる。【解決手段】光検出器１と、光検出器１の検出信号を読
み出す読み出し用ＪＦＥＴ２と、ＪＦＥＴ２で読み出し
た信号を増幅するＯＰアンプ３と、ＯＰアンプ３の出力
を帰還容量４を介してＪＦＥＴ２のゲートに帰還させる
帰還回路と、帰還容量４の電荷をリセット用ＭＯＳＦＥ
ＴＳ１を介して放電させることでリセットを行うリセッ
ト回路を備えると共に、リセット用ＭＯＳＦＥＴＳ１の
ドレイン又はソースに、抵抗Ｒ２を介してＪＦＥＴ２の
ゲート電圧と同レベルの電圧を印加し、かつ、リセット
用ＭＯＳＦＥＴＳ１のドレイン又はソースと帰還容量４
との間に、リセット用ＭＯＳＦＥＴがオフの時はオフ
で、オンになる時は必ずオンになっているように制御さ
れるスイッチをＳ２を抵抗Ｒ１を介して接続した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＴＩＡ（Capaci
tive Trans-Impedance Amplifier) 又はＣＩＡと呼ばれ
る回路を用い、入射した光を超高感度で検出する光検出
装置に関する。

【０００２】

【従来の技術】以下、従来例について説明する。

【０００３】(1) ：従来例の概要近年、半導体赤外線検出器及び周辺回路技術の発展によ
り、例えば、赤外線を検出する赤外線検出器の検出感度
は飛躍的に増大し、様々な分野での利用において重要な
進展をもたらしている。最近では読み出し雑音が十数電
子という二次元赤外線検出器まで現れている。

【０００４】二次元赤外線検出器の読み出し雑音が小さ
くなった理由には、単体の赤外線検出器の性能が向上し
たことの他に、読み出し用ＭＯＳＦＥＴ（ＭＯＳ型電界
効果トランジスタ）の雑音、入力容量、そして漏洩電流
がそれぞれ小さくなったことなどが挙げられる。容量が
小さくなれば、同じ量の光電流に対して発生するＭＯＳ
ＦＥＴの入力ゲート電圧が大きくなり、漏洩電流が小さ
くなればそれに伴うショット雑音が小さくなるのであ
る。

【０００５】現在二次元光検出器の読み出し回路にＭＯ
ＳＦＥＴが使用されているのは、性能にばらつきが少な
く、漏洩電流や入力容量が小さいためである。一方、Ｓ
ｉＪＦＥＴ（シリコン接合型電界効果トランジスタ）
は、ＭＯＳＦＥＴに比べノイズは二桁程度小さいが、入
力容量は数倍から１桁程大きい。

【０００６】しかし、全体としては、雑音の小さいＳｉ
ＪＦＥＴであれば、ＭＯＳＦＥＴよりＳ／Ｎは良くなる
はずである。実際、ＳｉＪＦＥＴにおいて、例えば、熱
雑音や発生−再結合雑音といったこれまで知られている
雑音だけを考慮すれば１０Ｈ _Z程度の帯域で単一電子レ
ベルの計測さえ可能になるはずである。

【０００７】しかしながら、そのような計測に成功した
例はない。それどころか、ＪＦＥＴを用いた増幅回路の
入力インピーダンスが小さい場合には雑音が小さいにも
関わらず、高い入力インピーダンスにすると、数倍程度
増えるという例もある。この雑音は、漏洩電流のショッ
ト雑音では説明できない大きさである。こうしたこと
は、入力インピーダンスを上げると外部からの雑音も乗
り易くなるので、雑音も増大するであろうと漠然と考え
られてきた。

【０００８】最近になって、本願の発明者の研究によっ
て、こうした高いインピーダンスでは、分極雑音が支配
的な雑音になり得ることが分かってきた。分極雑音と
は、分極が熱的に揺らぐ現象であり、ジョンソン雑音と
同様に揺動散逸定理から導かれる雑音である。

【０００９】この分極ノイズは物質そのものに由来して
いるので、光検出器や読み出し用ＪＦＥＴなどで発生す
るものは避けることができないと言う意味で、原理的な
限界を決めることになる。しかし従来の光検出装置で
は、漏洩電流やＦＥＴで発生する雑音のためにこの原理
的限界に達していなかった。

【００１０】(2) ：従来の光検出装置の回路例図７は従来の光検出装置の回路例である。図７に示した
従来の光検出装置の回路例では、ＣＴＩＡ（Capacitive
Trans-Impedance Amplifier) 回路を使用しているが、
このＣＴＩＡ回路は、これまで一般的に使われてきたオ
ーソドックスなＣＴＩＡ回路である。

【００１１】このＣＴＩＡ回路は、ＴＩＡ（ Trans-Imp
edance Amplifier) のように帰還回路に抵抗を使うので
はなく、帰還容量（コンデンサ又はキャパシタ）を使用
する回路である。抵抗は熱雑音を発生し、これが光の検
出限界を決めてしまうが、帰還容量（コンデンサ又はキ
ャパシタ）は熱雑音が小さく光検出の限界を著しく向上
させる。

【００１２】しかしながら光電流を外部に散逸できない
ので、帰還容量に電荷が蓄積されていってしまう。そこ
で、適当な時に溜まった電荷を放出する必要がある。こ
れをリセットと呼ぶ。一方、光電流を測定している状態
を電荷蓄積（帰還容量への電荷蓄積）と呼ぶ。

【００１３】具体的には、従来の光検出装置は、入射光
を検出する光検出器（例えば、フォトダイオード）１
と、前記光検出器１の検出信号を読み出す読み出し用Ｊ
ＦＥＴ（接合型電界効果トランジスタ）２と、前記読み
出し用ＪＦＥＴ２で読み出した信号を増幅するＯＰアン
プ（増幅器）３と、前記ＯＰアンプ３の出力を帰還容量
４を介して前記読み出し用ＪＦＥＴ２のゲートに帰還す
る帰還回路と、前記帰還容量４の電荷をリセット用ＭＯ
ＳＦＥＴ（Ｓ１）を介して放電させることで前記帰還容
量４をリセットするリセット回路を備えている。

【００１４】そして、光検出器（例えば、フォトダイオ
ード）１と、読み出し用ＪＦＥＴ２と、帰還容量４と、
リセット用ＭＯＳＦＥＴ（Ｓ１）は、極低温（この例で
は、７７Ｋ、但し、Ｋはケルビン温度）に冷却された極
低温容器内に置き、ＯＰアンプ３は常温に置く。

【００１５】この場合、前記極低温容器内の各素子とＯ
Ｐアンプ３等は導体で接続する。また、リセット用ＭＯ
ＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）Ｓ１のゲー
トに印加するリセットパルスは、前記容器の外に設けた
制御回路（図示省略）から供給するため、必要な部分を
導体により接続して用いる。

【００１６】前記の回路は、半導体赤外線検出回路にお
いて良く使われているＴＩＡ回路における帰還抵抗の代
わりに帰還容量４を使っている。ＴＩＡ回路ではＳ／Ｎ
を良くするため、できるだけ大きな抵抗値の帰還抵抗を
用いるため、そのジョンソン雑音が主な雑音源となり、
低照度の赤外検出を妨げる。帰還回路に帰還容量４を使
った場合、入力部分に光電流による電荷が蓄積されるの
で、それを排出するために、ＣＴＩＡ回路では、リセッ
トスイッチとしてリセット用ＭＯＳＦＥＴＳ１を導入す
る。

【００１７】また、低照度の赤外検出では非常に高い入
力抵抗が要求されるので、入力回路にＦＥＴが使われて
いる。ＦＥＴは低温でも動作し、冷却された検出器のす
ぐ側に置けるため、高抵抗の部分を短くできるという利
点もある。ＯＰアンプ３は常温におかれているが、それ
以外の全てのデバイスは、液体窒素クライオスタット内
に置かれている。

【００１８】この回路には、各々のデバイスに起因する
いくつかの雑音源が存在する。しかし、回路上の振る舞
いを元に考えると、雑音源は二種類に分類できる。一つ
は、入力ＦＥＴである読み出し用ＪＦＥＴ２のソース回
路部分に発生した雑音電圧であり、これには入力ＦＥＴ
である読み出し用ＪＦＥＴ２のチャネルで発生した全て
の雑音、及びＯＰアンプ３の入力換算雑音が含まれる。
ＯＰアンプ３の入力換算雑音には雑音電圧と雑音電流が
ある。

【００１９】しかし、雑音電流も前記読み出し用ＪＦＥ
Ｔ２の出力インピーダンスによって電圧に変換できるの
で、雑音電圧に含まれる。雑音は光電流との比較で表す
ために、前記読み出し用ＪＦＥＴ２のゲート入力におけ
る雑音電流に換算する。

【００２０】もう一つの種類の雑音は、前記読み出し用
ＪＦＥＴ２のゲート回路に直接電流として流れ込んでく
るもので、例えば、読み出し用ＪＦＥＴ２や光検出器１
の漏洩電流のショット雑音、ゲート誘導雑音などがあ
る。そして、前記ゲート回路につながるデバイスの分極
雑音もこの種類の雑音になる。この種の雑音はそのまま
入力換算電流雑音となるが、ここではゲート電流雑音と
呼ぶ。

【００２１】前記二種類の雑音は、入力インピーダンス
に対する依存性によってそれぞれ測定することができ
る。これらの雑音をＯＰアンプ３の出力に換算するため
には、それぞれの入力換算雑音電流に帰還インピーダン
スを掛ければよい。従って、ソース雑音のＯＰアンプ３
の出力は入力、帰還インピーダンスの比に比例するのに
対し、ゲート電流雑音では帰還インピーダンスのみに比
例することになる。

【００２２】そこでその比は一定に保たれたまま入力、
帰還インピーダンスとも小さいものを使えば、ゲート電
流雑音は相対的に小さくなり無視できるようになる。逆
に両方のインピーダンスをともに大きくするとゲート電
流雑音が測定できるようになる。

【００２３】

【発明が解決しようとする課題】前記のような従来のも
のにおいては、次のような課題があった。

【００２４】(1) ：従来の光検出装置では、リセット用
ＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）Ｓ１は
帰還容量４と並列に置かれていたが、この場合、帰還容
量４にかかる電圧が、リセット用ＭＯＳＦＥＴＳ１のソ
ースとドレインにそのままかかり、漏洩電流の原因とな
っていた。

【００２５】例え、リセット用ＭＯＳＦＥＴＳ１がオフ
の状態になっていたとしても、ソース・ドレイン間にあ
る程度の電圧がかかると、電流が漏洩するのは避けられ
ない。そのため、帰還容量４を使った光検出装置の場合
でも、ノイズが多く高感度光検出の妨げとなっていた。

【００２６】(2) ：多くの光を集める目的で面積の比較
的大きな光検出器を使用する場合、必然的にその容量も
大きくなり、従来の回路ではその結果として読み出し用
ＪＦＥＴの雑音で光の検出限界が決まるようになってい
た。読み出し用ＪＦＥＴの入力換算雑音は、光検出器の
容量に比例するが、分極ノイズは容量の平方根に比例す
る。従って、光検出器の容量が増大すると必ずどこかで
読み出し用ＪＦＥＴの雑音が支配的となるのである。

【００２７】本発明はこのような従来の課題を解決し、
光検出装置において、できる限りノイズを小さくするこ
とで、光検出時の感度を向上させることを目的とする。

【００２８】

【課題を解決するための手段】本発明は前記の目的を達
成するため、次のように構成した。

【００２９】すなわち、光検出装置において、入射光を
検出する光検出器と、前記光検出器の検出信号を読み出
す読み出し用ＪＦＥＴ（接合型電界効果トランジスタ）
と、前記読み出し用ＪＦＥＴで読み出した信号を増幅す
る増幅器と、前記増幅器の出力を帰還容量を介して前記
読み出し用ＪＦＥＴのゲートに帰還させる帰還回路と、
前記帰還容量の電荷をリセット用ＭＯＳＦＥＴ（ＭＯＳ
型電界効果トランジスタ）を介して放電させることでリ
セットを行うリセット回路を備えると共に、前記リセッ
ト用ＭＯＳＦＥＴのソース（又はドレイン）に、抵抗を
介して前記読み出し用ＪＦＥＴのゲート電圧と同レベル
の電圧を印加し、かつ、前記リセット用ＭＯＳＦＥＴの
ソース（又はドレイン）と前記帰還容量との間に、リセ
ット用ＭＯＳＦＥＴがオフの時はオフで、オンになる時
は必ずオンになっているように制御されるスイッチを抵
抗を介して接続した。

【００３０】また、光検出装置において、入射光を検出
する光検出器と、前記光検出器の検出信号を読み出す読
み出し用ＪＦＥＴと、前記読み出し用ＪＦＥＴで読み出
した信号を増幅する増幅器と、前記増幅器の出力を帰還
容量を介して前記読み出し用ＪＦＥＴのゲートに帰還さ
せる帰還回路と、前記帰還容量の電荷をリセット用ＰＮ
接合素子を介して放電させることでリセットを行うリセ
ット回路を備えると共に、前記リセット用ＰＮ接合素子
に、抵抗を介して前記読み出し用ＪＦＥＴのゲート電圧
と同レベルの電圧を印加し、かつ、前記リセット用ＰＮ
接合素子と前記帰還容量との間に、電荷蓄積時はオフ
で、リセット時はオンになっているように制御されるス
イッチを抵抗を介して接続した。

【００３１】また、光検出装置において、入射光を検出
する光検出器と、前記光検出器の検出信号を読み出す読
み出し用ＧａＡｓＪＦＥＴと、前記読み出し用ＧａＡｓ
ＪＦＥＴで読み出した信号を増幅する増幅器と、前記増
幅器の出力を帰還容量を介して前記読み出し用ＧａＡｓ
ＪＦＥＴのゲートに帰還させる帰還回路と、前記帰還容
量の電荷を、リセット用ＧａＡｓＰＮ接合素子を介して
放電させることでリセットを行うリセット回路を備える
と共に、前記リセット用ＧａＡｓＰＮ接合素子に、抵抗
を介して前記読み出し用ＧａＡｓＪＦＥＴのゲート電圧
と同レベルの電圧を印加し、かつ、前記リセット用Ｇａ
ＡｓＰＮ接合素子と前記帰還容量との間に、電荷蓄積時
はオフで、リセット時はオンになっているように制御さ
れるスイッチを抵抗を介して接続した。

【００３２】また、光検出装置において、入射光を検出
する光検出器と、前記光検出器の検出信号を読み出すた
めの読み出し用ＪＦＥＴと、前記読み出し用ＪＦＥＴの
ゲートに一端が接続され、該読み出し用ＪＦＥＴに蓄積
した電荷を放電させることでリセットを行うリセット用
ＰＮ接合素子と、前記リセット用ＰＮ接合素子のオン／
オフ状態を切り換えるための切り換えスイッチと、前記
切り換えスイッチの切り換え制御を行う制御手段を備え
た。

【００３３】更に、前記いずれかの光検出装置におい
て、前記光検出器は、該光検出器の受光面の面積をｎ等
分した大きさの受光面を有するｎ個の光検出器で構成
し、該ｎ個の光検出器の受光面を並列に並べると共に、
これらｎ個の光検出器を電気的に直列接続した。

【００３４】（作用）前記構成に基づく本発明の作用を
説明する。

【００３５】前記光検出装置では、帰還容量の電荷をリ
セット用ＭＯＳＦＥＴを介して放電させることでリセッ
トを行うリセット回路を備えると共に、リセット用ＭＯ
ＳＦＥＴのソース（又はドレイン）に、抵抗を介して前
記読み出し用ＪＦＥＴのゲート電圧と同レベルの電圧を
印加し、かつ、リセット用ＭＯＳＦＥＴのソース（又は
ドレイン）と前記帰還容量との間に、リセット用ＭＯＳ
ＦＥＴがオフの時はオフで、オンになる時は必ずオンに
なっているように制御されるスイッチを抵抗を介して接
続している。

【００３６】そのため、リセット回路を、リセットが行
われている時のみ帰還回路に入れ、帰還容量への電荷蓄
積時にはリセット用ＭＯＳＦＥＴのソース（又はドレイ
ン）電圧を読み出し用ＪＦＥＴのゲート電圧と同じレベ
ルに保つことができる。

【００３７】ところで従来の回路では、リセット用ＭＯ
ＳＦＥＴは帰還容量と並列に置かれていたが、帰還容量
にかかる電圧が、リセット用ＭＯＳＦＥＴのソース・ド
レイン間にそのままかかり、漏洩電流の原因となってい
た。例え、リセット用ＭＯＳＦＥＴがオフ状態になって
いたとしても、ソース・ドレイン間にある程度の電圧が
かかると、電流が漏洩するのは避けられない。そこで、
本発明では、電荷の蓄積時にはリセット用ＭＯＳＦＥＴ
のソース（又はドレイン）電圧を、読み出し用ＪＦＥＴ
のゲート電圧、つまり、リセット用ＭＯＳＦＥＴのドレ
イン（又はソース）電圧と同レベルにすることで漏洩電
流を避けることができる。

【００３８】また、リセット回路のスイッチにより、電
荷の蓄積時にリセット用ＭＯＳＦＥＴを増幅器の出力か
ら切り離すことができる。また、前記リセット回路には
抵抗が接続されているので、リセット時にリセット用Ｍ
ＯＳＦＥＴのソース（又はドレイン）電圧があまり変動
しないようにすることが可能である。

【００３９】この場合、リセット用ＭＯＳＦＥＴをオン
にするには、ソース（又はドレイン）電圧に対してゲー
ト電圧（リセットパルス）をある程度かけなければなら
ないが、ソース（又はドレイン）電圧は増幅器の出力に
つながっているため、増幅器の出力電圧によって変動し
てしまう。しかし、前記抵抗の存在により、増幅器の出
力が変動してもソース（又はドレイン）電圧があまり変
動しない。従って、増幅器の出力がどのような値であっ
てもリセット用ＭＯＳＦＥＴを制御することが可能とな
る。

【００４０】また、別の光検出装置では、帰還容量の電
荷をリセット用ＰＮ接合素子を介して放電させることで
リセットを行うリセット回路を備えると共に、リセット
用ＰＮ接合素子に、抵抗を介して読み出し用ＪＦＥＴの
ゲート電圧と同レベルの電圧を印加し、かつ、リセット
用ＰＮ接合素子と帰還容量との間に、電荷蓄積時はオフ
で、リセット時はオンになっているように制御されるス
イッチを抵抗を介して接続している。

【００４１】ところで、一般的にＭＯＳＦＥＴは分極ノ
イズが大きいので、リセットスイッチとしてＭＯＳＦＥ
Ｔを使った場合は、ＭＯＳＦＥＴの分極ノイズが光の検
出限界を決めてしまう可能性がある。そこで、リセット
スイッチとしてリセット用ＭＯＳＦＥＴをやめリセット
用ＰＮ接合素子を使用することで分極ノイズを更に小さ
くすることができる。

【００４２】また、リセット用ＰＮ接合素子に対して
は、帰還容量の電圧を印加してオンにするため前記リセ
ット用ＭＯＳＦＥＴを使った回路のようなリセットパル
スが必要でない。そのため、回路の簡略化が可能であ
る。更に、リセット用ＰＮ接合素子を使用すれば、光検
出器と全く同じ技術で製作することが可能なので、製作
も容易になる。

【００４３】また、別の光検出装置では、読み出し用Ｊ
ＦＥＴの代わりに、ＧａＡｓＪＦＥＴを使用し、リセッ
ト用ＰＮ接合素子の代わりに、ＧａＡｓによるリセット
用ＰＮ接合素子を用いている。

【００４４】この場合にも、リセットスイッチとしてリ
セット用ＭＯＳＦＥＴをやめ、リセット用ＧａＡｓＰＮ
接合素子を使用することで分極ノイズを更に小さくする
ことができる。

【００４５】また、リセット用ＰＮ接合素子に対して
は、帰還容量の電圧を印加してオンにするため、リセッ
トパルスが必要でない。そのため、回路の簡略化が可能
である。更に、光検出器とリセット用ＰＮ接合素子をＧ
ａＡｓＪＦＥＴで構成するので、両素子とも全く同じＧ
ａＡｓ技術で製作することが可能となり、光検出装置の
製作も容易になる。

【００４６】また、別の光検出装置では、光検出器と、
読み出し用ＪＦＥＴと、読み出し用ＪＦＥＴのゲートに
一端が接続され、読み出し用ＪＦＥＴに蓄積した電荷を
放電させることでリセットを行うリセット用ＰＮ接合素
子と、リセット用ＰＮ接合素子のオン／オフ状態を切り
換えるための切り換えスイッチと、切り換えスイッチの
切り換え制御を行う制御手段を備えている。

【００４７】このように、ＰＮ接合素子をリセットスイ
ッチとして使用したリセット回路は、ＣＴＩＡ回路のみ
ならず、ＣＩＡ回路でも使用できる。また、リセット用
ＰＮ接合素子が順方向になるように電圧をかければリセ
ットができるので、回路構成が簡単になる。

【００４８】また、前記各光検出装置において、光検出
器は、該光検出器の受光面の面積をｎ等分した大きさの
受光面を有するｎ個の光検出器で構成し、該ｎ個の光検
出器の受光面を並列に並べると共に、これらｎ個の光検
出器を電気的に直接接続して使用することもできる。

【００４９】この場合、一個の光検出器に入る光は、元
の場合と比べて１／ｎとなり、それらを直列にしても電
流は変わらないので、光電流は１／ｎに減少する。ま
た、ＪＦＥＴのノイズは容量に比例するので１／ｎ²に
減少する。

【００５０】一方、分極ノイズは容量の平方根に比例す
るので、１／ｎとなる。従って、ｎを大きくしていくと
ＪＦＥＴのノイズは光電流が減少するより早く小さくな
り、Ｓ／Ｎは向上する。しかし、ＪＦＥＴのノイズは、
ｎが増大していくどこかで分極ノイズより小さくなり、
ノイズは分極ノイズで決まるようになって１／ｎで減少
するようになる。光電流も１／ｎに減少するので、こう
なるとＳ／Ｎは変わらないことになる。

【００５１】また、漏洩電流によるショットノイズが支
配的な場合は、漏洩電流は１／ｎとなるが、漏洩電流に
よるショットノイズは１／√ｎでしか減少しないので、
光電流の減少より緩やかに減少し、Ｓ／Ｎは減少するこ
とになる。

【００５２】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【００５３】Ａ：光検出装置の回路例１の説明 (1) ：回路例１の説明図１は光検出装置の回路例１である。この光検出装置の
回路例１は、基本的には従来例で説明したＣＴＩＡ回路
を使用し、極限まで雑音（ノイズ）を減らした回路であ
り、以下、具体的に説明する。

【００５４】光検出装置の回路例１は、入射光を検出す
る光検出器（例えば、フォトダイオード）１と、光検出
器１の検出信号を読み出す読み出し用ＪＦＥＴ（接合型
電界効果トランジスタ）２と、読み出し用ＪＦＥＴ２で
読み出した信号を増幅するＯＰアンプ（増幅器）３と、
ＯＰアンプ３の出力を帰還容量（コンデンサ又はキャパ
シタ）４を介して読み出し用ＪＦＥＴ２のゲートに帰還
させる帰還回路と、帰還容量４の電荷をリセット用ＭＯ
ＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）Ｓ１を介し
て放電させることでリセットを行うリセット回路を備え
ると共に、リセット用ＭＯＳＦＥＴＳ１のソースに、抵
抗Ｒ２を介して読み出し用ＪＦＥＴ２のゲート電圧と同
レベルの電圧Ｖ_Gを印加し、かつ、リセット用ＭＯＳＦ
ＥＴＳ１のソースと帰還容量４との間に、リセット用Ｍ
ＯＳＦＥＴＳ１がオフの時はオフで、オンになる時は必
ずオンになっているように制御されるスイッチＳ２を抵
抗Ｒ１を介して接続した回路である。

【００５５】また、この回路では、リセット用ＭＯＳＦ
ＥＴＳ１のゲートに外部からリセットパルスを供給す
る。この場合、前記リセットパルスを必要なタイミング
で発生させてリセット用ＭＯＳＦＥＴＳ１のゲートに供
給するため、パルス発生回路や制御回路等（図示省略）
を設けておく。そして、前記パルス発生回路で発生した
パルスを、ＬＰＦ（ローパスフィルタ）に通すことで、
高域成分を減衰させたパルスを作成し、このリセットパ
ルスをリセット用ＭＯＳＦＥＴＳ１のゲートに供給す
る。

【００５６】また、スイッチＳ２は、機械的なスイッチ
や電磁リレー等の接点でも良いが、トランジスタスイッ
チ等を使用して実現することもできる。また、光検出器
１は、フォトダイオード以外にも、各種公知の光検出器
が使用可能である。

【００５７】上述した回路例１は、リセット回路を、リ
セットが行われている時のみ帰還回路に入れ、帰還容量
への電荷蓄積時にはリセット用ＭＯＳＦＥＴＳ１のソー
ス電圧を読み出し用ＪＦＥＴ２のゲート電圧と同レベル
に保つ。従来の回路では、リセット用ＭＯＳＦＥＴＳ１
は帰還容量４と並列に置かれていたが、この場合、帰還
容量４にかかる電圧がリセット用ＭＯＳＦＥＴＳ１のソ
ースとドレインにそのままかかり、漏洩電流の原因とな
っていた。

【００５８】例え、リセット用ＭＯＳＦＥＴＳ１がオフ
の状態になっていたとしても、ソース・ドレイン間にあ
る程度の電圧がかかると、電流が漏洩するのは避けられ
ない。そこで、電荷の蓄積時には、リセット用ＭＯＳＦ
ＥＴＳ１のソース電圧を、読み出し用ＪＦＥＴ２のゲー
ト電圧と同レベルにすることで漏洩電流を避けるのであ
る。

【００５９】スイッチＳ２は、電荷の蓄積時にリセット
用ＭＯＳＦＥＴＳ１をＯＰアンプ３の出力から切り離す
ためのスイッチである。また、抵抗Ｒ１、Ｒ２は、リセ
ット時にリセット用ＭＯＳＦＥＴＳ１のソース電圧があ
まり変動しないようにするためにＯＰアンプ３の出力を
分割して小さくするための抵抗である。

【００６０】リセット用ＭＯＳＦＥＴＳ１をオンにする
には、ソース電圧に対してゲート電圧をある程度かけな
ければならないが（この電圧の正負、値などは個々のＦ
ＥＴによって異なる）、ソース電圧はＯＰアンプ３の出
力につながっているため、ＯＰアンプ３の出力電圧によ
って変動してしまう。そこで、ＯＰアンプ３の出力が変
動してもリセット用ＭＯＳＦＥＴＳ１のソース電圧があ
まり変動しないようにするために前記抵抗Ｒ１、Ｒ２を
導入した。

【００６１】リセット時のソース電圧は、リセット用Ｍ
ＯＳＦＥＴＳ１がオンになるゲート・ソース間電圧に比
べ、ＯＰアンプ３のどのような出力電圧値に対しても十
分小さくなるようにすればよい。例えば、リセット用Ｍ
ＯＳＦＥＴＳ１がオンになるゲート・ソース間電圧が−
３Ｖ程度なので、リセット時のソース電圧は、せいぜい
−０．１Ｖ程度以上に抑えておく必要がある。

【００６２】ＯＰアンプ３の最大出力電圧は、±１８Ｖ
としたので、ＯＰアンプ３の出力を１／１００にしてリ
セットのソースにかかる抵抗Ｒ１、Ｒ２の値を設定し
た。また、抵抗Ｒ１はＳ２のオン抵抗より十分に大きく
する必要がある。リセット用ＭＯＳＦＥＴＳ１のソース
電圧がどの様に変動しても、リセットに必要な電圧をリ
セット用ＭＯＳＦＥＴＳ１のゲート・ソース間にかける
ことは他の方式でも可能であるが、前記の方式が最も簡
便である。

【００６３】後段で増幅する場合には、ＣＴＩＡ用のＯ
Ｐアンプの最大出力値が電源電圧で決まらないこともあ
る。つまり、後段のアンプで増幅する場合、最後段のア
ンプで増幅する場合は、最後段の最大出力値を増幅率分
の１にした値がＣＴＩＡ回路の最大出力となる。従っ
て、抵抗Ｒ１、Ｒ２の分割比はそれ程大きくなくても良
いことになる。

【００６４】しかし、たまたま強い光が入射して、ＣＴ
ＩＡ回路の出力が最大電圧になることがあれば、リセッ
トが効かなくなる可能性があり、やはり、ＣＴＩＡ用Ｏ
Ｐアンプ３が原理的に取りうる最大出力電圧値から抵抗
Ｒ１、Ｒ２の分割比を決定しておいた方が安全である。

【００６５】これらの抵抗には以下のような利点もあ
る。スイッチＳ２は抵抗Ｒ１と直列に入っているため、
そのオン及びオフ抵抗がＯＰアンプ出力の分割比に関係
することになるが、スイッチＳ２のオフ抵抗が抵抗Ｒ１
より十分に大きくなれば、リセット用ＭＯＳＦＥＴＳ１
のソースにかかる電圧は十分に小さくなり、電荷の蓄積
時の漏洩電流は無視できる程度になる。

【００６６】従って、スイッチＳ２にはそれほど高いオ
フ抵抗が要求されないので、常温に設置しても問題はな
い（常温では、低温に比べてオフ抵抗は著しく小さ
い）。このことは後で述べるＭＯＳＦＥＴを使わないリ
セット回路において重要な役目を果たすことになる。

【００６７】なお、図１の回路例１において、リセット
用ＭＯＳＦＥＴＳ１のソースとドレインを逆にしても実
施可能である。すなわち、リセット用ＭＯＳＦＥＴＳ１
のソースを読み出し用ＪＦＥＴ２のゲートに接続し、ド
レインをスイッチＳ２及び抵抗Ｒ２に接続しても実施可
能である。

【００６８】(2) ：タイミングチャートによる回路動作
の説明図２は光検出装置の回路例１におけるリセット時のタイ
ミングチャートである。図２において、Ｓ１オンパルス
は、リセット用ＭＯＳＦＥＴＳ１をオン状態にするパル
スであり、Ｓ２オンパルスは、スイッチＳ２をオン状態
にするパルスである。前記ＣＴＩＡ回路を安定に動作さ
せるためには、リセット用ＭＯＳＦＥＴＳ１及びスイッ
チＳ２を決まったタイミングでオン・オフさせなければ
ならない。そのタイミングチャートを図２に示してあ
る。

【００６９】図１に示したＣＴＩＡ回路において、ＪＦ
ＥＴを光検出装置の読み出し用に使用する際には細心の
注意が必要である。光検出装置自体やリセット用ＭＯＳ
ＦＥＴＳ１のみならず、読み出し用ＪＦＥＴ２にも漏洩
電流が存在するが、時間と共に減少し、数時間から十数
時間後に１０^-18Ａ以下というレベルを達成することが
できる。

【００７０】しかしながら、それまでとは異なる電圧を
ＪＦＥＴ（読み出し用ＪＦＥＴ２）のゲート・ドレイン
間或いはゲート・ソース間に与えると漏洩電流が増大
し、元に戻るまでに同程度の時間を要することがある。
特に、リセット時にこれらの電圧の変化が起きるとこう
した現象が起きる可能性が高い。更には、ＪＦＥＴの電
圧変動によりＪＦＥＴがＤＣ（直流）的にドリフトを起
こすこともある。

【００７１】これらの問題を解決するには、読み出し用
ＪＦＥＴ２にかかるそれぞれの電圧をリセット時も常に
保っておけば良い。スイッチＳ２は帰還容量への電荷の
蓄積時にオフ状態であり、リセット時にオンになるが、
リセット時にスイッチＳ２がオンになる前にリセット用
ＭＯＳＦＥＴ（Ｓ１）がオンになると、リセット用ＭＯ
ＳＦＥＴＳ１は帰還回路に繋がっていないので、ＪＦＥ
Ｔ２の入力部がリセット用ＭＯＳＦＥＴＳ１を通じて、
図１に示したＶ_Gに抵抗Ｒ２を通じて繋がることにな
る。

【００７２】この結果、ＯＰアンプ３の読み出し用ＪＦ
ＥＴ２のゲートへの帰還がかからなくなり、ＯＰアンプ
３は正か負かどちらかに飽和する。次に、スイッチＳ２
がオンになると、リセット用ＭＯＳＦＥＴＳ１は帰還回
路に接続されることになるが、ＯＰアンプ３は飽和した
状態から復帰するのに時間を要し、その際に読み出し用
ＪＦＥＴ２のゲート電圧がわずかの時間ではあるが、大
きく変動する。この変動が問題を起こすのである。

【００７３】そこで、図２のようなタイミング・チャー
トでリセット用ＭＯＳＦＥＴＳ１及びスイッチＳ２のス
イッチを動作させることにした。図２に示したように、
リセット用ＭＯＳＦＥＴＳ１がオンになる時には必ずス
イッチＳ２がオンになっているということが重要であ
る。

【００７４】このようになっていれば、リセット用ＭＯ
ＳＦＥＴＳ１がどちらの状態であれ、ＯＰアンプ３が回
路を必ず制御しているので飽和する状態にはならず、読
み出し用ＪＦＥＴ２のゲート電圧は常に一定に保たれ
る。

【００７５】図２のタイミングの立ち上がり、立ち下が
りが緩やかになっていることにも意味がある。図２のチ
ャートを、スイッチＳ２を制御するパルスと見れば、こ
のパルスがあまり急峻に立ち上がると、これもＪＦＥＴ
電圧変動の要因になるのである。パルスがスイッチの制
御部分（ＭＯＳＦＥＴであればゲート）に加わる時、そ
の信号はスイッチの容量を通じてＣＴＩＡ回路に加わる
ことになるが、この信号があまり早いとＯＰアンプが応
答できなくなり、これもまたＪＦＥＴ電圧に変動を与え
る原因になるのである。

【００７６】Ｂ：光検出装置の回路例２の説明図３は光検出装置の回路例２を示した図である。光検出
装置の回路例２は、図３に示したように、入射光を検出
する光検出器１と、光検出器１の検出信号を読み出す読
み出し用ＪＦＥＴ２と、読み出し用ＪＦＥＴ２で読み出
した信号を増幅するＯＰアンプ（増幅器）３と、ＯＰア
ンプ３の出力を帰還容量４を介して読み出し用ＪＦＥＴ
２のゲートに帰還させる帰還回路と、帰還容量４の電荷
をリセット用ＰＮ接合素子Ｓ３を介して放電させること
でリセットを行うリセット回路を備えると共に、リセッ
ト用ＰＮ接合素子Ｓ３に抵抗Ｒ２を介して読み出し用Ｊ
ＦＥＴ２のゲート電圧と同レベルの電圧Ｖ_Gを印加し、
かつ、リセット用ＰＮ接合素子Ｓ３と帰還容量４との間
に、電荷蓄積時はオフで、リセット時はオンになってい
るように制御されるスイッチＳ２を抵抗Ｒ１を介して接
続した回路である。以下、更に具体的に説明する。

【００７７】回路例１では、リセットスイッチとしてＭ
ＯＳＦＥＴを使用する場合を説明したが、これには以下
に述べるような問題が発生することがある。本発明で
は、光検出器１の容量を小さくしていくと分極ノイズで
検出限界が決まることになる。分極ノイズとは、物質の
誘電分極が熱的に揺らぐために発生するものであり、誘
電損失に比例して増大する。

【００７８】誘電損失は一種の抵抗であるので、抵抗に
発生する熱雑音（ジョンソンノイズ）と同様なものであ
る。分極ノイズは、読み出し用ＪＦＥＴ２のゲート回路
素子、つまり検出器やＪＦＥＴそれ自身などＪＦＥＴの
ゲートにつながる全ての素子・物質から発生している。

【００７９】そのゲート回路素子の中で一番分極ノイズ
が大きいのが、回路例１で説明したリセット用ＭＯＳＦ
ＥＴＳ１である。その理由として、ＭＯＳＦＥＴのゲー
トをチャネルから絶縁しているシリコンの酸化或いは窒
化膜の結晶性が悪く、そのため誘電損失が増大している
と考えられる。現在使用しているＭＯＳＦＥＴはそれ以
外から発生している分極ノイズの合計より更に大きい分
極ノイズを発生している。

【００８０】そこで、回路例２では、リセットスイッチ
として回路例１で用いたリセット用ＭＯＳＦＥＴＳ１を
やめ、図３に示したリセット用ＰＮ接合素子Ｓ３を使用
する。この場合、ＰＮ接合素子としてはＪＦＥＴでもフ
ォトダイオードでもかまわない。この場合、例えば、Ｊ
ＦＥＴの一部の電極（同極同士）を短絡することで、Ｐ
Ｎ接合素子としたものを使用するが、できるだけ小さく
容量の小さいものが良い。なぜなら、容量が小さくなる
ほど分極ノイズも小さくなるだけでなく、その漏洩電流
も小さくなるからである。

【００８１】それに伴ってリセット回路にも幾つかの変
更がある。ＰＮ接合素子Ｓ３は順方向に電圧をかけない
と電流がながれないため、例えば、図３の回路における
場合のように、帰還容量４への電荷の蓄積時にはＯＰア
ンプ３の出力が正の側へ増大していく場合には、ＯＰア
ンプ３の出力側がＰ側になるように挿入しなければなら
ない。この向きは、光検出器１としてＰＮ或いはＰＩＮ
接合型の検出器を使う場合にはＪＦＥＴのゲートに対し
て同じ方向に付ければよい（図３参照）。

【００８２】また、ＰＮ接合素子Ｓ３はある程度順方向
に電圧をかけないと電流がながれない。例えば、シリコ
ンの素子だと、０．５Ｖ程度順方向に電圧をかける必要
があるため、抵抗Ｒ１、Ｒ２の値はＯＰアンプ３の出力
をあまり落とさない程度にしなければならない。

【００８３】その値は、リセット後のＯＰアンプ３の出
力をどの程度の電圧にしたいかによって決まるが、もし
１Ｖにしたいのであれば、Ｒ１＝Ｒ２となる。この際、
抵抗Ｒ１、Ｒ２の分割比より、絶対値の方が重要とな
る。なぜなら、あまり小さいと、リセット用ＰＮ接合素
子Ｓ３に対して電流が過大に流れ、素子破損などの原因
となるからである。

【００８４】このリセット方法は、他にも幾つかの利点
がある。リセット用ＰＮ接合素子Ｓ３に対しては、回路
例１のようにリセットパルスが必要でないため、回路の
簡略化につながる。更に、シリコン以外の素子で２次元
のアレイ検出器を作る際には、重要な技術となる。シリ
コンの場合は、ＭＯＳＦＥＴも光検出器も同じ材料とな
るので、同じ基板に両方とも隣り合わせて製作すること
ができる。

【００８５】しかし、光検出器の素材は、検出する光の
波長によって異なってくる。ＭＯＳＦＥＴは、現在シリ
コン以外では作れないので、シリコン以外の素材による
光検出器１の場合には、別の基板に作り、後で結合する
という作業が必要となる。しかも、光検出器１とリセッ
トスイッチはできるだけ近くで結合させなければならな
いので、現在ではダイレクトハイブリッドと呼ばれる方
法で、それぞれ２次元のアレイ同士を直接張り合わせる
という手法を用いている。

【００８６】しかしながら、リセット用ＰＮ接合素子Ｓ
３を使用すれば、光検出器１と全く同じ技術で製作する
ことができるので、ダイレクトハイブリッドは必要なく
なる。ＭＯＳＦＥＴによるスイッチが必要な場合でも、
スイッチＳ２の部分に入れば良く、光検出器１とは離れ
た場所においても全く問題がないのである。

【００８７】以下の回路例３（図４参照）で説明するよ
うに、読み出し用ＦＥＴとして、ＧａＡｓＪＦＥＴ（Ｇ
ａＡｓ接合型電界効果トランジスタ）を使用する場合に
は、このリセット方法は極めて重要になる。半導体とし
てＧａＡｓを使用したＪＦＥＴ、すなわち、ＧａＡｓＪ
ＦＥＴは、液体ヘリウム温度（４．２Ｋ）以下でも動作
することが分かっているので、波長の長い光に対する高
感度光検出器の読み出し回路として有望視されている。

【００８８】なぜなら、波長の長い光検出器では、極低
温にしないと感度が上がらないからである。ＧａＡｓで
はＭＯＳ型のＦＥＴは作れないので、ＧａＡｓＪＦＥＴ
をリセットスイッチとして使用することも考えられる。
しかし、一般に、ＪＦＥＴはオフ抵抗がＭＯＳに比べて
遙かに小さく、ＧａＡｓＪＦＥＴもその例外ではないの
で、従来のＣＴＩＡ回路のリセットスイッチとしては使
用できない。

【００８９】ところが、リセットスイッチとしてリセッ
ト用ＰＮ接合素子を使用する場合のスイッチＳ２は、オ
フ抵抗が小さくて良いのでＪＦＥＴでも使用できるので
ある。この場合、全ての回路素子をＧａＡｓで作れるの
で技術的に大変楽になる。

【００９０】ＰＮ接合素子をリセットスイッチとして使
用したリセット回路は、ここで使用したＣＴＩＡ回路の
みならず、ＣＩＡ回路でも使用できる。ＣＩＡ回路と
は、ＣＴＩＡ回路で用いたような帰還回路を使用しない
で、光検出器で発生した電圧を直接読み出し用ＦＥＴで
読み取る回路である（図４参照）。この場合には、リセ
ット用ＰＮ接合素子が順方向になるように電圧をかけれ
ばリセットができる。

【００９１】Ｃ：光検出装置の回路例３の説明図４は光検出装置の回路例３を示した図である。光検出
装置の回路例３は、回路例２において、読み出し用ＪＦ
ＥＴ２及びスイッチＳ２をＧａＡｓＪＦＥＴ（ＧａＡｓ
接合型電界効果トランジスタ）で置き換え、リセット用
ＰＮ接合素子Ｓ３をＧａＡｓＰＮ接合素子Ｓ４で置き換
えた例である。更に具体的には次の通りである。

【００９２】図４に示したように、回路例３では、入射
光を検出する光検出器１と、光検出器１の検出信号を読
み出す読み出し用ＧａＡｓＪＦＥＴ２と、読み出し用Ｇ
ａＡｓＪＦＥＴ２で読み出した信号を増幅するＯＰアン
プ（増幅器）３と、ＯＰアンプ３の出力を帰還容量４を
介して読み出し用ＧａＡｓＪＦＥＴ２のゲートに帰還さ
せる帰還回路と、帰還容量４の電荷を、リセット用Ｇａ
ＡｓＰＮ接合素子Ｓ４を介して放電させることでリセッ
トを行うリセット回路を備えると共に、Ｓ４に、抵抗Ｒ
２を介して読み出し用ＧａＡｓＪＦＥＴ５のゲート電圧
と同レベルの電圧Ｖ_Gを印加し、かつ、Ｓ４と帰還容量
４との間に、ＧａＡｓＪＦＥＴで構成したスイッチＳ２
を抵抗Ｒ１を介して接続した回路である。

【００９３】この場合、前記ＧａＡｓＪＦＥＴは、液体
ヘリウム温度（４．２Ｋ）以下でも動作することが分か
っているので、波長の長い光に対する高感度光検出装置
の読み出し回路に前記ＧａＡｓＪＦＥＴ２を用い、スイ
ッチＳ２にもＧａＡｓＪＦＥＴを用い、これを極低温に
して使用すれば、光検出の感度が向上する。

【００９４】また、リセットスイッチとしてＳ４を使用
しているので、全ての回路素子をＧａＡｓで作れるため
技術的に大変楽になる。また、Ｓ４は順方向になるよう
に電圧をかければリセットができるので、リセット回路
が簡単になる。

【００９５】Ｄ：光検出装置の回路例４の説明図５は光検出装置の回路例４を示した図である。光検出
装置の回路例４は、入射光を検出する光検出器１と、光
検出器１の検出信号を読み出すための読み出し用ＪＦＥ
Ｔ２と、読み出し用ＪＦＥＴ２のゲートに接続したリセ
ット用ＰＮ接合素子Ｓ３と、該リセット用ＰＮ接合素子
Ｓ３のオン／オフ切り換えを行う切り換えスイッチ６を
設け、電荷蓄積時にグランド電位側、リセット時に電位
がかかるようにスイッチ６を切り換え制御する切り換え
制御手段（図示省略）を備えている。

【００９６】この場合、光検出器１とリセット用ＰＮ接
合素子Ｓ３は、同極性の電極を読み出し用ＪＦＥＴ２の
ゲートに接続することで、前記光検出器１とリセット用
ＰＮ接合素子Ｓ３を、読み出し用ＪＦＥＴ２のゲートと
ＧＮＤとの間で並列に接続する。

【００９７】そして、前記切り換え制御手段により、電
荷蓄積時は、切り換えスイッチ６をＧＮＤ電位（接地電
位）側に接続してリセット用ＰＮ接合素子Ｓ３をオフに
し、リセット時は、切り換えスイッチ６に電圧Ｖ側に接
続してリセット用ＰＮ接合素子Ｓ３をオンにする。この
ようにしてリセット用ＰＮ接合素子Ｓ３がオンになる
と、読み出し用ＪＦＥＴ２のゲート回路に蓄積した電荷
は、リセット用ＰＮ接合素子Ｓ３を介して放電されリセ
ット状態になる。

【００９８】Ｅ：光検出装置の回路例５図６は光検出装置の回路例５である。光検出装置の回路
例５は、回路例１〜回路例４で使用している光検出器１
の容量が大きい場合に、ノイズを低減する例である。

【００９９】前述したように、分極ノイズは光検出器１
の容量が小さい場合に支配的となる。逆に、光検出器１
の容量が大きくなると、読み出し用ＪＦＥＴ２（回路例
１、２、４参照）或いは読み出し用ＧａＡｓＪＦＥＴ５
（回路例３参照）のＪＦＥＴ（接合型電界効果トランジ
スタ）のノイズが問題となってくる。

【０１００】光検出器１の容量が大きい場合、光検出器
１の容量をＣ、ＪＦＥＴのノイズ電圧をＶｎとおくと、
読み出し回路のノイズ電流は、ωＣ・Ｖｎとなり、光検
出器１の容量に比例して増大するようになる。従って、
光検出器１の容量が大きくなると、最終的にはＪＦＥＴ
のノイズが支配的となるのである。

【０１０１】こうなってしまうと、光検出器１に入射す
る光を増やそうとして光検出器１のサイズを大きくして
いっても、それに比例して光検出器１の容量も増えてい
くため、Ｓ／Ｎは全く変わらないことになってしまう。
この問題を解決するために、容量の大きな光検出器１に
対して、該光検出器１の直列接続法を発明した（これを
回路例５として説明する）。

【０１０２】あるサイズの光検出器１をｎ等分（ｎ：任
意の整数）して直列に接続した状態におけるノイズと光
電流を考える。この時の光検出器１の容量は、一個の光
検出器１が１／ｎとなり、更に、それらが直列に接続さ
れるので、Ｃ／ｎ²となる。但し、ここでＣは、分割す
る前の光検出器１の容量である。

【０１０３】一個の光検出器１に入る光は、元の場合と
比べて１／ｎとなり、それらを直列にしても電流は変わ
らないので、結局、光電流は１／ｎに減少する。ノイズ
はＪＦＥＴ及び分極ノイズに分けて考える。ＪＦＥＴの
ノイズは前述したように、容量に比例するので１／ｎ²
に減少する。

【０１０４】一方、分極ノイズは容量の平方根に比例す
るので、１／ｎとなる。従って、ｎを大きくしていくと
ＪＦＥＴのノイズは光電流が減少するより早く小さくな
り、Ｓ／Ｎは向上する。しかし、ＪＦＥＴのノイズは、
ｎが増大していくどこかで分極ノイズより小さくなり、
ノイズは分極ノイズで決まるようになって１／ｎで減少
するようになる。光電流も１／ｎに減少するので、こう
なるとＳ／Ｎは変わらないことになる。つまり、この方
法はＪＦＥＴのノイズが支配的な時にだけ有効なのであ
る。
また、この時、漏洩電流は１／ｎとなるが、
漏洩電流によるショットノイズは１／√ｎでしか減少し
ないので、光電流の減少より緩やかに減少し、Ｓ／Ｎは
減少することになる。この状況は、光電流に対しても同
様であるので、ここで述べた方法は漏洩電流或いは光電
流のショットノイズが支配的な場合に逆効果となる。

【０１０５】以上述べたことが図６に具体的に示してあ
る。図６のは従来の光検出器１（図７参照）であり、
図６のはに示した光検出器１の面積（受光面積）を
ｎ等分（ｎ等分の１の面積の光検出器をｎ個用意する）
することを示す。また、図６のは面積として並列に並
べた状態を示す図であり、図６のは前記ｎ個の光検出
器を電気的に直列接続した状態を示している。このよう
にすると、〜の状態における特性は次のようにな
る。

【０１０６】(1) ：面積は、の状態をＳ（ｍｍ²）と
すると、ではＳ／ｎ（ｍｍ²／１個）であり、及び
の状態では、Ｓ（ｍｍ²）となる。

【０１０７】(2) ：容量は、の状態をＣ（ｐＦ）とす
ると、の状態ではＣ／ｎ（ｐＦ／１個）であり、及
びの状態ではＣ／ｎ²（ｐＦ）となる。

【０１０８】(3) ：光電流は、の状態をＩ（Ａ）とす
ると、の状態ではＩ／ｎ（Ａ／１個）であり、及び
の状態ではＩ／ｎ（Ａ）となる。

【０１０９】(4) ：ＦＥＴノイズは、の状態をＩ_FET
（Ａ）とすると、の状態ではＩ_FE _T／ｎであり、及
びの状態ではＩ_FET／ｎ²（Ａ）となる。

【０１１０】(5) ：分極ノイズは、の状態をＩ
_P（Ａ）とすると、の状態ではＩ_P／√ｎであり、
及びの状態ではＩ_P／ｎ（Ａ）となる。

【０１１１】(6) ：ショットノイズは、の状態をＩ_S
（Ａ）とすると、の状態ではＩ_S／√ｎであり、及
びの状態ではＩ_S／√ｎ（Ａ）となる。

【０１１２】Ｆ：その他の説明：前記光検出器１は、赤外線、可視光線など、全ての
光に対して適用可能である。

【０１１３】：図１〜図６に示した回路例において、
ＯＰアンプ３を除く他の回路素子（光検出器１、読み出
し用ＪＦＥＴ２、リセット用ＭＯＳＦＥＴＳ１、リセッ
ト用ＰＮ接合素子、スイッチＳ２、抵抗Ｒ１、Ｒ２等）
は極低温（例えば、７７Ｋ）に冷却された極低温容器内
に入れて使用する。例えば、ＯＰアンプ３は常温におか
れているが、それ以外の全てのデバイスは、液体窒素ク
ライオスタット内に置かれている。

【０１１４】但し、一部の素子或いは部品（例えば、ス
イッチＳ２）は、常温に置いて使用する場合もある。極
低温容器内は、液体窒素、或いは液体ヘリウム等によ
り、内部の素子が動作可能な極低温にまで冷却して使用
する。

【０１１５】：光検出器１はフォトダイオードの他、
任意の光検出器が使用可能である。

【０１１６】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。

【０１１７】(1) ：請求項１では、帰還容量の電荷をリ
セット用ＭＯＳＦＥＴを介して放電させることでリセッ
トを行うリセット回路を備えると共に、リセット用ＭＯ
ＳＦＥＴのソース（又はドレイン）に、抵抗を介して前
記読み出し用ＪＦＥＴのゲート電圧と同レベルの電圧を
印加し、かつ、リセット用ＭＯＳＦＥＴのソース（又は
ドレイン）と前記帰還容量との間に、リセット用ＭＯＳ
ＦＥＴがオフの時はオフで、オンになる時は必ずオンに
なっているように制御されるスイッチを抵抗を介して接
続している。

【０１１８】そのため、リセット回路を、リセットが行
われている時のみ帰還回路に入れ、電荷蓄積時にはリセ
ット用ＭＯＳＦＥＴのソース（又はドレイン）電圧を読
み出し用ＪＦＥＴのゲート電圧と同じレベルに保つこと
ができる。

【０１１９】ところで従来の回路では、リセット用ＭＯ
ＳＦＥＴは帰還容量と並列に置かれていたが、帰還容量
にかかる電圧が、リセット用ＭＯＳＦＥＴのソース・ド
レイン間にそのままかかり、漏洩電流の原因となってい
た。例え、リセット用ＭＯＳＦＥＴがオフ状態になって
いたとしても、ソース・ドレイン間にある程度の電圧が
かかると、電流が漏洩するのは避けられない。そこで、
本発明では、電荷の蓄積時にはリセット用ＭＯＳＦＥＴ
のソース（又はドレイン）電圧を、読み出し用ＪＦＥＴ
のゲート電圧、つまり、リセット用ＭＯＳＦＥＴのドレ
イン（又はソース）電圧と同レベルにすることで漏洩電
流を避けることができる。

【０１２０】また、リセット回路のスイッチにより、電
荷の蓄積時にリセット用ＭＯＳＦＥＴを増幅器の出力か
ら切り離すことができる。また、前記リセット回路には
抵抗が接続されているので、リセット時にリセット用Ｍ
ＯＳＦＥＴのソース（又はドレイン）電圧があまり変動
しないようにすることが可能である。

【０１２１】この場合、リセット用ＭＯＳＦＥＴをオン
にするには、ソース（又はドレイン）電圧に対してゲー
ト電圧（リセットパルス）をある程度かけなければなら
ないが、ソース（又はドレイン）電圧は増幅器の出力に
つながっているため、増幅器の出力電圧によって変動し
てしまう。しかし、前記抵抗の存在により、増幅器の出
力が変動してもソース（又はドレイン）電圧があまり変
動しない。従って、増幅器の出力電圧によらずＭＯＳＦ
ＥＴによるリセットが可能になる。

【０１２２】(2) ：請求項２では、帰還容量の電荷をリ
セット用ＰＮ接合素子を介して放電させることでリセッ
トを行うリセット回路を備えると共に、リセット用ＰＮ
接合素子に、抵抗を介して読み出し用ＪＦＥＴのゲート
電圧と同レベルの電圧を印加し、かつ、リセット用ＰＮ
接合素子と帰還容量との間に、電荷蓄積時はオフで、リ
セット時はオンになっているように制御されるスイッチ
を抵抗を介して接続している。

【０１２３】ところで、リセットスイッチとして、請求
項１のようにリセット用ＭＯＳＦＥＴを使うと分極ノイ
ズが大きくなる可能性がある。そこで請求項２では、リ
セットスイッチとしてリセット用ＭＯＳＦＥＴをやめ、
リセット用ＰＮ接合素子を使用することで分極ノイズを
更に小さくすることができる。

【０１２４】また、リセット用ＰＮ接合素子に対して
は、帰還容量の電圧を印加してオンにするため請求項１
のようなリセットパルスが必要でない。そのため、回路
の簡略化が可能である。更に、リセット用ＰＮ接合素子
を使用すれば、光検出器あるいはＪＦＥＴと全く同じ技
術で製作することが可能なので、製作も容易になる。

【０１２５】(3) ：請求項３では、請求項１の読み出し
用ＪＦＥＴの代わりに、ＧａＡｓＪＦＥＴを使用し、リ
セット用ＰＮ接合素子の代わりに、リセット用ＧａＡｓ
ＰＮ接合素子、そしてリセット回路のスイッチとしてＧ
ａＡｓＪＦＥＴを用いている。

【０１２６】また、リセット用ＰＮ接合素子に対して
は、帰還容量の電圧を印加してオンにするため請求項１
のようなリセットパルスが必要でない。そのため、回路
の簡略化が可能である。更に、光検出器とリセット用Ｐ
Ｎ接合素子およびリセット回路のスイッチをＧａＡｓＰ
Ｎ接合素子で構成するので、全ての素子を同じ技術で製
作することが可能となり、光検出装置の製作も容易にな
る。

【０１２７】(4) ：請求項４では、光検出器と、読み出
し用ＪＦＥＴと、読み出し用ＪＦＥＴのゲートに一端が
接続され、読み出し用ＪＦＥＴに蓄積した電荷を放電さ
せることでリセットを行うリセット用ＰＮ接合素子と、
リセット用ＰＮ接合素子のオン／オフ状態を切り換える
ための切り換えスイッチと、リセット用ＰＮ接合素子の
状態が、電荷蓄積時にオフ、リセット時にオンとなるよ
うに、切り換えスイッチの切り換え制御を行う制御手段
を備えている。

【０１２８】このように、ＰＮ接合素子をリセットスイ
ッチとして使用したリセット回路は、ＣＴＩＡ回路のみ
ならず、ＣＩＡ回路でも使用できる。また、リセット用
ＰＮ接合素子が順方向になるように電圧をかければリセ
ットができるので、回路構成が簡単になる。

【０１２９】(5) ：請求項５では、光検出器の受光面の
面積をｎ等分した大きさの受光面を有するｎ個の光検出
器で構成し、該ｎ個の光検出器の受光面を並列に並べる
と共に、これらｎ個の光検出器を電気的に直列接続して
いる。

【０１３０】この場合、一個の光検出器に入る光は、元
の場合と比べて１／ｎとなり、それらを直列にしても電
流は変わらないので、光電流は１／ｎに減少する。ま
た、ＪＦＥＴのノイズは容量に比例するので１／ｎ²に
減少する。

【０１３１】一方、分極ノイズは容量の平方根に比例す
るので、１／ｎとなる。従って、ｎを大きくしていくと
ＪＦＥＴのノイズは光電流が減少するより早く小さくな
り、Ｓ／Ｎは向上する。しかし、ＪＦＥＴのノイズは、
ｎが増大していくどこかで分極ノイズより小さくなり、
ノイズは分極ノイズで決まるようになって１／ｎで減少
するようになる。光電流も１／ｎに減少するので、こう
なるとＳ／Ｎは変わらないことになる。

【０１３２】また、漏洩電流は１／ｎとなるが、漏洩電
流によるショットノイズは１／√ｎでしか減少しないの
で、光電流の減少より緩やかに減少し、漏洩電流による
ショットノイズが支配的な場合にはＳ／Ｎは減少するこ
とになる。

【図面の簡単な説明】

【図１】本発明の実施の形態における光検出装置の回路
例１である。

【図２】本発明の実施の形態における光検出装置の回路
例１におけるリセット時のタイミングチャートである。

【図３】本発明の実施の形態における光検出装置の回路
例２である。

【図４】本発明の実施の形態における光検出装置の回路
例３である。

【図５】本発明の実施の形態における光検出装置の回路
例４である。

【図６】本発明の実施の形態における光検出装置の回路
例５である。

【図７】従来の光検出装置の回路例である。

【符号の説明】

１光検出器２読み出し用ＪＦＥＴ（接合型電界効果トランジス
タ）３ＯＰアンプ４帰還容量５ＧａＡｓＪＦＥＴ（ＧａＡｓ接合型電界効果トラン
ジスタ）６切り換えスイッチＳ１リセット用ＭＯＳＦＥＴ（ＭＯＳ型電界効果トラ
ンジスタ）Ｓ２スイッチＳ３リセット用ＰＮ接合素子Ｓ４リセット用ＧａＡｓＰＮ接合素子Ｒ１、Ｒ２、Ｒｓ抵抗

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2G065 AA04 AB02 BA09 BC03 BC12 CA12 5C024 AX06 CX41 HX17 HX35 5F049 MA01 NA04 UA04 UA12 UA13

Claims

【特許請求の範囲】

【請求項１】入射光を検出する光検出器と、前記光検出器の検出信号を読み出す読み出し用ＪＦＥＴ
と、前記読み出し用ＪＦＥＴで読み出した信号を増幅する増
幅器と、前記増幅器の出力を帰還容量を介して前記読み出し用Ｊ
ＦＥＴのゲートに帰還させる帰還回路と、前記帰還容量の電荷をリセット用ＭＯＳＦＥＴを介して
放電させることでリセットを行うリセット回路を備える
と共に、前記リセット用ＭＯＳＦＥＴのソース（又はドレイン）
に、抵抗を介して前記読み出し用ＪＦＥＴのゲート電圧
と同レベルの電圧を印加し、かつ、前記リセット用ＭＯ
ＳＦＥＴのソース（又はドレイン）と前記帰還容量との
間に、リセット用ＭＯＳＦＥＴがオフの時はオフで、オ
ンになる時は必ずオンになっているように制御されるス
イッチを抵抗を介して接続したことを特徴とする光検出
装置。
【請求項２】入射光を検出する光検出器と、前記光検出器の検出信号を読み出す読み出し用ＪＦＥＴ
と、前記読み出し用ＪＦＥＴで読み出した信号を増幅する増
幅器と、前記増幅器の出力を帰還容量を介して前記読み出し用Ｊ
ＦＥＴのゲートに帰還させる帰還回路と、前記帰還容量の電荷をリセット用ＰＮ接合素子を介して
放電させることでリセットを行うリセット回路を備える
と共に、前記リセット用ＰＮ接合素子に、抵抗を介して前記読み
出し用ＪＦＥＴのゲート電圧と同レベルの電圧を印加
し、かつ、前記リセット用ＰＮ接合素子と前記帰還容量
との間に、電荷蓄積時はオフで、リセット時はオンにな
っているように制御されるスイッチを抵抗を介して接続
したことを特徴とする光検出装置。
【請求項３】入射光を検出する光検出器と、前記光検出器の検出信号を読み出す読み出し用ＧａＡｓ
ＪＦＥＴと、前記読み出し用ＧａＡｓＪＦＥＴで読み出した信号を増
幅する増幅器と、前記増幅器の出力を帰還容量を介して前記読み出し用Ｇ
ａＡｓＪＦＥＴのゲートに帰還させる帰還回路と、前記帰還容量の電荷を、リセット用ＧａＡｓＰＮ接合素
子を介して放電させることでリセットを行うリセット回
路を備えると共に、前記リセット用ＧａＡｓＰＮ接合素子に、抵抗を介して
前記読み出し用ＧａＡｓＪＦＥＴのゲート電圧と同レベ
ルの電圧を印加し、かつ、前記リセット用ＧａＡｓＰＮ
接合素子と前記帰還容量との間に、電荷蓄積時はオフ
で、リセット時はオンになっているように制御されるス
イッチを抵抗を介して接続したことを特徴とする光検出
装置。
【請求項４】入射光を検出する光検出器と、前記光検出器の検出信号を読み出すための読み出し用Ｊ
ＦＥＴと、前記読み出し用ＪＦＥＴのゲートに一端が接続され、該
読み出し用ＪＦＥＴに蓄積した電荷を放電させることで
リセットを行うリセット用ＰＮ接合素子と、前記リセット用ＰＮ接合素子のオン／オフ状態を切り換
えるための切り換えスイッチと、前記切り換えスイッチの切り換え制御を行う制御手段を
備えていることを特徴とする光検出装置。
【請求項５】前記光検出器は、該光検出器の受光面の
面積をｎ等分した大きさの受光面を有するｎ個の光検出
器で構成し、該ｎ個の光検出器の受光面を並列に並べる
と共に、これらｎ個の光検出器を電気的に直列接続した
ことを特徴とする請求項１乃至４のいずれかに記載の光
検出装置。