JP2004239651A - 光検出装置 - Google Patents
光検出装置 Download PDFInfo
- Publication number
- JP2004239651A JP2004239651A JP2003026561A JP2003026561A JP2004239651A JP 2004239651 A JP2004239651 A JP 2004239651A JP 2003026561 A JP2003026561 A JP 2003026561A JP 2003026561 A JP2003026561 A JP 2003026561A JP 2004239651 A JP2004239651 A JP 2004239651A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- jfet
- gaas
- circuit
- junction element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】本発明は光検出装置に関し、できる限りノイズを小さくすることで光検出時の感度を向上させる。
【解決手段】光検出器1と、読み出し用JFET2と、増幅器3と、増幅器3の出力を帰還容量を介して読み出し用JFET2のゲートに帰還させる帰還回路と、帰還容量4の電荷をリセット用PN接合素子S3を介して放電させることでリセットを行うリセット回路を備えると共に、リセット用PN接合素子S3に対し、電荷蓄積時はオンとなって読み出し用JFETのゲートと同電位を印加することで該リセット用PN接合素子S3をオフ状態に保持し、リセット時はオフになって読み出し用JFETのゲートと同電位を切り離すことで蓄積容量4の電荷を放電させるように制御されるリセットスイッチ2を接続し、かつ、リセット用PN接合素子S3と帰還容量4との間を抵抗R1を介して接続した。
【選択図】 図1
【解決手段】光検出器1と、読み出し用JFET2と、増幅器3と、増幅器3の出力を帰還容量を介して読み出し用JFET2のゲートに帰還させる帰還回路と、帰還容量4の電荷をリセット用PN接合素子S3を介して放電させることでリセットを行うリセット回路を備えると共に、リセット用PN接合素子S3に対し、電荷蓄積時はオンとなって読み出し用JFETのゲートと同電位を印加することで該リセット用PN接合素子S3をオフ状態に保持し、リセット時はオフになって読み出し用JFETのゲートと同電位を切り離すことで蓄積容量4の電荷を放電させるように制御されるリセットスイッチ2を接続し、かつ、リセット用PN接合素子S3と帰還容量4との間を抵抗R1を介して接続した。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】本発明は、CTIA(Capacitive Trans−Impedance Amplifier) と呼ばれる回路を用い、入射した光を超高感度で検出する光検出装置に関する。
【0002】
【従来の技術】以下、従来例について説明する。
【0003】
(1) :従来例の概要
近年、半導体赤外線検出器及び周辺回路技術の発展により、例えば、赤外線を検出する赤外線検出器の検出感度は飛躍的に増大し、様々な分野での利用において重要な進展をもたらしている。最近では読み出し雑音が十数電子という二次元赤外線検出器まで現れている。
【0004】
二次元赤外線検出器の読み出し雑音が小さくなった理由には、単体の赤外線検出器の性能が向上したことの他に、読み出し用MOSFET(MOS型電界効果トランジスタ)の雑音、入力容量、そして漏洩電流がそれぞれ小さくなったことなどが挙げられる。容量が小さくなれば、同じ量の光電流に対して発生するMOSFETの入力ゲート電圧が大きくなり、漏洩電流が小さくなればそれに伴うショット雑音が小さくなるのである。
【0005】
現在二次元光検出器の読み出し回路にMOSFETが使用されているのは、性能にばらつきが少なく、漏洩電流や入力容量が小さいためである。一方、SiJFET(シリコン接合型電界効果トランジスタ)は、MOSFETに比べノイズは二桁程度小さいが、入力容量は数倍から1桁程大きい。
【0006】
しかし、全体としては、雑音の小さいSiJFETであれば、MOSFETよりS/Nは良くなるはずである。実際、SiJFETにおいて、例えば、熱雑音や発生−再結合雑音といったこれまで知られている雑音だけを考慮すれば10HZ 程度の帯域で単一電子レベルの計測さえ可能になるはずである。
【0007】
しかしながら、そのような計測に成功した例はない。それどころか、JFETを用いた増幅回路の入力インピーダンスが小さい場合には雑音が小さいにも関わらず、高い入力インピーダンスにすると、数倍程度増えるという例もある。この雑音は、漏洩電流のショット雑音では説明できない大きさである。こうしたことは、入力インピーダンスを上げると外部からの雑音も乗り易くなるので、雑音も増大するであろうと漠然と考えられてきた。
【0008】
最近になって、本願の発明者の研究によって、こうした高いインピーダンスでは、分極雑音が支配的な雑音になり得ることが分かってきた。分極雑音とは、分極が熱的に揺らぐ現象であり、ジョンソン雑音と同様に揺動散逸定理から導かれる雑音である。
【0009】
この分極ノイズは物質そのものに由来しているので、光検出器や読み出し用JFETなどで発生するものは避けることができないと言う意味で、原理的な限界を決めることになる。しかし従来の光検出装置では、漏洩電流やFETで発生する雑音のためにこの原理的限界に達していなかった。以下、具体的な従来例について説明する。
【0010】
(2) :従来例の光検出装置の回路例1
図3は従来の光検出装置の回路例1である。図3に示した従来の光検出装置の回路例1では、CTIA(Capacitive Trans−Impedance Amplifier) 回路を使用しているが、このCTIA回路は、これまで一般的に使われてきたオーソドックスなCTIA回路である。
【0011】
このCTIA回路は、TIA( Trans−Impedance Amplifier) のように帰還回路に抵抗を使うのではなく、帰還容量(コンデンサ又はキャパシタ)を使用する回路である。抵抗は熱雑音を発生し、これが光の検出限界を決めてしまうが、帰還容量(コンデンサ又はキャパシタ)は熱雑音が小さく光検出の限界を著しく向上させる。
【0012】
しかしながら光電流を外部に散逸できないので、帰還容量に電荷が蓄積されていってしまう。そこで、適当な時に溜まった電荷を放出する必要がある。これをリセットと呼ぶ。一方、光電流を測定している状態を電荷蓄積(帰還容量への電荷蓄積)と呼ぶ。
【0013】
具体的には、従来の光検出装置は、入射光を検出する光検出器(例えば、フォトダイオード)1と、前記光検出器1の検出信号を読み出す読み出し用FET(電界効果トランジスタ)2Aと、前記読み出し用FET2Aで読み出した信号を増幅するOPアンプ(増幅器)3と、前記OPアンプ3の出力を帰還容量4を介して前記読み出し用FET2Aのゲートに帰還する帰還回路と、前記帰還容量4の電荷をリセット用MOSFET(S1)を介して放電させることで前記帰還容量4をリセットするリセット回路を備えている。
【0014】
そして、光検出器(例えば、フォトダイオード)1と、読み出し用FET2Aと、帰還容量4と、リセット用MOSFET(S1)は、極低温(この例では、77K、但し、Kはケルビン温度)に冷却された極低温容器内に置くことにより検出感度を更に向上させることができる。この際OPアンプは正常に動作する限り低温、常温どちらにおいてもかまわない。
【0015】
この場合、前記極低温容器内の各素子とOPアンプ3等は導体で接続する。また、リセット用MOSFET(MOS型電界効果トランジスタ)S1のゲートに印加するリセットパルスは、前記容器の外に設けた制御回路(図示省略)から供給するため、必要な部分を導体により接続して用いる。
【0016】
前記の回路は、半導体赤外線検出回路において良く使われているTIA回路における帰還抵抗の代わりに帰還容量4を使っている。TIA回路ではS/Nを良くするため、できるだけ大きな抵抗値の帰還抵抗を用いるため、そのジョンソン雑音が主な雑音源となり、低照度の赤外検出を妨げる。帰還回路に帰還容量4を使った場合、入力部分に光電流による電荷が蓄積されるので、それを排出するために、CTIA回路では、リセットスイッチとしてリセット用MOSFETS1を導入する。
【0017】
(3) :その他の従来例の説明
その他の従来例について調査したので、以下に詳細に述べる。この調査では、「超高感度な光検出に使用するもので、従来のリセット回路に対して、MOSFETの代わりにPN接合デバイスだけを、リセットスイッチとして使用した超低雑音光検出回路を構成する光検出装置」について調査した。
【0018】
本件調査のポイントをまとめると、PINフォトダイオードが高感度にならない原因にリセット用MOSFETの存在が起因する。このMOSFETの代わりにPN接合素子(PN接合デバイス)をリセットスイッチとして使用する超低雑音光検出回路を構成するもので、MOSFETによるノイズと入力容量の増大を避けることが可能となるもので、GaAs基盤だけを用いた光検出回路が製作でき、超高感度赤外線2次元アレイの製作を可能とする構成がポイントである。
【0019】
この調査結果得られた特許文献1乃至特許文献4(以下「従来例の光検出装置の回路例2」、「従来例の光検出装置の回路例3」、「従来例の光検出装置の回路例4」、「従来例の光検出装置の回路例5」とする)を以下に説明する。
【0020】
A:従来例の光検出装置の回路例2(特許文献1参照)
この例では、受光素子に入射する光のうち背景光成分を除去して信号光成分のみを検出する光検出装置に関するものであり、その構成要素が請求項1乃至3以下にそれぞれ開示されている。
【0021】
この発明は、S/N比が優れた光検出装置で、特に、CDS回路では、積分回路から出力される電圧信号が第1の容量素子に入力し、スイッチ手段により選択された第2及び第3の容量素子のうち何れか一方に、その入力した電圧信号の変化量に応じた電荷量が蓄積され、CDS回路の第2及び第3の容量素子それぞれに蓄積されている電荷量の差分が求められてその差分に応じた電圧信号が出力されるものである。
【0022】
この例は本発明の一般的な従来例を示す例であり、本発明の具体的な構成は開示されていないし、超高感度な光検出に使用するものでもない。
【0023】
B:従来例の光検出装置の回路例3(特許文献2参照)
この例では、入力電流のピーク値に応じた出力電流を得るアナログ信号処理回路、信号処理回路、光検出装置及び像形成装置に関する発明で、その構成が請求項1乃至4以下にそれぞれ開示されている。
【0024】
具体的に、ゲートを共通接続とした電界効果型トランジスタと、この電界効果型トランジスタのゲートに第1の主電極と、この第1のトランジスタのドレインに第2の主電極を接続し、第2の基準電位に制御電極を接続したトランジスタとを有する構成で、特に光検出装置は、光電変換手段と、光変換手段のピーク出力値に比例する値を保持する手段と、光電変換手段の出力値に比例する値と、保持されたピーク出力値に比例する値とを比較する手段を有する回路である。
【0025】
この例は本発明の一般的な従来例を示す例であり、本発明の具体的な構成は開示されていないし、超高感度な光検出に使用するものでもない。
【0026】
C:従来例の光検出装置の回路例4(特許文献3参照)
この例では、定常光の影響を受けず、光の変化成分だけを検出する光検出回路に関する発明で、この発明の構成趣旨が請求項1乃至請求項3にそれぞれ開示されている。
【0027】
この発明は、コンデンサを不要とし、定常光を除去する機能を持った光検出回路で、正入力端子と負入力端子を有し、正入力端子に基準電源を接続した演算増幅回路と、演算増幅回路の正入力端子と負入力端子の間に挿入され互いに直列に接続されたコイルおよび抵抗と、この直列に接続されたコイルと抵抗の共通接続点に接続された光検出素子と、前述の演算増幅回路の負入力端子と出力端子との間に接続された抵抗とを備えた回路に関するものである。(特許文献3参照) この例は本発明の一般的な従来例を示す例であり、本発明の具体的な構成は開示されていないし、超高感度な光検出に使用するものでもない。
【0028】
D:従来例の光検出装置の回路例5(特許文献4参照)
この例では、信号対ノイズ比を改善してバックグラウンド光学ノイズおよび干渉の有害な影響を除去するためにフォトダイオードのキャパシタンスを誘導子と共鳴させる入力回路に関する発明で、発明の構成趣旨が請求項1および請求項5以下に開示されている。
【0029】
具体的に、増幅器はFDキャパシタンスおよびインダクタと共に、並列共振タンク回路を与えて利得変化対電源特性変化を有し、帰還コンデンサの値を選択することで、入力インピーダンスの容量成分の変化を等しくし、これによりタンク回路の共振周波数は電源電圧の変化により悪影響を避けて、適応するタンク回路のQを低下させるために抵抗要素を帰還インピーダンスに追加する構成が開示されている。
【0030】
この例は本発明の一般的な従来例を示す例であり、本発明の具体的な構成は開示されていないし、超高感度な光検出に使用するものでもない。
【0031】
E:前記のように、今回調査した特許文献範囲からは、本件発明構成と完全に一致する先行文献は見つからない。また、本件主題のポイントであるMOSFETの代わりにPN接合デバイスをリセットスイッチとして使用する超低雑音光検出回路との構成に合致する公知技術(先行出願)が、当該調査分野により存在しないものと考察される。
【0032】
【特許文献1】
特開2000−310561号公報
【特許文献2】
特開平11−264844号公報
【特許文献3】
特開平11−148864号公報
【特許文献4】
特開平8−125454号公報
【0033】
【発明が解決しようとする課題】前記のような従来のものにおいては、次のような課題があった。
【0034】
従来の光検出装置では、リセット用MOSFET(MOS型電界効果トランジスタ)S1は帰還容量4と並列に置かれていたが、この場合、帰還容量4にかかる電圧が、リセット用MOSFETS1のソースとドレインにそのままかかり、漏洩電流の原因となっていた。
【0035】
例え、リセット用MOSFETS1がオフの状態になっていたとしても、ソース・ドレイン間にある程度の電圧がかかると、電流が漏洩するのは避けられない。そのため、帰還容量4を使った光検出装置の場合でも、ノイズが多く高感度光検出の妨げとなっていた。また、MOSFETは分極ノイズが大きく、これもまた高感度光検出の妨げになっていた。
【0036】
本発明はこのような従来の課題を解決し、光検出装置において、できる限りノイズを小さくすることで、光検出時の感度を向上させることを目的とする。
【0037】
【課題を解決するための手段】本発明は前記の目的を達成するため次のように構成した。
【0038】
すなわち、第1の光検出装置は、入射光を検出する光検出器と、前記光検出器の検出信号を読み出す読み出し用JFETと、前記読み出し用JFETで読み出した信号を増幅する増幅器と、前記増幅器の出力を帰還容量を介して前記読み出し用JFETのゲートに帰還させる帰還回路と、前記帰還容量の電荷をリセット用PN接合素子を介して放電させることでリセットを行うリセット回路を備えると共に、前記リセット用PN接合素子に対し、前記帰還容量の電荷蓄積時はオンとなって前記読み出し用JFETのゲートと同電位を印加することで該リセット用PN接合素子をオフ状態に保持し、リセット時はオフになって前記読み出し用JFETのゲートと同電位を切り離すことで前記蓄積容量の電荷を放電させるように制御されるリセットスイッチを接続し、かつ、前記リセット用PN接合素子と前記帰還容量との間を抵抗を介して接続したことを特徴とする。
【0039】
また、第2の光検出装置は、入射光を検出する光検出器と、前記光検出器の検出信号を読み出す読み出し用GaAsJFETと、前記読み出し用GaAsJFETで読み出した信号を増幅する増幅器と、前記増幅器の出力を帰還容量を介して前記読み出し用GaAsJFETのゲートに帰還させる帰還回路と、前記帰還容量の電荷をリセット用GaAsPN接合素子を介して放電させることでリセットを行うリセット回路を備えると共に、前記リセット用GaAsPN接合素子に対し、前記蓄積容量の電荷蓄積時はオンとなって前記読み出し用GaAsJFETのゲートと同電位を印加することで該リセット用GaAsPN接合素子をオフ状態に保持し、リセット時はオフになって前記読み出し用GaAsJFETのゲートと同電位を切り離すことで前記蓄積容量の電荷を放電させるように制御されるGaAsJFETリセットスイッチを接続し、かつ、前記リセット用GaAsPN接合素子と前記帰還容量との間を抵抗を介して接続したことを特徴とする。
【0040】
なお、前記「読み出し用JFETのゲートと同電位」の「同電位」、又は「読み出し用GaAsJFETのゲートと同電位」は、全く同じ電位の外、同程度と見られる範囲の場合も含むものとする。
【0041】
PN接合に印加する電位の許容範囲は、光検出器や読み出し用JFETの漏洩電流あるいは測定中の光強度などにより決まる。PN接合の電圧、電流特性は指数関数的であるため、PN接合素子の両端にかかる電圧が0に近づくと急激に電流は減少するが、この電流が測定に影響を与えない程度となるような電位が、PN接合に印加する電圧の許容範囲となる。
【0042】
(作用)
前記構成に基づく本発明の作用を説明する。
【0043】
(a) :第1の光検出装置の作用
第1の光検出装置では、リセット用PN接合素子に対し、電荷蓄積時はオンとなって読み出し用JFETのゲートと同電位を印加することで該リセット用PN接合素子をオフ状態に保持し、リセット時はオフになって前記読み出し用JFETのゲートと同電位を切り離すことで前記蓄積容量の電荷を放電させる(リセット)ように制御されるリセットスイッチを接続し、かつ、リセット用PN接合素子と帰還容量との間を抵抗を介して接続している。
【0044】
このように、リセットを行なわない時はリセットスイッチによりリセット用PN接合素子に前記読み出し用JFETのゲートと同電位を印加することでオフ状態(非導通)に保ち、リセットが行われている時のみリセットスイッチをオフにし、帰還容量両端の電圧がリセット用PN接合素子に掛かるようにすることで、帰還回路の蓄積電荷によりリセット用PN接合素子をオンにして電荷を放電させることができる。
【0045】
ところで従来の回路では、リセット用MOSFETは帰還容量と並列に置かれていたが、帰還容量にかかる電圧が、リセット用MOSFETのソース・ドレイン間にそのままかかり、漏洩電流の原因となっていた。例え、リセット用MOSFETがオフ状態になっていたとしても、ソース・ドレイン間にある程度の電圧がかかると、電流が漏洩するのは避けられない。
【0046】
そこで、本発明では、電荷の蓄積時にはリセット用PN接合素子の電圧(P層の電圧)を、前記読み出し用JFETのゲートと同電位にすることで漏洩電流を避けることができる。
【0047】
また、一般的にMOSFETは分極ノイズが大きいので、リセットスイッチとしてMOSFETを使った場合は、MOSFETの分極ノイズが光の検出限界を決めてしまう可能性がある。そこで、本発明では、リセットスイッチとしてリセット用MOSFETをやめリセット用PN接合素子を使用することで分極ノイズを更に小さくすることができる。
【0048】
また、本発明ではリセットスイッチのオフ抵抗が小さくて良いという利点もある。従来のMOSFETを使ったリセットスイッチ回路では直接MOSFETのチャネルでリセット回路のオン/オフを行っていたため、電荷蓄積時すなわちオフ時では、チャネルの抵抗が非常に高くなる必要があった。そのためオフ抵抗の高いMOSFETを使用せざるを得なかった。
【0049】
しかしながら本発明では、オン/オフはPN接合素子の非線形性を利用するので、リセットスイッチの役目はPN接合にかける電位を変えることになる。従って、リセットスイッチのオフ抵抗は、リセット用PN接合素子と帰還容量の間にある抵抗(R1)より十分高ければよく、例えばJFETのようなオフ抵抗の小さいものでもスイッチとして使用できることになる。
【0050】
このことは、Si以外の半導体でも光検出回路を製作する際に大きな意味を持つ。Siでは光検出器もMOSFETも同一基板上に製作できるが、他の半導体では現在の所MOSFETは製造できないので、リセットスイッチと読み出し用JFETを別々に製作し、後に結合するという手間を掛ける必要がある。しかし本発明では、PN接合という読み出し用JFETと同じ製法でリセット回路が構成できるため、同一基板上で全ての素子を作ることができる。
【0051】
(b) :第2の光検出装置の作用
第2の光検出装置では、リセット用GaAsPN接合素子に対し、電荷蓄積時はオンとなって前記読み出し用GaAsJFETのゲートと同電位を印加することで該リセット用GaAsPN接合素子をオフ状態に保持し、リセット時はオフになって前記読み出し用GaAsJFETのゲートと同電位を切り離すことで前記蓄積容量の電荷を放電させる(リセット)ように制御されるGaAsJFETリセットスイッチを接続し、かつ、リセット用GaAsPN接合素子と帰還容量との間を抵抗を介して接続している。
【0052】
このように、リセットを行なわない時はGaAsJFETリセットスイッチによりリセット用GaAsPN接合素子に前記読み出し用GaAsJFETのゲートと同電位を印加することでオフ状態(非導通)に保ち、リセットが行われている時のみ、GaAsJFETリセットスイッチをオフにし、帰還容量両端の電圧がリセット用GaAsPN接合素子に掛かるようにすることで、蓄積電荷を放電させることができる。
【0053】
ところで従来の回路では、リセット用MOSFETは帰還容量と並列に置かれていたが、帰還容量にかかる電圧が、リセット用MOSFETのソース・ドレイン間にそのままかかり、漏洩電流の原因となっていた。例え、リセット用MOSFETがオフ状態になっていたとしても、ソース・ドレイン間にある程度の電圧がかかると、電流が漏洩するのは避けられない。
【0054】
そこで、本発明では、電荷の蓄積時にはリセット用GaAsPN接合素子の電圧(陽極の電圧)を、前記読み出し用GaAsJFETのゲートと同電位にすることで漏洩電流を避けることができる。
【0055】
また、一般的にMOSFETは分極ノイズが大きいので、リセットスイッチとしてMOSFETを使った場合は、MOSFETの分極ノイズが光の検出限界を決めてしまう可能性がある。そこで、本発明では、リセットスイッチとしてリセット用MOSFETをやめリセット用GaAsPN接合素子を使用することで分極ノイズを更に小さくすることができる。
【0056】
また、本発明では、リセットスイッチとしてGaAsJFETを使用できるため、リセットスイッチと読み出し用GaAsJFETなどが同じPN接合で構成でき、同一基板上で全ての読み出し回路を作ることが可能になる。
【0057】
【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、リセット用PN接合素子をオフ状態に保持するための印加電位、又は、リセット用GaAsPN接合素子をオフ状態に保持するための印加電位は、読み出し用JFETのゲートと同電位(同程度の電位も含む)、又は読み出し用GaAsJFETのゲートと同電位(同程度の電位も含む)であるが、一般に、読み出し用JFETのゲート、又は読み出し用GaAsJFETのゲート電圧は接地電位程度に設定することが多い。
【0058】
そのため、以下の実施の形態の説明では、それらゲート電圧をほぼ接地電位にすることとし、リセット用PN接合素子をオフ状態にする印加電圧も「接地電位」の場合を1例として説明する。
【0059】
A:光検出装置の回路例1の説明
(1) :回路例1の構成の説明
図1は光検出装置の回路例1である。この光検出装置の回路例1は、基本的には従来例で説明したCTIA回路を使用し、極限まで雑音(ノイズ)を減らした回路であり、以下、具体的に説明する。
【0060】
光検出装置の回路例1は、入射光を検出する光検出器(例えば、フォトダイオード)1と、光検出器1の検出信号を読み出す読み出し用JFET(接合型電界効果トランジスタ)2と、読み出し用JFET2で読み出した信号を増幅するOPアンプ(増幅器)3と、OPアンプ3の出力を帰還容量(コンデンサ又はキャパシタ)4を介して読み出し用JFET2のゲートに帰還させる帰還回路と、帰還容量4の電荷をリセット用PN接合素子S3を介して放電させることでリセットを行うリセット回路を備えると共に、前記リセット用PN接合素子S3に対し、帰還容量4の電荷蓄積時はオンとなって接地電位を印加することで該リセット用PN接合素子S3をオフ状態に保持し、リセット時はオフになって前記接地電位を切り離すことで前記蓄積容量4の電荷を放電させるように制御されるリセットスイッチS2を接続し、かつ、前記リセット用PN接合素子S3と帰還容量4との間を抵抗R1を介して接続したものである。
【0061】
また、この回路では、リセットスイッチS2に外部からリセットパルスを供給する。この場合、前記リセットパルスを必要なタイミングで発生させてリセットスイッチS2に供給するため、パルス発生回路や制御回路等(図示省略)を設けておく。
【0062】
そして、前記パルス発生回路で発生したパルスをリセットスイッチS2に供給する。この際、パルスをLPF(ローパスフィルタ)に通すことで、高域成分を減衰させたパルスを作成し、リセットスイッチS2に供給することにより、リセット時の回路動作の安定度を増すことができる。
【0063】
また、リセットスイッチS2は、機械的なスイッチや電磁リレー等の接点でも良いが、JFET等を使用して実現することもできる。また、光検出器1は、フォトダイオード以外にも、各種公知の光検出器が使用可能である。
【0064】
この場合、例えば、光検出器(例えば、フォトダイオード)1と、読み出し用JFET2と、帰還容量4と、リセット用PN接合素子S3は、極低温(この例では、77K、但し、Kはケルビン温度)に冷却された極低温容器内に置くことにより更に高感度にすることが可能である。但し、OPアンプ3、抵抗R1、リセットスイッチS2は低温、常温どちらに置いてもそれらが正常に動作するかぎり問題はない。
【0065】
(2) :回路例1の動作の説明
図1に示した回路例1では、リセットスイッチS2のオン/オフ制御を外部の制御回路(図示省略)の制御で行なう。この場合、リセットスイッチS2は、リセット用PN接合素子S3に対し、帰還容量4の電荷蓄積時はオンとなって接地電位(GND電位)を印加することで該リセット用PN接合素子S3をオフ状態に保持する。
【0066】
すなわち、帰還容量4の電荷蓄積時は、リセットスイッチS2をオン(導通)状態にして、抵抗R1とリセット用PN接合素子S3との接続点の電位を、接地電位(GND電位)にする。この場合、リセット用PN接合素子S3の陽極側の電位が接地電位(GND電位)になるので、リセット用PN接合素子S3はオフ状態を保つ。
【0067】
そして、帰還容量4の電荷をリセットする(放電させる)時には、リセットスイッチS2をオフ(非導通)状態にして、抵抗R1とリセット用PN接合素子S3との接続点の電位を接地電位(GND電位)から切り離す。この場合、リセット用PN接合素子S3の陽極側の電位が帰還容量4の充電電圧となり、この充電電圧が所定値を超えると、リセット用PN接合素子S3がオンとなり、帰還容量4の電荷は、抵抗R1を介して放電される。このように、リセットスイッチS2のオン/オフ制御により、帰還容量4の充放電を確実に制御することができる。
【0068】
(3) :回路例1のその他の説明
従来の光検出装置の回路例1(図3参照)では、リセットスイッチとしてMOSFETを使用する場合を説明したが、これには以下に述べるような問題が発生することがある。本発明では、光検出器1の容量を小さくしていくと分極ノイズで検出限界が決まることになる。分極ノイズとは、物質の誘電分極が熱的に揺らぐために発生するものであり、誘電損失に比例して増大する。
【0069】
誘電損失は一種の抵抗であるので、抵抗に発生する熱雑音(ジョンソンノイズ)と同様なものである。分極ノイズは、読み出し用JFET2のゲート回路素子、つまり検出器やJFETそれ自身などJFETのゲートにつながる全ての素子・物質から発生している。
【0070】
そのゲート回路素子の中で一番分極ノイズが大きいのが、従来の光検出装置の回路例1で説明したリセット用MOSFETS1である。その理由として、MOSFETのゲートをチャネルから絶縁しているシリコンの酸化或いは窒化膜の結晶性が悪く、そのため誘電損失が増大していると考えられる。現在使用しているMOSFETはそれ以外から発生している分極ノイズの合計より更に大きい分極ノイズを発生している。
【0071】
そこで、本発明の光検出装置の回路例1(図1参照)では、リセットスイッチとして従来の光検出装置の回路例1(図3参照)で用いたリセット用MOSFETS1をやめ、リセット用PN接合素子S3を使用する。この場合、PN接合素子としてはJFETでもフォトダイオードでもかまわない。
【0072】
例えば、JFETの一部の電極(同極同士)を短絡することで、PN接合素子としたものを使用するが、できるだけ小さく容量の小さいものが良い。なぜなら、容量が小さくなるほど分極ノイズも小さくなるだけでなく、その漏洩電流も小さくなるからである。
【0073】
それに伴ってリセット回路にも幾つかの変更がある。PN接合素子S3は順方向に電圧をかけないと電流がながれないため、例えば図1の光検出装置の回路例1における場合のように、帰還容量4への電荷の蓄積時にはOPアンプ3の出力が正の側へ増大していく場合には、OPアンプ3の出力側がP層側になるように挿入しなければならない。この向きは光検出器1としてPN或いはPIN接合型の検出器を使う場合にはJFETのゲートに対して同じ方向に付ければよい。
【0074】
また、PN接合素子S3はある程度順方向に電圧をかけないと電流がながれない。例えば、シリコンの素子だと、0.5V程度順方向に電圧をかける必要があるため、抵抗R1の値はOPアンプ3の出力をあまり落とさない程度にしなければならない。
【0075】
このリセット方法は、他にも利点がある。シリコン以外の素子で2次元のアレイ検出器を作る際には、重要な技術となる。シリコンの場合は、MOSFETも光検出器も同じ材料となるので、同じ基板に両方とも隣り合わせて製作することができる。
【0076】
しかし、光検出器の素材は、検出する光の波長によって異なってくるし、読み出し用FETもシリコン以外の素子を使用した方が有利な場合がある。例えば、SiJFETは雑音が小さいが数十K以下の極低温では使用できない。そのような極低温ではSiMOSFETが読み出し用FETとして使われるが、ノイズが大きく、電気的な特性もあまり良くないため高感度光検出器製作の妨げになってきた。
【0077】
しかしながら、最近になって本発明者等によってGaAsのJFETが極低温でSiMOSFETより優れた特性を持つことが分かってきた。しかし、MOSFETは現在シリコン以外では作れないので、従来のリセット回路では、SiMOSFETをGaAsJFETと同時に使用する必要があり回路の製作が煩雑になるのは避けられなかった。
【0078】
更に、GaAsやSi以外の光検出器で2次元アレイを製作する場合では、光検出器、GaAsJFET、SiMOSFETの三種類の素子をほぼ同じ場所に配置しなければならず、その製作は極めて困難になってしまう。しかしながら本発明では、回路例1のS2、S3としてGaAsPN接合素子を使用できるので、光検出器1以外の読み出し回路を全てGaAsで製作することができる。
【0079】
光検出器1との接続は、接続が一つだけであれば現在ではダイレクトハイブリッドの技術で解決できる。更に、光検出器1もGaAsであればダイレクトハイブリッドも必要なくなる。また、MOSFETによるスイッチが必要な場合でも、回路例1のリセットスイッチS2の部分に入れば良く、光検出器1とは離れた場所に置いても全く問題ないので製作が簡単になる。
【0080】
B:光検出装置の回路例2の説明
(1) :回路例2の構成の説明
図2は光検出装置の回路例2である。この光検出装置の回路例2は、基本的には従来例で説明したCTIA回路を使用し、極限まで雑音(ノイズ)を減らした回路であり、以下、具体的に説明する。
【0081】
光検出装置の回路例2は、入射光を検出する光検出器(例えば、フォトダイオード)1と、光検出器1の検出信号を読み出す読み出し用GaAsJFET(GaAs接合型電界効果トランジスタ)5と、読み出し用GaAsJFET5で読み出した信号を増幅するOPアンプ(増幅器)3と、OPアンプ3の出力を帰還容量(コンデンサ又はキャパシタ)4を介して読み出し用GaAsJFET5のゲートに帰還させる帰還回路と、帰還容量4の電荷をリセット用GaAsPN接合素子S4を介して放電させることでリセットを行うリセット回路を備えると共に、前記リセット用GaAsPN接合素子S4に対し、帰還容量4の電荷蓄積時はオンとなって接地電位を印加することで該リセット用GaAsPN接合素子S4をオフ状態に保持し、リセット時はオフになって前記接地電位を切り離すことで前記蓄積容量4の電荷を放電させるように制御されるGaAsJFETリセットスイッチS5を接続し、かつ、前記リセット用GaAsPN接合素子S4と帰還容量4との間を抵抗R1を介して接続したものである。
【0082】
また、この回路では、図1に示した抵抗Rsの代わりに、ゲート−ソース間を短絡したGaAsJFET6を使用している。また、GaAsJFETリセットスイッチS5に外部からリセットパルスを供給する。この場合、前記リセットパルスを必要なタイミングで発生させてGaAsJFETリセットスイッチS5に供給するため、パルス発生回路や制御回路等(図示省略)を設けておく。
【0083】
この場合、例えば、光検出器(例えば、フォトダイオード)1と、読み出し用GaAsJFET5と、GaAsJFET6と、帰還容量4と、リセット用GaAsPN接合素子S4は、極低温(この例では、4.2K、但し、Kはケルビン温度)に冷却された極低温容器内に置くことにより更に高感度にすることが可能である。但し、OPアンプ3、抵抗R1、GaAsJFETリセットスイッチS5は低温、常温どちらに置いてもそれらが正常に動作する限り問題はない。
【0084】
そして、前記極低温容器内の各素子とOPアンプ3、抵抗R1は導体で接続する。また、GaAsJFETリセットスイッチS5のゲートに印加するリセットパルスは、前記容器の外に設けた制御回路(図示省略)から供給するため、必要な部分を導体により接続して用いる。
【0085】
(2) :回路例2の動作の説明
前記回路例2(図2参照)では、GaAsJFETリセットスイッチS5のオン/オフ制御を外部の制御回路(図示省略)の制御で行なう。この場合、GaAsJFETリセットスイッチS5は、リセット用GaAsPN接合素子S4に対し、帰還容量4の電荷蓄積時はオンとなって接地電位(GND電位)を印加することで該リセット用GaAsPN接合素子S4をオフ状態に保持する。
【0086】
すなわち、帰還容量4の電荷蓄積時は、GaAsJFETリセットスイッチS5をオン(導通)状態にして、抵抗R1とリセット用GaAsPN接合素子S4との接続点の電位を接地電位(GND電位)にする。この場合、リセット用GaAsPN接合素子S4のP層側の電位が接地電位(GND電位)になるので、リセット用GaAsPN接合素子S4はオフ状態を保つ。
【0087】
そして、帰還容量4の電荷をリセットする(放電させる)時には、GaAsJFETリセットスイッチS5をオフ(非導通)状態にして、抵抗R1とリセット用GaAsPN接合素子S4との接続点の電位を接地電位(GND電位)から切り離す。この場合、リセット用GaAsPN接合素子S4の陽極側の電位が帰還容量4の充電電圧となり、この充電電圧が所定値を超えるとリセット用GaAsPN接合素子S4がオンとなり、帰還容量4の電荷は抵抗R1を介して放電される。このように、GaAsJFETリセットスイッチS5のオン/オフ制御により、帰還容量4の充放電を確実に制御することができる。
【0088】
(3) :回路例2のその他の説明
前記回路例2(図2参照)で説明したように、読み出し用FETとして、GaAsJFET(GaAs接合型電界効果トランジスタ)を使用する場合には、このリセット方法は極めて重要になる。半導体としてGaAsを使用したJFET、すなわち、GaAsJFETは、液体ヘリウム温度(4.2K)以下でも動作することが分かっているので、波長の長い光に対する高感度光検出器の読み出し回路として有望視されている。
【0089】
なぜなら、波長の長い光検出器では、極低温にしないと感度が上がらないからである。GaAsではMOS型のFETは作れないので、GaAsJFETをリセットスイッチとして使用することも考えられる。しかし、一般に、JFETはオフ抵抗がMOSに比べて遙かに小さく、GaAsJFETもその例外ではないので、従来のCTIA回路のリセットスイッチとしては使用できない。
【0090】
ところが、リセットスイッチとしてリセット用GaAsPN接合素子S4を使用する場合のリセットスイッチは、オフ抵抗が小さくて良いのでJFETでも使用できるのである。この場合、全ての回路素子をGaAsで作れるので技術的に大変楽になる。
【0091】
なお、前記回路例1、2の「接地電位」(又は「GND電位」)は、前記読み出し用JFETのゲート電位又は、読み出し用GaAsJFETのゲート電位を接地電位とした場合の1例であり、他のゲート電位の場合でもリセット用PN接合素子に印加する電位をゲートと同電位(同程度の電位も含む)とすれば、実施可能であることはいうまでもない。
【0092】
【発明の効果】以上説明したように、本発明によれば次のような効果がある。
【0093】
(1) :請求項1では、リセット用PN接合素子に対し、電荷蓄積時はオンとなって読み出し用JFETのゲートと同電位を印加することで該リセット用PN接合素子をオフ状態に保持し、リセット時はオフになって前記読み出し用JFETのゲートと同電位を切り離すことで蓄積容量の電荷を放電させる(リセット)ように制御されるリセットスイッチを接続し、かつ、リセット用PN接合素子と帰還容量との間を抵抗を介して接続している。
【0094】
このように、リセットを行なわない時はリセットスイッチによりリセット用PN接合素子に読み出し用JFETのゲートと同電位を印加することでオフ状態(非導通)に保ち、リセットが行われている時のみ帰還回路の蓄積電荷によりリセット用PN接合素子をオンにして電荷を放電させることができる。
【0095】
ところで従来の回路では、リセット用MOSFETは帰還容量と並列に置かれていたが、帰還容量にかかる電圧が、リセット用MOSFETのソース・ドレイン間にそのままかかり、漏洩電流の原因となっていた。例え、リセット用MOSFETがオフ状態になっていたとしても、ソース・ドレイン間にある程度の電圧がかかると、電流が漏洩するのは避けられない。
【0096】
そこで、本発明では、電荷の蓄積時にはリセット用PN接合素子の電圧(P層側の電圧)を読み出し用JFETのゲートと同電位にすることで漏洩電流を避けることができる。
【0097】
また、一般的にMOSFETは分極ノイズが大きいので、リセットスイッチとしてMOSFETを使った場合は、MOSFETの分極ノイズが光の検出限界を決めてしまう可能性がある。そこで、本発明では、リセットスイッチとしてリセット用MOSFETをやめリセット用PN接合素子を使用することで分極ノイズを更に小さくすることができる。
【0098】
(2) :請求項2では、リセット用GaAsPN接合素子に対し、電荷蓄積時はオンとなって読み出し用GaAsJFETのゲートと同電位を印加することで該リセット用GaAsPN接合素子をオフ状態に保持し、リセット時はオフになって前記読み出し用GaAsJFETのゲートと同電位を切り離すことで蓄積容量の電荷を放電させる(リセット)ように制御されるGaAsJFETリセットスイッチを接続し、かつ、リセット用GaAsPN接合素子と帰還容量との間を抵抗を介して接続している。
【0099】
このように、リセットを行なわない時はGaAsJFETリセットスイッチによりリセット用GaAsPN接合素子に読み出し用GaAsJFETのゲートと同電位を印加することでオフ状態(非導通)に保ち、リセットが行われている時のみ、GaAsJFETリセットスイッチをオフにし、帰還容量両端の電圧がリセット用GaAsPN接合素子に掛かるようにすることで、蓄積電荷を放電させることができる。
【0100】
ところで従来の回路では、リセット用MOSFETは帰還容量と並列に置かれていたが、帰還容量にかかる電圧がリセット用MOSFETのソース・ドレイン間にそのままかかり、漏洩電流の原因となっていた。例え、リセット用MOSFETがオフ状態になっていたとしても、ソース・ドレイン間にある程度の電圧がかかると、電流が漏洩するのは避けられない。
【0101】
そこで、本発明では、電荷の蓄積時にはリセット用GaAsPN接合素子の電圧(P層側の電圧)を読み出し用JFETのゲートと同電位にすることで漏洩電流を避けることができる。
【0102】
また、一般的にMOSFETは分極ノイズが大きいので、リセットスイッチとしてMOSFETを使った場合は、MOSFETの分極ノイズが光の検出限界を決めてしまう可能性がある。そこで、本発明では、リセットスイッチとしてリセット用MOSFETをやめリセット用GaAsPN接合素子を使用することで分極ノイズを更に小さくすることができる。
【0103】
また、従来のリセット回路とは異なり、リセットの際にオン/オフ動作をしなければならないスイッチ(GaAsJFETリセットスイッチ)に高いオフ抵抗を必要としないので、GaAsJFETが使用でき、検出器を除く全ての読み出し回路をGaAs素子で製作することができる。その結果、特に2次元アレイ検出器では製作が極めて容易になる。
【図面の簡単な説明】
【図1】本発明の実施の形態における光検出装置の回路例1である。
【図2】本発明の実施の形態における光検出装置の回路例2である。
【図3】従来の光検出装置の回路例1である。
【符号の説明】
1 光検出器
2A 読み出し用FET
2 読み出し用JFET
3 OPアンプ(増幅器)
4 帰還容量
5 読み出し用GaAsJFET
6 GaAsJFET
R1 抵抗
Rs 抵抗
S2 リセットスイッチ
S3 リセット用PN接合素子
S4 リセット用GaAsPN接合素子
S5 GaAsJFETリセットスイッチ
【発明の属する技術分野】本発明は、CTIA(Capacitive Trans−Impedance Amplifier) と呼ばれる回路を用い、入射した光を超高感度で検出する光検出装置に関する。
【0002】
【従来の技術】以下、従来例について説明する。
【0003】
(1) :従来例の概要
近年、半導体赤外線検出器及び周辺回路技術の発展により、例えば、赤外線を検出する赤外線検出器の検出感度は飛躍的に増大し、様々な分野での利用において重要な進展をもたらしている。最近では読み出し雑音が十数電子という二次元赤外線検出器まで現れている。
【0004】
二次元赤外線検出器の読み出し雑音が小さくなった理由には、単体の赤外線検出器の性能が向上したことの他に、読み出し用MOSFET(MOS型電界効果トランジスタ)の雑音、入力容量、そして漏洩電流がそれぞれ小さくなったことなどが挙げられる。容量が小さくなれば、同じ量の光電流に対して発生するMOSFETの入力ゲート電圧が大きくなり、漏洩電流が小さくなればそれに伴うショット雑音が小さくなるのである。
【0005】
現在二次元光検出器の読み出し回路にMOSFETが使用されているのは、性能にばらつきが少なく、漏洩電流や入力容量が小さいためである。一方、SiJFET(シリコン接合型電界効果トランジスタ)は、MOSFETに比べノイズは二桁程度小さいが、入力容量は数倍から1桁程大きい。
【0006】
しかし、全体としては、雑音の小さいSiJFETであれば、MOSFETよりS/Nは良くなるはずである。実際、SiJFETにおいて、例えば、熱雑音や発生−再結合雑音といったこれまで知られている雑音だけを考慮すれば10HZ 程度の帯域で単一電子レベルの計測さえ可能になるはずである。
【0007】
しかしながら、そのような計測に成功した例はない。それどころか、JFETを用いた増幅回路の入力インピーダンスが小さい場合には雑音が小さいにも関わらず、高い入力インピーダンスにすると、数倍程度増えるという例もある。この雑音は、漏洩電流のショット雑音では説明できない大きさである。こうしたことは、入力インピーダンスを上げると外部からの雑音も乗り易くなるので、雑音も増大するであろうと漠然と考えられてきた。
【0008】
最近になって、本願の発明者の研究によって、こうした高いインピーダンスでは、分極雑音が支配的な雑音になり得ることが分かってきた。分極雑音とは、分極が熱的に揺らぐ現象であり、ジョンソン雑音と同様に揺動散逸定理から導かれる雑音である。
【0009】
この分極ノイズは物質そのものに由来しているので、光検出器や読み出し用JFETなどで発生するものは避けることができないと言う意味で、原理的な限界を決めることになる。しかし従来の光検出装置では、漏洩電流やFETで発生する雑音のためにこの原理的限界に達していなかった。以下、具体的な従来例について説明する。
【0010】
(2) :従来例の光検出装置の回路例1
図3は従来の光検出装置の回路例1である。図3に示した従来の光検出装置の回路例1では、CTIA(Capacitive Trans−Impedance Amplifier) 回路を使用しているが、このCTIA回路は、これまで一般的に使われてきたオーソドックスなCTIA回路である。
【0011】
このCTIA回路は、TIA( Trans−Impedance Amplifier) のように帰還回路に抵抗を使うのではなく、帰還容量(コンデンサ又はキャパシタ)を使用する回路である。抵抗は熱雑音を発生し、これが光の検出限界を決めてしまうが、帰還容量(コンデンサ又はキャパシタ)は熱雑音が小さく光検出の限界を著しく向上させる。
【0012】
しかしながら光電流を外部に散逸できないので、帰還容量に電荷が蓄積されていってしまう。そこで、適当な時に溜まった電荷を放出する必要がある。これをリセットと呼ぶ。一方、光電流を測定している状態を電荷蓄積(帰還容量への電荷蓄積)と呼ぶ。
【0013】
具体的には、従来の光検出装置は、入射光を検出する光検出器(例えば、フォトダイオード)1と、前記光検出器1の検出信号を読み出す読み出し用FET(電界効果トランジスタ)2Aと、前記読み出し用FET2Aで読み出した信号を増幅するOPアンプ(増幅器)3と、前記OPアンプ3の出力を帰還容量4を介して前記読み出し用FET2Aのゲートに帰還する帰還回路と、前記帰還容量4の電荷をリセット用MOSFET(S1)を介して放電させることで前記帰還容量4をリセットするリセット回路を備えている。
【0014】
そして、光検出器(例えば、フォトダイオード)1と、読み出し用FET2Aと、帰還容量4と、リセット用MOSFET(S1)は、極低温(この例では、77K、但し、Kはケルビン温度)に冷却された極低温容器内に置くことにより検出感度を更に向上させることができる。この際OPアンプは正常に動作する限り低温、常温どちらにおいてもかまわない。
【0015】
この場合、前記極低温容器内の各素子とOPアンプ3等は導体で接続する。また、リセット用MOSFET(MOS型電界効果トランジスタ)S1のゲートに印加するリセットパルスは、前記容器の外に設けた制御回路(図示省略)から供給するため、必要な部分を導体により接続して用いる。
【0016】
前記の回路は、半導体赤外線検出回路において良く使われているTIA回路における帰還抵抗の代わりに帰還容量4を使っている。TIA回路ではS/Nを良くするため、できるだけ大きな抵抗値の帰還抵抗を用いるため、そのジョンソン雑音が主な雑音源となり、低照度の赤外検出を妨げる。帰還回路に帰還容量4を使った場合、入力部分に光電流による電荷が蓄積されるので、それを排出するために、CTIA回路では、リセットスイッチとしてリセット用MOSFETS1を導入する。
【0017】
(3) :その他の従来例の説明
その他の従来例について調査したので、以下に詳細に述べる。この調査では、「超高感度な光検出に使用するもので、従来のリセット回路に対して、MOSFETの代わりにPN接合デバイスだけを、リセットスイッチとして使用した超低雑音光検出回路を構成する光検出装置」について調査した。
【0018】
本件調査のポイントをまとめると、PINフォトダイオードが高感度にならない原因にリセット用MOSFETの存在が起因する。このMOSFETの代わりにPN接合素子(PN接合デバイス)をリセットスイッチとして使用する超低雑音光検出回路を構成するもので、MOSFETによるノイズと入力容量の増大を避けることが可能となるもので、GaAs基盤だけを用いた光検出回路が製作でき、超高感度赤外線2次元アレイの製作を可能とする構成がポイントである。
【0019】
この調査結果得られた特許文献1乃至特許文献4(以下「従来例の光検出装置の回路例2」、「従来例の光検出装置の回路例3」、「従来例の光検出装置の回路例4」、「従来例の光検出装置の回路例5」とする)を以下に説明する。
【0020】
A:従来例の光検出装置の回路例2(特許文献1参照)
この例では、受光素子に入射する光のうち背景光成分を除去して信号光成分のみを検出する光検出装置に関するものであり、その構成要素が請求項1乃至3以下にそれぞれ開示されている。
【0021】
この発明は、S/N比が優れた光検出装置で、特に、CDS回路では、積分回路から出力される電圧信号が第1の容量素子に入力し、スイッチ手段により選択された第2及び第3の容量素子のうち何れか一方に、その入力した電圧信号の変化量に応じた電荷量が蓄積され、CDS回路の第2及び第3の容量素子それぞれに蓄積されている電荷量の差分が求められてその差分に応じた電圧信号が出力されるものである。
【0022】
この例は本発明の一般的な従来例を示す例であり、本発明の具体的な構成は開示されていないし、超高感度な光検出に使用するものでもない。
【0023】
B:従来例の光検出装置の回路例3(特許文献2参照)
この例では、入力電流のピーク値に応じた出力電流を得るアナログ信号処理回路、信号処理回路、光検出装置及び像形成装置に関する発明で、その構成が請求項1乃至4以下にそれぞれ開示されている。
【0024】
具体的に、ゲートを共通接続とした電界効果型トランジスタと、この電界効果型トランジスタのゲートに第1の主電極と、この第1のトランジスタのドレインに第2の主電極を接続し、第2の基準電位に制御電極を接続したトランジスタとを有する構成で、特に光検出装置は、光電変換手段と、光変換手段のピーク出力値に比例する値を保持する手段と、光電変換手段の出力値に比例する値と、保持されたピーク出力値に比例する値とを比較する手段を有する回路である。
【0025】
この例は本発明の一般的な従来例を示す例であり、本発明の具体的な構成は開示されていないし、超高感度な光検出に使用するものでもない。
【0026】
C:従来例の光検出装置の回路例4(特許文献3参照)
この例では、定常光の影響を受けず、光の変化成分だけを検出する光検出回路に関する発明で、この発明の構成趣旨が請求項1乃至請求項3にそれぞれ開示されている。
【0027】
この発明は、コンデンサを不要とし、定常光を除去する機能を持った光検出回路で、正入力端子と負入力端子を有し、正入力端子に基準電源を接続した演算増幅回路と、演算増幅回路の正入力端子と負入力端子の間に挿入され互いに直列に接続されたコイルおよび抵抗と、この直列に接続されたコイルと抵抗の共通接続点に接続された光検出素子と、前述の演算増幅回路の負入力端子と出力端子との間に接続された抵抗とを備えた回路に関するものである。(特許文献3参照) この例は本発明の一般的な従来例を示す例であり、本発明の具体的な構成は開示されていないし、超高感度な光検出に使用するものでもない。
【0028】
D:従来例の光検出装置の回路例5(特許文献4参照)
この例では、信号対ノイズ比を改善してバックグラウンド光学ノイズおよび干渉の有害な影響を除去するためにフォトダイオードのキャパシタンスを誘導子と共鳴させる入力回路に関する発明で、発明の構成趣旨が請求項1および請求項5以下に開示されている。
【0029】
具体的に、増幅器はFDキャパシタンスおよびインダクタと共に、並列共振タンク回路を与えて利得変化対電源特性変化を有し、帰還コンデンサの値を選択することで、入力インピーダンスの容量成分の変化を等しくし、これによりタンク回路の共振周波数は電源電圧の変化により悪影響を避けて、適応するタンク回路のQを低下させるために抵抗要素を帰還インピーダンスに追加する構成が開示されている。
【0030】
この例は本発明の一般的な従来例を示す例であり、本発明の具体的な構成は開示されていないし、超高感度な光検出に使用するものでもない。
【0031】
E:前記のように、今回調査した特許文献範囲からは、本件発明構成と完全に一致する先行文献は見つからない。また、本件主題のポイントであるMOSFETの代わりにPN接合デバイスをリセットスイッチとして使用する超低雑音光検出回路との構成に合致する公知技術(先行出願)が、当該調査分野により存在しないものと考察される。
【0032】
【特許文献1】
特開2000−310561号公報
【特許文献2】
特開平11−264844号公報
【特許文献3】
特開平11−148864号公報
【特許文献4】
特開平8−125454号公報
【0033】
【発明が解決しようとする課題】前記のような従来のものにおいては、次のような課題があった。
【0034】
従来の光検出装置では、リセット用MOSFET(MOS型電界効果トランジスタ)S1は帰還容量4と並列に置かれていたが、この場合、帰還容量4にかかる電圧が、リセット用MOSFETS1のソースとドレインにそのままかかり、漏洩電流の原因となっていた。
【0035】
例え、リセット用MOSFETS1がオフの状態になっていたとしても、ソース・ドレイン間にある程度の電圧がかかると、電流が漏洩するのは避けられない。そのため、帰還容量4を使った光検出装置の場合でも、ノイズが多く高感度光検出の妨げとなっていた。また、MOSFETは分極ノイズが大きく、これもまた高感度光検出の妨げになっていた。
【0036】
本発明はこのような従来の課題を解決し、光検出装置において、できる限りノイズを小さくすることで、光検出時の感度を向上させることを目的とする。
【0037】
【課題を解決するための手段】本発明は前記の目的を達成するため次のように構成した。
【0038】
すなわち、第1の光検出装置は、入射光を検出する光検出器と、前記光検出器の検出信号を読み出す読み出し用JFETと、前記読み出し用JFETで読み出した信号を増幅する増幅器と、前記増幅器の出力を帰還容量を介して前記読み出し用JFETのゲートに帰還させる帰還回路と、前記帰還容量の電荷をリセット用PN接合素子を介して放電させることでリセットを行うリセット回路を備えると共に、前記リセット用PN接合素子に対し、前記帰還容量の電荷蓄積時はオンとなって前記読み出し用JFETのゲートと同電位を印加することで該リセット用PN接合素子をオフ状態に保持し、リセット時はオフになって前記読み出し用JFETのゲートと同電位を切り離すことで前記蓄積容量の電荷を放電させるように制御されるリセットスイッチを接続し、かつ、前記リセット用PN接合素子と前記帰還容量との間を抵抗を介して接続したことを特徴とする。
【0039】
また、第2の光検出装置は、入射光を検出する光検出器と、前記光検出器の検出信号を読み出す読み出し用GaAsJFETと、前記読み出し用GaAsJFETで読み出した信号を増幅する増幅器と、前記増幅器の出力を帰還容量を介して前記読み出し用GaAsJFETのゲートに帰還させる帰還回路と、前記帰還容量の電荷をリセット用GaAsPN接合素子を介して放電させることでリセットを行うリセット回路を備えると共に、前記リセット用GaAsPN接合素子に対し、前記蓄積容量の電荷蓄積時はオンとなって前記読み出し用GaAsJFETのゲートと同電位を印加することで該リセット用GaAsPN接合素子をオフ状態に保持し、リセット時はオフになって前記読み出し用GaAsJFETのゲートと同電位を切り離すことで前記蓄積容量の電荷を放電させるように制御されるGaAsJFETリセットスイッチを接続し、かつ、前記リセット用GaAsPN接合素子と前記帰還容量との間を抵抗を介して接続したことを特徴とする。
【0040】
なお、前記「読み出し用JFETのゲートと同電位」の「同電位」、又は「読み出し用GaAsJFETのゲートと同電位」は、全く同じ電位の外、同程度と見られる範囲の場合も含むものとする。
【0041】
PN接合に印加する電位の許容範囲は、光検出器や読み出し用JFETの漏洩電流あるいは測定中の光強度などにより決まる。PN接合の電圧、電流特性は指数関数的であるため、PN接合素子の両端にかかる電圧が0に近づくと急激に電流は減少するが、この電流が測定に影響を与えない程度となるような電位が、PN接合に印加する電圧の許容範囲となる。
【0042】
(作用)
前記構成に基づく本発明の作用を説明する。
【0043】
(a) :第1の光検出装置の作用
第1の光検出装置では、リセット用PN接合素子に対し、電荷蓄積時はオンとなって読み出し用JFETのゲートと同電位を印加することで該リセット用PN接合素子をオフ状態に保持し、リセット時はオフになって前記読み出し用JFETのゲートと同電位を切り離すことで前記蓄積容量の電荷を放電させる(リセット)ように制御されるリセットスイッチを接続し、かつ、リセット用PN接合素子と帰還容量との間を抵抗を介して接続している。
【0044】
このように、リセットを行なわない時はリセットスイッチによりリセット用PN接合素子に前記読み出し用JFETのゲートと同電位を印加することでオフ状態(非導通)に保ち、リセットが行われている時のみリセットスイッチをオフにし、帰還容量両端の電圧がリセット用PN接合素子に掛かるようにすることで、帰還回路の蓄積電荷によりリセット用PN接合素子をオンにして電荷を放電させることができる。
【0045】
ところで従来の回路では、リセット用MOSFETは帰還容量と並列に置かれていたが、帰還容量にかかる電圧が、リセット用MOSFETのソース・ドレイン間にそのままかかり、漏洩電流の原因となっていた。例え、リセット用MOSFETがオフ状態になっていたとしても、ソース・ドレイン間にある程度の電圧がかかると、電流が漏洩するのは避けられない。
【0046】
そこで、本発明では、電荷の蓄積時にはリセット用PN接合素子の電圧(P層の電圧)を、前記読み出し用JFETのゲートと同電位にすることで漏洩電流を避けることができる。
【0047】
また、一般的にMOSFETは分極ノイズが大きいので、リセットスイッチとしてMOSFETを使った場合は、MOSFETの分極ノイズが光の検出限界を決めてしまう可能性がある。そこで、本発明では、リセットスイッチとしてリセット用MOSFETをやめリセット用PN接合素子を使用することで分極ノイズを更に小さくすることができる。
【0048】
また、本発明ではリセットスイッチのオフ抵抗が小さくて良いという利点もある。従来のMOSFETを使ったリセットスイッチ回路では直接MOSFETのチャネルでリセット回路のオン/オフを行っていたため、電荷蓄積時すなわちオフ時では、チャネルの抵抗が非常に高くなる必要があった。そのためオフ抵抗の高いMOSFETを使用せざるを得なかった。
【0049】
しかしながら本発明では、オン/オフはPN接合素子の非線形性を利用するので、リセットスイッチの役目はPN接合にかける電位を変えることになる。従って、リセットスイッチのオフ抵抗は、リセット用PN接合素子と帰還容量の間にある抵抗(R1)より十分高ければよく、例えばJFETのようなオフ抵抗の小さいものでもスイッチとして使用できることになる。
【0050】
このことは、Si以外の半導体でも光検出回路を製作する際に大きな意味を持つ。Siでは光検出器もMOSFETも同一基板上に製作できるが、他の半導体では現在の所MOSFETは製造できないので、リセットスイッチと読み出し用JFETを別々に製作し、後に結合するという手間を掛ける必要がある。しかし本発明では、PN接合という読み出し用JFETと同じ製法でリセット回路が構成できるため、同一基板上で全ての素子を作ることができる。
【0051】
(b) :第2の光検出装置の作用
第2の光検出装置では、リセット用GaAsPN接合素子に対し、電荷蓄積時はオンとなって前記読み出し用GaAsJFETのゲートと同電位を印加することで該リセット用GaAsPN接合素子をオフ状態に保持し、リセット時はオフになって前記読み出し用GaAsJFETのゲートと同電位を切り離すことで前記蓄積容量の電荷を放電させる(リセット)ように制御されるGaAsJFETリセットスイッチを接続し、かつ、リセット用GaAsPN接合素子と帰還容量との間を抵抗を介して接続している。
【0052】
このように、リセットを行なわない時はGaAsJFETリセットスイッチによりリセット用GaAsPN接合素子に前記読み出し用GaAsJFETのゲートと同電位を印加することでオフ状態(非導通)に保ち、リセットが行われている時のみ、GaAsJFETリセットスイッチをオフにし、帰還容量両端の電圧がリセット用GaAsPN接合素子に掛かるようにすることで、蓄積電荷を放電させることができる。
【0053】
ところで従来の回路では、リセット用MOSFETは帰還容量と並列に置かれていたが、帰還容量にかかる電圧が、リセット用MOSFETのソース・ドレイン間にそのままかかり、漏洩電流の原因となっていた。例え、リセット用MOSFETがオフ状態になっていたとしても、ソース・ドレイン間にある程度の電圧がかかると、電流が漏洩するのは避けられない。
【0054】
そこで、本発明では、電荷の蓄積時にはリセット用GaAsPN接合素子の電圧(陽極の電圧)を、前記読み出し用GaAsJFETのゲートと同電位にすることで漏洩電流を避けることができる。
【0055】
また、一般的にMOSFETは分極ノイズが大きいので、リセットスイッチとしてMOSFETを使った場合は、MOSFETの分極ノイズが光の検出限界を決めてしまう可能性がある。そこで、本発明では、リセットスイッチとしてリセット用MOSFETをやめリセット用GaAsPN接合素子を使用することで分極ノイズを更に小さくすることができる。
【0056】
また、本発明では、リセットスイッチとしてGaAsJFETを使用できるため、リセットスイッチと読み出し用GaAsJFETなどが同じPN接合で構成でき、同一基板上で全ての読み出し回路を作ることが可能になる。
【0057】
【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、リセット用PN接合素子をオフ状態に保持するための印加電位、又は、リセット用GaAsPN接合素子をオフ状態に保持するための印加電位は、読み出し用JFETのゲートと同電位(同程度の電位も含む)、又は読み出し用GaAsJFETのゲートと同電位(同程度の電位も含む)であるが、一般に、読み出し用JFETのゲート、又は読み出し用GaAsJFETのゲート電圧は接地電位程度に設定することが多い。
【0058】
そのため、以下の実施の形態の説明では、それらゲート電圧をほぼ接地電位にすることとし、リセット用PN接合素子をオフ状態にする印加電圧も「接地電位」の場合を1例として説明する。
【0059】
A:光検出装置の回路例1の説明
(1) :回路例1の構成の説明
図1は光検出装置の回路例1である。この光検出装置の回路例1は、基本的には従来例で説明したCTIA回路を使用し、極限まで雑音(ノイズ)を減らした回路であり、以下、具体的に説明する。
【0060】
光検出装置の回路例1は、入射光を検出する光検出器(例えば、フォトダイオード)1と、光検出器1の検出信号を読み出す読み出し用JFET(接合型電界効果トランジスタ)2と、読み出し用JFET2で読み出した信号を増幅するOPアンプ(増幅器)3と、OPアンプ3の出力を帰還容量(コンデンサ又はキャパシタ)4を介して読み出し用JFET2のゲートに帰還させる帰還回路と、帰還容量4の電荷をリセット用PN接合素子S3を介して放電させることでリセットを行うリセット回路を備えると共に、前記リセット用PN接合素子S3に対し、帰還容量4の電荷蓄積時はオンとなって接地電位を印加することで該リセット用PN接合素子S3をオフ状態に保持し、リセット時はオフになって前記接地電位を切り離すことで前記蓄積容量4の電荷を放電させるように制御されるリセットスイッチS2を接続し、かつ、前記リセット用PN接合素子S3と帰還容量4との間を抵抗R1を介して接続したものである。
【0061】
また、この回路では、リセットスイッチS2に外部からリセットパルスを供給する。この場合、前記リセットパルスを必要なタイミングで発生させてリセットスイッチS2に供給するため、パルス発生回路や制御回路等(図示省略)を設けておく。
【0062】
そして、前記パルス発生回路で発生したパルスをリセットスイッチS2に供給する。この際、パルスをLPF(ローパスフィルタ)に通すことで、高域成分を減衰させたパルスを作成し、リセットスイッチS2に供給することにより、リセット時の回路動作の安定度を増すことができる。
【0063】
また、リセットスイッチS2は、機械的なスイッチや電磁リレー等の接点でも良いが、JFET等を使用して実現することもできる。また、光検出器1は、フォトダイオード以外にも、各種公知の光検出器が使用可能である。
【0064】
この場合、例えば、光検出器(例えば、フォトダイオード)1と、読み出し用JFET2と、帰還容量4と、リセット用PN接合素子S3は、極低温(この例では、77K、但し、Kはケルビン温度)に冷却された極低温容器内に置くことにより更に高感度にすることが可能である。但し、OPアンプ3、抵抗R1、リセットスイッチS2は低温、常温どちらに置いてもそれらが正常に動作するかぎり問題はない。
【0065】
(2) :回路例1の動作の説明
図1に示した回路例1では、リセットスイッチS2のオン/オフ制御を外部の制御回路(図示省略)の制御で行なう。この場合、リセットスイッチS2は、リセット用PN接合素子S3に対し、帰還容量4の電荷蓄積時はオンとなって接地電位(GND電位)を印加することで該リセット用PN接合素子S3をオフ状態に保持する。
【0066】
すなわち、帰還容量4の電荷蓄積時は、リセットスイッチS2をオン(導通)状態にして、抵抗R1とリセット用PN接合素子S3との接続点の電位を、接地電位(GND電位)にする。この場合、リセット用PN接合素子S3の陽極側の電位が接地電位(GND電位)になるので、リセット用PN接合素子S3はオフ状態を保つ。
【0067】
そして、帰還容量4の電荷をリセットする(放電させる)時には、リセットスイッチS2をオフ(非導通)状態にして、抵抗R1とリセット用PN接合素子S3との接続点の電位を接地電位(GND電位)から切り離す。この場合、リセット用PN接合素子S3の陽極側の電位が帰還容量4の充電電圧となり、この充電電圧が所定値を超えると、リセット用PN接合素子S3がオンとなり、帰還容量4の電荷は、抵抗R1を介して放電される。このように、リセットスイッチS2のオン/オフ制御により、帰還容量4の充放電を確実に制御することができる。
【0068】
(3) :回路例1のその他の説明
従来の光検出装置の回路例1(図3参照)では、リセットスイッチとしてMOSFETを使用する場合を説明したが、これには以下に述べるような問題が発生することがある。本発明では、光検出器1の容量を小さくしていくと分極ノイズで検出限界が決まることになる。分極ノイズとは、物質の誘電分極が熱的に揺らぐために発生するものであり、誘電損失に比例して増大する。
【0069】
誘電損失は一種の抵抗であるので、抵抗に発生する熱雑音(ジョンソンノイズ)と同様なものである。分極ノイズは、読み出し用JFET2のゲート回路素子、つまり検出器やJFETそれ自身などJFETのゲートにつながる全ての素子・物質から発生している。
【0070】
そのゲート回路素子の中で一番分極ノイズが大きいのが、従来の光検出装置の回路例1で説明したリセット用MOSFETS1である。その理由として、MOSFETのゲートをチャネルから絶縁しているシリコンの酸化或いは窒化膜の結晶性が悪く、そのため誘電損失が増大していると考えられる。現在使用しているMOSFETはそれ以外から発生している分極ノイズの合計より更に大きい分極ノイズを発生している。
【0071】
そこで、本発明の光検出装置の回路例1(図1参照)では、リセットスイッチとして従来の光検出装置の回路例1(図3参照)で用いたリセット用MOSFETS1をやめ、リセット用PN接合素子S3を使用する。この場合、PN接合素子としてはJFETでもフォトダイオードでもかまわない。
【0072】
例えば、JFETの一部の電極(同極同士)を短絡することで、PN接合素子としたものを使用するが、できるだけ小さく容量の小さいものが良い。なぜなら、容量が小さくなるほど分極ノイズも小さくなるだけでなく、その漏洩電流も小さくなるからである。
【0073】
それに伴ってリセット回路にも幾つかの変更がある。PN接合素子S3は順方向に電圧をかけないと電流がながれないため、例えば図1の光検出装置の回路例1における場合のように、帰還容量4への電荷の蓄積時にはOPアンプ3の出力が正の側へ増大していく場合には、OPアンプ3の出力側がP層側になるように挿入しなければならない。この向きは光検出器1としてPN或いはPIN接合型の検出器を使う場合にはJFETのゲートに対して同じ方向に付ければよい。
【0074】
また、PN接合素子S3はある程度順方向に電圧をかけないと電流がながれない。例えば、シリコンの素子だと、0.5V程度順方向に電圧をかける必要があるため、抵抗R1の値はOPアンプ3の出力をあまり落とさない程度にしなければならない。
【0075】
このリセット方法は、他にも利点がある。シリコン以外の素子で2次元のアレイ検出器を作る際には、重要な技術となる。シリコンの場合は、MOSFETも光検出器も同じ材料となるので、同じ基板に両方とも隣り合わせて製作することができる。
【0076】
しかし、光検出器の素材は、検出する光の波長によって異なってくるし、読み出し用FETもシリコン以外の素子を使用した方が有利な場合がある。例えば、SiJFETは雑音が小さいが数十K以下の極低温では使用できない。そのような極低温ではSiMOSFETが読み出し用FETとして使われるが、ノイズが大きく、電気的な特性もあまり良くないため高感度光検出器製作の妨げになってきた。
【0077】
しかしながら、最近になって本発明者等によってGaAsのJFETが極低温でSiMOSFETより優れた特性を持つことが分かってきた。しかし、MOSFETは現在シリコン以外では作れないので、従来のリセット回路では、SiMOSFETをGaAsJFETと同時に使用する必要があり回路の製作が煩雑になるのは避けられなかった。
【0078】
更に、GaAsやSi以外の光検出器で2次元アレイを製作する場合では、光検出器、GaAsJFET、SiMOSFETの三種類の素子をほぼ同じ場所に配置しなければならず、その製作は極めて困難になってしまう。しかしながら本発明では、回路例1のS2、S3としてGaAsPN接合素子を使用できるので、光検出器1以外の読み出し回路を全てGaAsで製作することができる。
【0079】
光検出器1との接続は、接続が一つだけであれば現在ではダイレクトハイブリッドの技術で解決できる。更に、光検出器1もGaAsであればダイレクトハイブリッドも必要なくなる。また、MOSFETによるスイッチが必要な場合でも、回路例1のリセットスイッチS2の部分に入れば良く、光検出器1とは離れた場所に置いても全く問題ないので製作が簡単になる。
【0080】
B:光検出装置の回路例2の説明
(1) :回路例2の構成の説明
図2は光検出装置の回路例2である。この光検出装置の回路例2は、基本的には従来例で説明したCTIA回路を使用し、極限まで雑音(ノイズ)を減らした回路であり、以下、具体的に説明する。
【0081】
光検出装置の回路例2は、入射光を検出する光検出器(例えば、フォトダイオード)1と、光検出器1の検出信号を読み出す読み出し用GaAsJFET(GaAs接合型電界効果トランジスタ)5と、読み出し用GaAsJFET5で読み出した信号を増幅するOPアンプ(増幅器)3と、OPアンプ3の出力を帰還容量(コンデンサ又はキャパシタ)4を介して読み出し用GaAsJFET5のゲートに帰還させる帰還回路と、帰還容量4の電荷をリセット用GaAsPN接合素子S4を介して放電させることでリセットを行うリセット回路を備えると共に、前記リセット用GaAsPN接合素子S4に対し、帰還容量4の電荷蓄積時はオンとなって接地電位を印加することで該リセット用GaAsPN接合素子S4をオフ状態に保持し、リセット時はオフになって前記接地電位を切り離すことで前記蓄積容量4の電荷を放電させるように制御されるGaAsJFETリセットスイッチS5を接続し、かつ、前記リセット用GaAsPN接合素子S4と帰還容量4との間を抵抗R1を介して接続したものである。
【0082】
また、この回路では、図1に示した抵抗Rsの代わりに、ゲート−ソース間を短絡したGaAsJFET6を使用している。また、GaAsJFETリセットスイッチS5に外部からリセットパルスを供給する。この場合、前記リセットパルスを必要なタイミングで発生させてGaAsJFETリセットスイッチS5に供給するため、パルス発生回路や制御回路等(図示省略)を設けておく。
【0083】
この場合、例えば、光検出器(例えば、フォトダイオード)1と、読み出し用GaAsJFET5と、GaAsJFET6と、帰還容量4と、リセット用GaAsPN接合素子S4は、極低温(この例では、4.2K、但し、Kはケルビン温度)に冷却された極低温容器内に置くことにより更に高感度にすることが可能である。但し、OPアンプ3、抵抗R1、GaAsJFETリセットスイッチS5は低温、常温どちらに置いてもそれらが正常に動作する限り問題はない。
【0084】
そして、前記極低温容器内の各素子とOPアンプ3、抵抗R1は導体で接続する。また、GaAsJFETリセットスイッチS5のゲートに印加するリセットパルスは、前記容器の外に設けた制御回路(図示省略)から供給するため、必要な部分を導体により接続して用いる。
【0085】
(2) :回路例2の動作の説明
前記回路例2(図2参照)では、GaAsJFETリセットスイッチS5のオン/オフ制御を外部の制御回路(図示省略)の制御で行なう。この場合、GaAsJFETリセットスイッチS5は、リセット用GaAsPN接合素子S4に対し、帰還容量4の電荷蓄積時はオンとなって接地電位(GND電位)を印加することで該リセット用GaAsPN接合素子S4をオフ状態に保持する。
【0086】
すなわち、帰還容量4の電荷蓄積時は、GaAsJFETリセットスイッチS5をオン(導通)状態にして、抵抗R1とリセット用GaAsPN接合素子S4との接続点の電位を接地電位(GND電位)にする。この場合、リセット用GaAsPN接合素子S4のP層側の電位が接地電位(GND電位)になるので、リセット用GaAsPN接合素子S4はオフ状態を保つ。
【0087】
そして、帰還容量4の電荷をリセットする(放電させる)時には、GaAsJFETリセットスイッチS5をオフ(非導通)状態にして、抵抗R1とリセット用GaAsPN接合素子S4との接続点の電位を接地電位(GND電位)から切り離す。この場合、リセット用GaAsPN接合素子S4の陽極側の電位が帰還容量4の充電電圧となり、この充電電圧が所定値を超えるとリセット用GaAsPN接合素子S4がオンとなり、帰還容量4の電荷は抵抗R1を介して放電される。このように、GaAsJFETリセットスイッチS5のオン/オフ制御により、帰還容量4の充放電を確実に制御することができる。
【0088】
(3) :回路例2のその他の説明
前記回路例2(図2参照)で説明したように、読み出し用FETとして、GaAsJFET(GaAs接合型電界効果トランジスタ)を使用する場合には、このリセット方法は極めて重要になる。半導体としてGaAsを使用したJFET、すなわち、GaAsJFETは、液体ヘリウム温度(4.2K)以下でも動作することが分かっているので、波長の長い光に対する高感度光検出器の読み出し回路として有望視されている。
【0089】
なぜなら、波長の長い光検出器では、極低温にしないと感度が上がらないからである。GaAsではMOS型のFETは作れないので、GaAsJFETをリセットスイッチとして使用することも考えられる。しかし、一般に、JFETはオフ抵抗がMOSに比べて遙かに小さく、GaAsJFETもその例外ではないので、従来のCTIA回路のリセットスイッチとしては使用できない。
【0090】
ところが、リセットスイッチとしてリセット用GaAsPN接合素子S4を使用する場合のリセットスイッチは、オフ抵抗が小さくて良いのでJFETでも使用できるのである。この場合、全ての回路素子をGaAsで作れるので技術的に大変楽になる。
【0091】
なお、前記回路例1、2の「接地電位」(又は「GND電位」)は、前記読み出し用JFETのゲート電位又は、読み出し用GaAsJFETのゲート電位を接地電位とした場合の1例であり、他のゲート電位の場合でもリセット用PN接合素子に印加する電位をゲートと同電位(同程度の電位も含む)とすれば、実施可能であることはいうまでもない。
【0092】
【発明の効果】以上説明したように、本発明によれば次のような効果がある。
【0093】
(1) :請求項1では、リセット用PN接合素子に対し、電荷蓄積時はオンとなって読み出し用JFETのゲートと同電位を印加することで該リセット用PN接合素子をオフ状態に保持し、リセット時はオフになって前記読み出し用JFETのゲートと同電位を切り離すことで蓄積容量の電荷を放電させる(リセット)ように制御されるリセットスイッチを接続し、かつ、リセット用PN接合素子と帰還容量との間を抵抗を介して接続している。
【0094】
このように、リセットを行なわない時はリセットスイッチによりリセット用PN接合素子に読み出し用JFETのゲートと同電位を印加することでオフ状態(非導通)に保ち、リセットが行われている時のみ帰還回路の蓄積電荷によりリセット用PN接合素子をオンにして電荷を放電させることができる。
【0095】
ところで従来の回路では、リセット用MOSFETは帰還容量と並列に置かれていたが、帰還容量にかかる電圧が、リセット用MOSFETのソース・ドレイン間にそのままかかり、漏洩電流の原因となっていた。例え、リセット用MOSFETがオフ状態になっていたとしても、ソース・ドレイン間にある程度の電圧がかかると、電流が漏洩するのは避けられない。
【0096】
そこで、本発明では、電荷の蓄積時にはリセット用PN接合素子の電圧(P層側の電圧)を読み出し用JFETのゲートと同電位にすることで漏洩電流を避けることができる。
【0097】
また、一般的にMOSFETは分極ノイズが大きいので、リセットスイッチとしてMOSFETを使った場合は、MOSFETの分極ノイズが光の検出限界を決めてしまう可能性がある。そこで、本発明では、リセットスイッチとしてリセット用MOSFETをやめリセット用PN接合素子を使用することで分極ノイズを更に小さくすることができる。
【0098】
(2) :請求項2では、リセット用GaAsPN接合素子に対し、電荷蓄積時はオンとなって読み出し用GaAsJFETのゲートと同電位を印加することで該リセット用GaAsPN接合素子をオフ状態に保持し、リセット時はオフになって前記読み出し用GaAsJFETのゲートと同電位を切り離すことで蓄積容量の電荷を放電させる(リセット)ように制御されるGaAsJFETリセットスイッチを接続し、かつ、リセット用GaAsPN接合素子と帰還容量との間を抵抗を介して接続している。
【0099】
このように、リセットを行なわない時はGaAsJFETリセットスイッチによりリセット用GaAsPN接合素子に読み出し用GaAsJFETのゲートと同電位を印加することでオフ状態(非導通)に保ち、リセットが行われている時のみ、GaAsJFETリセットスイッチをオフにし、帰還容量両端の電圧がリセット用GaAsPN接合素子に掛かるようにすることで、蓄積電荷を放電させることができる。
【0100】
ところで従来の回路では、リセット用MOSFETは帰還容量と並列に置かれていたが、帰還容量にかかる電圧がリセット用MOSFETのソース・ドレイン間にそのままかかり、漏洩電流の原因となっていた。例え、リセット用MOSFETがオフ状態になっていたとしても、ソース・ドレイン間にある程度の電圧がかかると、電流が漏洩するのは避けられない。
【0101】
そこで、本発明では、電荷の蓄積時にはリセット用GaAsPN接合素子の電圧(P層側の電圧)を読み出し用JFETのゲートと同電位にすることで漏洩電流を避けることができる。
【0102】
また、一般的にMOSFETは分極ノイズが大きいので、リセットスイッチとしてMOSFETを使った場合は、MOSFETの分極ノイズが光の検出限界を決めてしまう可能性がある。そこで、本発明では、リセットスイッチとしてリセット用MOSFETをやめリセット用GaAsPN接合素子を使用することで分極ノイズを更に小さくすることができる。
【0103】
また、従来のリセット回路とは異なり、リセットの際にオン/オフ動作をしなければならないスイッチ(GaAsJFETリセットスイッチ)に高いオフ抵抗を必要としないので、GaAsJFETが使用でき、検出器を除く全ての読み出し回路をGaAs素子で製作することができる。その結果、特に2次元アレイ検出器では製作が極めて容易になる。
【図面の簡単な説明】
【図1】本発明の実施の形態における光検出装置の回路例1である。
【図2】本発明の実施の形態における光検出装置の回路例2である。
【図3】従来の光検出装置の回路例1である。
【符号の説明】
1 光検出器
2A 読み出し用FET
2 読み出し用JFET
3 OPアンプ(増幅器)
4 帰還容量
5 読み出し用GaAsJFET
6 GaAsJFET
R1 抵抗
Rs 抵抗
S2 リセットスイッチ
S3 リセット用PN接合素子
S4 リセット用GaAsPN接合素子
S5 GaAsJFETリセットスイッチ
Claims (2)
- 入射光を検出する光検出器と、
前記光検出器の検出信号を読み出す読み出し用JFETと、
前記読み出し用JFETで読み出した信号を増幅する増幅器と、
前記増幅器の出力を帰還容量を介して前記読み出し用JFETのゲートに帰還させる帰還回路と、
前記帰還容量の電荷をリセット用PN接合素子を介して放電させることでリセットを行うリセット回路を備えると共に、
前記リセット用PN接合素子に対し、前記帰還容量の電荷蓄積時はオンとなって前記読み出し用JFETのゲートと同電位を印加することで該リセット用PN接合素子をオフ状態に保持し、リセット時はオフになって前記読み出し用JFETのゲートと同電位を切り離すことで前記蓄積容量の電荷を放電させるように制御されるリセットスイッチを接続し、かつ、前記リセット用PN接合素子と前記帰還容量との間を抵抗を介して接続したことを特徴とする光検出装置。 - 入射光を検出する光検出器と、
前記光検出器の検出信号を読み出す読み出し用GaAsJFETと、
前記読み出し用GaAsJFETで読み出した信号を増幅する増幅器と、
前記増幅器の出力を帰還容量を介して前記読み出し用GaAsJFETのゲートに帰還させる帰還回路と、
前記帰還容量の電荷をリセット用GaAsPN接合素子を介して放電させることでリセットを行うリセット回路を備えると共に、
前記リセット用GaAsPN接合素子に対し、前記帰還容量の電荷蓄積時はオンとなって前記読み出し用GaAsJFETのゲートと同電位を印加することで該リセット用GaAsPN接合素子をオフ状態に保持し、リセット時はオフになって前記読み出し用GaAsJFETのゲートと同電位を切り離すことで前記蓄積容量の電荷を放電させるように制御されるGaAsJFETリセットスイッチを接続し、かつ、前記リセット用GaAsPN接合素子と前記帰還容量との間を抵抗を介して接続したことを特徴とする光検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003026561A JP2004239651A (ja) | 2003-02-04 | 2003-02-04 | 光検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003026561A JP2004239651A (ja) | 2003-02-04 | 2003-02-04 | 光検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004239651A true JP2004239651A (ja) | 2004-08-26 |
Family
ID=32954524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003026561A Pending JP2004239651A (ja) | 2003-02-04 | 2003-02-04 | 光検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004239651A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006310933A (ja) * | 2005-04-26 | 2006-11-09 | Sony Corp | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
JP2009111069A (ja) * | 2007-10-29 | 2009-05-21 | National Institute Of Information & Communication Technology | 極微弱光検出器 |
JP2009117752A (ja) * | 2007-11-09 | 2009-05-28 | National Institute Of Information & Communication Technology | 微弱光検出器 |
JP2010135389A (ja) * | 2008-12-02 | 2010-06-17 | National Institute Of Information & Communication Technology | 光帰還型光検出器 |
CN102291544A (zh) * | 2011-06-22 | 2011-12-21 | 华东师范大学 | 一种增益自动可调放大器读出电路 |
JP2014175862A (ja) * | 2013-03-08 | 2014-09-22 | Canon Inc | 光電変換装置及び撮像システム |
CN107101729A (zh) * | 2017-04-25 | 2017-08-29 | 常州大学 | 一种基于忆阻桥电路的双向热释电信号积分读出电路 |
-
2003
- 2003-02-04 JP JP2003026561A patent/JP2004239651A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006310933A (ja) * | 2005-04-26 | 2006-11-09 | Sony Corp | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
JP4497022B2 (ja) * | 2005-04-26 | 2010-07-07 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
JP2009111069A (ja) * | 2007-10-29 | 2009-05-21 | National Institute Of Information & Communication Technology | 極微弱光検出器 |
JP2009117752A (ja) * | 2007-11-09 | 2009-05-28 | National Institute Of Information & Communication Technology | 微弱光検出器 |
JP2010135389A (ja) * | 2008-12-02 | 2010-06-17 | National Institute Of Information & Communication Technology | 光帰還型光検出器 |
CN102291544A (zh) * | 2011-06-22 | 2011-12-21 | 华东师范大学 | 一种增益自动可调放大器读出电路 |
JP2014175862A (ja) * | 2013-03-08 | 2014-09-22 | Canon Inc | 光電変換装置及び撮像システム |
CN107101729A (zh) * | 2017-04-25 | 2017-08-29 | 常州大学 | 一种基于忆阻桥电路的双向热释电信号积分读出电路 |
CN107101729B (zh) * | 2017-04-25 | 2019-05-28 | 常州大学 | 一种基于忆阻桥电路的双向热释电信号积分读出电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6483116B1 (en) | High performance ultraviolet imager for operation at room temperature | |
US20090095883A1 (en) | Photodetection device and method | |
Song et al. | Visible-to-near-infrared organic photodiodes with performance comparable to commercial silicon-based detectors | |
KR102098397B1 (ko) | 개선된 조명 범위를 갖는 방사선 검출 디바이스 | |
JPWO2017081847A1 (ja) | 光検出装置 | |
US9784612B2 (en) | Device for detecting electromagnetic radiation | |
JPWO2018025545A1 (ja) | 撮像装置 | |
JP3961953B2 (ja) | 受光素子の単一光子読出のための増幅cmosトランスデューサ | |
JP2004239651A (ja) | 光検出装置 | |
JP2013008952A (ja) | 低フラックス及び低ノイズの検出回路 | |
Sun et al. | A novel readout integrated circuit with a dual-mode design for single-and dual-band infrared focal plane array | |
JP6326487B2 (ja) | Cmos画像センサ用のゲート制御型電荷変調デバイス | |
JP6887133B2 (ja) | 撮像装置 | |
Emmons et al. | Infrared detectors: An overview | |
CN105222900B (zh) | 红外焦平面阵列读出电路 | |
US11118970B2 (en) | Optical detection circuit comprising an optical detector to generate voltage between an anode and a cathode due to photoelectromotive force generated in accordance with incident light quantity | |
EP2673951A2 (en) | Radiation detector and method | |
CN108848327A (zh) | 硅基混成cmos-apd图像传感器系统 | |
US20130070134A1 (en) | Low Noise CMOS Pixel Array | |
RU2688953C1 (ru) | Устройство считывания сигналов с фотоприемной матрицы инфракрасного излучения (варианты) | |
JP2004233314A (ja) | 熱型赤外線固体撮像素子 | |
JP4560988B2 (ja) | 光検出器 | |
JP2005241501A (ja) | 熱型赤外線検出素子 | |
CN112752040A (zh) | 具有对接在一起的基本传感器的光敏传感器 | |
US20170309684A1 (en) | Photoelectric conversion device and imaging system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060110 |