JP2013008952A - 低フラックス及び低ノイズの検出回路 - Google Patents

Abstract

【課題】低フラックスを用いている間のノイズレベルを減少することを可能にするような検出回路を提供する。
【解決手段】ソースフォロワ検出器型の検出回路は、結合ノードＮに接続されたフォトダイオード１を備える。バイアス回路３は、逆バイアスである第１の状態とフローティングである第２の状態との間にフォトダイオード１をバイアスすることを可能にする。読み出し回路４は、結合ノードＮに接続され、フォトダイオード１により測定された現状を示す信号を生成する。金属シールド５は結合ノードＮの周りに配置される。金属シールド５は、読み出し回路４の出力に接続され、結合ノードＮの電位と同じ方向に変動する電位を持つように構成される。
【選択図】図４

Description

本発明は、ソースフォロワ検出器型（Source Follower per Detector）回路に関する。

非常に感度の高いセンサを得るためには、検出回路はＳＦＤ型（ソースフォロワ検出器型）構造を用いた特有の方法で形成される。このタイプのセンサは、例えば低入射フラックス（a low incidental flux）といった低放射線条件（conditions of low radiation）の下で動作する。

従来の検出器のように、入射放射線は、測定された現状（the scene observed）を示す量の電子に変換される。このタイプのセンサにおいては、例えば、測定された現状とは関係のない電子量であるといった、検出回路により生じた電気的ノイズを制限することが重要である。寄生電子（parasitic electron）の量を減少させる第１の方法は、回路により消費される電力を限定することであり、このために検出回路をシンプルにする。光検出器により放出された電荷の積分（integration）は、光検出器の内部容量により行われる。

図１に示すように、検出回路は、内部容量２を有するフォトダイオード１を備える。また、回路はバイアス回路３を備え、このバイアス回路は、逆バイアス状態とフローティング状態との間（between）でフォトダイオード１が変動を起こすことを可能にする。

また、フォトダイオード１は、読み出し回路４に接続され、フォトダイオード１により出力された信号を処理する。

フォトダイオード１により生成された電荷は、フォトダイオード１の内部容量２に部分的に蓄えられ、その結果、読み出し回路４に接続された結合ノード（integration node）Ｎにおいて電位変動が生じる。結合ノードの容量は、その一部はフォトダイオードの電気的容量から生じ、他の一部は結合ノードＮに接続された他の要素の寄生容量から生じるものである。

また、検出器の変換ゲインの改善は、検出回路の結合ノードにおける寄生容量の値を減少させることを含み、しかしながら、寄生容量の値は、通常、容量２の値と同じオーダーの大きさを有する。従って、低フラックスの検出器において、電子は常に重大なノイズレベルにある。

低フラックスを用いている間のノイズレベルを減少することを可能にするような検出回路への要求があることが知られている。

このような要求は、以下を備える回路を与えることにより満足させることができる：
− 結合ノードに接続されたフォトダイオードと、
− 逆バイアス状態である第１の状態とフローティング状態である第２の状態との間にフォトダイオードをバイアスするバイアス回路と、
− 結合ノードに接続された読み出し回路であって、フォトダイオードにより測定された現状を示す信号を生成するための回路と、
− 結合ノードの周りに配置され、且つ、読み出し回路の出力に接続された金属シールドであって、その出力は、結合ノードの電位と同じ方向に変動する電位を持つように構成されている、金属シールドと。

図１は、ＳＦＤ型の検出回路の概略図である。 図２は、シールドが設けられた他のＳＦＤ型の検出回路の概略図である。 図３は、シールドが設けられたＳＦＤ型の検出回路の特有の実施形態の概略図である。 図４は、シールドが設けられたＳＦＤ型の検出回路の特有の実施形態の概略図である。 図５は、２つの基板の間にシールドが設けられた他のＳＦＤ型の検出回路の断面の概略図である。 図６は、シールドを有する数個のＳＦＤ型の検出回路が設けられた検出マトリックスの概略図である。

他の利点及び特徴は、本発明の特有の実施形態についての下記の説明により、さらに明らかにされる。本発明の特有の実施形態は、単なる例示であって、本発明を限定するものではない。本発明の特有の実施形態は、添付の図面により示される。

図２に示されるように、ＳＦＤ型（ソースフォロワ検出器）の検出回路は、光検出器１を備え、光検出器は好ましくはフォトダイオードである。光検出器１は、バイアス回路３と結合されている。バイアス回路３は、第１の状態と第２の状態との間に光検出器１をバイアスすることを可能にする。第１の状態においては、光検出器１は逆バイアスされる。第２の状態においては、光検出器１はフローティング状態に置かれ、その状態においては、受け取った電荷の蓄積に応じて順バイアスに向かって変化している間、光検出器１は逆バイアスに維持される。

フローティング状態においては、光検出器１は光放射線を電荷に変換し、結合ノードＮと呼ばれる容量保持ノード（ a capacitive retention node）に蓄積される。このようにして、光検出器１により受けた情報は、結合ノードＮにより現された（materialize）光検出器１の内部容量により蓄積されることができる。

回路は読み出し回路４を備え、読み出し回路は、フォトダイオードにより測定された現状を示す信号を生成するために、結合ノードＮに蓄積された情報を処理し、処理回路に伝送する（読み出し回路の出力に処理回路は図示していない）。読み出し回路４とバイアス回路３とは完全なものではないため、１つ以上の電気容量を検出回路内にもたらし、光検出器１の内部容量に追加される。同様に、バイアスするために、もしくは、回路に電荷を伝送するために用いられる電気ラインは、寄生容量をもたらす。すべての寄生容量は回路状態を変化させ、その理由としては、結合ノードＮと結合される電気容量の値は、光検出器１の内部容量２の値と等しいものではなく、回路内の様々な容量の寄与の合計と等しいからである。結合されたこの容量は、理論状態と比較して回路応答を変化させる。捕捉期間（acquisition phase）中は、光検出器は、保持ノード及び読み出し回路４と連結している。

結合ノードＮに蓄積された情報を読む間、寄生容量の影響を減らすために、回路はシールド５を備え、シールドは、好ましくは金属からなり、結合ノードの周りに配置される。シールド５は、例えば金属からなる電気的接続ラインにより現される１つ以上の遮蔽物（screen）で物理的に結合ノードＮを囲む。シールドは、電界遮蔽物又は電磁シールド（electromagnetic shielding）を形成する。

シールド５は、結合ノードの電位と同じ方向に変化する電位を有するように構成されている読み出し回路４の出力に接続されている。シールド５と結合ノードＮとの同じ方向の電位変動は、寄生容量の影響を減少させることを可能にし、好ましくは、シールドに印加された電位が結合ノードの電位に追従している場合寄生容量を抑えることを可能にすることができる。寄生容量の端子の電荷は読み取りの間一定であり、その理由としては、そのバイアス状態の下ではチャージしないからである。

固定電位と結合したシールドを比較すると、シールドと結合ノードとの同じ方向の電位変動は、結合ノードとシールドとの間の電位差を減少させることを可能にする。これにより、寄生容量の影響を減少させることを可能にする。

好ましい実施形態においては、読み出し回路４の出力は、結合ノードＮの値と一定電位差になるように構成されている。このようにして、結合ノードＮに蓄積された情報を読み出す間、結合ノードＮの電位変化は、金属シールド５の電位変化と同様である。結合ノードＮと金属シールド５との間の電位差は、一定であり、且つ、結合ノードＮの変化に追従する。

結合ノードＮとシールド５との間の電位差が一定であることから、回路の寄生容量の一部を実質的になくすことを可能にする。結合ノードＮと結合した容量値は、光検出器１の容量値に近いものとなる。

図３に示される特有の実施形態においては、シールド５は、例えば、バイアス回路３を光検出器１に接続するラインの周りといった、光検出器１をバイアスするために用いられるラインの周りの少なくとも一部に配置され、さらに特有の方法においては、シールド５は、バイアス回路３の最終トランジスタ（last transistor）６の出力を光検出器１の第１の電極に接続するラインの周りに配置される。この実施形態によれば、バイアス回路３と結合する寄生容量の値を大きく減少させることを可能にする。

図示しない他の実施形態においては、寄生容量の影響を減少させるために、シールド５は、バイアス回路の最終トランジスタ６の周りに配置される。

これまでの実施形態を組み合わせることができる他の実施形態においては、図３に示すように、シールド５は、読み出し回路４の入力を光検出器１の第１の電極に接続するラインの周りに、少なくとも一部は配置される。

図３に示される、これまでの実施形態とは別の実施形態においては、シールド５は、読み出し回路４の中であって、結合ノードＮに含まれる情報を伝送することを可能にする１つ以上のトランジスタの周りに配置される（図３）。

好ましい実施形態においては、図３に示すように、寄生容量の影響を大きく減少させるために、結合ノードＮから情報を受け取る読み出し回路４の第１のトランジスタは、シールドにより完全に囲まれている。

図３及び４に示される、これまでの実施形態を組み合わせることができる特有の実施形態においては、読み出し回路４はフォロワトランジスタ７を備える。読み出し回路４はフォロワトランジスタ７を備え、フォロワトランジスタ７は、結合ノードＮの電位と同じ方向に変化する電位を有するように構成された電気ノードに接続された電極を有する。さらに特有の実施形態においては、フォロワトランジスタ７は、結合ノードＮに接続された制御電極と、読み出し回路４の出力とおおよそ直接的に接続された他の電極とを含む。従って、フォロワトランジスタ７の制御電極に印加される、結合ノードＮの電位の値は、トランジスタ７の出力にもたらされる信号の値を変化させる。

フォロワトランジスタ７は、好ましくは電界効果型トランジスタであり、結合ノードに接続されたゲート電極と、読み出し回路４の出力に接続されたソース／ドレイン電極とを有する。

図３及び６に示される、これまでの実施形態を組み合わせることができる特有の実施形態においては、読み出し回路４の出力は、バイアス回路３の第１のトランジスタ６の基板に接続されており、第１のトランジスタ６のチャネルの下のシールドに人為的に印加するようになっており、このトランジスタは電界効果型トランジスタである。

これまでの実施形態を組み合わせることができる他の特有の実施形態においては、読み出し回路４の出力は、読み出し回路４の中のフォロワトランジスタ７の基板に接続されており、トランジスタは電界効果型トランジスタである。事前に、シールド５をトランジスタのチャネルの下に延ばすことを可能にする。

好ましい他の実施形態においては、読み出し回路４の出力は、読み出し回路４の１つ以上の他のトランジスタの基板に接続される。

これまでの実施形態を組み合わせることができる特有の実施形態においては、フォロワトランジスタ７の第２のソース／ドレイン電極は、第１の電位Ｖｃｅｌｌと接続されている。寄生容量の影響を減少させるために、第１の電位は、変化し、且つ、結合ノードＮの変化に追従する。

図５に示される、これまでの実施形態を組み合わせることができる特有の実施形態においては、光検出器１は第１の基板９の上に形成される。光検出器１は、その結果、例えばＰＮ型ジャンクションを形成するような典型的な半導体層の積層であり、且つ、電位Ｖｂｉａｓを印加するような電気伝導層（electrically conducting layer）である。光検出器は、第１の基板９の中の点線により示される。バイアス回路３と読み出し回路４とは第２の基板１０の上に形成される。回路は例えばトランジスタ６、７及び８により現される。光検出器１とバイアス回路３と読み出し回路４とは、金属バンプ１１を用いてすべて接続されており、金属バンプは、２つの基板の間の電気的接続を行う。シールド５はバンプ１１の周りにフレーム１２を備え、好ましくは、バンプ１１は、第２の基板の表面の上であって、且つ、読み出し回路４の入力に接続される。この実施形態は、混成領域（hybridization zone）における寄生容量の影響を限定することを可能にする。フレーム１２は、バンプ１１のまわりのリングを形成する。フレーム１２は、読み出し回路４の出力と接続され、シールド５と直接的もしくは連続的に接続される。

好ましい方法においては、フレーム１２は、電気コンタクト１３の周りに、バンプ１１と所定の距離を持って配置された上部を備える。このようにして、２つの電気伝導領域の間に環状の絶縁領域がある。フレーム１２は、可能であれば、他の平面に配置された下部を備え、他の平面は、絶縁領域の少なくとも一部を覆うように絶縁領域と向かい合うように配置される。この特有の構造は、絶縁領域を通過する電界線を遮断し、寄生容量の影響を減少させることを可能にする。

フレーム１２は、絶縁領域を通る大きなサイズのコンタクト開口部（contact opening）を用いて、もしくは、製造技術が大きなサイズのコンタクトを開口することができない場合には、絶縁層を通る多数の単純なコンタクトを用いて、シールド５に接続することができる。好ましい方法においては、目的は、結合ノードの、及び、ノードＮをバンプ１１とトランジスタ６とフォロワトランジスタ７とに接続する電力ラインの遮断を増加させることである。シールドは、ノードＮとラインとの周りに形成されたおおよそ連続したリングにより現される。例えば、シールド５は、トランジスタ８のソース／ドレイン電極に接続される。

できるかぎり寄生容量を近くに結合するために、シールド５とフレーム１２とは、好ましくは回路の電気接続層（electric inter connection layer）に形成される。好ましい方法においては、シールドとフレームとは、第２の基板１０の電気接続面（electric inter connection level）に形成され、同時に、電力ラインは、複数のトランジスタをバンプ１１に接続する。シールド５は、バンプ１１と読み出し回路４を備える半導体基板との間の電気絶縁材料の中に配置される。

シールド５とフレーム１２とは、例えば、ドープされた半導体や、金属であるような、１つ以上の電気伝導材料により形成される。好ましい方法においては、シールドとフレームとは、結合ノードを回路の様々な要素に接続する接続ラインと同じ材料から形成される。さらに好ましい方法においては、寄生容量に重要な影響を与えるために、シールドとフレームとは、金属材料から形成される。

ＳＦＤ型の検出回路は例えば３つの電界効果型トランジスタにより示され、しかしながら、異なる数のトランジスタにより同様の動作を得ることが可能である。

様々に示される実施形態においては、光検出器１は、基板電位Ｖｂｉａｓに接続される第１の端子を有するフォトダイオードである。光検出器の第２の端子は、バイアス回路３に接続され、バイアス回路は、ここでは電界効果型トランジスタ６により示される。

示される回路は、例えば、複数の回路を備える検出マトリックスの回路に対応する。

バイアス回路３のトランジスタ６は、参照電圧Ｖｒｅｆを印加する第１のバイアス端子と光検出器１の第２の端子との間に接続される。

光検出器１の第２の端子は、フォロワトランジスタ７のゲート電極により現される読み出し回路４の入力に接続される。フォロワトランジスタ７と選択トランジスタ８とは第１の共通電極によりシリーズに接続される。フォロワトランジスタ７の第２の電極は、第１の電位Ｖｃｅｌｌに接続される。選択トランジスタ８の第２の電極は、様々な回路に共通するものとすることができる出力ラインＯＵＴに接続される。選択トランジスタ８のゲート電極は、選択信号ＳＥＬを受信する選択端子に接続され、この選択信号は、トランジスタ８をＯＮ状態とＯＦＦ状態とにスイッチすることを可能にする。

回路の結合ノードＮは、光検出器１と、バイアス回路３のトランジスタ６と、フォロワトランジスタ７との間の共通接続により図式化される。しかしながら、光検出器１からの電荷は、その一部については、光検出器１の内部容量に蓄積され、他の一部は、例えば使用されているトランジスタ及び金属ライン中に位置する寄生容量に蓄積される。

シールド５は、１つ以上の電力ラインにより、結合ノードＮを物理的に取り囲む。示される好ましい方法においては、シールド５は、結合ノードＮを形成する１つの容量性成分（capacitive component）の周りに配置され、例えば、バイアストランジスタ６を光検出器１に接続するラインの周りに、及び／又は、フォロワトランジスタのゲート電極を光検出器に接続するラインの周りに配置される。

示される一例においては、シールド５は、バイアス回路３と読み出し回路４とからの様々な寄生成分（parasitic component）の周りに配置される。

さらに、バイアストランジスタ４の基板とフォロワトランジスタ７と選択トランジスタ８とは、寄生容量を急激に減少させるように出力ラインＯＵＴに接続される。

好ましい実施形態においては、バイアス回路３、及び／又は、読み出し回路４は、電気的絶縁材料により覆われており、電気的絶縁材料は、様々な成分全体を接続するために形成された１つ以上の金属ラインの中にある。金属ラインは、回路の金属接続層内に形成される。好ましい方法においては、金属シールド５は、信号を伝送するために用いられる金属ラインとできる限り近接して配置するために、回路の接続層の中に形成される。このようにすることで、寄生容量に対して重要な影響を与えることを可能にする。

図６に示すように、検出回路は、１つまたは２つのデイメンションで組織化された複数の検出回路を有する検出マトリックスとして結合することができる。

例えば検出ラインといった、検出器の集合を形成するために様々な回路を結合した場合、有利には、複数の回路は、様々な読み出し回路４の出力端子に接続された出力ラインＯＵＴにより接続される。

このようにして、様々な読み出し回路４から出力された信号は、異なる時間において同じ出力ラインＯＵＴを通過する。同じ検出ラインの２つの回路を連続的に通過することをさけるために、検出回路は、選択入力を含む。

好ましい実施形態においては、出力ラインＯＵＴは、それに対応する回路の金属シールド５に接続される。出力ラインＯＵＴの電位は、様々な回路からそれらを通過する信号にように、時間変化する。しかしながら、出力ラインＯＵＴの電位は、読み出される結合ノードＮの電位に接続される。従って、読み出し期間の間には、出力ラインＯＵＴの電位は、結合ノードＮの電位と同じ方向に変化し、これにより、寄生容量の影響を限定することを可能にする。用いられる読み出し回路の構造によれば、出力ラインＯＵＴと結合ノードＮとの間の電位差は、読み出し期間の間一定である。出力ラインＯＵＴの電位は、時間変化し、且つ、読み出されているときに結合ノードＮの変化に応じて動く。

作動している場合、ＯＮ状態にバイアストランジスタ６をスイッチすることにより、光検出器１は逆バイアスされる。光検出器１は、参照電位Ｖｒｅｆとバイアス電位Ｖｂｉａｓとの間にバイアスされる。

次いで、バイアストランジスタ６はＯＦＦ状態にスイッチされ、光検出器１はフローティング状態となる。フローティング状態にある場合、光検出器１は、受け取った光放射線を測定された現状を示すある一定量の電子に変換する。結合ノードＮの電位の変化は、測定された現状に関する光検出器１により供給された信号を示す。結合ノードＮの電位は、フォロワトランジスタ７の制御電極に印加される。マトリックス結合の場合、すべての光検出器１は、結合された同じ期間において測定された現状の収集を行うことが好ましい。

読み出し期間の時間において、フォロワトランジスタ７の出力（第１の電極）の電位と、選択トランジスタ８の出力（第２の電極）の電位とは、結合ノードＮの電位と同じ方向に変化する。従って、出力ラインＯＵＴは、結合ノードＮを用いて、測定された現状を示す信号を受信する。さらに、結合ノードＮの周りに位置する金属シールド５は、ノードＮの電位の値の変化とともに変化し、これにより、１つの読み出し期間から次の読み出し期間までの電荷の移動を限定する。好ましい方法においては、測定された現状を示す値は、初期値に対する関連する結合ノードＮの電位の変化である。さらなる好ましい方法においては、測定された現状を示す値は、２つの連続した読み出しの間の結合ノードＮの電位の変化であり、例えば、相関２重サンプリング（Correlated Double Sampling）技術である。

金属シールド５は検出回路の遮断デバイス（screen device）を形成し、これにより、寄生容量を減少させ、寄生容量を実質的に除去することを可能にする。デバイスは、感度のパフォーマンスを増加させ、ノイズ電子に関するノイズのレベルを減少させる。

Claims (10)

1. ソースフォロワ検出器型の検出回路であって、
   − 結合ノード（Ｎ）に接続されたフォトダイオード（１）と、
   − 逆バイアス状態である第１の状態とフローティング状態である第２の状態との間に前記フォトダイオード（１）をバイアスするバイアス回路（３）と、
   − 前記結合ノード（Ｎ）に接続された読み出し回路（４）であって、前記フォトダイオード（１）により測定された現状を示す信号を生成する読み出し回路と、
   を備え：
   − 前記結合ノード（Ｎ）の周りに配置され、且つ、前記読み出し回路（４）の出力に接続された金属シールド（５）であって、前記結合ノードの電位と同じ方向に変動する電位を持つように構成され、且つ、電気シールドを形成する金属シールドを備える、
   ことを特徴とする回路。
2. 前記読み出し回路（４）はフォロワトランジスタ（７）を備え、前記フォロワトランジスタは、前記結合ノード（Ｎ）の電位と同じ方向に変動する電位を持つように構成された電気ノードに接続された電極を有する、ことを特徴とする請求項１に記載の回路。
3. 前記フォロワトランジスタ（７）は、前記結合ノードに接続された制御電極と、前記金属シールド（５）に接続された他の電極とを有する、ことを特徴とする請求項２に記載の回路。
4. 前記金属シールド（５）は、前記結合ノード（Ｎ）の電位に対して一定の電位差を持つように構成された前記読み出し回路（４）の出力に接続される、ことを特徴とする請求項１から３のいずれか１つに記載の回路。
5. 前記金属シールド（５）は、前記フォトダイオード（１）を前記バイアス回路（３）に接続する前記電力ラインを取り囲む、ことを特徴とする請求項１から４のいずれか１つに記載の回路。
6. 前記金属シールド（５）は、前記結合ノード（Ｎ）を前記読み出し回路（４）に接続する前記電力ラインを取り囲む、ことを特徴とする請求項１から５のいずれか１つに記載の回路。
7. 前記フォトダイオード（１）は第１の基板（９）の上に形成され、前記バイアス回路（３）と前記読み出し回路（４）とは第２の基板の上に形成され、前記フォトダイオードは、金属バンプ（１１）によって前記バイアス回路（３）と前記読み出し回路（４）とに接続され、前記金属バンプ（１１）は、前記読み出し回路（４）の前記出力に接続された金属リング（１２）により取り囲まれている、ことを特徴とする請求項１から６のいずれか１つに記載の回路。
8. 前記金属シールド（５）は、前記金属バンプ（１１）と前記読み出し回路（４）を備える半導体基板との間の電気絶縁材料中に配置される、ことを特徴とする請求項１から７のいずれか１つに記載の回路。
9. 請求項１から８のいずれか１つに記載の回路を複数含む検出マトリックスであって、各読み出し回路（４）は特定の選択入力を備え、出力ライン（ＯＵＴ）は前記読み出し回路（４）の前記出力端子に接続されている、検出マトリックス。
10. 前記出力ラインは前記金属シールド（５）に接続されている、ことを特徴とする請求項９に記載の検出マトリックス。