JP6112312B2 - 固体撮像装置 - Google Patents

Description

本発明は、固体撮像装置に関する。

以下、図１０を参照しながら従来技術の固体撮像装置（イメージセンサ）を説明する。図１０は、従来技術の固体撮像装置としての特許文献１の光電変換装置における単位セル（画素セル）のレイアウト図である。

この光電変換装置では、図１０に示されるように、光電変換素子４０１と、光電変換素子４０１により光電変換された電荷を保持するフローティングディフュージョン（ＦＤ）領域４００と、ＦＤ領域４００の電荷に応じた信号を増幅して出力する増幅手段４０３と、ＦＤ領域４００と増幅手段４０３の入力部とを接続するＦＤ線４０６と、を有する単位セルが複数個配列されている。この光電変換装置は、隣接する単位セルのＦＤ線４０６及び４０６’が隣り合うように配置されていることを特徴とする。

特開２００２−５０７５２号公報

図１０で示した従来技術は、ＦＤ線と信号線との間に生じる寄生容量を小さくし、それに伴い光電荷（信号電荷）の変換効率を向上することで高Ｓ／Ｎを実現するとしている。しかし、この従来技術は、単位セルの一方の側の寄生容量のみをＦＤ線によって低下させているだけで、他方の側に配置された固定電位の配線による寄生容量について考慮していないため、寄生容量低下の対策として不十分である。

さらに、近年、画素セルサイズの微細化に伴って、固体撮像装置のチップ面積に対する光電変換素子の開口率を大きくし、高い信号出力を得る提案が数多くされている。その一つとして、半導体基板の表面部に光電変換素子を設けずに、半導体基板には信号読出回路だけを設け、半導体基板の上方に光電変換膜を備えた積層型の固体撮像装置が注目を集めている。しかし、図１０で示した従来技術を、光電変換膜が備わる固体撮像装置に用いても、寄生容量を低下できず、Ｓ／Ｎ特性が改善しない。

前記課題を鑑み、本発明は、高Ｓ／Ｎを実現した固体撮像装置を提供することを目的とする。

上記目的を達成するために、本発明の一態様に係る固体撮像装置は、複数の画素セルが二次元配置されてなる画素領域を有する固体撮像装置であって、前記画素セルは、上部電極と、下部電極と、前記上部電極と前記下部電極との間に配置された光電変換膜とを有し、入射光を光電変換する光電変換部と、前記光電変換部で生成された信号電荷量に応じた信号を出力する増幅トランジスタと、前記下部電極と前記増幅トランジスタとを接続する電荷転送配線と、前記増幅トランジスタからの信号が出力される出力配線とを備え、前記出力配線の少なくとも一部は、他の配線を間に挟まずに前記下部電極と重なって配置されていることを特徴とする。

ここで、前記出力配線は、前記下部電極に一番近い第一の配線層に配置されていてもよい。

また、前記出力配線は、前記下部電極に二番目に近い第二の配線層に配置され、前記他の配線は、前記下部電極に一番近い第一の配線層に配置されていてもよい。

本態様によれば、積層型の固体撮像装置において、出力配線は下部電極と上下に重なって配置され、その出力配線の電位は下部電極及び電荷転送配線の電位変動に追随して変化するため、下部電極及び電荷転送配線と出力配線との電位差を小さくすることができる。従って、下部電極及び電荷転送配線に対する出力配線の寄生容量を相対的に小さくすることができ、Ｓ／Ｎを向上させることができる。

また、前記出力配線は、前記電荷転送配線を挟んで配置されていてもよい。

本態様によれば、下部電極と出力配線とが対峙する面積が大きくなるため、下部電極及び電荷転送配線に対する出力配線の寄生容量をさらに小さくして、Ｓ／Ｎをさらに向上させることができる。

また、前記出力配線は、前記画素領域内の他の配線より太く形成されていてもよい。

本態様によれば、下部電極と出力配線とが対峙する面積が大きくなるため、下部電極及び電荷転送配線に対する出力配線の寄生容量をさらに小さくして、Ｓ／Ｎをさらに向上させることができる。

本発明によれば、高Ｓ／Ｎを実現した固体撮像装置を提供することができる。

図１は、実施の形態１に係る固体撮像装置の構成を示す回路図である。 図２は、実施の形態１に係る固体撮像装置における１つの画素セルの構成を模式的に示すレイアウト図である。 図３は、実施の形態１に係る固体撮像装置における１つの画素セルの構成を模式的に示す断面図である。 図４は、実施の形態１に係る固体撮像装置における１つの画素セルで形成される寄生容量を模式的に示す図である。 図５は、実施の形態１に係る固体撮像装置の比較例における１つの画素セルで形成される寄生容量を模式的に示す図である。 図６は、実施の形態２に係る固体撮像装置における１つの画素セルの構成を模式的に示すレイアウト図である。 図７は、実施の形態２に係る固体撮像装置における１つの画素セルの構成を模式的に示す断面図である。 図８は、実施の形態２に係る固体撮像装置における１つの画素セルで形成される寄生容量を模式的に示す図である。 図９は、実施の形態３に係る撮像装置におけるシグナルフロー図である。 図１０は、従来技術の画素セルの構成を示すレイアウト図である。

以下、本発明を実施するための形態について説明する。なお、本発明について、以下の実施の形態および添付の図面を用いて説明するが、これは例示を目的としており、本発明がこれらに限定されることを意図しない。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序等は、一例であり、本発明を限定する主旨ではない。本発明は、請求の範囲によって特定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。また、図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。

（実施の形態１）
まず、本発明の実施の形態１に係る固体撮像装置の全体構成及び動作について説明する。

図１は、実施の形態１に係る固体撮像装置の構成を示す回路図である。

実施の形態１に係る固体撮像装置は、積層型の固体撮像装置であって、半導体基板と、半導体基板の主面に複数の画素セル１１３が二次元配置されてなる画素領域（画素部）と、画素セル１１３を順次駆動し画素セル１１３から信号を取り出す駆動回路部とを備える。

駆動回路部は、垂直走査部（行走査回路）１１５、制御線１１６、垂直信号線１１７、負荷部１１８、カラム信号処理部１１９、水平走査部（列走査回路）１２０、電源配線（ソースフォロア電源）１２１及びリセット線１２４から構成される。

画素セル１１３は、光電変換部１０７と、増幅トランジスタ１０５と、リセットトランジスタ１１１と、アドレストランジスタ（行選択トランジスタ）１１２とを有する。

光電変換部１０７は、入射光を光電変換し、入射光の光量に応じた信号電荷を生成及び蓄積する。増幅トランジスタ１０５は、光電変換部１０７で生成された信号電荷量に応じた信号電圧を出力する。リセットトランジスタ１１１は、光電変換部１０７、言い換えると増幅トランジスタ１０５のゲート電極の電位をリセット（初期化）する。アドレストランジスタ１１２は、所定行の画素セル１１３から垂直信号線１１７に信号電圧を選択的に出力させる。

垂直走査部１１５は、アドレストランジスタ１１２のゲート電極にアドレストランジスタ１１２のオンオフを制御する行選択信号を印加することで、垂直方向（列方向）に画素セル１１３の行を走査し、垂直信号線１１７に信号電圧を出力させる画素セル１１３の行を選択する。垂直走査部１１５は、リセットトランジスタ１１１のゲート電極にリセットトランジスタ１１１のオンオフを制御するリセット信号を印加することで、リセット動作を行わせる画素セル１１３の行を選択する。

制御線１１６は、例えば全ての画素セル１１３に共通に接続され、全ての光電変換部１０７に同じ正の定電圧を印加する。

垂直信号線１１７は、画素セル１１３の列に対応して設けられ、対応する列の画素セル１１３のアドレストランジスタ１１２の例えばソースに接続され、列方向（図１の紙面の上下方向）に配されて信号電圧を列方向に伝達する。

負荷部１１８は、各垂直信号線１１７に対応して設けられ、対応する垂直信号線１１７に接続されている。負荷部１１８は、増幅トランジスタ１０５と共にソースフォロア回路を構成している。

カラム信号処理部１１９は、相関２重サンプリングに代表される雑音抑圧信号処理及びＡＤ変換（アナログ−デジタル変換）等を行う。カラム信号処理部１１９は、各垂直信号線１１７に対応して設けられ、対応する垂直信号線１１７に接続されている。

水平走査部１２０は、水平方向（行方向）に配された複数のカラム信号処理部１１９の信号を順次水平共通信号線（図外）に読み出す。

電源配線１２１は、増幅トランジスタ１０５の例えばドレインに接続され、列方向に配される。電源配線１２１は、例えば全ての画素セル１１３の増幅トランジスタ１０５に共通にソースフォロア電源電圧を印加している。

リセット線１２４は、リセットトランジスタ１１１の例えばドレインに接続され、列方向に配される。リセット線１２４は、例えば全ての画素セル１１３のリセットトランジスタ１１１に共通にリセット電圧を印加している。

上記構造を有する固体撮像装置では、垂直走査部１１５により選択された行の画素セル１１３において、光電変換部１０７で光電変換された信号電荷に対応する信号電圧が増幅トランジスタ１０５で増幅されアドレストランジスタ１１２を介して垂直信号線１１７に出力される。そして、出力された信号電圧はカラム信号処理部１１９に電気信号として蓄積された後、水平走査部１２０で選択され出力される。その後、信号電圧を出力した画素セル１１３内の信号電荷はリセットトランジスタ１１１をオンすることにより排出される。

次に、画素セル１１３の構成について詳細に説明する。

図２は、実施の形態１に係る固体撮像装置における１つの画素セル１１３の構成を模式的に示すレイアウト図である。なお、図２は、半導体基板の上方から画素セル１１３を見たときの半導体基板上での電極及び配線のレイアウトを示しており、上部電極及び光電変換膜を除いた状態で示している。

図３は、実施の形態１に係る固体撮像装置における１つの画素セルの構成を模式的に示す断面図である。なお、図３は、図２の画素セル１１３におけるＡ−Ａ’間の断面図であり、上部電極、光電変換膜、下部電極、電荷転送配線、増幅トランジスタ及び出力配線の位置関係を示している。

図４は、実施の形態１に係る固体撮像装置における１つの画素セルで形成される寄生容量を模式的に示す図である。なお、図４は、下部電極と出力配線との間の寄生容量と、電荷転送配線と出力配線との間の寄生容量とを示している。

画素セル１１３は、図２及び図３に示すように、入射光を光電変換する光電変換部１０７を備え、光電変換部１０７は、上部電極１００と、下部電極１０２と、上部電極１００と下部電極１０２との間に配置された光電変換膜１０１とを有する。画素セル１１３は、さらに、光電変換部１０７で生成された電荷量（信号電荷量）に応じた信号（信号電圧）を出力する増幅トランジスタ１０５と、下部電極１０２と増幅トランジスタ１０５とを接続する電荷転送配線（ＦＤ線）１０３と、増幅トランジスタ１０５からの信号が出力される出力配線（信号線）１０４とを備える。そして、下部電極１０２と出力配線１０４（配線１０４ｂ）との間には出力配線１０４以外の他の配線を有しない領域があり、出力配線１０４（配線１０４ｂ）の少なくとも一部は、半導体基板１０８の上方から見たとき、他の配線を間に挟まずに下部電極１０２と重なって配置されている。言い換えると、出力配線１０４（配線１０４ｂ）の少なくとも一部は、配線層の積層方向において、他の配線を間に挟まずに下部電極１０２と重なって配置されている。また、出力配線１０４（配線１０４ｂ）は、下部電極１０２に一番近い配線層である第一の配線層に配置されている。また、出力配線１０４（配線１０４ｂ）は、半導体基板１０８の上方から見たとき、電荷転送配線１０３（配線１０３ｂ）を囲んで配置されている。このような構成により、高Ｓ／Ｎを実現した固体撮像装置を提供することができる。

光電変換部１０７は、複数の配線層が積層して配置された層間絶縁層を間に挟んで、増幅トランジスタ１０５が形成された半導体基板１０８の上方に配置されている。

画素セル１１３は、受光量に応じて電荷を生成する光電変換膜１０１と、増幅トランジスタ１０５のゲート電極に接続され、光電変換膜１０１の信号電荷を増幅トランジスタ１０５のゲート電極に転送するための電荷転送配線１０３とを備える。画素セル１１３は、さらに、ゲート電極に転送された電荷量に応じたレベルの電圧信号を出力配線１０４に出力する増幅トランジスタ１０５と、増幅トランジスタ１０５から出力される信号を垂直信号線１１７に出力するための出力配線１０４とを備える。例えば、出力配線１０４は増幅トランジスタ１０５のドレインに接続され、増幅トランジスタ１０５はゲート電極の電位に応じたレベルの電圧信号をドレインから出力する。

電荷転送配線１０３は、第一の配線層に配置された配線１０３ｂと、下部電極１０２に二番目に近い配線層である第二の配線層に配置された配線１０３ｄとを有する。電荷転送配線１０３は、さらに、下部電極１０２と配線１０３ｂとを接続するコンタクト１０３ａと、配線１０３ｂと配線１０３ｄとを接続するコンタクト１０３ｃと、増幅トランジスタ１０５のゲート電極と配線１０３ｄとを接続するコンタクト１０３ｅとを有する。配線１０３ｄは、下部電極１０２を増幅トランジスタ１０５と接続すると共に、下部電極１０２をリセットトランジスタ１１１と接続している。

出力配線１０４は、配線１０３ｂと同じ配線層（第一の配線層）に配置された配線１０４ｂと、増幅トランジスタ１０５と配線１０４ｂとを接続するコンタクト１０４ａとを有する。配線１０４ｂは、半導体基板１０８の上方から見たとき、電荷転送配線１０３（配線１０３ｂ）の四方を囲ようにリング状に形成されている。また、配線１０４ｂは、半導体基板１０８の上方から見たとき、その外縁が下部電極１０２の外縁を囲み、その内縁が下部電極１０２の外縁で囲まれるようにも形成されている。また、配線１０４ｂは、半導体基板１０８の側方から見たとき、第一の配線層において、電荷転送配線１０３の両側を挟むように形成されている。

上記構成の画素セル１１３によれば、出力配線１０４は、下部電極１０２と重なって配置される。そして、垂直信号線１１７への信号読み出し時（データ読み出し時）において、その出力配線１０４の電位は、電荷転送配線１０３を介して、下部電極１０２の電位変動を増幅させた分だけその電位変動に追随して変化するため、下部電極１０２と同電位の電荷転送配線１０３からみて出力配線１０４との間の寄生容量Ｃ３１及びＣ３２はほとんど見えない。つまり、寄生容量Ｃ３１及びＣ３２は、出力配線１０４と下部電極１０２及び電荷転送配線１０３との電位差によって発生するが、下部電極１０２及び電荷転送配線１０３の電位は出力配線１０４の電位に追随して変化するため、下部電極１０２に一番近い第一の配線層に出力配線１０４を配置することにより、下部電極１０２及び電荷転送配線１０３と出力配線１０４との電位差を小さくし、寄生容量Ｃ３１及びＣ３２を相対的に小さくすることができる。これにより、下部電極１０２及び電荷転送配線１０３に対する出力配線１０４の寄生容量を小さくし、増幅トランジスタ１０５に転送される信号の振幅を大きくすることができるので、増幅トランジスタ１０５に転送される信号の振幅はノイズの影響を受けにくくなり、Ｓ／Ｎを向上させることができる。

図５は、実施の形態１に係る固体撮像装置の比較例における１つの画素セルで形成される寄生容量を模式的に示す図である。具体的には、半導体基板１０８の側方から見て電荷転送配線１０３の一辺（片側）にのみ出力配線１０４を配置した場合に画素セル１１３内で形成される寄生容量を模式的に示す図である。なお、図５では、出力配線１０４による寄生容量と共に、電荷転送配線１０３に影響する固体撮像装置を駆動するための他の配線１０６からのフリンジ容量Ｃ４３も示している。

図５の場合、出力配線１０４による寄生容量Ｃ４１及びＣ４２は電荷転送配線１０３の一辺からのみの容量だが、フリンジ容量Ｃ４３は電荷転送配線１０３の他の複数辺からの容量であるため、その影響は大きくなる。

これに対し、本実施の形態の画素セル１１３では、図２に示すように、第一の配線層において、出力配線１０４は電荷転送配線１０３の四方を囲むように配置されている。言い換えると、図３に示すように、第一の配線層において、出力配線１０４は、電荷転送配線１０３の両側を挟むように配置されている。従って、他の配線１０６との寄生容量の発生をさらに減少させ、電荷転送配線１０３に対する寄生容量を抑制することができ、Ｓ／Ｎをより向上させることができる。

このように、本実施の形態の画素セル１１３では、出力配線１０４と電荷転送配線１０３とが同じ第一の配線層で隣り合うように配置されている。従って、電荷転送配線１０３と出力配線１０４との間に生じる寄生容量を小さくし、それに伴い信号電荷の変換効率を向上させることができる。つまり、変換ゲインを向上させて、高Ｓ／Ｎを可能とすることができる。

言い換えると、本実施の形態の画素セル１１３では、下部電極１０２の下面に電荷転送配線１０３が接続されている。そして、上部電極１００と下部電極１０２との間に配置された光電変換膜１０１は、信号電荷を発生し、下部電極１０２を介して電荷転送配線１０３に転送する。その際、光電変換膜１０１で発生した電荷量Ｑに応じて、電荷転送配線１０３に信号電圧Ｖが発生するが、この信号電圧Ｖは増幅トランジスタ１０５に伝えられて増幅された後で出力配線１０４によって出力される。このとき、下部電極１０２と他の配線１０６との間に生じる寄生容量が小さいため、下部電極１０２に同電位で接続された電荷転送配線１０３の信号振幅が小さくなり、Ｓ／Ｎが悪くなるという問題点を解決することできる。つまり、信号電圧Ｖの変換式は、電荷転送配線１０３の寄生容量Ｃｔｒを用いて、Ｖ＝Ｑ／Ｃｔｒと表されるが、電荷転送配線１０３の寄生容量Ｃｔｒの値が小さいため、増幅トランジスタ１０５に伝えられる電圧が小さくなることを防ぎ、高Ｓ／Ｎを実現することができる。

以上説明したように、本実施の形態の固体撮像装置において、出力配線１０４は下部電極１０２に一番近い第一の配線層に配置され、出力配線１０４は第一の配線層で電荷転送配線１０３の四方を囲むように配置されている。従って、相対的に、且つ効率良く電荷転送配線１０３の寄生容量を抑制し、信号電荷の変換効率を向上させることでＳ／Ｎを向上させることができる。

（実施の形態２）
次に、実施の形態２に係る固体撮像装置の構成及び動作について、実施の形態１との相違点を中心に説明する。

本実施の形態に係る固体撮像装置は、実施の形態１の固体撮像装置に対して画素セルの構成が異なるものであり、図１において画素セル１１３が画素セル２１３に置き換えられた全体構成を有する。

図６は、実施の形態２に係る固体撮像装置における１つの画素セル２１３の構成を模式的に示すレイアウト図である。なお、図６は、半導体基板の上方から画素セル２１３を見たときの半導体基板上での電極及び配線のレイアウトを示しており、上部電極及び光電変換膜を除いた状態で示している。

図７は、実施の形態２に係る固体撮像装置における１つの画素セルの構成を模式的に示す断面図である。なお、図７は、図６の画素セル２１３におけるＢ−Ｂ’間の断面図であり、上部電極、光電変換膜、下部電極、電荷転送配線、増幅トランジスタ、出力配線及びそれ以外の配線の位置関係を示している。

図８は、実施の形態２に係る固体撮像装置における１つの画素セルで形成される寄生容量を模式的に示す図である。なお、図８は、図７の画素セル２１３における、下部電極と出力配線との間の寄生容量と、電荷転送配線と出力配線との間の寄生容量とを示している。

画素セル２１３は、図６及び図７に示すように、入射光を光電変換する光電変換部２０７を備え、光電変換部２０７は、上部電極２００と、下部電極２０２と、上部電極２００と下部電極２０２との間に配置された光電変換膜２０１とを有する。画素セル２１３は、さらに、光電変換部２０７で生成された電荷量に応じた信号を出力する増幅トランジスタ２０５と、下部電極２０２と増幅トランジスタ２０５とを接続する電荷転送配線２０３と、増幅トランジスタ２０５からの信号が出力される出力配線２０４とを備える。そして、下部電極２０２と出力配線２０４（配線２０４ｂ）との間には出力配線２０４以外の他の配線２０６を有しない領域があり、出力配線２０４（配線２０４ｂ）の少なくとも一部は、半導体基板２０８の上方から見たとき、他の配線２０６を間に挟まずに下部電極２０２と重なって配置されている。言い換えると、出力配線２０４（配線２０４ｂ）の少なくとも一部は、配線層の積層方向において、他の配線２０６を間に挟まずに下部電極２０２と重なって配置されている。また、出力配線２０４（配線２０４ｂ）は、下部電極２０２に二番目に近い配線層である第二の配線層に配置されているが、出力配線２０４（配線２０４ｂ）の一部と下部電極２０２との間には、下部電極２０２に一番近い配線層である第一の配線層の他の配線２０６が配置されていないため、出力配線２０４（配線２０４ｂ）の端部の直上には下部電極２０２が配置される。このような構成により、第二の配線層の出力配線２０４（配線２０４ｂ）と下部電極２０２及び電荷転送配線２０３との間の寄生容量を抑制することができ、高Ｓ／Ｎを実現した固体撮像装置を提供することができる。

光電変換部２０７は、複数の配線層が形成された層間絶縁層を間に挟んで、増幅トランジスタ２０５が形成された半導体基板２０８の上方に配置されている。

画素セル２１３は、受光量に応じて電荷を生成する光電変換膜２０１と、増幅トランジスタ２０５のゲート電極に接続され、光電変換膜２０１の信号電荷を増幅トランジスタ２０５のゲート電極に転送するための電荷転送配線２０３とを備える。画素セル２１３は、さらに、ゲート電極に転送された電荷量に応じたレベルの電圧信号を出力配線２０４に出力する増幅トランジスタ２０５と、増幅トランジスタ２０５から出力される信号を垂直信号線１１７に出力するための出力配線２０４と、出力配線２０４及び電荷転送配線２０３以外の他の配線２０６とを備える。例えば、出力配線２０４は増幅トランジスタ２０５のドレインに接続され、増幅トランジスタ２０５はゲート電極の電位に応じたレベルの電圧信号をドレインから出力する。

電荷転送配線２０３は、第二の配線層に配置された配線２０３ｂと、下部電極２０２に三番目に近い配線層である第三の配線層に配置された配線２０３ｄとを有する。電荷転送配線２０３は、さらに、下部電極２０２と配線２０３ｂとを接続するコンタクト２０３ａと、配線２０３ｂと配線２０３ｄとを接続するコンタクト２０３ｃと、増幅トランジスタ２０５のゲート電極と配線２０３ｄとを接続するコンタクト２０３ｅとを有する。配線２０３ｄは、下部電極２０２を増幅トランジスタ２０５と接続すると共に、下部電極２０２をリセットトランジスタと接続している。

出力配線２０４は、配線２０３ｂと同じ配線層（第二の配線層）に配置された配線２０４ｂと、増幅トランジスタ２０５と配線２０４ｂとを接続するコンタクト２０４ａとを有する。配線２０４ｂは、半導体基板２０８の上方から見たとき、電荷転送配線２０３（配線２０３ｂ）の四方を囲ようにリング状に形成されている。また、配線２０４ｂは、半導体基板２０８の上方から見たとき、その内縁が下部電極２０２の外縁で囲まれるようにも形成されている。また、配線２０４ｂは、半導体基板２０８の側方から見たとき、第二の配線層において、電荷転送配線２０３の両側を挟むように形成されている。

配線２０６は、第一の配線層に配置され、半導体基板２０８の上方から見たとき、その一部は下部電極１０２及び配線２０４ｂと重なる。

本実施の形態の画素セル２１３は、出力配線２０４が第二の配線層に配置されているが、出力配線２０４の一部と下部電極２０２との間には第一の配線層の配線２０６が配置されていない点で実施の形態１の画素セル１１３と異なる。

すなわち、上記した実施の形態１の画素セル１１３では、出力配線２０４は下部電極２０２から一番近い第一の配線層に配置されていたが、本実施の形態の画素セル２１３では、図７に示すように、出力配線２０４は下部電極２０２に二番目に近い第二の配線層に配置されている。このとき、出力配線２０４の一部と下部電極２０２との間には第一の配線層の配線２０６が配置されていない。すなわち、下部電極２０２の直下には、第二の配線層の配線つまり出力配線２０４の一部が位置している。

本構成では、第一の配線層に出力配線２０４以外の他の配線２０６が配置されている。しかし、この構成でも、出力配線２０４の一部は下部電極２０２と重なって配置され、その出力配線２０４の電位は下部電極２０２の電位変動に追随して変動するため、図８に示すように、電荷転送配線２０３から見た寄生容量Ｃ７１及びＣ７２は相対的に小さく見える。これにより、増幅トランジスタ２０５に転送される信号の振幅を大きくすることができるので、増幅トランジスタ２０５に転送される信号の振幅はノイズの影響を受けにくくなり、Ｓ／Ｎを向上させることができる。

また、本実施の形態の画素セル２１３では、図６に示すように、第二の配線層において出力配線２０４は電荷転送配線２０３の四方を囲むように配置されている。言い換えると、図７に示すように、第二の配線層において、出力配線２０４は電荷転送配線２０３を挟むように配置されている。従って、他の配線２０６との寄生容量の発生をさらに減少させ、電荷転送配線２０３に対する寄生容量を抑制することができ、Ｓ／Ｎ向上をより向上させることができる。

以上説明したように、本実施の形態の固体撮像装置において、出力配線２０４は第二の配線層で電荷転送配線２０３の四方を囲むように配置されている。そして、出力配線２０４の一部と下部電極２０２との間には第一の配線層の配線２０６が配置されていない。従って、相対的に、且つ効率良く電荷転送配線２０３の寄生容量を抑制し、信号電荷の変換効率を向上させることでＳ／Ｎを向上させることができる。

（実施の形態３）
次に、本発明の実施の形態３に係る撮像装置（カメラ）について説明する。

図９は、実施の形態３に係る撮像装置におけるシグナルフロー図である。

この撮像装置では、上記した実施の形態１及び２の固体撮像装置３００が備えられる。そして、その固体撮像装置３００から出力された信号は、ＤＳＰ（Ｄｅｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）３１０で処理される。この処理により最適なリセット電圧が算出され、固体撮像装置３００にフィードバックされる。

なお、固体撮像装置３００とＤＳＰ３１０とは一つの半導体装置として製造することも可能である。これにより、固体撮像装置３００を用いた電子機器としての撮像装置を小型化することが可能である。

以上、本発明の固体撮像装置について、実施の形態に基づいて説明したが、本発明は、上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形を実施してもよい。従って、本発明に係る固体撮像装置には、上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る固体撮像装置を備えた各種デバイス等も本発明に含まれる。

例えば、本発明に係る固体撮像装置を備えたムービーカメラも本発明に含まれる。

また、上記実施の形態では、半導体基板の上方から見たとき、下部電極に接続された電荷転送配線に並走している出力配線は、電荷転送配線を囲むように配置されなくても、電荷転送配線を挟むように配置されればよい。例えば、半導体基板の上方から見たとき、出力配線は、電荷転送配線の両側を挟むように配置された平行な２つの直線形状の配線から構成されてもよい。また、半導体基板の上方から見たとき、出力配線は、電荷転送配線を垂直方向及び水平方向の２方向から挟む（囲む）ように配置された交差するように隣り合う２つの直線形状の配線、言い換えるとＬ字形状の配線から構成されてもよい。この場合でも、下部電極と出力配線とが対峙する面積が大きくなるため、下部電極及び電荷転送配線と出力配線との間の寄生容量を低下させることができる。その結果、近年の配線幅、同一配線層内での配線間隔、及び積層された配線層間での配線間隔が狭ピッチ化された配線構造においても、下部電極及び電荷転送配線と出力配線との間の寄生容量を相対的に小さくすることができ、信号電荷の変換効率を向上させることでＳ／Ｎをさらに向上させることができる。

また、上記実施の形態では、出力配線は、画素セル内の他の配線より太く（下部電極の主面と平行な平面における幅が太く）形成されていてもよい。この場合、下部電極と出力配線とが対峙する面積が大きくなるため、画素セル内の他の配線との寄生容量の発生をさらに抑制し、Ｓ／Ｎをさらに向上させることができる。

また、上記実施の形態では、固体撮像装置として、１つの画素セルに対し、光電変換膜等の固体撮像装置の必要な要素を１つずつ含んだ１画素１セル構造のものを例として挙げたが、複数の光電変換膜からの出力を１つのトランジスタで駆動する、いわゆる、多画素１セル構造のものでも採用できる。

また、上記実施の形態では、１つの画素セルは正方形であり、複数の画素セルはアレイ状に配置される構成を示したが、この構成に限定されるものではない。例えば、画素セルの配置が千鳥配列である構成やミラー反転させた配列である構成も採用できる。

また、上記実施の形態では、配線層は半導体基板の表面から略同じ高さに位置し、複数の配線が配置された層であり、例えば同じ配線層の配線は同一プロセスで形成される。

本発明は、デジタルスティルカメラ等の撮像デバイスとして、高Ｓ／Ｎな画像が要求される固体撮像装置等を実現するのに有用である。

１００、２００ 上部電極
１０１、２０１ 光電変換膜
１０２、２０２ 下部電極
１０３、２０３ 電荷転送配線
１０３ａ、１０３ｃ、１０３ｅ、１０４ａ、２０３ａ、２０３ｃ、２０３ｅ、２０４ａ コンタクト
１０３ｂ、１０３ｄ、１０４ｂ、１０６、２０３ｂ、２０３ｄ、２０４ｂ、２０６ 配線
１０４、２０４ 出力配線
１０５、２０５ 増幅トランジスタ
１０７、２０７ 光電変換部
１０８、２０８ 半導体基板
１１１ リセットトランジスタ
１１２ アドレストランジスタ
１１３、２１３ 画素セル
１１５ 垂直走査部
１１６ 制御線
１１７ 垂直信号線
１１８ 負荷部
１１９ カラム信号処理部
１２０ 水平走査部
１２１ 電源配線
１２４ リセット線
３００ 固体撮像装置
３１０ ＤＳＰ
４００ フローティングディフュージョン領域
４０１ 光電変換素子
４０３ 増幅手段
４０６、４０６’ ＦＤ線

Claims (4)

1. 複数の画素セルが二次元配置されてなる画素領域を有する固体撮像装置であって、
   前記画素セルは、
   上部電極と、下部電極と、前記上部電極と前記下部電極との間に配置された光電変換膜とを有し、入射光を光電変換する光電変換部と、
   前記光電変換部で生成された信号電荷量に応じた信号を出力する増幅トランジスタと、
   前記下部電極と前記増幅トランジスタとを接続する電荷転送配線と、
   前記増幅トランジスタからの信号が出力される出力配線とを備え、
   前記出力配線の少なくとも一部は、他の配線を間に挟まずに前記下部電極と重なって配置されており、
   前記出力配線は、前記電荷転送配線を挟んで配置されている
   固体撮像装置。
2. 前記出力配線は、前記下部電極に一番近い第一の配線層に配置されている
   請求項１記載の固体撮像装置。
3. 前記出力配線は、前記下部電極に二番目に近い第二の配線層に配置され、
   前記他の配線は、前記下部電極に一番近い第一の配線層に配置されている
   請求項１記載の固体撮像装置。
4. 前記出力配線は、前記画素領域内の他の配線より太く形成されている
   請求項１〜３のいずれか１項に記載の固体撮像装置。

Images