JP2002050752A - 光電変換装置およびこれを用いた撮像システム - Google Patents
光電変換装置およびこれを用いた撮像システムInfo
- Publication number
- JP2002050752A JP2002050752A JP2000233650A JP2000233650A JP2002050752A JP 2002050752 A JP2002050752 A JP 2002050752A JP 2000233650 A JP2000233650 A JP 2000233650A JP 2000233650 A JP2000233650 A JP 2000233650A JP 2002050752 A JP2002050752 A JP 2002050752A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- line
- mos transistor
- conversion device
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 47
- 238000009792 diffusion process Methods 0.000 claims description 16
- 230000003287 optical effect Effects 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 7
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 230000004927 fusion Effects 0.000 abstract 2
- 238000012546 transfer Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 18
- 238000009825 accumulation Methods 0.000 description 10
- 238000003384 imaging method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 配線間の寄生容量を小さくする。
【解決手段】 光電変換素子１０１と、光電変換素子に
より光電変換された電荷を保持するフローティングディ
フュージョン領域と、電荷に応じた信号を増幅して出力
する増幅手段と、フローティングディフュージョン領域
と増幅手段の入力部とを接続する配線１０８と、を有す
る単位セルが複数個配列された光電変換装置において、
隣接する単位セルの配線どうし１０８、１０８′が隣り
合うように配置されている。
より光電変換された電荷を保持するフローティングディ
フュージョン領域と、電荷に応じた信号を増幅して出力
する増幅手段と、フローティングディフュージョン領域
と増幅手段の入力部とを接続する配線１０８と、を有す
る単位セルが複数個配列された光電変換装置において、
隣接する単位セルの配線どうし１０８、１０８′が隣り
合うように配置されている。
Description
【０００１】
【発明の属する技術分野】本発明は光電変換装置および
これを用いた撮像システムに係わり、特にフローティン
グディフュージョンアンプを有する増幅型光電変換装置
およびこれを用いた撮像システムに関する。
これを用いた撮像システムに係わり、特にフローティン
グディフュージョンアンプを有する増幅型光電変換装置
およびこれを用いた撮像システムに関する。
【０００２】
【従来の技術】従来、光電変換素子は１次元または２次
元に配列して画像信号を得ることができるので、イメー
ジセンサとして活用されビデオカメラや複写機、ファク
シミリなどに応用され今後も多様な方面に用いられるこ
とが予想される。
元に配列して画像信号を得ることができるので、イメー
ジセンサとして活用されビデオカメラや複写機、ファク
シミリなどに応用され今後も多様な方面に用いられるこ
とが予想される。
【０００３】この光電変換素子の１例である増幅型光電
変換装置のうち、ＭＯＳ（Metal oxide semiconducto
r）トランジスタを作成する工程との整合性が良いプロ
セスを用いて作ることができる光電変換素子としてＣＭ
ＯＳ（complimentary MOS）型センサがある。
変換装置のうち、ＭＯＳ（Metal oxide semiconducto
r）トランジスタを作成する工程との整合性が良いプロ
セスを用いて作ることができる光電変換素子としてＣＭ
ＯＳ（complimentary MOS）型センサがある。
【０００４】図７に従来のＣＭＯＳ型センサの６つの単
位セルのレイアウト図、及び図８にエリアセンサの概要
を記した回路図を示す。１つの単位セルは１画素を構成
する。図７及び図８において、１０１は光電変換部であ
るところのフォトダイオード部、１０２は光電荷転送用
のＭＯＳトランジスタ、１０３はソースフォロアを構成
するＭＯＳトランジスタ、１０４はソースフォロアのゲ
ート電位をリセットするためのリセット用ＭＯＳトラン
ジスタである。なお図７においては、１０２〜１０４は
各ＭＯＳトランジスタのゲートを示している。１０５，
１０５−１〜１０５−３は転送ゲートを駆動するゲート
線、１０６，１０６−１〜１０６−３はリセットＭＯＳ
トランジスタを駆動するゲート線であり、１０７は変換
された光信号を出力する信号線、１０８は転送ＭＯＳト
ランジスタ及びリセットＭＯＳトランジスタのドレイン
とソースフォロアのゲートをつなげているフローティン
グディフュージョン線（以下、ＦＤ線と呼ぶ。）であ
る。なお、転送ＭＯＳトランジスタのドレインはフロー
ティングディフュージョン（ＦＤ）領域１００であり、
このＦＤ領域１００にフォトダイオード部１０１からの
電荷が転送され、保持される。そしてＦＤ線１０８はこ
のＦＤ領域１００に接続される。
位セルのレイアウト図、及び図８にエリアセンサの概要
を記した回路図を示す。１つの単位セルは１画素を構成
する。図７及び図８において、１０１は光電変換部であ
るところのフォトダイオード部、１０２は光電荷転送用
のＭＯＳトランジスタ、１０３はソースフォロアを構成
するＭＯＳトランジスタ、１０４はソースフォロアのゲ
ート電位をリセットするためのリセット用ＭＯＳトラン
ジスタである。なお図７においては、１０２〜１０４は
各ＭＯＳトランジスタのゲートを示している。１０５，
１０５−１〜１０５−３は転送ゲートを駆動するゲート
線、１０６，１０６−１〜１０６−３はリセットＭＯＳ
トランジスタを駆動するゲート線であり、１０７は変換
された光信号を出力する信号線、１０８は転送ＭＯＳト
ランジスタ及びリセットＭＯＳトランジスタのドレイン
とソースフォロアのゲートをつなげているフローティン
グディフュージョン線（以下、ＦＤ線と呼ぶ。）であ
る。なお、転送ＭＯＳトランジスタのドレインはフロー
ティングディフュージョン（ＦＤ）領域１００であり、
このＦＤ領域１００にフォトダイオード部１０１からの
電荷が転送され、保持される。そしてＦＤ線１０８はこ
のＦＤ領域１００に接続される。
【０００５】次に図８を用いて１つの単位セル（画素）
における光電荷の読み出しの動作を説明する。フォトダ
イオード部１０１はＰＮ接合で形成されており、光電荷
蓄積前は前回の読み出し時に光電荷転送用のＭＯＳトラ
ンジスタ１０２によってソースフォロア用ＭＯＳトラン
ジスタ１０３とＦＤ線１０８により構成されるフローテ
ィングディフュージョンアンプのゲートにそれまで蓄積
していた光電荷を転送しており、ＰＮ接合部にはキャリ
アがいない空乏化状態になっている。この状態からＰＮ
接合受光部に画像情報である光子ｈνが入光し、光子の
量に応じて正孔と電子とが発生する。
における光電荷の読み出しの動作を説明する。フォトダ
イオード部１０１はＰＮ接合で形成されており、光電荷
蓄積前は前回の読み出し時に光電荷転送用のＭＯＳトラ
ンジスタ１０２によってソースフォロア用ＭＯＳトラン
ジスタ１０３とＦＤ線１０８により構成されるフローテ
ィングディフュージョンアンプのゲートにそれまで蓄積
していた光電荷を転送しており、ＰＮ接合部にはキャリ
アがいない空乏化状態になっている。この状態からＰＮ
接合受光部に画像情報である光子ｈνが入光し、光子の
量に応じて正孔と電子とが発生する。
【０００６】今、フォトダイオード部１０１がＰウエル
領域に形成されたＮ領域をもつ電子蓄積型のフォトダイ
オードである場合、Ｐウエル領域は接地電位（ＶSS）に
接続されており、光子ｈνの入光により発生した電子−
正孔対の内、正孔はＰウエル領域の接地電位に引き付け
られ、残った電子がＮ領域のエネルギー準位の一番低い
レベルから蓄積されていく。
領域に形成されたＮ領域をもつ電子蓄積型のフォトダイ
オードである場合、Ｐウエル領域は接地電位（ＶSS）に
接続されており、光子ｈνの入光により発生した電子−
正孔対の内、正孔はＰウエル領域の接地電位に引き付け
られ、残った電子がＮ領域のエネルギー準位の一番低い
レベルから蓄積されていく。
【０００７】所定の時間の蓄積が終わると、蓄積前は空
乏状態であったＮ領域に光電子としての電子が蓄積され
保持された状態になっている。この時、ゲート線１０６
に印加されるリセットパルスφＲ（不図示）はアクティ
ブになっておりリセットＭＯＳトランジスタ１０４はＯ
Ｎしており、またリセット電圧入力パルスφＶＲもアク
ティブにしＭＯＳトランジスタ１０９をＯＮにし、リセ
ット電圧パルスφＶVRもＨｉｇｈレベルになっている。
これにより、信号線１０７−１〜１０７−４とリセット
ＭＯＳトランジスタ１０４を経てソースフォロア用ＭＯ
Ｓトランジスタ１０３のゲートの電位とＦＤ線１０８の
電位はリセット電圧レベルに固定される。
乏状態であったＮ領域に光電子としての電子が蓄積され
保持された状態になっている。この時、ゲート線１０６
に印加されるリセットパルスφＲ（不図示）はアクティ
ブになっておりリセットＭＯＳトランジスタ１０４はＯ
Ｎしており、またリセット電圧入力パルスφＶＲもアク
ティブにしＭＯＳトランジスタ１０９をＯＮにし、リセ
ット電圧パルスφＶVRもＨｉｇｈレベルになっている。
これにより、信号線１０７−１〜１０７−４とリセット
ＭＯＳトランジスタ１０４を経てソースフォロア用ＭＯ
Ｓトランジスタ１０３のゲートの電位とＦＤ線１０８の
電位はリセット電圧レベルに固定される。
【０００８】フォトダイオード部１０１に蓄積された光
電荷を転送するためにリセット用ＭＯＳトランジスタ１
０４とＭＯＳトランジスタ１０９−１〜１０９−４をＯ
ＦＦし、ソースフォロア用ＭＯＳトランジスタ１０３の
ゲート及びＦＤ線１０８をフローティング状態にする。
次にゲート線１０５に印加されるパルスφＴｘをアクテ
ィブにして光電荷転送用のＭＯＳトランジスタ１０２を
ＯＮしフローティングディフュージョンアンプのゲート
及びＦＤ線１０８にそれまで蓄積していた光電荷を転送
する。この時、フォトダイオード部１０１は再び空乏化
され次の蓄積に入る。
電荷を転送するためにリセット用ＭＯＳトランジスタ１
０４とＭＯＳトランジスタ１０９−１〜１０９−４をＯ
ＦＦし、ソースフォロア用ＭＯＳトランジスタ１０３の
ゲート及びＦＤ線１０８をフローティング状態にする。
次にゲート線１０５に印加されるパルスφＴｘをアクテ
ィブにして光電荷転送用のＭＯＳトランジスタ１０２を
ＯＮしフローティングディフュージョンアンプのゲート
及びＦＤ線１０８にそれまで蓄積していた光電荷を転送
する。この時、フォトダイオード部１０１は再び空乏化
され次の蓄積に入る。
【０００９】このとき転送された光電荷はＦＤ線の容量
とソースフォロアＭＯＳトランジスタのゲート容量とで
容量分割されソースフォロアのゲート電圧Ｖsfとして変
換される。この発生した電圧Ｖsfに応じた電圧が信号線
に出力され画素の電荷情報が読み出される。
とソースフォロアＭＯＳトランジスタのゲート容量とで
容量分割されソースフォロアのゲート電圧Ｖsfとして変
換される。この発生した電圧Ｖsfに応じた電圧が信号線
に出力され画素の電荷情報が読み出される。
【００１０】読み出しが終了した後に再びリセットパル
スφＲをアクティブにし、リセットＭＯＳトランジスタ
１０４をＯＮにする。またリセット電圧入力パルスφＶ
ＲもアクティブにしＭＯＳトランジスタ１０９−１〜１
０９−４をＯＮにする。ただしリセット電圧パルスφＶ
VRをロウ（Ｌｏｗ）にすることによりソースフォロアＭ
ＯＳトランジスタ１０３を不活性化させる。これにより
次の行の電荷情報を読み出す際にこの行の出力と重なら
ないようにすることができる。この動作が終了したら、
リセットパルスφＲをノンアクティブにし、リセットＭ
ＯＳトランジスタ１０４をＯＦＦにする。またリセット
電圧入力パルスφＶＲもノンアクティブにしＭＯＳトラ
ンジスタ１０９−１〜１０９−４をＯＦＦにし、１行分
の動作は終了し次行の読み出しを開始する。
スφＲをアクティブにし、リセットＭＯＳトランジスタ
１０４をＯＮにする。またリセット電圧入力パルスφＶ
ＲもアクティブにしＭＯＳトランジスタ１０９−１〜１
０９−４をＯＮにする。ただしリセット電圧パルスφＶ
VRをロウ（Ｌｏｗ）にすることによりソースフォロアＭ
ＯＳトランジスタ１０３を不活性化させる。これにより
次の行の電荷情報を読み出す際にこの行の出力と重なら
ないようにすることができる。この動作が終了したら、
リセットパルスφＲをノンアクティブにし、リセットＭ
ＯＳトランジスタ１０４をＯＦＦにする。またリセット
電圧入力パルスφＶＲもノンアクティブにしＭＯＳトラ
ンジスタ１０９−１〜１０９−４をＯＦＦにし、１行分
の動作は終了し次行の読み出しを開始する。
【００１１】次に再び図８を用いてエリアセンサ全体の
回路動作を説明する。点線で囲まれた画素ブロックＢ１
１〜Ｂ３４はそれぞれＣＭＯＳセンサの１画素（単位セ
ル）を示しており、ここでは説明の便宜上ＣＭＯＳセン
サを３×４の画素配列に並べたものを示しているが、こ
れに限ったものではない。垂直出力線１０７−１には画
素ブロックＢ１１，Ｂ２１，Ｂ３１の出力、垂直出力線
１０７−２には画素ブロックＢ１２，Ｂ２２，Ｂ３２の
出力、垂直出力線１０７−３には画素ブロックＢ１３，
Ｂ２３，Ｂ３３の出力、垂直出力線１０７−４には画素
ブロックＢ１４，Ｂ２４，Ｂ３４の出力がそれぞれ接続
されている。垂直走査回路１１０１は２次元センサ部の
第１、第２、第３ラインと順次水平方向に位置する画素
領域をアクティブにして同じ水平ラインに位置する画素
ブロックを読み出した後、次ラインの水平方向の画素領
域を読み出す。前記垂直出力線１０７−１から１０７−
４にはそれぞれ定電流源となる負荷ＭＯＳトランジスタ
１１１−１〜１１１−４が接続されている。各負荷ＭＯ
Ｓトランジスタ１１１−１〜１１１−４はトランジスタ
１１２と対になりカレントミラー回路を構成しておりト
ランジスタ１１２のドレインには電流源が接続されてい
る。
回路動作を説明する。点線で囲まれた画素ブロックＢ１
１〜Ｂ３４はそれぞれＣＭＯＳセンサの１画素（単位セ
ル）を示しており、ここでは説明の便宜上ＣＭＯＳセン
サを３×４の画素配列に並べたものを示しているが、こ
れに限ったものではない。垂直出力線１０７−１には画
素ブロックＢ１１，Ｂ２１，Ｂ３１の出力、垂直出力線
１０７−２には画素ブロックＢ１２，Ｂ２２，Ｂ３２の
出力、垂直出力線１０７−３には画素ブロックＢ１３，
Ｂ２３，Ｂ３３の出力、垂直出力線１０７−４には画素
ブロックＢ１４，Ｂ２４，Ｂ３４の出力がそれぞれ接続
されている。垂直走査回路１１０１は２次元センサ部の
第１、第２、第３ラインと順次水平方向に位置する画素
領域をアクティブにして同じ水平ラインに位置する画素
ブロックを読み出した後、次ラインの水平方向の画素領
域を読み出す。前記垂直出力線１０７−１から１０７−
４にはそれぞれ定電流源となる負荷ＭＯＳトランジスタ
１１１−１〜１１１−４が接続されている。各負荷ＭＯ
Ｓトランジスタ１１１−１〜１１１−４はトランジスタ
１１２と対になりカレントミラー回路を構成しておりト
ランジスタ１１２のドレインには電流源が接続されてい
る。
【００１２】このエリアセンサにおいて、最初の走査で
垂直走査回路１１０１は２次元エリアセンサの第１ライ
ンを選択するためリセットゲート線のうち１０６−１の
みをアクティブにし、リセットＭＯＳトランジスタ１０
４をＯＮさせる。また、他のリセットゲート線１０６−
２，１０６−３をノンアクティブとする。さらにリセッ
ト電圧入力パルスφＶＲをアクティブにしＭＯＳトラン
ジスタ１０９をＯＮし、φＶVRをＨｉｇｈレベルにする
ことによりリセットＭＯＳトランジスタ１０４を通して
ソースフォロアＭＯＳトランジスタ１０３をアクティブ
にすることができる。このようにして、第１ラインの画
素ブロックＢ１１，Ｂ１２，Ｂ１３，Ｂ１４のみがアク
ティブになり信号電荷を転送した後に、画素ブロックＢ
１１は信号線１０７−１へ、画素ブロックＢ１２は信号
線１０７−２へ画素ブロックＢ１３は信号線１０７−３
へ、画素ブロックＢ１４は信号線１０７−４へとそれぞ
れの画素ブロックで光電変換された画像情報をソースフ
ォロア１０３を通して一括して出力する。この信号は各
信号線１０７−１〜１０７−４に接続された信号保持手
段１１０２−１〜１１０２−４に保持される。信号保持
手段１１０２−１〜１１０２−４の出力は水平転送ＭＯ
Ｓトランジスタ１１０３−１〜１１０３−４を介して水
平出力線１１０４で共通接続され、電圧バッファアンプ
１１０５を介してＶｏｕｔとして出力される。水平走査
回路１１０６からの制御信号により水平転送ＭＯＳトラ
ンジスタ１１０３−１〜１１０３−４を順次ＯＮさせる
ことにより信号保持手段１１０２−１〜１１０２−４に
保持された第１ライン目の画像情報から順次時系列に読
み出すことで水平スキャンを実現し、Ｖｏｕｔから各画
素の画像情報を得る。第１ラインの読み出しが終了する
とまず、リセットゲート線のうちリセットゲート線１０
６−１のみをアクティブにし、リセットＭＯＳトランジ
スタ１０４を再びＯＮさせる。次にφＶＲをアクティブ
にしＭＯＳトランジスタ１０９をＯＮしφＶVRをＬｏｗ
にすることによりリセットＭＯＳトランジスタ１０４を
通してソースフォロアＭＯＳトランジスタ１０３をノン
アクティブにする。
垂直走査回路１１０１は２次元エリアセンサの第１ライ
ンを選択するためリセットゲート線のうち１０６−１の
みをアクティブにし、リセットＭＯＳトランジスタ１０
４をＯＮさせる。また、他のリセットゲート線１０６−
２，１０６−３をノンアクティブとする。さらにリセッ
ト電圧入力パルスφＶＲをアクティブにしＭＯＳトラン
ジスタ１０９をＯＮし、φＶVRをＨｉｇｈレベルにする
ことによりリセットＭＯＳトランジスタ１０４を通して
ソースフォロアＭＯＳトランジスタ１０３をアクティブ
にすることができる。このようにして、第１ラインの画
素ブロックＢ１１，Ｂ１２，Ｂ１３，Ｂ１４のみがアク
ティブになり信号電荷を転送した後に、画素ブロックＢ
１１は信号線１０７−１へ、画素ブロックＢ１２は信号
線１０７−２へ画素ブロックＢ１３は信号線１０７−３
へ、画素ブロックＢ１４は信号線１０７−４へとそれぞ
れの画素ブロックで光電変換された画像情報をソースフ
ォロア１０３を通して一括して出力する。この信号は各
信号線１０７−１〜１０７−４に接続された信号保持手
段１１０２−１〜１１０２−４に保持される。信号保持
手段１１０２−１〜１１０２−４の出力は水平転送ＭＯ
Ｓトランジスタ１１０３−１〜１１０３−４を介して水
平出力線１１０４で共通接続され、電圧バッファアンプ
１１０５を介してＶｏｕｔとして出力される。水平走査
回路１１０６からの制御信号により水平転送ＭＯＳトラ
ンジスタ１１０３−１〜１１０３−４を順次ＯＮさせる
ことにより信号保持手段１１０２−１〜１１０２−４に
保持された第１ライン目の画像情報から順次時系列に読
み出すことで水平スキャンを実現し、Ｖｏｕｔから各画
素の画像情報を得る。第１ラインの読み出しが終了する
とまず、リセットゲート線のうちリセットゲート線１０
６−１のみをアクティブにし、リセットＭＯＳトランジ
スタ１０４を再びＯＮさせる。次にφＶＲをアクティブ
にしＭＯＳトランジスタ１０９をＯＮしφＶVRをＬｏｗ
にすることによりリセットＭＯＳトランジスタ１０４を
通してソースフォロアＭＯＳトランジスタ１０３をノン
アクティブにする。
【００１３】第１ラインの走査が終了すると垂直走査回
路１１０１は第２ラインの読み出しを行うために第１ラ
イン及び第３ライン目のリセットゲート線１０５−１と
１０５−３をＬｏｗにし、第２ライン目のリセットゲー
ト線１０５−２をＨｉｇｈレベルにし、画素ブロックＢ
２１，Ｂ２２，Ｂ２３，Ｂ２４の画素を選択し前述の動
作と同様に読み出しを行う。
路１１０１は第２ラインの読み出しを行うために第１ラ
イン及び第３ライン目のリセットゲート線１０５−１と
１０５−３をＬｏｗにし、第２ライン目のリセットゲー
ト線１０５−２をＨｉｇｈレベルにし、画素ブロックＢ
２１，Ｂ２２，Ｂ２３，Ｂ２４の画素を選択し前述の動
作と同様に読み出しを行う。
【００１４】
【発明が解決しようとする課題】しかしながら、上記従
来例においてＦＤ線の容量Ｃfdが大きくなると光電荷Ｑ
が電圧Ｖsfに変換される効率が低下し、結果的に信号電
荷の読み出しの出力電圧が低下するという問題が生じて
しまう。
来例においてＦＤ線の容量Ｃfdが大きくなると光電荷Ｑ
が電圧Ｖsfに変換される効率が低下し、結果的に信号電
荷の読み出しの出力電圧が低下するという問題が生じて
しまう。
【００１５】以下にその問題について具体的に述べる。
転送された光電荷がソースフォロアＭＯＳトランジスタ
１０３のゲートに印加される電圧はＦＤ線の容量に依存
するのであるが、ＦＤ線１０８に付随する容量は図９に
示す等価回路で表される。
転送された光電荷がソースフォロアＭＯＳトランジスタ
１０３のゲートに印加される電圧はＦＤ線の容量に依存
するのであるが、ＦＤ線１０８に付随する容量は図９に
示す等価回路で表される。
【００１６】図９中、Ｃsfはソースフォロア用ＭＯＳト
ランジスタ１０３のゲートに主に起因する容量、Ｃtxは
光電荷転送用のＭＯＳトランジスタ１０２のドレインに
主に起因する容量、Ｃresはリセット用ＭＯＳトランジ
スタ１０４のドレインに主に起因する容量であり、Ｃ
parはＦＤ線と基板間の容量などといった固定された電
位とＦＤ線間に生じる寄生容量、ＣwireはＦＤ線と信号
線１０７間に生じる寄生容量である。いま、
ランジスタ１０３のゲートに主に起因する容量、Ｃtxは
光電荷転送用のＭＯＳトランジスタ１０２のドレインに
主に起因する容量、Ｃresはリセット用ＭＯＳトランジ
スタ１０４のドレインに主に起因する容量であり、Ｃ
parはＦＤ線と基板間の容量などといった固定された電
位とＦＤ線間に生じる寄生容量、ＣwireはＦＤ線と信号
線１０７間に生じる寄生容量である。いま、
【００１７】
【数１】 Ｃsum＝Ｃsf＋Ｃtx＋Ｃres＋Ｃpar （式１） とし、光電荷転送用のＭＯＳトランジスタ１０２から転
送された光電荷をＱ、信号線の電位をＶsigとしたとき
ソースフォロアのゲートに印加される電圧Ｖsfは以下の
式で表される。
送された光電荷をＱ、信号線の電位をＶsigとしたとき
ソースフォロアのゲートに印加される電圧Ｖsfは以下の
式で表される。
【００１８】
【数２】 （式２）の第１項は、隣接する信号線の容量に対して並
列の容量が付加された状態を示しており、これにより電
圧Ｖsfは低下してしまう。また、第２項はＶsigの電位
によりＶsfが大きく影響を受けることを示しており、隣
接する画素からの出力電圧がＣwireの容量結合により電
圧Ｖsfを変動させてしまうことを示している。従って容
量Ｃwireはできるだけ小さいことが望ましく、信号線１
０７とＦＤ線１０８との間の距離をできるだけ大きくす
ることが求められる。しかしながらこの間隔を広げると
レイアウトの制約からその分だけソースフォロアＭＯＳ
トランジスタ１０３のゲート幅が狭くなり駆動力の低下
が生じるなどといった他の部分への影響が発生してしま
うという問題がある。
列の容量が付加された状態を示しており、これにより電
圧Ｖsfは低下してしまう。また、第２項はＶsigの電位
によりＶsfが大きく影響を受けることを示しており、隣
接する画素からの出力電圧がＣwireの容量結合により電
圧Ｖsfを変動させてしまうことを示している。従って容
量Ｃwireはできるだけ小さいことが望ましく、信号線１
０７とＦＤ線１０８との間の距離をできるだけ大きくす
ることが求められる。しかしながらこの間隔を広げると
レイアウトの制約からその分だけソースフォロアＭＯＳ
トランジスタ１０３のゲート幅が狭くなり駆動力の低下
が生じるなどといった他の部分への影響が発生してしま
うという問題がある。
【００１９】
【課題を解決するための手段】本発明の光電変換装置
は、光電変換素子と、前記光電変換素子により光電変換
された電荷を保持するフローティングディフュージョン
領域と、前記電荷に応じた信号を増幅して出力する増幅
手段と、前記フローティングディフュージョン領域と前
記増幅手段の入力部とを接続する為の配線と、を有する
単位セルが複数個配列された光電変換装置において、隣
接する前記単位セルの前記配線どうしが隣り合うように
配置されていることを特徴とするものである。
は、光電変換素子と、前記光電変換素子により光電変換
された電荷を保持するフローティングディフュージョン
領域と、前記電荷に応じた信号を増幅して出力する増幅
手段と、前記フローティングディフュージョン領域と前
記増幅手段の入力部とを接続する為の配線と、を有する
単位セルが複数個配列された光電変換装置において、隣
接する前記単位セルの前記配線どうしが隣り合うように
配置されていることを特徴とするものである。
【００２０】また本発明の撮像システムは、上記本発明
の光電変換装置と、この光電変換装置へ光を結像する光
学系と、該光電変換装置からの出力信号を処理する信号
処理回路とを有することを特徴とするものである。
の光電変換装置と、この光電変換装置へ光を結像する光
学系と、該光電変換装置からの出力信号を処理する信号
処理回路とを有することを特徴とするものである。
【００２１】本発明は、ＦＤ線どうしが隣り合うように
配置することで、従来のＦＤ線と信号線間に生じる寄生
容量より寄生容量を小さくし、それに伴い光電荷の変換
効率を向上することを可能としたものである。
配置することで、従来のＦＤ線と信号線間に生じる寄生
容量より寄生容量を小さくし、それに伴い光電荷の変換
効率を向上することを可能としたものである。
【００２２】
【発明の実施の形態】以下、本発明の実施形態について
図面を用いて詳細に説明する。
図面を用いて詳細に説明する。
【００２３】［実施形態１］図１に本発明の光電変換装
置の第１の実施形態のレイアウト図、及び図２にその回
路図を示す。図１において、１０１は光電変換部である
ところのフォトダイオード部、１０２は光電荷転送用の
ＭＯＳトランジスタ、１０３はソースフォロアを構成す
るＭＯＳトランジスタであり、そのドレイン側はスルー
ホール１１０を介してＶDD電位に固定されている。１０
４はソースフォロアのゲート電位をリセットするための
リセット用ＭＯＳトランジスタである。なお図１におい
ては、１０２〜１０４は各ＭＯＳトランジスタのゲート
を示している。１０５は転送ゲートを駆動するゲート
線、１０６はリセットＭＯＳトランジスタを駆動するゲ
ート線であり、１０７，１０７−１〜１０７−４は変換
された光信号を出力する信号線、１０８は転送ＭＯＳト
ランジスタ及びリセットＭＯＳトランジスタのドレイン
とソースフォロアを構成するＭＯＳトランジスタ（増幅
手段となる）１０３のゲート（増幅手段の入力部とな
る）をつなげているＦＤ線（配線）である。なお、転送
ＭＯＳトランジスタのドレインはフローティングディフ
ュージョン（ＦＤ）領域１００として機能しており、こ
のＦＤ領域１００にフォトダイオード部１０１からの電
荷が転送され、保持される。そしてＦＤ線１０８はこの
ＦＤ領域１００に接続される。
置の第１の実施形態のレイアウト図、及び図２にその回
路図を示す。図１において、１０１は光電変換部である
ところのフォトダイオード部、１０２は光電荷転送用の
ＭＯＳトランジスタ、１０３はソースフォロアを構成す
るＭＯＳトランジスタであり、そのドレイン側はスルー
ホール１１０を介してＶDD電位に固定されている。１０
４はソースフォロアのゲート電位をリセットするための
リセット用ＭＯＳトランジスタである。なお図１におい
ては、１０２〜１０４は各ＭＯＳトランジスタのゲート
を示している。１０５は転送ゲートを駆動するゲート
線、１０６はリセットＭＯＳトランジスタを駆動するゲ
ート線であり、１０７，１０７−１〜１０７−４は変換
された光信号を出力する信号線、１０８は転送ＭＯＳト
ランジスタ及びリセットＭＯＳトランジスタのドレイン
とソースフォロアを構成するＭＯＳトランジスタ（増幅
手段となる）１０３のゲート（増幅手段の入力部とな
る）をつなげているＦＤ線（配線）である。なお、転送
ＭＯＳトランジスタのドレインはフローティングディフ
ュージョン（ＦＤ）領域１００として機能しており、こ
のＦＤ領域１００にフォトダイオード部１０１からの電
荷が転送され、保持される。そしてＦＤ線１０８はこの
ＦＤ領域１００に接続される。
【００２４】このように、隣接する２つの単位セルは、
互いに鏡面対象なレイアウトになっており、ある１つの
単位セルのＦＤ線は、左右いずれか一方の単位セルのＦ
Ｄ線と向き合うように隣合っている。
互いに鏡面対象なレイアウトになっており、ある１つの
単位セルのＦＤ線は、左右いずれか一方の単位セルのＦ
Ｄ線と向き合うように隣合っている。
【００２５】次に図２を用いて光電荷の読み出しの動作
を説明する。フォトダイオード部１０１はＰＮ接合で形
成されており、光電荷蓄積前は前回の読み出し時に光電
荷転送用のＭＯＳトランジスタ１０２によってソースフ
ォロア用ＭＯＳトランジスタ１０３とＦＤ線１０８によ
り構成されるフローティングディフュージョンアンプの
ゲートにそれまで蓄積していた光電荷を転送しており、
フォトダイオード部の電荷発生・蓄積領域にはキャリア
がいない空乏化状態になっている。この状態からＰＮ接
合受光部に画像情報である光子ｈνが入光し、光子の量
に応じて正孔と電子とが発生する。
を説明する。フォトダイオード部１０１はＰＮ接合で形
成されており、光電荷蓄積前は前回の読み出し時に光電
荷転送用のＭＯＳトランジスタ１０２によってソースフ
ォロア用ＭＯＳトランジスタ１０３とＦＤ線１０８によ
り構成されるフローティングディフュージョンアンプの
ゲートにそれまで蓄積していた光電荷を転送しており、
フォトダイオード部の電荷発生・蓄積領域にはキャリア
がいない空乏化状態になっている。この状態からＰＮ接
合受光部に画像情報である光子ｈνが入光し、光子の量
に応じて正孔と電子とが発生する。
【００２６】今、フォトダイオード部１０１がＰウエル
領域に形成されたＮ領域をもつ電子蓄積型のフォトダイ
オードである場合、Ｐウエル領域は接地電位（ＶSS）に
接続されており、光子ｈνの入光により発生した電子−
正孔対の内、正孔はＰウエル領域の接地電位に引き付け
られ残った電子が電荷発生・蓄積領域であるＮ領域のエ
ネルギー準位の一番低いレベルから蓄積されていく。
領域に形成されたＮ領域をもつ電子蓄積型のフォトダイ
オードである場合、Ｐウエル領域は接地電位（ＶSS）に
接続されており、光子ｈνの入光により発生した電子−
正孔対の内、正孔はＰウエル領域の接地電位に引き付け
られ残った電子が電荷発生・蓄積領域であるＮ領域のエ
ネルギー準位の一番低いレベルから蓄積されていく。
【００２７】所定の時間の蓄積が終わると、蓄積前は空
乏状態であったＮ領域に光電子としての電子が蓄積され
保持された状態になっている。この時ゲート線１０６−
１に印加されるリセットパルスφＲはＨｉｇｈになって
おりリセットＭＯＳトランジスタ１０４はＯＮしてお
り、またリセット電圧入力パルスφＶＲもアクティブに
しＭＯＳトランジスタ１０９をＯＮにし、リセット電圧
φＶVRもＨｉｇｈレベルになっている。これによりφＶ
VRの電位は信号線１０７とリセットＭＯＳトランジスタ
１０４を経てソースフォロア用ＭＯＳトランジスタ１０
３のゲートの電位とＦＤ線１０８の電位はリセット電圧
レベルに固定される。
乏状態であったＮ領域に光電子としての電子が蓄積され
保持された状態になっている。この時ゲート線１０６−
１に印加されるリセットパルスφＲはＨｉｇｈになって
おりリセットＭＯＳトランジスタ１０４はＯＮしてお
り、またリセット電圧入力パルスφＶＲもアクティブに
しＭＯＳトランジスタ１０９をＯＮにし、リセット電圧
φＶVRもＨｉｇｈレベルになっている。これによりφＶ
VRの電位は信号線１０７とリセットＭＯＳトランジスタ
１０４を経てソースフォロア用ＭＯＳトランジスタ１０
３のゲートの電位とＦＤ線１０８の電位はリセット電圧
レベルに固定される。
【００２８】フォトダイオード部１０１に蓄積された光
電荷を転送するためにリセット用ＭＯＳトランジスタ１
０４とＭＯＳトランジスタ１０９−１〜１０９−４をＯ
ＦＦし、ソースフォロア用ＭＯＳトランジスタ１０３の
ゲート及びＦＤ線１０８をフローティング状態にする。
次にゲート線１０５に印加されるパルスφＴｘをアクテ
ィブにして光電荷転送用のＭＯＳトランジスタ１０２を
ＯＮしフローティングディフュージョンアンプのゲート
及びＦＤ線１０８にそれまで蓄積していた光電荷を転送
する。この時フォトダイオード部１０１は再び空乏化さ
れ次の蓄積に入る。
電荷を転送するためにリセット用ＭＯＳトランジスタ１
０４とＭＯＳトランジスタ１０９−１〜１０９−４をＯ
ＦＦし、ソースフォロア用ＭＯＳトランジスタ１０３の
ゲート及びＦＤ線１０８をフローティング状態にする。
次にゲート線１０５に印加されるパルスφＴｘをアクテ
ィブにして光電荷転送用のＭＯＳトランジスタ１０２を
ＯＮしフローティングディフュージョンアンプのゲート
及びＦＤ線１０８にそれまで蓄積していた光電荷を転送
する。この時フォトダイオード部１０１は再び空乏化さ
れ次の蓄積に入る。
【００２９】転送された光電荷がソースフォロアＭＯＳ
トランジスタ１０３のゲートに印加される電圧はＦＤ線
１０８の容量に依存するのであるが、ＦＤ線１０８に付
随する容量は図３に示す等価回路で表される。図中Ｃsf
はソースフォロア用ＭＯＳトランジスタ１０３のゲート
に主に起因する容量、Ｃtxは光電荷転送用のＭＯＳトラ
ンジスタ１０２のドレインに主に起因する容量、Ｃres
はリセット用ＭＯＳトランジスタ１０４のドレインに主
に起因する容量であり、ＣparはＦＤ線と基板間の容量
などといった固定された電位とＦＤ線間に生じる寄生容
量、ＣwireはＦＤ線１０８と隣接するＦＤ線１０８′と
の間に生じる寄生容量である。いま、
トランジスタ１０３のゲートに印加される電圧はＦＤ線
１０８の容量に依存するのであるが、ＦＤ線１０８に付
随する容量は図３に示す等価回路で表される。図中Ｃsf
はソースフォロア用ＭＯＳトランジスタ１０３のゲート
に主に起因する容量、Ｃtxは光電荷転送用のＭＯＳトラ
ンジスタ１０２のドレインに主に起因する容量、Ｃres
はリセット用ＭＯＳトランジスタ１０４のドレインに主
に起因する容量であり、ＣparはＦＤ線と基板間の容量
などといった固定された電位とＦＤ線間に生じる寄生容
量、ＣwireはＦＤ線１０８と隣接するＦＤ線１０８′と
の間に生じる寄生容量である。いま、
【００３０】
【数３】 Ｃsum＝Ｃsf＋Ｃtx＋Ｃres＋Ｃpar （式３） とし、光電荷転送用のＭＯＳトランジスタ１０２から転
送された光電荷をＱ、隣接する光電荷転送用のＭＯＳト
ランジスタ１０２′から転送された光電荷をＱ′とした
ときソースフォロアのゲートに印加される電圧Ｖsfは以
下の式で表される。
送された光電荷をＱ、隣接する光電荷転送用のＭＯＳト
ランジスタ１０２′から転送された光電荷をＱ′とした
ときソースフォロアのゲートに印加される電圧Ｖsfは以
下の式で表される。
【００３１】
【数４】 （式４）の第１項は、前述の（式２）に比べて隣接する
Ｃwireの影響を受けていないことを示している。また、
第２項はＣwireの影響を受けているもののその影響はＣ
wire／（Ｃsum）2であり、通常Ｃsumの方がＣwireより
大きいことを考慮すれば影響を受けにくいことを示して
いる。すなわち、従来の信号線１０７がＦＤ線１０８に
隣接しているレイアウトに比べ本実施形態で示したレイ
アウトの方が隣接画素の影響を受けにくいことを示して
いる。従ってレイアウトの制約を受けることなく、Ｃ
wireの容量を小さくすることができＶsfの出力を大きく
することができる上に、隣接画素の影響を受けにくいと
いう効果がある。
Ｃwireの影響を受けていないことを示している。また、
第２項はＣwireの影響を受けているもののその影響はＣ
wire／（Ｃsum）2であり、通常Ｃsumの方がＣwireより
大きいことを考慮すれば影響を受けにくいことを示して
いる。すなわち、従来の信号線１０７がＦＤ線１０８に
隣接しているレイアウトに比べ本実施形態で示したレイ
アウトの方が隣接画素の影響を受けにくいことを示して
いる。従ってレイアウトの制約を受けることなく、Ｃ
wireの容量を小さくすることができＶsfの出力を大きく
することができる上に、隣接画素の影響を受けにくいと
いう効果がある。
【００３２】ソースフォロアのゲート電圧として発生し
たＶsfに応じた電圧が信号線１０７に出力され画素の電
荷情報が読み出される。読み出しが終了した後に再びリ
セットパルスφＲをアクティブにし、リセットＭＯＳト
ランジスタ１０４をＯＮにする。またリセット電圧入力
パルスφVRもアクティブにしＭＯＳトランジスタ１０９
をＯＮにする、ただしリセット電圧φＶVRをＬｏｗにす
ることによりソースフォロアＭＯＳトランジスタ１０３
を不活性化させる。これにより次の行の電荷情報を読み
出す際にこの行の出力と重ならないようにすることがで
きる。この動作が終了したら、リセットパルスφＲをノ
ンアクティブにし、リセットＭＯＳトランジスタ１０４
をＯＦＦにする。またリセット電圧入力パルスφＶＲも
ノンアクティブにしＭＯＳトランジスタ１０９−１〜１
０９−４をＯＦＦにし、１行分の動作は終了し次行の読
み出しを開始する。
たＶsfに応じた電圧が信号線１０７に出力され画素の電
荷情報が読み出される。読み出しが終了した後に再びリ
セットパルスφＲをアクティブにし、リセットＭＯＳト
ランジスタ１０４をＯＮにする。またリセット電圧入力
パルスφVRもアクティブにしＭＯＳトランジスタ１０９
をＯＮにする、ただしリセット電圧φＶVRをＬｏｗにす
ることによりソースフォロアＭＯＳトランジスタ１０３
を不活性化させる。これにより次の行の電荷情報を読み
出す際にこの行の出力と重ならないようにすることがで
きる。この動作が終了したら、リセットパルスφＲをノ
ンアクティブにし、リセットＭＯＳトランジスタ１０４
をＯＦＦにする。またリセット電圧入力パルスφＶＲも
ノンアクティブにしＭＯＳトランジスタ１０９−１〜１
０９−４をＯＦＦにし、１行分の動作は終了し次行の読
み出しを開始する。
【００３３】［実施形態２］図４に本発明の光電変換装
置の第２の実施形態のレイアウト図、及び図５にその回
路図を示す。それぞれ４つの単位セルのみを図示してい
るが、実際には、これらの単位セルが多数配列される。
置の第２の実施形態のレイアウト図、及び図５にその回
路図を示す。それぞれ４つの単位セルのみを図示してい
るが、実際には、これらの単位セルが多数配列される。
【００３４】２０１ａ，２０１ｂ，２０１ｃ，２０１ｄ
は光電変換部であるところのフォトダイオード部、２０
２ａ，２０２ｂ，２０２ｃ，２０２ｄは光電荷転送用の
ＭＯＳトランジスタ、２０３はソースフォロアを構成す
るＭＯＳトランジスタ、２０４は該ソースフォロアのゲ
ート電位をリセットするためのリセット用ＭＯＳトラン
ジスタである。２０５ａ，２０５ｂ，２０５ｃ，２０５
ｄは転送ゲートを駆動するゲート線、２０６はリセット
ＭＯＳトランジスタを駆動するゲート線であり、２０７
は変換された光信号を出力する信号線、２０８は転送Ｍ
ＯＳトランジスタ及びリセットＭＯＳトランジスタのド
レインとソースフォロアのゲートをつなげているＦＤ線
である。
は光電変換部であるところのフォトダイオード部、２０
２ａ，２０２ｂ，２０２ｃ，２０２ｄは光電荷転送用の
ＭＯＳトランジスタ、２０３はソースフォロアを構成す
るＭＯＳトランジスタ、２０４は該ソースフォロアのゲ
ート電位をリセットするためのリセット用ＭＯＳトラン
ジスタである。２０５ａ，２０５ｂ，２０５ｃ，２０５
ｄは転送ゲートを駆動するゲート線、２０６はリセット
ＭＯＳトランジスタを駆動するゲート線であり、２０７
は変換された光信号を出力する信号線、２０８は転送Ｍ
ＯＳトランジスタ及びリセットＭＯＳトランジスタのド
レインとソースフォロアのゲートをつなげているＦＤ線
である。
【００３５】ここでも、隣接する２つの単位セルは、互
いにほぼ鏡面対象なレイアウト（ＦＤ線とソースフォロ
アＭＯＳトランジスタのゲートとのコンタクト部の位置
が多少ずれている）になっており、ある１つの単位セル
のＦＤ線は、左右いずれか一方の単位セルのＦＤ線と向
き合うように隣合っている。
いにほぼ鏡面対象なレイアウト（ＦＤ線とソースフォロ
アＭＯＳトランジスタのゲートとのコンタクト部の位置
が多少ずれている）になっており、ある１つの単位セル
のＦＤ線は、左右いずれか一方の単位セルのＦＤ線と向
き合うように隣合っている。
【００３６】次に図５を用いて光電荷の読み出しの動作
を説明する。基本的な回路動作は実施形態１と同じであ
る。異なる点は１つのソースフォロアアンプ２０３、及
びリセットＭＯＳトランジスタ２０４に対してフォトダ
イオード２０１ａ〜２０１ｄ、及び転送ＭＯＳトランジ
スタ２０２ａ〜２０２ｄがそれぞれ４つずつ配置され
て、４つの画素で１つの単位セルを構成していることに
ある。つまり、単位セル内でソースフォロアアンプ２０
３、及びリセットＭＯＳトランジスタ２０４が共用され
ている。これにより単位画素あたりのＭＯＳトランジス
タの数が６／４＝１．５個に削減することができ、その
分だけ単位画素あたりの開口率を向上することができ
た。回路動作それ自体はフォトダイオード２０１ａ、光
電荷転送用のＭＯＳトランジスタ２０２ａ、ソースフォ
ロアを構成するＭＯＳトランジスタ２０３、該ソースフ
ォロアのゲート電位をリセットするためのリセット用Ｍ
ＯＳトランジスタ２０４、を１単位として実施形態１と
同様に駆動すればよい。次にフォトダイオード２０１
ｂ、光電荷転送用のＭＯＳトランジスタ２０２ｂ、ソー
スフォロアを構成するＭＯＳトランジスタ２０３、該ソ
ースフォロアのゲート電位をリセットするためのリセッ
ト用ＭＯＳトランジスタ２０４、を１単位として駆動す
るというように順次駆動することにより回路動作はほぼ
実施形態１と同様に行うことができる。
を説明する。基本的な回路動作は実施形態１と同じであ
る。異なる点は１つのソースフォロアアンプ２０３、及
びリセットＭＯＳトランジスタ２０４に対してフォトダ
イオード２０１ａ〜２０１ｄ、及び転送ＭＯＳトランジ
スタ２０２ａ〜２０２ｄがそれぞれ４つずつ配置され
て、４つの画素で１つの単位セルを構成していることに
ある。つまり、単位セル内でソースフォロアアンプ２０
３、及びリセットＭＯＳトランジスタ２０４が共用され
ている。これにより単位画素あたりのＭＯＳトランジス
タの数が６／４＝１．５個に削減することができ、その
分だけ単位画素あたりの開口率を向上することができ
た。回路動作それ自体はフォトダイオード２０１ａ、光
電荷転送用のＭＯＳトランジスタ２０２ａ、ソースフォ
ロアを構成するＭＯＳトランジスタ２０３、該ソースフ
ォロアのゲート電位をリセットするためのリセット用Ｍ
ＯＳトランジスタ２０４、を１単位として実施形態１と
同様に駆動すればよい。次にフォトダイオード２０１
ｂ、光電荷転送用のＭＯＳトランジスタ２０２ｂ、ソー
スフォロアを構成するＭＯＳトランジスタ２０３、該ソ
ースフォロアのゲート電位をリセットするためのリセッ
ト用ＭＯＳトランジスタ２０４、を１単位として駆動す
るというように順次駆動することにより回路動作はほぼ
実施形態１と同様に行うことができる。
【００３７】本実施形態では複数画素を共通のソースフ
ォロアＭＯＳトランジスタとリセットＭＯＳトランジス
タで駆動することにより単位画素あたりの開口率は向上
するもののＦＤ線２０８の長さが長くなってしまうため
にＦＤ線の隣接する画素との寄生容量Ｃwireが実施形態
１に比べて大きくなってしまう。従って本発明のごとく
複数画素を共通のソースフォロアアンプで増幅する場
合、ＦＤ線同士を隣接するように配置することにより、
より効果的にＦＤ線の寄生容量を小さく抑えると同時に
隣接する信号線の影響を受けにくくすることができるよ
うになる。
ォロアＭＯＳトランジスタとリセットＭＯＳトランジス
タで駆動することにより単位画素あたりの開口率は向上
するもののＦＤ線２０８の長さが長くなってしまうため
にＦＤ線の隣接する画素との寄生容量Ｃwireが実施形態
１に比べて大きくなってしまう。従って本発明のごとく
複数画素を共通のソースフォロアアンプで増幅する場
合、ＦＤ線同士を隣接するように配置することにより、
より効果的にＦＤ線の寄生容量を小さく抑えると同時に
隣接する信号線の影響を受けにくくすることができるよ
うになる。
【００３８】［実施形態３］図６は本発明の光電変換装
置の第３の実施形態を示す回路図である。本実施形態で
は各画素に用いているソースフォロア型の増幅器をソー
スコモン型のＭＯＳ型増幅器として用いている例を示し
た。この型の増幅器を用いると、例えば特開平０９−２
００６１４号公報に見るように信号線１０７の出力は反
転ＭＯＳトランジスタ１０３のゲートの電圧に対して反
転したものになるが、その動作については基本的に実施
形態１に示した回路と変わることがない。
置の第３の実施形態を示す回路図である。本実施形態で
は各画素に用いているソースフォロア型の増幅器をソー
スコモン型のＭＯＳ型増幅器として用いている例を示し
た。この型の増幅器を用いると、例えば特開平０９−２
００６１４号公報に見るように信号線１０７の出力は反
転ＭＯＳトランジスタ１０３のゲートの電圧に対して反
転したものになるが、その動作については基本的に実施
形態１に示した回路と変わることがない。
【００３９】具体的なレイアウト図は省略するが、ここ
でも、隣接する２つの単位セルは、互いにほぼ鏡面対象
なレイアウト（上記実施形態と同じようにＦＤ線とソー
スフォロアＭＯＳトランジスタのゲートとのコンタクト
部の位置が多少ずれていてもかまわない）になってお
り、ある１つの単位セルのＦＤ線は、左右いずれか一方
の単位セルのＦＤ線と向き合うように隣合っている。こ
の型の増幅器を用いると、例えば特開平０９−２００６
１４号公報に見るように信号線１０７の出力は反転ＭＯ
Ｓトランジスタ１０３のゲートの電圧に対して反転した
ものになるが、その動作については基本的に実施形態１
に示した回路と変わることがない。また、図２と同様に
フローティングディフュージョン容量を低減する効果が
ある。従って本発明のごとく反転アンプで増幅する場合
についても、ＦＤ線同士を隣接するように配置すること
により、効果的にＦＤ線の寄生容量を小さく抑えると同
時に隣接する信号線の影響を受けにくくすることができ
るようになる。
でも、隣接する２つの単位セルは、互いにほぼ鏡面対象
なレイアウト（上記実施形態と同じようにＦＤ線とソー
スフォロアＭＯＳトランジスタのゲートとのコンタクト
部の位置が多少ずれていてもかまわない）になってお
り、ある１つの単位セルのＦＤ線は、左右いずれか一方
の単位セルのＦＤ線と向き合うように隣合っている。こ
の型の増幅器を用いると、例えば特開平０９−２００６
１４号公報に見るように信号線１０７の出力は反転ＭＯ
Ｓトランジスタ１０３のゲートの電圧に対して反転した
ものになるが、その動作については基本的に実施形態１
に示した回路と変わることがない。また、図２と同様に
フローティングディフュージョン容量を低減する効果が
ある。従って本発明のごとく反転アンプで増幅する場合
についても、ＦＤ線同士を隣接するように配置すること
により、効果的にＦＤ線の寄生容量を小さく抑えると同
時に隣接する信号線の影響を受けにくくすることができ
るようになる。
【００４０】図１０に上記光電変換装置を用いた撮像シ
ステム概略図を示す。同図に示すように、光学系７１を
通って入射した画像光は本発明に係わる光電変換装置で
あるＣＭＯＳセンサー７２上に結像する。ＣＭＯＳセン
サー７２上に配置されている画素アレーによって光情報
は電気信号へと変換される。その電気信号は信号処理回
路７３によってホワイトバランス補正、ガンマ補正、輝
度信号形成、色信号形成、輪郭補正処理等予め決められ
た方法によって信号変換処理され、出力される。信号処
理された信号は、記録系、通信系７４により情報記録装
置により記録、あるいは情報転送される。記録、あるい
は転送された信号は再生系７７により再生される。ＣＭ
ＯＳセンサー７２、信号処理回路７３はタイミング制御
回路７５により制御され、光学系７１、タイミング制御
回路７５、記録系・通信系７４、再生系７７はシステム
コントロール回路７６により制御される。
ステム概略図を示す。同図に示すように、光学系７１を
通って入射した画像光は本発明に係わる光電変換装置で
あるＣＭＯＳセンサー７２上に結像する。ＣＭＯＳセン
サー７２上に配置されている画素アレーによって光情報
は電気信号へと変換される。その電気信号は信号処理回
路７３によってホワイトバランス補正、ガンマ補正、輝
度信号形成、色信号形成、輪郭補正処理等予め決められ
た方法によって信号変換処理され、出力される。信号処
理された信号は、記録系、通信系７４により情報記録装
置により記録、あるいは情報転送される。記録、あるい
は転送された信号は再生系７７により再生される。ＣＭ
ＯＳセンサー７２、信号処理回路７３はタイミング制御
回路７５により制御され、光学系７１、タイミング制御
回路７５、記録系・通信系７４、再生系７７はシステム
コントロール回路７６により制御される。
【００４１】
【発明の効果】以上説明したように本発明によれば、フ
ローティングディフュージョン容量が低減され、それに
伴い単位画素での光電変換をゲインを向上させ高感度化
を実現するとともに隣接する信号線からの容量結合によ
る信号ノイズが低減された固体撮像素子を提供すること
ができる。
ローティングディフュージョン容量が低減され、それに
伴い単位画素での光電変換をゲインを向上させ高感度化
を実現するとともに隣接する信号線からの容量結合によ
る信号ノイズが低減された固体撮像素子を提供すること
ができる。
【図１】本発明の光電変換装置の第１の実施形態のレイ
アウト図である。
アウト図である。
【図２】上記第１の実施形態の光電変換装置の回路図で
ある。
ある。
【図３】ＦＤ線に付随する容量を示す等価回路である。
【図４】本発明の光電変換装置の第２の実施形態のレイ
アウト図である。
アウト図である。
【図５】上記第２の実施形態の光電変換装置の回路図で
ある。
ある。
【図６】本発明の光電変換装置の第３の実施形態を示す
回路図である。
回路図である。
【図７】従来のＣＭＯＳ型センサの画素レイアウト図で
ある。
ある。
【図８】エリアセンサの概要を記した回路図である。
【図９】従来例によるＦＤ線に付随する容量の等価回路
図である。
図である。
【図１０】本発明による撮像システムを示す概略図であ
る。
る。
１０１ フォトダイオード部 １０２ 光電荷転送用のＭＯＳトランジスタ １０３ ソースフォロアを構成するＭＯＳトランジスタ １１０ スルーホール １０４ リセット用ＭＯＳトランジスタ １０５ ゲート線 １０６ ゲート線 １０７ 信号線 １０８ ＦＤ線 ２０１ａ，２０１ｂ，２０１ｃ，２０１ｄ フォトダイ
オード部 ２０２ａ，２０２ｂ，２０２ｃ，２０２ｄ 光電荷転送
用のＭＯＳトランジスタ ２０３ ソースフォロアを構成するＭＯＳトランジスタ ２０４ リセット用ＭＯＳトランジスタ ２０５ａ，２０５ｂ，２０５ｃ，２０５ｄ ゲート線 ２０６ ゲート線 ２０７ 信号線 ２０８ ＦＤ線
オード部 ２０２ａ，２０２ｂ，２０２ｃ，２０２ｄ 光電荷転送
用のＭＯＳトランジスタ ２０３ ソースフォロアを構成するＭＯＳトランジスタ ２０４ リセット用ＭＯＳトランジスタ ２０５ａ，２０５ｂ，２０５ｃ，２０５ｄ ゲート線 ２０６ ゲート線 ２０７ 信号線 ２０８ ＦＤ線
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA01 AB01 BA14 CA03 FA06 FA33 FA42 FA50 5C024 AX01 CX11 CX41 CY47 GX03 GX16 GY39 GZ16 GZ19 HX17 HX40 HX41
Claims (7)
- 【請求項１】 光電変換素子と、前記光電変換素子によ
り光電変換された電荷を保持するフローティングディフ
ュージョン領域と、前記電荷に応じた信号を増幅して出
力する増幅手段と、前記フローティングディフュージョ
ン領域と前記増幅手段の入力部とを接続する為の配線
と、を有する単位セルが複数個配列された光電変換装置
において、 隣接する前記単位セルの前記配線どうしが隣り合うよう
に配置されていることを特徴とする光電変換装置。 - 【請求項２】 請求項１に記載の光電変換装置におい
て、前記単位セル内の前記光電変換素子は複数であり、
これら複数の光電変換素子と一つの前記フローティング
ディフュージョン領域との間に複数のスイッチ手段が設
けられていることを特徴とする光電変換装置。 - 【請求項３】 請求項１に記載の光電変換装置におい
て、前記配線は前記フローティングディフュージョン領
域をリセットするリセット手段に接続され、前記単位セ
ル内に前記リセット手段が設けられていることを特徴と
する光電変換装置。 - 【請求項４】 請求項１〜３のいずれか１項の請求項に
記載の光電変換装置において、前記増幅手段がＭＯＳ型
増幅器であることを特徴とする光電変換装置。 - 【請求項５】 請求項４に記載の光電変換装置におい
て、前記ＭＯＳ型増幅器はソースフォロア増幅器である
ことを特徴とする光電変換装置。 - 【請求項６】 請求項４に記載の光電変換装置におい
て、前記ＭＯＳ型増幅器が反転増幅器であることを特徴
とする光電変換装置。 - 【請求項７】 請求項１〜６のいずれか１項の請求項に
記載の光電変換装置と、この光電変換装置へ光を結像す
る光学系と、該光電変換装置からの出力信号を処理する
信号処理回路とを有することを特徴とする撮像システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000233650A JP2002050752A (ja) | 2000-08-01 | 2000-08-01 | 光電変換装置およびこれを用いた撮像システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000233650A JP2002050752A (ja) | 2000-08-01 | 2000-08-01 | 光電変換装置およびこれを用いた撮像システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002050752A true JP2002050752A (ja) | 2002-02-15 |
Family
ID=18726144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000233650A Pending JP2002050752A (ja) | 2000-08-01 | 2000-08-01 | 光電変換装置およびこれを用いた撮像システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002050752A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7193258B2 (en) | 2004-03-18 | 2007-03-20 | Renesas Technology Corp. | Image pickup element performing image detection of high resolution and high image quality and image pickup apparatus including the same |
| US8023025B2 (en) | 2006-08-01 | 2011-09-20 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and image pickup system using the same |
| KR101244573B1 (ko) * | 2005-06-01 | 2013-03-25 | 옴니비전 테크놀러지즈 인코포레이티드 | 이미지 센서와 그 제조 방법 및 이미지 센서를 포함하는디지털 카메라 |
| KR101254360B1 (ko) * | 2005-06-01 | 2013-04-12 | 옴니비전 테크놀러지즈 인코포레이티드 | 이미지 센서 및 이를 포함하는 카메라 |
| US9137471B2 (en) | 2013-06-20 | 2015-09-15 | Canon Kabushiki Kaisha | Solid-state image sensor |
| US9386248B2 (en) | 2012-06-26 | 2016-07-05 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state imaging device |
| US9653510B2 (en) | 2012-06-25 | 2017-05-16 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state imaging device |
| CN111415951A (zh) * | 2019-01-07 | 2020-07-14 | 三星电子株式会社 | 图像传感器 |
-
2000
- 2000-08-01 JP JP2000233650A patent/JP2002050752A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7663168B2 (en) | 2004-03-18 | 2010-02-16 | Renesas Technology Corp. | Image pickup element performing image detection of high resolution and high image quality and image pickup apparatus including the same |
| US7868365B2 (en) | 2004-03-18 | 2011-01-11 | Renesas Electronics Corporation | Image pickup element performing image detection of high resolution and high image quality and image pickup apparatus including the same |
| US7193258B2 (en) | 2004-03-18 | 2007-03-20 | Renesas Technology Corp. | Image pickup element performing image detection of high resolution and high image quality and image pickup apparatus including the same |
| US8106433B2 (en) | 2004-03-18 | 2012-01-31 | Renesas Electronics Corporation | Image pickup element performing image detection of high resolution and high image quality and image pickup apparatus including the same |
| KR101254360B1 (ko) * | 2005-06-01 | 2013-04-12 | 옴니비전 테크놀러지즈 인코포레이티드 | 이미지 센서 및 이를 포함하는 카메라 |
| KR101244573B1 (ko) * | 2005-06-01 | 2013-03-25 | 옴니비전 테크놀러지즈 인코포레이티드 | 이미지 센서와 그 제조 방법 및 이미지 센서를 포함하는디지털 카메라 |
| US8023025B2 (en) | 2006-08-01 | 2011-09-20 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and image pickup system using the same |
| US9653510B2 (en) | 2012-06-25 | 2017-05-16 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state imaging device |
| US10103181B2 (en) | 2012-06-25 | 2018-10-16 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state imaging device |
| US10818707B2 (en) | 2012-06-25 | 2020-10-27 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state imaging device |
| US11605656B2 (en) | 2012-06-25 | 2023-03-14 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state imaging device |
| US9386248B2 (en) | 2012-06-26 | 2016-07-05 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state imaging device |
| US9137471B2 (en) | 2013-06-20 | 2015-09-15 | Canon Kabushiki Kaisha | Solid-state image sensor |
| CN111415951A (zh) * | 2019-01-07 | 2020-07-14 | 三星电子株式会社 | 图像传感器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240006427A1 (en) | Imaging device and imaging system | |
| US10468442B2 (en) | Solid-state imaging device and camera | |
| US7916195B2 (en) | Solid-state imaging device, imaging apparatus and camera | |
| JP5471174B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| JP5089017B2 (ja) | 固体撮像装置及び固体撮像システム | |
| EP0926738A2 (en) | Solid-state image pickup device | |
| JP4916101B2 (ja) | 光電変換装置、固体撮像装置及び固体撮像システム | |
| US5955753A (en) | Solid-state image pickup apparatus and image pickup apparatus | |
| JP4881987B2 (ja) | 固体撮像装置および撮像装置 | |
| KR101691667B1 (ko) | 촬상 소자 및 카메라 시스템 | |
| JP2006073736A (ja) | 光電変換装置、固体撮像装置及び固体撮像システム | |
| KR100820520B1 (ko) | 고체촬상장치 | |
| JP2011082769A (ja) | 固体撮像装置および撮像装置 | |
| KR20080039538A (ko) | 사-방향 공유 픽셀에 이-방향 공유 저장 게이트를 제공하는방법 및 장치 | |
| US9924120B2 (en) | Pixel unit and image sensor | |
| JP2002050752A (ja) | 光電変換装置およびこれを用いた撮像システム | |
| JP4851164B2 (ja) | 増幅型固体撮像装置 | |
| JP2003333431A (ja) | 固体撮像装置とその駆動方法 | |
| JP3919243B2 (ja) | 光電変換装置 | |
| JP2000078472A (ja) | 光電変換装置及びそれを用いた撮像装置 | |
| JP7115067B2 (ja) | 固体撮像素子及び撮像システム | |
| JP6536627B2 (ja) | 固体撮像装置及び電子機器 | |
| KR100683396B1 (ko) | 이미지센서의 화소어레이 주사 방법 | |
| JPH035671B2 (ja) | ||
| JPH0630343A (ja) | 固体撮像デバイス |