WO2022044821A1 - 電子部品、モジュールおよび電子部品の製造方法 - Google Patents

電子部品、モジュールおよび電子部品の製造方法 Download PDF

Info

Publication number
WO2022044821A1
WO2022044821A1 PCT/JP2021/029703 JP2021029703W WO2022044821A1 WO 2022044821 A1 WO2022044821 A1 WO 2022044821A1 JP 2021029703 W JP2021029703 W JP 2021029703W WO 2022044821 A1 WO2022044821 A1 WO 2022044821A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
bump electrode
insulating film
signal bump
film
Prior art date
Application number
PCT/JP2021/029703
Other languages
English (en)
French (fr)
Inventor
涼平 岡部
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202190000657.1U priority Critical patent/CN219642810U/zh
Publication of WO2022044821A1 publication Critical patent/WO2022044821A1/ja
Priority to US18/169,976 priority patent/US20230197632A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to an electronic component, a module, and a method for manufacturing the electronic component.
  • Patent Document 2 describes a structure including a conductive terminal provided so as to protrude from the wiring layer.
  • Modules may be manufactured by mounting electronic components on a board.
  • Signal wiring is arranged on the board of the module.
  • Signal noise is generated from the signal wiring. Since this signal noise is generated from the signal wiring on the surface of the substrate, a shield film is required to prevent the signal noise from affecting the electronic components.
  • an object of the present invention is to provide an electronic component, a module, and a method for manufacturing an electronic component that can shield noise generated from a substrate.
  • the electronic component according to the present invention includes an electronic component body having a first surface and a signal bump electrode arranged on the first surface so as to protrude from the first surface of the electronic component body. And a protective film arranged so as to cover a portion of the signal bump electrode other than the portion exposed by the opening while having an opening for exposing a part of the signal bump electrode.
  • the protective film includes a first insulating film, a second insulating film covering the first insulating film, and a shielding film sandwiched between the first insulating film and the second insulating film. ..
  • the shield film is covered with at least one of the first insulating film and the second insulating film so as not to be exposed on the inner surface of the opening.
  • FIG. 1 shows a cross-sectional view of the electronic component 101 according to the present embodiment.
  • FIG. 2 shows an enlarged portion of Z1 in FIG.
  • the electronic component 101 includes an electronic component body 1 having a first surface 1a, a signal bump electrode 5 arranged on the first surface 1a so as to project from the first surface 1a of the electronic component body 1, and a signal bump electrode 5. It has an opening 2 for exposing a part of the signal bump electrode 5, and includes a protective film arranged so as to cover a portion other than the portion exposed by the opening 2.
  • the protective film includes a first insulating film 7, a second insulating film 9 that covers the first insulating film 7, and a shield film 8 that is sandwiched between the first insulating film 7 and the second insulating film 9. including.
  • the shield film 8 is covered with at least one of the first insulating film 7 and the second insulating film 9 so as not to be exposed on the inner surface of the opening 2.
  • the first surface 1a is the lower surface of the electronic component body 1.
  • the signal bump electrode 5 is an electrode provided for exchanging some kind of electric signal.
  • the signal bump electrode 5 may be formed of, for example, solder.
  • the signal bump electrode 5 may be formed as, for example, a ball-shaped electrode.
  • the protective film is arranged so as to cover the side surface of the signal bump electrode 5.
  • the signal bump electrode 5 is arranged on the first surface 1a, it can be said that the first surface 1a is the mounting surface. Since the protective film is provided on the mounting surface and the protective film includes the shield film 8, noise generated from the substrate can be shielded by the shield film 8. That is, it is possible to realize an electronic component that can shield noise generated from a substrate. Further, since the shield film 8 is not exposed on the inner surface of the opening 2, a short circuit occurs with respect to the shield film 8 when the electrical connection to the signal bump electrode 5 is made through the opening 2. You can avoid that.
  • the distance between the end closest to the opening 2 of the shield film 8 and the first surface 1a is the point farthest from the first surface 1a of the signal bump electrode 5 and the first surface. It is preferably longer than the distance from the surface 1a.
  • the signal bump electrode 5 and the protective film when viewed from a direction perpendicular to the first surface 1a, the signal bump electrode 5 and the shield film 8 may have an overlapping portion. preferable. By adopting this configuration, the signal bump electrode 5 can be shielded more reliably.
  • FIG. 3 shows a partially enlarged cross-sectional view of the electronic component in the present embodiment.
  • the electronic component in the present embodiment has the configuration as described in the first embodiment, and further has the following configuration.
  • This electronic component is connected to a portion of the electronic component body 1 that should be the ground potential, and includes a ground bump electrode 6 arranged so as to protrude from the first surface 1a.
  • the shield film 8 is electrically connected to the ground bump electrode 6.
  • the ground bump electrode 6 may be made of the same material as the signal bump electrode 5.
  • the ground bump electrode 6 may be formed in the same shape as the signal bump electrode 5. However, unlike the signal bump electrode 5 provided for exchanging electric signals, the ground bump electrode 6 is provided for the purpose of becoming a ground potential.
  • the effect described in the first embodiment can be obtained, and further, the portion of the electronic component body 1 that should be the ground potential can be efficiently grounded through the ground bump electrode 6. can.
  • FIG. 4 shows a view of the mounting surface of the electronic component 102 in the present embodiment.
  • FIG. 4 for convenience of explanation, it is displayed as a perspective plan view. That is, it is displayed in a state where the protective film other than the shield film 8 is removed. Therefore, in FIG. 4, the shield film 8 is visible in many parts.
  • the electronic component 102 has a configuration as described in the second embodiment, and further has the following configuration.
  • the electronic component 102 has an outer shape that becomes a square when viewed in a plane.
  • a plurality of bump electrodes are arranged in an annular shape along the outer edge.
  • the plurality of bump electrodes include a plurality of signal bump electrodes 5 and a plurality of ground bump electrodes 6.
  • the shield film 8 is separated from the signal bump electrode 5.
  • the shield film 8 is in contact with the ground bump electrode 6.
  • the effects as described in the second embodiment can be obtained.
  • the outer shape of the electronic component when viewed in a plane is a square, but this is only an example.
  • the outer shape of the electronic component when viewed in a plane may be another shape.
  • the outer shape when viewed in a plane may be, for example, a rectangle or a polygon.
  • FIG. 5 shows a cross-sectional view of the module 201 in this embodiment.
  • FIG. 6 shows an enlarged portion of the Z2 portion in FIG.
  • the module 201 includes a substrate 10 including a signal electrode 15 and a ground electrode 16, and an electronic component 103.
  • the electronic component 103 is mounted on the substrate 10.
  • a signal wiring 12 and a ground wiring 13 are arranged inside the board 10.
  • the ground wiring 13 is connected to a ground electrode 16 provided on the surface of the substrate 10 via a ground via conductor 14.
  • the signal bump electrode 5 exposed from the opening 2 of the electronic component 103 is electrically connected to the signal electrode 15 via the solder 21.
  • the shield film 8 is electrically connected to the ground electrode 16 via the solder 22.
  • the second insulating film 9 is provided with an opening so as to expose the shield film 8.
  • the solder 22 is arranged so as to fill this opening.
  • the component 3 is also mounted on the surface of the substrate 10.
  • the sealing resin 20 is arranged so as to cover the component 3 and the electronic component 103.
  • the shield film 8 has a structure for being electrically connected to the ground electrode 16 arranged on the substrate 10 on which the electronic component 103 is mounted.
  • the "structure for being electrically connected to the ground electrode 16" means a portion exposed from the second insulating film 9.
  • the shield film 8 has a portion exposed for such a connection as a “structure for being electrically connected to the ground electrode 16”.
  • the effects as described in the first embodiment can be obtained.
  • the shield film 8 and the ground potential portion of the substrate 10 can be connected even in a place where the bump electrode is not arranged.
  • the signal bump electrode 5 is connected to the signal electrode 15 via the solder 21, but instead of the solder 21, the conductor contains, for example, Cu, Ag, and the like. It may be connected by using a sex resin adhesive.
  • the module 201 including the electronic component 103 is shown, but instead of the electronic component 103, any of the electronic components described above may be provided. Any of the electronic components described so far may be mounted on the surface of the substrate 10. Further, a plurality of electronic components may be included in one module. Different types of electronic components may be combined and mounted on the surface of one common substrate.
  • the method for manufacturing an electronic component in the present embodiment includes a first surface of the electronic component body and a signal bump electrode arranged on the first surface so as to project from the first surface of the electronic component body.
  • a step of forming the second insulating film so as to cover the layer and a step of partially exposing the signal bump electrode by removing the portion of the second insulating film that overlaps the sacrificial layer and the sacrificial layer. include.
  • a first structure including an electronic component main body 1 having the first surface 1a and a signal bump electrode 5 arranged on the first surface 1a so as to project from the first surface 1a of the electronic component main body 1 is prepared.
  • the first insulating film 7 is formed so as to cover the first surface 1a of the first structure and the signal bump electrode 5.
  • the shield film 8 is formed so as to cover the first insulating film 7.
  • grinding is performed so that a part of the signal bump electrode 5 is exposed.
  • the sacrificial layer 27 is arranged so as to cover the exposed portion of the signal bump electrode 5.
  • the sacrificial layer 27 is formed by an inkjet method. That is, the resin droplet 26 is ejected from the inkjet nozzle 25. The sacrificial layer 27 is formed by adhering the resin droplets 26 to a desired region. As described above, by adopting the inkjet method, the sacrificial layer 27 can be formed so as to cover the exposed portion of the signal bump electrode 5.
  • a photoresography method may be adopted.
  • a photoresist material is used as the sacrificial layer 27.
  • the sacrificial layer 27 is formed so as to cover the entire mounting surface.
  • the exposed portion of the signal bump electrode 5 is also covered with the sacrificial layer 27.
  • the photomask 28 is overlapped and the laser beam 29 is irradiated.
  • the photomask 28 is provided with an opening corresponding to the exposed region of the signal bump electrode 5.
  • the laser beam 29 passes through the opening and enters the sacrificial layer 27.
  • the sacrificial layer 27 is locally exposed at this portion. As shown in FIG.
  • the photomask 28 is removed, and the sacrificial layer 27 other than the exposed portion is removed. This can be done by immersing in a developer.
  • the arrow in FIG. 13 indicates the supply of the developer.
  • the sacrificial layer 27 can be formed so as to cover the exposed portion of the signal bump electrode 5.
  • the second insulating film is then covered with the shield film 8 and the sacrificial layer 27 as shown in FIG. 9 is formed.
  • the signal bump electrode 5 is partially exposed by removing the portion of the second insulating film 9 that overlaps the sacrificial layer 27 and the sacrificial layer 27.
  • the second insulating film 9 may be ground until the sacrificial layer 27 is exposed, and then the sacrificial layer 27 may be removed with an organic solvent such as an alkaline aqueous solution or acetone. In this way, the electronic component 104 can be obtained.
  • the manufacturing method in the present embodiment it is possible to obtain an electronic component having the configuration as described in the first embodiment. That is, it is possible to obtain an electronic component capable of shielding noise generated from the substrate.
  • the shield film 18 may be formed so as to cover the upper surface and the side surface of the electronic component main body 1.
  • the method for manufacturing an electronic component in the present embodiment is a first method including an electronic component main body having a first surface and a bump electrode arranged on the first surface so as to protrude from the first surface of the electronic component main body.
  • the process includes a step of partially exposing the signal bump electrode by partially removing the second insulating film by laser processing.
  • FIGS. 7 to 9 are the same as those described in the fifth embodiment. That is, as shown in FIG. 9, the manufacturing method described in the fifth embodiment is the same up to the point where the grinding process is performed so that a part of the signal bump electrode 5 is exposed.
  • a second insulating film 9 is formed so as to cover the signal bump electrode 5 and the shield film 8. Further, as shown in FIG. 18, the region corresponding to the signal bump electrode 5 is irradiated with the laser beam to form the opening 2. In the region irradiated with the laser beam, the second insulating film 9 is removed, and a part of the signal bump electrode 5 is also removed. That is, the signal bump electrode 5 is in a state of being dug down to some extent. In this way, electronic components are obtained.
  • FIG. 19 shows an enlarged part of Z3 in FIG. At the portion where a part of the signal bump electrode 5 is removed by laser processing, unevenness is formed on the surface of the signal bump electrode 5. This unevenness is a trace of laser processing.
  • solder paste As a method of mounting electronic components on the substrate 10 in order to form the module 201 shown in FIG. 5, for example, there is a method of applying solder paste on the substrate 10 side and then mounting the electronic components for reflow. If the surface of the signal bump electrode 5 is uneven, the contact area between the signal bump electrode 5 and the solder paste increases, so that the signal bump electrode 5 and the solder paste can be more reliably bonded to each other, and the electronic component and the substrate 10 can be joined to each other. Bonding reliability is improved.
  • the manufacturing method in the present embodiment it is possible to obtain an electronic component having the configuration as described in the first embodiment. That is, it is possible to obtain an electronic component capable of shielding noise generated from the substrate.
  • the shield film 18 may be formed so as to cover the upper surface and the side surface of the electronic component main body 1.
  • 1 Electronic component body 1a 1st surface, 2 opening, 3 components, 5 signal bump electrode, 6 ground bump electrode, 7 1st insulating film, 8, 18 shield film, 9 2nd insulating film, 10 substrate, 12 signal Wiring, 13 ground wiring, 14 ground via conductor, 15 signal electrode, 16 ground electrode, 17 signal via conductor, 20 encapsulating resin, 21,22 solder, 25 inkjet nozzle, 26 resin droplets, 27 sacrificial layer, 28 photomask , 29 Laser light, 91 (indicating noise propagation) arrow, 101, 102, 103, 104 electronic components, 201 module.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Wire Bonding (AREA)

Abstract

電子部品（１０１）は、第１面（１ａ）を有する電子部品本体（１）と、電子部品本体（１）の第１面（１ａ）から突出するように第１面（１ａ）に配置された信号バンプ電極（５）と、信号バンプ電極（５）の一部を露出させる開口部（２）を有しつつ、信号バンプ電極（５）のうち開口部（２）によって露出する部分以外を覆うように配置された保護膜とを備える。前記保護膜は、第１絶縁膜（７）と、第１絶縁膜（７）を覆う第２絶縁膜（９）と、第１絶縁膜（７）と第２絶縁膜（９）との間に挟まれて配置されるシールド膜（８）とを含む。シールド膜（８）は、開口部（２）の内面に露出しないように、第１絶縁膜（７）および第２絶縁膜（９）のうち少なくとも一方によって覆われている。

Description

電子部品、モジュールおよび電子部品の製造方法
　本発明は、電子部品、モジュールおよび電子部品の製造方法に関するものである。
　特開２００８－１０８８６８号公報（特許文献１）には、突起電極を備える構造が記載されている。樹脂からなる突出体の表面に導電層が形成されている。基材に設けられた対向電極は、突起電極に押し付けられる。
　特開２００９－５９８１９号公報（特許文献２）には、配線層から突出するように設けられた導電端子を備える構造が記載されている。
特開２００８－１０８８６８号公報 特開２００９－５９８１９号公報
　電子部品を基板に実装することによって、モジュールが作製される場合がある。モジュールの基板には信号配線が配置されている。信号配線からは信号ノイズが発生する。この信号ノイズは、基板の表面にある信号配線から発生するものであるので、この信号ノイズによる電子部品に対する影響を防ぐために、シールド膜が必要となる。
　そこで、本発明は、基板から発生するノイズを遮蔽することができる電子部品、モジュールおよび電子部品の製造方法を提供することを目的とする。
　上記目的を達成するため、本発明に基づく電子部品は、第１面を有する電子部品本体と、上記電子部品本体の上記第１面から突出するように上記第１面に配置された信号バンプ電極と、上記信号バンプ電極の一部を露出させる開口部を有しつつ、上記信号バンプ電極のうち上記開口部によって露出する部分以外を覆うように配置された保護膜とを備える。上記保護膜は、第１絶縁膜と、上記第１絶縁膜を覆う第２絶縁膜と、上記第１絶縁膜と上記第２絶縁膜との間に挟まれて配置されるシールド膜とを含む。上記シールド膜は、上記開口部の内面に露出しないように、上記第１絶縁膜および上記第２絶縁膜のうち少なくとも一方によって覆われている。
　本発明によれば、基板から発生するノイズを遮蔽することができる電子部品を実現することができる。
本発明に基づく実施の形態１における電子部品の断面図である。 図１におけるＺ１部の拡大図である。 本発明に基づく実施の形態２における電子部品の部分拡大断面図である。 本発明に基づく実施の形態３における電子部品の実装面の透視平面図である。 本発明に基づく実施の形態４におけるモジュールの断面図である。 図５におけるＺ２部の拡大図である。 本発明に基づく実施の形態５における電子部品の製造方法の第１の工程の説明図である。 本発明に基づく実施の形態５における電子部品の製造方法の第２の工程の説明図である。 本発明に基づく実施の形態５における電子部品の製造方法の第３の工程の説明図である。 本発明に基づく実施の形態５における電子部品の製造方法の第４の工程の第１の例の説明図である。 本発明に基づく実施の形態５における電子部品の製造方法の第４の工程の第２の例の第１の説明図である。 本発明に基づく実施の形態５における電子部品の製造方法の第４の工程の第２の例の第２の説明図である。 本発明に基づく実施の形態５における電子部品の製造方法の第４の工程の第２の例の第３の説明図である。 本発明に基づく実施の形態５における電子部品の製造方法の第５の工程の説明図である。 本発明に基づく実施の形態５における電子部品の製造方法の第６の工程の説明図である。 本発明に基づく実施の形態５における電子部品の製造方法で得られる電子部品の変形例の断面図である。 本発明に基づく実施の形態６における電子部品の製造方法の第１の工程の説明図である。 本発明に基づく実施の形態６における電子部品の製造方法の第２の工程の説明図である。 図１８におけるＺ３部の拡大図である。
　図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。
　（実施の形態１）
　図１～図２を参照して、本発明に基づく実施の形態１における電子部品について説明する。本実施の形態における電子部品１０１の断面図を図１に示す。図１におけるＺ１部を拡大したところを図２に示す。
　電子部品１０１は、第１面１ａを有する電子部品本体１と、電子部品本体１の第１面１ａから突出するように第１面１ａに配置された信号バンプ電極５と、信号バンプ電極５の一部を露出させる開口部２を有しつつ、信号バンプ電極５のうち開口部２によって露出する部分以外を覆うように配置された保護膜とを備える。保護膜は、第１絶縁膜７と、第１絶縁膜７を覆う第２絶縁膜９と、第１絶縁膜７と第２絶縁膜９との間に挟まれて配置されるシールド膜８とを含む。シールド膜８は、開口部２の内面に露出しないように、第１絶縁膜７および第２絶縁膜９のうち少なくとも一方によって覆われている。ここで示した例では、第１面１ａは電子部品本体１の下面である。信号バンプ電極５は、何らかの電気信号をやりとりするために設けられた電極である。信号バンプ電極５は、たとえばはんだによって形成されていてよい。信号バンプ電極５は、たとえばボール状の電極として形成されていてよい。
　図１に示されるように、保護膜は、信号バンプ電極５の側面を覆うように配置されている。
　本実施の形態では、第１面１ａに信号バンプ電極５が配置されているので、第１面１ａが実装面であるといえる。この実装面には、保護膜が設けられており、保護膜にはシールド膜８が含まれているので、基板から発生するノイズをシールド膜８によって遮蔽することができる。すなわち、基板から発生するノイズを遮蔽することができる電子部品を実現することができる。また、シールド膜８は開口部２の内面に露出しないようになっているので、開口部２を通じて信号バンプ電極５に対する電気的接続が行なわれる際に、シールド膜８に対して短絡が生じてしまうことを避けることができる。
　本実施の形態で示したように、シールド膜８の開口部２に最も近い端と第１面１ａとの間の距離は、信号バンプ電極５の第１面１ａから最も離れた点と第１面１ａとの間の距離よりも長いことが好ましい。この構成を採用することにより、信号バンプ電極５はシールド膜８によってより確実にシールドすることができる。
　本実施の形態で示したように、第１面１ａに対して垂直な方向から信号バンプ電極５および前記保護膜を見た場合、信号バンプ電極５とシールド膜８とは重なる部分を有することが好ましい。この構成を採用することにより、信号バンプ電極５をより確実にシールドすることができる。
　（実施の形態２）
　図３を参照して、本発明に基づく実施の形態２における電子部品について説明する。本実施の形態における電子部品の部分拡大断面図を図３に示す。本実施の形態における電子部品は、実施の形態１で説明したような構成を備えており、さらに以下の構成を備えている。
　この電子部品は、電子部品本体１のグランド電位となるべき部分と接続され、第１面１ａから突出するように配置されたグランドバンプ電極６を備える。シールド膜８は、グランドバンプ電極６と電気的に接続されている。グランドバンプ電極６は、信号バンプ電極５と同じ材料で形成されてよい。グランドバンプ電極６は、信号バンプ電極５と同じ形状で形成されてよい。ただし、電気信号をやりとりするために設けられた信号バンプ電極５と異なり、グランドバンプ電極６は、グランド電位となることを目的として設けられたものである。
　本実施の形態における電子部品では、実施の形態１で説明した効果を得ることができ、さらに、電子部品本体１のグランド電位となるべき部分は、グランドバンプ電極６を通じて、効率良く接地することができる。
　（実施の形態３）
　図４を参照して、本発明に基づく実施の形態３における電子部品について説明する。本実施の形態における電子部品１０２の実装面を見たところを図４に示す。図４では、説明の便宜のため、透視平面図として表示している。すなわち、保護膜のうちシールド膜８以外を取り除いた状態で表示している。したがって、図４では、多くの部分においてシールド膜８が見えている。電子部品１０２は、実施の形態２で説明したような構成を備えており、さらに以下の構成を備えている。
　電子部品１０２は、平面的に見たときに正方形となる外形を有している。電子部品１０２においては、外縁に沿って環状に複数のバンプ電極が配列されている。複数のバンプ電極は、複数の信号バンプ電極５と複数のグランドバンプ電極６とを含む。複数の信号バンプ電極５の各々においては、シールド膜８は信号バンプ電極５から離隔している。複数のグランドバンプ電極６の各々においては、シールド膜８はグランドバンプ電極６に接している。
　本実施の形態においても、実施の形態２で説明したような効果を得ることができる。
　なお、本実施の形態では、電子部品の平面的に見たときの外形が正方形であるものとして説明したが、これはあくまで一例である。電子部品の平面的に見たときの外形は、他の形状であってもよい。平面的に見たときの外形は、たとえば長方形、多角形などであってもよい。
　（実施の形態４）
　図５～図６を参照して、本発明に基づく実施の形態４におけるモジュール２０１について説明する。本実施の形態におけるモジュール２０１の断面図を図５に示す。図５におけるＺ２部を拡大したところを図６に示す。
　モジュール２０１は、信号電極１５およびグランド電極１６を備える基板１０と、電子部品１０３とを備える。電子部品１０３は、基板１０に実装されている。基板１０の内部には、信号配線１２と、グランド配線１３とが配置されている。グランド配線１３は、基板１０の表面に設けられたグランド電極１６に、グランドビア導体１４を介して接続されている。電子部品１０３の開口部２から露出する信号バンプ電極５が、信号電極１５に対して、はんだ２１を介して電気的に接続されている。シールド膜８は、グランド電極１６に対して、はんだ２２を介して電気的に接続されている。第２絶縁膜９には、シールド膜８を露出させるように開口部が設けられている。この開口部を満たすようにはんだ２２が配置されている。基板１０の表面には、部品３も実装されている。基板１０の表面においては、部品３および電子部品１０３を覆うように封止樹脂２０が配置されている。
　電子部品１０３においては、シールド膜８は、電子部品１０３が実装される基板１０に配置されたグランド電極１６と電気的に接続されるための構造を備える。「グランド電極１６と電気的に接続されるための構造」とは、この場合、第２絶縁膜９から露出した部分のことをいう。電子部品１０３においては、シールド膜８は、「グランド電極１６と電気的に接続されるための構造」として、このような接続のために露出した部分を有する。
　本実施の形態においても、実施の形態１で説明したような効果を得ることができる。本実施の形態では、バンプ電極が配置されていない箇所においても、シールド膜８と基板１０のグランド電位の部分とを接続することができる。
　本実施の形態におけるモジュール２０１においては、矢印９１に示すようにノイズが伝播してきた場合に、このノイズが電子部品本体１に伝播することを、シールド膜８によって遮断することができる。
　なお、本実施の形態では、信号バンプ電極５が、信号電極１５に対して、はんだ２１を介して接続されているものとしたが、はんだ２１に代えて、たとえばＣｕ、Ａｇなどを含んだ導電性樹脂接着剤を用いて接続された構成であってもよい。
　ここでは、電子部品１０３を備えるモジュール２０１を示したが、電子部品１０３に代えて、これまでに説明してきたいずれかの電子部品を備えてもよい。これまでに説明してきたいずれかの電子部品を基板１０の表面に実装したものであってもよい。また、１つのモジュールの中に複数の電子部品が含まれていてもよい。異なる種類の電子部品を組み合わせて、共通する１枚の基板の表面に実装してもよい。
　（実施の形態５）
　図７～図１５を参照して、本発明に基づく実施の形態５における電子部品の製造方法について説明する。
　本実施の形態における電子部品の製造方法は、第１面を有する電子部品本体と前記電子部品本体の前記第１面から突出するように前記第１面に配置された信号バンプ電極とを備える第１構造体を用意する工程と、前記第１構造体の前記第１面および前記信号バンプ電極を覆うように第１絶縁膜を形成する工程と、前記第１絶縁膜を覆うようにシールド膜を形成する工程と、前記信号バンプ電極の一部が露出するように研削加工を行なう工程と、前記信号バンプ電極の露出した部分を覆うように犠牲層を配置する工程と、前記シールド膜および前記犠牲層を覆うように第２絶縁膜を形成する工程と、前記第２絶縁膜のうち前記犠牲層に重なる部分および前記犠牲層を除去することによって前記信号バンプ電極を部分的に露出させる工程とを含む。
　この製造方法の各工程について、以下、図面を参照しつつ、詳しく説明する。
　まず、第１面１ａを有する電子部品本体１と電子部品本体１の第１面１ａから突出するように第１面１ａに配置された信号バンプ電極５とを備える第１構造体を用意する。
　次に、図７に示すように、第１構造体の第１面１ａおよび信号バンプ電極５を覆うように第１絶縁膜７を形成する。図８に示すように、第１絶縁膜７を覆うようにシールド膜８を形成する。図９に示すように、信号バンプ電極５の一部が露出するように研削加工を行なう。
　次に、図１０に示すように、信号バンプ電極５の露出した部分を覆うように犠牲層２７を配置する。図１０では、この工程の第１の例として、インクジェット方式によって犠牲層２７を形成している。すなわち、インクジェットノズル２５から樹脂液滴２６が吐出される。この樹脂液滴２６が所望の領域に付着することによって、犠牲層２７が形成される。このように、インクジェット方式を採用することによって、信号バンプ電極５の露出した部分を覆うように犠牲層２７を形成することができる。
　この工程の第２の例として、図１１～図１３に示すように、フォトレソグラフィ方式を採用してもよい。この場合、犠牲層２７としては、フォトレジスト材料が用いられる。まず、図１１に示すように、実装面の全域を覆うように犠牲層２７を形成する。信号バンプ電極５が露出していた部分も犠牲層２７によって覆われる。図１２に示すように、フォトマスク２８を重ねてレーザ光２９を照射する。フォトマスク２８には、信号バンプ電極５の露出領域に対応するように開口部が設けられている。レーザ光２９は開口部を通って犠牲層２７に入射する。犠牲層２７は、この部分において局所的に露光する。図１３に示すように、フォトマスク２８を除去し、犠牲層２７のうち露光した部分以外を除去する。これは、現像液に浸すことによって行なうことができる。図１３における矢印は、現像液の供給を表している。こうして、図１３に示すように、信号バンプ電極５の露出した部分を覆うように犠牲層２７を形成することができる。
　第１の例、第２の例のいずれで犠牲層２７を形成した場合であっても、次には、図１４に示すように、シールド膜８および犠牲層２７を覆うように第２絶縁膜９を形成する。
　次に、図１５に示すように、第２絶縁膜９のうち犠牲層２７に重なる部分および犠牲層２７を除去することによって信号バンプ電極５を部分的に露出させる。犠牲層２７を除去するには、たとえば、犠牲層２７が露出するまで第２絶縁膜９を研削加工し、その後、アルカリ水溶液、アセトンなどの有機溶剤によって犠牲層２７を除去することとしてもよい。こうして、電子部品１０４を得ることができる。
　本実施の形態における製造方法によれば、実施の形態１で説明したような構成を備える電子部品を得ることができる。すなわち、基板から発生するノイズを遮蔽することができる電子部品を得ることができる。
　なお、図１６に示すように、電子部品本体１の上面および側面を覆うようにシールド膜１８を形成してもよい。この構成を採用することにより、電子部品本体１の上方および側方との電磁波のやりとりをシールド膜１８によって遮断することができる。したがって、より確実にノイズを防ぐことができる。電子部品本体１に到達するノイズを防ぐことができ、電子部品本体１から出ていくノイズも防ぐことができる。
　（実施の形態６）
　図７～図９および図１７～図１９を参照して、本発明に基づく実施の形態６における電子部品の製造方法について説明する。
　本実施の形態における電子部品の製造方法は、第１面を有する電子部品本体と前記電子部品本体の前記第１面から突出するように前記第１面に配置されたバンプ電極とを備える第１構造体を用意する工程と、前記第１構造体の前記第１面および前記信号バンプ電極を覆うように第１絶縁膜を形成する工程と、前記第１絶縁膜を覆うようにシールド膜を形成する工程と、前記信号バンプ電極の一部が露出するように研削加工を行なう工程と、前記シールド膜、および、前記信号バンプ電極の露出した部分を覆うように第２絶縁膜を形成する工程と、レーザ加工で前記第２絶縁膜を部分的に除去することによって前記信号バンプ電極を部分的に露出させる工程とを含む。
　この製造方法の各工程について、以下、図面を参照しつつ、詳しく説明する。
　この製造方法のうち、図７～図９に示す各工程までは、実施の形態５で説明したものと同じである。すなわち、図９に示すように、信号バンプ電極５の一部が露出するように研削加工を行なうところまでは、実施の形態５で説明した製造方法と同様である。
　次に、図１７に示すように、信号バンプ電極５およびシールド膜８を覆うように第２絶縁膜９を形成する。さらに、図１８に示すように、信号バンプ電極５に対応する領域にレーザ光を照射し、開口部２を形成する。レーザ光を照射した領域においては、第２絶縁膜９が除去され、さらに信号バンプ電極５の一部も除去される。すなわち、信号バンプ電極５をある程度掘り下げた状態となる。こうして、電子部品が得られる。
　なお、図１８におけるＺ３部を拡大したところを図１９に示す。レーザ加工によって信号バンプ電極５の一部が除去された箇所では、信号バンプ電極５の表面に凹凸が形成される。この凹凸は、レーザ加工の痕跡である。
　図５に示すモジュール２０１を形成するために電子部品を基板１０に搭載する方法として、たとえば基板１０側にはんだペーストを塗布してから電子部品を実装してリフローする方法がある。信号バンプ電極５の表面に凹凸があると、信号バンプ電極５とはんだペーストとの接触面積が増えるため、信号バンプ電極５とはんだペーストとがより確実に接合しやすくなり、電子部品と基板１０との接合信頼性が向上する。
　本実施の形態における製造方法によれば、実施の形態１で説明したような構成を備える電子部品を得ることができる。すなわち、基板から発生するノイズを遮蔽することができる電子部品を得ることができる。
　なお、この製造方法では、最終的にレーザ加工によって信号バンプ電極５の一部を除去して掘り下げるという工程と行なうので、研削加工直後には信号バンプ電極５が露出していなくてもよい。
　さらに、この電子部品において、実施の形態５で図１６を参照して説明したように、電子部品本体１の上面および側面を覆うようにシールド膜１８を形成してもよい。
　なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
　なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
　１　電子部品本体、１ａ　第１面、２　開口部、３　部品、５　信号バンプ電極、６　グランドバンプ電極、７　第１絶縁膜、８，１８　シールド膜、９　第２絶縁膜、１０　基板、１２　信号配線、１３　グランド配線、１４　グランドビア導体、１５　信号電極、１６　グランド電極、１７　信号ビア導体、２０　封止樹脂、２１，２２　はんだ、２５　インクジェットノズル、２６　樹脂液滴、２７　犠牲層、２８　フォトマスク、２９　レーザ光、９１　（ノイズの伝播を示す）矢印、１０１，１０２，１０３，１０４　電子部品、２０１　モジュール。

Claims (7)

  1. 　第１面を有する電子部品本体と、
    　前記電子部品本体の前記第１面から突出するように前記第１面に配置された信号バンプ電極と、
    　前記信号バンプ電極の一部を露出させる開口部を有しつつ、前記信号バンプ電極のうち前記開口部によって露出する部分以外を覆うように配置された保護膜とを備え、
    　前記保護膜は、第１絶縁膜と、前記第１絶縁膜を覆う第２絶縁膜と、前記第１絶縁膜と前記第２絶縁膜との間に挟まれて配置されるシールド膜とを含み、
    　前記シールド膜は、前記開口部の内面に露出しないように、前記第１絶縁膜および前記第２絶縁膜のうち少なくとも一方によって覆われている、電子部品。
  2. 　前記電子部品本体のグランド電位となるべき部分と接続され、前記第１面から突出するように配置されたグランドバンプ電極を備え、
    　前記シールド膜は、前記グランドバンプ電極と電気的に接続されている、請求項１に記載の電子部品。
  3. 　前記シールド膜の前記開口部に最も近い端と前記第１面との間の距離は、前記信号バンプ電極の前記第１面から最も離れた点と前記第１面との間の距離よりも長い、請求項１または２に記載の電子部品。
  4. 　前記第１面に対して垂直な方向から前記信号バンプ電極および前記保護膜を見た場合、前記信号バンプ電極と前記シールド膜とは重なる部分を有する、請求項１から３のいずれか１項に記載の電子部品。
  5. 　信号電極およびグランド電極を備える基板と、
    　請求項１から４のいずれか１項に記載の電子部品とを備え、
    　前記電子部品の前記開口部から露出する前記信号バンプ電極が、前記信号電極に対して電気的に接続され、前記シールド膜は、前記グランド電極に電気的に接続されている、モジュール。
  6. 　第１面を有する電子部品本体と前記電子部品本体の前記第１面から突出するように前記第１面に配置された信号バンプ電極とを備える第１構造体を用意する工程と、
    　前記第１構造体の前記第１面および前記信号バンプ電極を覆うように第１絶縁膜を形成する工程と、
    　前記第１絶縁膜を覆うようにシールド膜を形成する工程と、
    　前記信号バンプ電極の一部が露出するように研削加工を行なう工程と、
    　前記信号バンプ電極の露出した部分を覆うように犠牲層を配置する工程と、
    　前記シールド膜および前記犠牲層を覆うように第２絶縁膜を形成する工程と、
    　前記第２絶縁膜のうち前記犠牲層に重なる部分および前記犠牲層を除去することによって前記信号バンプ電極を部分的に露出させる工程とを含む、電子部品の製造方法。
  7. 　第１面を有する電子部品本体と前記電子部品本体の前記第１面から突出するように前記第１面に配置されたバンプ電極とを備える第１構造体を用意する工程と、
    　前記第１構造体の前記第１面および前記信号バンプ電極を覆うように第１絶縁膜を形成する工程と、
    　前記第１絶縁膜を覆うようにシールド膜を形成する工程と、
    　前記信号バンプ電極の一部が露出するように研削加工を行なう工程と、
    　前記シールド膜、および、前記信号バンプ電極の露出した部分を覆うように第２絶縁膜を形成する工程と、
    　レーザ加工で前記第２絶縁膜を部分的に除去することによって前記信号バンプ電極を部分的に露出させる工程とを含む、電子部品の製造方法。
PCT/JP2021/029703 2020-08-26 2021-08-12 電子部品、モジュールおよび電子部品の製造方法 WO2022044821A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202190000657.1U CN219642810U (zh) 2020-08-26 2021-08-12 电子部件、模块
US18/169,976 US20230197632A1 (en) 2020-08-26 2023-02-16 Electronic component, module, and method of manufacturing electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-142760 2020-08-26
JP2020142760 2020-08-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/169,976 Continuation US20230197632A1 (en) 2020-08-26 2023-02-16 Electronic component, module, and method of manufacturing electronic component

Publications (1)

Publication Number Publication Date
WO2022044821A1 true WO2022044821A1 (ja) 2022-03-03

Family

ID=80352234

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/029703 WO2022044821A1 (ja) 2020-08-26 2021-08-12 電子部品、モジュールおよび電子部品の製造方法

Country Status (3)

Country Link
US (1) US20230197632A1 (ja)
CN (1) CN219642810U (ja)
WO (1) WO2022044821A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345905A (ja) * 1998-06-02 1999-12-14 Mitsubishi Electric Corp 半導体装置
JP2003243439A (ja) * 2002-02-21 2003-08-29 Hitachi Ltd 半導体装置およびその製造方法
WO2009110355A1 (ja) * 2008-03-05 2009-09-11 日本電気株式会社 実装構造およびその製造方法
JP2013008952A (ja) * 2011-05-20 2013-01-10 Societe Francaise De Detecteurs Infrarouges Sofradir 低フラックス及び低ノイズの検出回路
WO2017175376A1 (ja) * 2016-04-08 2017-10-12 オリンパス株式会社 半導体装置および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345905A (ja) * 1998-06-02 1999-12-14 Mitsubishi Electric Corp 半導体装置
JP2003243439A (ja) * 2002-02-21 2003-08-29 Hitachi Ltd 半導体装置およびその製造方法
WO2009110355A1 (ja) * 2008-03-05 2009-09-11 日本電気株式会社 実装構造およびその製造方法
JP2013008952A (ja) * 2011-05-20 2013-01-10 Societe Francaise De Detecteurs Infrarouges Sofradir 低フラックス及び低ノイズの検出回路
WO2017175376A1 (ja) * 2016-04-08 2017-10-12 オリンパス株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20230197632A1 (en) 2023-06-22
CN219642810U (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
JP6753514B2 (ja) 高周波モジュール
JP4968255B2 (ja) 中継基板とその製造方法およびそれを用いた立体回路装置
JP6837432B2 (ja) 高周波モジュール
CN111447737B (zh) 电子设备
TWI393239B (zh) 具有內屏蔽體之封裝結構及其製造方法
US7582959B2 (en) Driver module structure with flexible circuit board
KR101046250B1 (ko) 반도체 패키지의 전자파 차폐장치
US8933340B2 (en) Signal transmission line and circuit board
TW201344875A (zh) 電路模組及其製造方法
JP2014203881A (ja) 回路モジュール及びその製造方法
WO2018198856A1 (ja) 回路モジュールおよびその製造方法
JP2008078205A (ja) 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置
WO2022044821A1 (ja) 電子部品、モジュールおよび電子部品の製造方法
JP5083300B2 (ja) 半導体装置用配線基板及びそれを用いた半導体装置
JP4930566B2 (ja) 中継基板、プリント基板ユニット、および、中継基板の製造方法
JP2015141904A (ja) 電子回路モジュール及びその製造方法
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
JPH11131283A (ja) 赤外線リモートコントロール受光ユニット及びその製造方法
TW202201846A (zh) 天線組件以及電子裝置
WO2021256300A1 (ja) モジュール
EP2825003B1 (en) Printed wiring board and electric tool switch provided therewith
JPH10233593A (ja) 電磁シールド付きｅｌ用ｓｍｄドライバモジュールとその製造方法
JP4364181B2 (ja) 半導体装置の製造方法
WO2022065255A1 (ja) 電子部品モジュール及びその製造方法
WO2021251218A1 (ja) モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21861249

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202190000657.1

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21861249

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP