TWI393239B - 具有內屏蔽體之封裝結構及其製造方法 - Google Patents

具有內屏蔽體之封裝結構及其製造方法 Download PDF

Info

Publication number
TWI393239B
TWI393239B TW098135147A TW98135147A TWI393239B TW I393239 B TWI393239 B TW I393239B TW 098135147 A TW098135147 A TW 098135147A TW 98135147 A TW98135147 A TW 98135147A TW I393239 B TWI393239 B TW I393239B
Authority
TW
Taiwan
Prior art keywords
substrate
package structure
inner shield
layer
solder
Prior art date
Application number
TW098135147A
Other languages
English (en)
Other versions
TW201115710A (en
Inventor
Kuo Hsien Liao
Jian Cheng Chen
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW098135147A priority Critical patent/TWI393239B/zh
Priority to US12/856,389 priority patent/US8247889B2/en
Publication of TW201115710A publication Critical patent/TW201115710A/zh
Application granted granted Critical
Publication of TWI393239B publication Critical patent/TWI393239B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

具有內屏蔽體之封裝結構及其製造方法
本發明係關於一種封裝結構及其製造方法，詳言之，係關於一種具有內屏蔽體之封裝結構及其製造方法。
參考圖1，顯示習知封裝結構之剖面示意圖。該習知封裝結構1具有一基板11、複數個電子元件12、一封膠體13及一遮蔽層14。該等電子元件12係位於該基板11上。該封膠體13係包覆該基板之一表面111及該等電子元件12。該遮蔽層14係覆蓋該封膠體13及該基板11之一側面112，且電性連接至該基板11。
該習知封裝結構1之缺點如下。該基板11及該遮蔽層14定義出一容置空間15，該等電子元件12都位於該容置空間15內，彼此之間沒有任何屏蔽，故該等電子元件12之間具有高電磁干擾(Electromagnetic Interference,EMI)及低電磁容忍性(Electromagnetic Compatibility,EMC)。
因此，有必要提供一種具有內屏蔽體之封裝結構及其製造方法，以解決上述問題。
本發明提供一種具有內屏蔽體之封裝結構。該封裝結構包括一基板、複數個電子元件、一封膠體、一內屏蔽體及一遮蔽層。該基板包括一接地金屬層及至少一接地銲墊。該基板具有一第一表面及一側面。該接地金屬層係位於該基板內，且顯露於該基板之側面。該接地銲墊係位於該基板內，顯露於該基板之第一表面，且電性連接至該接地金屬層。該等電子元件係位於該基板之第一表面。該封膠體係位於該基板之第一表面上，且包覆該等電子元件，且包括至少一溝槽、一上表面、一下表面及一側面。該溝槽係貫穿該封膠體之上表面及下表面，且位於該等電子元件之間，且該溝槽具有一長邊及一短邊，該短邊與該封膠體之側面之間具有一間距。該內屏蔽體係位於該溝槽內，且電性連接至該接地銲墊。該遮蔽層係覆蓋該封膠體及該基板之側面，且電性連接該接地金屬層及該內屏蔽體。
本發明提供一種具有內屏蔽體之封裝結構。該封裝結構包括一基板、複數個電子元件、一封膠體、一內屏蔽體及一遮蔽層。該基板包括一接地金屬層及至少一接地銲墊。該基板具有一第一表面及一側面。該接地金屬層係位於該基板內，且顯露於該基板之側面。該接地銲墊係位於該基板內，顯露於該基板之第一表面，且電性連接至該接地金屬層。該等電子元件係位於該基板之第一表面。該封膠體係位於該基板之第一表面上，且包覆該等電子元件，且包括至少一溝槽、一上表面、一下表面及一側面。該溝槽係貫穿該封膠體之上表面及下表面，且位於該等電子元件之間。該內屏蔽體係位於該溝槽內，且電性連接至該接地銲墊。該遮蔽層係覆蓋該封膠體及該基板之側面，且電性連接該接地金屬層及該內屏蔽體，其中該內屏蔽體之厚度與該遮蔽層之厚度之比值大於25。
本發明更提供一種具有內屏蔽體之封裝結構之製造方法。該製造方法包括以下步驟：提供一基板及複數個電子元件，該基板包括一接地金屬層及至少一接地銲墊，該基板具有一第一表面及一側面，該接地金屬層係位於該基板內，且顯露於該基板之側面，該接地銲墊係位於該基板內，顯露於該基板之第一表面，且電性連接至該接地金屬層，該等電子元件係位於該基板之第一表面；形成一封膠體於該基板之第一表面上，以包覆該等電子元件，該封膠體包括一上表面、一下表面及一側面；移除部分該封膠體，以形成至少一溝槽，該溝槽係貫穿該封膠體之上表面及下表面，且位於該等電子元件之間；填滿一內屏蔽體於該溝槽內，該內屏蔽體係電性連接至該接地銲墊；切割該基板及該封膠體；及形成一遮蔽層，以覆蓋該封膠體及該基板之側面，且電性連接該接地金屬層及該內屏蔽體。
藉此，該內屏蔽體可使該等電子元件之間具有低電磁干擾及高電磁容忍性。同時，可將各種功能之電子元件整合於本發明之封裝結構內，以減少最終系統產品之組成元件數，且縮小產品尺寸。
參考圖2至圖11，顯示本發明具有內屏蔽體之封裝結構之第一實施例之製造方法之示意圖。參考圖2，提供一基板21及複數個電子元件(Electrical Element)22。該基板21包括一接地金屬層212、至少一接地銲墊214、一上接地金屬區域215及一防銲層213。該基板21具有一第一表面2111及一側面2112。該接地金屬層212係位於該基板21內，且顯露於該基板21之側面2112。該接地銲墊214係位於該基板21內，顯露於該基板21之第一表面2111，且電性連接至該接地金屬層212。
該上接地金屬區域215係位於該基板21內，且顯露於該基板21之第一表面2111。在本實施例中，該上接地金屬區域215係電性連接至該接地金屬層212。然而，在其他應用中，該上接地金屬區域215係位於該接地金屬層212。該防銲層213係位於該基板21之第一表面2111，且具有至少一開口2131，顯露部分該上接地金屬區域215，以形成該接地銲墊214。在本實施例中，該接地銲墊214之寬度W1 係為300μm。該等電子元件22係位於該基板21之第一表面2111。該等電子元件22係為主動元件或被動元件，詳言之，該等電子元件22係可為數位電路、類比電路或以銅箔形成於該基板21之第一表面2111之主動元件。
參考圖3，形成一封膠體23於該基板21之第一表面2111上，以包覆該等電子元件22，該封膠體23包括一上表面232、一下表面234及一側面233。參考圖4，移除部分該封膠體23，以形成至少一溝槽231，該溝槽231係貫穿該封膠體23之上表面232及下表面234，且位於該等電子元件22之間。在本實施例中，該溝槽231係顯露部分該接地銲墊214。該溝槽231之寬度W2 係小於該接地銲墊214之寬度W1 ，較佳地，該溝槽231之寬度W2 係為50μm至200μm，更佳地，該溝槽231之寬度W2 係為100μm至200μm。參考圖5至圖7，其中，圖5為圖4之俯視圖，圖6為圖4之立體圖，圖7為圖6之局部放大圖，該溝槽231之俯視形狀係為直線，且該溝槽231具有一長邊2313及一短邊2312，該短邊2312及該長邊2313相交。該短邊2312之長度等於該溝槽231之寬度W2 ，該長邊2313之長度L1 係略小於該基板21之長度L2 ，且大於該短邊2312之長度。該短邊2312與該封膠體23之側面233之間具有一間距，亦即，該溝槽231未貫穿該封膠體23之二側面233。在本實施例中，係利用雷射方法移除部分該封膠體23，以形成該溝槽231，該溝槽231之剖面形狀係為倒梯形，且該溝槽231之一斜面與一垂直線(圖中未示)之夾角之角度為1.8°至9°。然而，在其他實施例中，該溝槽231之俯視形狀係可為彎曲之線段，而非直線，如圖8所示。
參考圖9，填滿一內屏蔽體24於該溝槽231內，該內屏蔽體24係電性連接至該接地銲墊214。在本實施例中，係利用網印方式(Screen Printing)方法形成該內屏蔽體24，該內屏蔽體24係直接接觸該接地銲墊214，且該內屏蔽體24之材質係為導電材料，例如銲料(Solder)或導電膠(Conductive Epoxy)。該內屏蔽體24之寬度W2 係等同於該溝槽231之寬度W2 ，亦即，該內屏蔽體24之寬度W2 係為至少50μm。根據電磁屏蔽原理，頻率愈低的訊號，其波長愈長，則該內屏蔽體24所需之寬度W2 愈大。舉例而言，頻率為1MHz以上之訊號，該內屏蔽體24之寬度W2 應為至少50μm。藉此，在本發明中，該內屏蔽體24係為至少50μm，而可應用於頻率為1MHz以上之訊號。
參考圖10，沿至少一切割線L切割該基板21及該封膠體23。參考圖11，形成一遮蔽層(Conformal Shield)25，以覆蓋該封膠體23及該基板21之側面2112，且電性連接該接地金屬層212及該內屏蔽體24。因此，在本發明中，該屏蔽體24及該遮蔽層25並非同時電鍍而成。在本實施例中，係利用濺鍍方法形成該遮蔽層25，該遮蔽層25之厚度係為1μm至2μm，該內屏蔽體24之厚度與該遮蔽層25之厚度之比值大於25，且該遮蔽層25之材質係為鎳。然而，在其他應用中，係可利用電鍍方法形成該遮蔽層25，該遮蔽層25之材質係可為銅，且更可利用濺鍍方法形成一抗氧化層(圖中未示)，以覆蓋該遮蔽層25。較佳地，該抗氧化層(圖中未示)之厚度係為40nm，且其材質係為不鏽鋼。藉此，該抗氧化層(圖中未示)可避免該遮蔽層25氧化，而提升產品良率。
藉此，該內屏蔽體24可隔離該等電子元件22，故該屏蔽體24可使該等電子元件22之間具有低電磁干擾(Electromagnetic Interference,EMI)及高電磁容忍性(Electromagnetic Compatibility,EMC)。同時，可將各種功能之電子元件22整合於該封裝結構2內，以減少最終系統產品之組成元件數，且縮小產品尺寸。
再參考圖11，顯示本發明具有內屏蔽體之封裝結構之第一實施例之剖面示意圖。該具有內屏蔽體之封裝結構2包括一基板21、複數個電子元件22、一封膠體23、一內屏蔽體24及一遮蔽層25。該基板21包括一接地金屬層212、至少一接地銲墊214、一上接地金屬區域215及一防銲層213。該基板21具有一第一表面2111及一側面2112。該接地金屬層212係位於該基板21內，且顯露於該基板21之側面2112。該接地銲墊214係位於該基板21內，顯露於該基板21之第一表面2111，且電性連接至該接地金屬層212。
該上接地金屬區域215係位於該基板21內，且顯露於該基板21之第一表面2111。在本實施例中，該上接地金屬區域215係電性連接至該接地金屬層212。然而，在其他應用中，該上接地金屬區域215係位於該接地金屬層212。該防銲層213係位於該基板21之第一表面2111，且具有至少一開口2131，顯露部分該上接地金屬區域215，以形成該接地銲墊214。在本實施例中，該接地銲墊214之寬度W1 係為300μm。
該等電子元件22係位於該基板21之第一表面2111。在本實施例中，該等電子元件22係為主動元件或被動元件，詳言之，該等電子元件22係可為數位電路、類比電路或以銅箔形成於該基板21之第一表面2111之主動元件。該封膠體23係位於該基板21之第一表面2111上，且包覆該等電子元件22，且包括至少一溝槽231、一上表面232、一下表面234及一側面233。該溝槽231係貫穿該封膠體23之上表面232及下表面234，位於該等電子元件22之間。在本實施例中，該溝槽231具有一長邊2313及一短邊2312，該短邊2312與該封膠體23之側面233之間具有一間距，如圖5至圖7所示。
該內屏蔽體24係位於該溝槽231內，且電性連接至該接地銲墊214。在本實施例中，該內屏蔽體24之材質係為導電材料，例如銲料(Solder)或導電膠(Conductive Epoxy)。該內屏蔽體24之寬度W2 係小於該接地銲墊214之寬度W1 ，較佳地，該內屏蔽體24之寬度W2 係為50μm至200μm，更佳地，該內屏蔽體24之寬度W2 係為100μm至200μm。
該遮蔽層25係覆蓋該封膠體23及該基板21之側面2112，且電性連接該接地金屬層212及該內屏蔽體24。在本實施例中，該遮蔽層25之厚度係為1μm至2μm，該內屏蔽體24之厚度與該遮蔽層25之厚度之比值大於25，且該遮蔽層25之材質係為鎳。然而，在其他應用中，該遮蔽層25之材質係可為銅，且該具有內屏蔽體之封裝結構2更可包括一抗氧化層(圖中未示)。該抗氧化層(圖中未示)係覆蓋該遮蔽層25。較佳地，該抗氧化層(圖中未示)之厚度係為40nm，且其材質係為不鏽鋼。
參考圖12至圖24，顯示本發明具有內屏蔽體之封裝結構之第二實施例之製造方法之示意圖。本實施例之具有內屏蔽體之封裝結構之製造方法與第一實施例之具有內屏蔽體之封裝結構之製造方法(圖2至圖11)大致相同，其中相同之元件賦予相同之編號。本實施例與第一實施例不同處在於提供該基板21及該等電子元件22時，更形成至少一第一銲料26於該接地銲墊214上。
參考圖12，提供該基板21。在本實施例中，該基板21之接地銲墊214係為一連續不間斷之長形區塊，其面積較大且完整，如圖13所示。藉此，後續在形成該第一銲料26及該內屏蔽體24於該接地銲墊214上時，其接觸面積較大，則低電磁干擾之功效較佳。但是，後續在形成該第一銲料26於該接地銲墊214上時，該第一銲料26需塗佈之面積太大，導致迴銲該第一銲料26後，其隆起之厚度不一致。然而，在其他應用中，該基板21之接地銲墊214係可包括複數個區段2141，相鄰二區段2141之間具有一間距，如圖14所示。藉此，該接地銲墊214之區段2141之面積較小，使得形成且迴銲該第一銲料26後，其隆起之厚度較一致。
參考圖15，形成該第一銲料26於該接地銲墊214上，該第一銲料26係電性連接至該內屏蔽體24。參考圖16，提供該等電子元件22。該等電子元件22係為主動元件，例如晶片，其包括至少一第二銲料27。接著，迴焊(Reflow)該第一銲料26及該第二銲料27，使該第一銲料26之表面係為圓弧狀，且利用該第二銲料27將該等電子元件22設置於該基板21上。然而，在其他應用中，該等電子元件22係可為被動元件，則在形成該第一銲料26於該接地銲墊214上時，更形成該第二銲料27於該上接地金屬區域215上。參考圖17，形成該封膠體23。參考圖18，在移除部分該封膠體23，以形成至少一溝槽231時，該溝槽231係顯露部分該第一銲料26。藉此，當利用雷射方法移除部分該封膠體23時，該第一銲料26係可保護該接地銲墊214，避免該接地銲墊214受到雷射損害。該溝槽231包括複數個區段2311，相鄰二區段2311之間具有一間距，如圖19至圖21所示。藉此，該溝槽231之區段2311之長寬深比較小，使得形成該內屏蔽體24時，能輕易填滿該溝槽231之區段2311，而提升產品良率。參考圖22，在形成一內屏蔽體24時，該內屏蔽體24係透過該第一銲料26電性連接至該接地銲墊214。參考圖23，沿該切割線L切割該基板21及該封膠體23。參考圖24，形成該遮蔽層25。
再參考圖24，顯示本發明具有內屏蔽體之封裝結構之第二實施例之剖面示意圖。本實施例之具有內屏蔽體之封裝結構3與第一實施例之具有內屏蔽體之封裝結構2(圖11)大致相同，其中相同之元件賦予相同之編號。本實施例與第一實施例不同處在於該具有內屏蔽體之封裝結構3更包括至少一第一銲料26。該第一銲料26係位於該接地銲墊214上，電性連接至該內屏蔽體24，且該第一銲料26之表面係為圓弧狀。此外，該內屏蔽體24包括複數個區段241，相鄰二區段241之間具有一間距。
惟上述實施例僅為說明本發明之原理及其功效，而非用以限制本發明。因此，習於此技術之人士對上述實施例進行修改及變化仍不脫本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。
1．．．習知封裝結構
2．．．本發明具有內屏蔽體之封裝結構之第一實施例
3．．．本發明具有內屏蔽體之封裝結構之第二實施例
11．．．基板
12．．．電子元件
13．．．封膠體
14．．．遮蔽層
15．．．容置空間
21．．．基板
22．．．電子元件
23．．．封膠體
24．．．內屏蔽體
25．．．遮蔽層
26．．．第一銲料
27．．．第二銲料
111．．．表面
112．．．側面
212．．．接地金屬層
213．．．防銲層
214．．．接地銲墊
215．．．上接地金屬區域
231．．．溝槽
232．．．上表面
233．．．側面
234．．．下表面
241．．．區段
2111．．．第一表面
2112．．．側面
2131．．．開口
2141．．．區段
2311．．．區段
2312．．．短邊
2313．．．長邊
圖1顯示習知封裝結構之剖面示意圖；
圖2至圖11顯示本發明具有內屏蔽體之封裝結構之第一實施例之製造方法之示意圖；及
圖12至圖24顯示本發明具有內屏蔽體之封裝結構之第二實施例之製造方法之示意圖。
2．．．本發明具有內屏蔽體之封裝結構之第一實施例
21．．．基板
22．．．電子元件
23．．．封膠體
24．．．內屏蔽體
25．．．遮蔽層
212．．．接地金屬層
213．．．防銲層
214．．．接地銲墊
215．．．上接地金屬區域
231．．．溝槽
232．．．上表面
233．．．側面
234．．．下表面
2111．．．第一表面
2112．．．側面
2131．．．開口

Claims (64)

  1. 一種具有內屏蔽體之封裝結構，包括：一基板，具有一第一表面及一側面，且包括：一接地金屬層，位於該基板內，且顯露於該基板之側面；及至少一接地銲墊，位於該基板內，顯露於該基板之第一表面，且電性連接至該接地金屬層；複數個電子元件(Electrical Element)，位於該基板之第一表面；一封膠體，位於該基板之第一表面上，且包覆該等電子元件，該封膠體包括至少一溝槽、一上表面、一下表面及一側面，該溝槽係貫穿該封膠體之上表面及下表面，且位於該等電子元件之間，且該溝槽具有一長邊及一短邊，該短邊與該封膠體之側面之間具有一間距；一內屏蔽體，位於該溝槽內，且電性連接至該接地銲墊；及一遮蔽層(Conformal Shield)，覆蓋該封膠體及該基板之側面，且電性連接該接地金屬層及該內屏蔽體。
  2. 如請求項1之封裝結構，其中該接地銲墊之寬度係為300μm。
  3. 如請求項1之封裝結構，其中該基板更包括一上接地金屬區域及一防銲層，該上接地金屬區域係位於該基板內，且顯露於該基板之第一表面，該防銲層係位於該基板之第一表面，且具有至少一開口，顯露部分該上接地金屬區域，以形成該接地銲墊。
  4. 如請求項3之封裝結構，其中該上接地金屬區域係電性連接至該接地金屬層。
  5. 如請求項3之封裝結構，其中該上接地金屬區域係位於該接地金屬層。
  6. 如請求項1之封裝結構，其中該等電子元件係為主動元件或被動元件。
  7. 如請求項1之封裝結構，其中該溝槽之長邊係為直線或彎曲之線段。
  8. 如請求項1之封裝結構，其中該內屏蔽體之材質係為銲料(Solder)或導電膠(Conductive Epoxy)。
  9. 如請求項1之封裝結構，其中該內屏蔽體之寬度係小於該接地銲墊之寬度。
  10. 如請求項1之封裝結構，其中該內屏蔽體之寬度係為50μm至200μm。
  11. 如請求項10之封裝結構，其中該內屏蔽體之寬度係為100μm至200μm。
  12. 如請求項1之封裝結構，其中該內屏蔽體包括複數個區段，相鄰二區段之間具有一間距。
  13. 如請求項1之封裝結構，其中該遮蔽層之材質係為銅或鎳。
  14. 如請求項1之封裝結構，其中該遮蔽層之厚度係為1μm至2μm。
  15. 如請求項1之封裝結構，更包括至少一第一銲料，位於該接地銲墊上，且電性連接至該內屏蔽體。
  16. 如請求項15之封裝結構，其中該第一銲料之表面係為圓弧狀。
  17. 如請求項1之封裝結構，更包括一抗氧化層，該抗氧化層係覆蓋該遮蔽層。
  18. 如請求項17之封裝結構，其中該抗氧化層之材質係為不鏽鋼。
  19. 如請求項17之封裝結構，其中該抗氧化層之厚度係為40nm。
  20. 一種具有內屏蔽體之封裝結構，包括：一基板，具有一第一表面及一側面，且包括：一接地金屬層，位於該基板內，且顯露於該基板之側面；及至少一接地銲墊，位於該基板內，顯露於該基板之第一表面，且電性連接至該接地金屬層；複數個電子元件(Electrical Element)，位於該基板之第一表面；一封膠體，位於該基板之第一表面上，且包覆該等電子元件，該封膠體包括至少一溝槽、一上表面、一下表面及一側面，該溝槽係貫穿該封膠體之上表面及下表面，且位於該等電子元件之間；一內屏蔽體，位於該溝槽內，且電性連接至該接地銲墊；及一遮蔽層(Conformal Shield)，覆蓋該封膠體及該基板之側面，且電性連接該接地金屬層及該內屏蔽體，其中該內屏蔽體之厚度與該遮蔽層之厚度之比值大於25。
  21. 如請求項20之封裝結構，其中該接地銲墊之寬度係為300μm。
  22. 如請求項20之封裝結構，其中該基板更包括一上接地金屬區域及一防銲層，該上接地金屬區域係位於該基板內，且顯露於該基板之第一表面，該防銲層係位於該基板之第一表面，且具有至少一開口，顯露部分該上接地金屬區域，以形成該接地銲墊。
  23. 如請求項22之封裝結構，其中該上接地金屬區域係電性連接至該接地金屬層。
  24. 如請求項22之封裝結構，其中該上接地金屬區域係位於該接地金屬層。
  25. 如請求項20之封裝結構，其中該等電子元件係為主動元件或被動元件。
  26. 如請求項20之封裝結構，其中該內屏蔽體之材質係為銲料(Solder)或導電膠(Conductive Epoxy)。
  27. 如請求項20之封裝結構，其中該內屏蔽體之寬度係小於該接地銲墊之寬度。
  28. 如請求項20之封裝結構，其中該內屏蔽體之寬度係為50μm至200μm。
  29. 如請求項28之封裝結構，其中該內屏蔽體之寬度係為100μm至200μm。
  30. 如請求項20之封裝結構，其中該內屏蔽體包括複數個區段，相鄰二區段之間具有一間距。
  31. 如請求項20之封裝結構，其中該遮蔽層之材質係為銅或鎳。
  32. 如請求項20之封裝結構，其中該遮蔽層之厚度係為1μm至2μm。
  33. 如請求項20之封裝結構，更包括至少一第一銲料，位於該接地銲墊上，且電性連接至該內屏蔽體。
  34. 如請求項33之封裝結構，其中該第一銲料之表面係為圓弧狀。
  35. 如請求項20之封裝結構，更包括一抗氧化層，該抗氧化層係覆蓋該遮蔽層。
  36. 如請求項35之封裝結構，其中該抗氧化層之材質係為不鏽鋼。
  37. 如請求項35之封裝結構，其中該抗氧化層之厚度係為40nm。
  38. 一種具有內屏蔽體之封裝結構之製造方法，包括：提供一基板及複數個電子元件(Electrical Element)，該基板具有一第一表面及一側面，且包括一接地金屬層及至少一接地銲墊，該接地金屬層係位於該基板內，且顯露於該基板之側面，該接地銲墊係位於該基板內，顯露於該基板之第一表面，且電性連接至該接地金屬層，該等電子元件係位於該基板之第一表面；形成一封膠體於該基板之第一表面上，以包覆該等電子元件，該封膠體包括一上表面、一下表面及一側面；移除部分該封膠體，以形成至少一溝槽，該溝槽係貫穿該封膠體之上表面及下表面，且位於該等電子元件之間；填滿一內屏蔽體於該溝槽內，該內屏蔽體係電性連接至該接地銲墊；切割該基板及該封膠體；及形成一遮蔽層(Conformal Shield)，以覆蓋該封膠體及該基板之側面，且電性連接該接地金屬層及該內屏蔽體。
  39. 如請求項38之方法，其中該接地銲墊之寬度係為300μm。
  40. 如請求項38之方法，其中該基板更包括一上接地金屬區域及一防銲層，該上接地金屬區域係位於該基板內，且顯露於該基板之第一表面，該防銲層係位於該基板之第一表面，且具有至少一開口，顯露部分該上接地金屬區域，以形成該接地銲墊。
  41. 如請求項40之方法，其中該上接地金屬區域係電性連接至該接地金屬層。
  42. 如請求項40之方法，其中該上接地金屬區域係位於該接地金屬層。
  43. 如請求項38之方法，其中該等電子元件係為主動元件或被動元件。
  44. 如請求項38之方法，其中該提供一基板及複數個電子元件之步驟中，更包括一形成至少一第一銲料於該接地銲墊上之步驟，該第一銲料係電性連接至該內屏蔽體。
  45. 如請求項44之方法，其中該提供一基板及複數個電子元件之步驟之後，更包括一迴焊(Reflow)該第一銲料之步驟，使該第一銲料之表面係為圓弧狀。
  46. 如請求項44之方法，其中該溝槽係顯露部分該第一銲料，該內屏蔽體係透過該第一銲料電性連接至該接地銲墊。
  47. 如請求項38之方法，其中該移除部分該封膠體之步驟中，係利用雷射方法移除部分該封膠體，以形成該溝槽。
  48. 如請求項38之方法，其中該溝槽具有一長邊及一短邊，該短邊與該封膠體之側面之間具有一間距。
  49. 如請求項48之方法，其中該溝槽之長邊係為直線或彎曲之線段。
  50. 如請求項38之方法，其中該溝槽之寬度係小於該接地銲墊之寬度。
  51. 如請求項38之方法，其中該溝槽之寬度係為50μm至200μm。
  52. 如請求項51之方法，其中該溝槽之寬度係為100μm至200μm。
  53. 如請求項38之方法，其中該溝槽包括複數個區段，相鄰二區段之間具有一間距。
  54. 如請求項38之方法，其中該移除部分該封膠體之步驟中，該溝槽係顯露部分該接地銲墊，該填滿一內屏蔽體於該溝槽內之步驟中，該內屏蔽體係直接接觸且電性連接至該接地銲墊。
  55. 如請求項38之方法，其中該填滿一內屏蔽體於該溝槽內之步驟中，係利用網印方式(Screen Printing)方法形成該內屏蔽體。
  56. 如請求項38之方法，其中該內屏蔽體之材質係為銲料(Solder)或導電膠(Conductive Epoxy)。
  57. 如請求項38之方法，其中該形成一遮蔽層之步驟中，係利用濺鍍或電鍍方法形成該遮蔽層。
  58. 如請求項38之方法，其中該遮蔽層之材質係為銅或鎳。
  59. 如請求項38之方法，其中該遮蔽層之厚度係為1μm至2μm。
  60. 如請求項38之方法，其中該內屏蔽體之厚度與該遮蔽層之厚度之比值大於25。
  61. 如請求項38之方法，其中該形成一遮蔽層之步驟之後，更包括形成一抗氧化層之步驟，該抗氧化層係覆蓋該遮蔽層。
  62. 如請求項61之方法，其中係利用濺鍍方法形成該抗氧化層。
  63. 如請求項61之方法，其中該抗氧化層之材質係為不鏽鋼。
  64. 如請求項61之方法，其中該抗氧化層之厚度係為40nm。
TW098135147A 2009-10-16 2009-10-16 具有內屏蔽體之封裝結構及其製造方法 TWI393239B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098135147A TWI393239B (zh) 2009-10-16 2009-10-16 具有內屏蔽體之封裝結構及其製造方法
US12/856,389 US8247889B2 (en) 2009-10-16 2010-08-13 Package having an inner shield and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098135147A TWI393239B (zh) 2009-10-16 2009-10-16 具有內屏蔽體之封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201115710A TW201115710A (en) 2011-05-01
TWI393239B true TWI393239B (zh) 2013-04-11

Family

ID=43879148

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098135147A TWI393239B (zh) 2009-10-16 2009-10-16 具有內屏蔽體之封裝結構及其製造方法

Country Status (2)

Country Link
US (1) US8247889B2 (zh)
TW (1) TWI393239B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101658821B1 (ko) 2009-12-24 2016-10-04 삼성전자주식회사 휴대 단말기의 쉴드 캔
US8199518B1 (en) 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method
US8362612B1 (en) 2010-03-19 2013-01-29 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
JP2012243895A (ja) * 2011-05-18 2012-12-10 Renesas Electronics Corp 半導体装置およびその製造方法ならびに携帯電話機
TWI447888B (zh) * 2011-06-13 2014-08-01 Advanced Semiconductor Eng 具有凹部之半導體結構及其製造方法
TWI483374B (zh) * 2011-09-27 2015-05-01 Advanced Semiconductor Eng 具有電磁干擾屏蔽膜的半導體封裝件及其製造方法
CN103493198B (zh) * 2012-09-11 2016-05-25 华为终端有限公司 电子器件及电子器件制造方法
CN103811432B (zh) * 2012-11-12 2016-09-14 财团法人工业技术研究院 环境敏感电子元件封装体
US9484313B2 (en) 2013-02-27 2016-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal-enhanced conformal shielding and related methods
CN107222981B (zh) * 2013-05-20 2019-07-02 日月光半导体制造股份有限公司 电子模块的制造方法
CN104347595B (zh) * 2013-07-31 2017-04-12 环旭电子股份有限公司 电子封装模块及其制造方法
TWI554196B (zh) * 2013-07-31 2016-10-11 環旭電子股份有限公司 電子封裝模組及其製造方法
JP5576542B1 (ja) * 2013-08-09 2014-08-20 太陽誘電株式会社 回路モジュール及び回路モジュールの製造方法
US9913412B2 (en) * 2014-03-18 2018-03-06 Apple Inc. Shielding structures for system-in-package assemblies in portable electronic devices
US9949359B2 (en) 2014-03-18 2018-04-17 Apple Inc. Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices
WO2016092695A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
WO2016121491A1 (ja) * 2015-01-30 2016-08-04 株式会社村田製作所 電子回路モジュール
KR20170019023A (ko) * 2015-08-10 2017-02-21 에스케이하이닉스 주식회사 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조 방법
US10784230B2 (en) * 2016-11-15 2020-09-22 Advanced Semiconductor Engineering, Inc. Compartment shielding for warpage improvement
US10177095B2 (en) 2017-03-24 2019-01-08 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
US10424545B2 (en) 2017-10-17 2019-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
JP7028254B2 (ja) * 2017-11-20 2022-03-02 株式会社村田製作所 高周波モジュール
US10790238B2 (en) 2018-05-10 2020-09-29 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same
CN109300793B (zh) * 2018-10-10 2024-01-19 环维电子(上海)有限公司 具有电磁屏蔽结构的Sip模组的制作方法及装置
US10658303B1 (en) 2018-11-08 2020-05-19 Nxp Usa, Inc. High aspect ratio connection for EMI shielding
US10925196B1 (en) * 2019-08-09 2021-02-16 Microsoft Technology Licensing, Llc Dimensionally-constrained device faraday cage
US11302646B2 (en) * 2020-02-14 2022-04-12 Advanced Semiconductor Engineering, Inc. Semiconductor device package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
JP2004172176A (ja) * 2002-11-18 2004-06-17 Taiyo Yuden Co Ltd 回路モジュール
US7049682B1 (en) * 2001-05-14 2006-05-23 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
US7432586B2 (en) * 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US20090152688A1 (en) * 2007-12-13 2009-06-18 Byung Tai Do Integrated circuit package system for shielding electromagnetic interference

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10212926A1 (de) 2002-03-22 2003-10-16 Infineon Technologies Ag Halbleiterspeicherzelle und Halbleiterspeichereinrichtung
WO2005078796A1 (ja) 2004-02-13 2005-08-25 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
US7629674B1 (en) * 2004-11-17 2009-12-08 Amkor Technology, Inc. Shielded package having shield fence
US8434220B2 (en) 2007-06-27 2013-05-07 Rf Micro Devices, Inc. Heat sink formed with conformal shield
DE102006007381A1 (de) * 2006-02-15 2007-08-23 Infineon Technologies Ag Halbleiterbauelement für einen Ultraweitband-Standard in der Ultrahochfrequenz-Kommunikation und Verfahren zur Herstellung desselben
US8125788B2 (en) 2006-03-29 2012-02-28 Kyocera Corporation Circuit module and radio communications equipment, and method for manufacturing circuit module
US7651889B2 (en) 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
US20090315156A1 (en) * 2008-06-20 2009-12-24 Harper Peter R Packaged integrated circuit having conformal electromagnetic shields and methods to form the same
US20100152688A1 (en) * 2008-12-15 2010-06-17 Julie Larsen Handwerker Wetness sensor insert
US7851894B1 (en) * 2008-12-23 2010-12-14 Amkor Technology, Inc. System and method for shielding of package on package (PoP) assemblies
US8110902B2 (en) * 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8018034B2 (en) * 2009-05-01 2011-09-13 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer after encapsulation and grounded through interconnect structure
US8212340B2 (en) * 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US7049682B1 (en) * 2001-05-14 2006-05-23 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
JP2004172176A (ja) * 2002-11-18 2004-06-17 Taiyo Yuden Co Ltd 回路モジュール
US7432586B2 (en) * 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US20090152688A1 (en) * 2007-12-13 2009-06-18 Byung Tai Do Integrated circuit package system for shielding electromagnetic interference

Also Published As

Publication number Publication date
TW201115710A (en) 2011-05-01
US20110090659A1 (en) 2011-04-21
US8247889B2 (en) 2012-08-21

Similar Documents

Publication Publication Date Title
TWI393239B (zh) 具有內屏蔽體之封裝結構及其製造方法
JP7120295B2 (ja) 高周波モジュール
US9230924B2 (en) Method of producing semiconductor module and semiconductor module
JP6760397B2 (ja) モジュール
TWI411086B (zh) 晶片封裝結構及其製作方法
JP6950757B2 (ja) 高周波モジュール
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
KR101046250B1 (ko) 반도체 패키지의 전자파 차폐장치
JP2004095607A (ja) モジュール部品
KR20140023112A (ko) 반도체 패키지를 포함하는 전자 장치 및 그 제조 방법
US20150235966A1 (en) Wiring board and semiconductor device using the same
WO2018101381A1 (ja) 高周波モジュール
JP6528850B2 (ja) 高周波モジュール
JPH10214923A (ja) チップ・オン・ボード遮蔽構造およびその製造方法
JP5750528B1 (ja) 部品内蔵回路基板
CN104716114A (zh) 半导体装置
TW201338108A (zh) 半導體封裝件及其製法
TWI447888B (zh) 具有凹部之半導體結構及其製造方法
WO2011007507A1 (ja) 半導体パッケージ用基板および半導体パッケージ用基板の製造方法
WO2021131776A1 (ja) モジュール
JP7167933B2 (ja) 電子部品内蔵構造体
TWI663663B (zh) 電子封裝構件及其製作方法
JP6900660B2 (ja) シールド層を有するモジュール
KR101153536B1 (ko) 고주파 패키지
JP7131624B2 (ja) モジュール