JP2008543085A - Ｃｍｏｓ能動画素センサの増幅器を共有した画素 - Google Patents

Abstract

画像センサは複数の画素を有する単位セルを含み、前記単位セルは、前記複数の画素に共有された増幅器入力用トランジスタと、浮遊拡散配線層によって結合されると共に前記増幅器入力用トランジスタに接続された複数の浮遊拡散領域と、前記浮遊拡散配線層をシールドする、出力信号用配線を構成する配線層とを含む。

Description

本発明はＣＭＯＳ画像センサの分野に関し、特に複数のフォトディテクタが一つの増幅器を共有した画像センサに関する。

図１に模式的に示した、先行技術の画像センサにおける２共有型画素には、それぞれに転送ゲート（ＴＧ１およびＴＧ２）が付随した２つのフォトディテクタ（ＰＤ１およびＰＤ２）が含まれており、この転送ゲートによって電荷が共通浮遊拡散センスノードに転送されるようになっている。行選択トランジスタ（ＲＳＥＬ）により読み出しされる行が選択され、リセットゲート（ＲＧ）を備えたリセットトランジスタにより共通浮遊拡散センスノード（ｎ^＋）が所定の電圧にリセットされる。ソースフォロワ入力トランジスタ（ＳＦ）が共通浮遊拡散センスノード（ｎ^＋）の電圧を検出して、その電圧信号を増幅する。図２に示す先行技術の画像センサも４つのフォトダイオード（ＰＤ１〜ＰＤ４）および転送ゲート（ＴＧ１〜ＴＧ４）が共通部品を共有することを除いて同様の概念で構成されている。

増幅器を共有した画素は、小規模のＣＭＯＳプロセッサを用いて高いフィルファクタ（fill factor）を有する小型画素を作成することを目的とするものであった。小型画素を用いることでフォトダイオードの電荷容量を低くすることができる。増幅器を共有する画素は、共通に接続された複数の浮遊拡散領域を有するため、増幅器を共有していない画素よりも本質的に浮遊拡散容量が高い。この高い容量は、複数の浮遊拡散領域が１つの電荷−電圧変換ノードを含んで構成されていること、および複数の浮遊拡散領域を接続する配線層の寄生容量によって生じる。この結果、浮遊拡散容量を低下させてセンスノードにおいて適当な電圧信号の揺動を得ることができるようにすることが求められている。

よって、本発明の説明においては増幅器を共有したＣＭＯＳ能動画素センサ（ＡＰＳ）の構成において浮遊拡散容量を低下させる方法について述べる。

本発明は前述の１つ以上の課題を解決することを目的としたものである。要約すると、本発明の一態様によると、本発明は、複数の画素を有する単位セルを含む画像センサであって、前記単位セルは、（ａ）複数の画素に共有された増幅器入力用トランジスタと、（ｂ）浮遊拡散配線層により接合されていると共に増幅器入力用トランジスタに接続された複数の浮遊拡散領域と、（ｃ）浮遊拡散配線層をシールドする、出力信号用配線を構成する配線層とを含む。

上記およびその他の本発明の態様、目的、特徴および効果は、以下の好適な実施形態の詳細な説明および添付した特許請求の範囲を精査すること、ならびに添付図面を参照することによってより明確に理解することができる。

本発明は、増幅器を共有したＣＭＯＳ能動画素センサ（ＡＰＳ）の構成において、センスノード容量とも呼ばれる電荷−電圧変換領域が小さくなるという効果を有する。

本発明を詳細に説明する前に、限定するものではないが本発明はＣＭＯＳ能動画素センサに好適に適用される。能動画素センサとは、リセットトランジスタや行選択トランジスタなどの画素内の能動電気素子を指す。また、ＣＭＯＳとは相補型の金属−酸化膜−シリコンのタイプの電気部品を指し、例えば画素に付随するが通常は画素内に存在しないトランジスタを指し、このトランジスタはそのソース／ドレイン領域があるドーパントタイプのもので形成され、逆のドーパント型の領域がそのソース／ドレイン領域を囲んでいる場合に構成される。ＣＭＯＳデバイスは一般に消費電力が低い。

図３ａを参照する。この図は複数の画素２０ａおよび２０ｂを有する単位セル１０の模式図を示している。本発明に係る画像センサ３０は画素アレイを形成する複数の単位セル１０を含む。各単位セル１０は入射光に応じて電荷を蓄積する２つ以上の感光領域（ＰＤ１およびＰＤ２）を含む。好適にはフォトダイオードがこの感光領域（ＰＤ１およびＰＤ２）として用いられ、また好適には２つの画素で一つの単位セルが形成される。行選択トランジスタＲＳＥＬが出力される行を選択する。各感光領域（ＰＤ１およびＰＤ２）はそれぞれ転送ゲート（ＴＧ１およびＴＧ２）を含む。転送ゲートは、好適には浮遊拡散領域（フローティングディフュージョン）である各共有センスノード（ｎ^＋）に電荷を転送し、このセンスノードが電荷を電圧に変換する。各センスノード（ｎ^＋）は浮遊拡散配線層４０によって電気的に共通に接続されている。リセットゲート（ＲＧ）はセンスノード（ｎ^＋）の電圧を所定の電圧にリセットし、その後、感光領域（ＰＤ１およびＰＤ２）からセンスノード（ｎ^＋）に電荷が転送される。好適にはソースフォロワ（ＳＦ）である増幅器が、電気的に接続されたセンスノード（ｎ^＋）の電圧を検知し、この電圧が出力バスまたは出力配線５０に出力される。

図３ａおよび図３ｂを参照する。出力配線５０は、浮遊拡散配線層４０をシールドするように物理的に設置されており、これによって、電気的に接続された浮遊拡散領域（ｎ^＋）の容量が低下する。浮遊拡散配線層４０は、好適には出力配線５０よりも物理的に上方に位置する金属配線層として配線されている。浮遊拡散配線層または配線４０を、それよりも下方に配線された出力配線５０によってシールドすることにより、浮遊拡散配線層４０の寄生容量を低下させている。典型的には出力配線５０は浮遊拡散配線層４０よりも幅広にされ、より効果的にシールドが行われる。

前述の実施形態では２つのフォトダイオードが１つの増幅器を共有していたが、本発明はいかなる数のフォトダイオードが１つの増幅器を共有していても適用可能なものである。例えば、３つ以上のフォトダイオードが１つの増幅器を共有する場合にも適用可能である。

図４ｂおよび図４ｃには、増幅器を共有した画素の構成において浮遊拡散容量を低下させる別の方法が示されている。この方法では、相対的に深くかつ軽微にドープされた埋め込み領域（インプラント領域）を用いて浮遊拡散領域中にｎ＋活性領域を形成すること、および浮遊拡散領域からＰ型ウェル領域を除去することまたは該Ｐ型ウェル領域を変化させることにより、浮遊拡散容量を低下させている。また、これにより浮遊拡散センスノードの接合容量を低下させている。（図４ａに示す）先行技術においては、通常、浮遊拡散活性領域（ｎ^＋）には相補型金属酸化膜半導体（ＣＭＯＳ）プロセスにおけるｎ^＋ソース／ドレイン領域が埋め込まれている。この浮遊拡散活性領域はｐ型ウェル領域６０に囲まれている。このｐ型ウェル領域はｎ型金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴｓ）の形成に使用されるものである。このｎ^＋ソース／ドレイン埋め込み領域の濃度（ドーズ）は通常１×１０^１４ｃｍ^−２より高く、またその接合深さは０．２０μｍより浅い。ｐ型ウェル領域６０もまた高濃度（高ドーズ）の埋め込み領域からなっており、それによって１×１０^１６ｃｍ^−３を超える有効ｐ型バックグラウンド濃度が得られている。図４ｂおよび図４ｃに示した本発明では、浮遊拡散活性領域（ｎ^＋）内にｎ型埋め込み領域７０を付加して空乏領域の幅を拡げている。この幅の拡大は、全てのもしくは一部の浮遊拡散領域からｐ型ウェル埋め込み領域を取り除くことと、ｐ型ウェル埋め込み領域を相対的に低いバックグラウンド濃度を有するように変化させることとを単独にまたは併せて行うことによってなされる。付加されるｎ型埋め込み領域７０は、典型的には５０ＫｅＶ以上のエネルギーでかつ１×１０^１４ｃｍ^−２未満のドーズ量でリンをインプラントして形成される。好ましくはこの埋め込み領域はフォトディテクタ２０の形成に用いるフォトダイオード用の埋め込み領域である。

図５を参照する。図示のデジタルカメラ８０の内部には画像センサ３０が配置されており、一般消費者に身近な典型的な市販品についての実施形態を示している。

２つのフォトダイオードが１つの増幅器を共有した先行技術の画像センサの模式図である。 ４つのフォトダイオードが１つの増幅器を共有した先行技術の画像センサの模式図である。 ２つのフォトダイオードが１つの共通センスノードを共有した本発明に係る画像センサであって、出力バスによって浮遊拡散配線層がシールドされている画像センサの模式図である。 図３ａの３ｂ−３ｂ線に沿った断面の側面図である。 ｐ型ウェル領域内に浮遊拡散領域を備えた先行技術の画素の模式図である。 本発明に係る画素の模式図であって、相対的に深くかつ軽微にドープされたｎ型埋め込み領域内に浮遊拡散領域を有し、ＮＭＯＳｐ型ウェル埋め込み領域がこの浮遊拡散領域からマスクされている画素の模式図である。 本発明に係る画素の模式図であると共に図４ｂのより具体的な実施形態を示す模式図であって、相対的に深くかつ軽微にドープされたｎ型埋め込み領域がフォトディテクタの形成に用いる埋め込み領域によって形成されている模式図である。 本発明に係るデジタルカメラを示す図である。

符号の説明

１０ 単位セル、２０ フォトディテクタ、２０ａ 画素、２０ｂ 画素、３０ 画像センサ、４０ 浮遊拡散配線層または配線、５０ 出力バスまたは出力配線、６０ ｐ型ウェル領域、７０ ｎ型埋め込み領域、８０ デジタルカメラ。

Claims (12)

1. 複数の画素を有する単位セルを含み、
   前記単位セルは、
   （ａ）前記複数の画素に共有された増幅器入力用トランジスタと、
   （ｂ）浮遊拡散配線層によって結合されていると共に前記増幅器入力用トランジスタに接続された複数の浮遊拡散領域と、
   （ｃ）前記浮遊拡散配線層をシールドする、出力信号用配線を構成する配線層と、
   を含むことを特徴とする画像センサ。
2. 複数の画素を有する単位セルを含み、各画素はフォトディテクタおよび転送ゲートを含んでおり、
   前記単位セルは、（ａ）浮遊拡散配線層によって結合された複数の浮遊拡散領域を含み、
   前記浮遊拡散領域内にｐ型ウェル埋め込み領域が付加されていないことを特徴とする画像センサ。
3. 複数の画素を有する単位セルを含み、各画素はフォトディテクタおよび転送ゲートを含んでおり、
   前記単位セルは、（ａ）浮遊拡散配線層によって結合された、ｎ型ソース／ドレイン埋め込み領域を有する複数の浮遊拡散領域を含み、
   ｎ型埋め込み領域が前記ｎ型ソース／ドレイン埋め込み領域を囲んで接合容量を低下させていることを特徴とする画像センサ。
4. 請求項３に記載の画像センサであって、
   前記ｎ型埋め込み領域によって前記フォトディテクタが形成されていることを特徴とする画像センサ。
5. 請求項２に記載の画像センサであって、
   前記浮遊拡散領域はｎ型ソース／ドレイン埋め込み領域を有すると共に、前記浮遊拡散領域は浮遊拡散配線層によって結合され、
   ｎ型埋め込み領域が前記ｎ型ソース／ドレイン埋め込み領域を囲んで接合容量を低下させていることを特徴とする画像センサ。
6. 請求項５に記載の画像センサであって、
   前記ｎ型埋め込み領域によって前記フォトディテクタが形成されていることを特徴とする画像センサ。
7. 画像センサを含み、
   前記画像センサは複数の画素を有する単位セルを含み、
   前記単位セルは、
   （ａ）前記複数の画素に共有された増幅器入力用トランジスタと、
   （ｂ）浮遊拡散配線層によって結合されていると共に前記増幅器入力用トランジスタに接続された複数の浮遊拡散領域と、
   （ｃ）前記浮遊拡散配線層をシールドする、出力信号用配線を構成する配線層と、
   を含むことを特徴とするカメラ。
8. 画像センサを含み、
   前記画像センサは複数の画素を有する単位セルを含み、各画素はフォトディテクタおよび転送ゲートを含んでおり、
   前記単位セルは、（ａ）浮遊拡散配線層によって結合された複数の浮遊拡散領域を含み、
   前記浮遊拡散領域内にｐ型ウェル埋め込み領域が付加されていないことを特徴とするカメラ。
9. 画像センサを含み、
   前記画像センサは複数の画素を有する単位セルを含み、各画素はフォトディテクタおよび転送ゲートを含んでおり、
   前記単位セルは、（ａ）浮遊拡散配線層によって結合された、ｎ型ソース／ドレイン埋め込み領域を有する複数の浮遊拡散領域を含み、
   ｎ型埋め込み領域が前記ｎ型ソース／ドレイン埋め込み領域を囲んで接合容量を低下させていることを特徴とするカメラ。
10. 請求項９に記載のカメラであって、
    前記ｎ型埋め込み領域によって前記フォトディテクタが形成されていることを特徴とするカメラ。
11. 請求項８に記載のカメラであって、
    前記浮遊拡散領域はｎ型ソース／ドレイン埋め込み領域を有すると共に、前記浮遊拡散領域は浮遊拡散配線層によって結合され、
    ｎ型埋め込み領域が前記ｎ型ソース／ドレイン埋め込み領域を囲んで接合容量を低下させていることを特徴とするカメラ。
12. 請求項１１に記載のカメラであって、
    前記ｎ型埋め込み領域によって前記フォトディテクタが形成されていることを特徴とするカメラ。

Images