JP2017162886A - 画素ユニット、及び撮像素子 - Google Patents

Abstract

【課題】撮像素子の光入射を十分確保しつつ、転送特性を向上させることができる画素ユニットを提供する。【解決手段】光電変換素子と、前記光電変換素子に接続する転送ゲートを備える転送トランジスタと、前記転送ゲートに接続するフローティングディフュージョン領域とを設ける。前記転送ゲートは、ゲート幅方向に第１のゲート幅を有し、前記フローティングディフュージョン領域に接続して前記フローティングディフュージョン領域から離れるゲート長方向に延びる第１のゲート領域と、前記ゲート幅方向に前記第１のゲート幅より小さい第２のゲート幅を有し、前記第１のゲート領域から連続して前記ゲート長方向に延びる第２のゲート領域とを含む。前記第２のゲート領域は、前記第１のゲート領域から離れる方向に前記第１のゲート幅から前記第２のゲート幅になるように徐々に小さくなるように構成する。【選択図】図１

Description

本発明は、画素ユニット、及び撮像素子に関する。

ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等の固体撮像素子は、一般的な半導体の製造プロセスを用いた製造が可能であり、アナログ、デジタル回路を同一のチップ内に混在させることができる。そのため、周辺のＩＣを減らすことができるといった、大きな利点を持つ。

固体撮像素子は、複数の画素が配置された画素部と、画素部の周辺に配置された周辺回路とによって構成される。各画素は、フォトダイオードのような光電変換素子（ＰＤ）、種々のトランジスタを含む画素トランジスタ、及び光電変換した電荷を電圧変換するためのフローティングディフュージョン（ＦＤ）領域を備える。

固体撮像素子では、微細化による画素部の各画素の寸法が縮小されることに伴って画素トランジスタのゲートサイズも縮小されるため、画素トランジスタの特性が維持できない可能性がある。例えば、画素トランジスタに含まれる転送トランジスタ（ＴＸ）は、ＰＤ領域からＦＤ領域へ電荷を転送し、読み出すための転送ゲート（ＴＧ）を備えているが、ゲートサイズの縮小によりオフ特性と転送特性との両立が困難になってきている。

特に、転送トランジスタのゲートサイズが小さくなると、電荷転送時に転送ゲートのチャネルにおける電圧変調が小さくなる。その結果、転送ゲートのポテンシャル電位が上がらない（ポテンシャル障壁が下がらない）ため、残像、光応答性、黒点欠陥など転送特性に影響を及ぼす。一方、転送トランジスタのゲートサイズを大きくすることは、ＰＤ領域の面積を狭めることになり、ＰＤ領域への光入射が、転送トランジスタの転送ゲートの存在によって不十分となる。

そのため、従来の固体撮像素子では、転送トランジスタのゲート部のポテンシャル電位を制御して転送残りを少なくすることを目的として、転送トランジスタのゲートの一部をゲートの本体部からＰＤ領域側に張り出した拡張部を備える構造が知られている（例えば、特許文献１）。

しかしながら、従来の撮像素子では、転送ゲートの本体部に対して拡張部が存在することにより、ＰＤ領域の面積が減少するため、ＰＤ領域で飽和電子数が減少し、光入射が十分確保されない。また、転送ゲート内にゲートサイズ（特にゲート長）が異なる部分が存在することとなり、ＰＤ領域からＦＤ領域までの距離（ＴＸのゲート長）が均一にならないことから、ＴＸに隣接するＦＤ領域（近傍領域）の電位にばらつきが生じる。

このような電位のばらつきによって、ＰＤ領域内のＴＸから離れた領域からＴＸに隣接する領域への電荷の移動に時間がかかるため、転送特性が低下する可能性がある。このように、従来の固体撮像素子の構造は、転送特性に悪影響を及ぼす構造となっている。そのため、光入射を十分確保しつつ、転送特性を向上させた撮像素子が求められている。

本発明の一態様にかかる撮像素子は、光電変換素子と、前記光電変換素子に接続する転送ゲートを備える転送トランジスタと、前記転送ゲートに接続するフローティングディフュージョン領域とを備える画素ユニットであって、前記転送ゲートは、ゲート幅方向に第１のゲート幅を有し、前記フローティングディフュージョン領域に接続して前記フローティングディフュージョン領域から離れるゲート長方向に延びる第１のゲート領域と、前記ゲート幅方向に前記第１のゲート幅より小さい第２のゲート幅を有し、前記第１のゲート領域から連続して前記ゲート長方向に延びる第２のゲート領域とを含み、前記第２のゲート領域は、前記第１のゲート領域から離れる方向に前記第１のゲート幅から前記第２のゲート幅になるように徐々に小さくなることを特徴とする。

本発明によれば、光入射を十分確保しながら、撮像素子の転送特性を向上させることができる。

本発明に係る画素ユニットの一例（第１実施例）を示す図である。 本発明に係る画素ユニットの一例の電界状態を示す図である。 本発明に係る画素ユニットの一例（第２実施例）を示す図である。 本発明に係る画素ユニットの一例（第３実施例）を示す図である。 本発明に係る画素ユニットの一例（第４実施例）を示す図である。 本発明に係る画素ユニットの一例（第５実施例）を示す図である。 本発明に係る画素ユニットの一例（第６実施例）を示す図である。 図６の画素ユニット（第５実施例）を用いた撮像素子（画素部）の一例を一部省略して示す図である。 本発明に係る撮像素子の一例を示す概略ブロック図である。 図９の撮像素子の画素部を構成する画素の回路構成を示す図である。 図９の撮像素子を構成する画素ユニットの動作タイミングを説明する図である。 本発明に係る画素ユニットを備える撮像素子を用いたカメラシステムの一例を示す図である。

以下、図面を参照して本発明を実施するための形態について詳細に説明する。なお、各図面において、同一の又は対応する構成については同一の符号を付して説明を省略する。図１は、本発明に係る画素ユニットの一例（第１実施例）である画素の構造を示す。画素１は、フォトダイオード３、トランジスタ５、拡散領域７を含んで構成されている。

フォトダイオード３は、トランジスタ５に電気的に接続されて、入射した光を電荷に変換する機能を有する。図示しないが、フォトダイオード３は、ｐ型半導体ウェル領域に電荷蓄積領域となるｎ型半導体領域（ｎ＋）が形成され、このｎ型半導体領域の表面側にｐ型半導体領域（ｐ＋）が形成された埋め込み型の光電変換素子として構成されている。

なお、フォトダイオード３は、本発明の画素ユニットを構成する光電変換素子の一例である。

トランジスタ５は、フォトダイオード３に電気的に接続するゲート５１を備えてフォトダイオード３に隣接して配置されている。すなわち、トランジスタ５は、ゲート５１を介してフォトダイオード３に接続されている。トランジスタ５は、フォトダイオード３で変換された電荷を拡散領域７に転送する機能を有する。

なお、トランジスタ５は、本発明の画素ユニットを構成する転送トランジスタの一例である。また、トランジスタ５のゲート５１は、本発明における転送トランジスタを構成する転送ゲートの一例である。

拡散領域７は、フォトダイオード３との間にトランジスタ５を挟むようにトランジスタ５に隣接して、トランジスタ５のゲート５１に電気的に接続されている。拡散領域７の平面形状は、長方形または正方形等の四角形となっている。拡散領域７には、拡散した不純物が含まれており、ｎ型半導体領域（ｎ＋）で形成される。拡散領域７は、トランジスタ５のドレインに相当し、トランジスタ５から転送された電荷が蓄積される。

なお、拡散領域７は、本発明の画素ユニットを構成するフローティングディフュージョン領域の一例である。

図１の画素ユニットでは、さらにフォトダイオード３、トランジスタ５、及び拡散領域７を取り囲むように素子分離領域９が形成されている。素子分離領域９は、ｐ型の半導体領域（ｐ＋領域）を構成されており、その一部がトランジスタ５のゲート５１のチャネル部（トランジスタ５のゲート５１の下側）に入り込んで形成されていてもよい。

このような素子分離領域９の存在により、画素１に設けられたフォトダイオード３、トランジスタ５、及び拡散領域７が、他の画素１から電気的に分離されている。

さらに、トランジスタ５のゲート５１は、ゲート幅が異なる第１のゲート領域５２及び第２のゲート領域５３を備えて構成されている。第１のゲート領域５２は、ゲート幅方向ＷＤに第１のゲート幅ＧＷ１を有し、拡散領域７に接続して拡散領域７から離れるゲート長方向ＬＤに向かって延びている。

ここで、ゲート長方向ＬＤとは、トランジスタ５の動作時にキャリアがチャネル内を移動する方向を意味し、図１における上下方向に対応する。また、ゲート幅方向ＷＤとは、該ゲート長方向ＬＤに直交する方向を意味し、図１における左右方向に対応する。したがって、第１のゲート領域５２が延びる方向（拡散領域７から離れるゲート長方向ＬＤ）は、図１おいて上から下に向かう方向を示している。

また、第２のゲート領域５３は、ゲート幅方向ＷＤに第１のゲート幅ＧＷ１より小さい第２のゲート幅ＧＷ２を有し、第１のゲート領域５２から連続してゲート長方向ＬＤに延びている。なお、第１のゲート領域５２から連続する第２のゲート領域５３は、第１のゲート領域５２と一体に形成されていてもよく、また第１のゲート領域５２と別部材として形成されていてもよい。

第２のゲート領域５３は、第１のゲート領域５２から離れる方向に第１のゲート幅ＧＷ１から第２のゲート幅ＧＷ２になるように徐々に小さくなるように形成されている。第１のゲート領域５２から離れる方向は、第１のゲート領域５２が延びる方向（拡散領域７から離れるゲート長方向ＬＤ）と同様に、図１の紙面において上から下に向かう方向を示す。

すなわち、ゲート５１のゲート幅は、第１のゲート領域５２では一定（第１のゲート幅ＧＷ１）であり、第２のゲート領域５３では第１のゲート領域５２の近傍５３ａから第２のゲート領域５３の先端（後述する辺５１ｆ）に向かうに従って小さくなっている。

言い換えると、第２のゲート領域５３では、第１のゲート領域５２の近傍５３ａから第２のゲート領域５３の先端（後述の辺５１ｆ）に向かうに従って、第１のゲート幅ＧＷ１から第２のゲート幅ＧＷ２にゲート幅が小さくなるように変化する。

図１では、ゲート５１は、フォトダイオード３と拡散領域７との間に配置されている。拡散領域７は、第１のゲート幅ＧＷ１よりも短い幅寸法でゲート５１（第１のゲート領域５２）の拡散領域７側の端部５１ａに接続されている。

図１では、ゲート５１は、フォトダイオード３と拡散領域７との間に配置されている。拡散領域７は、第１のゲート幅ＧＷ１よりも短い幅寸法でゲート５１（第１のゲート領域５２）の拡散領域７側の端部５１ａに接続されている。

このような形状を有するトランジスタ５のゲート５１を、拡散領域７と接続する端部５１ａを除いてフォトダイオード３が囲むように配置すると、画素１全体の面積を保持しながら、フォトダイオード３の面積を広くすることができる。これにより、トランジスタ５のゲート５１を配置しても、フォトダイオード３において光入射は十分確保され、飽和電子数も十分に確保することが可能となる。

また、トランジスタ５のゲート５１をこのような形状にすることにより、フォトダイオード３から拡散領域７までの長さが略均一にすることができる。そのため、フォトダイオード３が設けられた領域内で、トランジスタ５から離れた遠隔領域３ａから転送トランジスタに隣接する近傍領域３ｂに向かって電位をプラスにすることができる。

その結果、フォトダイオード３の領域内のトランジスタ５から離れた遠隔領域３ａと転送トランジスタに隣接する近傍領域３ｂとの間で転送電界が向上する（逆電界が生じない）ため、撮像素子の転送特性を向上させることができる。

トランジスタ５のゲート５１は、図１に示すように、第２のゲート領域５３がテーパ状になるように形成するのが好ましい。このようなテーパ状のゲート５１を、フォトダイオード３と拡散領域７の間に配置することにより、フォトダイオード３から拡散領域７までの長さを略均一にすることができる。

そのため、このようなテーパ状のゲート５１を配置することにより、フォトダイオード３からトランジスタ５のゲート５１に向かって（フォトダイオード３の遠隔領域３ａから近傍領域３ｂに向かって）電位をプラスにすることができる。すなわち、フォトダイオード３の領域内で、転送電界を向上させることができるため、このようなテーパ状のゲート５１を配置することにより撮像素子の転送特性を向上させることができる。

また、ゲート５１の平面形状は、図１に示すように、四角形の４つの角部のうち拡散領域７から離れた側の２つの角部を切り欠いた形状にするのが好ましい。具体的には、ゲート５１の平面形状を、図１に示す６つの辺と６つの角部で構成する。６つの辺のうち、拡散領域７側に位置する辺は、ゲート５１（第１のゲート領域５２）の拡散領域７に接続する端部５１ａに対応する。

残る５つの辺のうち、２つの辺は、第１のゲート領域５２に含まれる２つの辺５１ｂ及び辺５１ｃを構成する。辺５１ｂ及び辺５１ｃは、辺５１ａと連続して、幅方向ＷＤに対向する。残る３つの辺は、第２のゲート領域５３に含まれる３つの辺５１ｄ、５１ｅ、５１ｆを構成する。３つの辺のうち辺５１ｄ及び辺５１ｅは、辺５１ｂ及び辺５１ｃにそれぞれ連続してゲート長方向ＬＤに向かって傾斜しながらゲート幅方向ＷＤに対向している。

また、辺５１ｆは、辺５１ｄ及び５１ｅに連続して５１ａとゲート長方向ＬＤに対向している。これら３つの辺（辺５１ｄ、辺５１ｅ、及び辺５１ｆ）は、第２のゲート領域５３の形状（第１のゲート幅ＧＷ１から第２のゲート幅ＧＷ２になるように徐々に小さくなる形状）を構成する。言い換えると、これら３つの辺（辺５１ｄ、辺５１ｅ、及び辺５１ｆ）により、テーパ状の第２のゲート領域５３が構成されている。

図１では、ゲート５１は、フォトダイオード３に対して、辺５１ａを除く５つの辺（辺５１ｂ〜５１ｆ）が隣接するようにフォトダイオード３と拡散領域７との間に配置されている。すなわち、ゲート５１は、フォトダイオード３が辺５１ａを除いた５つの辺（辺５１ｂ〜５１ｆ）を囲むように配置されている。

このような形状のゲート５１をフォトダイオード３と拡散領域７の間に配置することにより、フォトダイオード３から拡散領域７までの長さを高い精度で略均一にすることができる。

そのため、フォトダイオード３からトランジスタ５のゲート５１に向かって（フォトダイオード３の遠隔領域３ａから近傍領域３ｂに向かって）常に電位をプラスにすることができる。すなわち、フォトダイオード３の領域内で、転送電界を確実に向上させることができるため、このようなゲート５１を配置することにより撮像素子の転送特性を確実に向上させることができる。

なお、図１に示す例では、ゲート５１の平面形状は、６つの辺がいずれも直線で構成された六角形となっている。しかしながら、ゲート５１を構成する６つの辺は、直線に限定されない。例えば、６つの辺のうち、テーパ状の第２のゲート領域５３を構成する２つの辺（辺５１ｄ、辺５１ｅ）の少なくとも１辺を曲線にしてもよい。

さらに、フォトダイオード３、トランジスタ５のゲート５１、及び拡散領域７は、直線上に配置するのが好ましい。このような配置により、トランジスタ５のゲート５１を介して、フォトダイオード３から拡散領域７までの長さをさらに高い精度で略均一にすることができる。

図２は、本発明の撮像素子を構成する画素ユニットの一例における光電変換素子の電界状態を示す。図２には、画素ユニットに設けられた光電変換素子における電荷転送時のポテンシャル電位が示されている。

この図から、トランジスタ５に隣接するフォトダイオード３の領域の近傍領域３ｂからトランジスタ５から離れたフォトダイオード３の領域の遠隔領域３ａに向かって、最大ポテンシャル電位が広がるようにポテンシャル電位が延びていることが分かる。

見方を変えると、フォトダイオード３の領域では、遠隔領域３ａから近傍領域３ｂに向かって電界が常にプラスになっている。すなわち、フォトダイオード３の領域では、遠隔領域３ａから近傍領域３ｂへの逆電界がないことが分かる。このように、図２は、ゲート５１を配置することにより、フォトダイオード３の領域内に電荷が残るいわゆる転送残りが起きにくくなって、転送特性が向上していることを示している。

図３は、本発明の撮像素子を構成する画素ユニットの一例（第２実施例）を示す。図３の画素１では、拡散領域７が、拡散する不純物の濃度が異なる二つの領域で構成されている。このうち不純物濃度が高い領域は高濃度領域７ａを構成し、また低い方の領域は低濃度領域７ｂを構成する。

この高濃度領域７ａの不純物濃度は、１×１０１９ｃｍ^−３以上とすることができる。また、低濃度領域７ｂの不純物濃度は、１×１０１９ｃｍ^−３未満とすることができる。

高濃度領域７ａは、不純物濃度の高い領域（Ｎ＋）で構成され、トランジスタ５のゲート５１の底部に接続している。また、低濃度領域７ｂは、高濃度領域（Ｎ＋）に隣接して、トランジスタ５のゲート５１に接続している。低濃度領域７ｂは、高濃度領域（Ｎ＋）より不純物濃度が低い領域（Ｎ−）を構成する。

なお、高濃度領域７ａは、本発明の撮像素子を構成する画素ユニットの拡散領域のうちの第１の拡散領域の一例であり、低濃度領域７ｂは、該拡散領域のうちの第２の拡散領域の一例である。

このような高濃度領域と低濃度領域を設けることにより、トランジスタ５により転送された電荷は、ポテンシャルが浅い低濃度領域に移動しやすくなる。そして、ポテンシャルが浅い低濃度領域に集められた電荷は、ポテンシャルの深い高濃度領域に集められるため、転送効率の低下を抑えることができる。そのため、拡散領域７の接合容量（拡散容量）を小さくすることができ、撮像素子の変換効率を向上させることができる。

また、素子分離領域９は、ＣＭＯＳの製造上、内部に結晶欠陥（または格子欠陥）が生じ易い。そのため、拡散領域のうち特に高濃度領域７ａに素子分離領域９が隣接すると、暗電流が生じやすくなり、変換効率が低下するおそれがある。

そこで、低濃度領域７ｂは、図３に示すように、高濃度領域７ａと素子分離領域９とを隔てる位置、すなわち高濃度領域７ａと素子分離領域９との間に設けるのが好ましい。このような位置に低濃度領域７ｂを設けると、暗電流の発生を抑制することができ、変換効率の低下を少なくすることができる。

また、図３の平面視では、低濃度領域７ｂが、高濃度領域７ａを挟むように高濃度領域７ａに隣接している。高濃度領域７ａに対して低濃度領域７ｂをこのように配置すると、拡散領域７が転送トランジスタに接続する部分の近傍（暗電流が生じやすい部分）に低濃度領域７ｂを配置することができる。そのため、拡散領域７の拡散容量を少なくしながら、暗電流の発生を抑制することができるので、変換効率を確実に向上させることができる。

また、拡散領域７のトランジスタ５に接続する部分を高濃度領域７ａと低濃度領域７ｂで構成するため、拡散領域７のソースを大きくすることができる。その結果、電荷の転送特性も向上させることができる。

拡散領域７内の低濃度領域７ｂの不純物濃度は、通常のＬＤＤ（lightly doped drain）構造の低濃度領域より低い濃度である。また、低濃度領域７ｂは、通常のＰＮ接合の形成で接合近傍に自然に形成される不純物濃度が低濃度の領域よりも広い面積を有する。

一方、拡散領域７内の高濃度領域７ａの一部は、トランジスタ５と接続した状態でトランジスタ５の一部となるコンタクト領域を構成する。言い換えると、トランジスタ５の一部が拡散領域７中の高濃度領域７ａの一部を兼ねている。

高濃度領域７ａは、実質的にコンタクト領域を置く位置以外には必要ない。一般のＣＭＯＳプロセスによる製造の場合は、高濃度領域７ａは、レジストマスクを用いた不純物注入で形成されるため、コンタクト領域の接触面積より十分大きくなる。一方、拡散領域７の面積の増大はフローティングディフュージョンにおける拡散容量（いわゆる接合容量）を増大させ、変換効率の低下を招くおそれがある。

そこで、本例では、図３に示すように、拡散領域７のうち、トランジスタ５のゲート５１に接続するコンタクト領域（実質的に電荷が蓄積され易い領域）をトランジスタ５との間で共有するｎ型の高濃度領域７ａを形成する。それ以外の領域はｎ型の低濃度領域７ｂとなるように不純物の濃度分布を設定している。

高濃度領域７ａに比べて、低濃度領域７ｂでの接合容量は非常に小さい。そのため、拡散領域７における全体の接合容量は減少し、変換効率は向上する。また、フォトダイオード３から拡散領域７のポテンシャルが浅い低濃度領域７ｂへ転送された電荷は、ポテンシャルの深い高濃度領域７ａへ集められるため、転送効率も維持できる。

図４は、本発明の撮像素子を構成する画素ユニットの他の一例（第３実施例）の構成を示す。図２に示す画素１では、低濃度領域７ｂが半導体基板（Ｓｕｂ）の一部で構成されている。すなわち、この半導体基板（Ｓｕｂ）の一部の領域の面積は、図１に示す低濃度領域（Ｎ−）の面積と略同一になる。

半導体基板（Ｓｕｂ）は、高濃度領域よりも不純物濃度が十分に低い。そのため、拡散領域７の低濃度領域７ｂを半導体基板Ｓｕｂの一部で構成することにより、拡散領域７の拡散容量成分を低減することができる。したがって、拡散領域７における全体の接合容量が減少し、変換効率が向上する。

また、低濃度領域７ｂをこのような半導体基板（Ｓｕｂ）の一部で構成することにより、フローティングディフュージョンの低濃度領域の形成に他の部材を用いる必要がない。すなわち、従来のＣＭＯＳ製造プロセス（エッチング等）を用いて低濃度領域を設けることができるため、製造コストを抑えることができる。

図５では、本発明の撮像素子を構成する画素ユニットのさらに他の一例（第４実施例）の構成について説明する。図５の画素１では、さらにトランジスタ１１が設けられている。トランジスタ１１は、拡散領域７に電気的に接続されている。トランジスタ１１は、拡散領域７に蓄積された電荷の電位をリセット電位にリセット（電圧変換）する機能を有する。

トランジスタ１１は、拡散領域７と接続するコンタクト部を構成するリセットゲート１１ａを備え、このリセットゲート１１ａがトランジスタ５のゲート５１との間に拡散領域７を挟むように配置されている。なお、トランジスタ１１は、本発明におけるリセットトランジスタの一例である。

このようなトランジスタ１１を設けることにより、拡散領域７がトランジスタ１１のソースとして機能する。一方、拡散領域７はトランジスタ５のドレインとしても機能するため、トランジスタ１１のソースとトランジスタ５のドレインとをＦＤ領域を介して共通化することができる。そのため、拡散領域７の拡散容量成分を低減することができる。その結果、拡散領域７における全体の接合容量が減少し、変換効率が向上する。

図６は、本発明の撮像素子を構成する画素ユニットの他の一例（第５実施例）の構成を示す。図６に示す画素１では、さらにトランジスタ１３が設けられている。

トランジスタ１３は、拡散領域７に接続して拡散領域７で変換した信号電圧を増幅する。トランジスタ１３は、本発明における増幅トランジスタの一例である。

トランジスタ１３は、増幅ゲート１３ａとドレイン・ソース拡散領域１３ｂとから構成されている。このうち増幅ゲート１３ａは、拡散領域７の容量のうちゲート容量となる。増幅ゲート１３ａには、拡散領域７のうち、高濃度領域７ａがメタル配線１５を介して接続されている。

このようなトランジスタ１３を設けることにより、画素の転送特性がさらに向上し、拡散領域の容量を抑制することができるため、変換効率を向上させることができる。また、このようなトランジスタ１３の存在により、増幅した電気信号の外部に出力することができるため、他の画素と組み合わせた撮像素子の組み立てが容易になる。

図７は、本発明の撮像素子を構成する画素ユニットの他の一例（第６実施例）の構成を示す。図７の画素１では、図１に対して、トランジスタ５の一部が、拡散領域７に向かって延びる延長部５４が設けられている。延長部５４は、図７に示すように、トランジスタ５の拡散領域７側の端部が拡散領域７側にせり出して、拡散領域７の一部に重なるように形成されている。このような延長部５４により、拡散領域７を狭小化することができる。

つまり、延長部５４は、拡散領域７の一部がトランジスタ５と接続する領域（コンタクト領域）を構成し、トランジスタ５の一部が拡散領域７の一部となるため、拡散領域７の面積を小さくすることができる。

図８は、図６で示した第５実施例の画素を配列した画素部の一例を示す。図８の画素部１４では、複数の画素１のうち、一部の複数の画素（画素１ａ，１ｂ）が、平面視で、垂直方向（上下方向）に一列に並んで配置された画素群１７を構成している。この画素群１７は、さらに、図８の平面視で、水平方向（左右方向）に複数列並んで配置されている。

画素群１７を構成する画素１ａ，１ｂはいずれも、１つの画素群１７に対して１本の垂直信号線１９にメタル配線２１を介して接続している。垂直信号線１９は、各画素１から出力された電気信号を読み出し信号処理部（後述する図９の読み出し信号処理部２７）に送信する機能を有する。

なお、画素群１７は、本発明における画素ユニット列の一例である。また、垂直方向は本発明の第１の方向の一例であり、水平方向は第１の方向と直交する第２の方向の一例である。さらに、垂直信号線１９は、本発明における信号線の一例である。

画素群１７を構成する画素の配列方向と、画素群１７の配列方向は限定されるものではないが、本例のように、画素１を垂直方向に並べて配列した画素群１７をさらに水平方向に並べて配置すれば、画素部１４に複数の画素を高密度で配置することができる。また、各垂直信号線の長さを短くすることができる。その結果、転送特性を向上させ、光入射および飽和が十分に確保された高解像度の固体撮像素子を提供することができる。

また、特に図示しないが、画素部１４において、画素群１７を構成する各画素を１つの画素に対して１本の垂直信号線に接続してもよい。例えば、画素群１７を構成する２つの画素と２本の垂直信号線を用い、一方の画素をメタル配線を介して一方の垂直信号線に接続し、他方の画素を別のメタル配線を介して他方の垂直信号線に接続する。

このような画素と垂直信号線との接続により、同時に画素の信号を読み出すことができる。そのため、撮像素子を高速に動作させることができ、さらに転送特性を向上させることができる。

ここで、本発明の撮像素子（固体撮像素子）の動作の一例について説明する。図９は、本発明の撮像素子（固体撮像素子）の一例の概略構成を示す。本例の固体撮像素子２３は、主要部が、制御回路部２５、画素部１４、及び読み出し信号処理部２７で構成されている。

制御回路部２５は、画素部１４に接続されて、画素部１４を駆動するための駆動信号を画素部１４に送信する。

画素部１４は、本発明の撮像素子を構成する画素ユニットの一例を示す画素１が複数配置されて構成されている。画素部１４は、さらに各画素１が接続する垂直信号線１９を介して読み出し信号処理部２７に接続されている。画素部１４は、制御回路部２５からの駆動信号により駆動し、これにより各画素１から出力された出力信号を読み出し信号処理部２７に送信する。

読み出し信号処理部２７は、画素１の出力信号を読み出す読み出し回路２９と、読み出し回路によって読み出された出力信号を信号データとして外部に出力するデータ転送部３１とを備える。

読み出し回路２９には、出力信号がアナログ信号として読み出される場合はアナログアンプを、デジタル信号として読み出される場合はＡＤ変換回路を用いることができる。本例では、読み出し回路２９として、図９に示すようにＡＤ変換回路が設けられている。

データ転送部３１には、読み出し信号処理部２７で処理された信号がアナログ信号の場合は、アナログ出力用の出力アンプを用いることができる。また、ＡＤ変換回路などによるデジタル化されたデジタル信号の場合は、デジタルデータ用の差動増幅回路などを用いることができる。本例では、データ転送部３１として、差動増幅回路が設けられている。

図１０は、図９の撮像素子の画素部１４を構成する画素１の回路構成を示す。画素１には、フォトダイオードＰＤ、転送トランジスタＴＸ、リセットトランジスタＲＴ、増幅トランジスタＳＦ、フローティングディフュージョンＦＤが配置されている。

画素１には、さらに、電源ＶＤＤ、転送トランジスタＴＸの制御線（転送制御線）ＬＴＸ、リセットトランジスタＲＴの制御線（リセット制御線）ＬＲＴ、及びリセットトランジスタＲＴの電源制御線ＬＶＤＤＲＴが配置されている。

転送トランジスタＴＸは、フォトダイオードＰＤと出力ノードとしてのフローティングディフュージョンＦＤとの間に接続される。転送トランジスタＴＸは、転送制御線ＬＴＸに対して制御回路部２５から駆動信号が与えられることにより、フォトダイオードＰＤで光電変換された電荷（または電子）をフローティングディフュージョンＦＤに転送する。

リセットトランジスタＲＴは、リセット電源制御線ＬＶＤＤＲＴとフローティングディフュージョンＦＤとの間に接続される。このリセットトランジスタＲＴでは、リセット制御線ＬＲＴを通してリセットトランジスタＲＴのゲートに対して、制御回路部２５からリセット用の駆動信号が与えられる。これにより、フローティングディフュージョンＦＤの電位が、リセット電源ＬＶＤＤＲＴの電位によってリセットされる。

フローティングディフュージョンＦＤは、転送トランジスタＴＸとリセットトランジスタＲＴとの間に接続された状態で、増幅トランジスタＳＦのゲートに接続されている。

増幅トランジスタＳＦは、垂直信号線１９に接続され、画素部１４外の定電流源とソースフォロアを構成する。増幅トランジスタＳＦは、フローティングディフュージョンＦＤの電位を増幅してその電位に応じた電圧を垂直信号線１９に出力する。この垂直信号線１９を通じて、各画素１から出力された電圧は、読み出し信号処理部２７に出力される。

画素部１４に配線されているリセット制御線ＬＲＴ、転送制御線ＬＴＸ、およびリセット電源制御線ＬＶＤＤＲＴは、図９に示すように、これらを一組として複数の画素が配列された各行単位で配線される。これらのリセット制御線ＬＲＴ、転送制御線ＬＴＸ、およびリセット電源制御線ＬＶＤＤＲＴは、制御回路部２５により駆動される。

次に、図１１を用いて、本発明の一例である撮像素子の画素部を構成する画素の動作タイミングを説明する。図１１に示す各動作は、図１０の回路図にある各ノードに対応している。また各動作は、画素１のリセット信号の読み出し時刻ｔ_ｄａｒｋと画素１の信号レベルの読み出し時刻ｔ_ｓｉｇの間を含む時間の動作を表している。

リセット電源制御線ＬＶＤＤＲＴは、電源ＶＤＤを構成する。これにより画素部１４の画素の読み出し動作を有効にする。次に、図示しないテスト信号入力ゲートＴＦＤを接地する。これにより、図示しないテスト出力信号部の増幅トランジスタＴＳＦと垂直信号線とを切断し、画素部１４の各画素１からの出力信号を読み出す。

画素１の出力信号の読み出し動作を時系列に説明すると以下のようになる。まず、リセット信号の読み出し時刻ｔ_ｄａｒｋより前に、リセットトランジスタＲＴをリセット制御線ＬＲＴをＨレベルの電圧ＶＤＤにする。これにより、フローティングディフュージョンＦＤのリセット電位ＶＦＤ_ｄａｒｋにリセットされる。

リセット信号の読み出し時刻ｔ_ｄａｒｋでは、そのリセット電圧によるリセットされたフローティングディフュージョンＦＤの電位レベルＶＦＤ_ｄａｒｋを、増幅トランジスタＳＦから垂直信号線１９に出力された出力信号として読み出し信号処理部２７が読み出す。

その後、信号レベルの読み出し時刻ｔ_ｓｉｇより前に、転送トランジスタＴＸを転送制御線ＬＴＸでＨレベルの電圧ＶＤＤにして、フォトダイオードＰＤで蓄積した電子（電荷）をフローティングディフュージョンＦＤに転送する（電荷転送を行う）。

信号レベルの読み出し時刻ｔ_ｓｉｇでは、その電荷転送によって転送された電子数およびＦＤ容量に応じて変動した信号レベルの電圧ＶＦＤ_ｓｉｇを増幅トランジスタＳＦより垂直信号線１９に出力した出力信号として読み出し信号処理部２７が読み出す。

図１２は、本発明の撮像素子が適用されるカメラシステムの一例を示す図である。図１２のカメラシステム３３は、主要部が固体撮像素子２３、レンズ３５、駆動回路３７、および信号処理回路３９で構成されている。なお、固体撮像素子２３には、図８及び９に示した撮像素子を用いることができる。

レンズ３５は、固体撮像素子２３の画素領域にて入射光を撮像面に結像させることができ、カメラレンズの光学系を構成する。駆動回路３７は、固体撮像素子２３を駆動することができ、カメラシステムの駆動部を構成する。信号処理回路３９は、固体撮像素子２３から出力された出力信号に対して所定の信号処理を施すことができ、カメラシステムの信号処理部を構成する。

信号処理回路３９により処理された画像信号は、アナログ出力であれば、アナログ・デジタル変換回路（ＡＦＥ）を通して、またデジタル出力であればデジタル信号処理（ＤＦＥ）を通して、メモリなどの記録媒体に記録される。記録媒体に記録された画像情報は、プリンタなどによってハードコピーされる。また、信号処理部で処理された画像信号を液晶ディスプレイなどのモニターに動画として映し出される。

このように、撮像装置に上述の固体撮像素子を搭載することにより、上述した本発明の効果（光電変換素子の入射光を十分確保しながら転送特性が向上するという効果）が得られるため、撮像装置として高精度なカメラが実現できる。

以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された発明の範囲内において、種々の変形、変更が可能である。

１ 画素
３ フォトダイオード
５ トランジスタ
５１ ゲート
５２ 第１のゲート領域
５３ 第２のゲート領域
ＧＷ１ 第１のゲート幅
ＧＷ２ 第２のゲート幅
ＬＤ ゲート長方向
ＷＤ ゲート幅方向
５４ 延長部
７ 拡散領域
７ａ 高濃度領域
７ｂ 低濃度領域（半導体基板）
１１ トランジスタ
１３ トランジスタ
１７ 画素群
１９ 垂直信号線
２３ 固体撮像素子

特開２００３−２５８２３１号公報

Claims (10)

1. 光電変換素子と、
   前記光電変換素子に接続する転送ゲートを備える転送トランジスタと、
   前記転送ゲートに接続するフローティングディフュージョン領域とを備える画素ユニットであって、
   前記転送ゲートは、
   ゲート幅方向に第１のゲート幅を有し、前記フローティングディフュージョン領域に接続して前記フローティングディフュージョン領域から離れるゲート長方向に延びる第１のゲート領域と、
   前記ゲート幅方向に前記第１のゲート幅より小さい第２のゲート幅を有し、前記第１のゲート領域から連続して前記ゲート長方向に延びる第２のゲート領域とを含み、
   前記第２のゲート領域は、前記第１のゲート領域から離れる方向に前記第１のゲート幅から前記第２のゲート幅になるように徐々に小さくなることを特徴とする画素ユニット。
2. 前記第２のゲート領域は、テーパ状に形成されている請求項１に記載の画素ユニット。
3. 前記転送ゲートの平面形状は、四角形の前記フローティングディフュージョン領域から離れた側の２つの角部を切り欠いた形状である請求項１または２に記載の画素ユニット。
4. 前記光電変換素子、前記転送ゲート、及び前記フローティングディフュージョン領域が、直線上に配置されている請求項１乃至３のいずれか１項に記載の画素ユニット。
5. 前記フローティングディフュージョン領域は、拡散する不純物濃度が異なる第１の拡散領域及び第２の拡散領域を含んで構成されており、
   前記第１の拡散領域は、前記第２の拡散領域よりも不純物濃度が高く、
   前記第２の拡散領域は、前記第１の拡散領域を挟むように前記第１の拡散領域に隣接する請求項１乃至４のいずれか１項に記載の画素ユニット。
6. 前記フローティングディフュージョン領域に接続されて前記フローティングディフュージョン領域に蓄積された電荷をリセットするリセットトランジスタをさらに備える請求項１乃至５のいずれか１項に記載の画素ユニット。
7. 前記フローティングディフュージョン領域に接続して前記フローティングディフュージョン領域で変換した電圧を増幅する増幅トランジスタをさらに備える請求項１乃至６のいずれか１項に記載の画素ユニット。
8. 前記転送ゲートは、前記転送トランジスタから前記フローティングディフュージョン領域に向かって延びる延長部をさらに備える請求項１乃至７のいずれか１項に記載の画素ユニット。
9. 前記１乃至８のいずれか１項に記載の画素ユニットが複数配置された撮像素子であって、
   前記画素ユニットのうち、一部の画素ユニットが第１の方向に並んで配置された画素ユニット列を構成し、
   前記画素ユニット列がさらに第１の方向と直交する第２の方向に複数並んで配置された撮像素子。
10. 前記画素ユニット列を構成する前記一部の画素ユニットは、前記画素ユニットの電気信号を読み出す１つの信号線に接続されている請求項９に記載の撮像素子。

Images