KR101254832B1

KR101254832B1 - 이미지 센서 및 이를 포함하는 카메라

Info

Publication number: KR101254832B1
Application number: KR1020077028074A
Authority: KR
Inventors: 로버트 마이클 가이다쉬; 라비 므루티운자야; 웨이즈 슈
Original assignee: 옴니비전 테크놀러지즈 인코포레이티드
Priority date: 2005-06-02
Filing date: 2006-05-31
Publication date: 2013-04-15
Also published as: EP2276065A2; EP1894246A2; US20060273353A1; TW200703634A; US8253214B2; WO2006130545A3; WO2006130545A2; JP5036709B2; EP2276065A3; JP2008543085A; TWI399848B; KR20080011684A; EP1894246B1

Abstract

본 명세서에는, 복수의 픽셀들을 구비하고 복수의 픽셀들에 의해 공유되는 증폭기 입력 트랜지스터를 포함하는 유닛 셀와, 플로팅 확산 상호접속층에 의해 결합되고 증폭기 입력 트랜지스터로 접속되는 복수의 플로팅 확산부들 및 플로팅 확산 상호접속층을 차폐하는 출력 신호 와이어를 형성하는 상호접속층을 포함하는 이미지 센서가 개시되었다.

Description

이미지 센서 및 이를 포함하는 카메라{CMOS ACTIVE PIXEL SENSOR SHARED AMPLIFIER PIXEL}

본 발명은 전반적으로 CMOS 이미지 센서 분야에 관한 것으로, 보다 구체적으로는, 복수의 광검출기가 증폭기를 공유하는 이미지 센서에 관한 것이다.

도 1에서, 종래 기술의 이미지 센서의 2 공유 픽셀(2 shared pixel) 개략도는 전하를 공통 플로팅 확산 감지 노드로 전달하는 관련된 전달 게이트(TG1 및 TG2)를 각각 구비하는 두 개의 광검출기(PD1 및 PD2)를 포함한다. 행 선택 트랜지스터(RSEL)는 판독될 행을 선택하고, 리셋 게이트(RG)를 갖는 리셋 트랜지스터는 공통 플로팅 확산 감지 노드(n+)를 사전결정된 전압으로 리셋한다. 소스 폴로워 입력 트랜지스터(SF)는 공통 플로팅 확산 감지 노드(n+) 상의 전압을 감지하고 신호를 증폭시킨다. 도 2의 종래 기술의 이미지 센서는 네 개의 포토다이오드(PD1-PD4) 및 전달 게이트(TG1-TG4)가 공통 구성요소를 공유한다는 점을 제외하고는 동일한 컨셉을 갖는다.

이러한 공유 증폭기 픽셀들은 보다 작은 규모의 CMOS 프로세스로 높은 필 팩 터(fill factor)를 갖는 작은 픽셀들을 생산하는 경향을 갖는다. 작은 픽셀을 사용하여, 포토다이오드는 낮은 전하 캐패시티를 가질 수 있다. 공유 증폭기 픽셀은 함께 접속된 복수의 플로팅 확산부들을 구비하기 때문에, 본질적으로 비공유 증폭기 픽셀보다 높은 플로팅 확산 캐패시턴스를 갖는다. 보다 큰 캐패시턴스는 전압 변환 노드로의 단일 전하를 포함하는 복수의 플로팅 확산 영역들에 의한 것이며, 복수의 플로팅 확산 영역들을 접속시키는 상호접속층의 기생 캐패시턴스에 의한 것이다. 그 결과, 감지 노드에서 적절한 전압 신호 스윙이 획득될 수 있도록 플로팅 확산 캐패시턴스를 감소시키는 것이 요구된다.

결과적으로, 본 발명은 공유 증폭기 CMOS 활성 픽셀 센서(APS:Active Pixel Sensor) 설계 내의 플로팅 확산 캐패시턴스를 감소시키는 방법을 기술한다.

본 발명은 전술된 하나 또는 그 이상의 문제를 극복하기 위한 것이다. 간략하게 요약하자면, 본 발명의 일 측면에 따르면, 본 발명은 복수의 픽셀들을 구비하는 유닛 셀을 포함하는 이미지 센서에 관한 것으로, 이 유닛 셀은 (a) 복수의 픽셀들에 의해 공유되는 증폭기 입력 트랜지스터와, (b) 플로팅 확산 상호접속층에 의해 결합되고 증폭기 입력 트랜지스터에 접속된 복수의 플로팅 확산부들 및 (c) 플로팅 확산 상호접속층을 차폐하는 출력 신호 와이어를 형성하는 상호접속층을 포함한다.

본 발명의 이러한 측면, 목적, 특성 및 장점과 그 외의 측면, 목적, 특성 및 장점들이, 첨부된 도면을 참조로 하여 하기의 바람직한 실시예의 상세한 설명과 첨부된 특허청구범위로부터 보다 명확하게 이해되고 명백해질 것이다.

본 발명은 공유 증폭기 CMOS 활성 픽셀 센서(APS:active pixel sensor) 설계 내의 감지 노드 캐패시턴스로도 지칭되는 전압 변환 영역으로의 전하를 감소시키는 장점을 갖는다.

도 1은 증폭기를 공유하는 두 개의 포토다이오드를 구비하는 종래 기술의 이미지 센서의 개략도,

도 2는 증폭기를 공유하는 네 개의 포토다이오드를 구비하는 종래 기술의 이미지 센서의 개략도,

도 3a은 플로팅 확산 상호접속층을 차폐하는 데에 출력 버스를 사용하는 공통 감지 노드를 공유하는 두 개의 포토다이오드를 구비하는 본 발명의 이미지 센서의 개략도,

도 3b는 도 3a의 라인 3b-3b에 따른 단면의 측면도,

도 4a는 P-웰 내에 플로팅 확산부를 구비하는 종래 기술의 픽셀의 개략도,

도 4b는 보다 깊고 보다 약하게 도핑된 n-형 임플란트 내의 플로팅 확산부와 플로팅 확산 영역으로부터 마스킹된 NMOS P-웰 임플란트를 구비하는 본 발명의 픽셀의 개략도,

도 4c는 보다 깊고 보다 약하게 도핑된 n-형 임플란트가 광검출기에서도 사 용되는 임플란트를 사용하여 형성되는, 도 4b의 보다 구체적인 실시예이자 본 발명의 픽셀의 개략도,

도 5는 본 발명의 디지털 카메라의 도면.

도면의 주요 부분에 대한 부호의 설명

10 : 유닛 셀 20 : 광검출기

20a : 픽셀 20b : 픽셀

30 : 이미지 센서 40 : 플로팅 확산 상호접속층 또는 와이어

50 : 출력 버스 또는 출력 와이어

60 : P-웰 70 : n-형 임플란트

80 : 디지털 카메라

본 발명을 상세하게 기술하기 전에, 본 발명이 바람직하게는 CMOS 활성 픽셀 센서 내에서 사용되지만 이것으로 제한되는 것은 아님을 인지해야 한다. 활성 픽셀 센서는 리셋 트랜지스터 및 행 선택 트랜지스터와 같은 픽셀 내의 활성 전기 소자를 지칭하고, CMOS는 픽셀과 결합되지만 전형적으로 픽셀 내에 존재하지는 않으며, 트랜지스터의 소스/드레인이 하나의 도펀트 유형이고 상반되는 도펀트 유형이 그것을 밀봉할 때 형성되는 트랜지스터와 같은 상보적 금속 산화물 실리콘 유형 전기 구성요소를 지칭한다. CMOS 디바이스는 전형적으로 보다 적은 전력을 소비한다.

도 3a를 참조하면, 복수의 픽셀(20a, 20b)을 구비하는 유닛 셀(10)의 개략도가 도시되었다. 본 발명의 이미지 센서(30)는 픽셀 어레이를 형성하는 복수의 유닛 셀(10)을 포함한다. 각 유닛 셀(10)은 입사광에 응답하여 전하를 축적하는 두 개 또는 그 이상의 감광성 영역(PD1, PD2)을 포함한다. 바람직하게는, 포토다이오드는 감광성 영역(PD1, PD2)으로서 사용되고 바람직하게 두 개의 픽셀이 하나의 유닛 셀(10)을 형성한다. 행 선택 트랜지스터 RSEL는 출력을 위한 행을 선택한다. 각 감광성 영역(PD1, PD2)은 전하를 그들 각각의 공유 감지 노드(n+), 바람직하게는 전하를 전압으로 변환하는 플로팅 확산부로 전달하는 전달 게이트(TG1, TG2)를 각각 포함한다. 감지 노드(n+)는 플로팅 확산 상호접속층(40)에 의해 전기적으로 함께 접속된다. 리셋 게이트(RG)는 전하를 감광성 영역(PD1, PD2)으로부터 감지 노드(n+)로 전달하기 이전에 감지 노드(n+) 상의 전압을 사전결정된 전압으로 리셋한다. 바람직하게는 소스 폴로워(source follower)(SF)인 증폭기는 출력 버스 또는 출력 와이어(50) 상의 출력을 위해 전기적으로 접속된 감지 노드(n+) 상의 전압을 감지한다.

도 3a 및 3b을 참조하면, 출력 와이어(50)는 이것이 플로팅 확산 상호접속층(40)을 차폐하도록 물리적으로 배치됨을 인지해야 한다. 이것은 전기적으로 접속된 플로팅 확산부(n+)의 캐패시턴스를 감소시킨다. 플로팅 확산 상호접속층(40)은 바람직하게는 출력 와이어(50)보다 물리적으로 위에 있거나 또는 보다 높은 금속 상호접속층 내에 라우팅된다. 플로팅 확산 상호접속층 또는 와이어(40)를 그 밑의 출력 와이어(50)의 라우팅으로 차폐함으로써, 플로팅 확산 상호접속층(40)의 기생 캐패시턴스가 감소된다. 전형적으로, 출력 와이어(50)는 보다 효율적인 차폐를 위해 플로팅 확산 상호접속층(40)보다 넓을 수 있다.

전술된 실시예가 증폭기를 공유하는 두 개의 포토다이오드를 구비하는 것으로 도시되었지만, 본 발명은 하나의 증폭기를 공유하는 임의의 개수의 포토다이오드에 적용할 수 있다. 예를 들어, 하나의 증폭기를 공유하는 세 개 또는 그 이상의 포토다이오드가 존재할 수 있다.

도 4b 및 4c를 참조하면, 공유 픽셀 설계에 있어서 플로팅 확산부 캐패시턴스를 감소시키는 대안적인 방법은 플로팅 확산부의 n+ 활성 영역에 대해 보다 깊고 약하게 도핑된 임플라트를 사용하고 플로팅 확산 영역으로부터 P-웰을 제거 또는 변경하는 것이다. 이것은 플로팅 확산 감지 노드의 접합 캐패시턴스를 감소시킨다. 전형적으로 종래 기술에서(도 4a에 도시됨), 플로팅 확산 활성 공간 영역(n+)은 상보적 금속 산화물 반도체(CMOS: complementary metal oxide semiconductor) 프로세스의 n+ 소스/드레인을 사용하여 임플란트되고 n-형 MOSFET(metal oxide semiconductor field effect transistor)를 형성하는 데에 사용되는 P-웰(60)에 의해 밀봉된다. 이러한 n+ 소스/드레인 임플란트는 전형적으로 1e¹⁴cm² 보다 높고 0.20um보다 작은 접합 깊이를 나타낸다. P-웰(60)은 또한 1e¹⁶cm^-3 보다 큰 효과적인 p-형 바탕 농도를 산출하는 높은 도스(dose)의 임플란트이다. 도 4b 및 4c에 도시된 본 발명은 플로팅 확산 활성 공간 영역(n+) 내의 추가적인 n-형 임플란트(70)를 사용하여 고갈 영역 폭을 증가시킨다. 이것은 플로팅 확산 영역의 전체 또는 일부 분으로부터 P-웰 임플란트를 제거하는 것, 또는 보다 낮은 바탕 농도를 갖도록 P-웰 임플란트를 변경하는 것과 개별적으로 또는 관련하여 수행된다. 추가적인 n-형 임플란트(70)는 전형적으로 50KeV보다 크거나 이와 동일한 에너지 및 1e¹⁴cm² 보다 낮은 도스에서의 인(Phosphorous)일 수 있다. 이러한 임플란트는 광검출기(20)를 형성하는 데에 사용되는 포토다이오드 임플란트인 것이 바람직하다.

도 5를 참조하면, 일반적인 소비자에게 익숙한 전형적인 상업적 실시예를 나타내도록 자신의 내부에 배치된 이미지 센서(30)를 구비하는 디지털 카메라(80)가 도시되었다.

Claims

복수의 픽셀들을 구비하는 유닛 셀을 포함하되,

상기 유닛 셀은,

(a) 상기 복수의 픽셀들에 의해 공유되는 증폭기 입력 트랜지스터와,

(b) 플로팅 확산 상호접속층(floating diffusion interconnect layer)에 의해 결합되고 상기 증폭기 입력 트랜지스터에 연결된 복수의 플로팅 확산부들과,

(c) 출력 신호 와이어에 전기적으로 연결된 행 선택 트랜지스터 - 상기 플로팅 확산 상호접속층은 상기 플로팅 확산 상호접속층을 차폐하기 위해 상기 출력 신호 와이어의 부분 바로 위에 위치됨 - 을 포함하는

이미지 센서.
복수의 픽셀들을 구비하는 유닛 셀 - 각 픽셀은 n-형 임플란트(n-type implant)를 포함하는 광검출기와 전달 게이트를 포함함 - 을 포함하되,

상기 유닛 셀은,

(a) P-웰 내에 배치된 n-형 소스 드레인 임플란트를 포함하는 nMOS 트랜지스터와,

(b) 플로팅 확산 상호접속층에 의해 결합되는 복수의 플로팅 확산부들 - 상기 복수의 플로팅 확산부들의 각각은 n-형 소스 드레인 임플란트 및 깊은(deeper) n-형 임플란트를 포함하되 상기 깊은 n-형 임플란트는 상기 플로팅 확산부의 n-형 소스 드레인 임플란트를 둘러싸며 상기 플로팅 확산부의 n-형 소스 드레인 임플란트 보다 더 약하게 도핑되고, 상기 플로팅 확산부의 n-형 소스 드레인 임플란트 및 상기 깊은 n-형 임플란트는 상기 P-웰 내에 배치되지 않고, 상기 광검출기의 n-형 임플란트와 상기 깊은 n-형 임플란트는 동일한 임플란트에 의해 형성됨 - 과,

(c) 출력 신호 와이어에 전기적으로 연결된 행 선택 트랜지스터 - 상기 플로팅 확산 상호접속층은 상기 플로팅 확산 상호접속층을 차폐하기 위해 상기 출력 신호 와이어의 부분 바로 위에 위치됨 - 를 포함하는

이미지 센서.
복수의 픽셀들을 구비하는 유닛 셀 - 각 픽셀은 광검출기와 전달 게이트를 포함함 - 을 포함하되,

상기 유닛 셀은,

(a) n-형 소스 드레인 임플란트를 구비하는 복수의 플로팅 확산부들을 포함하고,

상기 플로팅 확산부들은 플로팅 확산 상호접속층에 의해 결합되며,

상기 n-형 소스 드레인 임플란트는 접합 캐패시턴스를 감소시키도록 n-형 임플란트에 의해 둘러싸이는

이미지 센서.
제 3 항에 있어서,

상기 n-형 임플란트는 상기 광검출기를 형성하는 데에 사용되는

이미지 센서.
제 2 항에 있어서,

상기 플로팅 확산부들은 n-형 소스 드레인 임플란트를 구비하고,

상기 플로팅 확산부들은 플로팅 확산 상호접속층에 의해 결합되며,

상기 n-형 소스 드레인 임플란트는 접합 캐패시턴스를 감소시키도록 n-형 임플란트에 의해 둘러싸이는

이미지 센서.
제 5 항에 있어서,

상기 n-형 임플란트는 상기 광검출기를 형성하는 데에 사용되는

이미지 센서.
이미지 센서를 포함하되,

상기 이미지 센서는 복수의 픽셀들을 구비하는 유닛 셀을 포함하고,

상기 유닛 셀은,

(a) 상기 복수의 픽셀들에 의해 공유되는 증폭기 입력 트랜지스터와,

(b) 플로팅 확산 상호접속층에 의해 결합되고 상기 증폭기 입력 트랜지스터에 연결된 복수의 플로팅 확산부들과,

(c) 상기 플로팅 확산 상호접속층을 차폐하는 출력 신호 와이어에 전기적으로 연결된 행 선택 트랜지스터 - 상기 플로팅 확산 상호접속층은 상기 플로팅 확산 상호접속층을 차폐하기 위해 상기 출력 신호 와이어의 부분 바로 위에 위치됨 - 를 포함하는

카메라.
이미지 센서를 포함하되,

상기 이미지 센서는,

복수의 픽셀들을 구비하는 유닛 셀 - 각 픽셀은 n-형 임플란트를 포함하는 광검출기와 전달 게이트를 포함함 - 을 포함하고,

상기 유닛 셀은,

(a) P-웰 내에 배치된 n-형 소스 드레인 임플란트를 포함하는 nMOS 트랜지스터와,

(b) 플로팅 확산 상호접속층에 의해 결합되는 복수의 플로팅 확산부들 - 상기 복수의 플로팅 확산부들의 각각은 n-형 소스 드레인 임플란트 및 깊은(deeper) n-형 임플란트를 포함하되 상기 깊은 n-형 임플란트는 상기 플로팅 확산부의 n-형 소스 드레인 임플란트를 둘러싸며 상기 플로팅 확산부의 n-형 소스 드레인 임플란트 보다 더 약하게 도핑되고, 상기 플로팅 확산부의 n-형 소스 드레인 임플란트 및 상기 깊은 n-형 임플란트는 상기 P-웰 내에 배치되지 않고, 상기 광검출기의 n-형 임플란트와 상기 깊은 n-형 임플란트는 동일한 임플란트에 의해 형성됨 - 과,

(c) 출력 신호 와이어에 전기적으로 연결된 행 선택 트랜지스터 - 상기 플로팅 확산 상호접속층은 상기 플로팅 확산 상호접속층을 차폐하기 위해 상기 출력 신호 와이어의 부분 바로 위에 위치됨 - 를 포함하는

카메라.
이미지 센서를 포함하되,

상기 이미지 센서는,

복수의 픽셀들을 구비하는 유닛 셀 - 각 픽셀은 광검출기와 전달 게이트를 포함함 - 을 포함하고,

상기 유닛 셀은,

(a) n-형 소스 드레인 임플란트를 구비하는 복수의 플로팅 확산부들을 포함하고,

상기 플로팅 확산부들은 플로팅 확산 상호접속층에 의해 결합되며,

상기 n-형 소스 드레인 임플란트는 접합 캐패시턴스를 감소시키도록 n-형 임플란트에 의해 둘러싸이는

카메라.
제 9 항에 있어서,

상기 n-형 임플란트는 상기 광검출기를 형성하는 데에 사용되는

카메라.
제 8 항에 있어서,

상기 플로팅 확산부들은 n-형 소스 드레인 임플란트를 구비하고,

상기 플로팅 확산부들은 플로팅 확산 상호접속층에 의해 결합되며,

상기 n-형 소스 드레인 임플란트는 접합 캐패시턴스를 감소시키도록 n-형 임플란트에 의해 둘러싸이는

카메라.
제 11 항에 있어서,

상기 n-형 임플란트는 상기 광검출기를 형성하는 데에 사용되는

카메라.