TWI523214B - 用於影像感測器之像素單元及成像系統 - Google Patents
用於影像感測器之像素單元及成像系統 Download PDFInfo
- Publication number
- TWI523214B TWI523214B TW102147810A TW102147810A TWI523214B TW I523214 B TWI523214 B TW I523214B TW 102147810 A TW102147810 A TW 102147810A TW 102147810 A TW102147810 A TW 102147810A TW I523214 B TWI523214 B TW I523214B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- semiconductor substrate
- storage
- transistor
- disposed
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims description 18
- 239000007943 implant Substances 0.000 claims description 102
- 239000004065 semiconductor Substances 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 53
- 125000006850 spacer group Chemical group 0.000 claims description 33
- 238000007667 floating Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000001186 cumulative effect Effects 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 17
- 230000009977 dual effect Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005096 rolling process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 241000593989 Scardinius erythrophthalmus Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 210000004508 polar body Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14654—Blooming suppression
- H01L27/14656—Overflow drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本發明大體而言係關於半導體處理。更具體而言，本發明之實例係關於對具有全域快門之影像感測器像素單元之半導體處理。
對於高速影像感測器，可使用一全域快門來擷取快速移動之物件。一全域快門通常使得影像感測器中之所有像素單元能夠同時擷取影像。對於較慢移動之物件，使用較普通之滾動快門。一滾動快門通常以一順序擷取該影像。舉例而言，可循序地啟用二維(「2D」)像素單元陣列內之每一列，以使得一單個列內之每一像素單元同時擷取影像，但以一滾動順序啟用每一列。如此，每一列像素單元在一不同影像獲取窗期間擷取影像。對於緩慢移動之物件，每一列之間的時間差產生影像失真。對於快速移動之物件，一滾動快門導致沿著物件之移動軸線之可感知伸長失真。
為了實施一全域快門，可使用本文中亦可稱為儲存閘極之儲存電容器或儲存電晶體來在由陣列中之每一像素單元獲取之影像電荷等待自像素單元陣列之讀出時暫時儲存該影像電荷。當使用一全域快門時，通常使用一轉移電晶體將影像電荷自光電二極體轉移至儲存電晶體，且然後使用一輸出電晶體將所儲存影像電荷自儲存電晶體轉移至像素單元之一讀出節點。
影響具有一全域快門之一影像感測器像素單元中之效能之因素
包含快門效率、暗電流、白色像素及影像滯後。轉移電晶體、儲存電晶體與輸出電晶體結構之間的間隔可對此等因素具有一顯著影響。設計者在設計像素單元時所面臨的一項折衷係，在相鄰電晶體(例如，轉移電晶體、儲存電晶體及輸出電晶體)之結構重疊以減少滯後時，電子中之某些電子變得陷獲於導致「被夾縮」通道之相鄰電晶體之間的深植入區域中，此阻止該等電子中之某些電子在轉移期間流動至輸出浮動擴散部。
100‧‧‧像素單元
110‧‧‧全域快門電晶體
120‧‧‧光電二極體
130‧‧‧轉移電晶體
133A‧‧‧間隔件區域
135A‧‧‧第一自我對準植入物/雙重自我對準植入物
135B‧‧‧第二自我對準植入物/雙重自我對準植入物
140‧‧‧儲存電晶體
150‧‧‧輸出電晶體
160‧‧‧重設電晶體
170‧‧‧浮動擴散部
180‧‧‧放大器電晶體
190‧‧‧列選擇電晶體
200‧‧‧像素單元/實例性像素單元
202‧‧‧半導體基板
204‧‧‧閘極氧化物
206‧‧‧光
210‧‧‧快門閘極
220‧‧‧光電二極體
230‧‧‧轉移閘極/轉移電晶體閘極
233A‧‧‧間隔件區域
233B‧‧‧間隔件區域
235A‧‧‧雙重自我對準植入物/植入物
235B‧‧‧雙重自我對準植入物/植入物
237A‧‧‧淺植入物/植入物
237B‧‧‧淺植入物/植入物
239‧‧‧植入物
240‧‧‧儲存閘極
245‧‧‧植入物
246‧‧‧植入物
250‧‧‧輸出閘極/輸出電晶體閘極
270‧‧‧浮動擴散部
391‧‧‧成像系統
392‧‧‧實例性像素陣列/像素陣列
394‧‧‧讀出電路
396‧‧‧功能邏輯
398‧‧‧控制電路
C1-Cx‧‧‧行
P1-Pn‧‧‧像素單元
R1-Ry‧‧‧列
參考以下各圖闡述本發明之非限制性及非窮盡實例，其中除非另有規定，否則在所有各個視圖中相似參考編號指代相似部件。
圖1係圖解說明根據本發明之教示具有在緊鄰一儲存閘極之間隔件區域中之雙重自我對準植入物之一像素單元之一項實例之一示意圖。
圖2係圖解說明根據本發明之教示具有在緊鄰一儲存閘極之間隔件區域中之一雙重自我對準植入物之一像素單元之一項實例之一剖面圖。
圖3係圖解說明根據本發明之教示包含具有像素單元之一像素陣列之一成像系統之一項實例之一圖式，該等像素單元具有在緊鄰一儲存閘極之間隔件區域中之雙重自我對準植入物。
在圖式之所有數個視圖中，對元件符號指示對應組件。熟習此項技術者將瞭解，圖中之元件係為簡單及清晰起見而圖解說明的，且未必按比例繪製。舉例而言，為了有助於改良對本發明之各項實施例之理解，圖中之元件中之某些元件之尺寸可能相對於其他元件放大。此外，通常未繪示在商業上可行之實施例中有用或必需之常見而眾所周知之元件以便促進對本發明之此各項實施例之一較不受阻擋之觀察。
如將展示，本發明揭示針對具有在緊鄰一儲存閘極之間隔件區域中之雙重自我對準植入物之一影像感測器像素單元之方法及設備。在以下闡述中，陳述諸多特定細節以便提供對本發明之一透徹理解。在以下闡述中，陳述諸多特定細節以提供對實施例之一透徹理解。然而，熟習此項技術者將認識到，本文中所闡述之技術可在不具有該等特定細節中之一或多者之情況下實踐或者可藉助其他方法、組件、材料等來實踐。在其他例項中，未詳細展示或闡述眾所周知之結構、材料或操作以避免使某些態樣模糊。
在本說明書通篇中對「一項實施例」、「一實施例」、「一項實例」或「一實例」之提及意指結合該實施例或實例所闡述之一特定特徵、結構或特性包含於本發明之至少一項實施例或實例中。因此，在本說明書通篇之各個位置中諸如「在一項實施例中」或「在一項實例中」等片語之出現未必全部指代同一實施例或實例。此外，該等特定特徵、結構或特性可以任何適合方式組合於一或多項實施例或實例中。以下係藉由參考附圖對在本發明之實例之闡述中所使用之術語及元件之一詳細闡述。
如將展示，根據本發明之教示具有擁有在緊鄰一儲存閘極之間隔件區域中之雙重自我對準植入物之影像感測器像素單元之一成像系統達成具有減少之光電二極體及儲存閘極滯後之帶有一全域快門之一影像感測器像素單元陣列。此外，如將論述，根據本發明之教示，藉助具有在緊鄰一儲存閘極之間隔件區域中之雙重自我對準植入結構之像素單元亦減少了不合意暗電流及白色像素之風險。特定而言，陷獲於具有用以減少光電二極體滯後之重疊深植入區域之典型像素單元中之大多數電子由於深儲存電晶體植入物而陷獲於轉移電晶體與儲存電晶體結構之間。轉移電晶體與儲存電晶體之間的重疊之減少有助於減
少陷獲於轉移電晶體與儲存電晶體之間的深植入區域中之電子之數目，但代價係光電二極體滯後之增加。
如下文將更詳細地論述，在一項實例中，根據本發明之教示之一影像感測器像素單元包含在像素單元之儲存閘極下方之一深N型植入物，其提供一深電子儲存區域且減少暗電流及白色像素。然而，在一項實施例中，像素單元之儲存閘極下方之深N型植入物並不實質上延伸至緊鄰儲存閘極之間隔件區域中。而是，雙重自我對準淺N型植入物形成於轉移與儲存閘極之間的間隔件區域中及儲存與輸出電晶體閘極之間的間隔件區域中。根據本發明之教示，雙重自我對準淺N型植入物將由在儲存閘極下方之深N型植入物提供之深電子儲存區域連接至轉移電晶體通道及輸出電晶體通道以減少光電二極體及儲存電晶體滯後兩者。此外，根據本發明之教示，淺P型植入物植入於緊鄰儲存閘極之間隔件區域中，該等淺P型植入物減少暗電流及白色像素。
圖1係圖解說明根據本發明之教示具有一全域快門之一像素單元100之一項實例之一示意圖。在一項實例中，像素單元100包含於一前側照明(FSI)影像感測器中且包含一全域快門電晶體110、一光電二極體120、一轉移電晶體130、一儲存電晶體140、一輸出電晶體150、一浮動擴散部170、一重設電晶體160、一放大器電晶體180及耦合至一行位元線之一列選擇電晶體190，如所展示。在一項實例中，根據本發明之教示，一第一自我對準植入物135A植入於半導體材料中在轉移電晶體130之閘極與儲存電晶體140之閘極之間的間隔件區域133A中。另外，根據本發明之教示，一第二自我對準植入物135B植入於半導體材料中在儲存電晶體140之閘極與輸出電晶體150之閘極之間的間隔件區域135B中。如將論述，在一項實例中，根據本發明之教示，雙重自我對準植入物135A及135B係將儲存電晶體140之閘極下方之一深電子儲存區域連接至轉移電晶體130通道及輸出電晶體150通道
以減少光電二極體120滯後及儲存電晶體140滯後兩者之淺區域。
為了圖解說明，圖2係展示根據本發明之教示之一像素單元200之一項實例之一剖面圖。注意，在一項實例中，圖2之像素單元200係圖1之像素單元100之一剖面圖，且下文所提及之類似命名及編號之元件類似於如上文所闡述而耦合及發揮作用。如圖2中所繪示之實例中所展示，像素單元200係包含一光電二極體220之一前側照明(FSI)像素單元，光電二極體220安置於一半導體基板202中以累積來自被引導至其之光206之影像電荷。在一項實例中，在光電二極體220中累積之影像電荷係電子。在一項實例中，光206表示透過一透鏡引導至像素單元200之一影像之一部分。在一項實例中，包含安置於閘極氧化物204及半導體基板202上方之一快門閘極210之一全域快門電晶體包含於像素單元200中，可利用該全域快門電晶體以便選擇性地空乏光電二極體220中之(光伏打產生之)電荷。包含安置於閘極氧化物204及半導體基板202上方之一儲存閘極240之一儲存電晶體安置於半導體基板202中以儲存影像電荷。包含安置於閘極氧化物204及半導體基板202上方之一轉移閘極230之一轉移電晶體安置於光電二極體220與儲存電晶體之間以將影像電荷自光電二極體220選擇性地轉移至該儲存電晶體。包含安置於閘極氧化物204及半導體基板202上方之一輸出閘極250之一輸出電晶體安置於半導體基板202中且耦合至儲存電晶體之一輸出以將影像電荷自儲存電晶體選擇性地轉移至一讀出節點，在一項實例中，該讀出節點包含安置於半導體基板202中之浮動擴散部270。在一項實例中，快門閘極210、轉移閘極230、儲存閘極240及輸出閘極250包含多晶矽。
繼續圖2中所繪示之實例，在形成儲存閘極240之多晶矽之前，透過儲存閘極240下方之一開口在半導體基板202中植入具有一第一極性之一植入物245。在一項實例中，藉助N型摻雜劑來提供第一極
性。在該實例中，植入物245提供儲存閘極240下方之一深影像電荷儲存區域且係有助於減少暗電流及白色像素之一深植入物。如所繪示之實例中所展示，根據本發明之教示，植入物245並不實質上延伸於緊鄰像素單元200之儲存閘極240之間隔件區域233A及233B下方。
如圖2中所展示，實例性像素單元200亦包含雙重自我對準植入物235A及235B，雙重自我對準植入物235A及235B係在已形成儲存閘極240之多晶矽之後植入於半導體基板202中，以使得植入物235A及235B形成於緊鄰儲存閘極240之間隔件區域233A及233B下方在轉移電晶體閘極230與儲存閘極240之間且在儲存閘極240與輸出電晶體閘極250之間，如所展示。在一項實例中，雙重自我對準植入物235A及235B係具有第一極性之淺植入物且透過較大之開口形成，以使得存在與轉移電晶體及輸出電晶體區域之某一重疊，如所展示。根據本發明之教示，在如所展示具有重疊之情況下，雙重自我對準植入物235A及235B將藉助植入物245提供之深電子儲存區域連接至轉移電晶體及輸出電晶體通道區域以減少光電偵測器滯後及儲存電晶體滯後兩者。
圖2中所展示之實例展示實例性像素單元200亦包含植入物237A及237B，植入物237A及237B係在已形成儲存閘極240之多晶矽之後植入於雙重自我對準植入物235A及235B中在間隔件區域233A及233B下方。在一項實例中，植入物237A及237B為具有係第一極性之相反極性之一第二極性之淺植入物。在一項實例中，藉助P型摻雜劑來提供第二極性。在該實例中，根據本發明之教示，植入物237A及237B用以減少緊鄰儲存閘極240之間隔件區域233A及233B下方、在轉移電晶體閘極230與儲存閘極240之間且在儲存閘極240與輸出電晶體閘極250之間的暗電流。根據本發明之教示，淺植入物237A及237B減少間隔件區域下方之暗電流，在此處淺雙重自我對準植入物235A及235B將
會因較靠近接近閘極氧化物204之氧化物介面而增加暗電流。
在圖2中所繪示之實例中，像素單元200亦包含在儲存閘極240下方之一植入物239，如所展示。在一項實例中，植入物239係一淺植入物且亦具有第二極性，其亦減少儲存閘極240下方之暗電流，在此處由植入物245提供之深電子儲存區域將會因較靠近接近閘極氧化物204之氧化物介面而增加暗電流。
在一項實例中，像素單元200亦包含在由植入物245提供之深電子儲存區域下面之一植入物246，如圖2中所繪示。如該實例中所展示，根據本發明之教示，植入物246係具有第二極性之一較深植入物，其減少由植入物245提供之深電子儲存區域之一植入物尾部分且因此朝向半導體基板202之表面更近地推動電子。
因此，如自圖2中所圖解說明之實例可瞭解，藉助植入物245提供之深電子儲存區域在儲存閘極240下方且不實質上延伸於在儲存閘極240之側上之各別間隔件區域233A及233B下方。將藉助植入物245提供之深電子儲存區域跨越間隔件區域233A及233B分別連接至轉移電晶體通道及輸出電晶體通道之雙重自我對準植入物235A及235B係淺植入物且因此具有減小之被夾縮風險。根據本發明之教示，雙重自我對準植入物235A及235B亦提供與轉移電晶體及輸出電晶體結構之某一重疊以減少光電二極體滯後及儲存電晶體滯後。根據本發明之教示，間隔件區域233A及233B下方之淺植入物237A及237B具有與雙重自我對準植入物235A及235B相反之極性，且因此減少因較靠近接近閘極氧化物204之氧化物介面而在間隔件區域233A及233B下方之暗電流。
圖3係圖解說明根據本發明之教示包含具有複數個影像感測器像素單元之一實例性像素陣列392之一成像系統391之一項實例之一圖式。如所繪示之實例中所展示，成像系統391包含耦合至控制電路398
及讀出電路394(其耦合至功能邏輯396)之像素陣列392。
在一項實例中，像素陣列392係影像感測器像素單元(例如，像素P1、P2、P3、...、Pn)之二維(2D)陣列。注意，像素陣列392中之像素單元P1、P2、...Pn可係圖1之像素單元100及/或圖2之像素單元200之實例，且下文所提及之類似命名及編號之元件類似於如上文所闡述而耦合及發揮作用。如所圖解說明，每一像素單元被佈置至一列(例如，列R1至Ry)及一行(例如，行C1至Cx)中以獲取一人、地點、物件等之影像資料，然後可使用該影像資料再現該人、地點、物件等之一2D影像。
在一項實例中，在每一像素單元P1、P2、P3、...、Pn已獲取其影像資料或影像電荷之後，該影像資料由讀出電路394讀出且然後轉移至功能邏輯396。在各種實例中，讀出電路394可包含放大電路、類比轉數位(ADC)轉換電路或其他。功能邏輯396可簡單地儲存該影像資料或甚至藉由應用後影像效果(例如，剪裁、旋轉、移除紅眼、調整亮度、調整對比度或其他)來操縱該影像資料。在一項實例中，讀出電路394可沿著讀出行線一次讀出一列影像資料(所圖解說明)或可使用多種其他技術(未圖解說明)讀出該影像資料，諸如一串列讀出或同時對所有像素之一全並列讀出。
在一項實例中，控制電路398耦合至像素陣列392以控制像素陣列392之操作特性。在一項實例中，控制電路398經耦合以產生用於控制每一像素單元之影像獲取之一全域快門信號。在該實例中，該全域快門信號同時啟用像素陣列392內之所有像素單元P1、P2、P3、...Pn以同時使得像素陣列392中之所有像素單元能夠在一單個獲取窗期間同時自每一各別光電二極體轉移影像電荷。
包含發明摘要中所闡述內容之本發明之所圖解說明實例之以上說明並非意欲係窮盡性或限制於所揭示之精確形式。儘管出於說明性
目的而在本文中闡述本發明之特定實施例及實例，但可在不背離本發明之較寬廣精神及範疇之情況下做出各種等效修改。確實，應瞭解，特定實例性電壓、電流、頻率、功率範圍值、時間等係出於解釋目的而提供且根據本發明之教示亦可在其他實施例及實例中採用其他值。
可根據以上詳細說明對本發明之實例做出此等修改。隨附申請專利範圍中所使用之術語不應理解為將本發明限制於說明書及申請專利範圍中所揭示之特定實施例。相反，範疇將完全由以下申請專利範圍來判定，該申請專利範圍將根據所創建之請求項解釋原則來加以理解。因此，應將本說明書及各圖視為說明性而非限制性。
200‧‧‧像素單元/實例性像素單元
202‧‧‧半導體基板
204‧‧‧閘極氧化物
206‧‧‧光
210‧‧‧快門閘極
220‧‧‧光電二極體
230‧‧‧轉移閘極/轉移電晶體閘極
233A‧‧‧間隔件區域
233B‧‧‧間隔件區域
235A‧‧‧雙重自我對準植入物/植入物
235B‧‧‧雙重自我對準植入物/植入物
237A‧‧‧淺植入物/植入物
237B‧‧‧淺植入物/植入物
239‧‧‧植入物
240‧‧‧儲存閘極
245‧‧‧植入物
246‧‧‧植入物
250‧‧‧輸出閘極/輸出電晶體閘極
270‧‧‧浮動擴散部
Claims (23)
- 一種用於一影像感測器之像素單元，其包括：一儲存電晶體，其安置於一半導體基板中，該儲存電晶體包含：一儲存閘極，其安置於該半導體基板上方；具有一第一極性之一深植入儲存區域，其植入於一半導體基板中在該儲存閘極下方以儲存由安置於該半導體基板中之一光電二極體累積之影像電荷；一轉移電晶體，其安置於該半導體基板中且耦合於該光電二極體與該儲存電晶體之一輸入之間以將該影像電荷自該光電二極體選擇性地轉移至該儲存電晶體，該轉移電晶體包含安置於該半導體基板上方之一轉移閘極；一輸出電晶體，其安置於該半導體基板中且耦合至該儲存電晶體之一輸出以將該影像電荷自該儲存電晶體選擇性地轉移至一讀出節點，該輸出電晶體包含安置於該半導體基板上方之一輸出閘極；一第一淺植入區域，其具有該第一極性且植入於該半導體基板中在該轉移閘極與該儲存閘極之間的一第一間隔件區域下方；及一第二淺植入區域，其具有該第一極性且植入於該半導體基板中在該儲存閘極與該輸出閘極之間的一第二間隔件區域下方。
- 如請求項1之像素單元，其進一步包括：一第三淺植入區域，其具有與該第一極性相反之一第二極性且植入於該半導體基板中在該轉移閘極與該儲存閘極之間的該第一間隔件區域下方之該第一淺植入區域中；及 一第四淺植入區域，其具有該第二極性且植入於該半導體基板中在該儲存閘極與該輸出閘極之間的該第二間隔件區域下方之該第二淺植入區域中。
- 如請求項1之像素單元，其進一步包括一第五淺植入區域，該第五淺植入區域具有與該第一極性相反之一第二極性且植入於該半導體基板中在該儲存閘極下方。
- 如請求項1之像素單元，其進一步包括一第二深植入區域，該第二深植入區域具有與該第一極性相反之一第二極性且植入於該半導體基板中在該深植入儲存區域下面。
- 如請求項1之像素單元，其中該轉移閘極、該儲存閘極及該輸出閘極包括多晶矽。
- 如請求項1之像素單元，其進一步包括安置於該半導體基板與該轉移閘極、該儲存閘極及該輸出閘極之間的一閘極氧化物。
- 如請求項1之像素單元，其中該讀出節點包括安置於該半導體基板中之一浮動擴散部。
- 如請求項1之像素單元，其中該影像電荷包括電子。
- 如請求項1之像素單元，其中該深植入儲存區域以及該等第一及第二淺植入區域包括N型摻雜劑。
- 如請求項1之像素單元，其進一步包括：一重設電晶體，其安置於該半導體基板中且耦合至該讀出節點；一放大器電晶體，其安置於該半導體基板中，具有耦合至該讀出節點之一放大器閘極；及一列選擇電晶體，其安置於該半導體基板中，耦合於一位元線與該放大器電晶體之間。
- 如請求項1之像素單元，其進一步包括一快門閘極電晶體，該快 門閘極電晶體安置於該半導體基板中且耦合至該光電二極體以自該光電二極體選擇性地空乏該影像電荷。
- 一種成像系統，其包括：像素單元之一像素陣列，其中該等像素單元中之每一者包含：一儲存電晶體，其安置於一半導體基板中，該儲存電晶體包含：一儲存閘極，其安置於該半導體基板上方；具有一第一極性之一深植入儲存區域，其植入於一半導體基板中在該儲存閘極下方以儲存由安置於該半導體基板中之一光電二極體累積之影像電荷；一轉移電晶體，其安置於該半導體基板中且耦合於該光電二極體與該儲存電晶體之一輸入之間以將該影像電荷自該光電二極體選擇性地轉移至該儲存電晶體，該轉移電晶體包含安置於該半導體基板上方之一轉移閘極；一輸出電晶體，其安置於該半導體基板中且耦合至該儲存電晶體之一輸出以將該影像電荷自該儲存電晶體選擇性地轉移至一讀出節點，該輸出電晶體包含安置於該半導體基板上方之一輸出閘極；一第一淺植入區域，其具有該第一極性且植入於該半導體基板中在該轉移閘極與該儲存閘極之間的一第一間隔件區域下方；及一第二淺植入區域，其具有該第一極性且植入於該半導體基板中在該儲存閘極與該輸出閘極之間的一第二間隔件區域下方；控制電路，其耦合至該像素陣列以控制該像素陣列之操作；及 讀出電路，其耦合至該像素陣列以自該複數個像素讀出影像資料。
- 如請求項12之成像系統，其中該控制電路經耦合以將一全域快門信號選擇性地發送至該像素陣列以同時啟用像素陣列中之所有該等像素單元以在一單個獲取窗期間同時自每一各別光電二極體轉移該影像電荷。
- 如請求項12之成像系統，其中該等像素單元中之每一者進一步包括：一第三淺植入區域，其具有與該第一極性相反之一第二極性且植入於該半導體基板中在該轉移閘極與該儲存閘極之間的該第一間隔件區域下方之該第一淺植入區域中；及一第四淺植入區域，其具有該第二極性且植入於該半導體基板中在該儲存閘極與該輸出閘極之間的該第二間隔件區域下方之該第二淺植入區域中。
- 如請求項12之成像系統，其中該等像素單元中之每一者進一步包括一第五淺植入區域，該第五淺植入區域具有與該第一極性相反之一第二極性且植入於該半導體基板中在該儲存閘極下方。
- 如請求項12之成像系統，其中該等像素單元中之每一者進一步包括一第二深植入區域，該第二深植入區域具有與該第一極性相反之一第二極性且植入於該半導體基板中在該深植入儲存區域下面。
- 如請求項12之成像系統，其中該轉移閘極、該儲存閘極及該輸出閘極包括多晶矽。
- 如請求項12之成像系統，其中該等像素單元中之每一者進一步包括安置於該半導體基板與該轉移閘極、該儲存閘極及該輸出 閘極之間的一閘極氧化物。
- 如請求項12之成像系統，其中該讀出節點包括安置於該半導體基板中之一浮動擴散部。
- 如請求項12之成像系統，其中該影像電荷包括電子。
- 如請求項12之成像系統，其中該深植入儲存區域以及該等第一及第二淺植入區域包括N型摻雜劑。
- 如請求項12之成像系統，其中該等像素單元中之每一者進一步包括：一重設電晶體，其安置於該半導體基板中且耦合至該讀出節點；一放大器電晶體，其安置於該半導體基板中，具有耦合至該讀出節點之一放大器閘極；及一列選擇電晶體，其安置於該半導體基板中，耦合於一位元線與該放大器電晶體之間。
- 如請求項12之成像系統，其中該等像素單元中之每一者進一步包括一快門閘極電晶體，該快門閘極電晶體安置於該半導體基板中且耦合至該光電二極體以自該光電二極體選擇性地空乏該影像電荷。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/038,336 US8933494B1 (en) | 2013-09-26 | 2013-09-26 | Image sensor pixel cell having dual self-aligned implants next to storage gate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201513327A TW201513327A (zh) | 2015-04-01 |
| TWI523214B true TWI523214B (zh) | 2016-02-21 |
Family
ID=52247752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102147810A TWI523214B (zh) | 2013-09-26 | 2013-12-23 | 用於影像感測器之像素單元及成像系統 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8933494B1 (zh) |
| CN (1) | CN104517979B (zh) |
| HK (1) | HK1209234A1 (zh) |
| TW (1) | TWI523214B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9419044B2 (en) * | 2014-04-17 | 2016-08-16 | Omnivision Technologies, Inc. | Image sensor pixel having storage gate implant with gradient profile |
| US20160099283A1 (en) * | 2014-10-03 | 2016-04-07 | Omnivision Technologies, Inc. | Photosensor with channel region having center contact |
| US9484370B2 (en) * | 2014-10-27 | 2016-11-01 | Omnivision Technologies, Inc. | Isolated global shutter pixel storage structure |
| US9491386B2 (en) * | 2014-12-03 | 2016-11-08 | Omnivision Technologies, Inc. | Floating diffusion reset level boost in pixel cell |
| US9930281B2 (en) | 2016-01-20 | 2018-03-27 | Semiconductor Components Industries, Llc | Image sensors having photodiode regions implanted from multiple sides of a substrate |
| WO2019202858A1 (ja) * | 2018-04-16 | 2019-10-24 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像素子の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5493382B2 (ja) * | 2008-08-01 | 2014-05-14 | ソニー株式会社 | 固体撮像装置、その製造方法および撮像装置 |
| US8089036B2 (en) | 2009-04-30 | 2012-01-03 | Omnivision Technologies, Inc. | Image sensor with global shutter and in pixel storage transistor |
| US8298853B2 (en) * | 2010-08-10 | 2012-10-30 | International Business Machines Corporation | CMOS pixel sensor cells with poly spacer transfer gates and methods of manufacture |
| JP5508356B2 (ja) * | 2011-07-26 | 2014-05-28 | シャープ株式会社 | 固体撮像装置およびその駆動方法、固体撮像装置の製造方法、並びに電子情報機器 |
| TWI467751B (zh) * | 2011-12-12 | 2015-01-01 | Sony Corp | A solid-state imaging device, a driving method of a solid-state imaging device, and an electronic device |
| KR20130085228A (ko) | 2012-01-19 | 2013-07-29 | 삼성전자주식회사 | 이미지 센서, 이의 동작 방법, 및 이를 포함하는 휴대용 장치 |
-
2013
- 2013-09-26 US US14/038,336 patent/US8933494B1/en active Active
- 2013-12-23 TW TW102147810A patent/TWI523214B/zh active
-
2014
- 2014-01-09 CN CN201410009345.3A patent/CN104517979B/zh active Active
-
2015
- 2015-10-08 HK HK15109844.2A patent/HK1209234A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US8933494B1 (en) | 2015-01-13 |
| HK1209234A1 (zh) | 2016-03-24 |
| CN104517979A (zh) | 2015-04-15 |
| CN104517979B (zh) | 2017-10-03 |
| TW201513327A (zh) | 2015-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI544615B (zh) | 具有具梯度分佈之儲存閘極植入的影像感測器像素 | |
| US9865632B2 (en) | Image sensor pixel with memory node having buried channel and diode portions formed on N-type substrate | |
| TWI585958B (zh) | 用於影像感測器之部分埋入式通道傳輸裝置 | |
| TWI523214B (zh) | 用於影像感測器之像素單元及成像系統 | |
| US7829832B2 (en) | Method for operating a pixel cell using multiple pulses to a transistor transfer gate | |
| CN100561743C (zh) | 具有非凸面光电二极管的图像传感器及像素 | |
| US8785993B2 (en) | Solid-state imaging element, manufacturing method, and electronic device | |
| CN104885223B (zh) | Cmos有源像素结构 | |
| JP5036709B2 (ja) | Ｃｍｏｓ能動画素センサの増幅器を共有した画素 | |
| WO2011058684A1 (ja) | 固体撮像装置 | |
| US20140246561A1 (en) | High dynamic range pixel having a plurality of photodiodes with a single implant | |
| TW201415542A (zh) | 影像感測器中部分嵌入式通道轉移裝置 | |
| TWI670978B (zh) | 藉由升壓光電二極體驅動之成像感測器 | |
| CN108122938B (zh) | 背侧照明图像传感器及其制造方法 | |
| US8853756B2 (en) | Array of pixels with good dynamic range | |
| TWI577004B (zh) | 具有具中心接觸件之通道區域之光感測器 | |
| KR100722690B1 (ko) | 씨모스 이미지 센서의 단위 픽셀 | |
| US20200099878A1 (en) | Cmos image sensor with multiple stage transfer gate | |
| US9923024B1 (en) | CMOS image sensor with reduced cross talk | |
| CN113016071A (zh) | 摄像装置 | |
| US20160071892A1 (en) | Dopant configuration in image sensor pixels |