CN104517979B - 具有紧挨存储栅极的双自对准植入物的图像传感器像素单元 - Google Patents
具有紧挨存储栅极的双自对准植入物的图像传感器像素单元 Download PDFInfo
- Publication number
- CN104517979B CN104517979B CN201410009345.3A CN201410009345A CN104517979B CN 104517979 B CN104517979 B CN 104517979B CN 201410009345 A CN201410009345 A CN 201410009345A CN 104517979 B CN104517979 B CN 104517979B
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- implanted
- transistor
- grid
- pixel cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000007943 implant Substances 0.000 title abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 239000004065 semiconductor Substances 0.000 claims abstract description 71
- 125000006850 spacer group Chemical group 0.000 claims abstract description 34
- 238000003384 imaging method Methods 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000007667 floating Methods 0.000 claims description 5
- 238000009825 accumulation Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 description 11
- 239000013078 crystal Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000005096 rolling process Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 208000024754 bloodshot eye Diseases 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 201000005111 ocular hyperemia Diseases 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14654—Blooming suppression
- H01L27/14656—Overflow drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明涉及一种具有紧挨存储栅极的双自对准植入物的图像传感器像素单元。一种像素单元包含存储晶体管，所述存储晶体管包含具有第一极性的深植入存储区域，所述深植入存储区域植入于半导体衬底中以存储由光电二极管积累的图像电荷。转移晶体管耦合于所述光电二极管与所述存储晶体管的输入之间，以将所述图像电荷从所述光电二极管选择性地转移到所述存储晶体管。输出晶体管耦合到所述存储晶体管的输出，以将所述图像电荷从所述存储晶体管选择性地转移到读出节点。具有所述第一极性的第一浅植入区域植入于所述半导体衬底中在所述转移晶体管的转移栅极与所述存储晶体管的存储栅极之间的第一间隔件区域下方。具有所述第一极性的第二浅植入区域植入于所述半导体衬底中在所述存储栅极与输出栅极之间的第二间隔件区域下方。
Description
技术领域
本发明大体来说涉及半导体处理。更具体来说，本发明的实例涉及对具有全局快门的图像传感器像素单元的半导体处理。
背景技术
对于高速图像传感器，可使用全局快门来捕获快速移动的物体。全局快门通常使得图像传感器中的所有像素单元能够同时捕获图像。对于较慢移动的物体，使用较普通的滚动快门。滚动快门通常依序捕获所述图像。举例来说，可循序地启用二维(“2D”)像素单元阵列内的每一行，使得单一行内的每一像素单元同时捕获图像，但以滚动顺序启用每一行。如此，每一行像素单元在不同图像获取窗期间捕获图像。对于缓慢移动的物体，每一行之间的时间差产生图像失真。对于快速移动的物体，滚动快门导致沿着物体的移动轴线的可感知伸长失真。
为了实施全局快门，可使用本文中可称为存储栅极的存储电容器或存储晶体管来在其等待从像素单元阵列的读出时暂时存储由阵列中的每一像素单元获取的图像电荷。当使用全局快门时，通常使用转移晶体管将图像电荷从光电二极管转移到存储晶体管，且接着使用输出晶体管将所存储图像电荷从存储晶体管转移到像素单元的读出节点。
影响具有全局快门的图像传感器像素单元中的性能的因子包含快门效率、暗电流、白像素及图像滞后。转移晶体管、存储晶体管与输出晶体管结构之间的间隔可对这些因子具有显著影响。设计者在设计像素单元时所面临的一项折衷是，在相邻晶体管(例如，转移晶体管、存储晶体管及输出晶体管)的结构重叠以减少滞后时，电子中的一些电子变得陷获于导致“被夹缩”沟道的相邻晶体管之间的深植入区域中，此阻止所述电子中的一些电子在转移期间流动到输出浮动扩散部。
发明内容
本发明的实施例提供一种像素单元，其包括：存储晶体管，其安置于半导体衬底中，所述存储晶体管包含：存储栅极，其安置于所述半导体衬底上方；具有第一极性的深植入存储区域，其植入于半导体衬底中在所述存储栅极下方，以存储由安置于所述半导体衬底中的光电二极管积累的图像电荷；转移晶体管，其安置于所述半导体衬底中且耦合于所述光电二极管与所述存储晶体管的输入之间，以将所述图像电荷从所述光电二极管选择性地转移到所述存储晶体管，所述转移晶体管包含安置于所述半导体衬底上方的转移栅极；输出晶体管，其安置于所述半导体衬底中且耦合到所述存储晶体管的输出，以将所述图像电荷从所述存储晶体管选择性地转移到读出节点，所述输出晶体管包含安置于所述半导体衬底上方的输出栅极；第一浅植入区域，其具有所述第一极性且植入于所述半导体衬底中在所述转移栅极与所述存储栅极之间的第一间隔件区域下方；及第二浅植入区域，其具有所述第一极性且植入于所述半导体衬底中在所述存储栅极与所述输出栅极之间的第二间隔件区域下方。
本发明的另一实施例提供一种成像系统，其包括：像素单元的像素阵列，其中所述像素单元中的每一者包含：存储晶体管，其安置于半导体衬底中，所述存储晶体管包含：存储栅极，其安置于所述半导体衬底上方；具有第一极性的深植入存储区域，其植入于半导体衬底中在所述存储栅极下方，以存储由安置于所述半导体衬底中的光电二极管积累的图像电荷；转移晶体管，其安置于所述半导体衬底中且耦合于所述光电二极管与所述存储晶体管的输入之间，以将所述图像电荷从所述光电二极管选择性地转移到所述存储晶体管，所述转移晶体管包含安置于所述半导体衬底上方的转移栅极；输出晶体管，其安置于所述半导体衬底中且耦合到所述存储晶体管的输出，以将所述图像电荷从所述存储晶体管选择性地转移到读出节点，所述输出晶体管包含安置于所述半导体衬底上方的输出栅极；第一浅植入区域，其具有所述第一极性且植入于所述半导体衬底中在所述转移栅极与所述存储栅极之间的第一间隔件区域下方；及第二浅植入区域，其具有所述第一极性且植入于所述半导体衬底中在所述存储栅极与所述输出栅极之间的第二间隔件区域下方；控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作；及读出电路，其耦合到所述像素阵列以从所述多个像素读出图像数据。
附图说明
参考以下各图描述本发明的非限制性及非穷尽实例，其中除非另有规定，否则在所有各个视图中相似参考编号指代相似部件。
图1是图解说明根据本发明的教示具有在紧挨存储栅极的间隔件区域中的双自对准植入物的像素单元的一个实例的示意图。
图2是图解说明根据本发明的教示具有在紧挨存储栅极的间隔件区域中的双自对准植入物的像素单元的一个实例的横截面图。
图3是图解说明根据本发明的教示包含具有像素单元的像素阵列的成像系统的一个实例的图，所述像素单元具有在紧挨存储栅极的间隔件区域中的双自对准植入物。
在图式的所有数个视图中，对应参考字符指示对应组件。所属领域的技术人员将了解，图中的元件是为简单及清晰起见而图解说明的，且未必按比例绘制。举例来说，为了有助于改进对本发明的各种实施例的理解，图中的元件中的一些元件的尺寸可能相对于其它元件放大。此外，通常未描绘在商业上可行的实施例中有用或必需的常见而众所周知的元件以便促进对本发明的这各种实施例的较不受阻挡的观察。
具体实施方式
如将展示，本发明揭示针对具有在紧挨存储栅极的间隔件区域中的双自对准植入物的图像传感器像素单元的方法及设备。在以下描述中，陈述众多特定细节以便提供对本发明的透彻理解。在以下描述中，陈述众多特定细节以提供对实施例的透彻理解。然而，相关领域的技术人员将认识到，本文中所描述的技术可在不具有所述特定细节中的一者或一者以上的情况下实践或者可借助其它方法、组件、材料等来实践。在其它实例中，未详细展示或描述众所周知的结构、材料或操作以避免使某些方面模糊。
在本说明书通篇中对“一个实施例”、“一实施例”、“一个实例”或“一实例”的提及意指结合所述实施例或实例所描述的特定特征、结构或特性包含于本发明的至少一个实施例或实例中。因此，在本说明书通篇的各个位置中例如“在一个实施例中”或“在一个实例中”等短语的出现未必全部指代同一实施例或实例。此外，所述特定特征、结构或特性可以任何适合方式组合于一个或一个以上实施例或实例中。以下为通过参考附图对在本发明的实例的描述中所使用的术语及元件的详细描述。
如将展示，根据本发明的教示的具有拥有在紧挨存储栅极的间隔件区域中的双自对准植入物的图像传感器像素单元的成像系统允许实现具有减少的光电二极管及存储栅极滞后的带有全局快门的图像传感器像素单元阵列。此外，如将论述，根据本发明的教示，借助具有在紧挨存储栅极的间隔件区域中的双自对准植入结构的像素单元，还减少了不合意的暗电流及白像素的风险。特定来说，陷获于具有用以减少光电二极管滞后的重叠深植入区域的典型像素单元中的大多数电子由于深存储晶体管植入物而陷获于转移晶体管与存储晶体管结构之间。转移晶体管与存储晶体管之间的重叠的减少有助于减少陷获于转移晶体管与存储晶体管之间的深植入区域中的电子的数目，但代价是光电二极管滞后的增加。
如下文将更详细地论述，在一个实例中，根据本发明的教示的图像传感器像素单元包含在像素单元的存储栅极下方的深N型植入物，其提供深电子存储区域且减少暗电流及白像素。然而，在一个实施例中，像素单元的存储栅极下方的深N型植入物并不实质上延伸到紧挨存储栅极的间隔件区域中。而是，双自对准浅N型植入物形成于转移与存储栅极之间的间隔件区域中及存储与输出晶体管栅极之间的间隔件区域中。根据本发明的教示，双自对准浅N型植入物将由在存储栅极下方的深N型植入物提供的深电子存储区域连接到转移晶体管沟道及输出晶体管沟道以减少光电二极管及存储晶体管滞后两者。此外，根据本发明的教示，浅P型植入物植入于紧挨存储栅极的间隔件区域中，所述浅P型植入物减少暗电流及白像素。
图1是图解说明根据本发明的教示具有全局快门的像素单元100的一个实例的示意图。在一个实例中，像素单元100包含于前侧照明(FSI)图像传感器中且包含全局快门晶体管110、光电二极管120、转移晶体管130、存储晶体管140、输出晶体管150、浮动扩散部170、复位晶体管160、放大器晶体管180及耦合到列位线的行选择晶体管190，如所展示。在一个实例中，根据本发明的教示，第一自对准植入物135A植入于半导体材料中在转移晶体管130的栅极与存储晶体管140的栅极之间的间隔件区域133A中。另外，根据本发明的教示，第二自对准植入物135B植入于半导体材料中在存储晶体管140的栅极与输出晶体管150的栅极之间的间隔件区域135B中。如将论述，在一个实例中，根据本发明的教示，双自对准植入物135A及135B为将存储晶体管140的栅极下方的深电子存储区域连接到转移晶体管130沟道及输出晶体管150沟道以减少光电二极管120滞后及存储晶体管140滞后两者的浅区域。
为了图解说明，图2是展示根据本发明的教示的像素单元200的一个实例的横截面图。注意，在一个实例中，图2的像素单元200为图1的像素单元100的横截面图，且下文所提及的类似命名及编号的元件类似于如上文所描述而耦合及发挥作用。如图2中所描绘的实例中所展示，像素单元200为包含光电二极管220的前侧照明(FSI)像素单元，光电二极管220安置于半导体衬底202中以积累来自被引导到其的光206的图像电荷。在一个实例中，在光电二极管220中积累的图像电荷为电子。在一个实例中，光206表示通过透镜引导到像素单元200的图像的一部分。在一个实例中，包含安置于栅极氧化物204及半导体衬底202上方的快门栅极210的全局快门晶体管包含于像素单元200中，可利用所述全局快门晶体管以便选择性地耗尽光电二极管220中的(光伏产生的)电荷。包含安置于栅极氧化物204及半导体衬底202上方的存储栅极240的存储晶体管安置于半导体衬底202中以存储图像电荷。包含安置于栅极氧化物204及半导体衬底202上方的转移栅极230的转移晶体管安置于光电二极管220与存储晶体管之间以将图像电荷从光电二极管220选择性地转移到所述存储晶体管。包含安置于栅极氧化物204及半导体衬底202上方的输出栅极250的输出晶体管安置于半导体衬底202中且耦合到存储晶体管的输出以将图像电荷从存储晶体管选择性地转移到读出节点，在一个实例中，所述读出节点包含安置于半导体衬底202中的浮动扩散部270。在一个实例中，快门栅极210、转移栅极230、存储栅极240及输出栅极250包含多晶硅。
继续图2中所描绘的实例，在形成存储栅极240的多晶硅之前，通过存储栅极240下方的开口在半导体衬底202中植入具有第一极性的植入物245。在一个实例中，借助N型掺杂剂来提供第一极性。在所述实例中，植入物245提供存储栅极240下方的深图像电荷存储区域且为有助于减少暗电流及白像素的深植入物。如所描绘的实例中所展示，根据本发明的教示，植入物245并不实质上延伸于紧挨像素单元200的存储栅极240的间隔件区域233A及233B下方。
如图2中所展示，实例性像素单元200还包含双自对准植入物235A及235B，双自对准植入物235A及235B是在已形成存储栅极240的多晶硅之后植入于半导体衬底202中，使得植入物235A及235B形成于紧挨存储栅极240的间隔件区域233A及233B下方、在转移晶体管栅极230与存储栅极240之间且在存储栅极240与输出晶体管栅极250之间，如所展示。在一个实例中，双自对准植入物235A及235B为具有第一极性的浅植入物且通过较大的开口形成，使得存在与转移晶体管及输出晶体管区域的某一重叠，如所展示。根据本发明的教示，在如所展示具有重叠的情况下，双自对准植入物235A及235B将借助植入物245提供的深电子存储区域连接到转移晶体管及输出晶体管沟道区域以减少光电检测器滞后及存储晶体管滞后两者。
图2中所展示的实例展示实例性像素单元200还包含植入物237A及237B，植入物237A及237B是在已形成存储栅极240的多晶硅之后植入于在间隔件区域233A及233B下方的双自对准植入物235A及235B中。在一个实例中，植入物237A及237B为具有是第一极性的相反极性的第二极性的浅植入物。在一个实例中，借助P型掺杂剂来提供第二极性。在所述实例中，根据本发明的教示，植入物237A及237B用以减少在紧挨存储栅极240的间隔件区域233A及233B下方、在转移晶体管栅极230与存储栅极240之间且在存储栅极240与输出晶体管栅极250之间的暗电流。根据本发明的教示，浅植入物237A及237B减少间隔件区域下方的暗电流，在此处浅双自对准植入物235A及235B将会因较靠近接近栅极氧化物204的氧化物界面而具有增加的暗电流。
在图2中所描绘的实例中，像素单元200还包含在存储栅极240下方的植入物239，如所展示。在一个实例中，植入物239为浅植入物且也具有第二极性，其也减少存储栅极240下方的暗电流，在此处由植入物245提供的深电子存储区域将会因较靠近接近栅极氧化物204的氧化物界面而增加暗电流。
在一个实例中，像素单元200还包含在由植入物245提供的深电子存储区域下面的植入物246，如图2中所描绘。如所述实例中所展示，根据本发明的教示，植入物246为具有第二极性的较深植入物，其减少由植入物245提供的深电子存储区域的植入物尾部分且因此朝向半导体衬底202的表面更近地推动电子。
因此，如从图2中所图解说明的实例可了解，借助植入物245提供的深电子存储区域在存储栅极240下方且不实质上延伸于在存储栅极240的侧上的相应间隔件区域233A及233B下方。将借助植入物245提供的深电子存储区域跨越间隔件区域233A及233B分别连接到转移晶体管沟道及输出晶体管沟道的双自对准植入物235A及235B为浅植入物且因此具有被夹缩的减小的风险。根据本发明的教示，双自对准植入物235A及235B还提供与转移晶体管及输出晶体管结构的某一重叠以减少光电二极管滞后及存储晶体管滞后。根据本发明的教示，间隔件区域233A及233B下方的浅植入物237A及237B具有与双自对准植入物235A及235B相反的极性，且因此减少因较靠近接近栅极氧化物204的氧化物界面而在间隔件区域233A及233B下方的暗电流。
图3是图解说明根据本发明的教示包含具有多个图像传感器像素单元的实例性像素阵列392的成像系统391的一个实例的图。如所描绘的实例中所展示，成像系统391包含耦合到控制电路398及读出电路394(其耦合到功能逻辑396)的像素阵列392。
在一个实例中，像素阵列392为图像传感器像素单元(例如，像素P1、P2、P3、…、Pn)的二维(2D)阵列。注意，像素阵列392中的像素单元P1、P2、…Pn可为图1的像素单元100及/或图2的像素单元200的实例，且下文所提及的类似命名及编号的元件类似于如上文所描述而耦合及发挥作用。如所图解说明，每一像素单元被布置到一行(例如，行R1到Ry)及一列(例如，列C1到Cx)中以获取人、地点、物体等的图像数据，接着可使用所述图像数据再现所述人、地点、物体等的2D图像。
在一个实例中，在每一像素单元P1、P2、P3、…、Pn已获取其图像数据或图像电荷之后，所述图像数据由读出电路394读出且接着转移到功能逻辑396。在各种实例中，读出电路394可包含放大电路、模/数(ADC)转换电路或其它。功能逻辑396可简单地存储所述图像数据或甚至通过应用后图像效果(例如，剪裁、旋转、移除红眼、调整亮度、调整对比度或其它)来操纵所述图像数据。在一个实例中，读出电路394可沿着读出列线一次读出一行图像数据(所图解说明)或可使用多种其它技术(未图解说明)读出所述图像数据，例如串行读出或同时全并行读出所有像素。
在一个实例中，控制电路398耦合到像素阵列392以控制像素阵列392的操作特性。在一个实例中，控制电路398经耦合以产生用于控制每一像素单元的图像获取的全局快门信号。在所述实例中，所述全局快门信号同时启用像素阵列392内的所有像素单元P1、P2、P3、…Pn以同时使得像素阵列392中的所有像素单元能够在单一获取窗期间同时从每一相应光电二极管转移图像电荷。
包含发明摘要中所描述内容的本发明的所图解说明实例的以上描述并非打算为穷尽性或限制于所揭示的精确形式。尽管出于说明性目的而在本文中描述本发明的特定实施例及实例，但可在不背离本发明的较宽广精神及范围的情况下做出各种等效修改。确实，应了解，特定实例性电压、电流、频率、功率范围值、时间等是出于解释目的而提供且根据本发明的教示还可在其它实施例及实例中采用其它值。
可根据以上详细描述对本发明的实例做出这些修改。所附权利要求书中所使用的术语不应理解为将本发明限制于说明书及权利要求书中所揭示的特定实施例。相反，范围将完全由所附权利要求书来确定，所述权利要求书将根据所创建的权利要求解释原则来加以理解。因此，应将本说明书及图视为说明性而非限制性。
Claims (23)
1.一种像素单元，其包括：
存储晶体管，其安置于半导体衬底中，所述存储晶体管包含：存储栅极，其安置于所述半导体衬底上方；具有第一极性的深植入存储区域，其植入于半导体衬底中在所述存储栅极下方，以存储由安置于所述半导体衬底中的光电二极管积累的图像电荷；
转移晶体管，其安置于所述半导体衬底中且耦合于所述光电二极管与所述存储晶体管的输入之间，以将所述图像电荷从所述光电二极管选择性地转移到所述存储晶体管，所述转移晶体管包含安置于所述半导体衬底上方的转移栅极；
输出晶体管，其安置于所述半导体衬底中且耦合到所述存储晶体管的输出，以将所述图像电荷从所述存储晶体管选择性地转移到读出节点，所述输出晶体管包含安置于所述半导体衬底上方的输出栅极；
第一浅植入区域，其具有所述第一极性且植入于所述半导体衬底中在所述转移栅极与所述存储栅极之间的第一间隔件区域下方；及
第二浅植入区域，其具有所述第一极性且植入于所述半导体衬底中在所述存储栅极与所述输出栅极之间的第二间隔件区域下方。
2.根据权利要求1所述的像素单元，其进一步包括：
第三浅植入区域，其具有与所述第一极性相反的第二极性且植入于所述半导体衬底中在所述转移栅极与所述存储栅极之间的所述第一间隔件区域下方的所述第一浅植入区域中；及
第四浅植入区域，其具有所述第二极性且植入于所述半导体衬底中在所述存储栅极与所述输出栅极之间的所述第二间隔件区域下方的所述第二浅植入区域中。
3.根据权利要求1所述的像素单元，其进一步包括第五浅植入区域，所述第五浅植入区域具有与所述第一极性相反的第二极性且植入于所述半导体衬底中在所述存储栅极下方。
4.根据权利要求1所述的像素单元，其进一步包括第二深植入区域，所述第二深植入区域具有与所述第一极性相反的第二极性且植入于所述半导体衬底中在所述深植入存储区域下面。
5.根据权利要求1所述的像素单元，其中所述转移栅极、所述存储栅极及所述输出栅极包括多晶硅。
6.根据权利要求1所述的像素单元，其进一步包括安置于所述半导体衬底与所述转移栅极、所述存储栅极及所述输出栅极之间的栅极氧化物。
7.根据权利要求1所述的像素单元，其中所述读出节点包括安置于所述半导体衬底中的浮动扩散部。
8.根据权利要求1所述的像素单元，其中所述图像电荷包括电子。
9.根据权利要求1所述的像素单元，其中所述深植入存储区域以及所述第一及第二浅植入区域包括N型掺杂剂。
10.根据权利要求1所述的像素单元，其进一步包括：
复位晶体管，其安置于所述半导体衬底中且耦合到所述读出节点；
放大器晶体管，其安置于所述半导体衬底中，具有耦合到所述读出节点的放大器栅极；及
行选择晶体管，其安置于所述半导体衬底中，耦合于位线与所述放大器晶体管之间。
11.根据权利要求1所述的像素单元，其进一步包括快门栅极晶体管，所述快门栅极晶体管安置于所述半导体衬底中且耦合到所述光电二极管以从所述光电二极管选择性地耗尽所述图像电荷。
12.一种成像系统，其包括：
像素单元的像素阵列，其中所述像素单元中的每一者包含：
存储晶体管，其安置于半导体衬底中，所述存储晶体管包含：存储栅极，其安置于所述半导体衬底上方；具有第一极性的深植入存储区域，其植入于半导体衬底中在所述存储栅极下方，以存储由安置于所述半导体衬底中的光电二极管积累的图像电荷；
转移晶体管，其安置于所述半导体衬底中且耦合于所述光电二极管与所述存储晶体管的输入之间，以将所述图像电荷从所述光电二极管选择性地转移到所述存储晶体管，所述转移晶体管包含安置于所述半导体衬底上方的转移栅极；
输出晶体管，其安置于所述半导体衬底中且耦合到所述存储晶体管的输出，以将所述图像电荷从所述存储晶体管选择性地转移到读出节点，所述输出晶体管包含安置于所述半导体衬底上方的输出栅极；
第一浅植入区域，其具有所述第一极性且植入于所述半导体衬底中在所述转移栅极与所述存储栅极之间的第一间隔件区域下方；及
第二浅植入区域，其具有所述第一极性且植入于所述半导体衬底中在所述存储栅极与所述输出栅极之间的第二间隔件区域下方；
控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作；及
读出电路，其耦合到所述像素阵列以从所述多个像素读出图像数据。
13.根据权利要求12所述的成像系统，其中所述控制电路经耦合以将全局快门信号选择性地发送到所述像素阵列以同时启用像素阵列中的所有所述像素单元，以在单一获取窗期间同时从每一相应光电二极管转移所述图像电荷。
14.根据权利要求12所述的成像系统，其中所述像素单元中的每一者进一步包括：
第三浅植入区域，其具有与所述第一极性相反的第二极性且植入于所述半导体衬底中在所述转移栅极与所述存储栅极之间的所述第一间隔件区域下方的所述第一浅植入区域中；及
第四浅植入区域，其具有所述第二极性且植入于所述半导体衬底中在所述存储栅极与所述输出栅极之间的所述第二间隔件区域下方的所述第二浅植入区域中。
15.根据权利要求12所述的成像系统，其中所述像素单元中的每一者进一步包括第五浅植入区域，所述第五浅植入区域具有与所述第一极性相反的第二极性且植入于所述半导体衬底中在所述存储栅极下方。
16.根据权利要求12所述的成像系统，其中所述像素单元中的每一者进一步包括第二深植入区域，所述第二深植入区域具有与所述第一极性相反的第二极性且植入于所述半导体衬底中在所述深植入存储区域下面。
17.根据权利要求12所述的成像系统，其中所述转移栅极、所述存储栅极及所述输出栅极包括多晶硅。
18.根据权利要求12所述的成像系统，其中所述像素单元中的每一者进一步包括安置于所述半导体衬底与所述转移栅极、所述存储栅极及所述输出栅极之间的栅极氧化物。
19.根据权利要求12所述的成像系统，其中所述读出节点包括安置于所述半导体衬底中的浮动扩散部。
20.根据权利要求12所述的成像系统，其中所述图像电荷包括电子。
21.根据权利要求12所述的成像系统，其中所述深植入存储区域以及所述第一及第二浅植入区域包括N型掺杂剂。
22.根据权利要求12所述的成像系统，其中所述像素单元中的每一者进一步包括：
复位晶体管，其安置于所述半导体衬底中且耦合到所述读出节点；
放大器晶体管，其安置于所述半导体衬底中，具有耦合到所述读出节点的放大器栅极；及
行选择晶体管，其安置于所述半导体衬底中，耦合于位线与所述放大器晶体管之间。
23.根据权利要求12所述的成像系统，其中所述像素单元中的每一者进一步包括快门栅极晶体管，所述快门栅极晶体管安置于所述半导体衬底中且耦合到所述光电二极管以从所述光电二极管选择性地耗尽所述图像电荷。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/038,336 | 2013-09-26 | ||
| US14/038,336 US8933494B1 (en) | 2013-09-26 | 2013-09-26 | Image sensor pixel cell having dual self-aligned implants next to storage gate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104517979A CN104517979A (zh) | 2015-04-15 |
| CN104517979B true CN104517979B (zh) | 2017-10-03 |
Family
ID=52247752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410009345.3A Active CN104517979B (zh) | 2013-09-26 | 2014-01-09 | 具有紧挨存储栅极的双自对准植入物的图像传感器像素单元 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8933494B1 (zh) |
| CN (1) | CN104517979B (zh) |
| HK (1) | HK1209234A1 (zh) |
| TW (1) | TWI523214B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9419044B2 (en) * | 2014-04-17 | 2016-08-16 | Omnivision Technologies, Inc. | Image sensor pixel having storage gate implant with gradient profile |
| US20160099283A1 (en) * | 2014-10-03 | 2016-04-07 | Omnivision Technologies, Inc. | Photosensor with channel region having center contact |
| US9484370B2 (en) | 2014-10-27 | 2016-11-01 | Omnivision Technologies, Inc. | Isolated global shutter pixel storage structure |
| US9491386B2 (en) * | 2014-12-03 | 2016-11-08 | Omnivision Technologies, Inc. | Floating diffusion reset level boost in pixel cell |
| US9930281B2 (en) | 2016-01-20 | 2018-03-27 | Semiconductor Components Industries, Llc | Image sensors having photodiode regions implanted from multiple sides of a substrate |
| US11916095B2 (en) | 2018-04-16 | 2024-02-27 | Sony Semiconductor Solutions Corporation | Imaging device and method of manufacturing imaging device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101640209A (zh) * | 2008-08-01 | 2010-02-03 | 索尼株式会社 | 固体摄像器件、其制造方法以及摄像装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8089036B2 (en) | 2009-04-30 | 2012-01-03 | Omnivision Technologies, Inc. | Image sensor with global shutter and in pixel storage transistor |
| US8298853B2 (en) * | 2010-08-10 | 2012-10-30 | International Business Machines Corporation | CMOS pixel sensor cells with poly spacer transfer gates and methods of manufacture |
| JP5508356B2 (ja) * | 2011-07-26 | 2014-05-28 | シャープ株式会社 | 固体撮像装置およびその駆動方法、固体撮像装置の製造方法、並びに電子情報機器 |
| TWI467751B (zh) * | 2011-12-12 | 2015-01-01 | Sony Corp | A solid-state imaging device, a driving method of a solid-state imaging device, and an electronic device |
| KR20130085228A (ko) | 2012-01-19 | 2013-07-29 | 삼성전자주식회사 | 이미지 센서, 이의 동작 방법, 및 이를 포함하는 휴대용 장치 |
-
2013
- 2013-09-26 US US14/038,336 patent/US8933494B1/en active Active
- 2013-12-23 TW TW102147810A patent/TWI523214B/zh active
-
2014
- 2014-01-09 CN CN201410009345.3A patent/CN104517979B/zh active Active
-
2015
- 2015-10-08 HK HK15109844.2A patent/HK1209234A1/zh unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101640209A (zh) * | 2008-08-01 | 2010-02-03 | 索尼株式会社 | 固体摄像器件、其制造方法以及摄像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI523214B (zh) | 2016-02-21 |
| HK1209234A1 (zh) | 2016-03-24 |
| CN104517979A (zh) | 2015-04-15 |
| US8933494B1 (en) | 2015-01-13 |
| TW201513327A (zh) | 2015-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104517979B (zh) | 具有紧挨存储栅极的双自对准植入物的图像传感器像素单元 | |
| CN105047678B (zh) | 具有拥有梯度轮廓的存储栅极植入物的图像传感器像素 | |
| CN207369146U (zh) | 图像像素和图像传感器 | |
| CN101877769B (zh) | 具有全域快门的图像传感器 | |
| CN103050500B (zh) | 图像传感器的部分掩埋沟道传送装置 | |
| CN102970493B (zh) | 多重转换增益图像传感器的多电平复位电压 | |
| CN104377211B (zh) | 具有切换式深沟槽隔离结构的图像传感器像素单元 | |
| US20170323912A1 (en) | Image Sensor Pixel With Memory Node Having Buried Channel And Diode Portions Formed On N-Type Substrate | |
| CN104023183B (zh) | 具有多个放大器晶体管的高动态范围像素 | |
| CN104733480B (zh) | 用于高动态范围图像传感器的图像传感器像素 | |
| TWI515887B (zh) | 具有具閘極間窄間距之全域快門之影像感測器像素單元 | |
| US8009215B2 (en) | Pixel sensor cell with frame storage capability | |
| CN107431075A (zh) | 固态成像装置及电子装置 | |
| US8009216B2 (en) | Pixel sensor cell with frame storage capability | |
| CN103731594B (zh) | 紧凑型像素中高动态范围成像 | |
| US9210345B2 (en) | Shared readout low noise global shutter image sensor method | |
| CN101939982A (zh) | 具有全域快门及储存电容的背侧照明影像传感器 | |
| US9881961B2 (en) | Solid-state imaging device | |
| CN105470273B (zh) | 具有非破坏性读出的图像传感器像素单元 | |
| CN105448942B (zh) | 图像传感器及制造图像传感器的方法 | |
| CN108122938A (zh) | 背侧照明图像传感器及其制造方法 | |
| EP2597864A1 (en) | Photovoltaic cell, array, readout method for same and circuit | |
| TWI577004B (zh) | 具有具中心接觸件之通道區域之光感測器 | |
| CN103581580B (zh) | 用于低暗电流cmos像素单元的接地触点结构 | |
| CN105810703B (zh) | 蓝增强图像传感器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1209234 Country of ref document: HK |
|
| CB02 | Change of applicant information |
Address after: American California Applicant after: OmniVision Technologies, Inc. Address before: American California Applicant before: Omnivision Tech Inc. |
|
| COR | Change of bibliographic data | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1209234 Country of ref document: HK |