CN101640209A - 固体摄像器件、其制造方法以及摄像装置 - Google Patents

Abstract

本发明提供固体摄像器件、其制造方法以及摄像装置。该固体摄像器件包括：半导体基板，其包括具有光电转换部的像素部和周边电路部；第一侧壁部，其由侧壁膜构成并被布置在像素部中的MOS晶体管的栅极电极的各个侧壁上；第二侧壁部，其由上述侧壁膜构成并被布置在周边电路部中的MOS晶体管的栅极电极的各个侧壁上；第一硅化物阻挡膜，其由上述侧壁膜构成并被布置在光电转换部和像素部中的部分MOS晶体管上；以及第二硅化物阻挡膜，其被布置在像素部中的MOS晶体管上并与部分第一硅化物阻挡膜重叠，其中，像素部中的MOS晶体管被第一和第二硅化物阻挡膜覆盖着。本发明的固体摄像器件、其制造方法及摄像装置能够降低随机噪声、白点数量和暗电流。

Description

固体摄像器件、其制造方法以及摄像装置

相关申请的交叉参考

本申请包含与2008年8月1日、2008年8月1日和2009年2月20日分别向日本专利局提交的日本在先专利申请JP 2008-199518、JP2008-199519和JP 2009-037557的公开内容相关的主题，在此将这些在先专利申请的全部内容以引用的方式并入本文。

技术领域

本发明涉及固体摄像器件、其制造方法以及摄像装置。

背景技术

已经公开了一种制造固体摄像器件的方法，在该方法中，在固体摄像器件的MOS晶体管的栅极电极上形成具有三层结构的侧壁部，并且在固体摄像器件的传感器部上形成与具有三层结构的侧壁部相同的膜(以下称作“侧壁膜”)，从而将该侧壁膜用作防止硅化物形成在传感器部上的硅化物阻挡膜(例如，参考PCT国际专利申请No.WO2003/096421公开文本的国内再公开文本(文献′421)(具体是图64及其相关说明))。

然而，根据文献′421中说明的方法，为了形成MOS晶体管的源漏区域，通过具有三层结构的侧壁膜进行用于形成源漏区域的离子注入。因此，难以在抑制寄生阻抗(parasitic resistance)的同时改善短沟道效应。另外，在源漏区域被具有三层结构的侧壁膜完全覆盖的状态下对源漏区域进行退火，因而增加了由侧壁膜引起的应力(应变记忆技术(stressmemorization technique，SMT)，例如，参考K.Ota等人所著的“NovelLocally Strained Channel Technique for High Performance 55nm CMOS”，IEDM Tech.Dig.，第27-30页，2002年)。此外，还认为必须根据用于在像素部中形成MOS晶体管的源漏区域的离子注入条件来改变用于在逻辑部中形成MOS晶体管的源漏区域的离子注入条件。这样做的原因在于：用于像素部中的MOS晶体管的离子注入是通过侧壁膜进行的，而用于逻辑部中的MOS晶体管的离子注入是在没有该膜的情况下进行的。因而，逻辑部中的各个MOS晶体管的杂质扩散层的深度不同于像素部中的各个MOS晶体管的杂质扩散层的深度。逻辑部中的MOS晶体管的栅极长度短于像素部中的MOS晶体管的栅极长度。因此，难以在抑制结漏的情况下改善短沟道效应并且同时抑制寄生阻抗的增加。尽管未在文献′421中说明，但必然要单独进行用于在逻辑部中形成MOS晶体管的源漏区域的离子注入和用于在像素部中形成MOS晶体管的源漏区域的离子注入。

另外，当在设置有完全覆盖栅极电极的覆盖膜的状态下对源漏区域进行退火时，拉伸应力被施加到覆盖膜(SMT)上。该膜应力可能会在传感器部的硅层中产生晶体缺陷，这可能导致随机噪声的增加以及白点(whiteflaw)数量和暗电流的增加。

如上所述，通过侧壁膜进行用于形成源漏区域的离子注入。因此，难以将杂质扩散层的深度设定为所需值且同时在硅(Si)表面处保持高的离子浓度。因此，增加了源漏区域的寄生阻抗，因而使像素晶体管的驱动力减小。

已经公开了这样一种制造方法，在该制造方法中，没有把上述侧壁膜用作硅化物阻挡膜，并且单独地设置用于阻挡硅化物的另一膜(例如，参考日本专利申请公开公报No.2008-85104)。在该制造方法中，硅基板容易受到当在栅极电极的各个侧壁上形成侧壁部时对侧壁膜的回蚀的损坏。这引起暗电流增加的问题。另外，在该方法中，在进行用于形成源漏区域的离子注入之前，除去布置在光电二极管上的氧化物膜。因而，抗蚀剂掩模被直接形成在光电二极管上。因此，光电二极管受到抗蚀剂的污染，因而使暗电流增加。另外，由于在光电二极管上进行的湿式蚀刻，导致表面区域中的P型杂质损失。结果，使暗电流增加。在用于除去光电二极管上的氧化物膜的湿式蚀刻期间，被蚀刻除去的逻辑部中的隔离区域(浅沟槽隔离(shallow trench isolation，STI)上部的量增加。因此，当在逻辑部中的隔离区域边缘处的源漏区域上形成硅化物时，由硅化物引起的结漏增加。当除去光电二极管上的氧化物膜时，部分侧壁膜的剥离问题变得严重起来，结果产率降低。

在固体摄像器件的MOS晶体管中，当在栅极电极的各个侧壁上形成具有两层结构的侧壁部时，该栅极电极隔着栅极绝缘膜被形成在硅基板上。随后，在硅基板上形成覆盖栅极电极的氧化硅膜。另外，在氧化硅膜上形成氮化硅膜。接着，对氮化硅膜的整个表面进行回蚀，使得氮化硅膜隔着氧化硅膜留在栅极电极的侧壁上。在该回蚀中，氧化硅膜起到蚀刻阻挡层的作用。接着，蚀刻氧化硅膜。结果，使栅极电极的上表面露出，也使硅基板露出。在此步骤中，还除去形成在固体摄像器件的光电二极管上的氧化硅膜。

在上述方法中，当像素尺寸和晶体管尺寸减小时，也减小氧化硅层的膜厚。因此，在氮化硅膜的回蚀中，很难使蚀刻停止而使作为底层的硅基板不被损坏。通常，当在氮化硅膜的蚀刻过程中将氧化硅膜用作蚀刻阻挡层时，难以保证足够的蚀刻选择比。

此外，在除去氧化硅膜的期间，位于由氮化硅膜构成的侧壁部下方的一部分氧化硅膜也被湿式蚀刻而除去。因此，侧壁部处于被由后续热处理等引起的应力剥离的状态。该状态下的侧壁部可能变成引起污染的原因，这会导致产率降低。

当对氧化硅膜进行蚀刻时，也除去了位于固体摄像器件的光电二极管上的氧化硅膜。随后，进行用于形成nFET和pFET的源极和漏极的离子注入。在这种情况下，用于该离子注入过程的抗蚀剂掩模被直接形成在光电二极管上。因此，光电二极管可能会受到抗蚀剂中所含有的钠(Na)等的污染。这些污染会引起白点数量增加的问题。

图95是CMOS传感器的布局图。如图95所示，在硅基板上设置有光电二极管PD和连接至光电二极管PD的活性区域15。在活性区域15上依次布置有传输栅极TRG、复位晶体管RST、放大晶体管Amp和选择晶体管SEL。在传输栅极TRG与复位晶体管RST之间设置有浮动扩散部FD。图96示出了上述平面布局的等效电路。在图96所示的布局中，像素包括一个光电二极管PD、浮动扩散部FD和四个晶体管，这四个晶体管即传输栅极TRG、复位晶体管RST、放大晶体管Amp和选择晶体管SEL。该布局示出了设有多个光电二极管PD的结构。可选地，光电二极管PD可以被共用，或者像素可以包括三个晶体管而不是四个晶体管。

发明内容

本发明的目的是降低随机噪声、白点数量和暗电流。

根据本发明的实施例，两个不同的硅化物阻挡膜被形成为在像素部中的MOS晶体管上彼此部分地重叠，从而降低随机噪声、白点数量和暗电流。

本发明实施例的固体摄像器件包括：半导体基板，其包括具有光电转换部的像素部和布置在所述像素部周边的周边电路部，所述光电转换部被配置为对入射光进行光电转换从而获得电信号；第一侧壁部，其由侧壁膜构成并被布置在所述像素部中的MOS晶体管的栅极电极的各个侧壁上；第二侧壁部，其由与所述侧壁膜相同的膜构成并被布置在所述周边电路部中的MOS晶体管的栅极电极的各个侧壁上；第一硅化物阻挡膜，其由与所述侧壁膜相同的膜构成并被布置在所述像素部中的所述光电转换部和部分MOS晶体管上；以及第二硅化物阻挡膜，其被布置在所述像素部中的MOS晶体管上，并与部分所述第一硅化物阻挡膜重叠，其中，所述像素部中的MOS晶体管被所述第一硅化物阻挡膜和所述第二硅化物阻挡膜覆盖着。

在本发明实施例的固体摄像器件中，像素部中的MOS晶体管被两个膜，即，由与侧壁膜相同的膜构成的第一硅化物阻挡膜和由不同于第一硅化物阻挡膜的膜构成的第二硅化物阻挡膜覆盖着。因此，像素部中的MOS晶体管不是被一层硅化物阻挡膜完全覆盖。因此，能够降低随机噪声，并且能够减少白点数量和暗电流。

根据本发明实施例的固体摄像器件制造方法，在半导体基板上形成具有被配置为对入射光进行光电转换从而获得电信号的光电转换部的像素部和位于所述像素部周边的周边电路部时，所述方法包括如下步骤：形成覆盖所述像素部和所述周边电路部的侧壁膜；在所述像素部中的MOS晶体管的栅极电极的各个侧壁上形成由所述侧壁膜构成的第一侧壁部，在所述周边电路部中的MOS晶体管的栅极电极的各个侧壁上形成由所述侧壁膜构成的第二侧壁部，并且在所述像素部中的所述光电转换部和部分MOS晶体管上形成由所述侧壁膜构成的第一硅化物阻挡膜；以及在所述像素部中的MOS晶体管上形成第二硅化物阻挡膜，使得所述第二硅化物阻挡膜与部分所述第一硅化物阻挡膜重叠，其中，所述像素部中的MOS晶体管被所述第一硅化物阻挡膜和所述第二硅化物阻挡膜覆盖着。

在本发明实施例的固体摄像器件制造方法中，像素部中的MOS晶体管被两个膜，即由与侧壁膜相同的膜构成的第一硅化物阻挡膜和由不同于第一硅化物阻挡膜的膜构成的第二硅化物阻挡膜覆盖着。因此，像素部中的MOS晶体管不是被一层硅化物阻挡膜所完全覆盖。因此，能够降低随机噪声，并且能够减少白点数量和暗电流。

本发明实施例的摄像装置包括：被配置为聚集入射光的集光光学单元；固体摄像器件，其被配置为接收在所述集光光学单元中聚集的光，并对该光进行光电转换；以及信号处理单元，其被配置为对作为光电转换的结果而获得的信号进行处理。在该摄像装置中，所述固体摄像器件包括：半导体基板，其包括具有光电转换部的像素部和布置在所述像素部周边的周边电路部，所述光电转换部被配置为对入射光进行光电转换从而获得电信号；第一侧壁部，其由侧壁膜构成并被布置在所述像素部中的MOS晶体管的栅极电极的各个侧壁上；第二侧壁部，其由与所述侧壁膜相同的膜构成并被布置在所述周边电路部中的MOS晶体管的栅极电极的各个侧壁上；第一硅化物阻挡膜，其由与所述侧壁膜相同的膜构成并被布置在所述像素部中的所述光电转换部和部分MOS晶体管上；以及第二硅化物阻挡膜，其被布置在所述像素部中的MOS晶体管上，并与部分所述第一硅化物阻挡膜重叠，其中，所述像素部中的MOS晶体管被所述第一硅化物阻挡膜和所述第二硅化物阻挡膜覆盖着。

本发明实施例的摄像装置包括本发明实施例的固体摄像器件。因此，能够降低随机噪声，并能减少白点的数量和暗电流。

本发明实施例的固体摄像器件的优点在于，能够降低随机噪声并能减少白点的数量和暗电流。

本发明实施例的固体摄像器件制造方法的优点在于，能够降低随机噪声并能减少白点的数量和暗电流。

由于本发明实施例的摄像装置包括本发明实施例的固体摄像器件，因此能够降低各个像素的随机噪声，并能减少白点的数量和暗电流。因此，能够提高图像质量。

附图说明

图1是示出了本发明实施例固体摄像器件的结构第一示例的示意性结构截面图；

图2是示出了本发明实施例固体摄像器件的结构第一示例的示意性结构截面图；

图3是示出了本发明实施例固体摄像器件的结构第二示例的示意性结构截面图；

图4是示出了本发明实施例固体摄像器件的结构第二示例的示意性结构截面图；

图5A是示出了本发明实施例固体摄像器件的第一示例的平面布局图；

图5B是示出了本发明实施例固体摄像器件的第二示例的平面布局图；

图6是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图7是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图8是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图9是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图10是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图11是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图12是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图13是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图14是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图15是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图16是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图17是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图18是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图19是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图20是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图21是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图22是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图23是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图24是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图25是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图26是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图27是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图28是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图29是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图30是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图31是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图32是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图33是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图34是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图35是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图36是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图37是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图38是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图39是示出了本发明实施例固体摄像器件制造方法的第一示例的截面图；

图40是示出了一个像素晶体管部被四个像素共用的结构示例的平面布局图；

图41是示出了本发明实施例固体摄像器件制造方法的第二示例的平面布局图；

图42A和图42B是示出了本发明实施例固体摄像器件制造方法的第二示例的部分截面图；

图43C和图43D是示出了本发明实施例固体摄像器件制造方法的第二示例的部分截面图；

图44是示出了本发明实施例固体摄像器件制造方法的第二示例的平面布局图；

图45A和图45B是示出了本发明实施例固体摄像器件制造方法的第二示例的部分截面图；

图46C和图46D是示出了本发明实施例固体摄像器件制造方法的第二示例的部分截面图；

图47是图示了蚀刻损坏的影响的示意性结构截面图；

图48是示出了本发明实施例固体摄像器件的第三示例的平面布局图；

图49A和图49B是示出了本发明实施例固体摄像器件的第三示例的部分截面图；

图50C和图50D是示出了本发明实施例固体摄像器件的第三示例的部分截面图；

图51是示出了本发明实施例固体摄像器件的第四示例的平面布局图；

图52A和图52B是示出了本发明实施例固体摄像器件的第四示例的部分截面图；

图53C和图53D是示出了本发明实施例固体摄像器件的第四示例的部分截面图；

图54是示出了本发明实施例固体摄像器件制造方法的第三示例的平面布局图；

图55A和图55B是示出了本发明实施例固体摄像器件制造方法的第三示例的部分截面图；

图56C和图56D是示出了本发明实施例固体摄像器件制造方法的第三示例的部分截面图；

图57是示出了本发明实施例固体摄像器件制造方法的第三示例的平面布局图；

图58A和图58B是示出了本发明实施例固体摄像器件制造方法的第三示例的部分截面图；

图59C和图59D是示出了本发明实施例固体摄像器件制造方法的第三示例的部分截面图；

图60是示出了本发明实施例固体摄像器件制造方法的第四示例的平面布局图；

图61A和图61B是示出了本发明实施例固体摄像器件制造方法的第四示例的部分截面图；

图62C和图62D是示出了本发明实施例固体摄像器件制造方法的第四示例的部分截面图；

图63是示出了本发明实施例固体摄像器件制造方法的第四示例的平面布局图；

图64A和图64B是示出了本发明实施例固体摄像器件制造方法的第四示例的部分截面图；

图65C和图65D是示出了本发明实施例固体摄像器件制造方法的第四示例的部分截面图；

图66是示出了固体摄像器件及其制造方法的第三示例和第四示例的变形例的平面布局图；

图67是示出了固体摄像器件及其制造方法的第一示例的变形例的平面布局图；

图68是示出了固体摄像器件及其制造方法的第一示例的变形例的部分截面图；

图69A和图69B是示出了固体摄像器件及其制造方法的第一示例的变形例的部分截面图；

图70A和图70B是示出了具有让一个像素晶体管部被四个像素共用的结构(四像素共用结构)的固体摄像器件的制造方法详细示例的截面图；

图71C和图71D是示出了具有四像素共用结构的固体摄像器件的制造方法详细示例的截面图；

图72A和图72B是示出了具有四像素共用结构的固体摄像器件的制造方法详细示例的截面图；

图73C和图73D是示出了具有四像素共用结构的固体摄像器件的制造方法详细示例的截面图；

图74A和图74B是示出了具有四像素共用结构的固体摄像器件的制造方法详细示例的截面图；

图75C和图75D是示出了具有四像素共用结构的固体摄像器件的制造方法详细示例的截面图；

图76A和图76B是示出了具有四像素共用结构的固体摄像器件的制造方法详细示例的截面图；

图77C和图77D是示出了具有四像素共用结构的固体摄像器件的制造方法详细示例的截面图；

图78A和图78B是示出了具有四像素共用结构的固体摄像器件的制造方法详细示例的截面图；

图79C和图79D是示出了具有四像素共用结构的固体摄像器件的制造方法详细示例的截面图；

图80A和图80B是示出了具有四像素共用结构的固体摄像器件的制造方法详细示例的截面图；

图81C和图81D是示出了具有四像素共用结构的固体摄像器件的制造方法详细示例的截面图；

图82A和图82B是示出了具有四像素共用结构的固体摄像器件的制造方法详细示例的截面图；

图83C和图83D是示出了具有四像素共用结构的固体摄像器件的制造方法详细示例的截面图；

图84A和图84B是示出了具有四像素共用结构的固体摄像器件的制造方法详细示例的截面图；

图85C和图85D是示出了具有四像素共用结构的固体摄像器件的制造方法详细示例的截面图；

图86A和图86B是示出了具有四像素共用结构的固体摄像器件的制造方法详细示例的截面图；

图87C和图87D是示出了具有四像素共用结构的固体摄像器件的制造方法详细示例的截面图；

图88A和图88B是示出了具有四像素共用结构的固体摄像器件的制造方法详细示例的截面图；

图89C和图89D是示出了具有四像素共用结构的固体摄像器件的制造方法详细示例的截面图；

图90A和图90B是示出了具有四像素共用结构的固体摄像器件的制造方法详细示例的截面图；

图91C和图91D是示出了具有四像素共用结构的固体摄像器件的制造方法详细示例的截面图；

图92A和图92B是示出了具有四像素共用结构的固体摄像器件的制造方法详细示例的截面图；

图93C和图93D是示出了具有四像素共用结构的固体摄像器件的制造方法详细示例的截面图；

图94是示出了本发明实施例摄像装置的框图；

图95是相关技术的CMOS传感器的布局图；以及

图96是相关技术的CMOS传感器的平面布局的等效电路图。

具体实施方式

下面说明用于实施本发明的实施方式(以下称作“实施例”)。

第一实施例

下面参照图1的像素部的示意性结构截面图、图2的周边电路部的示意性结构截面图和图5A的像素部的平面布局图说明本发明第一实施例固体摄像器件的结构第一示例。图5A示出了传输栅极TRG、复位晶体管RST、放大晶体管Amp和选择晶体管SEL在活性区域中相互连接的情况。需要注意的是，图1所示的像素部和图2所示的周边电路部被形成在同一半导体基板上。图1示出了沿图5A中的I-I线的截面图。另外，将参照图3的像素部的示意性结构截面图、图4的周边电路部的示意性结构截面图和图5B的像素部的平面布局图说明第一实施例固体摄像器件的结构第二示例。图5B示出了传输栅极TRG、复位晶体管RST、放大晶体管Amp和选择晶体管SEL的活性区域通过浅沟槽隔离(STI)分隔开的情况。需要注意的是，图3所示的像素部和图4所示的周边电路部被形成在同一半导体基板上。图3示出了沿图5B中的III-III线的截面图。为了减小像素尺寸而保持相同量的饱和电荷Qs，优选图5A所示的布局。

固体摄像器件结构的第一示例

如图1、图2和图5A所示，固体摄像器件1(A)具有半导体基板11，该半导体基板11包括具有光电转换部21的像素部12和被布置在像素部12周边的周边电路部13，光电转换部21对入射光进行光电转换从而获得电信号。在半导体基板11的像素部12中，设置有光电转换部21，并且依次串联设置有连接至光电转换部21的传输栅极TRG、复位晶体管RST、放大晶体管Amp和选择晶体管SEL。光电转换部21例如由光电二极管构成。

在像素部12中的MOS晶体管30(传输栅极TRG、复位晶体管RST、放大晶体管Amp和选择晶体管SEL)的各个栅极电极32侧壁上设置有由侧壁膜构成的第一侧壁部33。此外，在周边电路部13中的MOS晶体管50的各个栅极电极52侧壁上设置有由与上述侧壁膜相同的膜构成的第二侧壁部53。另外，在光电转换部21上设置有由与上述侧壁膜相同的膜构成的第一硅化物阻挡膜71。另外，在像素部12中的各个MOS晶体管30上设置有与部分第一硅化物阻挡膜71重叠的第二硅化物阻挡膜72。第一硅化物阻挡膜71具有例如包括氧化硅膜和氮化硅膜的堆叠结构。第二硅化物阻挡膜72具有例如包括氧化硅膜和氮化硅膜的堆叠结构。因此，像素部12被第一硅化物阻挡膜71和第二硅化物阻挡膜72覆盖着。第二硅化物阻挡膜72与第一硅化物阻挡膜71重叠的部分被形成在像素部12中。

对于周边电路部13中的各个MOS晶体管50，例如，在栅极电极52上设置有硅化物层58，并且在源漏区域54和55上分别设置有硅化物层56和57。这样，为了减小寄生阻抗而实现高速运行，周边电路部13中的各个MOS晶体管50是被硅化的。

在半导体基板11中设置有把像素部12分隔开的第一隔离区域14。在半导体基板11中设置有把形成有周边电路部13中的MOS晶体管的区域分隔开的第二隔离区域15。各个第一隔离区域14和第二隔离区域15具有STI结构。第一隔离区域14被形成得浅于第二隔离区域15。此外，第一隔离区域14被形成为使得各个第一隔离区域14从半导体基板11凸出的部分的高度较低。

如上所述，固体摄像器件1(A)包括通过使用侧壁膜而形成有第一硅化物阻挡膜71的区域、形成有第二硅化物阻挡膜72的区域以及如在周边电路部13中的MOS晶体管50中那样形成有硅化物层56或者57的区域，上述第二硅化物阻挡膜72是通过独立地形成用于阻挡硅化物的绝缘膜而形成的。此外，由侧壁膜构成的第一硅化物阻挡膜71被形成在光电转换部21上。

固体摄像器件结构的第二示例

如图3、图4和图5B所示，固体摄像器件1(B)具有半导体基板11，该半导体基板11包括具有光电转换部21的像素部12和被布置在像素部12周边的周边电路部13，光电转换部21对入射光进行光电转换从而获得电信号。在半导体基板11的像素部12中，设置有光电转换部21，并且依次串联设置有连接至光电转换部21的传输栅极TRG、复位晶体管RST、放大晶体管Amp和选择晶体管SEL。光电转换部21例如由光电二极管构成。

在像素部12中的MOS晶体管30(传输栅极TRG、复位晶体管RST、放大晶体管Amp和选择晶体管SEL)的各个栅极电极32的侧壁上设置有由侧壁膜构成的第一侧壁部33。此外，在周边电路部13中的MOS晶体管50的各个栅极电极52的侧壁上设置有由与上述侧壁膜相同的膜构成的第二侧壁部53。另外，在光电转换部21上设置有由与上述侧壁膜相同的膜构成的第一硅化物阻挡膜71。另外，在像素部12中的各个MOS晶体管30上设置有与部分第一硅化物阻挡膜71重叠的第二硅化物阻挡膜72。第一硅化物阻挡膜71具有例如包括氧化硅膜和氮化硅膜的堆叠结构。第二硅化物阻挡膜72具有例如包括氧化硅膜和氮化硅膜的堆叠结构。因此，像素部12被第一硅化物阻挡膜71和第二硅化物阻挡膜72覆盖着。第二硅化物阻挡膜72与第一硅化物阻挡膜71重叠的部分被形成在像素部12中。

对于周边电路部13中的各个MOS晶体管50，例如，在栅极电极52上设置有硅化物层58，并且在源漏区域54和55上分别设置有硅化物层56和57。这样，为了减小寄生阻抗而实现高速运行，周边电路部13中的各个MOS晶体管50是被硅化的。

在半导体基板11中设置有把形成有像素部12中的MOS晶体管的区域分隔开的第一隔离区域14。在半导体基板11中设置有把形成有周边电路部13中的MOS晶体管的区域分隔开的第二隔离区域15。各个第一隔离区域14和第二隔离区域15具有STI结构。第一隔离区域14被形成得浅于第二隔离区域15。此外，第一隔离区域14被形成为使得各个第一隔离区域14从半导体基板11凸出的部分的高度较低。

如上所述，固体摄像器件1(B)包括通过使用侧壁膜而形成有第一硅化物阻挡膜71的区域、形成有第二硅化物阻挡膜72的区域以及如在周边电路部13中的MOS晶体管50中那样形成有硅化物层56或者57的区域，上述第二硅化物阻挡膜72是通过独立地形成用于阻挡硅化物的绝缘膜而形成的。此外，由侧壁膜构成的第一硅化物阻挡膜71被形成在光电转换部21上。

在各个固体摄像器件1(1A和1B)中，为了防止由硅化物引起的杂质污染和缺陷的产生，像素部12优选被第一硅化物阻挡膜71和第二硅化物阻挡膜72完全覆盖。第一隔离区域14和第二隔离区域15上可以不设置第一硅化物阻挡膜71和第二硅化物阻挡膜72。然而，必须在相同像素尺寸情况下使光电转换部21的光接收面积尽可能大以增加饱和电荷(Qs)，从而降低噪声的影响。因此，为了不必考虑隔离区域上的重叠裕度，隔离区域的上表面也优选被第一硅化物阻挡膜71和第二硅化物阻挡膜72覆盖。这种结构能够减少隔离区域的面积，从而增加光电转换部21的光接收面积。

因此，在固体摄像器件1的上述布局中，为了减小隔离区域的分隔宽度以增加光电二极管区域所占的比例，设置了第二硅化物阻挡膜72与第一硅化物阻挡膜71重叠的部分。结果，增加了像素部12中的各个栅极电极32上的水平差，并且变得难以保证层间绝缘膜的平坦性。例如，在日本专利申请公开公报No.2005-347325所说明的分隔技术中，像素中从硅(Si)基板表面凸出的氧化物膜隔离部的高度增加，因而变得难以保证平坦性。在本发明的本实施例中，使用具有STI结构的第一隔离区域14，从而使得第一隔离区域14从半导体基板11凸出的部分的高度较低。然而，如果第一隔离区域14的STI的深度与周边电路部13中的第二隔离区域15的STI的深度相同，则会使构成光电转换部21的光电二极管上的应力和蚀刻损坏增加，从而导致白点数量的增加。因此，第一隔离区域14被形成得浅于周边电路部13中的第二隔离区域15。为了实现高速运行，周边电路部13中的第二隔离区域15的STI具有较大的深度，从而减小布线与基板之间的寄生阻抗。

在本发明实施例的固体摄像器件1(1A)中，像素部12被两个层，即由与侧壁膜相同的膜构成的第一硅化物阻挡膜71和由不同于第一硅化物阻挡膜71的膜构成的第二硅化物阻挡膜72覆盖着。因此，像素部12中的MOS晶体管30不是被一层硅化物阻挡膜完全覆盖。这种结构的优点在于，能够降低随机噪声并能减少白点数量和暗电流。

第二实施例

固体摄像器件制造方法的第一示例

下面参照作为示出了制造步骤的截面图的图6～图39来说明本发明实施例固体摄像器件制造方法的第一示例。

如图6所示，例如，将硅基板用作半导体基板11。在半导体基板11上形成垫氧化物膜111和氮化硅膜112。垫氧化物膜111是通过利用例如热氧化方法使半导体基板11的表面氧化而形成的。垫氧化物膜111被形成为具有例如15nm的厚度。另外，氮化硅膜112是例如利用低压化学气相沉积(low-pressure chemical vapor deposition，LP-CVD)方法在垫氧化物膜111上形成的。该氮化硅膜112被形成为具有例如160nm的厚度。上述器件具有氮化硅膜/垫氧化物膜结构。可选地，上述器件可以具有氮化硅膜/多晶硅膜结构或者非晶硅膜/垫氧化物膜结构。

接着，如图7所示，在氮化硅膜112上形成抗蚀剂掩模(未图示)，所述抗蚀剂掩模在要形成隔离区域的区域上具有开口。然后，利用蚀刻方法在氮化硅膜112和垫氧化物膜111中形成开口113。例如，能够将反应离子蚀刻(reactive ion etching，RIE)装置或者电子回旋共振(electroncyclotron resonance，ECR)蚀刻装置用于该蚀刻。在蚀刻过程之后，利用灰化装置等除去上述抗蚀剂掩模。

接着，如图8所示，使用氮化硅膜112作为蚀刻掩模在半导体基板11中形成第一元件隔离沟槽114。例如，将RIE装置或者ECR蚀刻装置用于该蚀刻。首先，进行周边电路部13(和像素部12)的第二元件隔离沟槽115(和第一元件隔离沟槽114)的第一次蚀刻。这时，像素部12(和周边电路部13)的第一元件隔离沟槽114(和第二元件隔离沟槽115)的深度在50～160nm的范围内。随后，尽管图中未示，在像素部12上形成抗蚀剂掩模，然后进行仅使周边电路部13中的第二元件隔离沟槽115延伸的第二次蚀刻。因而，仅是周边电路部13中的第二元件隔离沟槽115具有例如0.3μm的深度。然后除去上述抗蚀剂掩模。

通过在像素部12中形成这种浅的第一元件隔离沟槽114，能够获得使由于蚀刻损坏而引起的白点数量减少的效果。通过减小第一元件隔离沟槽114的深度，增加了有效光电转换部的面积。这样的优点是，能够使饱和电荷(Qs)增加。

接着，尽管图中未示，形成衬膜。该衬膜是例如通过在约800℃～900℃范围内的温度下进行热氧化而形成的。衬膜可以是氧化硅膜、含氮的硅氧化物膜或者CVD氮化硅膜。衬膜厚度大约在4～10nm的范围内。尽管图中未示，使用抗蚀剂掩模在像素部12中进行用于抑制暗电流的硼(B)离子注入。作为离子注入条件的示例，将注入能量设定为约10keV，并将剂量设定在1×10¹²～1×10¹⁴cm^-2的范围内。在要形成像素部12中的隔离区域的第一元件隔离沟槽114周围的区域中，随着硼浓度的增加，能够更加有效地抑制暗电流，从而抑制寄生晶体管的运行。然而，如果硼浓度太高，则使构成光电转换部的光电二极管的面积减小，从而使饱和电荷(Qs)减少。为此，指定了上述剂量。

接着，如图9所示，在氮化硅膜112上形成绝缘膜，从而填充第二元件隔离沟槽115(和第一元件隔离沟槽114)内部。该绝缘膜是例如利用高密度等离子体CVD方法通过沉积氧化硅而形成的。随后，例如利用化学机械研磨(chemical mechanical polishing，CMP)方法除去形成在氮化硅膜112上的绝缘膜的多余部分。因而，绝缘膜留在第二元件隔离沟槽115(第一元件隔离沟槽114)内部，形成由该绝缘膜构成的第二隔离区域15(第一隔离区域14)。在CMP中，氮化硅膜112起到作为阻挡该CMP的阻挡层的作用。第一隔离区域14被形成得浅于周边电路部13中的第二隔离区域15。然而，由于氮化硅膜112通常用作阻挡层，因而将第一隔离区域14的凸出量设定为与第二隔离区域15的凸出量相同。此处，在短句“第一隔离区域14的凸出高度与第二隔离区域15的凸出高度相同”中，只要凸出高度的差别在由制造加工精度引起的加工差异的范围内，就将凸出高度定义为相同。具体地说，通常，当用作沟槽加工中的掩模的氮化硅膜112具有约160nm的厚度时，形成在晶片上的氮化硅膜112的厚度在平面内的大致差异约为±10％。由化学机械研磨(CMP)引起的厚度差异约为±20～±30nm。因此，即使当第一隔离区域14和第二隔离区域15被形成为使得像素部12中的凸出量与周边电路部13中的凸出量相同时，凸出量也可以在大约20～30nm的范围内变化。假设密切观察芯片表面，在表面上的某些位置处对像素部12和周边电路部13进行比较，在这种情况下，即使凸出高度不是完全相同的值，只要像素部12与周边电路部13之间的凸出高度的差别在30nm以内，就可以将这些高度包含在本发明的上述实施例中的“相同高度”的范畴内。最终，将第一隔离区域14和第二隔离区域15的凸出高度的中心条件设定为较低；例如，在从硅表面开始的大约0～20nm的范围内。

接着，如图10所示，为了调整第一隔离区域14从半导体基板11的表面凸出的部分的高度，进行氧化物膜的湿式蚀刻。氧化物膜的蚀刻量例如在40～100nm的范围内。在本发明的本实施例中，使用具有STI结构的第一隔离区域14，使得第一隔离区域14从半导体基板11凸出的部分的高度较低。然而，如果第一隔离区域14的STI的深度与周边电路部13中的第二隔离区域15的STI的深度相同，则会使构成光电转换部21的光电二极管上的应力和蚀刻损坏增加，从而导致白点数量的增加。因此，第一隔离区域14被形成得浅于周边电路部13中的第二隔离区域15。为了实现高速运行，增加周边电路部13中的第二隔离区域15的STI的深度，从而减小布线与基板之间的寄生阻抗。随后，除去氮化硅膜112(见图9)，从而使垫氧化物膜111露出。例如通过使用热磷酸进行湿式蚀刻来除去氮化硅膜112。

接着，如图11所示，在设置了垫氧化物膜111的状态下，利用抗蚀剂掩模(未图示)通过离子注入在半导体基板11上形成p型阱121，所述抗蚀剂掩模在要形成p型阱121的区域上具有开口。进一步进行沟道离子注入。然后除去上述抗蚀剂掩模。此外，在设置了垫氧化物膜111的状态下，利用抗蚀剂掩模(未图示)通过离子注入在半导体基板11上形成n型阱123，所述抗蚀剂掩模在要形成n型阱123的区域上具有开口。进一步进行沟道离子注入。然后除去上述抗蚀剂掩模。用于p型阱121的离子注入是使用硼(B)作为离子注入种类而进行的。在该离子注入中，将注入能量设定为例如约为200keV，并将剂量设定为例如1×10¹³cm^-2。用于p型阱121的沟道离子注入是使用硼(B)作为离子注入种类而进行的。在该沟道离子注入中，将注入能量设定为例如约为10～20keV，并且将剂量设定在例如1×10¹¹～1×10¹³Gm^-2的范围内。用于n型阱123的离子注入是例如使用磷(P)作为离子注入种类而进行的。在该离子注入中，将注入能量设定为例如约为200keV，并且将剂量设定为例如1×10¹³cm^-2。用于n型阱123的沟道离子注入是例如使用砷(As)作为离子注入种类而进行的。在该沟道离子注入中，将注入能量设定为例如约为100keV，并且将剂量设定为例如在1×10¹¹～1×10¹³cm^-2的范围内。另外，尽管图中未示，进行用于在光电转换部中形成光电二极管的离子注入，从而形成p型区域。例如，在要形成光电转换部的半导体基板表面上进行硼(B)的离子注入。使用砷(As)或者磷(P)在深的区域中进一步进行离子注入，从而形成与p型区域的下部形成结的n型区域。因而，形成具有p-n结的光电转换部。

接着，如图12所示，例如利用湿式蚀刻方法除去垫氧化物膜111(见图11)。接着，在半导体基板11上形成用于高电压的大厚度栅极绝缘膜51H。栅极绝缘膜51H的厚度在用于3.3V电源电压的晶体管中约为7.5nm，在用于2.5V电源电压的晶体管中约为5.5nm。随后，在用于高电压的大厚度栅极绝缘膜51H上形成抗蚀剂掩模(未图示)，并除去形成在用于低电压的晶体管区域上的大厚度栅极绝缘膜51H。在除去上述抗蚀剂掩模之后，在半导体基板11上用于低电压的晶体管区域中形成小厚度的栅极绝缘膜51L。在用于1.0V电源电压的晶体管中，栅极绝缘膜51L的厚度在约1.2～1.8nm的范围内。同时，在像素部的晶体管形成区域中形成小厚度的栅极绝缘膜31(未图示)。各个栅极绝缘膜51H、51L和31例如由热氧化硅膜构成。可选地，各个栅极绝缘膜51H、51L和31可以由利用快速热氧化(rapid thermal oxidation，RTO)方法生长的氧氮化硅膜构成。可选地，为了进一步降低栅极泄漏，可以使用诸如铪(Hf)或锆(Zr)等的氧化物膜或者氧氮化物膜等高介电膜。在后面的附图中，为简便起见，将大厚度的栅极绝缘膜51H和小厚度的栅极绝缘膜51L图示为具有相同厚度的膜。

接着，如图13的像素部的截面图和图14的周边电路部的截面图所示，在栅极绝缘膜51(51H和51L)和栅极绝缘膜31上形成栅极电极形成用膜131。栅极电极形成用膜131是例如利用LP-CVD方法通过沉积多晶硅而形成的。所沉积的膜厚取决于技术节点，但在90nm节点中所沉积的膜厚在150～200nm的范围内。由于从加工可控性的观点看，通常不增加栅极纵横比，因此膜厚对于每个节点来说倾向于减小。作为解决栅极耗尽的对策，可以使用锗化硅(SiGe)来替代多晶硅。栅极耗尽是指下面的问题：随着栅极氧化物膜厚度的减小，不但不能忽视栅极氧化物膜的物理厚度的影响，而且也不能忽视栅极多晶硅内的耗尽层厚度的影响，因而未减小栅极氧化物膜的有效厚度，从而导致晶体管性能劣化。

接着，如图15的像素部的截面图和图16的周边电路部的截面图所示，采取了解决栅极耗尽的对策。首先，在PMOS晶体管形成区域上形成抗蚀剂掩模132，然后在NMOS晶体管形成区域中将n型杂质掺杂至栅极电极形成用膜131中。该掺杂是例如通过磷(P)或者砷(As)的离子注入来进行的。离子注入量在大约1×10¹⁵～1×10¹⁶cm^-2的范围内。然后除去抗蚀剂掩模132。接着，尽管图中未示，在NMOS晶体管形成区域上形成抗蚀剂掩模(未图示)，并且在PMOS晶体管形成区域中将p型杂质掺杂至栅极电极形成用膜131中。该掺杂是通过例如硼(B)、二氟化硼(BF₂)或者铟(In)的离子注入来进行的。离子注入量在大约1×10¹⁵～1×10¹⁶cm^-2的范围内。然后除去抗蚀剂掩模。可以首先进行上述前一种注入或者后一种注入。在上述各次离子注入中，为了防止通过离子注入而引入的杂质到达栅极绝缘膜正下方，可以结合氮(N₂)的离子注入。

接着，如图17的像素部的截面图和图18的周边电路部的截面图所示，在栅极电极形成用膜131上形成用于形成栅极电极的抗蚀剂掩模(未图示)。使用该抗蚀剂掩模作为蚀刻掩模利用反应离子蚀刻方法对栅极电极形成用膜131进行蚀刻处理，从而形成像素部12中的MOS晶体管的栅极电极32和周边电路部13中的MOS晶体管的栅极电极52。随后，使栅极电极32和52的表面氧化，从而形成氧化物膜133。氧化物膜133的厚度例如在1～10nm的范围内。氧化物膜133不仅被形成在各个栅极电极32和52的侧壁上，还被形成在各个栅极电极32和52的顶面上。另外，上述氧化步骤中，使栅极电极32和52的边缘部变圆，这具有提高氧化物膜的击穿电压的效果。此外，通过进行热处理能够减少蚀刻损坏。另外，在栅极电极的上述处理中，即使除去形成在光电转换部21上的栅极绝缘膜，在光电转换部21上也形成有氧化物膜133。因此，当在后续的光刻步骤中在光电转换部21上形成抗蚀剂膜时，该抗蚀剂膜不直接形成在硅表面上，因而能够防止由该抗蚀剂引起的污染。因此，对于像素部12中的光电转换部21，将此结构用作解决白点的对策。

接着，如图19的像素部的截面图和图20的周边电路部的截面图所示，形成像素部12中的MOS晶体管的轻掺杂漏极(lightly doped drain，LDD)区域38、39等和周边电路部13中的MOS晶体管的LDD区域61、62、63、64等。

首先，对于形成在周边电路部13中的NMOS晶体管，在半导体基板11中的各个栅极电极52(52N)两侧处形成袋状扩散层65和66。这些袋状扩散层65和66是通过使用例如二氟化硼(BF₂)、硼(B)或者铟(In)作为离子注入种类进行离子注入而形成的，并且离子注入剂量被设定为例如在1×10¹²～1×10¹⁴cm^-2的范围内。另外，在半导体基板11中的各个栅极电极52(52N)两侧处形成LDD区域61和62。LDD区域61和62是通过使用例如砷(As)或者磷(P)作为离子注入种类进行离子注入形成的，并且离子注入剂量被设定为例如在1×10¹³～1×10¹⁵cm^-2的范围内。

对于像素部12中的MOS晶体管，在半导体基板11中的各个栅极电极32两侧处形成LDD区域38和39。LDD区域38和39是通过使用例如砷(As)或者磷(P)作为离子注入种类进行离子注入形成的，并且离子注入剂量被设定为例如在1×10¹³～1×10¹⁵cm^-2的范围内。此外，可以形成袋状扩散层。对于形成在像素部12中的MOS晶体管，从减少步骤数目的观点看，可以不形成各LDD区域。可选地，用于形成像素部12中的MOS晶体管的LDD区域的离子注入也可以用作用于周边电路部13中的MOS晶体管的LDD离子注入。

对于周边电路部13中的PMOS晶体管，在半导体基板11中的各个栅极电极52(52P)两侧处形成袋状扩散层67和68。这些袋状扩散层67和68是通过使用例如砷(As)或者磷(P)作为离子注入种类进行离子注入形成的，并且离子注入剂量被设定为例如在1×10¹²～1×10¹⁴cm^-2的范围内。另外，在半导体基板11中的各个栅极电极52(52P)两侧处形成LDD区域63和64。LDD区域63和64是通过使用例如二氟化硼(BF₂)、硼(B)或者铟(In)作为离子注入种类进行离子注入形成的，并且离子注入剂量被设定为例如在1×10¹³～1×10¹⁵cm^-2的范围内。

在周边电路部中的NMOS晶体管和PMOS晶体管的袋状离子注入之前，可以通过进行锗(Ge)的离子注入来进行预非晶化以作为用于抑制注入中的沟道化的技术。另外，为了减少可能会引起瞬间增强扩散(transientenhanced diffusion，TED)等现象的注入缺陷的数量，在形成LDD区域之后，可以增加在约800℃～900℃范围内的温度下的快速热退火(rapidthermal annealing，RTA)。

接着，如图21的像素部的截面图和图22的周边电路部的截面图所示，在像素部12和周边电路部13的整个表面上形成氧化硅(SiO₂)膜134。氧化硅膜134是通过沉积非掺杂硅酸盐玻璃(non-doped silicate glass，NSG)膜、低压原硅酸四乙酯(low-pressure tetraethyl orthosilicate，LP-TEOS)膜或者高温氧化物(high-temperature oxide，HTO)膜等而形成的。氧化硅膜134被形成为具有例如在5～20nm范围内的厚度。接着，在氧化硅膜134上形成氮化硅膜135。该氮化硅膜135例如由利用低压化学气相沉积(LPCVD)方法形成的氮化硅膜构成。氮化硅膜135的厚度例如在10～100nm的范围内。氮化硅膜135可以是通过利用能够在低温下形成膜的原子层沉积(atomic layer deposition，ALD)方法来形成的ALD氮化硅膜。在像素部12中的光电转换部21中，当减小布置在氮化硅膜135正下方的氧化硅膜134的厚度时，能够防止光反射，因而使光电转换部21的灵敏度变高。接着，按照需要在氮化硅膜135上沉积作为第三层的氧化硅(SiO₂)膜136。氧化硅膜136是通过沉积NSG膜、LP-TEOS膜或者HTO膜等而形成的。氧化硅膜136被形成为具有例如在10～100nm范围内的厚度。

因此，侧壁膜137被形成为具有氧化硅膜136/氮化硅膜135/氧化硅膜134结构的三层膜。可选地，侧壁膜137可以是具有氮化硅膜/氧化硅膜结构的两层膜。下面说明具有三层结构的侧壁膜137的情况。

接着，如图23的像素部的截面图和图24的周边电路部的截面图所示，对被设置为顶层的氧化硅膜136进行回蚀，使得氧化硅膜136仅留在各个栅极电极32和52等的侧部上。例如利用反应离子蚀刻(RIE)方法进行上述回蚀。在该回蚀中，使用氮化硅膜135来使阻挡蚀刻。由于以这种方式利用氮化硅膜135来使蚀刻停止，因此能够减少像素部12中的光电转换部21上的蚀刻损坏，因而能够减少白点的数量。

接着，如图25的像素部的截面图和图26的周边电路部的截面图所示，在像素部12中的光电转换部21的整个表面上和部分传输栅极TRG上形成抗蚀剂掩模138。接着，对氮化硅膜135和氧化硅膜134进行回蚀，从而形成各个栅极电极32侧壁上的第一侧壁部33和各个栅极电极52侧壁上的第二侧壁部53，第一侧壁部部33和第二侧壁部部53由氧化硅膜134、氮化硅膜135和氧化硅膜136构成。在此步骤中，由于位于光电转换部21上的氮化硅膜135和氧化硅膜134被抗蚀剂掩模138覆盖着，因此它们未受到蚀刻。

接着，如图27的像素部的截面图和图28的周边电路部的截面图所示，形成具有开口的抗蚀剂掩模(未图示)，所述开口被布置在要形成周边电路部13中的NMOS晶体管的区域中。通过使用该抗蚀剂掩模的离子注入，在要形成周边电路部13中的NMOS晶体管的区域中形成深的源漏区域54(54N)和55(55N)。具体地说，源漏区域54N和55N是隔着LDD区域61、62等在半导体基板11中的各个栅极电极52两侧处形成的。源漏区域54N和55N是通过使用例如砷(As)或者磷(P)作为离子注入种类进行离子注入而形成的，并且离子注入剂量被设定为例如在1×10¹⁵～1×10¹⁶cm^-2的范围内。然后除去抗蚀剂掩模。

接着，形成具有开口的抗蚀剂掩模(未图示)，所述开口被布置在要形成像素部12中的NMOS晶体管的区域中。通过使用该抗蚀剂掩模的离子注入，在要形成像素部12中的NMOS晶体管的区域中形成深的源漏区域34和35。具体地说，源漏区域34和35是隔着LDD区域38、39等在半导体基板11中的各个栅极电极32两侧处形成的。这里，与传输栅极TRG相邻的源漏区域35起到浮动扩散部的作用。源漏区域34和35是通过使用例如砷(As)或者磷(P)作为离子注入种类进行离子注入而形成的，并且离子注入剂量被设定为例如在1×10¹⁵～1×10¹⁶cm^-2的范围内。然后除去抗蚀剂掩模。该离子注入也可以用作用于形成周边电路部13中的NMOS晶体管的源漏区域54N和55N的离子注入。在相关技术的文献′421中说明的源漏区域的形成过程中，穿过三个层进行一次离子注入，而在没有这些层的情况下直接进行其他离子注入。因此，难以同时进行这些离子注入。

接着，形成具有开口的抗蚀剂掩模(未图示)，所述开口被布置在要形成周边电路部13中的PMOS晶体管的区域中。通过使用该抗蚀剂掩模的离子注入，在要形成周边电路部13中的PMOS晶体管的区域中形成深的源漏区域54(54P)和55(55P)。具体地说，源漏区域54P和55P是隔着LDD区域63、64等在半导体基板11中的各个栅极电极52两侧处形成的。源漏区域54P和55P是通过使用例如硼(B)或者二氟化硼(BF₂)作为离子注入种类进行离子注入而形成的，并且离子注入剂量被设定为例如在1×10¹⁵～1×10¹⁶cm^-2的范围内。然后除去抗蚀剂掩模。接着，对源漏区域进行活化退火。该活化退火例如在约800℃～1100℃范围内的温度下进行。对于该活化退火，可以使用RTA装置或者尖峰(spike)RTA装置等。

在源漏区域的活化退火之前，将覆盖光电转换部21的侧壁膜137与由像素部12中的MOS晶体管的栅极电极32上的侧壁膜137构成的侧壁部33分隔开。这种结构防止由于在相关技术中说明的应变记忆技术(SMT)所引起的应力而导致的劣化。因此，能够抑制白点和随机噪声等。另外，光电转换部21被侧壁膜137覆盖着，并且在用于形成源漏区域的离子注入过程中所使用的抗蚀剂掩模隔着侧壁膜137被形成在光电转换部21上。也就是说，抗蚀剂掩模不直接形成在光电转换部21表面上。因此，光电转换部21不受抗蚀剂中的污染物的污染，从而抑制白点的数量和暗电流等的增加。此外，用于形成源漏区域的离子注入不是穿过膜的离子注入，因而能够设定源漏区域的深度，从而保证表面上的高浓度。因此，能够抑制源漏区域的串联阻抗的增加。另外，在后续步骤中将覆盖光电转换部21的侧壁膜137用作第一硅化物阻挡膜71。

接着，如图29的像素部的截面图和图30的周边电路部的截面图所示，在像素部12和周边电路部13的整个表面上形成第二硅化物阻挡膜72。第二硅化物阻挡膜72由包括氧化硅(SiO₂)膜140和氮化硅膜139的层叠膜构成。例如，氧化硅膜140被形成为具有例如在5～40nm范围内的厚度，并且氮化硅膜139被形成为具有例如在5～60nm范围内的厚度。氧化硅膜140由NSG膜、LP-TEOS膜或者HTO膜等膜构成。氮化硅膜139由ALD-SiN膜、等离子体氮化物膜或者LP-SiN膜等构成。如果这两层膜的沉积温度很高，则在PMOSFET的栅极电极中出现硼的失活。因此，栅极耗尽使得PMOSFET的电流驱动能力降低。因此，氧化硅膜140和氮化硅膜139的沉积温度优选低于侧壁膜137的沉积温度。沉积温度优选例如在700℃以下。

接着，如图31的像素部的截面图和图32的周边电路部的截面图所示，形成抗蚀剂掩模141，使其基本上覆盖形成有像素部12中的MOS晶体管的区域。通过使用该抗蚀剂掩模141作为蚀刻掩模的蚀刻方法，除去位于像素部12中的光电转换部21上(和部分传输栅极TRG上)及周边电路部13上的第二硅化物阻挡膜72。结果，氮化硅膜135和氧化硅膜134从顶层被依次布置在光电转换部21上，因而能够防止光谱波动。反之，如果不进行上述蚀刻，则氮化硅膜139、氧化硅膜140、氮化硅膜135和氧化硅膜134从顶层被依次布置在光电转换部21上，在这种情况下，入射光受到多重反射，从而使光谱波动特性劣化。由于波动特性劣化，因而不同芯片的光谱差异增加。为了解决这个问题，在本实施例中，有目的地除去光电转换部21上的第二硅化物阻挡膜72。

接着，如图33的像素部的截面图和图34的周边电路部的截面图所示，在周边电路部13中的各个MOS晶体管50的源漏区域54和55以及栅极电极52上分别形成硅化物层56、57和58。硅化物层56、57和58由硅化钴(CoSi₂)、硅化镍(NiSi)、硅化钛(TiSi₂)、硅化铂(PtSi)或者硅化钨(WSi₂)等构成。下面对作为硅化物层56、57和58的形成示例的硅化镍的形成示例进行说明。

首先，在整个表面上形成镍(Ni)膜。该镍膜是使用溅射装置等装置形成的，且具有例如10nm的厚度。随后，在约300℃～400℃范围内的温度下进行退火处理，使镍膜与作为底层的硅反应，从而形成硅化镍层。然后利用湿式蚀刻方法除去未反应的镍。通过该湿式蚀刻，硅化物层56、57和58以自对准方式仅形成在除了绝缘膜之外的硅或者多晶硅的表面上。随后，在约500℃～600℃范围内的温度下再次进行退火处理，从而使硅化镍层稳定。在上述硅化步骤中，在像素部12中的MOS晶体管的源漏区域34和35以及栅极电极32上未形成硅化物层。为了防止由构成硅化物的金属扩散到光电转换部21上导致的白点的数量和暗电流的增加，使用这种结构。因此，除非像素部12中的MOS晶体管的源漏区域34和35的表面具有高的杂质浓度，否则接触阻抗会显著增加。本实施例的优点在于，由于源漏区域34和35的表面能够具有高的杂质浓度，因此能够相对抑制接触阻抗的增加。

接着，如图35的像素部的截面图和图36的周边电路部的截面图所示，在像素部12和周边电路部13的整个表面上形成蚀刻阻挡膜74。蚀刻阻挡膜74例如由氮化硅膜构成。例如，将利用减压CVD方法沉积的氮化硅膜或者利用等离子体CVD方法沉积的氮化硅膜用作该氮化硅膜。氮化硅膜的厚度例如在10～100nm的范围内。该氮化硅膜具有的效果为使在用于形成接触孔的蚀刻期间的过蚀刻最小化。另外，该氮化硅膜具有的效果为抑制由蚀刻损坏引起的结漏的增加。

接着，如图37的像素部的截面图和图38的周边电路部的截面图所示，在蚀刻阻挡膜74上形成层间绝缘膜76。层间绝缘膜76例如由氧化硅膜构成，并且具有例如在100～1000nm范围内的厚度。该氧化硅膜是例如利用CVD方法形成的。将TEOS膜、磷硅酸盐玻璃(phosphosilicateglass，PSG)膜或者硼磷硅酸盐玻璃(borophosphosilicate glass，BPSG)膜用作该氧化硅膜。可选地，还可以使用氮化硅膜等膜。接着，使层间绝缘膜76的表面平坦化。该平坦化是利用例如CMP方法进行的。接着，形成用于形成接触孔的抗蚀剂掩模(未图示)。随后，例如通过蚀刻像素部12中的层间绝缘膜76、蚀刻阻挡膜74和第二硅化物阻挡膜72来形成接触孔77、78和79。类似地，在周边电路部13中形成接触孔81和82。在像素部12中，作为一个示例，图37中示出了分别到达传输栅极TRG、复位晶体管RST的栅极电极32和放大晶体管Amp的栅极电极32的接触孔77、78和79。在周边电路部13中，作为一个示例，图38中示出了分别到达N沟道(Nch)低击穿电压晶体管的源漏区域55和P沟道(Pch)低击穿电压晶体管的源漏区域55的接触孔81和82。然而，尽管图中未示，但还同时形成到达其他晶体管的栅极电极和源漏区域的接触孔。在接触孔77～79及81和82的形成过程中，在第一步中，对层间绝缘膜76进行蚀刻。该蚀刻在蚀刻阻挡膜74上暂时停止。因而，能够吸收层间绝缘膜76的厚度差异和蚀刻差异等。在第二步中，对由氮化硅构成的蚀刻阻挡膜74进行蚀刻，并且进一步继续进行该蚀刻，从而完成接触孔77～79及81和82。例如，在接触孔的蚀刻过程中使用反应离子蚀刻装置。

接着，隔着粘合层(未图示)和势垒金属层84在各个接触孔77～79及81和82内部形成插头85。例如使用钛(Ti)膜或者钽(Ta)膜作为粘合层。例如使用氮化钛膜或者氮化钽膜作为势垒金属层84。这些膜是例如利用溅射方法或者CVD方法形成的。插头85由钨(W)构成。例如，在层间绝缘膜76上形成钨膜，从而使接触孔77～79及81和82被钨膜填充。然后除去设置在层间绝缘膜76上的钨膜。因而，在各个接触孔77～79及81和82中形成了由钨膜构成的插头85。可替代钨的是，插头85例如可以由阻抗低于钨的铝(Al)或者铜(Cu)来构成。例如，当将铜(Cu)用作插头85时，例如，将钽膜用作粘合层，并将氮化钽膜用作势垒金属层84。随后，尽管图中未示，形成多层布线。必要时，可以将布线层的数量增加至两层、三层和四层等多层。

接着，如图39的像素部的截面图所示，可以在光电转换部21上形成波导23。此外，为了使入射光聚集到光电转换部21上，可以形成聚光透镜25。可以在波导23与聚光透镜25之间形成用于分光的滤色器27。

在上述固体摄像器件制造方法(第一示例)中，像素部12被两个层，即由与侧壁膜相同的膜构成的第一硅化物阻挡膜和由不同于第一硅化物阻挡膜的膜构成的第二硅化物阻挡膜覆盖着。因此，像素部12中的MOS晶体管不是被一层硅化物阻挡膜完全覆盖，由此能够降低随机噪声，还能够减少白点的数量和暗电流。

在上述制造方法中，形成了参照图3、图4和图5B说明的固体摄像器件1(1B)。在上述制造方法中，当像素部12中未形成传输栅极TRG、复位晶体管RST、放大晶体管Amp、选择晶体管SEL之间的隔离区域14时，就形成了上述固体摄像器件1(1A)。在这种情况下，浮动扩散部FD对作为复位晶体管RST的杂质扩散层之一的源漏区域34而言是共同的。

在固体摄像器件和固体摄像器件制造方法的上述说明中，已经说明了有一个像素晶体管部(例如包括复位晶体管、放大晶体管和选择晶体管)被形成在每个像素中的结构。本发明实施例不仅能够应用于结构为一个像素具有一个像素晶体管部的固体摄像器件，类似地还能够应用于结构为一个像素晶体管部被两个像素共用的固体摄像器件、以及结构为一个像素晶体管部被四个像素共用的固体摄像器件以及这些固体摄像器件的制造方法。

固体摄像器件制造方法的第二示例

下面说明例如一个像素晶体管部被四个像素共用的情况下的制造方法的要点。首先，参照图40的平面布局图说明一个像素晶体管部被四个像素共用的结构的示例。

如图40所示，四个像素的光电转换部21(21A、21B、21C和21D)被布置为两行和两列。在光电转换部21的布局的中央处，在延续至各个光电转换部21的活化区域中设置有浮动扩散部FD。另外，隔着栅极绝缘膜(未图示)在各个光电转换部21与浮动扩散部FD之间的边界处设置有传输栅极TRG(TRG-A、TRG-B、TRG-C和TRG-D)。除了位于传输栅极TRG下方的区域之外，光电转换部21的外围被由杂质扩散层构成的隔离区域16电隔离。此外，隔着隔离区域14在与光电转换部21相邻的区域中设置有像素晶体管部17。例如，像素晶体管部17被配置为使复位晶体管RST、放大晶体管Amp和选择晶体管SEL串联布置。

下面说明将上述固体摄像器件制造方法的第一示例应用于一个像素晶体管部17被四个像素共用的固体摄像器件的制造方法的情况下的要点。在像素晶体管部被四个像素共用的情况下，该固体摄像器件的结构不同于通过上述制造方法的第一示例制造的固体摄像器件的结构，在该固体摄像器件的结构中，浮动扩散部FD被形成在光电转换部21的布局的中央处且传输栅极TRG被形成在各个光电转换部21与浮动扩散部FD之间。然而，除了光电转换部21、浮动扩散部FD和传输栅极TRG的布置不同于第一示例中的布置之外，该固体摄像器件制造方法的操作与第一示例中相同。此外，周边电路部的制造方法与第一示例中相同。下面说明制造方法的一部分。

首先，参照图41、图42A、图42B、图43C、图43D等来说明形成侧壁部的步骤。图41是像素部的平面布局图，图42A是沿图41中的XLIIA-XLIIA线的截面图，图42B是沿图41中的XLIIB-XLIIB线的截面图，图43C是沿图41中的XLIIIC-XLIIIC线的截面图，并且图43D是沿图41中的XLIIID-XLIIID线的截面图。在形成侧壁膜137(第一硅化物阻挡膜71)之后，对侧壁膜137进行回蚀，从而在像素晶体管部17的各个栅极电极32的侧壁和周边电路部中的各个栅极电极(未图示)的侧壁上形成侧壁部(未图示)。在这种情况下，侧壁膜137留在光电转换部21上。这是因为光电转换部21被抗蚀剂掩模(未图示)覆盖着，因而在侧壁部的形成期间的蚀刻损坏不会进入光电转换部21中。在形成有浮动扩散部FD的区域上的侧壁膜137中设置开口137H，从而使形成有浮动扩散部FD的区域露出。该开口137H的一部分被布置在传输栅极TRG上。

随后，形成像素部和周边电路部中的晶体管的源漏区域34和35。

接着，参照图44、图45A、图45B、图46C、图46D等说明后续步骤。图44是像素部的平面布局图，图45A是沿图44中的XLVA-XLVA线的截面图，图45B是沿图44中的XLVB-XLVB线的截面图，图46C是沿图44中的XLVIC-XLVIC线的截面图，并且图46D是沿图44中的XLVID-XLVID线的截面图。在形成像素部和周边电路部中的晶体管的源漏区域之后，在周边电路部中的源漏区域等区域上形成硅化物层。在此步骤中，绝不能在像素晶体管部、光电转换部21等上形成硅化物层。为此，在形成硅化物层之前，形成覆盖像素晶体管部17的第二硅化物阻挡膜72。在此步骤中，第二硅化物阻挡膜72被形成为在隔离区域14上与第一硅化物阻挡膜71重叠。在此步骤中，还在浮动扩散部FD上形成第二硅化物阻挡膜72，使得第二硅化物阻挡膜72与第一硅化物阻挡膜71的开口137H的周边重叠。随后，与在第一示例中相同，进行周边电路部中的MOS晶体管的栅极电极和源漏区域上的硅化步骤，并进行后续步骤。

在上述制造方法的第一示例和第二示例中，当在像素部12和周边电路部13中的栅极电极32和52侧壁上分别形成侧壁部33和53时，浮动扩散部FD上的侧壁膜137未被抗蚀剂掩模覆盖。在通过在栅极电极32和52侧壁上进行蚀刻而分别形成侧壁部33和53的情况下，浮动扩散部FD中可能会出现蚀刻损坏。

下面说明有关蚀刻损坏的情况。例如，如图47所示，当利用蚀刻方法在各个栅极电极(未图示)的侧壁上形成侧壁部(未图示)时，浮动扩散部FD中可能会出现蚀刻损坏。如果浮动扩散部FD中出现蚀刻损坏，则在浮动扩散部FD所包含的p-n结中产生泄漏通道，从而使FD白点的数量增加。

这里对FD白点进行说明。在光电转换部中进行光电转换得到的电子被传输到浮动扩散部FD中，并被转换为电压。这样，在浮动扩散部FD中存在泄漏通道的情况下，即使浮动扩散部FD中不存在光电转换得到的电子，泄漏的电子也会被输出并表现为白斑。这被称作“FD白点”。

在一些情况下，由p型扩散层构成的隔离区域16用于隔开光电转换部(未图示)与浮动扩散部FD。当以这种方式将p型扩散层用来隔开各像素，尤其会使FD白点数量显著增加。例如，出现这种情况的可能原因是由于在使源漏区域活化的1000℃以上的热处理期间杂质向外扩散的影响。例如，由于在热处理期间向外扩散而分散的杂质附着在浮动扩散部FD与由p型扩散层构成的隔离区域16之间，因此形成了大的泄漏通道，从而引起产生FD白点的问题。也就是说，当漏电流流到浮动扩散部FD时，即使处于暗态，也会呈现为像有信号时一样，因此产生了白点。下面说明呈现为像有信号时一样的原因。如果在从使浮动扩散部FD的电位复位的状态到信号电位的检测期间出现泄漏，则由漏电流引起的电压波动被重叠到复位电位上。

在上述示例中，已经对一个像素晶体管部被四个像素共用的结构进行了说明。此外，类似地，在像素晶体管部被两个像素共用的情况下或者像素晶体管部被形成为与一个像素对应的情况下，浮动扩散部FD中可能会出现蚀刻损坏。

第三实施例

固体摄像器件结构的示例

基于已经参照图1和图2或者图3和4说明的固体摄像器件1来说明在浮动扩散部FD中不出现蚀刻损坏的结构。例如，第一硅化物阻挡膜71被形成为覆盖光电转换部21、传输栅极TRG、浮动扩散部FD和复位晶体管RST的部分栅极电极32。在这种情况下，第二硅化物阻挡膜72被形成为在复位晶体管RST的栅极电极32上与第一硅化物阻挡膜71重叠。

通过将第一硅化物阻挡膜71和第二硅化物阻挡膜72形成为具有上述结构，当形成侧壁部33和周边电路部中的侧壁部(未图示)时，浮动扩散部FD也被作为侧壁膜的第一硅化物阻挡膜71覆盖着。因此，在侧壁部的形成期间不会在浮动扩散部FD中出现蚀刻损坏。

固体摄像器件结构的第三示例

接着，对参照图40说明的结构为一个像素晶体管部被四个像素共用的固体摄像器件的第三示例进行说明。参照图48、图49A、图49B、图50C、图50D等说明上述固体摄像器件。图48是像素部的平面布局图，图49A是沿图48中的XLIXA-XLIXA线的截面图，图49B是沿图48中的XLIXB-XLIXB线的截面图，图50C是沿图48中的LC-LC线的截面图，并且图50D是沿图48中的LD-LD线的截面图。

第一硅化物阻挡膜71被形成为覆盖光电转换部21、传输栅极TRG和浮动扩散部FD。在这种情况下，第二硅化物阻挡膜72被形成为覆盖未形成有第一硅化物阻挡膜71的像素晶体管部17，从而使第二硅化物阻挡膜72例如在隔离区域14上与第一硅化物阻挡膜71重叠。

因此，当形成像素晶体管部17中的侧壁部33和周边电路部中的侧壁部(未图示)时，浮动扩散部FD也被作为侧壁膜的第一硅化物阻挡膜71覆盖着。这种结构能够防止在侧壁部的形成期间在浮动扩散部FD中出现蚀刻损坏。此外，这种结构还能够防止浮动扩散部FD受到向外扩散的影响。因此，能够抑制泄漏通道的产生，从而抑制FD白点的产生，实现高图像质量的摄像。

固体摄像器件结构的第四示例

接着，对结构为参照图40说明的一个像素晶体管部被四个像素共用的固体摄像器件的第四示例进行说明。参照图51、图52A、图52B、图53C、图53D等说明上述固体摄像器件。图51是像素部的平面布局图，图52A是沿图51中的LIIA-LIIA线的截面图，图52B是沿图51中的LIIB-LIIB线的截面图，图53C是沿图51中的LIIIC-LIIIC线的截面图，并且图53D是沿图51中的LIIID-LIIID线的截面图。

第一硅化物阻挡膜71被形成为覆盖光电转换部21、传输栅极TRG、浮动扩散部FD和复位晶体管RST的源漏区域34。在这种情况下，第二硅化物阻挡膜72被形成为覆盖未形成有第一硅化物阻挡膜71的区域，使得第二硅化物阻挡膜72例如在隔离区域14和复位晶体管RST的栅极电极32上与第一硅化物阻挡膜71重叠。

因此，浮动扩散部FD和连接至该浮动扩散部FD的复位晶体管RST的源漏区域34也被作为侧壁膜的第一硅化物阻挡膜71覆盖着。因此，当在像素晶体管部和周边电路部(未图示)中形成侧壁部时，能够防止在浮动扩散部FD和复位晶体管RST的源漏区域34中出现蚀刻损坏。另外，这种结构能够防止浮动扩散部FD和复位晶体管RST的源漏区域34受到向外扩散的影响。因此，能够抑制泄漏通道的产生，从而抑制FD白点的产生，实现高图像质量的摄像。

在固体摄像器件的各个第三和第四示例中，周边电路部的结构与图2或者图4所示的结构相同。

第四实施例

固体摄像器件制造方法的第三示例

接着，用结构为一个像素晶体管部被四个像素共用的固体摄像器件的制造方法作为一个示例，说明用于防止浮动扩散部FD的蚀刻损坏的制造方法(第三示例)的要点。

当像素晶体管部被四个像素共用时，该固体摄像器件的结构不同于通过上述制造方法第一示例制造出来的固体摄像器件，在该固体摄像器件中，浮动扩散部被形成在光电转换部的布局的中央处，传输栅极被形成在各个光电转换部与浮动扩散部之间。然而，除了光电转换部、浮动扩散部和传输栅极的布置不同于第一示例中的布置，并且侧壁膜和第二硅化物阻挡膜的图形形状不同于第一示例中的图形形状之外，该固体摄像器件制造过程的操作与第一示例中相同。下面说明该制造方法的一部分。

首先，参照图54、图55A、图55B、图56C、图56D等说明形成侧壁部的步骤。图54是像素部的平面布局图，图55A是沿图54中的LVA-LVA线的截面图，图55B是沿图54中的LVB-LVB线的截面图，图56C是沿图54中的LVIC-LVIC线的截面图，并且图56D是沿图54中的LVID-LVID线的截面图。在形成侧壁膜137(第一硅化物阻挡膜71)之后，对侧壁膜137进行回蚀，从而在像素晶体管部17的各个栅极电极32的侧壁和周边电路部中的各个栅极电极(未图示)的侧壁上形成侧壁部(未图示)。在这种情况下，侧壁膜137留在光电转换部21和浮动扩散部FD(和传输栅极TRG)上。这是因为光电转换部21和浮动扩散部FD被抗蚀剂掩模(未图示)覆盖着，因而在侧壁部的形成期间的蚀刻损坏不会进入光电转换部21和浮动扩散部FD中。也就是说，该方法仅在形成抗蚀剂掩模138(见图25)使其延伸至浮动扩散部FD的方面不同于上述制造方法第一示例。在形成抗蚀剂掩模138之前的其他步骤与第一示例中相同。需要注意的是，在此阶段还未形成浮动扩散部FD和源漏区域34等。但为了方便对位置关系的理解，附图中示出了浮动扩散部FD和源漏区域34。

随后，形成像素部和周边电路部中的晶体管的源漏区域34和35。在该步骤中，由于浮动扩散部FD被侧壁膜137覆盖着，因此对于用于形成像素部和周边电路部中的晶体管的源漏区域的离子注入，优选独立地进行该离子注入。

接着，参照图57、图58A、图58B、图59C、图59D等说明后续后续步骤。图57是像素部的平面布局图，图58A是沿图57中的LVIIIA-LVIIIA线的截面图，图58B是沿图57中的LVIIIB-LVIIIB线的截面图，图59C是沿图57中的LIXC-LIXC线的截面图，并且图59D是沿图57中的LIXD-LIXD线的截面图。在形成像素部12和周边电路部(未图示)中的晶体管的源漏区域之后，在周边电路部中的源漏区域等区域上形成硅化物层。在此步骤中，不能在像素晶体管部17、光电转换部21等上形成硅化物层。为此，在形成硅化物层之前，形成覆盖像素晶体管部17的第二硅化物阻挡膜72。在此步骤中，第二硅化物阻挡膜72被形成为与第一硅化物阻挡膜71重叠。另外，在其他部分中，第二硅化物阻挡膜72被形成为在隔离区域14上与第一硅化物阻挡膜71重叠。随后，与在第一示例中相同，进行周边电路部中的MOS晶体管的栅极电极和源漏区域上的硅化步骤，并进行后续步骤。

因此，当形成像素晶体管部17中的侧壁部33和周边电路部中的侧壁部(未图示)时，浮动扩散部FD也被作为侧壁膜的第一硅化物阻挡膜71覆盖着。这种结构能够防止在侧壁部的形成期间在浮动扩散部FD中出现蚀刻损坏。此外，这种结构还能够防止浮动扩散部FD受到向外扩散的影响。因此，能够抑制泄漏通道的产生，从而抑制FD白点的产生，因此能够制造出能实现以高图像质量进行摄像的固体摄像器件。另外，在形成硅化物层之前，能够用第二硅化物阻挡膜72覆盖像素晶体管部17。

固体摄像器件制造方法的第四示例

接着，用结构为一个像素晶体管部被四个像素共用的固体摄像器件的制造方法作为一个示例，说明用于防止浮动扩散部FD的蚀刻损坏的制造方法(第四示例)的要点。

当像素晶体管部被四个像素共用时，该固体摄像器件的结构不同于通过上述制造方法第一示例制造出来的固体摄像器件，在该固体摄像器件中，浮动扩散部被形成在光电转换部的布局的中央处，传输栅极被形成在各个光电转换部与浮动扩散部之间。然而，除了光电转换部、浮动扩散部和传输栅极的布置不同于第一示例中的布置，并且侧壁膜和第二硅化物阻挡膜的图形形状不同于第一示例中的图形形状之外，该固体摄像器件制造过程的操作与第一示例中相同。下面说明制造方法的一部分。

首先，参照图60、图61A、图61B、图62C、图62D等说明形成侧壁的步骤。图60是像素部的平面布局图，图61A是沿图60中的LXIA-LXIA线的截面图，图61B是沿图60中的LXIB-LXIB线的截面图，图62C是沿图60中的LXIIC-LXIIC线的截面图，并且图62D是沿图60中的LXIID-LXIID线的截面图。在形成侧壁膜137(第一硅化物阻挡膜71)之后，对侧壁膜137进行回蚀，从而在像素晶体管部17的各个栅极电极32的侧壁和周边电路部中的各个栅极电极(未图示)的侧壁上形成侧壁部(未图示)。在这种情况下，侧壁膜137留在光电转换部21、浮动扩散部FD(和传输栅极TRG)和复位晶体管RST的源漏区域34上。这是因为光电转换部21、浮动扩散部FD和复位晶体管RST的源漏区域34被抗蚀剂掩模(未图示)覆盖着，因而在侧壁部的形成期间的蚀刻损坏不会进入光电转换部21、浮动扩散部FD(和传输栅极TRG)和复位晶体管RST的源漏区域34中。也就是说，该方法仅在形成抗蚀剂掩模138(见图25)使其延伸至浮动扩散部FD、复位晶体管RST的源漏区域34和复位晶体管RST的部分栅极电极32方面不同于上述制造方法第一示例。在形成抗蚀剂掩模138之前的其他步骤与第一示例中相同。需要注意的是，在此阶段还未形成浮动扩散部FD和源漏区域34等。但为了方便对位置关系的理解，附图中示出了浮动扩散部FD和源漏区域34。

随后，形成像素部和周边电路部中的晶体管的源漏区域34和35。在此步骤中，由于浮动扩散部FD和复位晶体管RST的源漏区域34被侧壁膜137覆盖着，因此对于用于形成像素部和周边电路部中的晶体管的源漏区域的离子注入，优选独立地进行该离子注入。

接着，参照图63、图64A、图64B、图65C、图65D等说明后续后续步骤。图63是像素部的平面布局图，图64A是沿图63中的LXIVA-LXIVA线的截面图，图64B是沿图63中的LXIVB-LXIVB线的截面图，图65C是沿图63中的LXVC-LXVC线的截面图，并且图65D是沿图63中的LXVD-LXVD线的截面图。在形成像素部和周边电路部中的晶体管的源漏区域之后，在周边电路部中的源漏区域等区域上形成硅化物层。在此步骤中，不能在像素晶体管部17、光电转换部21等上形成硅化物层。为此，在形成硅化物层之前，形成覆盖像素晶体管部17的第二硅化物阻挡膜72。在此步骤中，第二硅化物阻挡膜72被形成为与第一硅化物阻挡膜71重叠。在这种情况下，由于第一硅化物阻挡膜71被形成为延伸至复位晶体管RST的部分栅极电极32，因此第二硅化物阻挡膜72可以被形成为在复位晶体管RST的栅极电极32上与第一硅化物阻挡膜71重叠。另外，在其他部分中，第二硅化物阻挡膜72被形成为在隔离区域14上与第一硅化物阻挡膜71重叠。随后，与在第一示例中相同，进行周边电路部中的MOS晶体管的栅极电极和源漏区域上的硅化步骤，并进行后续步骤。

因此，当形成像素晶体管部17中的侧壁部33和周边电路部中的侧壁部(未图示)时，浮动扩散部FD也被作为侧壁膜的第一硅化物阻挡膜71覆盖着。这种结构能够防止在侧壁部的形成期间在浮动扩散部FD中出现蚀刻损坏。此外，这种结构还能够防止浮动扩散部FD受到向外扩散的影响。因此，能够抑制泄漏通道的产生，从而抑制FD白点的产生，因此能够制造出能实现以高图像质量进行摄像的固体摄像器件。另外，在形成硅化物层之前，能够用第二硅化物阻挡膜72覆盖像素晶体管部17。

固体摄像器件及其制造方法的第三和第四示例的变形例

在一个像素晶体管部17被四个像素共用的第三和第四示例的结构中，使用杂质扩散层(P⁺型扩散层)实现光电转换部21周围的元件隔离，并且通过STI结构实现像素晶体管部17周围的元件隔离。可选地，例如，如图66所示，可以通过由杂质扩散层(P⁺型扩散层)构成的隔离区域16来形成光电转换部21周围的元件隔离和像素晶体管部17周围的元件隔离。在这种情况下，能够与第三和第四示例等中的形成方式相同地形成第一硅化物阻挡膜71。也能够与第三和第四示例等中的形成方式相同地形成第二硅化物阻挡膜72。

固体摄像器件及其制造方法的第一示例的变形例

在图5A所示的结构中，通过STI结构来实现光电转换部21周围的元件隔离和像素晶体管部周围的元件隔离。可选地，例如，如图67～图69B所示，可以通过由杂质扩散层(P⁺型扩散层)构成的隔离区域16来形成光电转换部21周围的元件隔离和像素晶体管部17周围的元件隔离。在这种情况下，第一硅化物阻挡膜71被形成为覆盖在光电转换部21、传输栅极TRG、浮动扩散部FD、复位晶体管RST的源漏区域34和复位晶体管RST的部分栅极电极32上。第二硅化物阻挡膜72被形成为与第一硅化物阻挡膜71重叠。在这种情况下，由于第一硅化物阻挡膜71被形成在复位晶体管RST的部分栅极电极32上，因此第二硅化物阻挡膜72可以被形成为在复位晶体管RST的栅极电极32上与第一硅化物阻挡膜71重叠。另外，在其他部分中，第二硅化物阻挡膜72被形成为在隔离区域16上与第一硅化物阻挡膜71重叠。图68是沿图67中的LXVIII-LXVIII线的截面图，并且图69A和图69B是沿图67中的LXIX-LXIX线的截面图。

在固体摄像器件制造方法的各个第三和第四示例中，周边电路部的结构与上述制造方法第一示例中的结构相同。

固体摄像器件制造方法的详细示例

接着，参照图70A～图93D的截面图说明结构为一个像素晶体管部被四个像素共用的固体摄像器件的制造方法详细示例。该方法是制造参照图51的像素部的平面布局图说明的结构的方法。图70A、图72A、图74A、图76A、图78A、图80A、图82A、图84A、图86A、图88A、图90A和图92A是沿图51中的LIIA-LIIA线的截面图。图70B、图72B、图74B、图76B、图78B、图80B、图82B、图84B、图86B、图88B、图90B和图92B是沿图51中的LIIB-LIIB线的截面图。图71C、图73C、图75C、图77C、图79C、图81C、图83C、图85C、图87C、图89C、图91C和图93C是沿图51中的LIIIC-LIIIC线的截面图。图71D、图73D、图75D、图77D、图79D、图81D、图83D、图85D、图87D、图89D、图91D和图93D是沿图51中的LIIID-LIIID线的截面图。

首先，进行图6～图12所示的步骤。例如，将硅基板用作半导体基板11。在像素晶体管部周边形成第一隔离区域14，并且在周边电路部13中形成第二隔离区域15。接着，尽管图6～图12中未示出，在半导体基板11中形成p型阱和n型阱。进一步进行沟道离子注入。另外，进行用于在光电转换部中形成光电二极管的离子注入，从而形成p型区域。例如，在形成光电转换部的半导体基板表面上进行硼(B)的离子注入，并且使用砷(As)或者磷(P)在深的区域中进行离子注入，从而形成与p型区域的下部构成结的n型区域。因而，形成具有p-n结的光电转换部。

接着，参照图70A、图70B、图71C、图71D等进行说明。图70A是沿图51中的LIIA-LIIA线的截面图，图70B是沿图51中的LIIB-LIIB线的截面图，图71C是沿图51中的LIIIC-LIIIC线的截面图，并且图71D是沿图51中的LIIID-LIIID线的截面图。在半导体基板11上形成牺牲氧化物膜151。随后，在牺牲氧化物膜151上形成抗蚀剂掩模152。抗蚀剂掩模152具有被设置在位于光电转换部21周围的隔离区域上的开口153。具体地说，抗蚀剂掩模152覆盖光电转换部21和形成有传输栅极、浮动扩散部和像素晶体管部的区域。接着，使用抗蚀剂掩模152作为离子注入掩模在半导体基板11中进行离子注入，从而形成p⁺型隔离区域16。在该离子注入中，例如，将硼(B)用作离子注入种类，并且将剂量设定在1×10¹²～1×10¹³cm^-2的范围内。将注入能量设定在10～30keV的范围内。可以根据深度以多个阶段进行离子注入。因此，光电转换部21通过隔离区域16彼此分离，并通过隔离区域14与形成有复位晶体管、放大晶体管和选择晶体管等晶体管的像素晶体管部形成区域分隔开。尽管图中未示，如上所述，周边电路部通过第二隔离区域15分离。

随后，除去抗蚀剂掩模152，并进一步除去牺牲氧化物膜151。附图示出了在除去抗蚀剂掩模152之前的状态。

接着，参照图72A、图72B、图73C、图73D等进行说明。图72A是沿图51中的LIIA-LIIA线的截面图，图72B是沿图51中的LIIB-LIIB线的截面图，图73C是沿图51中的LIIIC-LIIIC线的截面图，并且图73D是沿图51中的LIIID-LIIID线的截面图。如图72A～图73D所示，在半导体基板11上形成栅极绝缘膜31，并且在栅极绝缘膜31上进一步形成栅极电极形成用膜131。在此步骤中，尽管上述图中未示出，但如图14所示，还在周边电路部13中的半导体基板11上形成栅极绝缘膜51，并且在栅极绝缘膜51上形成栅极电极形成用膜131。利用LP-CVD方法通过沉积多晶硅来形成栅极电极形成用膜131。尽管所沉积的膜厚取决于技术节点，但在90nm节点中所沉积的膜厚在150～200nm的范围内。由于从加工可控性的观点看，通常不会增加栅极纵横比，因此膜厚倾向于在每个节点减小。作为解决栅极耗尽的对策，可以使用锗化硅(SiGe)来替代多晶硅。栅极耗尽是指下面的问题：随着栅极氧化物膜厚度的减小，不但不能忽视栅极氧化物膜的物理厚度的影响，而且也不能忽视栅极多晶硅内的耗尽层厚度的影响，因而未减小栅极氧化物膜的有效厚度，从而导致晶体管性能劣化。

接着，参照图74A、图74B、图75C、图75D等进行说明。图74A是沿图51中的LIIA-LIIA线的截面图，图74B是沿图51中的LIIB-LIIB线的截面图，图75C是沿图51中的LIIIC-LIIIC线的截面图，并且图75D是沿图51中的LIIID-LIIID线的截面图。如图74A～图75D所示，采取了解决栅极耗尽的对策。首先，在周边电路部13中的PMOS晶体管形成区域上形成抗蚀剂掩模132(见图16)，并且在NMOS晶体管形成区域中将n型杂质掺杂至栅极电极形成用膜131中。该掺杂是例如通过磷(P)或者砷(As)的离子注入进行的。离子注入量在大约1×10¹⁵～1×10¹⁶cm^-2的范围内。然后除去抗蚀剂掩模132。接着，尽管图中未示出，在NMOS晶体管形成区域上形成抗蚀剂掩模(未图示)，并且在PMOS晶体管形成区域中将p型杂质掺杂至栅极电极形成用膜131中。该掺杂是例如通过硼(B)、二氟化硼(BF₂)或者铟(In)的离子注入进行的。离子注入量在大约1×10¹⁵～1×10¹⁶cm^-2的范围内。然后除去抗蚀剂掩模。可以首先进行前一种注入或者后一种注入。在上述各次离子注入中，为了防止被离子注入引入的杂质到达栅极绝缘膜正下方，可以结合氮(N₂)的离子注入。

接着，参照图76A、图76B、图77C、图77D等进行说明。图76A是沿图51中的LIIA-LIIA线的截面图，图76B是沿图51中的LIIB-LIIB线的截面图，图77C是沿图51中的LIIIC-LIIIC线的截面图，并且图77D是沿图51中的LIIID-LIIID线的截面图。如图76A～图77D所示，在栅极电极形成用膜131上形成用于形成栅极电极的抗蚀剂掩模(未图示)。通过使用该抗蚀剂掩模作为蚀刻掩模的RIE方法对栅极电极形成用膜131进行蚀刻处理，从而形成像素部12中的MOS晶体管的栅极电极32、传输栅极TRG和周边电路部13中的MOS晶体管的栅极电极52(见图18)。随后，使栅极电极32和栅极电极52(见图18)的表面氧化，从而形成氧化物膜133。氧化物膜133的厚度例如在1～10nm的范围内。氧化物膜133不仅被形成在各个栅极电极32和52的侧壁上，还被形成在它们的顶面上。另外，在上述氧化步骤中，栅极电极32和52的边缘部变圆，具有提高氧化物膜的击穿电压的作用。此外，能够通过进行热处理来减少蚀刻损坏。另外，在栅极电极的上述处理中，即使除去形成在光电转换部21上的栅极绝缘膜，也能在光电转换部21上形成氧化物膜133。因此，当在后续的光刻步骤中形成抗蚀剂膜时，该抗蚀剂膜不直接形成在硅表面上，因而能够防止由该抗蚀剂引起的污染。因此，对于像素部12中的光电转换部21，这种结构用作解决白点的对策。

接着，参照图78A、图78B、图79C、图79D等进行说明。图78A是沿图51中的LIIA-LIIA线的截面图，图78B是沿图51中的LIIB-LIIB线的截面图，图79C是沿图51中的LIIIC-LIIIC线的截面图，并且图79D是沿图51中的LIIID-LIIID线的截面图。如图78A～图79D所示，形成像素部12的MOS晶体管的LDD区域38、39等和周边电路部13的MOS晶体管的LDD区域61、62、63、64等(见图20)。

首先，对于形成在周边电路部13中的NMOS晶体管，在半导体基板11中的各个栅极电极52(52N)两侧上形成袋状扩散层65和66(见图20)。这些袋状扩散层65和66是例如通过使用二氟化硼(BF₂)、硼(B)或者铟(In)作为离子注入种类进行离子注入形成的，并且离子注入剂量被设定为例如在1×10¹²～1×10¹⁴cm^-2的范围内。另外，在半导体基板11中的各个栅极电极52(52N)两侧上形成LDD区域61和62。LDD区域61和62是通过使用例如砷(As)或者磷(P)作为离子注入种类进行离子注入而形成的，并且离子注入剂量被设定为例如在1×10¹³～1×10¹⁵cm^-2的范围内。

对于形成在像素部12中的MOS晶体管，在半导体基板11中的各个栅极电极32两侧上形成LDD区域38和39。LDD区域38和39是通过使用例如砷(As)或者磷(P)作为离子注入种类进行离子注入而形成的，并且离子注入剂量被设定为例如在1×10¹³～1×10¹⁵cm^-2的范围内。此外，可以形成袋状扩散层。对于形成在像素部12中的MOS晶体管，从减少步骤数目的观点看，可以不形成LDD区域。可选地，用于形成像素部12中的MOS晶体管的LDD区域的离子注入也可以用作周边电路部13中的MOS晶体管的LDD离子注入。

对于形成在周边电路部13中的PMOS晶体管，在半导体基板11中的各个栅极电极52(52P)两侧上形成袋状扩散层67和68(见图20)。这些袋状扩散层67和68是通过使用例如砷(As)或者磷(P)作为离子注入种类进行离子注入而形成的，并且离子注入剂量被设定为例如在1×10¹²～1×10¹⁴cm^-2的范围内。另外，在半导体基板11中的各个栅极电极52(52P)两侧上形成LDD区域63和64。LDD区域63和64是通过使用例如二氟化硼(BF₂)、硼(B)或者铟(In)作为离子注入种类进行离子注入而形成的，并且离子注入剂量被设定为例如在1×10¹³～1×10¹⁵cm^-2的范围内。

在周边电路部中的NMOS晶体管和PMOS晶体管的袋状离子注入之前，可以通过进行锗(Ge)的离子注入作为抑制注入中的沟道化的技术来进行预非晶化。另外，为了减少可能会引起TED等现象的注入缺陷的数量，在形成LDD区域之后，可以增加在约800℃～900℃范围内的温度下的RTA。

接着，参照图80A、图80B、图81C、图81D等进行说明。图80A是沿图51中的LIIA-LIIA线的截面图，图80B是沿图51中的LIIB-LIIB线的截面图，图81C是沿图51中的LIIIC-LIIIC线的截面图，并且图81D是沿图51中的LIIID-LIIID线的截面图。如图80A～图81B所示，在像素部12和周边电路部13(见图22)的整个表面上形成氧化硅(SiO₂)膜134。该氧化硅膜134是通过沉积非掺杂硅酸盐玻璃(NSG)膜、低压原硅酸四乙酯(LP-TEOS)膜或者高温氧化物(HTO)膜等膜形成的。氧化硅膜134被形成为具有例如在5～20nm范围内的厚度。接着，在氧化硅膜134上形成氮化硅膜135。该氮化硅膜135例如由利用LPCVD方法形成的氮化硅膜构成。氮化硅膜135的厚度例如在10～100nm的范围内。氮化硅膜135可以是利用能够在低的温度下形成膜的原子层沉积方法形成的ALD氮化硅膜。在像素部12中的光电转换部21上，当减小布置在氮化硅膜135正下方的氧化硅膜134厚度时，能够防止光反射，因而使光电转换部21的灵敏度变高。接着，在氮化硅膜135上根据需要沉积作为第三层的氧化硅(SiO₂)膜136。该氧化硅膜136是通过沉积NSG膜、LP-TEOS膜或者HTO膜等膜形成的。氧化硅膜136被形成为具有例如在10～100nm范围内的厚度。

因此，侧壁膜137被形成为具有氧化硅膜136、氮化硅膜135、氧化硅膜134的三层结构膜。可选地，侧壁膜137可以是具有氮化硅膜、氧化硅膜的两层结构膜。下面说明具有三层结构的侧壁膜137的情况。

接着，参照图82A、图82B、图83C、图83D等进行说明。图82A是沿图51中的LIIA-LIIA线的截面图，图82B是沿图51中的LIIB-LIIB线的截面图，图83C是沿图51中的LIIIC-LIIIC线的截面图，并且图83D是沿图51中的LIIID-LIIID线的截面图。如图82A～图83B所示，对被设置为顶层的氧化硅膜136进行回蚀，使得氧化硅膜136仅留在各个栅极电极32和52(见图24)和传输栅极TRG等的侧部上。例如用RIE方法进行回蚀。在该回蚀中，使用氮化硅膜135来使蚀刻停止。由于以这种方式利用氮化硅膜135来使蚀刻停止，因此能够减少像素部12中的光电转换部21上的蚀刻损坏，因而能够减少白点的数量。

接着，参照图84A、图84B、图85C、图85D等进行说明。图84A是沿图51中的LIIA-LIIA线的截面图，图84B是沿图51中的LIIB-LIIB线的截面图，图85C是沿图51中的LIIIC-LIIIC线的截面图，并且图85D是沿图51中的LIIID-LIIID线的截面图。如图84A～图85B所示，在像素部12中的光电转换部21的整个表面上以及传输栅极TRG、形成有浮动扩散部的区域、复位晶体管的LDD区域38和复位晶体管的部分栅极电极32上形成抗蚀剂掩模138。接着，对氮化硅膜135和氧化硅膜134进行回蚀，从而形成各个栅极电极32侧壁上的第一侧壁部33和各个栅极电极52(见图26)侧壁上的第二侧壁部53(见图26)，第一侧壁部33和第二侧壁部53由氧化硅膜134、氮化硅膜135和氧化硅膜136构成。在此步骤中，由于光电转换部21、形成有浮动扩散部的区域以及位于形成有复位晶体管的源漏区域的区域上的氮化硅膜135和氧化硅膜134被抗蚀剂掩模138覆盖着，因此它们未受到蚀刻。因此在光电转换部21、形成有浮动扩散部的区域和形成有复位晶体管的源漏区域的区域上不会出现蚀刻损坏。

接着，参照图86A、图86B、图87C、图87D等进行说明。图86A是沿图51中的LIIA-LIIA线的截面图，图86B是沿图51中的LIIB-LIIB线的截面图，图87C是沿图51中的LIIIC-LIIIC线的截面图，并且图87D是沿图51中的LIIID-LIIID线的截面图。首先，如图28所示，形成具有开口的抗蚀剂掩模(未图示)，所述开口被布置在要形成周边电路部13中的NMOS晶体管的区域中。通过使用该抗蚀剂掩模的离子注入，在要形成周边电路部13中的NMOS晶体管的区域中形成深的源漏区域54(54N)和55(55N)。具体地说，源漏区域54N和55N是隔着LDD区域61、62等在半导体基板11中的各个栅极电极52两侧处形成的。源漏区域54N和55N是通过使用例如砷(As)或者磷(P)作为离子注入种类进行离子注入而形成的，并且离子注入剂量被设定为例如在1×10¹⁵～1×10¹⁶cm^-2的范围内。然后除去抗蚀剂掩模。

接着，如图86A～图87B所示，形成具有开口的抗蚀剂掩模(未图示)，所述开口被布置在要形成像素部12中的NMOS晶体管的区域中。通过使用该抗蚀剂掩模的离子注入，在要形成像素部12中的NMOS晶体管的区域中形成深的源漏区域34和35以及浮动扩散部FD。具体地说，源漏区域34和35是隔着LDD区域38、39等在半导体基板11中的各个栅极电极32两侧处形成的。源漏区域34和35是通过使用例如砷(As)或者磷(P)作为离子注入种类进行离子注入而形成的，并且离子注入剂量被设定为例如在1×10¹⁵～1×10¹⁶cm^-2的范围内。然后除去抗蚀剂掩模。该离子注入也可以用作用于形成周边电路部13中的NMOS晶体管的源漏区域54N和55N的离子注入。复位晶体管RST的源漏区域34利用穿过氧化硅膜134和氮化硅膜135的离子注入形成。因此，可以分开进行该部分的离子注入。

接着，如图28所示，形成具有开口的抗蚀剂掩模(未图示)，所述开口被布置在要形成周边电路部13中的PMOS晶体管的区域中。通过使用该抗蚀剂掩模的离子注入，在要形成周边电路部13中的PMOS晶体管的区域中形成深的源漏区域54(54P)和55(55P)。具体地说，源漏区域54P和55P是隔着LDD区域63、64等在半导体基板11中的各个栅极电极52两侧处形成的。源漏区域54P和55P是通过使用例如硼(B)或者二氟化硼(BF₂)作为离子注入种类进行离子注入而形成的，并且离子注入剂量被设定为例如在1×10¹⁵～1×10¹⁶cm^-2的范围内。然后除去抗蚀剂掩模。

接着，对源漏区域进行活化退火。该活化退火例如在约800℃～1100℃范围内的温度下进行。对于该活化退火，能够使用RTA装置或者尖峰RTA装置等。

在源漏区域的活化退火之前，将覆盖光电转换部21的侧壁膜137与由像素部12中的MOS晶体管的栅极电极32上的侧壁膜137构成的侧壁部33分隔开。这种结构防止由于在相关技术中说明的应变记忆技术(SMT)所引起的应力而导致的劣化。因此，能够抑制白点和随机噪声等。另外，光电转换部21被侧壁膜137覆盖着，并且在用于形成源漏区域的离子注入中所使用的抗蚀剂掩模隔着侧壁膜137被形成在光电转换部21上。也就是说，抗蚀剂掩模不直接形成在光电转换部21表面上。因此，光电转换部21不受抗蚀剂中的污染物的污染，从而抑制白点的数量和暗电流等的增加。此外，用于形成源漏区域的离子注入不是穿过膜的离子注入，因而能够设定源漏区域的深度，从而保证表面上的高浓度。因此，能够抑制源漏区域的串联阻抗的增加。另外，在后续步骤中将覆盖光电转换部21、复位晶体管的浮动扩散部FD和源漏区域34的侧壁膜137用作第一硅化物阻挡膜71，源漏区域34通过布线(未图示)等连接至浮动扩散部FD。

接着，参照图88A、图88B、图89C、图89D等进行说明。图88A是沿图51中的LIIA-LIIA线的截面图，图88B是沿图51中的LIIB-LIIB线的截面图，图89C是沿图51中的LIIIC-LIIIC线的截面图，并且图89D是沿图51中的LIIID-LIIID线的截面图。首先，如图88A～图89D所示，在像素部12和周边电路部13(见图30)的整个表面上形成第二硅化物阻挡膜72。第二硅化物阻挡膜72由包括氧化硅(SiO₂)膜140和氮化硅膜139的堆叠膜构成。例如，氧化硅膜140被形成为具有例如在5～40nm范围内的厚度，并且氮化硅膜139被形成为具有例如在5～60nm范围内的厚度。氧化硅膜140由NSG膜、LP-TEOS膜或者HTO膜等膜构成。氮化硅膜139由ALD-SiN膜、等离子体氮化物膜或者LP-SiN膜等膜构成。如果这两层膜的沉积温度很高，则在PMOSFET的栅极电极中出现硼的失活，这样，栅极耗尽使得PMOSFET的电流驱动能力降低。因此，氧化硅膜140和氮化硅膜139的沉积温度优选低于侧壁膜137的沉积温度，优选例如在700℃以下。

接着，参照图90A、图90B、图91C、图91D等进行说明。图90A是沿图51中的LIIA-LIIA线的截面图，图90B是沿图51中的LIIB-LIIB线的截面图，图91C是沿图51中的LIIIC-LIIIC线的截面图，并且图91D是沿图51中的LIIID-LIIID线的截面图。首先，如图90A～图91D所示，形成抗蚀剂掩模141，使其基本上覆盖形成有像素部12中的MOS晶体管的区域。通过使用该抗蚀剂掩模141作为蚀刻掩模的蚀刻方法，除去位于像素部12中的光电转换部21、浮动扩散部FD(和传输栅极TRG)、复位晶体管的源漏区域34、复位晶体管的部分栅极电极32上的第二硅化物阻挡膜72以及周边电路部13上的第二硅化物阻挡膜72(见图32)。因此，第二硅化物阻挡膜72被形成为在复位晶体管的栅极电极32上和图91D所示的隔离区域14的背侧上与第一硅化物阻挡膜71重叠。结果，氮化硅膜135和氧化硅膜134从顶层被依次布置在光电转换部21上，因而能够防止光谱波动。反之，如果不进行上述蚀刻，则氮化硅膜139、氧化硅膜140、氮化硅膜135和氧化硅膜134从顶层被依次布置在光电转换部21上，在这种情况下，入射光受到多重反射，从而使光谱波动特性劣化。由于波动特性劣化，因而使不同芯片的光谱差异增加。为了解决这个问题，在本实施例中，有目的地除去光电转换部21上的第二硅化物阻挡膜72。

接着，参照图92A、图92B、图93C、图93D等进行说明。图92A是沿图51中的LIIA-LIIA线的截面图，图92B是沿图51中的LIIB-LIIB线的截面图，图93C是沿图51中的LIIIC-LIIIC线的截面图，并且图93D是沿图51中的LIIID-LIIID线的截面图。首先，如图34所示，在周边电路部13中的各个MOS晶体管50的源漏区域54和55以及栅极电极52上分别形成硅化物层56、57和58。硅化物层56、57和58由硅化钴(CoSi₂)、硅化镍(NiSi)、硅化钛(TiSi₂)、硅化铂(PtSi)或者硅化钨(WSi₂)等构成。下面对作为硅化物层56、57和58的形成示例的硅化镍的形成示例进行说明。首先，在整个表面上形成镍(Ni)膜。该镍膜是使用溅射装置等装置形成的，且具有例如10nm的厚度。随后，在约300℃～400℃范围内的温度下进行退火处理，使镍膜与作为底层的硅反应，从而形成镍硅化物层。然后利用湿式蚀刻方法除去未反应的镍。通过该湿式蚀刻，硅化物层56、57和58以自对准方式仅形成在除了绝缘膜之外的硅或者多晶硅的表面上。随后，在约500℃～600℃范围内的温度下再次进行退火处理，从而使镍硅化物层稳定。在上述硅化步骤中，如图92A～图93D所示，由于像素部12被第一硅化物阻挡膜71和第二硅化物阻挡膜72覆盖着，因此像素部12上未形成硅化物。为了防止由于构成硅化物的金属扩散到光电转换部21上而导致的白点数量和暗电流的增加，使用这种结构。因此，除非像素部12中的MOS晶体管的源漏区域34和35的表面具有高的杂质浓度，否则接触阻抗会显著增加。本实施例的优点在于，由于源漏区域34和35的表面能够具有高的杂质浓度，因此能够相对抑制接触阻抗的增加。

随后，与参照图35和图36的说明中相同，在像素部12和周边电路部13的整个表面上形成蚀刻阻挡膜74。蚀刻阻挡膜74例如由氮化硅膜构成。该氮化硅膜具有的效果是使在用于形成接触孔的蚀刻期间的过蚀刻最小化。另外，该氮化硅膜具有的效果还有抑制由蚀刻损坏引起的结漏的增加。

随后，与参照图37和图38的说明相同，在蚀刻阻挡膜74上形成层间绝缘膜76。该层间绝缘膜76例如由氧化硅膜构成，并且具有例如在100～1000nm范围内的厚度。接着，使层间绝缘膜76的表面平坦化。该平坦化是是例如利用CMP方法进行的。接着，形成用于形成接触孔的抗蚀剂掩模(未图示)。随后，例如通过蚀刻像素部12中的层间绝缘膜76、蚀刻阻挡膜74和第二硅化物阻挡膜72来形成接触孔77、78和79。类似地，在周边电路部13中形成接触孔81和82。在像素部12中，作为一个示例，图37中示出了分别到达传输栅极TRG、复位晶体管RST的栅极电极32和放大晶体管Amp的栅极电极32的接触孔77、78和79。在周边电路部13中，作为一个示例，图38中示出了分别到达N沟道(Nch)低击穿电压晶体管的源漏区域55和P沟道(Pch)低击穿电压晶体管的源漏区域55的接触孔81和82。然而，尽管图中未示，但还同时形成了到达其他晶体管的栅极电极和源漏区域的接触孔。

接着，隔着粘合层(未图示)和势垒金属层84在各个接触孔77～79及81和82内部形成插头85。例如使用钛(Ti)膜或者钽(Ta)膜作为粘合层。例如使用氮化钛膜或者氮化钽膜作为势垒金属层84。插头85可以由例如钨(W)、铝(Al)或者铜(Cu)构成。例如，当将铜(Cu)用作插头85时，例如，将钽膜用作粘合层，并将氮化钽膜用作势垒金属层84。随后，尽管图中未示，形成多层布线。根据需要，可以将布线层的数量增加至两层、三层和四层等多层。

接着，如图39的像素部的截面图所示，可以在光电转换部21上形成波导23。此外，为了使入射光聚集到光电转换部21上，可以形成聚光透镜25。可以在波导23与聚光透镜25之间形成用于分光的滤色器27。

在上述固体摄像器件制造方法(第四示例)中，当形成像素晶体管部17中的侧壁部33和周边电路部中的侧壁部53时，浮动扩散部FD也被侧壁膜137(第一硅化物阻挡膜71)覆盖着。因此，在侧壁部的形成期间不会在浮动扩散部FD中出现蚀刻损坏。另外，还能够防止浮动扩散部FD受到向外扩散的影响。因此，能够抑制隔离区域16与浮动扩散部FD之间泄漏通道的产生，从而抑制FD白点的产生，因此能够制造出能实现以高图像质量进行摄像的固体摄像器件。此外，像素部12被两个层，即由与侧壁膜相同的膜构成的第一硅化物阻挡膜71和由不同于第一硅化物阻挡膜71的膜构成的第二硅化物阻挡膜72覆盖着。因此，像素部12中的MOS晶体管不是被一层硅化物阻挡膜所完全覆盖，于是能够降低随机噪声，并且还能减少白点的数量和暗电流。

在对上述实施例的说明中，在n型基板中形成p型阱，并且光电转换部21的光电二极管包括从顶层依次布置的P⁺层和N⁺层。可选地，可以在p型基板中形成n型阱，并且光电转换部21的光电二极管包括从顶层依次布置的N⁺层和P⁺层。

下面说明固体摄像器件的像素晶体管部17中的复位晶体管RST、放大晶体管Amp和选择晶体管SEL。

在复位晶体管RST中，漏极电极(源漏区域35)连接至复位线(未图示)，并且源极电极(源漏区域34)连接至浮动扩散部FD。在从光电转换部21向浮动扩散部FD传输信号电荷之前，向栅极电极供应复位脉冲，从而，复位晶体管RST将浮动扩散部FD的电位复位至复位电压。

在放大晶体管Amp中，栅极电极32连接至浮动扩散部FD，并且漏极电极(源漏区域34)连接至像素电源部Vdd。放大晶体管Amp将在通过复位晶体管RST复位之后获得的浮动扩散部FD的电位作为复位电平输出，并进一步将在通过传输晶体管TRG传输信号电荷之后获得的浮动扩散部FD的电位作为信号电平输出。

在选择晶体管SEL中，例如，漏极电极(源漏区域34)连接至放大晶体管Amp的源极电极(源漏区域35)，并且源极电极(源漏区域35)连接至输出信号线(未图示)。当向栅极电极32供应选择脉冲时，选择晶体管SEL处于导通(ON)状态，使像素处于选择状态，从而将从放大晶体管Amp输出的信号输出到输出信号线(未图示)。选择晶体管SEL可以被配置为连接在像素电源部Vdd与放大晶体管Amp的漏极电极之间。

第五实施例

摄像装置结构的示例

接着，参照图94的框图说明本发明实施例的摄像装置。该摄像装置包括本发明实施例的固体摄像器件。

如图94所示，摄像装置200包括设置有固体摄像器件(未图示)的摄像单元201。在摄像单元201的集光侧上设置有用于形成图像的成像光学系统202。信号处理单元203连接至摄像单元201，该信号处理单元203包括用于驱动摄像单元201的驱动电路和用于将在固体摄像器件中经过光电转换的信号处理成图像信号的处理电路等。由信号处理单元203处理的图像信号能够由图像存储单元(未图示)存储。在该摄像装置200中，在上述任意实施例中说明的固体摄像器件1能够用作该摄像装置200中的固体摄像器件。

如上所述，由于本发明实施例的摄像装置200包括本发明实施例的固体摄像器件1，因此能够满意地保证各个像素的光电转换部的灵敏度。因此，例如，本发明实施例的摄像装置200的优点在于，能够改善像素特性，并且能够降低随机噪声并减少白点的数量和暗电流。

本发明实施例的摄像装置200的结构不限于上述结构。本发明实施例的摄像装置200能够是包括上述固体摄像器件的任何摄像装置。

摄像装置200可以制造成单芯片形式，或者具有将摄像单元和信号处理单元或者光学系统整体封装起来的摄像功能的模块形式。本发明实施例固体摄像器件还能够应用于上述摄像装置。在这种情况下，能够在摄像装置中实现高的图像质量。这里，例如，术语“摄像装置”是指照相机或者具有摄像功能的便携装置。术语“摄像”不仅指用照相机进行的普通摄像，而且在广义上还包括指纹检测等。

本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合及改变。

Claims (13)

1.一种固体摄像器件，所述固体摄像器件包括：

半导体基板，其包括具有光电转换部的像素部和布置在所述像素部周边的周边电路部，所述光电转换部被配置为对入射光进行光电转换从而获得电信号；

第一侧壁部，其由侧壁膜构成并被布置在所述像素部中的MOS晶体管的栅极电极的各个侧壁上；

第二侧壁部，其由与所述侧壁膜相同的膜构成并被布置在所述周边电路部中的MOS晶体管的栅极电极的各个侧壁上；

第一硅化物阻挡膜，其由与所述侧壁膜相同的膜构成并被布置在所述像素部中的所述光电转换部和部分所述MOS晶体管上；以及

第二硅化物阻挡膜，其被布置在所述像素部中的MOS晶体管上，并与部分所述第一硅化物阻挡膜重叠，

其中，所述像素部中的MOS晶体管被所述第一硅化物阻挡膜和所述第二硅化物阻挡膜覆盖着。

2.如权利要求1所述的固体摄像器件，其中，

所述半导体基板还包括与所述光电转换部相邻的浮动扩散部，并且

所述浮动扩散部被所述第一硅化物阻挡膜覆盖着。

3.如权利要求1所述的固体摄像器件，其中，

所述半导体基板还包括与所述光电转换部相邻的浮动扩散部，

所述像素部中的MOS晶体管之一是复位晶体管，并且

所述浮动扩散部和与所述浮动扩散部连接的所述复位晶体管的杂质扩散层被所述第一硅化物阻挡膜覆盖着。

4.如权利要求1所述的固体摄像器件，其中，所述第一硅化物阻挡膜与所述第二硅化物阻挡膜重叠的部分被布置在所述像素部中。

5.如权利要求1所述的固体摄像器件，还包括：

在所述半导体基板的所述像素部中的第一隔离区域；以及

在所述半导体基板的所述周边电路部中的第二隔离区域，

其中，各个所述第一隔离区域和所述第二隔离区域具有浅沟槽隔离结构，

所述第一隔离区域浅于所述第二隔离区域，并且

所述第一隔离区域从所述半导体基板凸出的部分的高度与所述第二隔离区域从所述半导体基板凸出的部分的高度相同。

6.如权利要求1所述的固体摄像器件，其中，

所述第一硅化物阻挡膜具有包括氧化硅膜和氮化硅膜的堆叠结构，并且

所述第二硅化物阻挡膜具有包括氧化硅膜和氮化硅膜的堆叠结构。

7.一种固体摄像器件制造方法，所述方法包括如下步骤：

在半导体基板上形成具有被配置为对入射光进行光电转换从而获得电信号的光电转换部的像素部和位于所述像素部周边的周边电路部时，

形成覆盖所述像素部和所述周边电路部的侧壁膜；

在所述像素部中的MOS晶体管的栅极电极的各个侧壁上形成由所述侧壁膜构成的第一侧壁部，在所述周边电路部中的MOS晶体管的栅极电极的各个侧壁上形成由所述侧壁膜构成的第二侧壁部，并且在所述像素部中的所述光电转换部和部分所述MOS晶体管上形成由所述侧壁膜构成的第一硅化物阻挡膜；以及

在所述像素部中的所述MOS晶体管上形成第二硅化物阻挡膜，使得所述第二硅化物阻挡膜与部分所述第一硅化物阻挡膜重叠，

其中，用所述第一硅化物阻挡膜和所述第二硅化物阻挡膜覆盖所述像素部中的MOS晶体管。

8.如权利要求7所述的固体摄像器件制造方法，其中，用所述第一硅化物阻挡膜覆盖被设置成与所述光电转换部相邻的浮动扩散部。

9.如权利要求8所述的固体摄像器件制造方法，其中，

用所述第一硅化物阻挡膜覆盖被设置成与所述光电转换部相邻的所述浮动扩散部，并且

被所述第一硅化物阻挡膜覆盖着的部分所述MOS晶体管是复位晶体管的杂质扩散层。

10.如权利要求8所述的固体摄像器件制造方法，其中，将所述第一硅化物阻挡膜与所述第二硅化物阻挡膜重叠的部分形成在所述像素部中。

11.如权利要求7所述的固体摄像器件制造方法，还包括如下步骤：

在所述半导体基板的所述像素部中形成第一隔离区域，并在所述半导体基板的所述周边电路部中形成第二隔离区域，

其中，使各个所述第一隔离区域和所述第二隔离区域具有浅沟槽隔离结构，

使所述第一隔离区域浅于所述第二隔离区域，并且

使所述第一隔离区域从所述半导体基板凸出的部分的高度与所述第二隔离区域从所述半导体基板凸出的部分的高度相同。

12.如权利要求7所述的固体摄像器件制造方法，其中，

将所述第一硅化物阻挡膜形成为具有包括氧化硅膜和氮化硅膜的堆叠结构，并且

将所述第二硅化物阻挡膜形成为具有包括氧化硅膜和氮化硅膜的堆叠结构。

13.一种摄像装置，所述摄像装置包括：

被配置为聚集入射光的集光光学单元；

包括固体摄像器件的摄像单元，所述固体摄像器件被配置为接收在所述集光光学单元中聚集的光并对该光进行光电转换；以及

信号处理单元，其被配置为对经过光电转换后从所述固体摄像器件输出的电信号进行处理，

其中所述固体摄像器件包括：

半导体基板，其包括具有光电转换部的像素部和布置在所述像素部周边的周边电路部，所述光电转换部被配置为对入射光进行光电转换从而获得电信号；

第一侧壁部，其由侧壁膜构成并被布置在所述像素部中的MOS晶体管的栅极电极的各个侧壁上；

第二侧壁部，其由与所述侧壁膜相同的膜构成并被布置在所述周边电路部中的MOS晶体管的栅极电极的各个侧壁上；

第一硅化物阻挡膜，其由与所述侧壁膜相同的膜构成并被布置在所述像素部中的所述光电转换部和部分MOS晶体管上；及

第二硅化物阻挡膜，其被布置在所述像素部中的MOS晶体管上，并与部分所述第一硅化物阻挡膜重叠，

其中，所述像素部中的MOS晶体管被所述第一硅化物阻挡膜和所述第二硅化物阻挡膜覆盖着。

Images