JP4345794B2 - 固体撮像素子の製造方法 - Google Patents
固体撮像素子の製造方法 Download PDFInfo
- Publication number
- JP4345794B2 JP4345794B2 JP2006263982A JP2006263982A JP4345794B2 JP 4345794 B2 JP4345794 B2 JP 4345794B2 JP 2006263982 A JP2006263982 A JP 2006263982A JP 2006263982 A JP2006263982 A JP 2006263982A JP 4345794 B2 JP4345794 B2 JP 4345794B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- region
- pixel region
- peripheral region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title description 26
- 238000003384 imaging method Methods 0.000 title description 22
- 230000002093 peripheral effect Effects 0.000 claims description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 37
- 229910052710 silicon Inorganic materials 0.000 claims description 37
- 239000010703 silicon Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 26
- 229910021332 silicide Inorganic materials 0.000 claims description 25
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 25
- 238000005468 ion implantation Methods 0.000 claims description 18
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 14
- 229910052739 hydrogen Inorganic materials 0.000 claims description 14
- 239000001257 hydrogen Substances 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 41
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 229910052814 silicon oxide Inorganic materials 0.000 description 20
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 239000010410 layer Substances 0.000 description 15
- 241000519995 Stachys sylvatica Species 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は固体撮像素子の製造方法に関する。詳しくは、シリサイド層が形成されたトランジスタを有する固体撮像素子の製造方法に係るものである。
従来、画像光を画像信号として電気信号に変換する固体撮像素子としては、ＣＣＤ型イメージセンサやＭＯＳ型イメージセンサなどが知られている。
このうちＭＯＳ型イメージセンサは、光照射により電荷を発生する受光領域（フォトダイオード）と、この受光領域で発生した電荷を電気信号（多くは電圧信号）として読み出す電圧変換領域とが共通基板上に設けられており、受光領域には画素トランジスタ（ＭＯＳトランジスタ）が形成され、電圧変換領域には周辺トランジスタ（ＭＯＳトランジスタ）が形成されている。
このうちＭＯＳ型イメージセンサは、光照射により電荷を発生する受光領域（フォトダイオード）と、この受光領域で発生した電荷を電気信号（多くは電圧信号）として読み出す電圧変換領域とが共通基板上に設けられており、受光領域には画素トランジスタ（ＭＯＳトランジスタ）が形成され、電圧変換領域には周辺トランジスタ（ＭＯＳトランジスタ）が形成されている。
また、近年はますます固体撮像素子の高速駆動化が進んでおり、それに伴って周辺トランジスタについても高速駆動が求められることとなり、こうした要求に応じて周辺トランジスタの動作速度の向上を図るべく、周辺トランジスタのゲート電極、ソース領域及びドレイン領域の各表面にＴｉやＣｏ、Ｎｉなどの高融点金属とＳｉとの化合物であるシリサイド層を形成する技術が多く用いられている（例えば、特許文献１参照。）。
以下、電圧変換領域（以下、「周辺領域」と称する。）にシリサイド層が形成された周辺トランジスタを有する従来の固体撮像素子の製造方法について説明を行なう。
従来の固体撮像素子の製造方法では、先ず、図４（ａ）で示す様に、シリコン基板１０１表面に熱酸化によって成膜されたゲート酸化膜１０２の上に形成されたゲート電極１０３を覆って、周辺トランジスタのサイドウォールを形成するための第１のシリコン酸化膜１０４及びシリコン窒化膜１０５を減圧ＣＶＤ法によって全面（画素領域及び周辺領域）に成膜する。
次に、汎用のフォトリソグラフィー技術を用いて、画素領域をフォトレジスト１０６で覆い（図４（ｂ）参照。）、画素領域がフォトレジストで覆われた状態でドライエッチング処理を施すことによって、周辺領域のゲート電極の側面にサイドウォール１０７を形成する（図４（ｃ）参照。）。
続いて、フォトレジストを除去し、画素トランジスタ及び周辺トランジスタのサイドウォールを形成するための第２のシリコン酸化膜１０８を減圧ＣＶＤ法によって全面（画素領域及び周辺領域）に成膜した後に（図４（ｄ）参照。）、ドライエッチング処理を施すことによって、画素領域及び周辺領域のゲート電極の側面にサイドウォール１０７を形成する（図５（ｅ）参照。）。
次に、汎用のフォトリソグラフィー技術を用いて画素領域をフォトレジスト１０６で覆い、画素領域がフォトレジストで覆われた状態でシリコン基板に対して第１のイオン注入（図中符合Ａ参照。）を行なうことで周辺領域のゲート電極の外側を取り囲む様にしてソース領域及びドレイン領域を形成する（図５（ｆ）参照。）。なお、画素領域はフォトレジストで覆われているために、画素領域のゲート電極の周囲には第１のイオン注入は行なわれない。
続いて、画素領域を覆っているフォトレジストを除去した後に、汎用のフォトリソグラフィー技術を用いて周辺領域をフォトレジスト１０６で覆い、周辺領域がフォトレジストで覆われた状態でシリコン基板に対して第２のイオン注入（図中符合Ｂ参照。）を行なうことで画素領域のゲート電極の外側を取り囲む様にしてソース領域及びドレイン領域を形成する（図５（ｇ）参照。）。なお、周辺領域はフォトレジストで覆われているために、周辺領域のゲート電極の周囲には第２のイオン注入は行なわれない。
次に、スパッタリング技術を用いてシリコン基板全面にシリサイド形成用の金属膜１０９（例えばＣｏ膜）を成膜し（図６（ｈ）参照。）、所定の熱処理を施すことによって周辺トランジスタのゲート電極、ソース領域及びドレイン領域の表面近傍にシリサイド層１１０を形成する（図６（ｉ）参照。）。
続いて、シリサイド層上に水素を豊富に含む窒化膜１１３を成膜する。なお、水素を豊富に含む窒化膜によってシリコン基板内に水素供給を行い、こうした水素を画素領域に拡散させることで画素領域内の結晶欠陥（Ｓｉのダングリングボンドを削減すると考えられる）を減少させて、白点ノイズの発生を抑制することを目的としたものである。
その後、層間絶縁膜１１１を成膜し、コンタクトホール１１２を穿設することで、受光領域にシリサイド層が形成されていない画素トランジスタを得ることができ、周辺領域にシリサイド層が形成された周辺トランジスタを得ることができる（図６（ｊ）参照。）。なお、図中符合１１３はフォトダイオード領域を示している。
しかしながら、上記した従来の固体撮像素子の製造方法では、シリサイド形成用の金属膜が画素トランジスタのゲート電極及びシリコン基板の表面に接しない様に機能するブロック膜（以下、こうした機能を有する膜を「ブロック膜」と称する。）として、画素トランジスタ及び周辺トランジスタのゲート電極の側面にサイドウォールを形成する工程（図５（ｅ）参照。）においてエッチングストッパとして機能（以下、こうした機能を有する膜を「エッチングストッパ」と称する。）するシリコン窒化膜を利用しているために、シリサイド形成用の金属膜からシリコン基板側にその金属が浸入し、これが受光領域での欠陥を招きシリコンのエネルギー順位にその金属の順位が形成され電子の放出あるいは吸収に関与するため、画面上に輝点が発生し、いわゆる白点ノイズの原因となることが考えられる。
即ち、エッチングストッパとして機能するシリコン窒化膜は、エッチング時にダメージを受けており、重金属の浸入経路１１４を有することが考えられるために、ブロック膜としては充分に機能することができず、シリサイド形成用の金属膜からシリコン基板側に金属が浸入することが考えられる（図６（ｈ）参照。）。なお、図中、侵入経路１１４は説明上物理的に穴の開いた直線状の太いパスとして記載しているが、実際は穴が開いていることは稀である。連続的、あるいは断続的な格子欠陥等の場合が多く微小なもので、シリコン窒化膜が出来た段階では連続したパスとして確認できないものも多い。現実的には製造工程中に金属が上記格子欠陥部に入り、その格子欠陥部を起点にシリコン窒化膜表面上からシリコン基板に金属の拡散が進行し、最後の出荷テスト等において白点ノイズ等の不良が見つかった時点でパスが結果的に存在したと分ることが殆どである。
即ち、エッチングストッパとして機能するシリコン窒化膜は、エッチング時にダメージを受けており、重金属の浸入経路１１４を有することが考えられるために、ブロック膜としては充分に機能することができず、シリサイド形成用の金属膜からシリコン基板側に金属が浸入することが考えられる（図６（ｈ）参照。）。なお、図中、侵入経路１１４は説明上物理的に穴の開いた直線状の太いパスとして記載しているが、実際は穴が開いていることは稀である。連続的、あるいは断続的な格子欠陥等の場合が多く微小なもので、シリコン窒化膜が出来た段階では連続したパスとして確認できないものも多い。現実的には製造工程中に金属が上記格子欠陥部に入り、その格子欠陥部を起点にシリコン窒化膜表面上からシリコン基板に金属の拡散が進行し、最後の出荷テスト等において白点ノイズ等の不良が見つかった時点でパスが結果的に存在したと分ることが殆どである。
ここで、シリコン窒化膜をエッチングストッパとして機能させた後に、シリコン窒化膜をエッチング除去し、その後に、再度ブロック膜として機能するシリコン窒化膜を新たに成膜することによって、ダメージを受けたエッチングストッパをブロック膜として利用することを回避することができる。しかし、画素トランジスタのサイドウォールの下層に位置するエッチングストッパと新たに成膜したブロック膜との境界領域で合わせ時に界面が発生し、こうした界面でシリサイド形成用の金属膜からシリコン基板側に金属が浸入してしまうことが考えられるために、こうした対応では充分であるとは言えない。
本発明は以上の点に鑑みて創案されたものであって、シリサイド形成用の金属膜からシリコン基板への金属拡散による金属の浸入を低減し、白点ノイズを抑制することができる固体撮像素子の製造方法を提供することを目的とするものである。
上記の目的を達成するために、本発明に係る固体撮像素子の製造方法は、シリコン基板に形成された複数のゲート電極の側面を覆って、前記シリコン基板上にエッチング特性の異なる第１の絶縁膜及び第２の絶縁膜を成膜する工程と、前記第２の絶縁膜に対して選択的エッチングを行って前記各ゲート電極の側面にサイドウォールを形成する工程と、サイドウォールが形成された前記各ゲート電極の周囲にイオン注入を行なう工程と、サイドウォールが形成された前記ゲート電極を覆って、前記シリコン基板上に第３の絶縁膜を成膜する工程と、前記第３の絶縁膜で覆われた複数のゲート電極のうちの一部をマスク材で覆った後に、エッチング処理を行なって露出している第３の絶縁膜を除去する工程と、前記マスク材を除去した後に、前記ゲート電極及び前記第３の絶縁膜を覆って前記シリコン基板上にシリサイド化可能な金属膜を成膜し、シリサイド反応を生じさせてシリサイド層を形成する工程とを備える。
ここで、第２の絶縁膜に対して選択的エッチングを行って各ゲート電極の側面にサイドウォールを形成し、サイドウォールが形成されたゲート電極を覆ってシリコン基板上に第３の絶縁膜を形成し、その後に、ゲート電極及び第３の絶縁膜を覆ってシリコン基板上にシリサイド化可能な金属膜を成膜することによって、ストレスを受けていない状態の第３の絶縁膜上に金属膜を成膜することができ、第３の絶縁膜がブロック膜として充分に機能して不純物金属の浸入を低減することができる。
上記した本発明の固体撮像素子の製造方法では、第３の絶縁膜がブロック膜として充分に機能して金属膜からシリコン基板側に不純物金属が浸入することを低減でき、いわゆる白点ノイズを抑制することで、固体撮像素子の品質の向上が実現する。
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１は本発明を適用した固体撮像素子の製造方法の一例を説明するための模式図であって、本実施例では、先ず、上記した従来の固体撮像素子の製造方法と同様に、シリコン基板１表面に成膜されたゲート酸化膜２（本実施例では緻密な熱酸化で形成）の上に形成されたゲート電極３を覆って、トランジスタのサイドウォールを形成するためのシリコン酸化膜４（第１の絶縁膜の一例）を全面（画素領域及び周辺領域）に成膜する（図１（ａ）参照。）。ここで、シリコン酸化膜は被覆性に優れた膜とすべく減圧ＣＶＤによる成膜が望ましい。また、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有するトランジスタ構造とする場合には、不純物注入とアニール等の活性化処理をシリコン酸化膜の成膜前に行なう必要がある。
なお、本実施例ではゲート酸化膜の形成までについては、その製造方法を省略しているものの、ゲート酸化膜の形成までは一般的なＭＯＳセンサーの製造方法と同様である。
図１は本発明を適用した固体撮像素子の製造方法の一例を説明するための模式図であって、本実施例では、先ず、上記した従来の固体撮像素子の製造方法と同様に、シリコン基板１表面に成膜されたゲート酸化膜２（本実施例では緻密な熱酸化で形成）の上に形成されたゲート電極３を覆って、トランジスタのサイドウォールを形成するためのシリコン酸化膜４（第１の絶縁膜の一例）を全面（画素領域及び周辺領域）に成膜する（図１（ａ）参照。）。ここで、シリコン酸化膜は被覆性に優れた膜とすべく減圧ＣＶＤによる成膜が望ましい。また、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有するトランジスタ構造とする場合には、不純物注入とアニール等の活性化処理をシリコン酸化膜の成膜前に行なう必要がある。
なお、本実施例ではゲート酸化膜の形成までについては、その製造方法を省略しているものの、ゲート酸化膜の形成までは一般的なＭＯＳセンサーの製造方法と同様である。
シリコン酸化膜の成膜後に減圧ＣＶＤ法によって全面（画素領域及び周辺領域）にシリコン窒化膜５（第２の絶縁膜の一例）を減圧ＣＶＤ法によって成膜する（図１（ａ）参照。）。ここで、シリコン窒化膜はシリコン酸化膜に対して、後述するドライエッチング処理でのエッチング選択比を高くするために膜種を変更する必要があり、それぞれの膜厚についてはトランジスタに必要なサイドウォール幅によって調整を行う。
次に、シリコン窒化膜全面に対してドライエッチング処理を施すことによって、画素領域及び周辺領域の各ゲート電極の側面にサイドウォール６を形成する（図１（ｂ）参照。）。この時、シリコン酸化膜と比べてシリコン窒化膜が高いエッチング選択比になる様なエッチング条件とすることで、シリコン酸化膜へのエッチングを最小限度に抑えることができ、シリコン基板へのエッチングダメージを最小限に止めることができる。
ここで、本実施例では、シリコン基板上にエッチング特性の異なるシリコン酸化膜とシリコン窒化膜とを成膜し、シリコン酸化膜をエッチングストッパとして機能させることで、画素領域に形成するトランジスタと周辺領域に形成するトランジスタとを同一のサイドウォール構造にしているために、従来の固体撮像素子の製造方法と比較すると工程の削減が可能である。
即ち、従来の固体撮像素子では、画素領域に形成するトランジスタと周辺領域に形成するトランジスタとが異なる構造であるために、周辺領域をエッチングする際には画素領域をフォトレジストで覆い、画素領域をエッチングする際には周辺領域をフォトレジストで覆うといった工程が必要であるものの、本実施例では、画素領域に形成するトランジスタと周辺領域に形成するトランジスタとを同一のサイドウォール構造とした。
即ち、従来の固体撮像素子では、画素領域に形成するトランジスタと周辺領域に形成するトランジスタとが異なる構造であるために、周辺領域をエッチングする際には画素領域をフォトレジストで覆い、画素領域をエッチングする際には周辺領域をフォトレジストで覆うといった工程が必要であるものの、本実施例では、画素領域に形成するトランジスタと周辺領域に形成するトランジスタとを同一のサイドウォール構造とした。
続いて、シリコン酸化膜に対してウェットエッチングを施すことによって、露出しているシリコン酸化膜をエッチング除去する（図１（ｃ）参照。）。
ここで、本実施例では、シリコン酸化膜のエッチング除去を行う際にウェットエッチングを行い、ドライエッチングと比較するとシリコン基板に与えるダメージの低減を図っている。
次に、シリコン基板に対してイオン注入（図中符合Ｃ参照。）を行なうことによって、画素領域及び周辺領域のゲート電極の外側を取り囲む様にしてソース領域及びドレイン領域を形成する（図１（ｄ）参照。）。
ここで、本実施例では、画素領域と周辺領域とでイオン注入工程を共通化することができ、従来の固体撮像素子の製造方法と比較すると工程の削減を図ることができる。
即ち、従来の固体撮像素子では、画素領域については第１のシリコン酸化膜及びシリコン窒化膜越しにイオン注入を行ない、周辺領域についてはこうした膜が無い状態でイオン注入を行なうので、画素領域と周辺領域とではイオン注入のエネルギーが異なり、そのために、画素領域と周辺領域とでは別個にイオン注入を行なっていたのであるが、本実施例では画素領域と周辺領域が共に（膜越しでは無くて）シリコン基板に直接イオン注入を行なうことができるために、画素領域と周辺領域とでイオン注入工程を共通化でき、工数の低減が実現するのである。
即ち、従来の固体撮像素子では、画素領域については第１のシリコン酸化膜及びシリコン窒化膜越しにイオン注入を行ない、周辺領域についてはこうした膜が無い状態でイオン注入を行なうので、画素領域と周辺領域とではイオン注入のエネルギーが異なり、そのために、画素領域と周辺領域とでは別個にイオン注入を行なっていたのであるが、本実施例では画素領域と周辺領域が共に（膜越しでは無くて）シリコン基板に直接イオン注入を行なうことができるために、画素領域と周辺領域とでイオン注入工程を共通化でき、工数の低減が実現するのである。
また、画素領域と周辺領域とでイオン注入を共通化することができるために、イオン注入のバラツキを低減して高品質の固体撮像素子を得ることができる。
更に、本実施例では、イオン注入工程の前にシリコン酸化膜をエッチング除去しているために、イオン注入時のイオン濃度を高精度に制御することが可能であり、高品質の固体撮像素子を得ることができる。即ち、エッチングストッパとして機能するシリコン酸化膜は、後述するシリサイド形成用の金属膜を成膜するまでに除去すれば良く、必ずしもイオン注入工程の前にエッチング除去を行う必要はないものの、（膜越しでは無くて）シリコン基板に直接イオン注入を行なうことができる様に、イオン注入工程前にシリコン酸化膜をエッチング除去しているために、高精度にイオン濃度を制御することができるのである。
続いて、プラズマ窒化シリコン膜７をＣＶＤ法によってシリコン基板全面に成膜し、プラズマ窒化シリコン膜上に、減圧ＣＶＤ法によるシリコン窒化膜（ＬＰ−窒化シリコン膜）８を成膜する（図２（ｅ）参照。）。なお、本実施例のプラズマ窒化シリコン膜及びＬＰ−窒化シリコン膜は第３の絶縁膜の一例であり、プラズマ窒化シリコン膜は水素供給層の一例でもある。
ここで、プラズマ窒化シリコン膜は成膜工程に起因し水素を含有しているために、シリコン基板内への水素供給がなされ、こうした水素を画素領域に拡散させることで画素領域内の結晶欠陥（Ｓｉのダングリングボンドを削減すると考えられる）を減少させて、白点ノイズの発生を抑制することができる。
なお、白点ノイズを低減させるべく成膜するプラズマ窒化シリコン膜は膜質がエッチングされやすいため、プラズマ窒化シリコン膜を保護すべく、本実施例においてはＬＰ−窒化シリコン膜をプラズマ窒化シリコン膜の上層に成膜しているのである。
なお、白点ノイズを低減させるべく成膜するプラズマ窒化シリコン膜は膜質がエッチングされやすいため、プラズマ窒化シリコン膜を保護すべく、本実施例においてはＬＰ−窒化シリコン膜をプラズマ窒化シリコン膜の上層に成膜しているのである。
以上の工程までは、画素領域に形成されるトランジスタと周辺領域に形成されるトランジスタとで構造的な相違は無く同一の構造を有しているために、画素領域と周辺領域とで製造方法は共通している。
次に、汎用のフォトリソグラフィー技術を用いて、画素領域をフォトレジスト９で覆い（図２（ｆ）参照。）、画素領域がフォトレジストで覆われた状態でドライエッチング処理を施すことによって、周辺領域に成膜されたプラズマ窒化シリコン膜及びＬＰ−窒化シリコン膜をエッチング除去する（図２（ｇ）参照。）。
続いて、フォトレジストを除去し、スパッタリング技術を用いてシリコン基板全面にシリサイド形成用の金属膜１０（例えばＣｏ膜）を成膜し（図３（ｈ）参照。）、所定の熱処理を施すことでプラズマ窒化シリコン膜及びＬＰ−窒化シリコン膜が除去された領域がシリサイド化される。一方、それ以外の領域（プラズマ窒化シリコン膜及びＬＰ−窒化シリコン膜が成膜されている領域）は最表面が緻密なＬＰ−窒化シリコン膜がブロック膜として機能するためにシリサイド化されない。即ち、周辺トランジスタのゲート電極、ソース領域及びドレイン領域の表面近傍にシリサイド層１１が形成されることとなる（図３（ｉ）参照。）。
ここで、本実施例では、ＬＰ−窒化シリコン膜をブロック膜として機能させているために、金属膜からシリコン基板側への金属の浸入を抑制することができる。
即ち、従来の固体撮像素子の製造方法では、エッチングストッパとして機能するシリコン窒化膜をブロック膜として機能させているために、エッチング時のダメージが原因となってブロック膜としては充分に機能し得ないものの、本実施例では、シリコン酸化膜をエッチングストッパとして機能させ、ＬＰ−窒化シリコン膜をブロック膜として機能させているために、換言すると、エッチングストッパとして機能する膜とブロック膜として機能する膜とを別の膜としているために、ＬＰ−窒化シリコン膜はブロック膜として充分に機能でき、金属膜からシリコン基板側への金属の浸入を抑制することができるのである。
即ち、従来の固体撮像素子の製造方法では、エッチングストッパとして機能するシリコン窒化膜をブロック膜として機能させているために、エッチング時のダメージが原因となってブロック膜としては充分に機能し得ないものの、本実施例では、シリコン酸化膜をエッチングストッパとして機能させ、ＬＰ−窒化シリコン膜をブロック膜として機能させているために、換言すると、エッチングストッパとして機能する膜とブロック膜として機能する膜とを別の膜としているために、ＬＰ−窒化シリコン膜はブロック膜として充分に機能でき、金属膜からシリコン基板側への金属の浸入を抑制することができるのである。
続いて、薬液処理によって未反応金属膜を除去し、シリサイド層上に水素を豊富に含む窒化膜１５を成膜する。なお、水素を豊富に含む窒化膜によってシリコン基板内に水素供給を行い、こうした水素を画素領域に拡散させることで画素領域内の結晶欠陥（Ｓｉのダングリングボンドを削減すると考えられる）を減少させて、白点ノイズの発生を抑制することを目的としたものである。
その後、層間絶縁膜１２を成膜し、コンタクトホール１３を穿設することで、画素領域にシリサイド層が形成されていない画素トランジスタを得ることができ、周辺領域にシリサイド層が形成された周辺トランジスタを得ることができる（図３（ｊ）参照。）。なお、図中符合１４はフォトダイオード領域を示している。
上記した本発明の固体撮像素子の製造方法では、金属膜からシリコン基板側への金属の浸入を抑制することができるために、白点ノイズの発生を抑制することができ、固体撮像素子の品質向上が実現する。
また、サイドウォールの形成工程やイオン注入工程を画素領域と周辺領域とで共通化することができるために、固体撮像素子を製造する工程の短縮が実現する。
１ シリコン基板
２ ゲート酸化膜
３ ゲート電極
４ シリコン酸化膜
５ シリコン窒化膜
６ サイドウォール
７ プラズマ窒化シリコン膜
８ ＬＰ−窒化シリコン膜
９ フォトレジスト
１０ 金属膜
１１ シリサイド層
１２ 層間絶縁膜
１３ コンタクトホール
１４ フォトダイオード領域
１５ 水素を豊富に含む窒化膜
２ ゲート酸化膜
３ ゲート電極
４ シリコン酸化膜
５ シリコン窒化膜
６ サイドウォール
７ プラズマ窒化シリコン膜
８ ＬＰ−窒化シリコン膜
９ フォトレジスト
１０ 金属膜
１１ シリサイド層
１２ 層間絶縁膜
１３ コンタクトホール
１４ フォトダイオード領域
１５ 水素を豊富に含む窒化膜
Claims (1)
- シリコン基板に形成された複数のゲート電極の側面を覆って、前記シリコン基板上の画素領域及び周辺領域にエッチング特性の異なる第１の絶縁膜及び第２の絶縁膜を成膜する工程と、
画素領域及び周辺領域に成膜された前記第２の絶縁膜に対してドライエッチング処理により選択的エッチングを行って前記ゲート電極の側面にサイドウォールを形成する工程と、
画素領域及び周辺領域で露出している前記第１の絶縁膜をウェットエッチング処理により除去した後に、サイドウォールが形成された画素領域及び周辺領域の前記ゲート電極の周囲にイオン注入を行なう工程と、
サイドウォールが形成された前記ゲート電極を覆って、前記シリコン基板上の画素領域及び周辺領域に水素供給層となる第３の絶縁膜を成膜する工程と、
画素領域及び周辺領域に成膜された前記第３の絶縁膜上にブロック膜となる第４の絶縁膜を成膜する工程と、
前記第３の絶縁膜及び前記第４の絶縁膜で覆われた画素領域のゲート電極をマスク材で覆った後に、エッチング処理を行なって周辺領域の第３の絶縁膜及び第４の絶縁膜を除去する工程と、
前記マスク材を除去した後に、前記ゲート電極及び前記第４の絶縁膜を覆って前記シリコン基板上の画素領域及び周辺領域にシリサイド化可能な金属膜を成膜し、シリサイド反応を生じさせてシリサイド層を形成する工程とを備える
固体撮像素子の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006263982A JP4345794B2 (ja) | 2006-09-28 | 2006-09-28 | 固体撮像素子の製造方法 |
| US11/857,590 US7648917B2 (en) | 2006-09-28 | 2007-09-19 | Manufacturing method of solid-state imaging device |
| KR1020070097345A KR101394377B1 (ko) | 2006-09-28 | 2007-09-27 | 고체 촬상 장치의 제조 방법 |
| CNB2007101531737A CN100555605C (zh) | 2006-09-28 | 2007-09-28 | 固体成像装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006263982A JP4345794B2 (ja) | 2006-09-28 | 2006-09-28 | 固体撮像素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008085104A JP2008085104A (ja) | 2008-04-10 |
| JP4345794B2 true JP4345794B2 (ja) | 2009-10-14 |
Family
ID=39256181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006263982A Expired - Fee Related JP4345794B2 (ja) | 2006-09-28 | 2006-09-28 | 固体撮像素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7648917B2 (ja) |
| JP (1) | JP4345794B2 (ja) |
| KR (1) | KR101394377B1 (ja) |
| CN (1) | CN100555605C (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5493382B2 (ja) * | 2008-08-01 | 2014-05-14 | ソニー株式会社 | 固体撮像装置、その製造方法および撮像装置 |
| JP2010212536A (ja) * | 2009-03-12 | 2010-09-24 | Sony Corp | 固体撮像装置の製造方法 |
| US20150134966A1 (en) | 2013-11-10 | 2015-05-14 | Sypris Electronics, Llc | Authentication System |
| JP2015109343A (ja) * | 2013-12-04 | 2015-06-11 | キヤノン株式会社 | 半導体装置の製造方法 |
| JP6622795B2 (ja) * | 2014-05-22 | 2019-12-18 | アナログ ディヴァイスィズ インク | 動的鍵生成を用いるネットワーク認証システム |
| JP2017079272A (ja) * | 2015-10-20 | 2017-04-27 | 株式会社東芝 | 固体撮像装置および固体撮像装置の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508540A (en) * | 1993-02-19 | 1996-04-16 | Hitachi, Ltd. | Semiconductor integrated circuit device and process of manufacturing the same |
| JPH0845926A (ja) | 1994-07-26 | 1996-02-16 | Sony Corp | 半導体装置およびその製造方法 |
| JPH098292A (ja) | 1995-06-21 | 1997-01-10 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US6281562B1 (en) * | 1995-07-27 | 2001-08-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device which reduces the minimum distance requirements between active areas |
| JPH1126746A (ja) | 1997-07-08 | 1999-01-29 | Sony Corp | 固体撮像装置 |
| JP2000294773A (ja) | 1999-04-06 | 2000-10-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP3624140B2 (ja) | 1999-08-05 | 2005-03-02 | キヤノン株式会社 | 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ |
| JP2004071959A (ja) * | 2002-08-08 | 2004-03-04 | Renesas Technology Corp | 半導体装置 |
| JP3865728B2 (ja) | 2003-12-05 | 2007-01-10 | シャープ株式会社 | 閾値電圧変調方式のｍｏｓ型固体撮像素子およびその製造方法 |
| JP2006073885A (ja) | 2004-09-03 | 2006-03-16 | Canon Inc | 固体撮像装置、その製造方法、およびデジタルカメラ |
| KR100684870B1 (ko) * | 2004-12-07 | 2007-02-20 | 삼성전자주식회사 | 씨모스 이미지 센서 및 그 형성 방법 |
| JP4829591B2 (ja) * | 2005-10-25 | 2011-12-07 | パナソニック株式会社 | 半導体装置及びその製造方法 |
-
2006
- 2006-09-28 JP JP2006263982A patent/JP4345794B2/ja not_active Expired - Fee Related
-
2007
- 2007-09-19 US US11/857,590 patent/US7648917B2/en not_active Expired - Fee Related
- 2007-09-27 KR KR1020070097345A patent/KR101394377B1/ko not_active IP Right Cessation
- 2007-09-28 CN CNB2007101531737A patent/CN100555605C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080029841A (ko) | 2008-04-03 |
| CN101154628A (zh) | 2008-04-02 |
| KR101394377B1 (ko) | 2014-05-14 |
| CN100555605C (zh) | 2009-10-28 |
| JP2008085104A (ja) | 2008-04-10 |
| US20080081394A1 (en) | 2008-04-03 |
| US7648917B2 (en) | 2010-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4345794B2 (ja) | 固体撮像素子の製造方法 | |
| JP2005197605A (ja) | 固体撮像装置の製造方法 | |
| JP5976500B2 (ja) | プラズマ損傷からフォトダイオードを保護するｃｍｏｓイメージセンサの製造方法 | |
| JP2005109389A (ja) | 半導体装置及びその製造方法 | |
| KR100697290B1 (ko) | 이미지 센서의 형성 방법 | |
| JP2006245037A (ja) | 半導体装置 | |
| JP3724648B2 (ja) | 半導体装置の製造方法 | |
| US7196019B2 (en) | Method of removing spacers and fabricating MOS transistor | |
| JP2007288051A (ja) | 半導体装置及びその製造方法 | |
| KR100766270B1 (ko) | 반도체 소자의 제조 방법 | |
| US20080237744A1 (en) | Semiconductor Device and Manufacturing Method Thereof | |
| JP2004047985A (ja) | 固体撮像装置 | |
| JP2010062402A (ja) | 半導体装置の製造方法 | |
| JPH07106559A (ja) | 半導体装置の製造方法 | |
| KR101128698B1 (ko) | 고전압 트랜지스터 및 이를 구비한 반도체 소자의 제조방법 | |
| KR100304975B1 (ko) | 반도체소자제조방법 | |
| JPH11150181A (ja) | 半導体装置の製造方法 | |
| KR100600243B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100503379B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JP2004039681A (ja) | 半導体装置およびその製造方法 | |
| JP2007067325A (ja) | 固体撮像装置の製造方法 | |
| JP2009044167A (ja) | 半導体装置の製造方法 | |
| JP2007281068A (ja) | 半導体装置及びその製造方法 | |
| KR20070002747A (ko) | 반도체 소자의 제조방법 | |
| KR20070050511A (ko) | 소자 분리 영역 형성 방법 및 이를 이용한 이미지 소자형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090623 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090706 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |