JP3865728B2 - 閾値電圧変調方式のｍｏｓ型固体撮像素子およびその製造方法 - Google Patents
閾値電圧変調方式のｍｏｓ型固体撮像素子およびその製造方法 Download PDFInfo
- Publication number
- JP3865728B2 JP3865728B2 JP2003408343A JP2003408343A JP3865728B2 JP 3865728 B2 JP3865728 B2 JP 3865728B2 JP 2003408343 A JP2003408343 A JP 2003408343A JP 2003408343 A JP2003408343 A JP 2003408343A JP 3865728 B2 JP3865728 B2 JP 3865728B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- film
- transistor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 238000003384 imaging method Methods 0.000 title claims description 24
- 229910021332 silicide Inorganic materials 0.000 claims description 49
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 49
- 238000009792 diffusion process Methods 0.000 claims description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 239000003870 refractory metal Substances 0.000 claims description 13
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000009825 accumulation Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 238000005137 deposition process Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 136
- 239000010410 layer Substances 0.000 description 96
- 239000012535 impurity Substances 0.000 description 19
- 230000003287 optical effect Effects 0.000 description 13
- 230000035945 sensitivity Effects 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- 108091006146 Channels Proteins 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Description
本発明は、例えばビデオカメラ、デジタルカメラおよびカメラ付き携帯電話器などに用
いられる閾値電圧変調方式のＭＯＳ型イメージセンサの固体撮像素子およびその製造方法に関する。
いられる閾値電圧変調方式のＭＯＳ型イメージセンサの固体撮像素子およびその製造方法に関する。
従来、画像光を画像信号として電気信号に変換する固体撮像素子としては、ＣＣＤ型イメージセンサやＭＯＳ型イメージセンサなどが知られている。このうち、ＭＯＳ型イメージセンサは、光照射により電荷を発生する受光領域（フォトダイオード）と、この受光領域で発生した電荷を信号として読み出すトランジスタ（ＭＯＳトランジスタ）とが共通基板上に設けられており、消費電力が少なく、システムＬＳＩなどの標準ＣＭＯＳプロセス技術を利用することにより低コスト化が可能であり、汎用性があるという利点を有している。
このようなＭＯＳ型イメージセンサとして、例えば特許文献１には、閾値電圧変調方式のＭＯＳ型イメージセンサが開示されている。この閾値電圧変調方式のＭＯＳ型イメージセンサは、ＭＯＳトランジスタとフォトダイオードとが同じ基板上に設けられており、ＭＯＳトランジスタのゲート電極下にはホールポケットと称される電荷蓄積領域が形成されている。フォトダイオード部で光照射により生成された電荷（ホール）は、電荷蓄積領域に蓄積され、その蓄積電荷量に比例してＭＯＳトランジスタの閾値電圧が変調される。これにより、蓄積電荷量に応じた信号が読み出されるようになっている。
一方、近年では、標準ＣＭＯＳプロセス技術の発展に伴って、ＭＯＳトランジスタの高性能化を図るために、ソース領域およびドレイン領域となる高濃度拡散領域（拡散層）やゲート電極表面にシリサイド層を形成する技術が提案されている。
このシリサイド層は、ＴｉやＣｏ、Ｎｉなどの高融点金属とＳｉとの化合物であり、ＭＯＳトランジスタの拡散層やゲート電極抵抗を低減し、動作速度の向上および動作電圧の低減を図ることができる。
この技術を利用して、例えば特許文献２には、ＭＯＳ型イメージセンサにおいて、フォトダイオードの感度特性およびＭＯＳトランジスタの動作特性を向上させるために、フォトダイオード部以外の高濃度拡散領域にシリサイド層を形成する方法が提案されている。この従来技術について、以下に、図５を用いて詳細に説明する。
図５は、ＭＯＳトランジスタの拡散層やゲート電極表面にシリサイド層を形成した従来のＭＯＳ型イメージセンサにおける単位画素部の要部構成を示す断面図である。なお、ここでは特に図示していないが、ＭＯＳ型イメージセンサは、複数の単位画素部が行方向および列方向にマトリックス状に配置されている。
図５に示すように、ＭＯＳ型イメージセンサ１００は、シリコンからなるｐ型基板５０上に、ｐ型拡散領域からなるｐ型ウェル領域５１が形成されており、その中にフォトダイオード５２とＭＯＳトランジスタ５３とが埋設されて形成されている。
フォトダイオード５２は、ｐ型ウェル領域５１内に形成されたｎ型拡散層５４ｂと、このｎ型拡散層５４ｂの表面に形成されたｐ型拡散層５４ａとから構成されており、埋め込みフォトダイオード構造となっている。フォトダイオード５２の受光面とその周辺領域は、それぞれ屈折率が異なる２種類の絶縁膜５５ａ，５５ｂを交互に積層した多層反射防止膜５５によって覆われている。
ＭＯＳトランジスタ５３は、ｐ型ウェル領域５１内にソース領域およびドレイン領域となる拡散層５６ａ，５６ｂが形成され、両拡散層５６ａ，５６ｂに挟まれたｐ型ウェル領域５１の最表面にシリコン酸化膜からなるゲート酸化膜５７が形成されている。その上にはポリシリコン層からなるゲート電極５８が形成され、ゲート電極５８の側面にはシリコン酸化膜からなるサイドウォール５９が形成されている。
このＭＯＳ型イメージセンサ１００において、ＭＯＳトランジスタ５３の拡散層５６ａ，５６ｂおよびゲート電極５８の表面には、Ｔｉシリサイド層６０がそれぞれ形成されており、ＭＯＳトランジスタ５３の動作特性の向上が図られている。
一方、フォトダイオード５２のｐ型拡散層５４ａやｎ型拡散層５４ｂの表面にはシリサイド層が形成されておらず、フォトマスクの感度特性が劣化しないようにされている。
次に、図５に示すＭＯＳ型イメージセンサ１００の製造方法について、図６Ａ（ａ）〜図６Ｂ（ｄ）を参照しながら簡単に説明する。
まず、図６Ａ（ａ）に示すように、ｐ型基板５０上のｐ型ウェル領域５１内にフォトダイオード５２およびＭＯＳトランジスタ５３を形成し、それぞれを含む領域に、それぞれ酸化膜および窒化膜からなる絶縁膜５５ａ，５５ｂを交互に積層して多層反射防止膜５５を形成する。
次に、図６Ａ（ｂ）に示すように、多層反射防止膜５５上にフォトリソグラフィ技術によりマスクパターン６１を形成する。
その後、図６Ｂ（ｃ）に示すように、フォトダイオード５２の受光面となるｐ型拡散層５４ａの表面とその周辺領域にのみ多層反射防止膜５５を残して、その他の領域の多層反射防止膜５５をエッチング除去する。
さらに、多層反射防止膜５５、ソース領域とドレイン領域となる拡散層５６ａ，５６ｂおよびゲート電極５８の各表面を含む領域に、シリサイド層を形成するためのＴｉやＣｏなどの高融点金属層を形成する。所定の熱処理を全体に施して、上記高融点金属層と拡散層５６ａ，５６ｂおよびゲート電極５８の各表面とを反応させて、図６Ｂ（ｄ）に示すようにシリサイド層６０を形成する。さらに、未反応の高融点金属層を除去してＭＯＳ型イメージセンサ１００を作製する。
特開２００１−１６０６２０号公報
特開２００２−８３９４９号公報
上記従来の閾値電圧変調方式のＭＯＳ型イメージセンサ１００では、動作特性の向上を図ることが望まれており、上記従来技術のように、ＭＯＳ型トランジスタ５３のソース領域およびドレイン領域を構成する拡散層５６ａ，５６ｂおよびゲート電極５８の各表面にシリサイド層６０をそれぞれ形成することが必要になる。
しかしながら、フォトダイオード５２側の拡散層５４ａの表面にシリサイド層６０が形成されると、フォトダイオード５２の感度特性が劣化する。これを防止するためにはフォトダイオード部にシリサイド形成防止膜を形成する工程が新たに必要になり、その分だけ、製造コストが増加するという問題が生じる。
また、上記従来の閾値電圧変調方式のＭＯＳイメージセンサ１００では、フォトダイオード５２の表面で入射光が反射されることにより感度が低下してしまうが、これを防止するためには、フォトダイオード部に多層反射防止膜５５を形成する工程が必要になり、その分だけ、製造コストが増加するという問題が生じる。
さらに、従来のシリサイド層６０を有するＭＯＳ型イメージセンサ１００では、フォトダイオード５２の表面を覆う多層反射防止膜５５を形成する工程の他に、ＭＯＳ型トランジスタ５３のゲート酸化膜５７（ゲート絶縁膜）を形成する工程と、シリサイド形成防止膜を形成する工程とを別に行う必要があり、その分、製造コストが増加するという問題が生じる。
本発明は、上記従来の問題を解決するもので、ＭＯＳトランジスタの動作特性とフォト
ダイオードの感度特性とを向上できて、低コストで製造可能な閾値電圧変調方式のＭＯＳ型固体撮像素子およびその製造方法を提供することを目的とする。
ダイオードの感度特性とを向上できて、低コストで製造可能な閾値電圧変調方式のＭＯＳ型固体撮像素子およびその製造方法を提供することを目的とする。
本発明の閾値電圧変調方式のＭＯＳ型固体撮像素子固体撮像素子は、光照射により電荷を発生する受光領域と、該受光領域からの電荷を蓄積する電荷蓄積領域とを、第１導電型基板の第２導電型半導体層上に設けられた第１導電型ウェル領域内に有し、該該受光領域に隣接して設けられ該電荷蓄積領域の蓄積電荷量に応じた信号読み出しを可能とするトランジスタを備えた単位画素部が二次元状に複数配設された閾値電圧変調方式のＭＯＳ型固体撮像素子において、該トランジスタのゲート絶縁膜となる絶縁膜のみでシリサイド形成防止膜としても該受光領域の表面を覆うように設けられ、該トランジスタは、第１導電型ウェル領域の上方に前記ゲート絶縁膜を介してリング状のゲート電極が設けられ、該リング状のゲート電極の内側に位置する、該第１導電型ウェル領域の上面側にソース領域が設けられ、該第１導電型ウェル領域の外側を取り囲むようにドレイン領域が設けられ、該ソース領域、該ドレイン領域および該ゲート電極の各表面にはシリサイド層が設けられており、そのことにより上記目的が達成される。
また、好ましくは、本発明の固体撮像素子におけるトランジスタのゲート電極の側面にはサイドウォールが設けられている。
さらに、好ましくは、本発明の閾値電圧変調方式のＭＯＳ型固体撮像素子におけるトランジスタのゲート絶縁膜は、それぞれ屈折率が異なる２種類以上の絶縁膜が積層された多層膜である。
本発明の閾値電圧変調方式のＭＯＳ型固体撮像素子の製造方法は、本発明の上記閾値電圧変調方式のＭＯＳ型固体撮像素子の製造方法であって、前記シリサイド形成防止膜として該受光領域の表面を覆う受光領域被覆膜および前記トランジスタのゲート絶縁膜となる絶縁膜を成膜する絶縁膜成膜工程と、該絶縁膜成膜工程で成膜された絶縁膜のみをパターニングして該トランジスタのゲート絶縁膜と共に受光領域被覆膜を残し、該トランジスタのソース領域およびドレイン領域となる拡散層を露出させる工程と、該拡散層、該トランジスタのゲート電極および該受光領域被覆膜を含む領域にわたって、シリサイド層を形成するための高融点金属層を成膜する工程と、熱処理により、該拡散層およびゲート電極の各表面にシリサイド層をそれぞれ形成する工程と、未反応の高融点金属層を除去する工程とを有しており、そのことにより上記目的が達成される。
また、好ましくは、本発明の固体撮像素子の製造方法におけるゲート絶縁膜上に、側面にサイドウォールを有するゲート電極を形成するゲート電極形成工程を有する。
さらに、好ましくは、本発明の閾値電圧変調方式のＭＯＳ型固体撮像素子の製造方法における絶縁膜成膜工程において、前記絶縁膜として、それぞれ屈折率が異なる２種類以上の絶縁膜を積層する。
上記構成により、以下に、本発明の作用について説明する。
本発明にあっては、受光領域（フォトダイオード）、電荷蓄積領域およびトランジスタ（ＭＯＳトランジスタ）を備えた単位画素部が二次元状に複数設けられたＭＯＳ型イメージセンサなどの固体撮像素子において、受光領域の表面を覆う絶縁膜（受光領域被覆膜）を、トランジスタのゲート絶縁膜と同じ材料で構成する。この受光領域被覆膜は、トランジスタのゲート絶縁膜と同時に形成できるため、新たな製造工程の増加はない。
ゲート絶縁膜および受光領域被覆膜は、サイドウォール形成時にダメージ軽減膜として機能するため、リーク発生要因を低減することが可能となる。また、トランジスタのソース領域、ドレイン領域およびゲート電極の表面にシリサイド層を形成することにより、トランジスタの動作特性を向上させることが可能となる。このシリサイド層形成時に、受光領域上の絶縁膜はシリサイド層形成防止膜として機能するため、受光領域での感度特性の低下を防ぐことが可能となる。
さらに、ゲート絶縁膜および受光領域被覆膜は、それぞれ屈折率が異なる２種類以上の絶縁膜を積層形成させた多層膜とすることにより、反射防止膜として機能させることができる。このため、受光領域での表面反射を低下させて感度特性向上を図ることが可能となる。
以上により、本発明によれば、トランジスタのソース領域とドレイン領域とを構成する拡散層の各表面およびゲート電極の表面をシリサイド化することにより、抵抗を低減して、トランジスタの動作速度の向上および動作電圧の低減を図ることができる。また、トランジスタのゲート絶縁膜と受光領域（フォトダイオード）表面を覆う絶縁膜（受光領域被覆膜）とを同時に形成できるため、シリサイド形成防止のためにシリサイド形成防止膜を別に形成する必要がない。また、ゲート絶縁膜および受光領域被覆膜は、サイドウォールを形成する際のダメージ軽減膜としても機能させることができる。このため、製造コストを低減できるだけでなく、リーク発生要因を回避することもできる。
さらに、ゲート絶縁膜および受光領域被覆膜をそれぞれ屈折率が異なる２種類以上の絶縁膜を積層した多層膜とすることにより、製造コストが低減できるだけでなく、受光領域の表面反射を低下させてフォトダイオードの感度特性向上を図ることができる。
以下に、本発明の固体撮像素子の実施形態として、閾値電圧変調方式のＭＯＳ型イメージセンサに適用した場合について、図面を参照しながら説明する。
図１は、本発明の一実施形態である閾値電圧変調方式のＭＯＳ型イメージセンサにおける単位画素部の一例を示す平面図であり、図２は、図１の単位画素部のＡ−Ａ’線断面図である。なお、図１および図２では図示していないが、ＭＯＳ型イメージセンサ（固体撮像素子）は、複数の単位画素部が行方向および列方向にマトリックス状（二次元状）に配置されている。
図１および図２において、本実施形態のＭＯＳ型イメージセンサ１０の単位画素部１０Ａには、光電変換用の受光ダイオード１（フォトダイオード）と、受光ダイオード１に隣接して設けられた光信号検出用トランジスタのＭＯＳトランジスタ２と、ＭＯＳトランジスタ２の下部に設けられた電荷蓄積用のキャリアポケット領域３（ホールポケット領域）とを有している。また、行方向に隣接する単位画素部１０Ａ間は、ゲート電極２３の形成時に同時に作製される画素間分離電極２９ａ，２９ｂによって分離されている。
シリコン基板またはシリコン基板上のエピタキシャル半導体層１１（以下、ｐ型基板１１という）には、光電変換用の受光ダイオード１の形成領域と、光信号検出用のＭＯＳトランジスタ２の形成領域とに亘ってｎ型層１４が設けられている。このｎ型層１４下の受光ダイオード１の形成領域側にはｎ型層１２が設けられ、ｎ型層１４下のＭＯＳトランジスタ２の形成領域側にはｐ型埋め込み層１３が設けられている。また、ｎ型層１４上において、受光ダイオード１およびＭＯＳトランジスタ２の各形成領域にわたってｐ型ウェル領域１５が設けられている。
このｐ型ウェル領域１５は、ウェル分離領域１７によって取り囲まれており、このウェル分離領域１７によってｐ型ウェル領域１５の形成範囲が規定されている。受光ダイオード１側のｐ型ウェル領域１５によって、光照射による電荷発生領域の一部（受光領域）が光電変換部として構成されている。また、光信号検出用のＭＯＳトランジスタ２側のｐ型ウェル領域１５によって、このｐ型ウェル領域１５内に形成されるキャリアポケット領域３（電荷蓄積領域）内に蓄積される信号電荷に比例したポテンシャルによってチャネルの閾値電圧を変化させることができるＭＯＳトランジスタ２のトランジスタ領域が構成されている。
受光ダイオード１は、ｐ型ウェル領域１５の上面側にはｎ型不純物領域１６が設けられ、これによって光発生電荷に対する埋め込み構造が形成されている。
また、ＭＯＳトランジスタ２は、ｐ型ウェル領域１５の上方にゲート絶縁膜２１を介してリング状のゲート電極２３が設けられている。このリング状のゲート電極２３の内側に位置するウェル領域１５の上面側にｎ型の高濃度拡散領域（拡散層）からなるソース領域１９が設けられている。さらに、ｐ型ウェル領域１５の外側を取り囲むようにｎ型の高濃度拡散領域（拡散層）からなるドレイン領域１８が設けられている。
このドレイン領域１８下にはウェル分離領域１７が設けられており、ドレイン領域１８はウェル分離領域１７を介してｎ型層１４と接続されている。また、ゲート電極２３下にはゲート絶縁膜２１を介してｎ型のチャネルドープ層２０が設けられ、チャネルドープ層２０によりチャネル領域（トランジスタ領域）が形成されている。そのチャネル領域下にあって、ソース領域１９側近傍のｐ型ウェル領域１５内には、ソース領域１９を囲む環状のキャリアポケット領域３（ホールポケット領域）が設けられている。
このホールポケット領域３内に、受光ダイオード１で光照射により発生した光信号キャリアである正孔（ホール）が蓄積される。このホールポケット領域３内の光信号キャリアの蓄積量に比例してＭＯＳトランジスタ２の閾値が変化するようになっている。
一方、ゲート電極２３の側壁にはサイドウォール膜２４が形成されている。さらに、ゲート電極２３、ソース領域１９およびドレイン領域１８の表面近傍にはシリサイド層２５が形成されている。このシリサイド層２５はＴｉやＣｏなどの高融点金属とＳｉとの化合物である。
また、ソース領域１９はシリサイド層２５およびコンタクトホール２６ａを介してソース電極２６と接続され、ドレイン領域１８はシリサイド層２５およびコンタクトホール２７ａを介してドレイン電極２７と接続されている。また、ゲート電極２３はシリサイド層２５およびコンタクトホール２８ａを介してゲート配線（図示せず）と接続されている。
上記構成により、以下に、その動作を説明する。
本実施形態のＭＯＳ型イメージセンサ１０（固体撮像素子）では、初期化動作（リセット動作）−電荷蓄積動作−信号読み出し動作という一連の動作が繰り返して行われる。
まず、初期化動作期間では、ゲート電極２３を介してソース電極２６およびドレイン電極２７に正の高電圧が印加されてホールポケット領域３に残存する光信号キャリアが基板１１側に排出される。
次に、電荷蓄積動作期間では、受光ダイオード１への光照射により発生した光信号キャリアであるホール（正孔）がｐ型ウェル領域１５を介してゲート電極２３下のホールポケット領域３内に蓄積される。
さらに、信号読み出し動作期間では、ホールポケット領域３への光信号キャリアの蓄積量に比例した信号がソース領域１８から出力されて信号として検出される。
ここで、図１および図２に示す本実施形態のＭＯＳ型イメージセンサ１０の製造方法について、図３Ａ〜図３Ｄを参照しながら説明する。
図３Ａ〜図３Ｄは、図１および図２のＭＯＳ型イメージセンサ１０の各製造工程を順次示す断面図である。なお、この断面図は図１のＡ−Ａ‘線断面図に対応している。
まず、図３Ａ（ａ）に示すように、受光ダイオード１の形成領域を開口させたマスクパターン膜４１を用いて基板１１に不純物を導入し、受光ダイオード１の形成領域にピーク位置約１．５ｕｍ、ピーク不純物濃度約１×１０１７ｃｍ−３のｎ型層１２を形成する。
次に、図３Ａ（ｂ）に示すように、マスクパターン膜４１を除去して、単位画素部１０Ａの領域全体にわたってｎ型不純物を導入することにより、受光ダイオード１のｎ型層１２上に接続されるように、ピーク位置約０．７ｕｍ、ピーク不純物濃度約３×１０１６ｃｍ−３のｎ型層１４を形成する。さらに、画素間分離電極２９ａ，２９ｂの各領域上にマスクパターンを設けた状態でｐ型不純物を導入し、ｎ型層１４の上部に接続されるようにｐ型層１５を形成し、そのｐ型層１５の表面層側にｎ型不純物を導入してｎ型のチャネルドープ層２０を形成する。
さらに、図３Ａ（ｃ）に示すように、光信号検出用のＭＯＳトランジスタ２の形成領域を開口させたマスクパターン膜４２を用いて、ｎ型不純物層１４下に基板電位固定のためにｐ型不純物を導入して、ｎ型不純物層１４よりも不純物濃度が高いｐ型埋め込み層１３を、ｎ型層１２に隣接させて形成する。
さらに、図３Ａ（ｄ）に示すように、ｐ型ウェル領域１５の周辺を開口させたマスクパターン膜４３を用いて、ｐ型ウェル領域１５を取り囲むようにｎ型不純物を導入して、ウェル分離領域１７を形成する。これによって、ｐ型ウェル領域１５が各単位画素部１０Ａのウェル領域に分離されると共に、光信号に対する感度を決定する受光ダイオード１の大きさが所定面積に規定される。
これに続いて、図３Ｂ（ｅ）に示すように、光信号検出用のＭＯＳトランジスタ２のホールポケット領域３の部分を環状（ソース領域１９を囲むリング状）に開口させたマスクパターン膜４４を用いて、ＭＯＳトランジスタ２のｐ型ウェル領域１５内にｐ型不純物を導入して、ｐ型ウェル領域１５よりも不純物濃度が高いピーク位置約０．１５ｕｍ、ピーク不純物濃度約１.４×１０１７ｃｍ−３のリング状のホールポケット領域３を形成する。
さらに、マスクパターン膜４４を除去した後、図示は省略するが、半導体基板表面を熱酸化してゲート絶縁膜２１を形成する。このゲート絶縁膜２１は透明膜であり、後述するようにシリサイド層形成防止膜２２としての機能も同時に有し、例えばシリコン酸化膜を約５００オングストロームの膜厚で形成する。さらに、本発明の閾値電圧変調方式のＭＯＳ型イメージセンサ１０では、ゲート絶縁膜２１の膜厚に比例して感度が向上することから、この膜厚でゲート絶縁膜２１を形成することには利点がある。
さらに、図３Ｂ（ｆ）に示すように、ホールポケット領域３を覆い、かつ、ホールポケット領域３がソース領域１９側に近接して配置されるように、ゲート絶縁膜２１上にリング状のゲート電極２３を形成する。
さらに、図３Ｂ（ｇ）に示すように、サイドウォール用のＳｉＯ２などからなるシリコン酸化膜層を全体に形成し、ドライエッチング加工により、ゲート電極２３側壁にサイドウォール膜２４を形成する。このサイドウォール膜２４は、ＭＯＳトランジスタ２においてホットキャリア現象などの特性劣化を防止すると共に、ゲート電極、ソース領域およびドレイン領域の表面に形成されるシリサイド層２５を空間分離する機能も同時に有する。さらに、受光ダイオード１の表面はシリコン酸化膜などのゲート絶縁膜２１（表面被覆膜）で覆われており、サイドウォール形成時にドライエッチングによるプラズマダメージが回避されるため、欠陥起因のＰＮ接合リークによる画像ノイズの影響を軽減する機能も有する。
これに続いて、図３Ｃ（ｈ）に示すように、受光ダイオード１の表面以外の領域部分を開口させたマスクパターン膜４５を用いて、受光ダイオード１以外の領域をウェットエッチング加工してシリコンを露出させ、受光ダイオード１の表面にはシリサイド形成防止膜２２を残存させる。同マスクパターン膜４５を用いて、リング状のゲート電極２３の内側のＭＯＳトランジスタ２の形成領域におけるウェル領域１５の表面側層としてｎ型のソース領域１９を形成し、ゲート電極２３の外側を取り囲むようにドレイン領域１８を形成する。このとき、受光ダイオード１の領域はマスクパターン膜４５で覆われているため、受光ダイオード１の表面側層にｎ型不純物領域１６が形成される。
そして、マスクパターン膜４５を除去した後、ｎ型不純物を導入してｎ型不純物領域１６を形成する。
そして、マスクパターン膜４５を除去した後、ｎ型不純物を導入してｎ型不純物領域１６を形成する。
さらに、図３Ｃ（ｉ）に示すように、シリサイド形成防止膜２２、ソース領域１９、ドレイン領域１８およびゲート電極２３の各表面を含む領域にわたって、シリサイド層２５を形成するためのＴｉやＣｏなどの高融点金属層２５ａを成膜する。
さらに、図３Ｃ（ｊ）に示すように、所定の熱処理により、ソース領域１９、ドレイン領域１８およびゲート電極２３の各表面のシリコンと高融点金属層２５ａとを反応させてシリサイド層２５を得る。
次に、図３Ｄ（ｋ）に示すように、未反応の高融点金属層２５ａを硫酸と過酸化水素水との混合液で除去し、さらにアンモニア水と過酸化水素水との混合液でシリサイド層２５を所望の膜厚まで除去する。
その後、図３Ｄ（ｌ）に示すように、層間絶縁膜３０を形成し、ソース領域１９、ドレイン領域１８およびゲート電極２３に対応するコンタクトホール２６ａ、２７ａおよび２８ａを穿設して、ソース電極２６、ドレイン電極２７およびゲート電極（図示せず）を形成する。
なお、本発明の固体撮像素子（ＭＯＳ型イメージセンサ１０）は、図４を参照しながら以下に説明するような方法で製造することもできる。
まず、図３Ａ（ａ）〜図３Ｂ（ｅ）と同様にして、図４（ａ）に示すようにｐ型基板１１上の各拡散層を形成する。
次に、図４（ｂ）に示すように、シリコン酸化膜によるゲート絶縁膜２１ａを熱酸化により得、さらにその上に順次、シリコン窒化膜からなるゲート絶縁膜２１ｂおよび、シリコン酸化膜からなるゲート絶縁膜２１ｃを減圧ＣＶＤ法によりそれぞれ積層して、多層ゲート絶縁膜２１Ａを成膜する。このときのトータル膜厚は約５００オングストローム以上とすることが望ましい。多層ゲート絶縁膜２１Ａの構造としては、シリコンとの界面制御性が良いことから、シリコン酸化膜―シリコン窒化膜―シリコン酸化膜の積層構造が望ましいが、これらの組み合わせに限定されるものではない。
図３Ｂ（ｆ）〜図３Ｄ（ｌ）と同様にして、図４（ｃ）に示すようにＭＯＳ型イメージセンサを製造することができる。
この方法で作製される固体撮像素子（ＭＯＳ型イメージセンサ１０）において、シリサイド形成防止膜２２は多層ゲート絶縁膜２１Ａと同時に形成された絶縁膜（透明膜）であるため、多層膜構造となっている。この多層膜は、それぞれ屈折率が異なる二つ以上の膜を、光学的膜厚を考慮して積層形成することにより、単層膜よりも広い波長範囲で受光領域の表面の反射率を低く抑えることができる。
以上により、本実施形態によれば、ＭＯＳ型トランジスタ２のゲート絶縁膜２１または２１Ａと、受光ダイオード１の表面のシリサイド形成防止膜２２または２２Ａとを同時に形成するため、シリサイド層２５の形成防止領域に新たに形成防止膜を形成する必要がない。また、このゲート絶縁膜２１または２１Ａとシリサイド形成防止膜２２または２２Ａとは、サイドウォール２４の形成時のダメージ軽減膜としても機能させることができるため、リーク発生要因を回避することができる。さらに、ゲート絶縁膜２１Ａとシリサイド形成防止膜２２Ａのように多層膜とすることにより、表面反射の低下による受光ダイオード１の感度特性向上を図ることができる。
なお、本発明は、以上述べた実施形態に限定されるものではなく、ｎ型基板上において同様な効果を得るために、上記実施形態などで説明した各層および各領域の導電型を全て逆転させたものであってもよい。また、上記実施形態では特に説明しなかったが、周辺回路（例えば、Ａ／Ｄコンバータ、シフトレジスタなどのロジック回路）のみで高速化が必要とされ、単位画素１０Ａ内でシリサイド層６０を用いる程の高速化が必要とされないような場合には、受光ダイオード１の表面に形成されるシリサイド形成防止膜２２を形成する必要はなく、さらにマスク削減が可能となる。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、例えばビデオカメラ、デジタルカメラおよびカメラ付き携帯電話器などに用いられる閾値電圧変調方式のＭＯＳ型イメージセンサなどの固体撮像素子およびその製造方法の分野において、トランジスタ動作特性を向上させるためのシリサイド層形成時に、受光領域の表面はゲート絶縁膜と同時に形成された絶縁膜で覆われているため、フォトダイオードの感度特性低下を防ぐことができる。また、ゲート絶縁膜および受光領域被覆膜は、ゲート電極のサイドウォール形成時にダメージ軽減膜として機能するため、リーク発生要因を回避して信頼性をいっそう向上させることができる。さらに、屈折率が異なる２種類以上の絶縁膜を積層形成して、受光領域の表面反射を低下させることにより、フォトダイオードの感度特性を向上させることができる。よって、本発明の固体撮像素子は、トランジスタ特性およびフォトダイオード特性共に優れており、低コストで製造可能であるため、ビデオカメラ、デジタルカメラ、カメラ付き携帯電話器など、固体撮像素子を利用可能な電子情報機器に幅広く利用することができる。
１ 受光ダイオード（受光領域）
２ 光信号検出用のＭＯＳトランジスタ
３ キャリアポケット領域（電荷蓄積領域：キャリアポケット領域）
１０ ＭＯＳ型イメージセンサ
１０Ａ 単位画素部
１１ ｐ型基板
１２ 受光ダイオードのｎ型層
１３ ＭＯＳトランジスタのｐ型埋め込み層
１４ 単位画素部領域全体にわたるｎ型層
１５ ｐ型ウェル領域
１６ 受光ダイオード表面側層のｎ型不純物領域
１７ ウェル分離領域
１８ ｎ型ドレイン領域
１９ ｎ型ソース領域
２０ ｎ型チャネルドープ層
２１ ゲート絶縁膜
２１Ａ 多層ゲート絶縁膜
２１ａ〜２１ｃ 多層ゲート絶縁膜の各層膜
２２，２２Ａ シリサイド形成防止膜
２３ ゲート電極
２４ サイドウォール
２５ａ 高融点金属層
２５ シリサイド層
２６ ソース電極
２６ａ、２７ａ、２８ａ コンタクトホール
２７ ドレイン電極
２９ａ、２９ｂ 画素間分離電極
３０ 層間絶縁膜
４１〜４５ マスクパターン
２ 光信号検出用のＭＯＳトランジスタ
３ キャリアポケット領域（電荷蓄積領域：キャリアポケット領域）
１０ ＭＯＳ型イメージセンサ
１０Ａ 単位画素部
１１ ｐ型基板
１２ 受光ダイオードのｎ型層
１３ ＭＯＳトランジスタのｐ型埋め込み層
１４ 単位画素部領域全体にわたるｎ型層
１５ ｐ型ウェル領域
１６ 受光ダイオード表面側層のｎ型不純物領域
１７ ウェル分離領域
１８ ｎ型ドレイン領域
１９ ｎ型ソース領域
２０ ｎ型チャネルドープ層
２１ ゲート絶縁膜
２１Ａ 多層ゲート絶縁膜
２１ａ〜２１ｃ 多層ゲート絶縁膜の各層膜
２２，２２Ａ シリサイド形成防止膜
２３ ゲート電極
２４ サイドウォール
２５ａ 高融点金属層
２５ シリサイド層
２６ ソース電極
２６ａ、２７ａ、２８ａ コンタクトホール
２７ ドレイン電極
２９ａ、２９ｂ 画素間分離電極
３０ 層間絶縁膜
４１〜４５ マスクパターン
Claims (6)
- 光照射により電荷を発生する受光領域と、該受光領域からの電荷を蓄積する電荷蓄積領域とを、第１導電型基板の第２導電型半導体層上に設けられた第１導電型ウェル領域内に有し、該該受光領域に隣接して設けられ該電荷蓄積領域の蓄積電荷量に応じた信号読み出しを可能とするトランジスタを備えた単位画素部が二次元状に複数配設された閾値電圧変調方式のＭＯＳ型固体撮像素子において、
該トランジスタのゲート絶縁膜となる絶縁膜のみでシリサイド形成防止膜としても該受光領域の表面を覆うように設けられ、
該トランジスタは、該第１導電型ウェル領域の上方に前記ゲート絶縁膜を介してリング状のゲート電極が設けられ、該リング状のゲート電極の内側に位置する、該第１導電型ウェル領域の上面側にソース領域が設けられ、該第１導電型ウェル領域の外側を取り囲むようにドレイン領域が設けられ、該ソース領域、該ドレイン領域および該ゲート電極の各表面にはシリサイド層が設けられている閾値電圧変調方式のＭＯＳ型固体撮像素子。 - 前記トランジスタのゲート電極の側面にはサイドウォールが設けられている請求項１記載の閾値電圧変調方式のＭＯＳ型固体撮像素子。
- 前記トランジスタのゲート絶縁膜は、それぞれ屈折率が異なる２種類以上の絶縁膜が積層された多層膜である請求項１に記載の閾値電圧変調方式のＭＯＳ型固体撮像素子。
- 請求項１に記載の閾値電圧変調方式のＭＯＳ型固体撮像素子の製造方法であって、
前記シリサイド形成防止膜として該受光領域の表面を覆う受光領域被覆膜および前記トランジスタのゲート絶縁膜となる絶縁膜を成膜する絶縁膜成膜工程と、
該絶縁膜成膜工程で成膜された絶縁膜のみをパターニングして該トランジスタのゲート絶縁膜と共に受光領域被覆膜を残し、該トランジスタのソース領域およびドレイン領域となる拡散層を露出させる工程と、
該拡散層、該トランジスタのゲート電極および該受光領域被覆膜を含む領域にわたって、シリサイド層を形成するための高融点金属層を成膜する工程と、
熱処理により、該拡散層およびゲート電極の各表面にシリサイド層をそれぞれ形成する工程と、
未反応の高融点金属層を除去する工程とを有する閾値電圧変調方式のＭＯＳ型固体撮像素子の製造方法。 - 前記ゲート絶縁膜上に、側面にサイドウォールを有するゲート電極を形成するゲート電極形成工程を有する請求項４に記載の閾値電圧変調方式のＭＯＳ型固体撮像素子の製造方法。
- 前記絶縁膜成膜工程において、前記絶縁膜として、それぞれ屈折率が異なる２種類以上の絶縁膜を積層する請求項４に記載の閾値電圧変調方式のＭＯＳ型固体撮像素子の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003408343A JP3865728B2 (ja) | 2003-12-05 | 2003-12-05 | 閾値電圧変調方式のｍｏｓ型固体撮像素子およびその製造方法 |
| US11/004,381 US20050145905A1 (en) | 2003-12-05 | 2004-12-03 | Solid-state imaging device and production method of the same |
| TW093137536A TWI256727B (en) | 2003-12-05 | 2004-12-03 | Solid-state imaging device and production method of the same |
| KR1020040101544A KR100663101B1 (ko) | 2003-12-05 | 2004-12-04 | 고체 촬상 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003408343A JP3865728B2 (ja) | 2003-12-05 | 2003-12-05 | 閾値電圧変調方式のｍｏｓ型固体撮像素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005174968A JP2005174968A (ja) | 2005-06-30 |
| JP3865728B2 true JP3865728B2 (ja) | 2007-01-10 |
Family
ID=34708674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003408343A Expired - Fee Related JP3865728B2 (ja) | 2003-12-05 | 2003-12-05 | 閾値電圧変調方式のｍｏｓ型固体撮像素子およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20050145905A1 (ja) |
| JP (1) | JP3865728B2 (ja) |
| KR (1) | KR100663101B1 (ja) |
| TW (1) | TWI256727B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004016992B4 (de) * | 2004-04-02 | 2009-02-05 | Prema Semiconductor Gmbh | Verfahren zur Herstellung eines Bipolar-Transistors |
| US7208783B2 (en) * | 2004-11-09 | 2007-04-24 | Micron Technology, Inc. | Optical enhancement of integrated circuit photodetectors |
| JP4631661B2 (ja) * | 2005-11-14 | 2011-02-16 | 日本ビクター株式会社 | 固体撮像素子 |
| JP4345794B2 (ja) | 2006-09-28 | 2009-10-14 | ソニー株式会社 | 固体撮像素子の製造方法 |
| JP5023768B2 (ja) * | 2007-03-30 | 2012-09-12 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| JP2009272453A (ja) * | 2008-05-08 | 2009-11-19 | Sanyo Electric Co Ltd | トランジスタ、半導体装置及びその製造方法 |
| US7833819B2 (en) * | 2008-07-23 | 2010-11-16 | Aptina Imaging Corporation | Method and apparatus for decreasing storage node parasitic charge in active pixel image sensors |
| JP5418044B2 (ja) * | 2009-07-30 | 2014-02-19 | ソニー株式会社 | 固体撮像装置およびその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100255135B1 (ko) * | 1997-12-31 | 2000-05-01 | 윤종용 | 반도체 장치의 제조 방법 |
| KR100291179B1 (ko) * | 1998-06-29 | 2001-07-12 | 박종섭 | 자기정렬된실리사이드층을갖는씨모스이미지센서및그제조방법 |
| TW494574B (en) * | 1999-12-01 | 2002-07-11 | Innotech Corp | Solid state imaging device, method of manufacturing the same, and solid state imaging system |
| JP3782297B2 (ja) * | 2000-03-28 | 2006-06-07 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
| US6943051B2 (en) * | 2000-10-19 | 2005-09-13 | Quantum Semiconductor Llc | Method of fabricating heterojunction photodiodes integrated with CMOS |
| JP2002353434A (ja) * | 2001-05-22 | 2002-12-06 | Sony Corp | 固体撮像装置の製造方法 |
-
2003
- 2003-12-05 JP JP2003408343A patent/JP3865728B2/ja not_active Expired - Fee Related
-
2004
- 2004-12-03 TW TW093137536A patent/TWI256727B/zh not_active IP Right Cessation
- 2004-12-03 US US11/004,381 patent/US20050145905A1/en not_active Abandoned
- 2004-12-04 KR KR1020040101544A patent/KR100663101B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050054860A (ko) | 2005-06-10 |
| TW200524148A (en) | 2005-07-16 |
| JP2005174968A (ja) | 2005-06-30 |
| KR100663101B1 (ko) | 2007-01-02 |
| TWI256727B (en) | 2006-06-11 |
| US20050145905A1 (en) | 2005-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6126593B2 (ja) | 固体撮像素子、固体撮像素子の製造方法、及び、電子機器 | |
| JP5606961B2 (ja) | 半導体装置 | |
| JP5871616B2 (ja) | イメージセンサ | |
| JP5501379B2 (ja) | 固体撮像装置および撮像システム | |
| TWI449424B (zh) | Production method of solid state image pickup device | |
| US7675100B2 (en) | CMOS image sensor and method for fabricating the same | |
| KR100745991B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100791346B1 (ko) | 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서 | |
| US8390043B2 (en) | Solid-state imaging device with stress-relieving silicide blocking layer and electronic apparatus comprising said solid-state device | |
| JP5921129B2 (ja) | 固体撮像装置、及び固体撮像装置の製造方法 | |
| JP2009088415A (ja) | 固体撮像装置及びその製造方法、並びにカメラ | |
| JP2015053296A (ja) | 半導体素子およびこれを備えた半導体装置 | |
| JP4004484B2 (ja) | 固体撮像素子の製造方法 | |
| TWI452682B (zh) | 光電轉換裝置 | |
| JP3865728B2 (ja) | 閾値電圧変調方式のｍｏｓ型固体撮像素子およびその製造方法 | |
| US11996420B2 (en) | Image sensor comprising a grid pattern and a conductive pattern | |
| JP2006156611A (ja) | 固体撮像装置及び撮像システム | |
| KR100716911B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| JP2006222366A (ja) | 固体撮像素子およびその製造方法 | |
| KR20050105586A (ko) | 이미지센서 및 그 제조방법 | |
| KR20070034292A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20050106932A (ko) | 이미지센서 및 그 제조방법 | |
| TW202318651A (zh) | 影像感測器及其製造方法 | |
| KR20230033963A (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100612423B1 (ko) | 씨모스 이미지 센서 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060502 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061003 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |