JP4631661B2 - 固体撮像素子 - Google Patents

固体撮像素子 Download PDF

Info

Publication number
JP4631661B2
JP4631661B2 JP2005328613A JP2005328613A JP4631661B2 JP 4631661 B2 JP4631661 B2 JP 4631661B2 JP 2005328613 A JP2005328613 A JP 2005328613A JP 2005328613 A JP2005328613 A JP 2005328613A JP 4631661 B2 JP4631661 B2 JP 4631661B2
Authority
JP
Japan
Prior art keywords
signal output
photoelectric conversion
output transistor
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005328613A
Other languages
English (en)
Other versions
JP2007134633A (ja
Inventor
聡 荒明
正紀 舟木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2005328613A priority Critical patent/JP4631661B2/ja
Publication of JP2007134633A publication Critical patent/JP2007134633A/ja
Application granted granted Critical
Publication of JP4631661B2 publication Critical patent/JP4631661B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は固体撮像素子に係り、特に被写体からの光をフォトダイオードで光電変換して得た電荷を一度蓄積するタイプの固体撮像素子に関する。
固体撮像素子として、CCD(Charge Coupled Device:電荷結合素子)やCMOS(Complementary MOS)センサが知られている。このうち、CMOSセンサは、CCDに比べて安価に製造できること、低消費電力であること、高画素数化に適していることなどから注目されている。このCMOSセンサには様々な方式のものが提案されているが、高いダイナミックレンジを示す素子として、ローリングシャッタ方式のCMOSセンサが知られている(例えば、特許文献1参照)。
図9は特許文献1記載の従来の固体撮像素子の一例の断面図を示す。この従来の固体撮像素子は、ローリングシャッタ方式のCMOSセンサで、p型のシリコン基板1の表面にソース領域となるn領域2と、ドレイン領域となるn領域3とが離間して形成されており、また、n領域2とn領域3の上に、一部に開口部が形成されたゲート酸化膜4が形成されると共に、n領域2上のゲート酸化膜4が形成されていない領域に、高誘電率の高誘電層5が形成されている。更に、ゲート酸化膜4上には転送ゲート電極6とドレイン電極7とが形成されている。ドレイン電極7はn領域3に接続されている。また、高誘電層5上には電極8が形成されている。
この構造の固体撮像素子では、n領域2の上に形成されたゲート酸化膜4の一部が受光面となっていて、この受光面の下方に位置するn領域2と基板1とがフォトダイオードと蓄積用のキャパシタの結合した構造になっており、高誘電層5とゲート酸化膜4の下の両方で電荷が溜められる構造になっている。これにより、フォトダイオードだけの構造を持った撮像素子よりも電荷を多く蓄積できるため、ダイナミックレンジの広い固体撮像素子を提供できる。
また、この固体撮像素子は、フォトダイオードの電荷読み取りの際、転送ゲート電極6をオンにして、n領域2に蓄積された電荷を、ドレイン電極7を介して読み出す。この動作は各ライン毎に順次に行われる。この固体撮像素子では、ある1ラインの各画素と次のラインの各画素で光電変換しているタイミングが異なるため、動画を撮影した場合、ある画素から信号を読んでいる間に、その画素の次のラインの各画素が光電変換を行うまでに時間が経過してしまう。これがローリングシャッタ方式である。
ところで、平行平板キャパシタンス(capacitance)の容量Cは、電極間の距離をd、電極間にある物質の誘電率をε、各電極の面積をSとすると、周知のように、C=εS/dにより表されることが知られている。また、容量Cが大きいほど電荷の保持容量が大きくなる。上記の距離dは、図9の固体撮像素子の場合、実質的にゲート酸化膜4の膜厚で決まっている。また、誘電率εを決める絶縁層は、基板1のシリコン(Si)とゲート酸化膜4の材質で決まっているが、MOS型トランジスタのゲート酸化膜4は、シリコンを熱酸化したSiOで形成されている。
上記の蓄積容量Cを高めるために、上式に基づいてゲート酸化膜4の膜厚を薄くしようとすると、ゲート酸化膜4がSiOの場合、膜厚が1.5nmより薄くなると、1A/cmより大きなトンネル電流が流れてしまう(特許文献2参照)。また、ゲート酸化膜4が薄くなると、トンネル電流は指数関数的に増大することが広く知られている。従って、SiOであるゲート酸化膜4を非常に薄くすることだけでは、蓄積容量Cを大きくするのには限界がある。
特開平5−121719号公報 特開2001−267565号公報
上述の固体撮像素子は高いダイナミックレンジである。しかし、上述の従来の固体撮像素子はローリングシャッタ型CMOSセンサであるため、その動作を図10と共に、簡単のため2行4列の画素P11〜P24で説明すると、同図(A)に示す或る1行の画素P11〜P14を左方向から右方向へ順番に読み出しを行い(実線矢印I)、1行読み終わると次の行の先頭に戻り(破線矢印II)、続いて次の行を再び左から右方向へ読む(実線矢印III)という動作を繰り返す。従って、画素各々が選択されたときに初めて露光される処理になるので、画素すべて読み終わった時点で各々の画素で信号の取得時間が一致しない。CMOSセンサの全ての画素を読み終わった時点で1枚の絵を読んだことになる。
例えば、図10(B)に示すように画面左から右方向へ動く長方形150を撮影した場合、従来のローリングシャッタ型CMOSセンサを用いて撮影すると、撮影した画像は各行で撮影時刻が異なるために、上述のように画素を読んでいる間に撮影したい長方形が動いてしまうと、図10(C)に示すように、長方形150の移動により歪んで平行四辺形の像151となって撮影される。
従って、動きの速い被写体を撮影した場合、上述の図10(C)で生じた読み出し方式に依存した画像の歪が生じてしまう。このため、従来の固体撮像素子では高速に動く物体、撮像素子自身が動く場合を撮像することが難しい。
本発明は以上の点に鑑みなされたもので、これら動きのある物体を撮影しても広ダイナミックレンジな映像を撮影でき、しかもグローバルシャッタ機能を有する固体撮像素子を提供することを目的とする。
上記の目的を達成するため、第1の発明は、基板上に絶縁膜を挟んで形成されたリング状ゲート電極を持つ信号出力用トランジスタと、基板に設けられた光を電荷に変換して蓄積する光電変換領域と、光電変換領域に蓄積された電荷を信号出力用トランジスタへ転送する電荷転送手段とを含む画素が複数2次元配列されており、複数の全画素の光電変換領域に被写体からの光を同時に露光し、露光期間に光電変換領域に蓄積した電荷を、電荷転送手段を介して信号出力用トランジスタへ全画素一斉に転送した後、各画素の信号出力用トランジスタから撮像信号を順次出力するグローバルシャッタ機能を備えた固体撮像素子であって、絶縁膜は、二酸化シリコンによる第1の絶縁膜と、二酸化シリコンよりも誘電率の高い高誘電材料による第2の絶縁膜とが、基板の全面に積層された構造であることを特徴とする。
この発明では、絶縁膜が二酸化シリコンによる第1の絶縁膜と、二酸化シリコンよりも誘電率の高い高誘電材料による第2の絶縁膜とが積層された構造であるので、リング状ゲート電極を持つ信号出力用トランジスタの蓄積容量を、同程度の膜厚の二酸化シリコンだけの絶縁膜を使用した場合に比べて大きくすることができる。
また、上記の目的を達成するため、第2の発明は、第1の発明と同様のグローバルシャッタ機能を備えた固体撮像素子であって、絶縁膜は、二酸化シリコンよりも誘電率の高い高誘電材料により、基板の全面に形成された構造であることを特徴とする。この発明では、絶縁膜が、二酸化シリコンよりも誘電率の高い高誘電材料により形成されているので、リング状ゲート電極を持つ信号出力用トランジスタの蓄積容量を、同程度の膜厚の二酸化シリコンだけの絶縁膜を使用した場合に比べて大きくすることができる。
また、上記の目的を達成するため、第3の発明は、第1の発明と同様のグローバルシャッタ機能を備えた固体撮像素子であって、絶縁膜は、リング状ゲート電極の下の基板の領域のみにおいて、基板全面に設けられた二酸化シリコンによる第1の絶縁膜に、二酸化シリコンよりも誘電率の高い高誘電材料による第2の絶縁膜が積層された構造であることを特徴とする。
この発明では、リング状ゲート電極の下の基板の領域のみにおいて、絶縁膜が二酸化シリコンによる第1の絶縁膜と、二酸化シリコンよりも誘電率の高い高誘電材料による第2の絶縁膜とが積層された構造であるので、リング状ゲート電極を持つ信号出力用トランジスタの蓄積容量を、同程度の膜厚の二酸化シリコンだけの絶縁膜を使用した場合に比べて大きくすることができる。
また、上記の目的を達成するため、第4の発明は、第1の発明と同様のグローバルシャッタ機能を備えた固体撮像素子であって、絶縁膜は、リング状ゲート電極の下の基板の領域のみにおいて、二酸化シリコンよりも誘電率の高い高誘電材料により形成されていることを特徴とする。この発明では、リング状ゲート電極の下の基板の領域のみにおいて、絶縁膜が二酸化シリコンよりも誘電率の高い高誘電材料により形成されているので、リング状ゲート電極を持つ信号出力用トランジスタの蓄積容量を、同程度の膜厚の二酸化シリコンだけの絶縁膜を使用した場合に比べて大きくすることができる。
ここで、上記の信号出力用トランジスタは、リング状ゲート電極と、リング状ゲート電極の中央開口部に対応する基板の位置に設けられたソース領域と、ソース領域を取り囲み、かつ、リング状ゲート電極の外周に達しないように基板に設けられたソース近傍領域とからなり、ソース近傍領域に入力された電荷の量をしきい値の変化として出力するトランジスタであり、上記の電荷転送手段は、光電変換領域に蓄積された電荷を、同じ画素内の対応するソース近傍領域へ全画素一斉に転送する手段であることを特徴とする。
本発明によれば、グローバルシャッタ機能を備えた固体撮像素子において、信号出力用トランジスタのリング状ゲート電極の下側の絶縁膜を、少なくとも二酸化シリコンよりも誘電率の高い高誘電材料により形成された絶縁膜を含む構造とすることにより、リング状ゲート電極を持つ信号出力用トランジスタの蓄積容量を、同程度の膜厚の二酸化シリコンだけの絶縁膜を使用した場合に比べて大きくすることができるため、信号出力用トランジスタへ従来よりも多くの量の電荷を転送、蓄積することができ、その結果、ダイナミックレンジが広い撮像信号を得ることができる。また、二酸化シリコンだけからなる絶縁膜を蓄積容量増大のために、非常に薄くした場合に生じる各種の問題を発生させることがない。
また、本発明によれば、グローバルシャッタ機能を有するため、動きの速い被写体を撮像しても、読み出し方式に依存する映像の変形などを引き起こすことはなく、画像歪みの無い撮像画像が得られる。
次に、本発明の各実施の形態について図面と共に説明する。まず、本発明に共通する固体撮像素子の基本構造について説明する。図1(A)は本発明になる固体撮像素子の一画素の基本構造を説明する平面図、同図(B)は同図(A)のX−X’線に沿う断面図を示す。図1(A)、(B)に示すように、この固体撮像素子は、p型基板21上にp型エピタキシャル層22を成長し、このエピタキシャル層22の表面にnウェル23がある。nウェル23上にはゲート酸化膜24を挟んで第1のゲート電極である平面形状がリング状のゲート電極25が形成されている。
リング状ゲート電極25の中心部に対応したnウェル23の表面にはn型のソース領域26が形成されており、そのソース領域26に隣接してソース近傍p型領域27が形成され、更にソース領域26とソース近傍p型領域27の外側の離間した位置にはn型のドレイン領域28が形成されている。更に、ドレイン領域28の下のnウェル23中には埋め込みのp型領域29がある。この埋め込みのp型領域29とnウェル23は、図1(A)に示す埋め込みフォトダイオード30を構成している。
埋め込みフォトダイオード30とリング状ゲート電極25との間には、第2のゲート電極である転送ゲート電極31がある。ドレイン領域28、リング状ゲート電極25、ソース領域26、転送ゲート電極31には、それぞれメタル配線であるドレイン電極配線32、リング状ゲート電極配線33、ソース電極配線(出力線)34、転送ゲート電極配線35が接続されている。また、上記の各構成の上方には、図1(B)に示すように遮光膜36が形成されており、その遮光膜36の埋め込みフォトダイオード30に対応した位置には開口部37が穿設されている。この遮光膜36は金属、あるいは有機膜等で形成される。光は、開口部37を通して埋め込みフォトダイオード30に達して光電変換される。
次に、CMOSセンサの画素構造と撮像素子全体の構造について、電気回路で表現した図2と共に説明する。同図において、まず、画素はm行n列に画素敷き詰め領域41に配置されている。図2ではこれらm行n列の画素のうち、s行t列の一画素42を代表として等価回路で表現している。この画素42は、リング状ゲートMOSFET43と、フォトダイオード44と、転送ゲートMOSFET45とからなり、リング状ゲートMOSFET43のドレインがフォトダイオード44のn側端子とドレイン電極配線46(図1の32に相当)に接続され、転送ゲートMOSFET45のソースがフォトダイオード44のp側端子に接続され、ドレインがリング状ゲートMOSFET43のバックゲートに接続されている。
なお、上記のリング状ゲートMOSFET43は、図1(B)ではリング状ゲート電極25直下のソース近傍p型領域27をゲート領域とし、n型のソース領域26及びn型のドレイン領域28を有するnチャネルMOSFETである。また、上記の転送ゲートMOSFET45は、図1(B)では転送ゲート電極31直下のnウェル23をゲート領域、フォトダイオード30の埋め込みのp型領域29をソース領域、ソース近傍p型領域27をドレインとするpチャネルMOSFETである。
図2において、m行n列の各画素から1フレーム分の信号を読み出すために、まず読み出しを始める合図を出すフレームスタート信号を発生させる回路47がある。このフレームスタート信号は撮像素子の外から与えられてもよい。このフレームスタート信号は垂直シフトレジスタ48に供給される。垂直シフトレジスタ48は、m行n列の各画素のうちの何行目の画素を読み出すかの信号を出力する。
各行の画素はリング状ゲート電極、転送ゲート電極、ドレイン電極の電位を制御する制御回路に接続されており、これらの制御回路は垂直レジスタ48の出力信号が供給される。例えば、s行目の各画素のリング状ゲート電極は、リング状ゲート電極配線49(図1の33に相当)を介してリング状ゲート電位制御回路50に接続され、各画素の転送ゲート電極は、転送ゲート電極配線51(図1の35に相当)を介して転送ゲート電位制御回路52に接続され、各画素のドレイン電極は、ドレイン電極配線46(図1の32に相当)を介してドレイン電位制御回路53に接続されている。上記の各制御回路50、52、53には垂直シフトレジスタ48の出力信号が供給される。
なお、リング状ゲート電極は、行毎に制御するので横方向に配線するが、転送ゲート電極は全画素で一斉に制御するので、配線方向は問わず、縦方向でもよい。ここでは横方向に配線するものとして表現する。ドレイン電位制御回路53は、全画素一斉に制御するが、行毎に制御する可能性もあるので、フレームスタート信号と垂直レジスタ48の両方と接続して表現している。
画素42のリング状ゲートMOSFET43のソース電極は、ソース電極配線54(図1の34に相当)を介して2分岐され、一方はスイッチSW1を介してソース電極電位を制御するソース電位制御回路55に接続され、他方はスイッチSW2を介して信号読み出し回路56に接続されている。信号を読み出すときにはスイッチSW1をオフ、スイッチSW2をオンにし、ソース電位を制御する時にはスイッチSW1をオン、スイッチSW2をオフにする。信号は縦方向に出すので、ソース電極の配線方向は縦にする。
信号読み出し回路56は次のように構成されている。画素42の出力はリング状ゲートMOSFET43のソースから行われ、出力線54には負荷、例えば電流源57が繋がっている。従って、ソースフォロア回路となっている。電流源57にはキャパシタC1とキャパシタC2の各一端がスイッチsc1とスイッチsc2を介して繋がっている。他端が接地されているキャパシタC1、C2の各一端は、また差動アンプ58の反転入力端子と非反転入力端子に繋がっており、両キャパシタC1及びC2の電位差を差動アンプ58から出力するようになっている。
このような信号読み出し回路56はCDS回路(相関二重サンプリング回路)と呼ばれ、ここに描かれた方式以外にも種々の回路が提案されており、この回路に限るわけではない。信号読み出し回路56から出力された信号は、出力スイッチswtを介して出力される。同じ列にある出力スイッチswtは、水平シフトレジスタ59から出力される信号によりスイッチング制御される。
この構成の固体撮像素子では、埋め込みのフォトダイオード44(図1(A)の30)に光が入射し、光電変換効果により電子・ホール対が発生し、フォトダイオードの埋め込みp型領域(図1(B)の29)にホールが蓄積される。このとき、転送ゲートMOSFET45はオフ状態である。これらの蓄積は、前フレームの読み出し操作が行われている時に同時に実行されている。
上記の露光は各ライン毎にタイミングがずれることなく同一の1フレーム期間で全画素で行われ、一定期間の露光後、続いて、フレームスタート信号発生回路47から新しいフレームスタート信号が発信されて、次のフレームの読み出しが始まる。最初に転送ゲートMOSFET65がオン状態とされて、画素42のフォトダイオード44を含む画素敷き詰め領域41内の全画素のフォトダイオードからソース近傍p型領域(図1(B)の27、図2ではリング状ゲートMOSFET43のバックゲート)にホールを転送する。その後、全画素の電荷が電荷転送期間のタイミングで信号読み出し回路56に一斉に転送される。その後、信号読み出し回路56により、読み出し期間内で、順次各画素からの信号が読み出される。
信号読み出し時には、まず、スイッチSW1、sc2がオフ、スイッチSW2、sc1がオンとされ、リング状ゲートMOSFET43のソースに接続されたソースフォロア回路が働き、リング状ゲートMOSFET43のソース電位(Vg1−Vth1)がキャパシタC1に記憶される。ここで、Vg1はリング状ゲートMOSFET43のゲート電位、Vth1はソース近傍p型領域27にホールがある状態でのリング状ゲートMOSFET43のしきい値電圧である。
次に、スイッチSW1をオン、スイッチSW2をオフとすると共に、ソース電位制御回路55から出力されるソース電位を所定の高電位に上げる(このとき、リング状ゲートMOSFET43がオンして電流が流れないような電位設定にすることが望ましい。)。この結果、ソース近傍p型領域27のポテンシャルが上昇し、nウェル23のバリアを越えてホールがエピタキシャル層22に排出される(リセット)。
続いて、再び信号読み出し状態にするが、今度はスイッチsc1はオフ、スイッチsc2はオンとし、リング状ゲート電極の電位はVg1とする。しかし、このときは直前の期間でホールが基板に排出されていて、ソース近傍p型領域27にはホールが存在しないので、リング状ゲートMOSFET43のソース電位は、(Vg1−Vth0)となる。ここでVth0は、バックゲート(ソース近傍p型領域27)にホールがない状態でのリング状ゲートMOSFET43のしきい値電圧である。このソース電位はスイッチsc2を介してキャパシタC2に記憶される。
差動アンプ58はキャパシタC1とC2の電位差を出力する。すなわち、差動アンプ58は(Vth0−Vth1)を出力する。この出力値(Vth0−Vth1)は、ホール電荷によるしきい値変化分である。その後、水平シフトレジスタ59から出力される、画素42のt列目の出力パルスに基づき、出力スイッチswtがオンとされ、このswtのオン期間に差動アンプ58からのホール電荷によるしきい値変化分が、画素42の出力信号Voutとしてセンサ外へ出力される。
なお、リセット時のソース電極配線54の電位供給は、ソース電位制御回路55から供給する以外の次の方法もある。すなわち、図2のスイッチSW1、SW2をともにオフとして、ソース電極配線54をフローティングにすると共に、リング状ゲートMOSFET43をリング状ゲート電極配線49の高電位にしてオン状態とし、ソース電極にドレインから電流が供給し、ソース電極電位を上昇させる。この結果、ソース近傍p型領域27のポテンシャルが持ち上げられ、nウェル23のバリアを越えて、ホールがp型エピタキシャル層22に排出される(リセット)。
このような動作をする固体撮像素子は、図2に示すように、1つの画素42にトランジスタ43及び45が配置された1画素2トランジスタ構成であり、上記のようにフォトダイオード44で光電変換した電荷を、オンとされた転送ゲートMOSFET45を通して、全画素一斉にリング状ゲートMOSFET43のバックゲート(図1(B)のソース近傍p型領域27)に転送するので、グローバルシャッタ機能を実現できるCMOSセンサである。
次に、上記の基本構造を備えた、本発明になる固体撮像素子の各実施の形態について説明する。図4(A)は本発明になる固体撮像素子の第1の実施の形態の1画素あたりの平面図、同図(B)は同図(A)のX−X’線に沿う断面図を示す。同図中、図1と同一構成部分には同一符号を付し、その説明を省略する。この実施の形態は、図4(B)に示すように、ゲート酸化膜24’の上全面に高誘電材料による高誘電膜61を形成した点に特徴がある。
ここで、本明細書において、「高誘電材料」とは常誘電体からなり、通常、ゲート酸化膜として用いられるSiO(比誘電率4.5)よりも比誘電率(誘電率)が大きい材料を指している。具体的には、SiON、Si、Al、TiO、BaTiO、SrTiO、Ta、HfSiON、HfO、ZrO、HfAlOやその亜酸化物、過酸化物を指している。
この実施の形態では、まず、nウェル23や埋め込みのp-型領域29が形成された基板上に、図4(B)に示すように、熱酸化によるゲート酸化膜(SiO)24’を通常よりも薄く形成する。続いて、化学気相成長(CVD)法、又は物理気相成長(PVD)法を適用して、ウェハ表面全面に高誘電材料による高誘電膜61をゲート酸化膜24’上に形成する。ここで、高誘電膜61の膜厚と、ゲート酸化膜24’の膜厚との合計の厚さは、図1に示した通常のゲート酸化膜24の膜厚と同程度とされる。
続いて、高誘電膜61上にリング状ゲート電極34、転送ゲート電極31が、通常通りポリシリコンにて形成される。その後、リング状ゲート電極34の中心開口部に対応する位置の高誘電膜61及びゲート酸化膜24’を開孔して、イオン注入によりリング状ゲート電極をマスクとして、その中央開口部に対応する位置にソース領域26を設け、更にこのソース領域26を取り囲み、かつ、リング状ゲート電極27の外周に達しないようにソース近傍領域27が形成される。なお、ソース領域26、ソース近傍p型領域27、ドレイン領域28等の作成方法は、本発明の要旨ではないので、その詳細な説明は省略する。
その後、ソース電極配線34とドレイン電極配線32とは、高誘電膜61及びゲート酸化膜24’の両方を突き通して、基板のソース領域26、ドレイン領域28まで達してコンタクトをとる。これにより、図4(A)、(B)に示す形状の固体撮像素子が得られる。
この実施の形態では、高誘電膜61の誘電率εがSiOのそれよりも大きく、また、ゲート酸化膜24’の膜厚がゲート酸化膜24のそれよりも薄いので、SiOのみのゲート酸化膜24と同程度の膜厚の、高誘電膜61及びゲート酸化膜(SiO)24’からなる2層構造の絶縁膜により決まる、ウェハ上のデバイスやMOSFETの蓄積容量は、SiOのみのゲート酸化膜24を使用した場合に比べて大きくなる。従って、本実施の形態は、従来に比べて蓄積容量が大きくされたリング状ゲートMOSFETのソース近傍p型領域27に、光電変換によりp-型領域29に蓄積されている電荷を一括転送することができる。従って、広ダイナミックレンジのCMOSセンサを実現できる。
また、この実施の形態は、図1〜図3と共に説明した基本構造と同一のグローバルシャッタ機能を有するので、動きのある被写体を撮像しても画像歪みの無い撮像画像が得られる。すなわち、この実施の形態の固体撮像素子に対する露光は各ライン毎にタイミングがずれることなく同一の1フレーム期間で行われる。これは図3の期間(1)に当たる。
一定期間の露光後、転送ゲート(図2の転送ゲートMOSFET45等)により、全画素の電荷が一斉に各画素の所定領域(図2のリング状ゲートMOSFET63のバックゲート、図4のソース近傍p型領域27)に転送される。これは図3の期間(2)に当たる。その後、読み出し回路により、読み出し期間内で、順次各画素からの信号が読み出される。これは図3の期間(3)〜(7)に当たる。
これにより、図5(A)に示すように画面中、例えば左から右方向に移動する被写体(体内の部位)150を撮像した場合でも、撮像画像は同一時刻で露光した画像であるので、同図(B)に160で示すような撮像画像が得られ、被写体150の画像と異なる画像歪みは発生しない。従って、本実施の形態によれば、動きの速い被写体を撮影した場合でも、撮影した画像は歪みや変形なく正確な画像が得られる。
次に、本発明の第2の実施の形態について説明する。図6(A)は本発明になる固体撮像素子の第2の実施の形態の1画素あたりの平面図、同図(B)は同図(A)のX−X’線に沿う断面図を示す。同図中、図1と同一構成部分には同一符号を付し、その説明を省略する。この実施の形態は、図6(B)に示すように、図1(B)のゲート酸化膜24に替えて、高誘電材料による高誘電膜62を形成した点に特徴がある。
この実施の形態では、通常、ゲート酸化膜を形成する工程において、熱酸化による二酸化シリコン(SiO)による酸化膜は形成せず、nウェル23等が形成されているシリコン基板上に直接CVD法又はPVD法を適用してウェハの表面全面に高誘電材料による高誘電膜62を形成する。ここで、高誘電膜62の膜厚は、図1に示した通常のゲート酸化膜24の膜厚と同程度とされる。
その後、高誘電膜62上にリング状ゲート電極34、転送ゲート電極31が、通常通りポリシリコンにて形成される。具体的には図6(A)、(B)に示す形状になる。続いて、ソース電極配線34とドレイン電極配線32とは、高誘電膜61及びゲート酸化膜24’の両方を突き通して、基板のソース領域26、ドレイン領域28まで達してコンタクトをとる。
この実施の形態では、高誘電膜62の誘電率εがSiOのそれよりも大きいので、ウェハ上のデバイスやMOSFETの蓄積容量は、SiOのみのゲート酸化膜24を使用した場合に比べて大きくなる。従って、本実施の形態も、第1の実施の形態と同様に、広ダイナミックレンジなCMOSセンサを実現でき、またグローバルシャッタ機能を有するCMOSセンサを実現できる。
なお、この実施の形態では、SiOによる酸化膜がない分、シリコン基板を汚染してしまう可能性がある。この種の汚染はリークや暗電流を増加させる可能性があるが、同じゲート酸化膜の膜厚でも蓄積容量が大きくできる特長が得られる。
次に、本発明の第3の実施の形態について説明する。図7(A)は本発明になる固体撮像素子の第3の実施の形態の1画素あたりの平面図、同図(B)は同図(A)のX−X’線に沿う断面図を示す。同図中、図1と同一構成部分には同一符号を付し、その説明を省略する。この実施の形態は、図7(B)に示すように、図1(B)のゲート酸化膜24の、リング状ゲート電極25に対応する領域のみを、高誘電材料による高誘電膜63とゲート酸化膜24とからなる2層構造とした点に特徴がある。
すなわち、この実施の形態では、フォトダイオード上部には高誘電膜は形成せず、蓄積容量と関係のあるリング状ゲート電極25の下部のみに高誘電膜63を配置する。これにより、リング状ゲート電極25の下のみの蓄積容量を大きくでき、また、フォトダイオードの上やリング状ゲートMOSFETの周辺回路は従来のゲート酸化膜24が形成されているので、リング状ゲート電極25の下部以外の部分では、蓄積容量を大きくすること無しにデバイスを形成することができる。従って、本実施の形態も、第1及び第2の実施の形態と同様に、広ダイナミックレンジなCMOSセンサを実現でき、またグローバルシャッタ機能を有するCMOSセンサを実現できる。
図8(A)は本発明になる固体撮像素子の第4の実施の形態の1画素あたりの平面図、同図(B)は同図(A)のX−X’線に沿う断面図を示す。同図中、図1と同一構成部分には同一符号を付し、その説明を省略する。この実施の形態は、図8(B)に示すように、図1(B)のゲート酸化膜24の、リング状ゲート電極25に対応する領域のみを、高誘電材料による高誘電膜64で構成した点に特徴がある。本実施の形態も第3の実施の形態と同様の特長を有する。
なお、本発明は以上の実施の形態に限定されるものではなく、半導体の導電型であるp型、n型を以上の実施の形態とは反対導電型に作り、電荷として電子を用い、ポテンシャルの方向を逆にとれば、各実施の形態と全く同じ効果が得られることは勿論である。
本発明の固体撮像素子の一画素の基本構造を説明する平面図と断面図である。 本発明の固体撮像素子の全体構成を電気等価回路で示した図である。 図2の固体撮像素子の動作を説明するタイミングチャートである。 本発明の固体撮像素子の第1の実施の形態の一画素の平面図と断面図である。 本発明により撮像する動きのある被写体画像とその撮影画像の一例を示す図である。 本発明の固体撮像素子の第2の実施の形態の一画素の平面図と断面図である。 本発明の固体撮像素子の第3の実施の形態の一画素の平面図と断面図である。 本発明の固体撮像素子の第4の実施の形態の一画素の平面図と断面図である。 従来の固体撮像素子の一例の一画素の断面図である。 図9の固体撮像素子による読み出し方法と、撮像する動きのある被写体画像とその撮影画像の一例を示す図である。
符号の説明
21 p型基板
22 p型エピタキシャル層
23、23a、23b、23c、23d、231〜235 nウェル
24、24’ SiOによるゲート酸化膜
25 リング状ゲート電極
26 n型ソース領域
27 ソース近傍p型領域
28 n型ドレイン領域
29 埋め込みp型領域
30、44 フォトダイオード
31 転送ゲート電極
32、46 ドレイン電極配線
33、49 リング状ゲート電極配線
34、44 ソース電極配線(出力線)
35、41 転送ゲート電極配線
41 画素敷き詰め領域
42 画素
43 リング状ゲートMOSFET
45 転送ゲートMOSFET
61、62、63、64 高誘電膜


Claims (5)

  1. 基板上に絶縁膜を挟んで形成されたリング状ゲート電極を持つ信号出力用トランジスタと、前記基板に設けられた光を電荷に変換して蓄積する光電変換領域と、前記光電変換領域に蓄積された前記電荷を前記信号出力用トランジスタへ転送する電荷転送手段とを含む画素が複数2次元配列されており、複数の全画素の前記光電変換領域に被写体からの光を同時に露光し、露光期間に前記光電変換領域に蓄積した前記電荷を、前記電荷転送手段を介して前記信号出力用トランジスタへ全画素一斉に転送した後、各画素の前記信号出力用トランジスタから撮像信号を順次出力するグローバルシャッタ機能を備えた固体撮像素子であって、
    前記絶縁膜は、二酸化シリコンによる第1の絶縁膜と、前記二酸化シリコンよりも誘電率の高い高誘電材料による第2の絶縁膜とが、前記基板の全面に積層された構造であることを特徴とする固体撮像素子。
  2. 基板上に絶縁膜を挟んで形成されたリング状ゲート電極を持つ信号出力用トランジスタと、前記基板に設けられた光を電荷に変換して蓄積する光電変換領域と、前記光電変換領域に蓄積された前記電荷を前記信号出力用トランジスタへ転送する電荷転送手段とを含む画素が複数2次元配列されており、複数の全画素の前記光電変換領域に被写体からの光を同時に露光し、露光期間に前記光電変換領域に蓄積した前記電荷を、前記電荷転送手段を介して前記信号出力用トランジスタへ全画素一斉に転送した後、各画素の前記信号出力用トランジスタから撮像信号を順次出力するグローバルシャッタ機能を備えた固体撮像素子であって、
    前記絶縁膜は、二酸化シリコンよりも誘電率の高い高誘電材料により、前記基板の全面に形成された構造であることを特徴とする固体撮像素子。
  3. 基板上に絶縁膜を挟んで形成されたリング状ゲート電極を持つ信号出力用トランジスタと、前記基板に設けられた光を電荷に変換して蓄積する光電変換領域と、前記光電変換領域に蓄積された前記電荷を前記信号出力用トランジスタへ転送する電荷転送手段とを含む画素が複数2次元配列されており、複数の全画素の前記光電変換領域に被写体からの光を同時に露光し、露光期間に前記光電変換領域に蓄積した前記電荷を、前記電荷転送手段を介して前記信号出力用トランジスタへ全画素一斉に転送した後、各画素の前記信号出力用トランジスタから撮像信号を順次出力するグローバルシャッタ機能を備えた固体撮像素子であって、
    前記絶縁膜は、前記リング状ゲート電極の下の前記基板の領域のみにおいて、前記基板全面に設けられた二酸化シリコンによる第1の絶縁膜に、前記二酸化シリコンよりも誘電率の高い高誘電材料による第2の絶縁膜が積層された構造であることを特徴とする固体撮像素子。
  4. 基板上に絶縁膜を挟んで形成されたリング状ゲート電極を持つ信号出力用トランジスタと、前記基板に設けられた光を電荷に変換して蓄積する光電変換領域と、前記光電変換領域に蓄積された前記電荷を前記信号出力用トランジスタへ転送する電荷転送手段とを含む画素が複数2次元配列されており、複数の全画素の前記光電変換領域に被写体からの光を同時に露光し、露光期間に前記光電変換領域に蓄積した前記電荷を、前記電荷転送手段を介して前記信号出力用トランジスタへ全画素一斉に転送した後、各画素の前記信号出力用トランジスタから撮像信号を順次出力するグローバルシャッタ機能を備えた固体撮像素子であって、
    前記絶縁膜は、前記リング状ゲート電極の下の前記基板の領域のみにおいて、二酸化シリコンよりも誘電率の高い高誘電材料により形成されていることを特徴とする固体撮像素子。
  5. 前記信号出力用トランジスタは、
    前記リング状ゲート電極と、前記リング状ゲート電極の中央開口部に対応する前記基板の位置に設けられたソース領域と、前記ソース領域を取り囲み、かつ、前記リング状ゲート電極の外周に達しないように前記基板に設けられたソース近傍領域とからなり、前記ソース近傍領域に入力された電荷の量をしきい値の変化として出力するトランジスタであり、
    前記電荷転送手段は、
    前記光電変換領域に蓄積された前記電荷を、同じ画素内の対応する前記ソース近傍領域へ全画素一斉に転送する手段であることを特徴とする請求項1乃至4のうちいずれか一項記載の固体撮像素子。



JP2005328613A 2005-11-14 2005-11-14 固体撮像素子 Active JP4631661B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005328613A JP4631661B2 (ja) 2005-11-14 2005-11-14 固体撮像素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005328613A JP4631661B2 (ja) 2005-11-14 2005-11-14 固体撮像素子

Publications (2)

Publication Number Publication Date
JP2007134633A JP2007134633A (ja) 2007-05-31
JP4631661B2 true JP4631661B2 (ja) 2011-02-16

Family

ID=38156014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005328613A Active JP4631661B2 (ja) 2005-11-14 2005-11-14 固体撮像素子

Country Status (1)

Country Link
JP (1) JP4631661B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5365033B2 (ja) * 2008-03-12 2013-12-11 ソニー株式会社 固体撮像装置
JP2022068751A (ja) * 2020-10-22 2022-05-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法、並びに電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160620A (ja) * 1999-12-01 2001-06-12 Innotech Corp 固体撮像素子、その製造方法及び固体撮像装置
JP2002353431A (ja) * 2001-05-22 2002-12-06 Canon Inc 光電変換装置及びその製造方法
JP2004273778A (ja) * 2003-03-10 2004-09-30 Seiko Epson Corp 固体撮像装置およびその製造方法
JP2005174968A (ja) * 2003-12-05 2005-06-30 Sharp Corp 固体撮像素子およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160620A (ja) * 1999-12-01 2001-06-12 Innotech Corp 固体撮像素子、その製造方法及び固体撮像装置
JP2002353431A (ja) * 2001-05-22 2002-12-06 Canon Inc 光電変換装置及びその製造方法
JP2004273778A (ja) * 2003-03-10 2004-09-30 Seiko Epson Corp 固体撮像装置およびその製造方法
JP2005174968A (ja) * 2003-12-05 2005-06-30 Sharp Corp 固体撮像素子およびその製造方法

Also Published As

Publication number Publication date
JP2007134633A (ja) 2007-05-31

Similar Documents

Publication Publication Date Title
TWI779360B (zh) 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備
US7642581B2 (en) Solid-state image sensing device
US9819882B2 (en) Global shutter high dynamic range sensor
JP4459098B2 (ja) 固体撮像装置及びカメラ
US6326230B1 (en) High speed CMOS imager with motion artifact supression and anti-blooming
KR101443183B1 (ko) 고체 촬상 장치 및 카메라
JP3734717B2 (ja) イメージセンサ
JP3592107B2 (ja) 固体撮像装置およびカメラ
US7205523B2 (en) Solid state image pickup device, method of manufacturing the same, and camera
JP6873905B2 (ja) 固体撮像装置および電子機器
JP2010213140A (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
US20110241080A1 (en) Solid-state imaging device, method for manufacturing the same, and electronic apparatus
JP4695902B2 (ja) 固体撮像装置の製造方法
JP2009026984A (ja) 固体撮像素子
JP2005065184A (ja) 固体撮像装置及びその駆動方法、並びにそれを用いたビデオカメラ及びスチルカメラ
JP2003017677A (ja) 撮像装置
JP2007115787A (ja) 固体撮像素子
JP4746962B2 (ja) 固体撮像装置及び撮像システム
JP4631661B2 (ja) 固体撮像素子
JP4720402B2 (ja) 固体撮像装置
US8607424B1 (en) Reverse MIM capacitor
JP4876235B2 (ja) 固体撮像素子及びその製造方法
JP2006210680A (ja) 固体撮像素子
JP2009026892A (ja) 固体撮像素子
JP2014078869A (ja) 固体撮像素子および撮像装置並びに固体撮像素子の駆動制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101101

R151 Written notification of patent or utility model registration

Ref document number: 4631661

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250