JP5365033B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP5365033B2
JP5365033B2 JP2008062487A JP2008062487A JP5365033B2 JP 5365033 B2 JP5365033 B2 JP 5365033B2 JP 2008062487 A JP2008062487 A JP 2008062487A JP 2008062487 A JP2008062487 A JP 2008062487A JP 5365033 B2 JP5365033 B2 JP 5365033B2
Authority
JP
Japan
Prior art keywords
layer
solid
state imaging
imaging device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008062487A
Other languages
English (en)
Other versions
JP2009218480A (ja
Inventor
香織 瀧本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008062487A priority Critical patent/JP5365033B2/ja
Priority to US12/389,864 priority patent/US7939860B2/en
Publication of JP2009218480A publication Critical patent/JP2009218480A/ja
Application granted granted Critical
Publication of JP5365033B2 publication Critical patent/JP5365033B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/103Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements

Description

本発明は固体撮像装置に関し、特には光電変換を行うセンサが形成された半導体基板表面の界面準位を補償することが可能な固体撮像装置に関する。
ビデオカメラやデジタルスチルカメラなどは、CCD(Charge Coupled Device)やCMOSイメージセンサで構成された固体撮像装置が広く使用されている。これらの固体撮像装置に共通して、感度の向上と並んでノイズ低減は重要な課題である。
特に、入射光が無い状態で、入射光の光電変換により生じる純粋な信号電荷が無いにもかかわらず、受光面の基板界面に存在する微小欠陥から発生する電荷(電子)が、信号として取り入れられて微小電流となって検知される暗電流や、センサ部と上層膜との界面における界面準位が発生源となる暗電流は、固体撮像装置として低減されるべきノイズである。
界面準位起因の暗電流の発生を抑制する手法の一つに、センサ(例えばフォトダイオード)上にP+層からなるホール蓄積(ホールアキュムレーション)層を有する埋め込み型フォトダイオード構造、いわゆるHAD(Hole Accumulated Diode)構造が知られている。
図4には、HAD構造の断面図を示す。この図に示すように、HAD構造は、N型の半導体基板101の表面側に下層側からPウェル拡散層102とN型拡散層103とをこの順に設けた埋め込み型のフォトダイオードDが設けられている。そして、このフォトダイオードD上部における半導体基板101の最表面に、P+不純物拡散層からなるホール蓄積層104が形成されている。またホール蓄積層104上は絶縁膜105で覆われ、絶縁膜105の表面が光検知面となっている。
以上のようなHAD構造では、埋め込み型フォトダイオードDの上部にホール蓄積層104を設けたことにより、絶縁膜105と半導体基板101との界面(すなわちホール蓄積層104の表面)に界面準位に起因する電荷(電子)が発生したとしても、この電子はフォトダイオードDを構成するN型拡散層103からなる電荷蓄積部に流入することなく、ホールが多数存在するP+層のホール蓄積層104を流動して消滅する。このため、この界面準位に起因する負電荷が暗電流となって検知されることを防止できる。
以上のようなHAD構造は、CCD、CMOSイメージセンサのどちらにも採用することができ、さらに従来の表面照射型のイメージセンサに加え、裏面照射型のイメージセンサ(例えば、特許文献1参照。)にも取り入れることができる。
HAD構造の一般的な作製方法は次のようである。先ず、フォトダイオードDが形成された半導体基板101上に、熱酸化シリコン膜またはCVD酸化シリコン膜からなる絶縁膜105を形成する。次に、絶縁膜105を介してのイオン注入により、ホウ素(B)や二フッ化ホウ素(BF2)等のP型不純物を半導体基板101の表面層(フォトダイオードDの表面層)に導入する。その後、アニール処理によって導入した不純物の活性化を施し、界面近傍にP+不純物拡散層からなるホール蓄積層104を形成する。
特開2003−338615号公報
しかしながら、上述したホール蓄積層104形成のためには、半導体基板101の表面層に導入した不純物の活性化に700℃以上という高温でのアニール処理が必要不可欠である。このため、400℃以下といった低温プロセスのみによるホール蓄積層104の形成は困難である。また、700℃以上という高温でのアニール処理においては、先に形成されている他の不純物層においての不純物の拡散が避けられない。
またここで、フォトダイオードDのN型拡散層103に蓄積されている電荷を読み出す場合には、例えばCMOSセンサであれば、HAD構造に隣接して半導体基板101上に設けられた転送ゲートに電圧を印加する。これにより、フォトダイオードDに隣接する半導体基板101の表面層にチャネルを形成し、N型の拡散層からなるてフローティングディフュージョンに電荷を転送する。このため、フォトダイオードDのN型拡散層(電荷蓄積部)103からフローティングディフュージョンへの電荷の転送効率を考慮すると、N型拡散層103はできるだけ浅い位置に形成することが望まれる。そして、N型拡散層103を浅い位置に形成するには、この上部に形成されるホール蓄積層104を相当程度に薄くする必要がある。これは、CCDセンサでも同様である。
ところが、ホール蓄積層104の深さは、HAD構造表面における界面準位に起因する暗電流とトレードオフの関係にあり、ホール蓄積層104を薄くすることは暗電流を増加させる要因となる。しかもホール蓄積層104の深さは、ホール蓄積層104を形成する際のイオン注入時における絶縁膜105の膜厚ばらつきの影響を受け易く、浅くするに従ってホール蓄積層104の深さばらつきが増大し、暗電流増加に与える影響が大きくなる。
そこで本発明は、高温での熱処理プロセスを必要とする不純物拡散層からなるホール蓄積層を設けることなく界面準位に起因した暗電流を低減することが可能で、これにより半導体基板の浅い位置にセンサを設けて電荷転送効率の向上が図られた固体撮像装置を提供することを目的とする。
このような目的を達成するための本発明の固体撮像装置は、半導体基板の表面層に形成されたN型の不純物拡散層を有するフォトダイオードと、第1金属材料を含有する絶縁材料からなり、前記フォトダイオード上に設けられ、前記半導体基板に対してホールをアキュムレートさせる方向の効果を及ぼす負電荷蓄積層と、前記第1金属材料よりも電気陰性度が大きい第2金属材料を含有する絶縁材料からなり前記フォトダイオードと前記負電荷蓄積層との間に設けられた界面層とを備え、前記フォトダイオードは、前記N型の不純物拡散層が前記界面層と対向する部分においてホールアキュムレーション層となったことを特徴としている。
このような構成の固体撮像装置では、不純物拡散層からなるセンサが設けられた半導体基板の表面上に、電気陰性度の高い第2金属材料が含まれた界面層を介して負電荷蓄積層が配置されているため、界面層内においては負電荷蓄積層側をプラス、半導体基板(センサ)側をマイナスとしたダイポールが形成される。このダイポールの影響によって、負電荷蓄積層における負バイアス効果が高くなり、半導体基板の表面側に効果的に正電荷が引き寄せられ、この部分にホール蓄積(ホールアキュムレーション)層を形成して界面準位が補償される。
以上説明したように本発明の固体撮像装置によれば、センサが設けられた半導体基板表面とその上部の負電荷蓄積層との間に、界面層を設けてその内部にダイポールを形成することにより、半導体基板表面に正電荷を効果的に引き寄せてこの部分にホール蓄積(ホールアキュムレーション)層を形成して界面準位を補償することが可能になる。したがって、センサ表面に高温での熱処理が必要な不純物拡散層からなるホール蓄積層を設けることなく、HAD構造を構成して暗電流の発生を防止することが可能になる。この結果、半導体基板の表面の浅い位置にセンサを設けることができ、このセンサ脇にゲート電極を介して配置したフローティングディフュージョンへの電荷の転送効率を高めることが可能になる。
以下、本発明の固体撮像装置の実施の形態を図面に基づいて詳細に説明する。尚、図4を用いて説明したと同一の構成要素には同一の符号を付して説明を行う。
<固体撮像装置>
図1は、本発明の固体撮像装置をCMOSセンサに適用した場合の1画素分の要部断面図であり、図2は図1のA部拡大図である。これらの図に示すように、固体撮像装置1は、センサ部がHAD構造の固体撮像装置であり、次のような構成となっている。
N型の単結晶シリコンからなる半導体基板101の表面側には、例えば溝型の素子分離101a(shallow trench isolation:STI)が設けられて各画素領域が分離されている。素子分離領域101aで分離された画素領域における半導体基板101の表面側にはPウェル拡散層102が設けられている。また半導体基板101上には、Pウェル拡散層102を横切る状態で、ゲート絶縁膜3を介して転送ゲート5がパターン形成されている。ゲート絶縁膜3は、例えば酸化シリコン膜からなるか、または酸化ハフニウム膜のような高誘電率膜を用いて構成されていても良い。さらにゲート電極5は、ポリシリコン膜からなるかまたは金属材料で構成されていても良い。このような構成の各転送ゲート5は、例えば絶縁性のサイドウォール7を備えて設けられている。尚、ここでの図示は省略したが、各画素領域のPウェル拡散層102上には、転送ゲート5の他にもリセットゲートやアンプゲートが併設されていることとする。
以上のような転送ゲート5で仕切られた画素領域の一方側は、受光領域となる。この受光領域におけるPウェル拡散層102の表面側にはN型拡散層103が配置され、このPウェル拡散層102とN型拡散層103とでダイオードDが構成されている。このようなダイオードDにおいては、光電変換によって得られた電荷がN型拡散層103に蓄積される。したがって、N型拡散層103が電荷蓄積層となる。
一方、転送ゲート5の他方の脇には、Pウェル拡散層102の表面側にN型の拡散層からなるフローティングディフュージョン9が設けられている。
以上のような素子分離101a、転送ゲート5、ダイオードD、さらにはフローティングディフュージョン9が設けられた半導体基板101上は、酸化シリコン膜105で覆われている。この酸化シリコン膜105は、単結晶シリコンからなる半導体基板101の界面準位を下げる膜として設けられている。
そして、ダイオードDが設けられた受光領域における酸化シリコン膜105上には、界面層11を介して負電荷蓄積層13がパターン形成されている。
このうち、上層の負電荷蓄積層13は、負の固定電荷を有する膜であって、第1金属材料を含有する絶縁材料からなる。特に第1金属材料の酸化物絶縁膜が好適であり、膜中に少なくとも一部が結晶化した領域を有するものとする。第1金属材料としては、ハフニウム(Hf)、ジルコニウム(Zr)、アルミニウム(Al)、タンタル(Ta)、チタン(Ti)、イットリウム(Y)、ランタノイド(La,Ce,Pr,Nd,Pm,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb,Lu)などが用いられる。
このような負電荷蓄積層13は、例えば、酸化ハフニウム(HfO2)膜、酸化アルミニウム(Al23)膜、酸化ジルコニウム(ZrO2)膜、酸化タンタル(Ta25)膜、もしくは酸化チタン(TiO2)膜で形成される。上記あげた種類の膜は、絶縁ゲート型電界効果トランジスタのゲート絶縁膜等に用いられている実績があり、そのため、成膜方法が確立されているので容易に成膜することができる。成膜方法としては、例えば、化学気相成長法、スパッタリング法、原子層蒸着法等が挙げられるが、原子層蒸着法を用いれば、成膜中に界面準位を低減するSiO2層を同時に1nm程度形成することができるので好適である。また、上記以外の材料としては、酸化ランタン(La23)、酸化プラセオジム(Pr23)、酸化セリウム(CeO2)、酸化ネオジム(Nd23)、酸化プロメチウム(Pm23)、酸化サマリウム(Sm23)酸化ユウロピウム(Eu23)、酸化ガドリニウム(Gd23)、酸化テルビウム(Tb23)、酸化ジスプロシウム(Dy23)、酸化ホルミウム(Ho23)、酸化エルビウム(Er23)、酸化ツリウム(Tm23)、酸化イッテルビウム(Yb23)、酸化ルテチウム(Lu23)、酸化イットリウム(Y23)等があげられる。
また、このような負電荷蓄積層13は、絶縁性を損なわない範囲で、膜中にシリコン(Si)や窒素(N)が添加されていてもよい。その濃度は、膜の絶縁性が損なわれない範囲で適宜決定される。このように、シリコン(Si)や窒素(N)が添加されることによって、膜の耐熱性やプロセスの中でのイオン注入の阻止能力を上げることが可能になる。
このような負電荷蓄積層13は、ここでは例えば酸化ハフニウム膜からなることとする。
また界面層11は、負電荷蓄積層13に含まれる第1金属材料よりも電気陰性度が大きい第2金属材料を含有する絶縁材料からなる。特に第2金属材料の酸化物絶縁膜が好適である。例えば負電荷蓄積層13に含まれる第1金属材料がハフニウム(Hf)であれば、界面層11に含有される第2金属材料としては、アルミニウム(Al),チタン(Ti),タンタル(Ta),バナジウム(V),ニオブ(Nb),プロトアクチニウム(Pa),クロム(Cr),モリブデン(Mo),タングステン(W),マンガン(Mn),テクネチウム(Tc),レニウム(Re),ルテニウム(Ru),コバルト(Co)、またはニッケル(Ni)などが用いられる。このような界面層11は、ここでは例えば酸化アルミニウム(Al23)膜からなることとする。
そしてここでの図示は省略したが、以上のような界面層11および負電荷蓄積層13がパターン形成されている酸化シリコン膜105上は、例えば光透過性材料からなる第1層間絶縁膜で覆われており、この第1層間絶縁膜上には埋め込みダイオードDが設けられた受光領域を開口する遮光膜が設けられ、さらに遮光膜を覆う状態で光透過性材料からなる第2層間絶縁膜が設けられている。そして、この第2層間絶縁膜上には、必要に応じて反射防止膜や、カラーフィルター層、および集光レンズが設けられた構成となっている。
以上のような構成の固体撮像装置1においては、Pウェル拡散層102とその上部のN型拡散層103とからなるダイオードDがセンサとして設けられた半導体基板101の表面上に、電気陰性度の高い第2金属材料が含まれた界面層11を介して負電荷蓄積層13が配置されている。このため、界面層11内においては負電荷蓄積層13側をプラス、半導体基板101側(ダイオードDのN型拡散層103側)をマイナスとしたダイポールpが形成される。このダイポールpの影響により、負電荷蓄積層における負バイアス効果が高くなり、半導体基板101の表面に効果的に正電荷が引き寄せられ、この部分にホール蓄積(ホールアキュムレーション)層を形成して界面準位が補償される。
したがって、半導体基板101の表面(すなわちダイオードDのN型拡散層103の表面)に、高温での熱処理が必要な不純物拡散層からなるホール蓄積層を設けることなく、正電荷を効果的に引き寄せてなるホール蓄積層を有するHAD構造を構成して暗電流の発生を防止することが可能になる。
この結果、半導体基板101の表面の浅い位置にダイオードDの電荷蓄積部となるN型拡散層103を設けることができ、このダイオードDに読出ゲート5極を介して配置したフローティングディフュージョン9への電荷の転送効率を高めることが可能になる。
ここで、界面層11を設けずに負電荷蓄積層13のみを酸化シリコン膜105上に設けた構成と比較した場合、上述したようなダイポールが発生する界面層11を設けた実施形態の構成では、このダイポールpの影響により、負電荷蓄積層における負バイアス効果が向上するため、半導体基板101の表面層により正電荷を引き寄せ易くなる。この結果、上述したような第1金属材料を含有することによって加工性の難易度が高い負電荷蓄積層13の膜厚を、より薄く設定することが可能になる。尚、ダイポールpを発生させる界面層11は、数原子層分の厚みがあればその機能を発揮する。したがって、この界面層11と負電荷蓄積層13との膜厚を合わせても、界面層11を設けずに負電荷蓄積層13のみとした構成よりも薄膜化が達成される。
尚、以上のようなダイポールの形成による負電荷蓄積層における負バイアス効果の向上については、次のモデルと同様の現象によると考えられる。すなわち、ゲート絶縁膜に高誘電率膜を用いたゲメタルゲートのしきい値電圧の制御の手法として、HfSiON等のハフニウム(Hf)系高誘電率膜上に希土類元素のキャッピング膜を成膜して、その後の熱処理によって希土類元素を拡散させる手法によって、ゲートの実効的仕事関数が変化することが報告されている(参考文献:H.C. Wen et.al., 2007 VLSI symp. P160、P. Sivasubramani et.al., 2007 VLSI symp. P68)。つまり、希土類元素が、HfSiON膜を通過して下層の酸化シリコン膜の界面層に拡散することで、酸素(O)原子と希土類元素が形成するダイポールによって、ゲートの実効的仕事関数が変化するのである。そして、上述した実施形態の構成においては、このモデルと同様の現象によって、ダイポールの形成による負電荷蓄積層における負バイアス効果の向上が図られていると考えられる。
<固体撮像装置の製造方法>
次に図1に示した固体撮像装置の製造手順を図3に基づいて説明する。
先ず、図3(1)に示すように、N型の単結晶シリコンからなる半導体基板101の表面側に、溝型の素子分離101aを形成し、各画素領域を分離する。次に、分離された各画素領域における半導体基板101の表面側に、イオン注入とその後の熱処理とによってPウェル拡散層102を形成する。
その後、半導体基板101上における各画素領域(Pウェル拡散層102)を横切る状態で、ゲート絶縁膜3を介して転送ゲート5をパターン形成する。この際、ここでの図示を省略したリセットゲートやアンプゲートも同一プロセスで形成する。そして、必要に応じてエクステンション領域などの拡散層形成を行った後、これらのゲート電極の側壁に絶縁性のサイドウォール7を形成する。
次いで、転送ゲート5で仕切られたPウェル拡散層102の一方側の表面層に、イオン注入とその後の熱処理とによってN型拡散層103を形成する。これにより、半導体基板101の表面側に、Pウェル拡散層102とN型拡散層103とからなるダイオードDを形成する。
一方、転送ゲート5で仕切られたPウェル拡散層102の他方側の表面層に、イオン注入とその後の熱処理とによってN型拡散層からなるフローティングディフュージョン9を形成する。
次に、図3(2)に示すように、転送ゲート5、ダイオードD、さらにはフローティングディフュージョン9が設けられた半導体基板101上に、酸化シリコン膜105を1−10nmの膜厚で成膜する。このような酸化シリコン膜105の成膜は、熱酸化法、薬液処理によるケミカル酸化法、熱CVD法、プラズマCVD法などによって行われる。
次に、酸化シリコン膜105上に、例えば酸化アルミニウムからなる界面層形成膜11aを0.1−2nmの膜厚または数原子層分の膜厚で成膜する。このような界面層形成膜11の成膜は、物理気相成長法(PVD法)、有機金属化学気相成長法(MOCVD法)、原子層蒸着法(ALD法)などによって行う。
その後、界面層形成膜11a上に、例えば酸化ハフニウムからなる負電荷蓄積層形成膜13aを1−10nm程度の膜厚で成膜する。このような負電荷蓄積層形成膜13aの成膜は、PVD法、MOCVD法、ALD法などによって行う。
その後、図3(3)に示すように、酸化シリコン膜105上において負電荷蓄積層形成膜13aおよび界面層形成膜11aをパターンエッチングし、ダイオードDが設けられた受光領域上のみにこれらの膜を残して界面層11および負電荷蓄積層13を形成する。この際、例えばリソグラフィー法によって負電荷蓄積層形成膜13a上にレジストパターンを形成し、このレジストパターンをマスクに用いて負電荷蓄積層形成膜13aおよび界面層形成膜11aをこの順にエッチングすることにより、これらの膜11a,13aをパターニングする。
そして界面層11および負電荷蓄積層13を形成した後には、必要に応じてさらに上層の構成要素を従来と同様に形成すれば良い。
以上の製造方法により、図1を用いて説明した構成の固体撮像装置を得ることができる。この製造方法では、Pウェル拡散層102およびN型拡散層103からなるダイオードDや、N型の拡散層からなるフローティングディフュージョン9を形成した後には、高温での熱処理を必要とする拡散層からなるホール注入層を形成することなく、上述した負電荷蓄積層13における負バイアス効果を利用して正電荷を引き寄せてなるホール蓄積層を有するHAD構造の固体撮像装置が得られる。
特にこの製造方法では、界面層11を設けることで、負電荷蓄積層13による負バイアス効果を高めることが可能であるため、負電荷蓄積層13のみを酸化シリコン膜105上に設けた構成と比較して、加工性の難易度が高い負電荷蓄積層13の膜厚を、より薄く設定することが可能になる。また、ダイポールpを発生させる界面層11は、数原子層分の厚みがあればその機能を発揮する。したがって、この界面層11と負電荷蓄積層13との膜厚を合わせても、界面層11を設けずに負電荷蓄積層13のみとした構成よりも薄膜化が達成される。この結果、図3(3)を用いて説明した負電荷蓄積層形成膜13および界面層形成膜11のパターンエッチングにおいて、段差被覆部においても下地の酸化シリコン膜105に影響を与えることなく、確実にこれらの膜を除去可能になる。
尚、上述した実施の形態は、本発明の固体撮像装置をCMOSセンサに適用した構成を説明した。しかしながら本発明なセンサを備えた固体撮像装置、特にはダイオード型のセンサーを備えた固体撮像装置に広く適用可能であり、同様の効果を得ることが可能である。例えば、図1で示したと同様のダイオードDを受光用のセンサとして用いたCCDセンサであれば、半導体基板の表面層にはダイオードDに隣接して、不純物拡散層からなるチャネル領域および転送領域がこの順に配置され、さらにチャネル領域と転送領域上を覆う状態で第1転送電極を兼ねた読み出しゲートが設けられ、この読み出しゲートに端部を重ねて転送領域上に第2転送電極が設けられている。このような構成であっても、ダイオードDの上部に酸化シリコン膜と界面層と負電荷蓄積層とをこの順に積層することにより、上述した実施形態と同様の効果を得ることができ、ダイオードDから、チャネル領域を介して転送領域に読み出される電荷量を増加させることが可能である。
実施形態の固体撮像装置の構成を示す要部断面図である。 実施形態の固体撮像装置における界面準位の補償を説明するための要部拡大断面図である。 実施形態の固体撮像装置の製造工程図である。 従来の固体撮像装置の構成を示す要部断面図である。
符号の説明
1…固体撮像装置、5…転送ゲート(ゲート電極)、9…フローティングディフュージョン、11…界面層、13…負電荷蓄積層、101…半導体基板、102…Pウェル(P型拡散層)、103…N型拡散層、105…酸化シリコン膜、D…ダイオード(センサ)

Claims (8)

  1. 半導体基板の表面層に形成されたN型の不純物拡散層を有するフォトダイオードと、
    第1金属材料を含有する絶縁材料からなり、前記フォトダイオード上に設けられ、前記半導体基板に対してホールをアキュムレートさせる方向の効果を及ぼす負電荷蓄積層と、
    前記第1金属材料よりも電気陰性度が大きい第2金属材料を含有する絶縁材料からなり前記フォトダイオードと前記負電荷蓄積層との間に設けられた界面層とを備え
    前記フォトダイオードは、前記N型の不純物拡散層が前記界面層と対向する部分においてホールアキュムレーション層となった
    ことを特徴とする固体撮像装置。
  2. 請求項1記載の固体撮像装置において、
    前記界面層と前記フォトダイオードとの間に酸化シリコン膜が設けられた
    ことを特徴とする固体撮像装置。
  3. 請求項1または2記載の固体撮像装置において、
    前記負電荷蓄積層は酸化ハフニウムからなる
    ことを特徴とする固体撮像装置。
  4. 請求項3記載の固体撮像装置において、
    前記界面層は、前記第2金属材料としてアルミニウム(Al),チタン(Ti),タンタル(Ta),バナジウム(V),ニオブ(Nb),プロトアクチニウム(Pa),クロム(Cr),モリブデン(Mo),タングステン(W),マンガン(Mn),テクネチウム(Tc),レニウム(Re),ルテニウム(Ru),コバルト(Co)、またはニッケル(Ni)28を含む
    ことを特徴とする固体撮像装置。
  5. 請求項1〜4の何れかに記載の固体撮像装置において、
    前記界面層は、前記第2金属材料の酸化物からなる
    ことを特徴とする固体撮像装置。
  6. 請求項1〜5の何れかに記載の固体撮像装置において、
    前記フォトダイオードは、P型拡散層上に前記N型の不純物拡散層を設けた構成である ことを特徴とする固体撮像装置。
  7. 請求項1〜6の何れかに記載の固体撮像装置において、
    前記フォトダイオードの脇には、前記半導体基板上に設けたゲート電極を介してN型の拡散層が配置されている
    ことを特徴とする固体撮像装置。
  8. 請求項1〜7の何れかに記載の固体撮像装置において、
    前記半導体基板に接して当該半導体基板を構成する材料の酸化膜が設けられ、
    前記酸化膜に接して前記界面層が設けられた
    ことを特徴とする固体撮像装置。
JP2008062487A 2008-03-12 2008-03-12 固体撮像装置 Expired - Fee Related JP5365033B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008062487A JP5365033B2 (ja) 2008-03-12 2008-03-12 固体撮像装置
US12/389,864 US7939860B2 (en) 2008-03-12 2009-02-20 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008062487A JP5365033B2 (ja) 2008-03-12 2008-03-12 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2009218480A JP2009218480A (ja) 2009-09-24
JP5365033B2 true JP5365033B2 (ja) 2013-12-11

Family

ID=41062105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008062487A Expired - Fee Related JP5365033B2 (ja) 2008-03-12 2008-03-12 固体撮像装置

Country Status (2)

Country Link
US (1) US7939860B2 (ja)
JP (1) JP5365033B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2945671A1 (fr) * 2009-05-18 2010-11-19 St Microelectronics Sa Photodiode a controle de charge d'interface et procede associe.
FR2945672A1 (fr) * 2009-05-18 2010-11-19 St Microelectronics Sa Photodiode a controle de charge d'interface par implantation et procede associe.
US8872953B2 (en) * 2009-10-30 2014-10-28 Sony Corporation Solid-state imaging device, manufacturing method thereof, camera, and electronic device
JP5050063B2 (ja) * 2010-01-20 2012-10-17 株式会社東芝 固体撮像装置
JP2012054321A (ja) * 2010-08-31 2012-03-15 Sony Corp 固体撮像素子及びその製造方法、並びに固体撮像装置及び撮像装置
US9379275B2 (en) 2012-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for reducing dark current in image sensors
US8816462B2 (en) * 2012-10-25 2014-08-26 Omnivision Technologies, Inc. Negatively charged layer to reduce image memory effect
US9224881B2 (en) * 2013-04-04 2015-12-29 Omnivision Technologies, Inc. Layers for increasing performance in image sensors
JP2014241363A (ja) * 2013-06-12 2014-12-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9754993B2 (en) * 2015-08-31 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench isolations and methods of forming the same
US10163949B2 (en) 2016-03-17 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Image device having multi-layered refractive layer on back surface
EP3370251B1 (en) 2017-03-03 2020-11-04 Laser Systems & Solutions of Europe Method for forming a shallow junction in a semiconductor substrate
CN108428712A (zh) * 2018-05-14 2018-08-21 德淮半导体有限公司 图像传感器及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4123415B2 (ja) 2002-05-20 2008-07-23 ソニー株式会社 固体撮像装置
US7148525B2 (en) * 2004-01-12 2006-12-12 Micron Technology, Inc. Using high-k dielectrics in isolation structures method, pixel and imager device
US7507629B2 (en) * 2004-09-10 2009-03-24 Gerald Lucovsky Semiconductor devices having an interfacial dielectric layer and related methods
JP4631661B2 (ja) * 2005-11-14 2011-02-16 日本ビクター株式会社 固体撮像素子
JP4992446B2 (ja) * 2006-02-24 2012-08-08 ソニー株式会社 固体撮像装置及びその製造方法、並びにカメラ

Also Published As

Publication number Publication date
US20090230496A1 (en) 2009-09-17
US7939860B2 (en) 2011-05-10
JP2009218480A (ja) 2009-09-24

Similar Documents

Publication Publication Date Title
JP5365033B2 (ja) 固体撮像装置
JP5151375B2 (ja) 固体撮像装置およびその製造方法および撮像装置
JP4803153B2 (ja) 固体撮像装置とその製造方法および撮像装置
US9064762B2 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and imaging apparatus
JP5347999B2 (ja) 固体撮像素子及びその製造方法、撮像装置
JP5418049B2 (ja) 固体撮像素子及びその製造方法、撮像装置
JP4924634B2 (ja) 固体撮像素子及びその製造方法、撮像装置
KR101541544B1 (ko) 고체 촬상 장치와 그 제조 방법 및 촬상 장치
JP5136081B2 (ja) 固体撮像素子
JP2008177621A (ja) 固体撮像素子

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091007

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091020

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130826

LAPS Cancellation because of no payment of annual fees