JP5136081B2 - 固体撮像素子 - Google Patents

固体撮像素子 Download PDF

Info

Publication number
JP5136081B2
JP5136081B2 JP2008014053A JP2008014053A JP5136081B2 JP 5136081 B2 JP5136081 B2 JP 5136081B2 JP 2008014053 A JP2008014053 A JP 2008014053A JP 2008014053 A JP2008014053 A JP 2008014053A JP 5136081 B2 JP5136081 B2 JP 5136081B2
Authority
JP
Japan
Prior art keywords
film
solid
insulating film
photodiode
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008014053A
Other languages
English (en)
Other versions
JP2009176951A (ja
Inventor
智之 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008014053A priority Critical patent/JP5136081B2/ja
Publication of JP2009176951A publication Critical patent/JP2009176951A/ja
Application granted granted Critical
Publication of JP5136081B2 publication Critical patent/JP5136081B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、固体撮像素子に係わる。
CCD固体撮像素子やCMOS固体撮像素子では、フォトダイオードにおける結晶欠陥や、シリコン基板に形成された受光部とその上の絶縁層との界面における界面準位が、暗電流の原因となることが知られている。
即ち、図10Aに模式的断面図を示し、図10Bにポテンシャル図を示すように、フォトダイオードPDが形成されたシリコン層51と、その上の絶縁層52との界面において、×印で示す界面準位が発生している。この界面準位が暗電流の発生源となり、界面に起源する電子が、暗電流となってフォトダイオードPDに流れ込む。
様々な暗電流の発生要因のうち、界面準位に起因する暗電流の発生を制御する技術として、いわゆるHAD(Hole Accumulation Diode)構造が採用されている(例えば、特許文献1を参照。)。
具体的には、図11Aに模式的断面図を示し、図11Bにポテンシャル図を示すように、シリコン層51の表面付近にp型の不純物を導入して、pの半導体領域を形成して、このpの半導体領域を、正電荷(ホール)を蓄積するための正電荷蓄積領域53とする。
このように、界面に正電荷蓄積領域53を形成したHAD構造とすることにより、フォトダイオードPDを界面から離して、界面準位を発生源とする暗電流を抑制することが可能になる。
一般に、HAD構造を形成する際には、B,BFのようなイオンをアニール温度でイオン注入することにより、界面付近に正電荷蓄積領域53となるpの半導体領域を形成している。
特開2005−123280号公報
しかしながら、上述したHAD構造を有する固体撮像素子を製造する際に、HAD構造による効果を高めることを目的として、高濃度のイオン注入を行った場合には、イオン注入によるダメージによる欠陥の発生が問題となる。
そこで、図12Aに模式的断面図を示し、図12Bにポテンシャル図を示すように、フォトダイオードPDが形成されたシリコン層51の上に形成する絶縁層として、通常の絶縁層52の代わりに、負の固定電荷54を有する絶縁層55を形成することが考えられる。
これにより、図12Bに示すように、バンドを曲げて、特に界面付近に正電荷(ホール)が蓄積されるようにすることができる。
このような負の固定電荷54を有する絶縁層55の材料としては、例えば、HfOが挙げられる。
ところが、負の固定電荷を持つ膜中には、固定電荷だけなく、電子トラップも多く存在している。
トラップされた電子も、固定電荷と同様に、HAD構造による効果を増大させることが可能である。しかし、時間の経過と共に、電子が基板酸化層(IFL)をトンネリングして、基板中へ拡散していくため、正電荷(ホール)が蓄積されるようにする効果、即ち負バイアス効果が劣化する、という問題がある。
この負バイアス効果の劣化への対策としては、界面にバンドギャップが高いSiO膜を形成することが考えられる。
これにより、電子のトンネリングを抑制することが可能になる。
しかしながら、界面にSiO膜を形成することにより、その分、負の固定電荷を有する膜が界面から離れるため、負バイアス効果が小さくなるという新たな問題が生じる。
上述した問題の解決のために、本発明においては、充分な負バイアス効果により、界面準位による暗電流の発生を抑制することができる固体撮像素子を提供するものである。
本発明の固体撮像素子は、フォトダイオードが形成され、このフォトダイオードの表面に正電荷蓄積領域が形成されたシリコン層と、このシリコン層上に形成された、比誘電率が3.9よりも大きく、シリコンを含有し、負の固定電荷を有する第1の絶縁膜と、この第1の絶縁膜上に形成された、比誘電率が5以上であり、負の固定電荷を有する第2の絶縁膜とを有するものである。
上述の本発明の固体撮像素子の構成によれば、フォトダイオードの表面に正電荷蓄積領域が形成されたシリコン層上に、比誘電率が3.9よりも大きく、シリコンを含有し、負の固定電荷を有する第1の絶縁膜を介して、比誘電率が5以上であり、負の固定電荷を有する第2の絶縁膜が形成されている。
これにより、第1の絶縁膜及び第2の絶縁膜が、いずれも負の固定電荷を有するので、シリコン層の界面付近に正電荷(ホール)が蓄積されるようにすることができる。そして、シリコン層の正電荷蓄積領域と合わせて、界面付近に正電荷(ホール)が蓄積されるようにして、界面準位に起因する暗電流の発生を抑制することができる。
さらに、本発明の固体撮像素子の構成によれば、第1の絶縁膜がシリコンを含有しているので、トラップされた電子のトンネリングを抑制する特性を有している。
これにより、負の固定電荷を有する第2の絶縁膜中に存在する電子トラップの基板への拡散を防止することが可能になるため、正電荷を蓄積させる効果(負バイアス効果)を長期的に維持することができる。
そして、第1の絶縁膜が負の固定電荷を有するので、電子のトンネリングの抑制のためにSiO膜を形成した場合と比較して、負の固定電荷を有する膜を界面に近くすることができ、負バイアス効果を充分な大きさで得ることが可能になる。
上述の本発明によれば、充分な大きさの負バイアス効果により、界面準位に起因する暗電流の発生を抑制することができる。
また、この負バイアス効果を長期的に維持することが可能になる。
従って、本発明により、暗電流を生じることなく安定して動作する、高い信頼性を有する固体撮像素子を実現することができる。
本発明の一実施の形態として、固体撮像素子の概略構成図(断面図)を、図1に示す。
本実施の形態は、本発明を、いわゆる裏面照射型のCMOS固体撮像素子(CMOSイメージセンサ)に適用した場合である。
この固体撮像素子1は、フォトダイオード部41のシリコン基板2に、受光部として、フォトダイオードとなる電荷蓄積領域4が、N型の不純物領域によって形成されている。
このフォトダイオードの電荷蓄積領域4の表面には、Pの正電荷蓄積領域5が形成されている。
そして、これら電荷蓄積領域4及び正電荷蓄積領域5によって、前述したHAD構造が構成されている。
フォトダイオード部41においては、シリコン基板2の電荷蓄積領域4の下方に、MOSトランジスタTr1のゲート電極11が形成され、さらに下方に金属配線による配線層12が形成されている。図1では、3層の配線層12を示している。ゲート電極11及び各層の配線層12の間は、層間の絶縁層13によって絶縁されている。
なお、絶縁層13は、図示しないが、下方に設けられる支持基板等によって支持されている。
電荷蓄積領域4を有するフォトダイオードによって、それぞれの画素が構成される。
各画素には、図示のトランジスタ(この場合は、電荷蓄積領域4に蓄積した電荷を読み出し・転送する転送トランジスタ)Tr1を含む、1個以上のトランジスタを有して構成される。
なお、図示しないが、電荷蓄積領域4のトランジスタTr1のゲート電極11側の界面に、p半導体領域を形成して、絶縁層13との界面における暗電流の発生を抑制することが好ましい。
周辺回路部42においては、N型やP型のMOSトランジスタから成る、MOSトランジスタTr2,Tr3が形成されている。
図示していないが、これらのMOSトランジスタTr2,Tr3のソース・ドレイン領域やチャネルとなる半導体ウエル領域が、シリコン基板2内に形成されている。
フォトダイオードが形成されたシリコン基板2の上層には、負の固定電荷を有する膜として、ハフニウム酸化膜22が形成されている。
ハフニウム酸化膜22上には、SiO膜6が形成されている。
SiO膜6の上には、フォトダイオード部41の一部と、周辺回路部42とを覆うように、遮光膜7が形成されている。
この遮光膜7によって、フォトダイオードに光が入らない領域(図示しないオプティカルブラック領域)を作り、そのフォトダイオードの出力によって画像での黒レベルを決定することができる。
また、周辺回路部42においては、遮光膜7により、光が入ることによるMOSトランジスタTr2,Tr3等の特性の変動を抑制することができる。
SiO膜6及び遮光膜7を覆って、窒化珪素膜(SiN膜)8が形成されている。
この窒化珪素膜8は、屈折率が2程度の膜であり、下地のSiO膜6の膜厚に応じて最適な膜厚を調整することによって、反射防止効果を得ることが可能である。
窒化珪素膜8の上には、画素毎に、対応する色(赤R、緑G、青B)のカラーフィルター9が形成されている。
各カラーフィルター9の上には、それぞれ、集光のためのオンチップレンズ10が設けられている。
このような構成となっていることにより、本実施の形態の固体撮像素子1は、図1の上方から光を入射させて、フォトダイオードの電荷蓄積領域4において、光電変換を生じさせて、入射光を受光検出することができる。
そして、フォトダイオードが形成されたシリコン基板2から見て、下層にある配線層12の側(表面側)とは反対側(裏面側)の上層から光を入射させるので、いわゆる裏面照射型構造となっている。
さらに、本実施の形態の固体撮像素子1においては、特に、シリコン基板2の表面の正電荷蓄積領域5と、負の固定電荷を有するハフニウム酸化膜22との間に、ハフニウムシリケート膜(ハフニウムシリコン酸化物の膜)21が形成されている。
このハフニウムシリケート膜21は、ハフニウム酸化膜22よりは電荷量が小さいが、負の固定電荷を有している。
シリコン基板2の上層に、負の固定電荷を有するハフニウム酸化膜22を設けたことにより、図12A及び図12Bに示したと同様に、バンドを曲げて、界面付近に正電荷(ホール)が蓄積されるようにすることができる。
ハフニウム酸化膜22は、屈折率が2程度であり、好適な膜厚を調整することにより、反射防止効果を得ることも可能になる。
さらに、シリコン基板2の表面の正電荷蓄積領域5と、負の固定電荷を有するハフニウム酸化膜22との間に、シリコンを含有するハフニウムシリケート膜21が形成されていることにより、トラップされた電子のトンネリングを抑制することが可能になる。
ハフニウムシリケート膜21の、ハフニウムとシリコンとの比率は、ハフニウムの含有量で表すと、20〜80%(原子%)とすることが好ましい。この範囲外では、ハフニウムシリケート膜の組成を安定させて成膜を行うことが難しくなる。
ハフニウムシリケート膜21の成膜方法としては、ALD(Atomic Layer Deposition;原子層成長)法やPVD(物理的気相成長)法、MOCVD(有機金属化学的気相成長)法等を採用することができる。
ハフニウムシリケート膜21は、電子のトンネリングの抑制効果と、負のバイアス効果とが、それぞれ充分に得られるようにするために、膜厚を1nm〜5nmの範囲内とすることが好ましい。
本実施の形態の固体撮像素子1は、例えば、次のようにして、製造することができる。
図2に示すように、フォトダイオード部41のシリコン基板2内に電荷蓄積領域4及び正電荷蓄積領域5が形成されており、トランジスタTr1,Tr2,Tr3のゲート電極11及び配線層12が形成されている状態から説明する。
まず、図3に示すように、電荷蓄積領域4及び正電荷蓄積領域5が形成されたシリコン基板2上に、負の固定電荷を有する第1の膜として、ハフニウムシリケート膜21を形成する。
次に、図4に示すように、負の固定電荷を有する第2の膜として、ハフニウム酸化膜22を形成する。
次に、図5に示すように、ハフニウム酸化膜22上に、SiO膜6を形成する。
このSiO膜6を形成することにより、後の遮光膜7のエッチングの際に、ハフニウム酸化膜22の表面を直接エッチングに晒すことを防ぐことが可能になる。また、ハフニウム酸化膜22と遮光膜7を直接接触させることに起因した、ハフニウム酸化膜22と遮光膜7との反応を、抑制することが可能になる
次に、図6に示すように、遮光膜7となる金属膜を形成する。
さらに、図7に示すように、エッチングにより遮光膜7を加工して、フォトダイオード部41上の一部及び周辺回路部42上に残るようにする。
次に、図8に示すように、表面を覆って、窒化珪素膜8を形成する。
最後に、図9に示すように、フォトダイオード部41において、各画素のフォトダイオードの上方に、カラーフィルター9及びオンチップレンズ10を順次形成する。
このようにして、図1に示した固体撮像素子1を製造することができる。
上述の本実施の形態の固体撮像素子1の構成によれば、電荷蓄積領域4及び正電荷蓄積領域5が形成されている、フォトダイオード部41のシリコン基板2上に、ハフニウムシリケート膜21を介して、ハフニウム酸化膜22が形成されている。
これにより、ハフニウムシリケート膜21及びハフニウム酸化膜22が、いずれも、負の固定電荷を有するので、図12A及び図12Bに示したと同様に、バンドを曲げて、界面付近に正電荷(ホール)が蓄積されるようにすることができる。そして、シリコン基板2の正電荷蓄積領域5と合わせて、界面付近に正電荷(ホール)が蓄積されるようにして、界面準位に起因する暗電流の発生を抑制することができる。
また、ハフニウムシリケート膜21がシリコンを含有しているので、トラップされた電子のトンネリングを抑制する特性を有している。これにより、負バイアス効果を長期的に維持することができる。
そして、ハフニウムシリケート膜21が負の固定電荷を有するので、電子のトンネリングの抑制のためにSiO膜を形成した場合と比較して、負の固定電荷を有する膜を界面に近くすることができ、負バイアス効果を充分な大きさで得ることが可能になる。
従って、本実施の形態により、暗電流を生じることなく安定して動作する、高い信頼性を有する固体撮像素子を実現することができる。
なお、図1に示したように、シリコン基板2にフォトダイオードを構成する電荷蓄積領域4を形成する代わりに、シリコン基板上のシリコンエピタキシャル層にフォトダイオードを構成する電荷蓄積領域を形成することも可能である。
上述の実施の形態では、負の固定電荷を有する膜として、ハフニウムシリケート膜21とハフニウム酸化膜22を形成した場合であったが、本発明においては、その他の負の固定電荷を有する膜も、使用することができる。
シリコン層との界面上に形成する、負の固定電荷を有し、かつ電子のトンネリングを抑制する第1の絶縁膜には、シリコンを含有しており、比誘電率が3.9を超える絶縁膜を用いる。
比誘電率と固定電荷の量との間には、はっきりとした相関がある。
シリコンを含有する絶縁膜において、比誘電率が3.9以下では、固定電荷がないか、正の固定電荷を有する。ちなみに、二酸化シリコン(SiO)の比誘電率は、3.9である。
シリコンを含有する絶縁膜において、比誘電率が3.9を超えると、負の固定電荷を持つようになり、比誘電率が大きいほど、負の固定電荷の量が大きくなる。
シリコンを含有しており、比誘電率が3.9を超える絶縁膜としては、前述の実施の形態のハフニウムシリケート膜21の他に、シリコンと、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも1つの元素とを含む、絶縁膜が挙げられる。
例えば、シリコン及び上述の元素を含有する、酸化物、酸窒化物のうち負の固定電荷を有するもの、その他の材料で負の固定電荷を有するもの、等が挙げられる。
第1の絶縁膜の上に形成する、負の固定電荷を有する第2の絶縁膜としては、比誘電率が5以上であり、負の固定電荷を充分に有する絶縁膜を用いる。
比誘電率が5以上であり、負の固定電荷を有する絶縁膜としては、前述の実施の形態のハフニウム酸化膜22の他に、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも1つの元素を含む、絶縁膜が挙げられる。
例えば、上述の元素を含有する、酸化物、酸窒化物のうち負の固定電荷を有するもの、その他の材料で負の固定電荷を有するもの、等が挙げられる。
ちなみに、ハフニウム酸化膜は、20以上の比誘電率を有している。
上述の実施の形態では、CMOS固体撮像素子に本発明を適用した場合であったが、本発明は、その他の構成の固体撮像素子にも適用することができる。
例えば、CCD固体撮像素子においても、本発明を適用して、受光部のフォトダイオードをHAD構造として、その上に、負の固定電荷を有する第1の絶縁膜及び第2の絶縁膜を形成することにより、界面付近に正電荷(ホール)を蓄積させて、界面準位に起因する暗電流の発生を抑制することができる。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
本発明の一実施の形態の固体撮像素子の概略構成図(断面図)である。 図1の固体撮像素子の製造方法を示す製造工程図である。 図1の固体撮像素子の製造方法を示す製造工程図である。 図1の固体撮像素子の製造方法を示す製造工程図である。 図1の固体撮像素子の製造方法を示す製造工程図である。 図1の固体撮像素子の製造方法を示す製造工程図である。 図1の固体撮像素子の製造方法を示す製造工程図である。 図1の固体撮像素子の製造方法を示す製造工程図である。 図1の固体撮像素子の製造方法を示す製造工程図である。 A、B フォトダイオードのシリコン層上に絶縁層を形成した場合を説明する図である。 A、B p半導体領域を形成してHAD構造とした場合を説明する図である。 A、B フォトダイオードのシリコン層上に負の固定電荷を有する絶縁層を形成した場合を説明する図である。
符号の説明
1 固体撮像素子、2 シリコン基板、3 素子分離領域、4 電荷蓄積領域、5 正電荷蓄積領域、6 SiO膜、7 遮光膜、8 窒化珪素膜、9 カラーフィルター、10 オンチップレンズ、11 ゲート電極、12 配線層、13 絶縁層、21 ハフニウムシリケート膜、22 ハフニウム酸化膜、41 フォトダイオード部、42 周辺回路部

Claims (3)

  1. フォトダイオードが形成され、前記フォトダイオードの表面に正電荷蓄積領域が形成されたシリコン層と、
    前記シリコン層上に形成された、比誘電率が3.9よりも大きく、シリコンを含有し、負の固定電荷を有する第1の絶縁膜と、
    前記第1の絶縁膜上に形成された、比誘電率が5以上であり、負の固定電荷を有する第2の絶縁膜とを有する
    ことを特徴とする固体撮像素子。
  2. 前記第1の絶縁膜が、シリコンと、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも1つの元素とを含む、絶縁膜であることを特徴とする請求項1に記載の固体撮像素子。
  3. 前記第2の絶縁膜が、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも1つの元素を含む絶縁膜であることを特徴とする請求項1に記載の固体撮像素子。
JP2008014053A 2008-01-24 2008-01-24 固体撮像素子 Expired - Fee Related JP5136081B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008014053A JP5136081B2 (ja) 2008-01-24 2008-01-24 固体撮像素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008014053A JP5136081B2 (ja) 2008-01-24 2008-01-24 固体撮像素子

Publications (2)

Publication Number Publication Date
JP2009176951A JP2009176951A (ja) 2009-08-06
JP5136081B2 true JP5136081B2 (ja) 2013-02-06

Family

ID=41031738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008014053A Expired - Fee Related JP5136081B2 (ja) 2008-01-24 2008-01-24 固体撮像素子

Country Status (1)

Country Link
JP (1) JP5136081B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5347999B2 (ja) 2009-03-12 2013-11-20 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
US8872953B2 (en) * 2009-10-30 2014-10-28 Sony Corporation Solid-state imaging device, manufacturing method thereof, camera, and electronic device
JP2011114292A (ja) * 2009-11-30 2011-06-09 Sony Corp 固体撮像素子及びその製造方法、並びに撮像装置、並びに半導体素子及びその製造方法
JP5445956B2 (ja) * 2010-02-23 2014-03-19 株式会社リコー 撮像装置
JP5663925B2 (ja) * 2010-03-31 2015-02-04 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP2012054321A (ja) * 2010-08-31 2012-03-15 Sony Corp 固体撮像素子及びその製造方法、並びに固体撮像装置及び撮像装置
JP6345519B2 (ja) * 2014-07-09 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4639000B2 (ja) * 2001-05-21 2011-02-23 パナソニック株式会社 Mis型半導体装置及びその製造方法
JP4722501B2 (ja) * 2004-01-29 2011-07-13 三星電子株式会社 半導体素子の多層誘電体構造物、半導体及びその製造方法
JP4779320B2 (ja) * 2004-08-10 2011-09-28 ソニー株式会社 固体撮像装置およびその製造方法
US7619266B2 (en) * 2006-01-09 2009-11-17 Aptina Imaging Corporation Image sensor with improved surface depletion
JP2007235093A (ja) * 2006-01-31 2007-09-13 Toshiba Corp 半導体装置の製造方法
JP4992446B2 (ja) * 2006-02-24 2012-08-08 ソニー株式会社 固体撮像装置及びその製造方法、並びにカメラ

Also Published As

Publication number Publication date
JP2009176951A (ja) 2009-08-06

Similar Documents

Publication Publication Date Title
JP5347999B2 (ja) 固体撮像素子及びその製造方法、撮像装置
JP5418049B2 (ja) 固体撮像素子及びその製造方法、撮像装置
JP4992446B2 (ja) 固体撮像装置及びその製造方法、並びにカメラ
JP5725239B2 (ja) 固体撮像装置の製造方法、及び、カメラ
JP5369441B2 (ja) 固体撮像素子
JP5151375B2 (ja) 固体撮像装置およびその製造方法および撮像装置
US20180175099A1 (en) Solid-state imaging device and method of producing solid-state imaging device
JP5136081B2 (ja) 固体撮像素子
JP2004235609A (ja) 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ
US8709958B2 (en) Solid-state image pickup element, method of manufacturing the same, and image pickup apparatus including the same
JP2006332124A (ja) 固体撮像素子及びその製造方法
JP2007141938A (ja) 固体撮像素子及びその製造方法
JP2009176950A (ja) 固体撮像素子及びその製造方法
JP2003229558A (ja) 固体撮像素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121029

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees