KR20080012697A - 광학 센서 및 고체 촬상 장치 - Google Patents

광학 센서 및 고체 촬상 장치 Download PDF

Info

Publication number
KR20080012697A
KR20080012697A KR1020060073921A KR20060073921A KR20080012697A KR 20080012697 A KR20080012697 A KR 20080012697A KR 1020060073921 A KR1020060073921 A KR 1020060073921A KR 20060073921 A KR20060073921 A KR 20060073921A KR 20080012697 A KR20080012697 A KR 20080012697A
Authority
KR
South Korea
Prior art keywords
transistor
storage capacitor
region
storage
photodiode
Prior art date
Application number
KR1020060073921A
Other languages
English (en)
Other versions
KR101277990B1 (ko
Inventor
시게토시 스가와
나나 아카하네
사토루 아다치
Original Assignee
고쿠리츠다이가쿠호진 도호쿠다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠다이가쿠호진 도호쿠다이가쿠 filed Critical 고쿠리츠다이가쿠호진 도호쿠다이가쿠
Priority to KR1020060073921A priority Critical patent/KR101277990B1/ko
Publication of KR20080012697A publication Critical patent/KR20080012697A/ko
Application granted granted Critical
Publication of KR101277990B1 publication Critical patent/KR101277990B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0733—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor

Abstract

고체 촬상 장치는 1 차원 또는 2 차원 배열로 저장된 복수의 화소들을 포함하고, 이 복수의 화소 각각은, 빛을 수신하고 광전하를 생성하는 광 다이오드, 이 광 다이오드에 접속되고, 저장 동작 동안에, 광 다이오드를 오버플로우하는 광전하를 전송하는 오버플로우 게이트, 저장 동작 동안에 오버플로우 게이트에 의해 전송되는 광전하를 저장하는 저장 커패시터 소자를 포함한다.
고체 촬상 장치, 광 다이오드

Description

광학 센서 및 고체 촬상 장치{OPTICAL SENSOR AND SOLID-STATE IMAGING DEVICE}
도 1 은 특허 문헌 1 에 해당하는 등가 회로도.
도 2 는 특허 문헌 2 에 해당하는 등가 회로도.
도 3 은 특허 문헌 3 에 해당하는 등가 회로도.
도 4 는 특허 문헌 4 에 해당하는 등가 회로도.
도 5 는 비특허 문헌 3 에 해당하는 등가 회로도.
도 6 은 본 발명의 제 1 실시형태에 따른 고체 촬상 장치의 화소의 등가 회로도.
도 7 은 본 발명의 제 1 실시형태에 따른 고체 촬상 장치의 화소의 개략 평면도.
도 8a 는 본 발명의 제 1 실시형태에 따른 고체 촬상 장치의 화소에서 광 다이오드 (PD1), 오버플로우 게이트 (LO4), 및 저장 커패시터 (CS5) 의 영역을 나타내는 개략 단면도.
도 8b 는 본 발명의 제 1 실시형태에 따른 고체 촬상 장치의 화소에서 광 다이오드 (PD1), 전송 트랜지스터 (T2), 부유 확산 영역 (FD3), 저장 트랜지스터 (S7), 및 저장 커패시터 (CS5) 의 영역을 나타내는 개략 단면도.
도 9 는 본 발명의 제 1 실시형태에 따른 고체 촬상 장치의 구동 타이밍도.
도 10 은 본 발명의 제 1 실시형태에 따른 고체 촬상 장치의 블록도.
도 11 은 본 발명의 제 2 실시형태에 따른 고체 촬상 장치의 화소의 등가 회로도.
도 12 는 본 발명의 제 2 실시형태에 따른 고체 촬상 장치의 화소의 개략 평면도.
도 13 은 본 발명의 제 2 실시형태에 따른 고체 촬상 장치의 구동 타이밍도.
도 14 는 본 발명의 제 3 실시형태에 따른 고체 촬상 장치의 화소의 등가 회로도로서, 제 1 실시형태의 등가 회로도에 대응됨.
도 15 는 본 발명의 제 3 실시형태에 따른 고체 촬상 장치의 화소의 개략 평면도로서, 제 1 실시형태의 평면도에 대응됨.
도 16 은 본 발명의 제 3 실시형태에 따른 고체 촬상 장치의 화소의 등가 회로도로서, 제 2 실시형태의 등가 회로도에 대응됨.
도 17 은 본 발명의 제 3 실시형태에 따른 고체 촬상 장치의 화소의 개략 평면도로서, 제 2 실시형태의 평면도에 대응됨.
도 18 은 본 발명의 제 3 실시형태에 따른 고체 촬상 장치의 화소의 단면도.
도 19 는 본 발명의 제 4 실시형태에 따른 고체 촬상 장치의 화소의 단면도.
도 20 은 본 발명의 제 4 실시형태에 따른 고체 촬상 장치의 화소의 단면도.
도 21 은 본 발명의 제 4 실시형태에 따른 고체 촬상 장치의 화소의 단면도.
도 22 는 본 발명의 제 5 실시형태에 따른 고체 촬상 장치의 2 개 화소의 등 가 회로도.
도 23 은 본 발명의 제 5 실시형태에 따른 고체 촬상 장치의 2 개 화소의 개략 평면도.
도 24 는 본 발명의 제 5 실시형태에 따른 고체 촬상 장치의 구동 타이밍도.
도 25 는 본 발명의 제 6 실시형태에 따른 고체 촬상 장치의 4 개 화소의 등가 회로도.
도 26 은 본 발명의 제 6 실시형태에 따른 고체 촬상 장치의 4 개 화소의 개략 평면도.
도 27 은 본 발명의 제 6 실시형태에 따른 고체 촬상 장치의 구동 타이밍도.
도 28 은 본 발명의 제 7 실시형태에 따른 고체 촬상 장치의 화소의 단면도.
도 29 는 본 발명의 제 7 실시형태에 따른 고체 촬상 장치의 화소의 단면도.
도 30 은 본 발명의 제 7 실시형태에 따른 고체 촬상 장치의 화소의 단면도.
도 31 은 본 발명의 제 7 실시형태에 따른 고체 촬상 장치의 화소의 단면도.
도 32 는 본 발명의 제 7 실시형태에 따른 고체 촬상 장치의 화소의 단면도.
도 33 은 본 발명의 제 7 실시형태에 따른 고체 촬상 장치의 화소의 단면도.
도 34 는 본 발명의 제 7 실시형태에 따른 고체 촬상 장치의 화소의 단면도.
도 35 는 본 발명의 제 7 실시형태에 따른 고체 촬상 장치의 화소의 단면도.
도 36 은 본 발명의 제 7 실시형태에 따른 고체 촬상 장치의 화소의 단면도.
도 37 은 본 발명의 제 7 실시형태에 따른 고체 촬상 장치의 화소의 단면도.
도 38 은 본 발명의 제 7 실시형태에 따른 고체 촬상 장치의 화소의 단면도.
도 39 는 본 발명의 제 7 실시형태에 따른 고체 촬상 장치의 화소의 단면도.
도 40 은 본 발명의 제 7 실시형태에 따른 고체 촬상 장치의 화소의 단면도.
도 41 은 본 발명의 제 7 실시형태에 따른 고체 촬상 장치의 화소의 단면도.
본 발명은 광학 센서 및 고체 촬상 장치에 관한 것이며, 특히, CMOS 또는 CCD 센서의 1 차원 또는 2 차원의 고체 촬상 장치, 및 상술한 고체 촬상 장치에 대한 구동 방법에 관한 것이다.
CMOS (상보성 금속-산화막 반도체) 화상 센서, 및 CCD (전하 결합 소자) 화상 센서와 같은 화상 센서는 그 특성이 향상되어 왔으며, 카메라 폰, 스캐너 등에서 광범위한 응용분야를 찾을 수 있다.
그러나, 화상 센서의 더 나은 특성 향상이 요구된다. 그 중 하나는 동작 범위를 확장하는 것이다. 종래 사용된 화상 센서의 동작 범위는 예를 들어, 3 내지 4 디지트 (60 내지 80 dB) 단위에 머무르고 있고, 따라서, 기대되는 것은 육안 또는 은-할로겐화물의 필름과 견줄만한, 적어도 5 내지 6 디지트 (100 내지 120 dB) 의 동작 범위를 갖는 양질의 화상 센서의 구현이다.
상술한 화상 센서의 화질을 높이는 기술로서, 예를 들어, S. Inoue 등의 "IEEE Workshop on CCDs and Advanced Image Sensor 2001, pp. 16-19" (이하, "비특허 문헌 1" 이라 함) 는, 고 감도 및 고 S/N 비를 달성할 목적으로, 각 화소의 광 다이오드에 인접하는 부유 확산 영역에서 발생하는 노이즈 신호 및 광학 신호에 부가되는 노이즈 신호를 판독하고, 그들 사이의 차를 취함으로써 노이즈를 저감시키는 기술을 설명한다. 그러나, 이 방법에 의해서도, 성취할 수 있는 동작 범위는 최고 80 dB 의 상태에 있다. 더 넓은 동작 범위의 실현이 요구된다.
또한, 예를 들어, 도 1 에 도시된 바와 같이, 일본출원공개번호 (JP-A) 제 2003-134396 호 (이하, "특허 문헌 1" ) 는, 고 감도 및 저 휘도측 상에 위치한 작은 커패시터 (C1) 를 갖는 부유 확산 영역 뿐만 아니라 저 감도 및 고 휘도측 상에 위치한 큰 커패시터 (C2) 를 갖는 부유 확산 영역을 광 다이오드 (PD) 에 접속시키고, 저-휘도측 출력 (OUT1) 및 고-저도측 출력 (OUT2) 각각에 출력함으로써 동작 범위를 확장시키는 기술을 개시한다.
또한, 도 2 에 도시된 바와 같이, 일본출원공개번호 (JP-A) 제 2000-165754 호 (이하, "특허 문헌 2") 는, 부유 확산 (FD) 영역에 커패시터 (CS) 를 가변적이게 함으로써, 동작 범위를 확장하는 기술을 개시한다. 또한, 화상을 고 휘도측에 해당하는 짧은 노출 시간 주기를 갖는 화상 및 저 휘도측에 해당하는 긴 노출 시간 주기를 갖는 화상을 포함하는 적어도 2 개의 다른 노출 시간 주기를 갖는 화상으로 분할함으로써, 동작 범위를 확장하는 또 다른 개시된 기술이 있다.
또한, 도 3 에 도시된 바와 같이, 일본출원공개번호 (JP-A) 제 2002-77737 호 (이하, "특허 문헌 3"), 및 Y. Muramatsu 등의 IEEE Journal of Solid-State Circuits, Vol. 38, No. 1, pp. 16-19 (이하, "비특허 문헌 2") 는, 광 다이오드 (PD) 와 커패시터 (C) 사이에 트랜지스터 스위치 (T) 를 구비하고, 광 다이오드 (PD) 와 커패시터 (C) 양쪽에 광학 신호 전하를 저장하기 위해 제 1 노출 주기에 스위치 (T) 를 턴온하고, 제 1 노출 주기에 저장된 전하에 더하여 광 다이오드 (PD) 에 광학 전하를 저장하기 위해 제 2 노출 주기에 그 스위치 (T) 를 턴오프함으로써, 동작 범위를 확장하는 기술을 개시한다. 여기서, 이러한 문헌들은 그 안에, 포화값을 넘어 광 조사를 제공할 때, 과도한 전하는 리셋 트랜지스터 (R) 를 통해 방전된다는 점을 개시한다.
또한, 도 4 에 도시된 바와 같이, 일본출원공개평 (JP-A) 제 5-90556 호 (이하, "특허 문헌 4") 는, 종래 것보다 큰 커패시터를 이용함으로써, 광 다이오드 (PD) 로서 고-휘도로 이미지화하는 것을 어드레싱하는 것을 가능하게 하는 기술을 개시한다.
게다가, 도 5 에 도시된 바와 같이, The Journal of the Institute of Image Information and Television Engineers, Vol. 57, 2003 (이하, "비특허 문헌 3") 은, MOS 트랜지스터들의 결합에 의해 구성되는 대수 변환 회로에 의해 신호를 대수적으로 변환하는 동안에, 광 다이오드 (PD) 로부터 광학 전류 신호를 저장하고 출력함으로써, 동작 범위를 확장하는 기술을 개시한다.
상술한 특허 문헌 1, 2, 3 및 비특허 문헌 2 에 설명한 방법에서, 또는 둘 이상의 다른 노출 시간 주기로 이미지화하는 방법에서, 저 휘도측상의 이미지화 및 고 휘도측상의 이미지화는 서로 다른 시간에서 수행된다. 이것은 적어도 두 이미지화하는 화상 시간들 사이에서 시간 지연 (time lag) 이 발생하여, 동화상의 질 이 손상되기 때문에, 문제를 발생시킨다.
또한, 상술한 특허 문헌 4 및 3 에 설명한 방법에서는, 고-휘도측에 해당하는 이미지화에 의해 넓은 동작 범위가 성취될 수 있으나, 저-휘도측상의 화상까지 관계되어, 저 감도 및 저 S/N 비가 바람직하지 않은 결과로 나타나고, 따라서 화상 질이 손상된다.
상술한 바와 같이, CMOS 화상 센서와 같은 화상 센서에서, 고 감도 및 고 S/N 비를 유지하면서, 넓은 동작 범위를 성취하는 것은 어렵다. 앞서 언급한 것은 화소들이 2 차원 배열로 배열된 화상 센서 뿐만 아니라, 화소들이 1 차원 배열로 배령된 선형 센서 및 복수의 화소가 없는 광학 센서에도 적용된다.
(요약)
따라서, 본 발명의 목적은 고-감도 및 고 S/N 비를 유지하면서, 동작 범위를 확장할 수 있는 고체 촬상 장치를 제공하는 것이다.
본 발명의 고체 촬상 장치에 따르면, 빛을 수신하고, 광전하를 생성 및 저장하는 광 다이오드에 의해 저-휘도 이미지화에서 고-감도 및 고 S/N 비를 유지하고, 오버플로우 게이트를 통해 광 다이오드를 오버플로우하는 광전하를 저장 커패시터에 저장함으로써 고-휘도 화상을 수행함으로써, 넓은 동작 범위가 성취될 수 있다.
본 발명의 제 1 양태에 따르면, 광학 센서가 제공된다. 광학 센서는 빛을 수신하고 광전하를 생성하는 광 다이오드, 광 다이오드에 접속되고, 저장 동작 동안에 광 다이오드를 오버플로우하는 광전하를 전송하는 오버플로우 게이트, 및 저장 동작 동안에 오버플로우 게이트를 통해 전송되는 광전하를 저장하는 저장 커패시터 소자를 포함한다.
오버플로우 게이트는 MOS 트랜지스터 또는 접합 트랜지스터로 구성된다.
오버플로우 게이트는 접합 트랜지스터로 구성된다. 이 경우, 접합 트랜지스터의 게이트를 형성하는 반도체 영역은 광 다이오드의 표면 영역을 형성하는 반도체 영역 및 광 다이오드와 오버플로우 게이트가 형성되는 웰 영역에 접속된다.
오버플로우 게이트는 오버플로우 게이트를 구성하는 기판의 소정 깊이에 형성된다. 이 경우, 오버플로우 게이트는 오버플로우 게이트의 채널과 동일한 전도 타입의 반도체 층을 갖고, 반도체 층은 배리어를 감소시켜 오버플로우 게이트를 통해 펀칭한다.
저장 커패시터 소자는, 광학 센서를 구성하는 반도체 기판의 표면층 부분에 형성되는 하부 전극으로서 기능하는 반도체 영역, 반도체 영역 상에 형성되는 커패시터 절연 필름 및 커패시터 절연 필름 상에 형성되는 상부 전극을 포함한다.
저장 커패시터 소자는, 광학 센서를 구성하는 기판 상에 형성되는 하부 전극, 하부 전극 상에 형성되는 커패시터 절연 필름, 커패시터 절연 필름 상에 형성되는 상부 전극 포함한다.
저장 커패시터 소자는, 광학 센서를 구성하는 상기 반도체 기판에 형성된 트렌치의 내부 벽에 형성되는 하부 전극으로서 기능하는 반도체 영역, 트렌치의 내부 벽을 코팅함으로써 형성되는 커패시터 절연 필름, 및 커패시터 절연 필름을 통해 트렌치의 내부 벽을 임베딩함으로써 형성되는 상부 전극을 포함한다.
또한, 각 화소가 상술한 광학 센서이고, 1 차원 또는 2 차원 배열로 배열되는 복수의 화소를 포함하는 고체 촬상 장치가 제공된다.
고체 촬상 장치의 화소는 광 다이오드에 접속되고 광전하를 전송하는 전송 트랜지스터, 및 전송 트랜지스터를 통해 상기 광전하가 전송되는 부유 확산 영역을 더 포함한다.
또한, 1 차원 또는 2 차원 배열로 배열되는 복수의 화소 블록을 포함하는 다른 고체 촬상 장치가 제공된다. 이 장치에서, 복수의 화소 블록 각각은 복수의 화소 및 단일 부유 확산 영역을 포함한다. 복수의 화소 각각은 상술한 광학 센서, 및 광 다이오드에 접속되고 광전하를 전송하는 전송 트랜지스터를 포함한다. 부유 확산 영역은 각각의 화소에서 개별적인 하나의 전송 트랜지스터를 통해 개별적인 하나의 광 다이오드에 접속된다.
전송 트랜지스터는, 전송 트랜지스터를 구성하는 기판의 표면 또는 표면의 근처로부터 소정의 깊이까지 형성되는 전송 트랜지스터의 채널과 동일한 전도 타입의 반도체 층을 갖는 매복 채널 트랜지스터이다.
고체 촬상 장치는, 부유 영역에 접속되며 저장 커패시터 소자 및 부유 영역의 신호 전하를 방전하는 리셋 트랜지스터, 부유 영역과 저장 커패시터 소자 사이에 구비되는 트랜지스터, 부유 영역에서 또는 부유 영역과 저장 커패시터 소자 양쪽에서 신호 전하를 전압으로 판독하는 증폭 트랜지스터, 및 증폭 트랜지스터에 접속되며 화소를 선택하는 선택 트랜지스터를 더 포함한다.
고체 촬상 장치는, 저장 커패시터 소자에 접속되며 저장 커패시터 소자 및 부유 영역에서 신호 전하를 방전하는 리셋 트랜지스터, 부유 영역과 저장 커패시터 소자 사이에 구비되는 트랜지스터, 부유 영역에서 또는 부유 영역과 저장 커패시터 소자 양쪽에서 신호 전하를 전압으로 판독하는 증폭 트랜지스터, 및 증폭 트랜지스터에 접속되며 화소를 선택하는 선택 트랜지스터를 더 포함한다.
고체 촬상 장치는, 부유 영역에 또는 부유 영역과 저장 커패시터 소자 양쪽에 전송되는 광전하로부터 획득되는 전압 신호와 부유 영역 또는 부유 영역과 저장 커패시터 소자 양쪽의 리셋 레벨에서의 전압 신호 사이의 차를 취하는 노이즈 제거 수단을 더 포함한다.
고체 촬상 장치는 부유 영역과 저장 커패시터 소자의 리셋 레벨에서의 전압 신호를 저장하는 저장 수단을 더 포함한다.
본 발명의 다른 양태에 따르면, 광 다이오드 및 저장 커패시터 소자를 포함하는 광학 센서로부터 신호를 출력하는 방법이 제공된다. 그 방법은 광 다이오드의 포화 전에, 광 다이오드에 의해 생성되는 제 1 광전하를 광 다이오드로 저장하는 단계, 포화 후에 광 다이오드에 의해 생성되는 제 2 광전하를 저장 커패시터 소자로 저장하는 단계, 및 제 1 및 제 2 광전하에 기초하여 신호를 출력하는 단계를 포함한다.
(바람직한 실시형태)
이하, 본 발명의 실시형태에 따른 고체 촬상 장치를 첨부하는 도면을 참조하여 설명한다. 이들 도면 전체에서, 동일 도면 부호는 동일하거나 등가의 부분을 나타낸다.
제 1 실시형태
도 6 은 본 발명의 제 1 실시형태에 따르는 고체 촬상 장치의 화소의 등가 회로도이고, 도 7 은 그것의 개략 평면도이다.
각 화소는, 빛을 수신하여, 광전하를 생성하고 저장하는 광 다이오드 (PD1), 광 다이오드 (PD1) 에 인접하여 구비되고, 광전하를 전송하는 전송 트랜지스터 (T2), 전송 트랜지스터 (T2) 를 통해 광 다이오드 (PD1) 에 접속된 부유 영역 (부유 확산 영역) (FD3), 광 다이오드 (PD1) 에 인접하여 구비되고, 저장 동작 동안에 광 다이오드 (PD1) 를 오버플로우하는 광전하를 전송하는 오버플로우 게이트 (LO4), 저장 동작 동안에 오버플로우 게이트 (LO4) 를 통해 광 다이오드 (PD1) 를 오버플로우하는 광전하를 저장하는 저장 커패시터 (CS5), 부유 확산 영역 (FD3) 에 접속되고, 저장 커패시터 (CS5) 및 부유 확산 영역 (FD3) 의 신호 전하를 방전하는 리셋 트랜지스터 (R6), 부유 확산 영역 (FD3) 과 저장 커패시터 (CS5) 사이에 제공되는 저장 트랜지스터 (S7), 부유 확산 영역 (FD3) 또는 부유 확산 영역 (FD3) 과 저장 커패시터 (CS5) 양쪽의 신호 전하를 전압으로서 판독하는 증폭 트랜지스터 (SF8), 및 증폭 트랜지스터 (SF8) 에 접속하고 화소 또는 화소 블록을 선택하는 선택 트랜지스터 (X9) 를 포함한다.
본 실시형태에 따른 고체 촬상 장치에서, 각각이 상술한 배치를 갖는 복수의 화소는 2 차원 또는 1 차원 배열로 저장된다. 각 화소에서, 구동선 (ΦLO 10, ΦT 11, ΦS 12, 및 ΦR 13) 은, 각각 오버플로우 게이트 (LO4), 전송 트랜지스터 (T2), 저장 트랜지스터 (S7), 및 리셋 트랜지스터 (R6) 의 게이트 전극들에 접속된다. 또한, 로우 시프트 레지스터에 의해 구동되는 화소 선택선 (ΦX 14) 은 선택 트랜지스터 (X9) 의 게이트 전극에 접속된다. 또한, 출력선 (OUT ; 15) 은 선택 트랜지스터 (X9) 의 출력측 소스에 접속되고, 컬럼 시프트 레지스터에 의해 제어되어, 출력을 생성한다.
부유 확산 영역 (FD3) 의 전압이 화소의 선택 동작 또는 비선택 동작을 수행할 수 있도록 하기 위한 적당한 값으로 고정될 수 있는 한, 본 실시형태에 따른 고체 촬상 장치의 구성은 제한되지 않는다. 따라서, 선택 트랜지스터 (X9) 및 구동선 (ΦX ; 14) 은 생략될 수도 있다.
도 8a 는 본 실시형태에 따른 고체 촬상 장치의 화소의 광 다이오드 (PD1), 오버플로우 게이트 (LO4), 및 저장 커패시터 (CS5) 의 영역을 나타내는 개략 단면도이고, 도 8b 는 화소의 광 다이오드 (PD1), 전송 트랜지스터 (T2), 부유 확산 영역 (FD3), 저장 트랜지스터 (S7), 및 저장 커패시터 (CS5) 의 영역을 나타내는 개략 단면도이다.
예를 들어, n 형 실리콘 반도체 기판 (n-sub ; 20) 상에, p 형 웰 (p-well ; 21) 이 형성되고, 개별 화소들과 저장 커패시터 (CS) 영역을 분리시키는 소자 분리 절연 필름 (22, 23, 24, 및 25) 이 LOCOS 방법 등에 의해 형성된다. 또한, p+ 형 분리 영역 (26, 27, 28, 및 29) 이 화소를 분리시키는 소자 분리 절연 필름 아래의 p 형 웰 (21) 에 형성된다. n 형 반도체 영역 (30) 은 p 형 웰 (21) 에 형성되고, 그 표면층에, p + 형 반도체 영역 (31) 이 형성된다. pn 접합에 의해, 전하 전달 내장형 광 다이오드 (PD) 가 구성된다. 적당한 바이어스를 pn 접합에 인가함으로써 만들어지는 공핍층에 빛 (LT) 이 진입할 때, 광전하는 광전 효과에 의해 생성된다.
n 형 반도체 영역 (30) 의 끝 부분에, p+ 형 반도체 영역 (31) 을 막기 위한 영역이 형성되고, 이 영역과 소정 거리만큼 떨어진 영역에, n+ 형 반도체 영역 (32) 이 p 형 웰 (21) 의 표면층에 형성된다.
또한, n 형 반도체 영역 (30) 의 끝 부분에, p+ 형 반도체 영역 (31) 을 막기 위해 형성된 또 다른 영역이 존재하고, 그 다른 영역과 소정 거리만큼 떨어진 영역에, 부유 확산 영역 (FD) 으로 기능하는 n+ 형 반도체 영역 (33) 이 p 형 웰 (21) 의 표면층에 형성된다. 또한, n+ 형 반도체 영역 (34) 은 상술한 다른 영역과 소정 거리만큼 떨어진 영역에 형성된다.
여기서, n 형 반도체 영역 (30) 및 n+ 형 반도체 영역 (32) 과 관련된 영역에, 폴리 실리콘 등으로 구성되는 게이트 전극 (36) 이 실리콘 산화물 등으로 구성된 게이트 절연 필름 (35) 을 통해 p 형 웰 (21) 의 표면 상부에 형성되고, 소스/드레인으로서, n 형 반도체 영역 (30) 및 n+ 형 반도체 영역 (32) 를 갖고, p 형 웰의 표면층에 영역을 형성하는 채널을 갖는 오버플로우 게이트 (LO) 가 구비된다.
또한, n 형 반도체 영역 (30) 및 n+ 형 반도체 영역 (33) 과 관련된 영역에, 폴리 실리콘 등으로 구성되는 게이트 전극 (38) 이 실리콘 산화물 등으로 구성된 게이트 절연 필름 (37) 을 통해 p 형 웰 (21) 의 표면 상부에 형성되고, 소스/드레 인으로서, n 형 반도체 영역 (30) 및 n+ 형 반도체 영역 (33) 을 갖고, p 형 웰의 표면층에 영역을 형성하는 채널을 갖는 전송 트랜지스터 (T) 가 구비된다.
또한, n+ 형 반도체 영역 (33) 및 n+ 형 반도체 영역 (34) 과 관련된 영역에, 폴리 실리콘 등으로 구성되는 게이트 전극 (40) 이 실리콘 산화물 등으로 구성된 게이트 절연 필름 (39) 을 통해 p 형 웰 (21) 의 표면 상부에 형성되고, 소스/드레인으로서, n+ 형 반도체 영역 (33) 및 n+ 형 반도체 영역 (34) 을 갖고, p 형 웰의 표면층에 영역을 형성하는 채널을 갖는 저장 트랜지스터 (S) 가 구비된다.
또한, 소자 분리 절연 필름 (22 및 23) 에 의해 분리되는 영역에서, 하부 전극으로서 기능하는 p+ 형 반도체 영역 (41) 이 p 형 웰의 표면층에 형성되고, 이 층의 상부에, 폴리 실리콘 등으로 구성되는 상부 전극 (43) 이 실리콘 산화물 등으로 구성되는 커패시터 절연 필름 (42) 을 거쳐 형성된다. 이들은 저장 커패시터 (CS) 를 구성한다.
실리콘 산화물 등으로 구성되는 절연 필름 (44) 은 오버플로우 게이트 (LO), 전송 트랜지스터 (T), 저장 트랜지스터 (S), 및 저장 커패시터 (CS) 를 덮기 위해 형성된다. n+ 형 반도체 영역 (34) 를 거쳐 n+ 형 반도체 영역 (32) 및 n+ 형 반도체 영역 (33) 으로부터 상부 전극 (43) 까지 확장하는 개구부가 구비된다. 또한, n+ 형 반도체 영역 (32) 과 상부 전극 (43) 을 접속하는 배선 (45), 및 n+ 형 반도체 영역 (33) 에 접속하는 배선 (46) 이 구비된다.
구동선 (ΦT) 은 전송 트랜지스터 (T) 의 게이트 전극 (38) 에 접속되고, 구 동선 (ΦS) 은 저장 트랜지스터 (S) 의 게이트 전극 (40) 에 접속된다.
구동선 (ΦLO) 은 오버플로우 게이트 (LO) 의 게이트 전극 (36) 에 접속된다. 구동선 (ΦLO) 은 구동 펄스 신호의 인가가 이루어질 수도 있고, 대신에 p 형 웰 (21) 의 경우에서와 같이 0 전위에 접속될 수도 있다. 광 다이오드 (PD) 의 포화값을 넘는 여분의 전하들이 오버플로우 게이트 (LO) 를 통해 저장 커패시터 (CS) 로 효율적으로 흐르는 것이 허락되도록, 오버플로우 게이트 (LO) 의 문턱 전압은 전송 트랜지스터 (T) 의 문턱 전압보다 낮은 값으로 설정된다. 오버플로우 게이트 (LO) 및 전송 트랜지스터 (T) 의 문턱 전압이 동일하게 될 때, 그 전위를 0 전위보다 높은 값으로 설정하는 것은 광 다이오드 (PD) 의 포화값을 넘는 여분의 전하들이 오버플로우 게이트 (LO) 를 통해 저장 커패시터 (CS) 로 효율적으로 흐르는 것을 가능하게 한다.
다른 구성 요소, 즉 리셋 트랜지스터 (R), 증폭 트랜지스터 (SF), 선택 트랜지스터 (X), 구동선 (ΦR, 및 ΦX), 및 출력선 (OUT) 에 관해, 그 구성이 도 6 의 등가 회로도에 도시된 구성이 되도록, 이들은, 도 8a 및 도 8b 에 도시된 반도체 기판 (20) 상의 도시되지 않은 영역에, 배선 (46) 이 증폭 트랜지스터 (SF ; 미도시) 에 접속되는 방식으로 구성된다.
부유 확산 영역 (FD) 및 저장 커패시터 (CS) 는 각각 상대적으로 깊은 전위를 갖는 커패시터 (CFD 및 CCS) 를 구성하는 반면, 광 다이오드 (PD) 는 상대적으로 얕은 전위를 갖는 커패시터 (CPD) 를 구성한다.
여기서, 도 6, 7, 8a, 8b 에 도시된 본 실시형태에 따른 고체 촬상 장치의 구동 방법을 설명한다. 도 9 는 본 실시형태에 따른 고체 촬상 장치의 구동 타이밍도이다.
저장 개시 이전에, 먼저 저장 트랜지스터 (S) 는 온으로 설정되고, 전송 트랜지스터 (T) 및 리셋 트랜지스터 (R) 는 오프로 설정된다. 이 시점에서, 광 다이오드 (PD) 는 완전히 공핍 상태에 있다. 다음으로, 리셋 트랜지스터 (R) 는 부유 확산 영역 (FD) 및 저장 커패시터 (CS) 를 리셋하기 위해 온으로 스위칭된다 (시간 : t1). 그 후, 리셋 트랜지스터 (R) 가 오프로 스위칭된 직후에 캡쳐되는 (FD + CS) 의 리셋 노이즈는 노이즈 신호 (N2) 로서 판독된다 (시간 : t2). 여기서, 노이즈 신호 (N2) 는 고정된 패턴 노이즈 성분으로서, 증폭 트랜지스터 (SF) 의 문턱 전압의 변화를 포함한다. 저장 주기 (시간 : t3) 동안에, 저장 트랜지스터 (S), 전송 트랜지스터 (T), 리셋 트랜지스터 (R), 및 선택 트랜지스터 (X) 가 오프로 스위칭된 상태에서, 포화 이전의 광전하는 광 다이오드에 의해 저장되고, 포화가 초과된 때의 초과된 광전하는 오버플로우 게이트 (LO) 를 통해 저장 커패시터 (CS) 에 저장된다. 이 동작은 광 다이오드 (PD) 를 오버플로우하는 전하가 버려짐 없이 효율적으로 사용되게 한다. 이 방법에서, 포화 이전과 이후의 주기 모두에서, 저장 동작은, 동일한 저장 주기에서 각 화소의 동일한 광 다이오드 (PD) 에 의해 빛을 수신함으로써 수행된다.
저장이 완료된 후 (시간 : T4), 선택 트랜지스터 (X) 는 온으로 스위칭된다. 그 후, 리셋 트랜지스터는 부유 확산 영역 (FD) 을 리셋하기 위해, 온으로 스위칭되고 (시간 : T5), 리셋 직후에 캡쳐되는 FD 리셋 노이즈는 노이즈 신호 (N1) 로서 판독된다 (시간 : T6). 여기서, 노이즈 신호 (N1) 는 고정된 패턴 노이즈 성분으로서, 증폭 트랜지스터 (SF) 의 문턱 전압의 변화를 포함한다.
다음으로, 전송 트랜지스터 (T) 가 온으로 스위칭되어, 광 다이오드 (PD) 에 저장된 광학 신호를 부유 확산 영역 (FD) 으로 완전히 전송하고 (시간 : T7), 그 신호는 (S1 + N1) 으로 판독된다. 그 후, 저장 트랜지스터 (S) 역시 온으로 스위칭 되어, 광 다이오드 (PD) 에 저장된 광전하를 부유 확산 영역 (FD) 및 저장 커패시터 (CS) 로 완전히 전송한다 (시간 : T8). 광 다이오드 (PD), 부유 확산 영역 (FD), 및 저장 커패시터 (CS) 에 저장된 전하는 혼합되고, 그 신호는 (S1 + S2 + N1) 으로 판독된다.
도 10 은 본 실시형태에 따른 고체 촬상 장치의 블록도이다. 2 차원으로 배열된 화소 배열 (100 - 103) 의 주변상에는, 로우 시프트 레지스터 (VSR ; 104), 컬럼 시프트 레지스터 (HSR ; 105), 신호/노이즈 유지부 (106), 및 출력 회로 (107) 가 구비된다. 여기서, 간단히, (2 화소 × 2 화소) 의 화소 배열의 예를 설명하지만, 화소의 수는 제한되지 않는다.
각 화소로부터 점 순차적으로 판독되는 신호들은, 노이즈 신호 (N1), 및 (FD 에서 전하/전압 변환에 이용되는, 포화 이전의 광학 신호) + (노이즈 신호) 즉, (S1 + N1); 노이즈 신호 (N2), 및 (FD 및 CS 에서 전하/전압 변환에 이용되는, 포화 이전 및 이후의 추가적인 광학 신호) + (노이즈 신호) 즉, (S1 + S2 + N2) 이다. 감산 회로에 의해, 포화 이전의 신호에 대한 노이즈 제거 동작 [(S1 + N1) - N1] 이 수행된다. 이것은 랜덤 노이즈 성분과 고정된 패턴 노이즈 성분 양쪽 을 제거한다. 즉, 과포화측 상의 노이즈 (N2) 가 저장의 시작 직후에 판독되고, 따라서, 랜덤 노이즈 성분과 고정된 패턴 노이즈 성분 양쪽이 제거될 때, 노이즈 (N2) 는 프레임 메모리에 한번 저장되고, 그에 따라, 노이즈 제거 동작 [(S1 + N1) - N1] 이 감산 회로에 의해 수행된다. 따라서, 노이즈가 각각 제거된 포화 이전의 신호 (S1) 및 과포화측 신호 (S1 + S2) 가 획득될 수 있다. 감산 회로 및 프레임 메모리 각각은 화상 센서 칩 상에 형성되거나, 단독의 칩으로서 형성될 수 있다.
부유 확산 영역 (FD) 및 저장 커패시터 (CS) 의 용량을 각각 CFD 및 CCS 로 하면, 동작 범위의 확장비는 (CFD + CCS)/CFD 로 표현될 수 있다. 그러나, 실제로, 부유 확산 영역 (FD) 을 리셋하는 경우와 비교하면, (FD + CS) 를 리셋하는 경우에는, 리셋 트랜지스터 (R) 에서 클록 피드 스루 (clock feed-through) 는 적은 영향을 갖고, 동작 범위가 상술한 비보다 큰 확장비로 증가되도록, 과포화측 신호 (S2) 의 포화 전압은 포화 전의 신호 (S1) 보다 높아진다. 광 다이오드의 고 개구수를 유지하면서, 화소 사이즈의 증가 없이 동작 범위를 효율적으로 넓히기 위 해, 고 영역 효율을 갖는 큰 저장 용량이 형성될 수 있는 것이 바람직하다.
넓은 동적 범위 신호의 설계는 각각이 노이즈가 제거된, 포화 전의 신호 (S1) 와 과포화측의 신호 (S1 + S2) 어느 쪽이든 선택함으로써 성취될 수 있다. S1 과 (S1 + S2) 사이의 선택은 미리 설정된 S1/(S1 + S2) 스위칭 기준 전압 및 S1 의 신호 출력 전압을 비교한 후, 신호 S1 과 (S1 + S2) 중의 한쪽을 선택함으로써, 성취될 수 있다. 그 스위칭 기준 전압이 포화 이전 신호 (S1) 의 포화 전압의 변화에 의해 영향을 받는 것을 막기 위해, 그 스위칭 기준 전압을 S1 의 포화 전압보다 낮게 설정하고, 동시에, 스위칭 지점에서, 과포화측 신호 (S1 + S2) 의 고 S/N 비를 유지하기 위해 고 전압으로 설정한다. 여기서, 과포화측 신호 (S1 + S2) 의 이득을 비 (CFD + CCS)/CFD 로 곱하는 것은 이 이득이 포화되기 이전에 신호 (S1) 의 이득에 일치되도록 한다. 따라서, 저 휘도로부터 고 휘도까지 선형인 신호들의 선택적인 결합에 의해 확대된 동작 범위를 갖는 화상 신호를 획득하는 것이 가능하다.
본 고체 촬상 장치에서, 포화 전의 신호 전하와 과포화측의 신호 전하가 과포화측 신호 (S1 + S2) 로 혼합되기 때문에, 신호 (S1 + S2) 는 포화 전의 신호 (S1) 의 PD 포화 근처에서 신호 전하를 최소로 포함하는 것이 상술한 동작으로부터 명백하다. 이것은 과포화측 상의 낮은 암전류 및 리셋 노이즈와 같은 노이즈 성분의 허용 능력을 증가시킨다. 과포화측 (S1 + S2) 신호에 대한 노이즈 허용 능력의 증대를 이용하여, 후속 필드에서 부유 확산 영역 (FD) 및 저장 커패시터 (CS) 의 리셋 직후의 전위를 N2' 으로 판독하고, 고정된 패턴 노이즈 성분을 제거하기 위해 앞선 필드에서의 (S1 + S2 + N2) 에 대한 차이 (즉, (S1 + S2 + N2) - N2') 를 취함으로써, 포화 전의 신호와 과포화측 신호 사이의 선택 스위칭 지점의 주변에서조차 충분한 S/N 비가 보장될 수 있다.
포화 전의 신호 (S1 + N1) 및 노이즈 신호 (N1) 의 판독 동작은 부유 확산 영역 (FD) 리셋 노이즈의 제거를 포함하고, 소스 폴로어 (source follower) 증폭기의 문턱 전압에 있어서의 변화의 보정이 수행되어, 저 휘도 영역에서, 고 S/N 비 (저 노이즈) 특성이 잔상의 발생 없이 실행될 수 있다. 동일한 저장 주기에, 오버플로우 게이트 (LO) 를 통해 광 다이오드 (PD) 를 오버플로우하는 전하를 저장 커패시터 (CS) 에 저장한 후에, 과포화측 상의 동작에서, 저 휘도 측 상의 신호 판독이 수행된다. 판독 완료 후에, 시간 t8 에서, 부유 확산 영역 (FD) 에 남아있는 포화 전의 신호 전하는 과포화 신호 전하로 혼합되고, 그 혼합된 전하가 판독된다. 또한, 시간 t8 에서, 저장 트랜지스터 (S) 의 온 스위칭 시에, 부유 확산 영역 (FD) 은 큰 용량을 갖는 저장 커패시터 (CS) 에 접속되고, (FD + CS) 의 전위는 양의 방향으로 나간다. 따라서, 광 다이오드 (PD) 의 광전하는, 광 다이오드 (PD) 가 포화 상태에 있음에도 불구하고, 고 효율로 (FD + CS) 로 완전히 전송되어, PD 포화의 주변에서 조차 잔상이 발생하지 않는다.
또한, 저장 커패시터 (CS) 가 포화될 때 조차, 리셋 트랜지스터 (R) 및 저장 트랜지스터 (S) 의 문턱 전압들을 조정함으로써, 과잉 전하는 효율적으로 전력 공 급기 (VDD) 로 방전될 수 있어, p 형 실리콘 반도체 기판이 사용될 때에도 화면 반점 (blooming) 은 억제될 수 있다. 여기서, 리셋 트랜지스터 (R) 및 저장 트랜지스터 (S) 의 낮은 측 전위는 0 전위보다 높은 값으로 설정된다.
이러한 방법으로, 광 다이오드 (PD) 가 포화되지 않은 저 휘도 화상에서, 노이즈를 제거함으로써 획득된 포화 전의 전하 신호 (S1) 에 의해 고 감도 및 고 S/N 비가 유지될 수 있다. 또한, 광 다이오드 (PD) 가 포화되는 고 휘도 화상에서, 광 다이오드 (PD) 를 오버플로우하는 광전하는 저장 커패시터 (CS) 에 저장됨으로써 캡쳐되며, 고 S/N 비가 유지될 수 있고, 이로 인해 역시 노이즈를 제거함으로써 획득된 신호 즉, 포화 전의 신호와 과포화 전하 신호의 합 (S1 + S2) 에 의해 고 휘도 측 상의 넓은 동작 범위를 실현할 수 있다.
상술한 바와 같이, 본 실시형태에 따른 고체 촬상 장치는 저 휘도 측의 감도를 감소시키지 않고, 고 휘도 측의 감도를 증가시키고, 이로 인해 넓은 범위를 성취할 수 있으며, 게다가, 일반적으로 사용된 범위를 초과하는 전력 공급 전압을 사용하지 않는다. 이것은 본 고체 촬상 장치가 미래의 화상 센서의 소형화를 이루는 것을 가능하게 한다. 또한, 구성요소의 부가가 최소로 감소되기 때문에, 증가된 화소 사이즈를 초래할 가능성이 없다.
또한, 넓은 동작 범위를 실행하는 종래의 화상 센서와 다르게, 저장 주기를 고 휘도 측과 저 휘도 측 사이에서 분할하지 않고, 즉, 프레임을 스트래들 (straddling) 하지 않고, 본 실시형태는 동일한 저장 주기에서 광전하를 저장한다. 이것은 동화상의 이미지화에서조차, 화질의 저하를 막는다.
또한, 부유 확산 영역 (FD) 으로부터의 누설 전류에 관해서는, 본 실시형태에 따른 화상 센서에서, (S1 + S2) 의 최소 신호는 광 다이오드 (PD) 로부터 포화된 전하가 되어, 화상 센서는 부유 확산 영역 (FD) 으로부터의 누설 전류의 전하량 보다 큰 전하량을 다루게 된다. 이것은 FD 누설에 손상되지 않는 화상 센서를 제작하는데 이점을 제공한다.
제 2 실시형태
본 실시형태에 따른 고체 촬상 장치는 제 1 실시형태에 따른 고체 촬상 장치에서의 화소의 회로 구성이 변경된 것이다. 도 11 은 본 실시형태의 일 화소의 등가 회로도이고, 도 12 는 그것의 개략 평면도이다.
각 화소는, 빛을 수신하여, 광전하를 생성하고 저장하는 광 다이오드 (PD1), 광 다이오드 (PD1) 에 인접하여 구비되고, 광전하를 전송하는 전송 트랜지스터 (T2), 전송 트랜지스터 (T2) 를 통해 광 다이오드 (PD1) 에 접속된 부유 확산 영역 (FD3), 광 다이오드 (PD1) 에 인접하여 구비되고, 저장 동작 동안에 광 다이오드 (PD1) 를 오버플로우하는 광전하를 전송하는 오버플로우 게이트 (LO4), 저장 동작 동안에 오버플로우 게이트 (LO4) 를 통해 광 다이오드 (PD1) 를 오버플로우하는 광전하를 저장하는 저장 커패시터 (CS5), 저장 커패시터 (CS5) 에 접속되고, 저장 커패시터 (CS5) 및 부유 확산 영역 (FD3) 의 신호 전하를 방전하는, 리셋 트랜지스터 (R6), 부유 확산 영역 (FD3) 과 저장 커패시터 (CS5) 사이에 제공되는 저장 트랜지스터 (S7), 부유 확산 영역 (FD3) 또는 부유 확산 영역 (FD3) 과 저장 커패시터 (CS5) 양쪽의 신호 전하를 전압으로서 판독하는 증폭 트랜지스터 (SF8), 및 증폭 트랜지스터 (SF8) 에 접속하고 화소 또는 화소 블록을 선택하는 선택 트랜지스터 (X9) 를 포함한다.
상술한 제 1 실시형태의 경우와 같이, 본 실시형태에 따른 고체 촬상 장치에서, 각각이 상술한 배치를 갖는 복수의 화소는 2 차원 또는 1 차원 배열로 저장된다. 각 화소에서, 구동선 (ΦLO 10, ΦT 11, ΦS 12, 및 ΦR 13) 은, 각각 오버플로우 게이트 (LO4), 전송 트랜지스터 (T2), 저장 트랜지스터 (S7), 및 리셋 트랜지스터 (R6) 의 게이트 전극들에 접속된다. 또한, 로우 시프트 레지스터에 의해 구동되는 화소 선택선 (ΦX 14) 은 선택 트랜지스터 (X9) 의 게이트 전극에 접속된다. 또한, 출력선 (OUT ; 15) 은 선택 트랜지스터 (X9) 의 출력측 소스에 접속되고, 컬럼 시프트 레지스터에 의해 제어되어, 출력을 생성한다.
상술한 제 1 실시형태의 경우에서와 같이, 부유 확산 영역 (FD3) 의 전압이 화소의 선택 동작 또는 비선택 동작을 수행할 수 있도록 하기 위한 적당한 값으로 고정될 수 있는 한, 본 실시형태에 따른 고체 촬상 장치의 구성은 제한되지 않는다. 따라서, 선택 트랜지스터 (X9) 및 구동선 (ΦX ; 14) 은 생략될 수도 있다.
본 실시형태에 따른 고체 촬상 장치에서, 화소의 광 다이오드 (PD1), 오버플로우 게이트 (LO4), 및 저장 커패시터 (CS5) 의 영역을 나타내는 개략 단면도는 제 1 실시형태에서 도시된 도 8a 와 동일하고, 따라서, 중복을 피하기 위해 설명을 생략한다. 또한, 화소의 광 다이오드 (PD1), 전송 트랜지스터 (T2), 부유 확산 영역 (FD3), 저장 트랜지스터 (S7), 및 저장 커패시터 (CS5) 의 영역을 나타내는 본 고체 촬상 장치의 개략 단면도는 도 8b 와 동일하고, 따라서, 마찬가지로 설명을 생략한다.
여기서, 도 11, 및 도 12 에 도시된 본 실시형태에 따른 고체 촬상 장치의 구동 방법을 설명한다. 도 13 은 본 실시형태에 따른 고체 촬상 장치의 구동 타이밍도이다.
저장 이전에, 먼저 저장 트랜지스터 (S) 는 온으로 설정되고, 전송 트랜지스터 (T) 및 리셋 트랜지스터 (R) 는 오프로 설정된다. 이 시점에, 광 다이오드 (PD) 는 완전히 공핍 상태에 있다.
다음으로, 리셋 트랜지스터 (R) 는, 부유 확산 영역 (FD) 및 저장 커패시터 (CS) 를 리셋하기 위해 온으로 스위칭된다 (시간 : t1'). 그 후, 리셋 트랜지스터 (R) 가 오프로 스위칭된 직후에 캡쳐되는 (부유 확산 영역 (FD) + 저장 커패시터 (CS)) 의 리셋 노이즈는 노이즈 신호 (N2) 로서 판독된다 (시간 : t2'). 여기서, 노이즈 신호 (N2) 는 고정된 패턴 노이즈 성분으로서, 증폭 트랜지스터 (SF) 의 문턱 전압의 변화를 포함한다. 저장 주기 (시간 : t3') 동안에, 저장 트랜지스터 (S), 전송 트랜지스터 (T), 리셋 트랜지스터 (R), 및 선택 트랜지스터 (X) 가 오프로 스위칭된 상태에서, 포화 이전의 광전하는 광 다이오드 (PD) 에 의해 저장되고, 포화가 초과된 때의 초과된 광전하는 오버플로우 게이트 (LO) 를 통해 저장 커패시터 (CS) 에 저장된다. 이 동작은 광 다이오드 (PD) 를 오버플로우하는 전하가 버려짐 없이 효율적으로 사용되게 한다. 이 방법에서, 포화 이전과 이 후의 주기 모두에서, 저장 동작은, 동일한 저장 주기에서 각 화소의 동일한 광 다이오드 (PD) 에 의해 빛을 수신함으로써 수행된다.
저장이 완료된 후 (시간 : T4'), 선택 트랜지스터 (X) 는 온으로 스위칭되고, 그 후, 광 다이오드 (PD) 에 저장된 노이즈 신호가 판독된다. 여기서, 노이즈 신호 (N1) 는 고정된 패턴 노이즈 성분으로서, 증폭 트랜지스터 (SF) 의 문턱 전압의 변화를 포함한다. 다음으로, 전송 트랜지스터 (T) 가 온으로 스위칭되어, 광 다이오드 (PD) 에 저장된 광학 신호를 부유 확산 영역 (FD) 으로 완전히 전송하고 (시간 : T5'), 그 신호는 (S1 + N1) 으로 판독된다. 그 후, 저장 트랜지스터 (S) 역시 온으로 스위칭되어 (시간 : T6'), 광 다이오드 (PD) 에 저장된 신호 전하가 부유 확산 영역 (FD) 및 저장 커패시터 (CS) 로 완전히 전송된다. 여기서, 광 다이오드 (PD), 부유 확산 영역 (FD), 및 저장 커패시터 (CS) 에 저장된 전하는 혼합되고, 그 신호는 (S1 + S2 + N2) 로 판독된다.
제 1 실시형태에서, 부유 확산 영역 (FD) 및 저장 커패시터 (CS) 에 저장된 노이즈 신호 (N2) 의 일부는 부유 확산 영역 (FD) 의 리셋 동작 동안에 시간 t6 에서 버려졌다. 이 시간에 버려진 신호의 양은 부유 확산 영역 (FD) 및 저장 커패시터 (CS) 에 저장된 노이즈 신호보다 CFD/(CFD + CCS) 배 크다. 반대로, 본 실시형태에 따른 고체 촬상 장치에서는, 노이즈 신호의 일부가 버려질 가능성이 없다.
본 실시형태에 따른 고체 촬상 장치의 블록도는 제 1 실시형태에서 도시된 도 10 과 동일하고, 따라서, 중복을 피하기 위해 설명을 생략한다. 본 실시형태에서, 각 화소로부터 점 순차적으로 판독되는 신호들, 동작 범위의 확장비, 및 넓은 동작 범위 신호의 설계는 상술한 제 1 실시형태에서와 동일하다.
제 1 실시형태의 경우에서와 같이, 본 실시형태에 따른 고체 촬상 장치는 저 휘도 측의 감도를 감소시키지 않고, 고 휘도 측의 감도를 증가시켜, 넓은 범위를 성취할 수 있으며, 게다가, 일반적으로 사용되는 범위를 초과하는 전력 공급 전압을 사용하지 않는다. 이것은 본 고체 촬상 장치가 미래의 화상 센서의 소형화를 이루는 것을 가능하게 한다. 또한, 구성요소의 부가가 최소로 감소되기 때문에, 화소 사이즈의 증가를 초래할 가능성이 없다.
또한, 넓은 동작 범위를 실현하는 종래의 화상 센서와 다르게, 저장 주기를 고 휘도 측과 저 휘도 측 사이에서 분할하지 않고, 즉, 프레임을 스트래들 (straddling) 하지 않고, 본 실시형태는 동일한 저장 주기에서 광전하를 저장한다. 이것은 동화상의 이미지화에서 조차, 화질의 저하를 막는다.
또한, 부유 확산 영역 (FD) 으로부터의 누설 전류에 관해서는, 본 실시형태에 따른 화상 센서에서, 부유 확산 영역 (FD) 및 저장 커패시터 (CS) 의 용량, 즉 (CFD + CCS) 에 의해 판독되는 최소 신호는 (과포화된 전하) + (광 다이오드 (PD) 로부터 포화된 전하) 가 되어, 화상 센서는 부유 확산 영역 (FD) 으로부터의 누설 전류의 전하량보다 큰 전하량을 다루게 된다. 이것은 FD 누설에 손상되지 않는 화상 센서를 제작하는데 이점을 제공한다.
제 3 실시형태
본 실시형태에 따른 고체 촬상 장치는 본 발명의 제 1 및 제 2 실시형태에 따른 고체 촬상 장치에서의 화소의 오버플로우 게이트가 변경된 것이다. 도 14 및 도 15 각각은 본 실시형태의 화소의 등가 회로도 및 개략 단면도이고, 이들 도는 제 1 실시형태의 각각의 도에 해당한다. 또한, 도 16 및 도 17 각각은, 본 실시형태의 화소의 등가 회로도 및 개략 단면도이고, 이들은 제 2 실시형태의 각각의 도에 해당한다.
각 화소는, 빛을 수신하여, 광전하를 생성하고 저장하는 광 다이오드 (PD1), 광 다이오드 (PD1) 에 인접하여 구비되고, 광전하를 전송하는 전송 트랜지스터 (T2), 전송 트랜지스터 (T2) 를 통해 광 다이오드 (PD1) 에 접속된 부유 확산 영역 (FD3), 광 다이오드 (PD1) 에 인접하여 구비되고, 저장 동작 동안에 광 다이오드 (PD1) 를 오버플로우하는 광전하를 전송하는 오버플로우 게이트 (LO4'), 저장 동작 동안에 오버플로우 게이트 (LO4') 를 통해 광 다이오드 (PD1) 를 오버플로우하는 광전하를 저장하는 저장 커패시터 (CS5), 저장 커패시터 (CS5) 에 접속되고, 부유 확산 영역 (FD3 ; 도 14) 또는 저장 커패시터 (CS5 ; 도 16) 의 신호 전하를 방전하는 리셋 트랜지스터 (R6), 부유 확산 영역 (FD3) 과 저장 커패시터 (CS5) 사이에 제공되는 저장 트랜지스터 (S7), 부유 확산 영역 (FD3) 또는 부유 확산 영역 (FD3) 과 저장 커패시터 (CS5) 양쪽의 신호 전하를 전압으로서 판독하는 증폭 트랜지스터 (SF8), 및 증폭 트랜지스터 (SF8) 에 접속하고 화소 또는 화소 블록을 선택하는 선 택 트랜지스터 (X9) 를 포함한다.
상술한 제 1 및 제 2 실시형태의 경우와 같이, 본 실시형태에 따른 고체 촬상 장치에서, 각각이 상술한 배치를 갖는 복수의 화소는 2 차원 또는 1 차원 배열로 저장된다. 각 화소에서, 구동선 (ΦT 11, ΦS 12, 및 ΦR 13) 은, 각각 전송 트랜지스터 (T2), 저장 트랜지스터 (S7), 및 리셋 트랜지스터 (R6) 의 게이트 전극들에 접속된다. 또한, 로우 시프트 레지스터에 의해 구동되는 화소 선택선 (ΦX 14) 은 선택 트랜지스터 (X9) 의 게이트 전극에 접속된다. 또한, 출력선 (OUT ; 15) 은 선택 트랜지스터 (X9) 의 출력측 소스에 접속되고, 컬럼 시프트 레지스터에 의해 제어되어, 출력을 생성한다.
상술한 제 1 실시형태의 경우에서와 같이, 부유 확산 영역 (FD3) 의 전압이 화소의 선택 동작 또는 비선택 동작을 수행할 수 있도록 하기 위한 적당한 값으로 고정될 수 있는 한, 본 실시형태에 따른 고체 촬상 장치의 구성은 제한되지 않는다. 따라서, 선택 트랜지스터 (X9) 및 구동선 (ΦX ; 14) 은 생략될 수도 있다.
도 18 은 제 3 실시형태에 따른 고체 촬상 장치에서, 화소의 광 다이오드 (PD1), 오버플로우 게이트 (LO4), 및 저장 커패시터 (CS5) 의 개략 단면도이다. 여기서, n 형 반도체 영역 (30) 및 n+ 형 반도체 영역 (32) 와 관련된 영역에서, p+ 반도체 영역 (50) 은 p 형 웰 (21) 의 표면 상부에 형성되고, 소스/드레인으로서 n 형 반도체 영역 (30) 및 n+ 형 반도체 영역 (32) 를 갖고, 게이트로서 p+ 반도체 영역 (50) 을 갖는 접합 트랜지스터형 오버플로우 게이트 (LO) 가 형성된다. 다른 구성들은 상술한 제 1 실시형태에서와 동일하다. 여기서, p+ 반도체 영역 (50) 은 p+ 반도체 영역 (31) 및 p 형 웰 (21) 에 전기적으로 접속된다.
본 실시형태에 따른 고체 촬상 장치의 구동 방법은 제 1 및 제 2 실시형태에서와 동일하다. 본 실시형태에 따른 고체 촬상 장치의 블록도는 제 1 실시형태에서 도시한 도 10 과 동일하고, 따라서, 중복을 피하기 위해 설명을 생략한다. 본 실시형태에서, 각 화소로부터 점 순차적으로 판독되는 신호들, 동작 범위의 확장비, 및 넓은 동작 범위 신호의 설계는 상술한 제 1 실시형태에서와 동일하다.
본 실시형태에 따른 고체 촬상 장치는 제 1 및 제 2 실시형태에서의 효과와 유사한 효과를 발휘하고, 또한, p+ 반도체 영역 (50) 이 p+ 반도체 영역 (31) 및 p 형 웰 (21) 에 전기적으로 접속되기 때문에, 본 실시형태에 따른 고체 촬상 장치는 제 1 및 제 2 실시형태와 비교하여, 구동 신호의 배선 수가 감소되고, 고 밀도 화소가 성취된다.
제 4 실시형태
본 실시형태에 따른 고체 촬상 장치는 상술한 제 3 실시형태에서보다 전하 저장 동안에 광 다이오드를 오버플로우하는 전하를 더욱 부드럽게 이동시킬 수 있도록 구성되는 것이다.
도 19 는 오버플로우 게이트 (LO) 가, 전송 트랜지스터를 구성하는 기판 표면의 표면 또는 주변으로부터 소정의 깊이까지 형성되는 전송 트랜지스터의 채널과 동일한 전도성의 반도체 층을 갖는 매복 채널 트랜지스터인, 고체 촬상 장치의 예시적인 단면도이다. 도 19 는 광 다이오드 (PD), 오버플로우 게이트 (LO), 및 저장 커패시터 (CS) 의 영역을 나타낸다.
여기서, n 형 반도체 영역 (51) 은 n 형 반도체 영역 (30) 및 n+ 형 반도체 영역 (32) 을, 오버플로우 게이트 (LO) 의 p+ 반도체 영역 하부의 기판 표면의 표면 또는 표면 주번으로부터 소정의 깊이까지 오버랩하도록 형성된다. n 형 반도체 영역 (51) 은 n 형 영역이고, 이는 n 형 반도체 영역 (30) 및 n+ 형 반도체 영역 (32) 보다 불순물의 유효 농도가 더 낮다.
상술한 구성은 광 다이오드 (PD) 와 저장 커패시터 (CS) 사이의 전위 배리어를 낮추는데 기여한다. 이는 광 다이오드 (PD) 를 오버플로우하는 전하가 전하 저장 동안에 저장 커패시터 (CS) 로 부드럽게 이동할 수 있도록 한다.
도 20 및 도 21 에 도시된 고체 촬상 장치는 기판의 소정 깊이에서 오버플로우 게이트 (LO) 의 게이트 아래 부분과 평행하게 형성되는 반도체 층을 갖도록 구성되고, 배리어를 감소시켜 광 다이오드 (PD) 와 저장 커패시터 (CS) 사이를 관통할 수 있도록 한다.
도 20 은 본 실시형태에 따른 고체 촬상 장치의 예시적인 단면도이고, 광 다이오드 (PD), 오버플로우 게이트 (LO), 및 저장 커패시터 (CS) 의 영역을 나타낸다. 여기서, 오버플로우 게이트 (LO) 의 게이트 전극 (50) 아래의 소정 깊이의 영역에서, n 형 반도체 영역 (52) 이 n 형 반도체 영역 (30) 과 접속되도록 형성된다.
상술한 구성은 배리어를 낮추어 오버플로우 게이트 (LO) 에서 관통할 수 있도록 기여한다. n 형 반도체 영역 (52) 으로부터 n+ 형 반도체 영역 (32) 까지 의 비스듬한 방향의 관통 루트는 광 다이오드 (PD) 로부터 저장 커패시터 (CS) 까지의 오버플로우 경로를 구성하고, 이에 의해 광 다이오드 (PD) 를 오버플로우하는 전하가 관통되고 이에 따라 전하 저장 동안에 저장 커패시터 (CS) 로 부드럽게 이동할 수 있게 된다.
도 21 은 본 실시형태에 따른 고체 촬상 장치의 예시적인 단면도이다. 도 20 에 도시되는 고체 촬상 장치의 경우와 같이, 오버플로우 게이트 (LO) 의 게이트 전극 (50) 하부의 소정 깊이의 영역에서, n 형 반도체 영역 (53) 이 형성되어 n 형 반도체 영역 (30) 과 접속된다. 또한, 본 실시형태에서, n 형 반도체 영역 (53) 은 n+ 형 반도체 영역 (32) 하부로 연장된다.
상술한 구성은 배리어를 낮춰 오버플로우 게이트 (LO) 에서의 관통에 기여한다. n 형 반도체 영역 (53) 으로부터 n+ 형 반도체 영역 (32) 까지의 실질적으로 수직 방향인 관통 루트는 광 다이오드 (PD) 로부터 저장 커패시터 (CS) 까지의 오버플로우 경로를 구성하고, 이에 의해 광 다이오드 (PD) 를 오버플로우하는 전하가 관통되고 이에 따라 전하 저장 동안에 저장 커패시터 (CS) 로 부드럽게 이동할 수 있게 된다.
제 5 실시형태
본 실시형태에 따른 고체 촬상 장치는 제 1 실시형태에 따른 고체 촬상 장치에서의 회로 구성이 변형된 것이다. 도 22 는 본 실시형태에 따른 고체 촬상 장치에서의 2 개의 화소의 등가 회로도이고, 도 23 은 이의 개략 평면도이다.
본 실시형태에 따른 고체 촬상 장치는 기본 유닛으로서 2 개의 화소, "a" 및 "b" 로 구성되는 화소 블록을 갖고, 각각의 화소 블록은 2 개의 다이오드 및 2 개의 저장 커패시터를 포함한다. 각각의 화소 블록은, 광을 수신하고 광전하를 생성 및 저장하는 광 다이오드 (PDa1 및 PDa1'); 광 다이오드 (PDa1 및 PDb1') 에 각각 인접하게 구비되고, 광전하를 전송하는 전송 트랜지스터 (Ta2 및 Tb2'); 각각이 전송 트랜지스터 (Ta2 및 Tb2') 를 통해 광 다이오드 (PDa1 및 PDb1') 와 접속되는 하나의 부유 확산 영역 (FD3); 각각이 광 다이오드 (PDa1 및 PDb1') 에 인접하게 구비되고 저장 동작 동안에 개개의 광 다이오드 (PDa1 및 PDb1') 를 오버플로우하는 광전하를 전송하는 오버플로우 게이트 (LOa4 및 LOb4'); 저장 동작 동안에 개개의 오버플로우 게이트 (LOa4 및 LOb4') 를 통하여, 각각 광 다이오드 (PDa1 및 PDb1') 를 오버플로우하는 광전하를 저장하는 저장 커패시터 (CSa5 및 CSb5'); 각각이 저장 커패시터 (CSa5 및 CSb5') 에 접속되고 저장 커패시터 (CSa5 및 CSb5') 및 부유 확산 영역 (FD3) 의 신호 전하를 방전하는 리셋 트랜지스터 (R6); 부유 확산 영역 (FD3) 과 저장 커패시터 (CSa5 및 CSb5') 사이에 제공되는 저장 트랜지스터 (Sa7 및 Sb7'); 부유 확산 영역 (FD3) 의 신호 전하, 또는 부유 확산 영역 (FD3) 및 저장 커패시터 (CSa5 및 CSb5') 의 각각의 신호 전하를 전압으로서 판독하는 증폭 트랜지스터 (SF8); 및 화소 또는 화소 블록을 선택하기 위한, 증폭 트랜지스터 (SF8) 에 접속되는 선택 트랜지스터 (X9) 를 포함한다. 이 방식에서, 기본 유닛으로서의 화소 블록은 2 개의 광 다이오드, 2 개의 저장 커패시터, 부유 확산 영역 (FD), 증폭 트랜지스터 (SF), 리셋 트랜지스터 (R), 및 선택 트랜지스터 (X) 를 포함하도록 구성된다.
본 실시형태에 따른 고체 촬상 장치에서, 상술한 배열을 갖는 복수의 화소는 2 차원 또는 1 차원 배열에 저장된다. 각각의 화소 블록에서, 구동선 (ФLOa, ФLOb, ФTa, ФTb, ФSa, ФSb, 및 ФR) 은 각각 오버플로우 게이트 (LOa4 및 LOb4'), 전송 트랜지스터 (Ta2 및 Tb2'), 저장 트랜지스터 (Sa7 및 Sb7'), 및 리셋 트랜지스터 (R6) 의 게이트 전극에 접속된다. 또한 로우 시프트 레지스터에 의해 구동되는 화소 선택 라인 (ФX) 은 선택 트랜지스터 (X9) 의 게이트 전극에 접속된다. 또한, 출력선 (OUT15) 은 선택 트랜지스터 (X9) 의 출력 측 소스에 접속되고, 컬럼 시프트 레지스터에 의해 제어되어 출력을 생성한다.
상술한 제 1 실시형태의 경우와 같이, 본 실시형태에 따른 고체 촬상 장치의 구성은, 부유 확산 영역 (FD3) 의 전압이 화소의 선택 동작 또는 비선택 동작을 수행할 수 있도록 하는 적절한 값으로 고정될 수 있는 만큼, 제한되지 않는다. 따라서, 선택 트랜지스터 (X9) 및 구동선 (ФX) 이 생략될 수도 있다.
본 실시형태에 따른 고체 촬상 장치에서, 화소 블록의 화소, "a" 및 "b" 의 광 다이오드 (PDa1 및 PDb1'), 오버플로우 게이트 (LOa4 및 LOb4'), 및 저장 커패시터 (CSa5 및 CSb5') 의 영역을 나타내는 개략 단면도는 제 1 실시형태에서 도시되는 도 8a 와 유사하고, 따라서 중복을 피하기 위해 설명을 생략한다. 또한, 화소의 광 다이오드 (PDa1 및 PDb1'), 전송 트랜지스터 (Ta2 및 Tb2'), 부유 확산 영역 (FD3), 저장 트랜지스터 (Sa7 및 Sb7'), 및 저장 커패시터 (CSa5 및 CSb5') 의 영역을 나타내는 본 고체 촬상 장치의 개략 단면도는, 제 1 실시형태에서 도시 되는 도 8b 와 유사하고, 따라서 이 또한 설명을 생략한다.
여기서, 도 22 및 도 23 에 도시되는 본 실시형태에 따른 고체 촬상 장치에 대한 동작 방법을 설명한다. 도 24 는 본 실시형태에 따른 고체 촬상 장치에 대한 구동 타이밍도이다. 각각의 화소 블록에서, 화소 "a" 및 "b" 가 판독될 때, 판독은 동일한 부유 확산 영역 (FD), 증폭 트랜지스터 (SF), 리셋 트랜지스터 (R), 및 선택 트랜지스터 (X) 를 사용하여 수행된다.
먼저, 저장 개시 이전에, 화소 "a" 의 저장 트랜지스터 (Sa) 가 on 으로 설정되고, 전송 트랜지스터 (Ta) 및 리셋 트랜지스터 (R) 이 off 로 설정된다. 이 때, 화소 "a" 의 광 다이오드 (PDa) 는 완전히 공핍 상태이다. 다음으로, 리셋 트랜지스터 (R) 가 on 으로 스위칭되어 화소 "a" 의 부유 확산 영역 (FD) 및 저장 커패시터 (CSa) 를 리셋한다 (시간 : t1). 그 후, 리셋 트랜지스터 (R) 가 off 로 스위칭된 직후 캡쳐되는 (FD + CSa) 의 리셋 노이즈는 노이즈 신호 (N2) 로 판독된다. 여기서, 노이즈 신호 (N2) 는 증폭 트랜지스터 (SF) 의 문턱 전압에서의 변화를 고정된 패턴 노이즈 성분으로서 포함한다. 저장 주기 (시간 : t3) 동안, 포화 이전의 광전하는 광 다이오드 (PDa) 에 의해 저장되고, 포화가 초과될 때의 초과 광전하는 오버플로우 게이트 (LOa) 를 통해 저장 커패시터 (CSa) 에 저장된다. 이 동작은 광 다이오드 (PD) 를 오버플로우하는 전하가 버려지는 것 없이 효율적으로 사용될 수 있도록 한다. 이 방식에서, 포화 전과 후의 모든 주기에서, 저장 동작은 동일한 저장 주기에서 각각의 화소에 대한 동일한 광 다이 오드 (PD) 에 의해 빛을 수신함으로써 수행된다.
저장이 완료된 후 (시간 : t4) 에, 선택 트랜지스터 (X) 가 on 으로 스위칭된다. 그 후, 리셋 트랜지스터 (R) 는 on 으로 스위칭되어, 부유 확산 영역 (FD) 을 리셋하고 (t: t5), 리셋 직후에 캡쳐되는 FD 리셋 노이즈는 노이즈 신호 (N1) 로 판독된다. 여기서, 노이즈 신호 (N1) 는 증폭 트랜지스터 (SF) 의 문턱 전압의 변화를 고정된 패턴 노이즈 성분으로서 포함한다. 다음으로, 전송 트랜지스터 (Ta) 가 on 으로 스위칭되어, 광 다이오드 (PDa) 에 저장되는 광학 신호를 부유 확산 영역 (FD) 으로 완전히 전송하고 (시간 : t7), 신호는 (S1 + N1) 으로 판독된다. 그 후, 저장 트랜지스터 (Sa) 도 on 으로 스위칭되고 (시간 : t8), 광 다이오드 (PDa) 에 저장되는 광전하를 부유 확산 영역 (PD) 및 저장 커패시터 (CSa) 로 완전히 전송하며; 광 다이오드 (PDa), 부유 확산 영역 (FD), 및 저장 커패시터 (CSa) 의 전하가 혼합되고; 신호는 (S1 + S2 + N1) 으로 판독된다. 또한 화소 "b" 에서도, 저장 개시 이전에, 저장 트랜지스터 (Sb) 가 on 으로 설정되고, 전송 트랜지스터 (Tb) 및 리셋 트랜지스터 (R) 가 off 로 설정된다. 다음으로, 리셋 트랜지스터 (R) 가 on 으로 스위칭되어 부유 확산 영역 (FD) 및 저장 커패시터 (CSb) 를 리셋하고, 리셋 트랜지스터 (R) 가 off 로 스위칭된 직후에 캡쳐되는 (FD + CSb) 의 리셋 노이즈는 노이즈 신호 (N2) 로 판독된다. 여기서, 노이즈 신호 (N2) 는 증폭 트랜지스터 (SF) 의 문턱 전압에서의 변화를 고정된 패턴 노이즈 성분으로서 포함한다.
저장 주기 (시간 ; t9) 동안, 포화 이전의 광전하는 광 다이오드 (PDb) 에 의해 저장되고, 포화가 초과될 때의 초과 광전하는 오버플로우 게이트 (LOb) 를 통해 저장 커패시터 (CSb) 에 저장된다.
저장이 완료된 후에 (시간; t10), 선택 트랜지스터 (X) 가 on 으로 스위칭된다. 그 후, 리셋 트랜지스터 (R) 가 on 으로 스위칭되어, 부유 확산 영역 (FD) 을 리셋하고 (t: t11), 리셋 직후에 캡쳐되는 FD 리셋 노이즈는 노이즈 신호 (N1) 으로 판독된다 (시간 : t12).
다음으로, 전송 트랜지스터 (Tb) 는 on 으로 스위칭되어, 광 다이오드 (PDb) 에 저장되는 광학 신호를 부유 확산 영역 (FD) 으로 전송하고 (시간: t13), 신호는 (S1 + N1) 으로 판독된다. 그 후, 저장 트랜지스터 (Sb) 는 on 으로 변환되고 (시간 : t14), 광 다이오드 (PDb) 에 저장되는 광전하를 부유 확산 영역 (FD) 및 저장 커패시터 (CSb) 로 완전히 전송한다. 광 다이오드 (PDb), 부유 확산 영역 (FD), 및 저장 커패시터 (CSb) 에 저장되는 전하는 혼합되고, 신호는 (S1 + S2 + N2) 로 판독된다.
본 실시형태에 따른 고체 촬상 장치에서, 부유 확산 영역 (FD), 증폭 트랜지스터 (SF), 리셋 트랜지스터 (R), 및 선택 트랜지스터 (X) 가 2 화소 당 1 그룹의 비율로 제공되기 때문에, 화소당 화소 영역이 감소될 수 있다.
본 실시형태에 따른 고체 촬상 장치의 블록도는 2 화소당 하나의 비율로 제 공되는 출력선을 제외하고 제 1 실시형태에서 도시된 도 10 과 동일하다. 본 실시형태에서의 각 화소로부터 점 순차적으로 판독되는 신호, 동작 범위의 확장비, 및 넓은 동작 범위 신호의 설계는 제 1 실시형태에서 설명되는 것과 동일하다.
상술한 동작에서, 화소 블록에 제공되는 화소가 순차적으로 구동되고 모든 화소로부터 획득되는 신호가 사용되는 경우를 설명한다. 그러나, 드문 (thinning-out) 동작으로서, 화소 블록으로부터의 임의의 화소를 선택하여 선택되는 화소로부터 획득되는 신호를 사용할 수도 있다. 다른 방법으로, 평균적인 동작으로서, 화소 블록의 화소 신호들을 혼합하고 더하여 그 신호를 사용할 수도 있다.
제 1 실시형태의 경우와 같이, 본 실시형태에 따른 고체 촬상 장치는 저 휘도에서의 감도를 감소시키지 않고 고 휘도에서의 감도를 증가시켜 넓은 영역을 성취하며, 또한 통상 사용되는 영역을 초과하는 전력 공급기 전압을 사용하지 않을 것이다. 이는 본 고체 촬상 장치가 미래의 화상 센서의 소형화를 이루는 것을 가능하게 한다. 또한, 구성요소의 부가가 최소로 감소되기 때문에, 화소 사이즈의 증가를 초래할 가능성이 없다.
또한, 넓은 동작 범위를 실현하는 종래의 화상 센서와 다르게, 저장 주기를 고 휘도 측과 저 휘도 측 사이에서 분할하지 않고, 즉, 프레임을 스트래들 (straddling) 하지 않고, 본 실시형태는 동일한 저장 주기에서 광전하를 저장한다. 이것은 동화상의 이미지화에서 조차, 화질의 저하를 막는다.
또한, 본 실시형태에 따른 화상 센서에서, 부유 확산 영역 (FD) 으로부터의 누설 전류를 고려하여, (S1 + S2) 의 최소 신호가 광 다이오드 (PD) 로부터 포화된 전하가 되고, 화상 센서가 부유 확산 영역 (FD) 으로부터의 누설 전류의 전하량 보다 큰 전하 양을 다룰 수 있도록 한다. 이는 FD 누설에 둔감한 화상 센서를 제조하는 이점을 제공한다.
제 6 실시형태
본 실시형태에 따른 고체 촬상 장치는 제 1 실시형태에 따른 고체 촬상 장치에서의 회로 구성을 변형한 것이다. 도 25 는 본 실시형태에 따른 고체 촬상 장치에서 4 개 화소의 등가 회로도이고, 도 26 은 이의 개략 평면도이다.
본 실시형태에 따른 고체 촬상 장치는 기본 유닛으로서 4 개의 화소 "a", "b", "c", 및 "d" 로 구성되는 화소 블록을 갖는다. 각각의 화소 블록은, 광을 수신하고 광전하를 생성 및 저장하는 광 다이오드 (PDa1, Pdb1', PDc1", 및 PDd1'"); 광 다이오드 (PDa1, Pdb1', PDc1", 및 PDd1'") 에 각각 인접하게 제공되고 광전하를 전송하는 전송 트랜지스터 (Ta2, Tb2', Tc2", 및 Td2'"); 각각 전송 트랜지스터 (Ta2, Tb2', Tc2", 및 Td2'") 를 통해 광 다이오드 (PDa1, Pdb1', PDc1", 및 PDd1'") 에 접속되는 하나의 부유 확산 영역 (FD3); 저장 동작 동안에 개개의 광 다이오드 (PDa1, Pdb1', PDc1", 및 PDd1'") 를 오버플로우하는 광전하를 전송하고, 광 다이오드 (PDa1, Pdb1', PDc1", 및 PDd1'") 에 인접하게 제공되는 오버플로우 게이트 (LOa4, LOb4', LOc4", 및 LOd4'"); 저장 동작 동안에 각각 개개의 오버플로우 게이트 (LOa4, LOb4', LOc4", 및 LOd4'") 를 통해 광 다이오드 (PDa1, Pdb1', PDc1", 및 PDd1'") 를 오버플로우하는 광전하를 저장하는 저장 커패시터 (CSa5, CSb5', CSc5", 및 CSd5'"); 각각의 저장 커패시터 (CSa5, CSb5', CSc5", 및 CSd5'") 에 접속되고, 저장 커패시터 (CSa5, CSb5', CSc5", 및 CSd5'") 및 부유 확산 영역 (FD3) 의 신호 전하를 방전하는 리셋 트랜지스터 (R6); 부유 확산 영역 (FD3) 과 저장 커패시터 (CSa5, CSb5', CSc5", 및 CSd5'") 사이에 제공되는 저장 트랜지스터 (Sa7, Sb7', Sc7", 및 Sd7"); 부유 확산 영역 (FD3) 의 신호 전하, 또는 부유 확산 영역 (FD3) 및 저장 커패시터 (CSa5, CSb5', CSc5", 및 CSd5'") 의 각 신호 전하를 전압으로 판독하는 증폭 트랜지스터; 및 증폭 트랜지스터 (SF8) 에 접속되고, 화소 또는 화소 블록을 선택하는 선택 트랜지스터 (X9) 를 포함한다. 이 방식에서, 기본 유닛으로서의 화소 블록은 4 개의 광 다이오드, 4 개의 저장 커패시터, 부유 확산 영역 (FD), 증폭 트랜지스터 (SF), 리셋 트랜지스터 (R), 및 선택 트랜지스터 (X) 를 포함하도록 구성된다.
본 실시형태에 따른 고체 촬상 장치에서, 상술한 배열을 갖는 복수의 화소는 2 차원 또는 1 차원 배열에 저장된다. 각각의 화소 블록에서, 구동선 (ФLOa, ФLOb, ФLOc, ФLOd, ФTa, ФTb, ФTc, ФTd, ФSa, ФSb, ФSc, ФSd, 및 ФR) 은 각각 오버플로우 게이트 (LOa4, LOb4', LOc4", 및 LOd4'"), 전송 트랜지스터 (Ta2, Tb2', Tc2", 및 Td2'"), 저장 트랜지스터 (Sa7, Sb7', Sc7", 및 Sd7'"), 및 리셋 트랜지스터 (R6) 의 게이트 전극에 접속된다. 또한, 로우 시프트 레지스터에 의해 구동되는 화소 선택 라인 (ФX) 은 선택 트랜지스터 (X9) 의 게이트 전극에 접속된다. 또한, 출력선 (OUT15) 은 선택 트랜지스터 (X9) 의 출력 측 소스에 접속되고, 컬럼 시프트 레지스터에 의해 제어되어 출력을 생성한다.
상술한 제 1 실시형태의 경우와 같이, 본 실시형태에 따른 고체 촬상 장치의 구성은, 부유 확산 영역 (FD3) 의 전압이 화소의 선택 동작 또는 비선택 동작을 수행할 수 있도록 하는 적절한 값으로 고정될 수 있는 만큼, 제한되지 않는다. 따라서, 선택 트랜지스터 (X9) 및 구동선 (ФX) 이 생략될 수도 있다.
본 실시형태에 따른 고체 촬상 장치에서, 화소 블록의 화소 "a" 및 "b" 에서의 광 다이오드 (PDa1, Pdb1', PDc1", 및 PDd1'"), 오버플로우 게이트 (LOa4, LOb4', LOc4" 및 LOd4'"), 및 저장 커패시터 (CSa5, CSb5', CSc5", 및 CSd5'") 는 제 1 실시형태에서 도시되는 도 8a 와 유사하고, 따라서, 중복을 피하기 위해 이는 설명을 생략한다. 또한, 화소의 광 다이오드 (PDa1, PDb1', PDc1", 및 PDd1'"), 전송 트랜지스터 (Ta2, Tb2', Tc2", Td2'"), 부유 확산 영역 (FD3), 저장 트랜지스터 (Sa7, Sb7', Sc7", 및 Sd7'") 및 저장 커패시터 (CSa5, CSb5', CSc5", 및 CSd5'") 의 영역에 해당하는 본 고체 촬상 장치의 개략 단면도는, 제 1 실시형태에서 도시되는 도 8b 와 유사하고, 따라서 이 또한 설명을 생략한다.
여기서, 도 25 및 도 26 에 도시되는 본 실시형태에 따른 고체 촬상 장치에 대한 동작 방법을 설명한다. 도 27 은 본 실시형태에 따른 고체 촬상 장치에 대한 구동 타이밍도이다. 각각의 화소 블록에서, 화소 "a", "b", "c", 및 "d" 가 판독될 때, 판독은 동일한 부유 확산 영역 (FD), 증폭 트랜지스터 (SF), 리셋 트랜지스터 (R), 및 선택 트랜지스터 (X) 를 사용함으로써 수행된다.
먼저, 저장 개시 이전에, 화소 "a" 의 저장 트랜지스터 (Sa) 가 on 으로 설정되고, 전송 트랜지스터 (Ta) 및 리셋 트랜지스터 (R) 가 off 로 설정된다. 이 때, 화소 "a" 의 광 다이오드 (PDa) 는 완전히 공핍 상태에 있다.
다음으로, 리셋 트랜지스터 (R) 가 on 으로 스위칭되어, 화소 "a" 의 부유 확산 영역 (FD) 및 저장 커패시터 (CSa) 를 리셋한다 (시간 : t1). 이 때, 리셋 트랜지스터 (R) 이 off 로 스위칭된 직후 캡쳐되는 (FD + CSa) 의 리셋 노이즈는 노이즈 신호 (N2) 로 판독된다 (시간 : t2). 여기서, 노이즈 신호 (N2) 는 증폭 트랜지스터 (SF) 의 문턱 전압에서의 변화를, 고정 패턴 노이즈 성분으로서 포함한다.
저장 주기 동안 (시간 : t3), 포화 이전의 광전하는 광 다이오드 (PDa) 에 의해 저장되고, 포화가 초과될 때의 초과 광전하는, 오버플로우 게이트 (LOa) 를 통해 저장 커패시터 (CSa) 에 저장된다. 이 동작은 광 다이오드 (PD) 를 오버플로우하는 전하가 버려지는 것 없이 효율적으로 사용될 수 있도록 한다. 이 방식에서, 포화 전과 후의 모든 기간에서 저장 동작은 동일한 저장 주기에서 각각의 화소에 대한 동일한 광 다이오드 (PD) 에 의해 빛을 수신함으로써 수행된다.
저장이 완료된 후 (시간 : t4) 에, 선택 트랜지스터 (X) 는 on 으로 스위칭된다. 그 후, 리셋 트랜지스터 (R) 이 on 으로 스위칭되어, 확산 영역 (FD) 을 리셋하고 (t : ts), 리셋 직후에 캡쳐되는 FD 리셋 노이즈는 노이즈 신호 (N1) 로 판독된다 (시간: t6). 여기서, 노이즈 신호 (N1) 는 증폭 트랜지스터 (SF) 의 문턱 전압에서의 변화를, 고정 패턴 노이즈 성분로 포함한다.
다음으로, 전송 트랜지스터 (Ta) 가 on 되어, 광 다이오드 (PDa) 에 저장되는 광학 신호를 부유 확산 영역 (FD) 으로 완전히 전송하고 (시간: t7), 신호는 (S1 + N1) 으로 판독된다. 그 후, 저장 트랜지스터 (Sa) 는 on 으로 스위칭되어 (시간: t8), 광 다이오드 (PDa) 에 저장되는 광전하를 부유 확산 영역 (FD) 및 저장 커패시터 (CSa) 로 완전히 전송하고; 광 다이오드 (PDa), 부유 확산 영역 (FD), 및 저장 커패시터 (CSa) 의 전하들이 혼합되며; 신호는 (S1 + S2 + N2) 로 판독된다. 또한 화소 "b" 에서, 저장 개시 이전에, 저장 트랜지스터 (Sb) 가 on 으로 설정되고, 전송 트랜지스터 (Tb) 및 리셋 트랜지스터 (R) 가 off 로 설정된다. 다음으로, 리셋 트랜지스터 (R) 가 on 으로 스위칭되어, 부유 확산 영역 (FD) 및 저장 커패시터 (CSb) 를 리셋하고, 리셋 트랜지스터 (R) 이 off 로 스위칭된 직후 캡쳐되는 (FD + CSb) 의 리셋 노이즈가 노이즈 신호 (N2) 로 판독된다. 여기서, 노이즈 신호 (N2) 는 증폭 트랜지스터 (SF) 의 문턱 전압에서의 변화를 고정 패턴 노이즈 성분으로서 포함한다.
저장 주기 (시간: t9) 동안, 포화 이전의 광전하는 광 다이오드 (PDb) 에 저장되고, 포화가 초과될 때의 초과 광전하는 오버플로우 게이트 (LOb) 를 통해 저장 커패시터 (CSb) 에 저장된다. 저장이 완료된 후 (시간: t10) 에, 선택 트랜지스 터 (X) 가 on 으로 스위칭된다. 이 때, 리셋 트랜지스터 (R) 가 on 으로 스위칭되어 부유 확산 영역 (FD) 을 리셋하고 (t : t11), 리셋 직후에 갭쳐되는 FD 리셋 노이즈는 노이즈 신호 (N1) 로 판독된다 (시간: t12). 다음으로, 전송 트랜지스터 (Tb) 가 on 되어 광 다이오드 (PDb) 에 저장되는 광학 신호를 부유 확산 영역 (FD) 로 완전히 전송하고 (시간 : t13), 신호는 (S1 + N1) 으로 판독된다. 이 때, 저장 트랜지스터 (Sb) 도 on 되어 (시간 : t14), 광 다이오드 (PDb) 에 저장되는 광전하를 부유 확산 영역 (FD) 및 저장 커패시터 (CSb) 로 완전히 전송한다. 광 다이오드 (PDb), 부유 확산 영역 (FD), 및 저장 커패시터 (CSb) 에 저장되는 전하는 혼합되고, 신호는 (S1 + S2 + N2) 로 판독된다. 이하여, 화소 "c" 및 "d" 에 대하여, 동일한 동작이 반복된다.
본 실시형태에 따른 고체 촬상 장치에서, 부유 확산 영역 (FD), 증폭 트랜지스터 (SF), 리셋 트랜지스터 (R), 및 선택 트랜지스터 (X) 가 4 개의 화소 당 1 그룹의 비율로 제공되기 때문에, 화소 당 화소 영역이 감소할 수 있다.
상술한 동작에서, 화소 블록에 제공되는 화소가 순차적으로 구동되고 모든 화소로부터의 신호가 사용되는 경우를 설명한다. 그러나, 드문 동작으로서, 화소 블록으로부터의 임의의 화소를 선택하여 선택된 화소로부터 획득되는 신호를 사용할 수도 있다. 다른 방법으로, 평균적인 동작으로서, 화소 블록의 화소 신호를 혼합하고 더하여 그 신호를 사용할 수도 있다.
본 실시형태에 따른 고체 촬상 장치의 블록도는 출력선이 4 화소 당 하나의 비율로 제공되는 것을 제외하고 제 1 실시형태에서 도시되는 도 10 과 동일하다. 본 실시형태에서 각각의 화소로부터 점 순차적으로 판독되는 신호, 동작 범위의 확장비, 및 넓은 동작 범위 신호의 합성은 제 1 실시형태에서 설명된 바와 동일하다.
제 1 실시형태의 경우에 따라, 본 실시형태에 따른 고체 촬상 장치는 저 휘도측에서의 감도를 감소시키지 않고 고 휘도에서의 감도를 증가시켜 넓은 영역을 성취하고, 통상 사용되는 영역을 초과하는 전력 공급기 전압을 사용하지 않는다. 이는 본 고체 촬상 장치가 미래의 화상 센서의 최소화를 어드레스할 수 있도록 한다. 또한, 소자의 추가가 감소되어 최소화되기 때문에, 화소 크기의 증가가 초래될 가능성이 없다.
또한, 넓은 동작 범위를 실현하는 종래의 화상 센서와 다르게, 저장 주기를 고 휘도 측과 저 휘도 측 사이에서 분할하지 않고, 즉, 프레임을 스트래들 (straddling) 하지 않고, 본 실시형태는 동일한 저장 주기에서 광전하를 저장한다. 이것은 동화상의 이미지화에서 조차, 화질의 저하를 막는다.
또한, 본 실시형태에 따른 화상 센서에서, 부유 확산 영역 (FD) 으로부터의 누설 전류를 고려하여, (S1 + S2) 의 최소 신호가 광 다이오드 (PD) 로부터 포화된 전하가 되고, 화상 센서가 부유 확산 영역 (FD) 으로부터의 누설 전류보다 큰 전하 양을 다룰 수 있도록 한다. 이는 FD 누설에 둔감한 화상 센서를 제조하는 이점을 제공한다.
제 7 실시형태
본 실시형태에 따른 고체 촬상 장치는 상술한 제 1 내지 제 6 실시형태에서 광 다이오드를 오버플로우하는 광전하를 저장하기 위한 저장 커패시터가 변형된 예이다.
저장 커패시터로서 접합 저장 커패시터를 사용하는 것을 시도할 때, 제곱 ㎛ 당 가능한 정전 커패시터는 조건의 고려하에서 3 내지 3 fF/㎛2 정도이고, 즉, 영역의 효율성이 그리 크지 않고, 이에 따라 동작 범위를 넓히기 어렵다.
한편, 평면 저장 커패시터의 경우에, 절연 필름 전기장이 3 내지 4 MV/cm 또는 그 이하로 설정될 때, 최대 인가 전압은 2.5 내지 3 V 로 설정되고, 커패시터 절연 필름의 두께는 커패시터 절연 필름의 절연 필름 누설 전류를 억제하기 위해 7 nm 정도로 설정하고, 정전 커패시턴스는 비유전율 εr=3.9 에 대해 4.8 fF/㎛2 가 되며, 정전 커패시턴스는 εr=7.9 에 대해 9.9 fF/㎛2 가 되며, 정전 커패시턴스는 εr=20 에 대해 25 fF/㎛2 가 되고, 정전 커패시턴스는 εr=50 에 대해 63 fF/㎛2 이 된다.
실리콘 산화물 (εr: 3.9) 에 더하여, 실리콘 질화물 (εr: 7.9), Ta2O5 (εr: 약 20 내지 30), HfO2 (εr: 약 30), ZrO2 (εr: 약 30), 및 La2O3 (εr: 약 40 내지 50) 와 같은, 이른바 높은 k 물질의 사용은 더 큰 정전 커패시턴스가 구현될 수 있도록 하고, 이에 의해 상대적으로 간단한 구조를 갖는 평면 저장 커패시터의 경우에도 100 내지 200 dB 만큼 넓은 동작 범위를 갖는 화상 센서가 실현될 수 있다.
또한, 스택 타입 또는 트랜치 타입과 같은, 커패시터가 점유 영역을 억제함에 의해 기여하는 영역을 확장하는 기능이 있는, 구조의 애플리케이션은 120 dB 만큼 넓은 동작 범위가 성취될 수 있도록 하고, 상술한 높은 k 물질을 조합하여 이용함으로서 140 dB 및 160 dB 만큼 넓은 동작 범위가 스택 타입 및 트랜치 타입에 의해 각각 획득될 수 있다.
이하에, 본 실시형태가 적용될 수 있는 저장 커패시터의 예가 도시된다. 도 28 은 제 1 실시형태에서와 유사한 평면 MOS 저장 커패시터의 단면도이다. 예를 들면, 이 저장 커패시터 (CS) 는 하부 전극으로 기능하고, 기판 (20) 상에 형성되는 p 형 웰의 표면층에 형성되는, n+ 형 반도체 영역 (60); n+ 형 반도체 영역 (60) 상에 형성되는, 실리콘 산화물로 이루어지는 커패시터 절연 필름 (42); 및 커패시터 절연 필름 (42) 상에 형성되는, 폴리실리콘 등으로 이루어지는 상부 전극 (43) 을 포함하도록 구성된다.
도 29 는 평면 MOS 및 접합 저장 커패시터를 도시하는 단면도이다. 예를 들면, 이 저장 커패시터는 하부 전극으로 기능하고, n 형 반도체 기판 (20) 상에 형성되는 p 형 웰의 표면층에 형성되는, n+ 형 반도체 영역 (61) 이 저장 트랜지스터의 소스/드레인으로 기능하는 n+ 형 반도체 영역 (32) 과 함께 통합적으로 형성되고; 상부 전극 (43) 이 n+ 형 반도체 영역 (61) 에 제공되는, 실리콘 산화물로 이루어지는 커패시터 절연 필름 (42) 을 통해 형성되도록 구성된다. 여기서, 전력 공급기 전압 (VDD) 또는 그라운드 (GND) 는 상부 전극 (43) 에 인가된다.
도 30 (단면도) 에 도시되는 저장 커패시터는 도 28 에 도시되는 것과 유사 한 평면 MOS 저장 커패시터이다. 그러나, 이 저장 커패시터에서, 커패시터 절연 필름 (42a) 은 도 28 에서와 달리, 실리콘 질화물 또는 Ta2O5 와 같은 높은 k 물질로 구성되고, 커패시턴스는 도 28 에서보다 크게 제조된다.
도 31 (단면도) 에 도시되는 저장 커패시터는 도 29 에 도시되는 것과 유사한 평면 MOS 및 접합 저장 커패시터이다. 그러나, 이 저장 커패시터에서, 커패시터 절연 필름 (42a) 은 도 29 에서와 달리, 실리콘 질화물 또는 Ta2O5 와 같은 높은 k 물질로 구성되고, 커패시턴스는 도 29 에서보다 크게 제조된다.
도 32 는 스택 저장 커패시터를 도시하는 단면도이다. 예를 들면, 이 저장 커패시터 (CS) 는 n 형 반도체 기판 (20) 위에 구비되는 소자 분리 절연 필름 (62) 상에 형성되는 하부 전극 (63); 하부 전극 (63) 상에 형성되는 커패시터 절연 필름 (64); 및 커패시터 절연 필름 (64) 상에 형성되는 상부 전극 (65) 을 포함하도록 구성된다. 여기서, 저장 트랜지스터의 소스/드레인으로 기능하는 n+ 형 반도체 영역 (32), 및 하부 전극 (63) 이 배선 (45) 에 의해 접속된다. 이 경우에서, 전력 공급기 전압 (VDD) 또는 그라운드 (GND) 는 상부 전극 (65) 에 인가된다.
도 33 은 스택 저장 커패시터를 도시하는 단면도이다. 예를 들면, 이 저장 커패시터 (CS) 는 저장 트랜지스터의 소스/드레인으로 기능하는 n+ 형 반도체 영역 (32) 과 접속되도록 형성되는 하부 전극 (67); 하부 전극 (67) 의 내부 벽에 형성되는 커패시터 절연 필름 (68); 및 하부 전극 (67) 의 내부에 내장되도록 커패 시터 절연 필름 (68) 을 통해 형성되는 상부 전극 (69) 을 포함하도록 구성된다. 여기서, 전력 공급기 전압 (VDD) 또는 그라운드 (GND) 가 상부 전극 (69) 에 인가된다. 하부 전극 (67) 및 하부 전극 (67) 의 내부에 내장되도록 형성되는 상부 전극 (69) 의 구조는 정전 커패시턴스에 기여하는 표면 영역에서 통상의 스택 타입보다 더 클 수 있다.
도 34 는 평면 타입 및 스택 타입을 조합함으로써 획득되는 합성 저장 커패시터를 도시하는 단면도이다. 이 예에 따르면, 높은 영역 효율성을 갖는 더 큰 커패시턴스가 형성될 수 있다.
도 35 는 트랜치 저장 커패시터를 도시하는 단면도이다. 이 저장 커패시터 (CS) 는 n- 형 반도체 기판 (20) 상의 p 형 웰 (21) 을 통해 절단되어 n 형 반도체 기판 (20) 에 이르도록 형성되는 트랜치 (TC); 하부 전극으로 기능하고, 트랜치 (TC) 의 내부 벽 상에 형성되는 n+ 형 반도체 영역 (70); TC 의 내부 벽을 코팅하도록 형성되는 커패시터 절연 필름 (71); 및 커패시터 절연 필름 (71) 을 통해 트랜치 (TC) 에 내장되도록 형성되는 상부 전극 (71) 을 포함하도록 구성된다. 여기서 저장 트랜지스터의 소스/드레인으로 기능하는 n+ 형 반도체 영역 (32), 및 상부 전극 (72) 이 배선 (45) 에 의해 접속된다.
도 36 은 접합을 갖는 트랜치 저장 커패시터를 도시하는 단면도이다. 이 저장 커패시터 (CS) 는 트랜치 (TC) 가 n 형 반도체 기판 (20) 상의 p 형 웰 (21) 내부에 형성되고; 트랜치 (TC) 의 내부 벽에서, 하부 전극으로 기능하는 n+ 형 반도체 영역 (73) 이 저장 트랜지스터의 소스/드레인으로 기능하는 n+ 형 반도체 영 역 (32) 과 함께 통합적으로 형성되며; 커패시터 절연 필름 (74) 이 TC 의 내부 벽을 코팅하도록 형성되고; 상부 전극 (75) 이 커패시터 절연 필름 (74) 을 통해 트렌치 (TC) 에 내장되게 형성되도록 구성된다.
도 37 은 트랜치 저장 커패시터를 도시하는 단면도이다. 이 저장 커패시터 (CS) 는 n 형 반도체 기판 (20) 상의 p 형 웰 (21) 을 통해 절단되어 n- 형 반도체 기판 (20) 에 이르도록 형성되는 트랜치 (TC); 하부 전극으로 서비스하고, 트렌치 (TC) 의 깊이 측정보다 더 깊은 영역에서 트랜치 (TC) 의 내부 벽 상에 형성되는 n+ 형 반도체 영역 (76); TC 의 내부 벽을 코팅하도록 형성되는 커패시터 절연 필름 (77); 및 커패시터 절연 필름 (77) 을 통해 트랜치 (TC) 에 내장되도록 형성되는 상부 전극 (78) 을 포함하도록 구성된다. 여기서 저장 트랜지스터의 소스/드레인으로 기능하는 n+ 형 반도체 영역 (32), 및 상부 전극 (78) 이 배선 (45) 에 의해 접속된다.
도 38 은 트랜치 저장 커패시터를 도시하는 단면도이다. 이 저장 커패시터 (CS) 는 n- 형 반도체 기판 (20) 상의 p 형 웰 (21) 을 통해 절단되어 n 형 반도체 기판 (20) 에 이르도록 형성되는 트랜치 (TC); 하부 전극으로 기능하고, 트랜치 (TC) 의 내부 벽 상에 형성되는 p+ 형 반도체 영역 (79); TC 의 내부 벽을 코팅하도록 형성되는 커패시터 절연 필름 (80); 및 커패시터 절연 필름 (80) 을 통해 트랜치 (TC) 에 내장되도록 형성되는 상부 전극 (81) 을 포함하도록 구성된다. 여기서 저장 트랜지스터의 소스/드레인으로 기능하는 n+ 형 반도체 영역 (32), 및 상부 전극 (81) 이 배선 (45) 에 의해 접속된다.
도 39 는 내장된 저장 커패시터를 갖는 접합 커패시터를 사용하는 CMOS 센서를 도시하는 단면도이다. 예를 들면, p 형 적층층 (91) 이 p 형 실리콘 반도체 (p-sub; 90) 상에 형성되고, n+ 형 반도체 영역 (92) 은 p 형 실리콘 반도체 (90) 및 p 형 적층층 (91) 을 가로질러 형성된다. 즉, 함께 결합된 n 형 (제 1 도전형) 반도체 영역 및 p 형 (제 2 도전형) 반도체 영역 이 고체 촬상 장치를 구성하는 반도체 기판 내부에 내장되어, 접합 커패시터를 이용하여 내장된 저장 커패시터를 형성한다. 또한, p+ 형 분리 영역 (93) 은 p 형 실리콘 반도체 (p-sub; 90) 및 p 형 적층층 (91) 에 형성된다. p 형 실리콘 반도체 층 (94) 은 p 형 적층층 (91) 상에 형성된다. 상술한 실시형태의 경우와 같이, p 형 실리콘 반도체 층 (94) 에 대하여, 광 다이오드 (PD), 오버플로우 게이트 (LO), 전송 트랜지스터 (T), 부유 확산 영역 (FD), 및 저장 트랜지스터 (S) 가 제공된다. 예를 들면, 저장 커패시터 (SC) 로 기능하는 n+ 형 반도체 영역 (92) 이 형성 영역, 예를 들면, 상술한 광 다이오드 (PD), 오버플로우 게이트 (LO), 전송 트렌지스터 (T), 부유 확산 영역 (FD), 및 저장 트렌지스터 (S) 에 걸쳐서 광범위하게 형성된다. 또한, n+ 형 반도체 영역 (32) 이, p 형 반도체 층 (94) 에서 수직으로 연장되는 n+ 형 반도체 영역 (95) 에 의해, 저장 커패시터를 구성하는 n+ 형 반도체 영역 (92) 에 접속된다.
도 40 은 절연 필름 커패시터 및 접합 커패시터를 사용하는 내장된 저장 커패시터를 갖는 CMOS 센서를 도시하는 단면도이다. 이 센서는 도 39 의 것과 유사한 구조를 갖는다. 그러나, 이 센서에서, 제 1 p 형 적층층 (91a) 및 제 2 p 형 적층층 (91b) 은 절연 필름 (90a) 을 통해 p 형 실리콘 반도체 층 (90; p-sub) 에 형성되고, 이에 의해 반도체 층이 절연 필름을 통해 반도체 기판에 형성되도록 SOI (semiconductor on insulator) 기판이 구성된다. 여기서, n+ 형 반도체 영역 (92) 은 절연 필름 (90a) 으로 테두리를 두르는 영역까지, 제 1 p 형 적층층 (91a) 및 제 2 p 형 적층층 (91b) 을 가로질러 형성되고, 저장 커패시터가 절연 필름으로 서로 대면하는 반도체 기판과 반도체 층 사이의 절연 커패시터를 사용하여 형성된다. 또한, 도 39 의 저장 커패시터의 경우와 같이, 접합 커패시터가 제 1 p 형 적층층 (91a) 및 제 2 p 형 적층층 (91b) 사이에 형성된다. 다른 구조는 도 39 에 도시되는 CMOS 센서에서와 동일하다.
도 41 은 내장된 저장 커패시터를 갖는 절연 필름 커패시터 및 접합 커패시터를 사용하는 CMOS 센서를 도시하는 단면도이다. 이 센서는 도 40 에서와 유사한 구조를 갖는다. 그러나, 이 센서에서, 저 농도 반도체 층 (i 층; 96) 이 광 다이오드 (PD) 를 구성하는 n 형 반도체 영역 (30) 과 저장 커패시터를 구성하는 n+ 형 반도체 영역 (92) 사이에 형성된다. 이 구조는 광 다이오드 (PD) 로부터 저장 커패시터 (CS) 까지의 오버플로우 경로를 구성하는, n 형 반도체 영역 (30) 과 n+ 형 반도체 영역 (92) 사이의 전위 배리어를 낮추는데 기여한다. 이는 광 다이오드 (PD) 를 오버플로투하는 전하가 관통하고, 이에 의해 전하 저장 동안에 저장 커패시터 (CS) 로 전하를 부드럽게 이동시킬 수 있도록 한다.
앞선 다양한 저장 커패시터는 상술한 제 1 내지 제 7 실시형태 중의 임의의 하나에 적용가능하다. 상술한 바와 같이, 이 형상을 갖는 저장 커패시터들 중 의 임의의 하나를 사용하여 광 다이오드를 오버플로우하는 광전하를 저장함으로써, 동작 범위의 확장이 고 휘도측에서 성취될 수 있다.
실시예 1
본 발명에 따른 고체 촬상 장치에서, 고체 촬상 장치 소자는 2 개의 폴리실리콘 층 및 3 개의 금속 배선층을 갖는 반도체의 제조 방법에 의해 제조된다. 여기서, 고체 촬상 장치 소자는, 화소 수 : 640 (행) × 480 (열), 7.5 ㎛ 제곱의 화소 크기, 부유 확산 영역 커패시턴스 CFD = 4fF, 저장 커패시턴스 CCS = 60 fF 의 조건으로 2 차원으로 배열되는 화소를 갖는다. 각각의 저장 커패시터는 병렬 커패시터, 즉, 폴리실리콘-실리콘 산화물 필름-실리콘 커패시터, 및 폴리실리콘-실리콘 질화물 필름-폴리실리콘 커패시터에 의해 구성된다. 신호 (S1) 및 (S1 + S2) 에 대한 포화 전압은 각각 500 mV 및 1000 mV 이다. 노이즈 제거 후에 S1 및 (S1 + S2) 에 남아있는, 잔여 노이즈 전압은 0.09 mV 의 값과 동일하다. S1 으로부터 (S1 + S2) 까지의 스위칭 전압은 400 mV 로 설정되고, 이는 신호 (S1) 에 대한 포화 전압보다 낮다.
각각의 스위칭 지점에서 신호 (S1 + S2) 대 잔여 노이즈의 S/N 비는 40 dB 보다 크고, 이에 의해 높은 영상 품질을 갖는 고체 촬상 장치가 구현될 수 있다. 100 dB 의 동작 범위가 획득된다. 또한, 고 휘도의 빛으로 조사하는 동안, 광 다이오드 (PD) 를 오버플로우하는 초과 광전하가 오버플로우 게이트 (LO) 에 의해 저장 커패시터로 효율적으로 전송되어, 강화된 높은 저항 및 손상된 저항을 야기하 는 초과 광전하의 인접한 화소로의 누설이 억압될 수 있도록 할 수 있다.
이 실시예 1 에서, 동작 범위의 확장은 높은 S/N 비를 유지하는 동안 고 휘도측에서 성취될 수 있다.
실시예 2
본 발명에 따른 고체 촬상 장치에서, 고체 촬상 장치는 2 차원 배열 (화소 수 : 640 (행) × 240 (열)) 로 화소 블록을 배열함으로써 제조된다. 여기서, 각각의 화소 블록은 7 ㎛ (길이) × 3.5 ㎛ (너비) 의 크기를 갖는 기본 화소 블록에서 광 다이오드 및 저장 커패시터를 2 × 2 로 배열함으로써 구성된다. 효율적인 화소 수는 640 (행) × 240 (열) 이다. 각각의 화소 블록에서, 부유 확산 영역 커패시턴스 (CFD) 는 3.4 fF 로 설정되고, 저장 커패시턴스 (CCS) 는 트랜치 저장 커패시터 구조를 적용함으로써 100 fF 으로 설정된다. 신호 (S1) 및 (S1 + S2) 에 대한 포화 전압은 각각 500 mV 및 1000 mV 이다. 노이즈 제거 후에 S1 및 (S1 + S2) 에 남아있는 잔여 노이즈 전압은 0.09 mV 의 값과 동일하다. S1 으로부터 (S1 + S2) 로의 스위칭 전압은 400 mV 로 설정되고, 이는 신호 (S1) 에 대한 포화 전압보다 낮다.
각각의 스위칭 지점에서 신호 (S1 + S2) 대 잔여 노이즈의 (S/N) 비는 40 dB 보다 높고, 이에 의해 높은 영상 품질을 갖는 고체 촬상 장치가 구현될 수 있다. 110 dB 의 동작 범위가 획득된다. 또한, 고 휘도의 빛으로 조사하는 동안, 광 다이오드 (PD) 를 오버플로우하는 초과 광전하가 오버플로우 게이트 (LO) 에 의해 저장 커패시터로 효율적으로 전송되어, 강화된 번짐 (blooming) 저항 및 손상된 저항을 야기하는 초과 광전하의 인접한 화소로의 누설이 억압될 수 있도록 할 수 있다.
이 실시예 2 에서, 동작 범위의 확장은 높은 S/N 비를 유지하는 동안 고 휘도측에서 성취될 수 있다.
본 발명이 상술한 실시형태에 한정되지 않는다는 것이 이해될 것이다. 예를 들면, 본 발명은, 각각의 고체 촬상 장치의 화소를 개별적으로 구성함으로써 획득될 수 있는 광학 센서 또는 각각의 고체 촬상 장치의 화소가 선형으로 배열되는 라인 센서에 적용되어, 넓은 동작 범위 및 높은 S/N 이 새롭게 획득가능하며, 본 실시형태에서의 고체 촬상 장치로의 적용에 한정되지 않는다.
또한, 저항 커패시터 등의 형태는 특별히 한정되지 않는다. DRAM (동적 랜덤 액세스 메모리) 등의 메모리 저장 커패시터의 커패시턴스를 증가시키기 위해, 지금까지 개발된 다양한 방법들이 사용될 수도 있다. 본 발명에 따른 고체 촬상 장치의 구성은, 광 다이오드 및 광 다이오드를 오버플로우하는 광전하를 저장하는 저장 커패시터가 오버플로우 게이트를 통해 접속되는 한, 제한되지 않는다. 또한 본 발명에 따른 고체 촬상 장치는 CMOS 화상 센서에 추가하여 CCD 에도 적용가능하다. 또한, 본 발명의 정신 및 그 범위를 벗어남이 없이 다양한 변화 및 변형이 본 발명에서 이루어질 수 있다.
본 발명에 따른 고체 촬상 장치는 디지털 카메라, 카메라 폰, 모니터 카메라, 내장 카메라, 스캐너 등에 사용되어, 넓은 동작 범위를 요구하는 화상 센서에 적용될 수 있다.
본 발명에 따른 고체 촬상 장치에 대한 동작 방법은 넓은 동작 범위를 요구하는 화상 센서에 대한 것에 적용될 수 있다.
본 실시형태에 따른 고체 촬상 장치는 저 휘도 측의 감도를 감소시키지 않고, 고 휘도 측의 감도를 증가시키고, 이로 인해 넓은 범위를 성취할 수 있으며, 게다가, 일반적으로 사용된 범위를 초과하는 전력 공급 전압을 사용하지 않는다. 이것은 본 고체 촬상 장치가 미래의 화상 센서의 소형화를 이루는 것을 가능하게 한다. 또한, 구성요소의 부가가 최소로 감소되기 때문에, 증가된 화소 사이즈를 초래할 가능성이 없다.
또한, 넓은 동작 범위를 실행하는 종래의 화상 센서와 다르게, 저장 주기를 고 휘도 측과 저 휘도 측 사이에서 분할하지 않고, 즉, 프레임을 스트래들 (straddling) 하지 않고, 본 실시형태는 동일한 저장 주기에서 광전하를 저장한다. 이것은 동화상의 이미지화에서 조차, 화질의 저하를 막는다.
또한, 부유 확산 영역으로부터의 누설 전류에 관해서는, 본 실시형태에 따른 화상 센서에서, (S1 + S2) 의 최소 신호는 광 다이오드로부터 포화된 전하가 되어, 화상 센서는 부유 확산 영역으로부터의 누설 전류의 전하량보다 큰 전하량을 다루게 된다. 이것은 FD 누설에 손상되지 않는 화상 센서를 제작하는데 이점을 제공한다.

Claims (21)

  1. 빛을 수신하고 광전하를 생성하는 광 다이오드;
    상기 광 다이오드에 접속되고, 저장 동작 동안에 상기 광 다이오드를 오버플로우하는 광전하를 전송하는 오버플로우 게이트; 및
    상기 저장 동작 동안에 상기 오버플로우 게이트를 통하여 전송되는 상기 광전하를 저장하는 저장 커패시터 소자를 포함하는, 광학 센서.
  2. 제 1 항에 있어서,
    상기 오버플로우 게이트는 MOS 트랜지스터 또는 접합 트랜지스터로 구성되는, 광학 센서.
  3. 제 1 항에 있어서,
    상기 오버플로우 게이트는 접합 트랜지스터로 구성되고;
    상기 접합 트랜지스터의 게이트를 형성하는 반도체 영역은 상기 광 다이오드의 표면 영역을 형성하는 반도체 영역 및 상기 광 다이오드와 상기 오버플로우 게이트가 형성되는 웰 영역에 접속되는, 광학 센서.
  4. 제 1 항에 있어서,
    상기 오버플로우 게이트는 상기 오버플로우 게이트를 형성하는 기판의 소정 깊이에 형성되고,
    상기 오버플로우 게이트는 상기 오버플로우 게이트의 채널과 동일한 도전형의 반도체 층을 갖고,
    상기 반도체 층은 배리어를 감소시켜 상기 오버플로우 게이트에서 관통하는, 광학 센서.
  5. 제 1 항에 있어서,
    상기 저장 커패시터 소자는,
    상기 광학 센서를 구성하는 반도체 기판의 표면층 부분에 형성되고, 하부 전극으로 기능하는 반도체 영역;
    상기 반도체 영역 상에 형성되는 커패시터 절연 필름; 및
    상기 커패시터 절연 필름 상에 형성되는 상부 전극을 포함하는, 광학 센서.
  6. 제 1 항에 있어서,
    상기 저장 커패시터 소자는,
    상기 광학 센서를 구성하는 기판 상에 형성되는 하부 전극;
    상기 하부 전극 상에 형성되는 커패시터 절연 필름; 및
    상기 커패시터 절연 필름 상에 형성되는 상부 전극을 포함하는, 광학 센서.
  7. 제 1 항에 있어서,
    상기 저장 커패시터 소자는,
    상기 광학 센서를 구성하는 반도체 기판에 형성되는 트렌치의 내부 벽 상에 형성되며, 하부 전극으로 기능하는 반도체 영역;
    상기 트렌치의 내부 벽을 코팅함으로써 형성되는 커패시터 절연 필름; 및
    상기 커패시터 절연 필름을 통해 상기 트렌치의 내부 벽을 임베딩함으로써 형성되는 상부 전극을 포함하는, 광학 센서.
  8. 1 차원 또는 2 차원 배열로 배열되는 복수의 화소를 포함하고,
    상기 화소 각각은 제 1 항에 기재된 광학 센서인, 고체 촬상 장치.
  9. 제 8 항에 있어서,
    상기 화소는,
    상기 광 다이오드에 접속되고, 광전하를 전송하는 전송 트랜지스터; 및
    상기 광전하가 상기 전송 트랜지스터를 통해 전송되는 부유 확산 영역을 더 포함하는, 고체 촬상 장치.
  10. 1 차원 또는 2 차원 배열로 배열되는 복수의 화소 블록을 포함하는 고체 촬상 장치로서,
    상기 복수의 화소 블록 각각은 복수의 화소 및 단일 부유 확산 영역을 포함하고,
    상기 복수의 화소 각각은,
    제 1 항에 기재된 광학 센서; 및
    광 다이오드에 접속되고 광전하를 전송하는 전송 트랜지스터를 포함하고,
    상기 부유 확산 영역은 각각의 화소에서 각각의 상기 전송 트랜지스터를 통해 각각의 상기 광 다이오드에 접속되는, 고체 촬상 장치.
  11. 제 9 항에 있어서,
    상기 전송 트랜지스터는, 상기 전송 트랜지스터를 구성하는 기판의 표면 또는 상기 표면의 근처로부터 소정의 깊이까지 형성된 상기 전송 트랜지스터의 채널과 동일한 도전형의 반도체 층을 갖는 매복 채널 트랜지스터인, 고체 촬상 장치.
  12. 제 10 항에 있어서,
    상기 전송 트랜지스터는, 상기 전송 트랜지스터를 구성하는 기판의 표면 또는 상기 표면의 근처로부터 소정의 깊이까지 형성된 상기 전송 트랜지스터의 채널과 동일한 도전형의 반도체 층을 갖는 매복 채널 트랜지스터인, 고체 촬상 장치.
  13. 제 9 항에 있어서,
    상기 부유 영역에 접속되며, 상기 저장 커패시터 소자 및 상기 부유 영역의 신호 전하를 방전하는, 리셋 트랜지스터;
    상기 부유 영역과 상기 저장 커패시터 소자 사이에 구비되는 트랜지스터;
    상기 부유 영역, 또는 상기 부유 영역과 상기 저장 커패시터 소자 양쪽의 신호 전하를 전압으로서 판독하는 증폭 트랜지스터;
    상기 증폭 트랜지스터에 접속되고, 상기 화소를 선택하는 선택 트랜지스터를 더 포함하는, 고체 촬상 장치.
  14. 제 10 항에 있어서,
    상기 부유 영역에 접속되며, 상기 저장 커패시터 소자 및 상기 부유 영역의 신호 전하를 방전하는, 리셋 트랜지스터;
    상기 부유 영역과 상기 저장 커패시터 소자 사이에 구비되는 트랜지스터;
    상기 부유 영역, 또는 상기 부유 영역과 상기 저장 커패시터 소자 양쪽의 신호 전하를 전압으로서 판독하는 증폭 트랜지스터;
    상기 증폭 트랜지스터에 접속되고, 상기 화소를 선택하는 선택 트랜지스터를 더 포함하는, 고체 촬상 장치.
  15. 제 9 항에 있어서,
    상기 부유 영역에 접속되며, 상기 저장 커패시터 소자 및 상기 부유 영역의 신호 전하를 방전하는, 리셋 트랜지스터;
    상기 부유 영역과 상기 저장 커패시터 소자 사이에 구비되는 트랜지스터;
    상기 부유 영역, 또는 상기 부유 영역과 상기 저장 커패시터 소자 양쪽의 신호 전하를 전압으로서 판독하는 증폭 트랜지스터;
    상기 증폭 트랜지스터에 접속되고, 상기 화소를 선택하는 선택 트랜지스터를 더 포함하는, 고체 촬상 장치.
  16. 제 10 항에 있어서,
    상기 부유 영역에 접속되며, 상기 저장 커패시터 소자 및 상기 부유 영역의 신호 전하를 방전하는, 리셋 트랜지스터;
    상기 부유 영역과 상기 저장 커패시터 소자 사이에 구비되는 트랜지스터;
    상기 부유 영역, 또는 상기 부유 영역과 상기 저장 커패시터 소자 양쪽의 신호 전하를 전압으로서 판독하는 증폭 트랜지스터;
    상기 증폭 트랜지스터에 접속되고, 상기 화소를 선택하는 선택 트랜지스터를 더 포함하는, 고체 촬상 장치.
  17. 제 9 항에 있어서,
    상기 부유 영역으로, 또는 상기 부유 영역과 상기 저장 커패시터 소자 양쪽으로 전송되는 광전하로부터 획득되는 전압 신호와
    상기 부유 영역, 또는 상기 부유 영역과 저장 커패시터 소자 양쪽의 리셋 레벨에서의 전압 신호
    사이의 차를 취하는, 노이즈 제거 수단을 더 포함하는, 고체 촬상 장치.
  18. 제 10 항에 있어서,
    상기 부유 영역으로, 또는 상기 부유 영역과 상기 저장 커패시터 소자 양쪽으로 전송되는 광전하로부터 획득되는 전압 신호와
    상기 부유 영역, 또는 상기 부유 영역과 저장 커패시터 소자 양쪽의 리셋 레벨에서의 전압 신호
    사이의 차를 취하는, 노이즈 제거 수단을 더 포함하는, 고체 촬상 장치.
  19. 제 17 항에 있어서,
    상기 부유 영역 및 상기 저장 커패시터 소자의 리셋 레벨에서의 전압 신호를 저장하는 저장 수단을 더 포함하는, 고체 촬상 장치.
  20. 제 18 항에 있어서,
    상기 부유 영역 및 상기 저장 커패시터 소자의 리셋 레벨에서의 전압 신호를 저장하는 저장 수단을 더 포함하는, 고체 촬상 장치.
  21. 광 다이오드 및 저장 커패시터 소자를 포함하는 광학 센서로부터의 신호를 출력하는 방법으로서,
    상기 광 다이오드의 포화 이전에, 상기 광 다이오드에 의해 생성되는 제 1 광전하를 상기 광 다이오드로 저장하는 단계;
    상기 포화 이후에, 상기 광 다이오드에 의해 생성되는 제 2 광전하를, 상기 저장 커패시터 소자로 저장하는 단계; 및
    상기 제 1 및 제 2 광전하에 기초하여, 신호를 출력하는 단계를 포함하는, 신호 출력 방법.
KR1020060073921A 2006-08-04 2006-08-04 광학 센서 및 고체 촬상 장치 KR101277990B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060073921A KR101277990B1 (ko) 2006-08-04 2006-08-04 광학 센서 및 고체 촬상 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060073921A KR101277990B1 (ko) 2006-08-04 2006-08-04 광학 센서 및 고체 촬상 장치

Publications (2)

Publication Number Publication Date
KR20080012697A true KR20080012697A (ko) 2008-02-12
KR101277990B1 KR101277990B1 (ko) 2013-06-27

Family

ID=39340776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060073921A KR101277990B1 (ko) 2006-08-04 2006-08-04 광학 센서 및 고체 촬상 장치

Country Status (1)

Country Link
KR (1) KR101277990B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160008287A (ko) * 2014-07-14 2016-01-22 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102515664B1 (ko) 2016-03-08 2023-03-29 삼성전자주식회사 Led 플리커 완화 기능을 가지는 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 처리 시스템

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3592106B2 (ja) 1998-11-27 2004-11-24 キヤノン株式会社 固体撮像装置およびカメラ
JP3796412B2 (ja) 2000-02-28 2006-07-12 キヤノン株式会社 撮像装置
JP3558589B2 (ja) 2000-06-14 2004-08-25 Ｎｅｃエレクトロニクス株式会社 Ｍｏｓ型イメージセンサ及びその駆動方法
JP3984814B2 (ja) 2001-10-29 2007-10-03 キヤノン株式会社 撮像素子、その撮像素子を用いた放射線撮像装置及びそれを用いた放射線撮像システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160008287A (ko) * 2014-07-14 2016-01-22 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서

Also Published As

Publication number Publication date
KR101277990B1 (ko) 2013-06-27

Similar Documents

Publication Publication Date Title
EP2942813B1 (en) Optical sensor and solid-state imaging device
US8184191B2 (en) Optical sensor and solid-state imaging device
JP4497366B2 (ja) 光センサおよび固体撮像装置
JP4499819B2 (ja) 固体撮像装置
KR101257526B1 (ko) 광 센서, 고체 촬상 장치, 및 고체 촬상 장치의 동작 방법
CN101123670B (zh) 光学传感器和固体成像器件
JP5066704B2 (ja) 固体撮像装置、および固体撮像装置の動作方法
KR101105617B1 (ko) 고체 촬상 장치, 라인 센서, 광 센서 및 고체 촬상 장치의동작 방법
US9490373B2 (en) Solid-state imaging device and electronic apparatus with improved storage portion
JP2006217410A5 (ko)
US10332928B2 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
US9287305B2 (en) Global shutter bulk charge modulated device
EP2448253A1 (en) Solid-state imaging device and camera
JP2013080797A (ja) 固体撮像装置およびカメラ
WO2017043343A1 (ja) 固体撮像装置および電子機器
WO2021201000A1 (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP4844032B2 (ja) 撮像装置
JP2010114275A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
KR101277990B1 (ko) 광학 센서 및 고체 촬상 장치
JP4631661B2 (ja) 固体撮像素子
KR100769563B1 (ko) 누설 전류를 감소시킨 이미지 센서
JP2020080377A (ja) 固体撮像装置
JP2013175529A (ja) 固体撮像装置、及び電子機器
JP6526115B2 (ja) 固体撮像装置
US20120080731A1 (en) Photodetector isolation in image sensors

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160321

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 7