JP6526115B2 - 固体撮像装置 - Google Patents

Description

本発明は、固体撮像装置に関する。

特許文献１には、位相差検出方式の焦点検出機能を付加した固体撮像装置として、Ｎ個の隣接する画素を一つの集合として、同一集合に属するＮ個の画素の上に１つのマイクロレンズを配置した構成を有する固体撮像装置が開示されている。

特開２００１−２５０９３１号公報

特許文献１に記載された固体撮像装置では、画素を構成するトランジスタが受光面側に配置されているので、トランジスタや配線パターンによって受光部の面積が制限される。そのため、画素サイズの縮小が進むと、充分な感度を得ることが難しくなる。

本発明は、上記の課題認識を契機としてなされたものであり、各マイクロレンズに対して複数の画素が割り当てられた構成を有する固体撮像装置における感度の向上に有利な技術を提供することを目的とする。

本発明の１つの側面は、互いに反対側の面である第１面および第２面を有する半導体基板を含む固体撮像装置に係り、前記固体撮像装置は、各々が前記半導体基板に前記第１面に沿って配置された複数の光電変換部を含む複数の画素集合と、前記半導体基板の前記第１面の側に配置された配線層と、前記半導体基板の前記第２面の側に配置された複数のマイクロレンズと、を備え、前記複数のマイクロレンズの各々は、前記複数の画素集合のうち対応する１つの画素集合の前記複数の光電変換部に対して設けられ、前記複数の画素集合の各々は、前記第２面に沿って延在する半導体層を有し、前記複数の光電変換部の各々は、前記半導体層と前記第１面との間に第１導電型の第１半導体領域を有し、前記第１半導体領域は、電荷を蓄積する領域を含み、前記複数の画素集合の各々において、前記複数の光電変換部のそれぞれの前記第１半導体領域の間かつ前記半導体層と前記第１面との間に第２導電型の第２半導体領域が配置され、前記複数の光電変換部の間に前記第１導電型の第３半導体領域が配置され、平面視において、前記半導体層、前記第２半導体領域および前記第３半導体領域が相互に重なる部分を有し、前記部分において、前記半導体層から前記第３半導体領域まで前記第２半導体領域が延在している。

本発明によれば、各マイクロレンズに対して複数の画素が割り当てられた構成を有する固体撮像装置における感度の向上に有利な技術が提供される。

第１実施形態の画素集合の構成例を示す平面図。 画素の回路構成（等価回路）を例示する図。 図１（ａ）のＡＢ線に沿った断面図。 配線層側から見た画素集合の構成例を示す図。 第２実施形態の画素集合の構成例を示す平面図。 図５（ｃ）のＡＢ線に沿った断面図。 配線層側から見た画素集合の構成例を示す図。 第４実施形態の画素集合の構成例を示す断面図。 第４実施形態の画素集合の構成例を示す断面図。 第５実施形態の画素の回路構成（等価回路）を例示する図。 第６実施形態の画素集合の構成例を示す断面図。 実施形態の固体撮像装置の構成を模式的に示す図。

図１〜図４、図１２を参照しながら本発明の第１実施形態の固体撮像装置を説明する。図１２（ａ）、図１２（ｂ）は、それぞれ本発明の代表的な実施形態の固体撮像装置１の構成を模式的に示す断面図、平面図である。固体撮像装置１は、互いに反対側の面である第１面１１および第２面１２を有する半導体基板１０を含む。図１２（ｂ）は、固体撮像装置１を第２面１２の側から見た図である。固体撮像装置１は、複数の画素集合５０が配列された画素アレイ２０と、各画素集合５０に対して１つのマイクロレンズ３０が割り当てられるように配置された複数のマイクロレンズ３０とを備えている。各画素集合５０は、複数の画素５１、５２、５３、５４を含み、各画素は、光電変換部ＰＤ、および、当該画素における回路の一部を構成する配線パターン６０を含む。光電変換部ＰＤは、半導体基板１０に形成され、配線パターン６０は、半導体基板１０の第１面１１の側に配置され、複数のマイクロレンズ３０は、半導体基板１０の第２面１２の側に配置されている。固体撮像装置１は、ＭＯＳ型イメージセンサとして実施されてもよいし、ＣＣＤイメージセンサとして実施されてもよいし、他のイメージセンサとして実施されてもよい。

図１には、画素集合５０の２つの構成例が示されている。点線は、各画素５１、５２、５３、５４の領域を示している。図１（ａ）に示す構成例は、１つのマイクロレンズ３０に対して２つの画素５１、５２が割り当てられた例、即ち、画素集合５０が２つの画素５１、５２で構成された例である。図１（ｂ）に示す構成例は、１つのマイクロレンズ３０に対して４つの画素５１、５２、５３、５４が割り当てられた例、即ち、画素集合５０が４つの画素５１、５２、５３、５４で構成された例である。なお、画素集合５０を構成する画素の個数や配置は、図１（ａ）、（ｂ）に示す構成例に限定されるものではない。

複数の画素を含む１つの画素集合５０に対して１つのマイクロレンズ３０が割り当てられた構成により、固体撮像装置１の撮像面に被写体の像を形成するための撮影レンズの瞳における互いに異なる領域を通過した光を該複数の画素で検出することができる。説明の便宜のために、撮影レンズの瞳における互いに異なる領域を第１領域、第２領域とし、各画素集合５０における複数の画素が第１画素、第２画素を含むものとする。第１領域を通過した光を複数の画素集合５０のそれぞれの第１画素で検出することによって第１像が得られ、第２領域を通過した光を複数の画素集合５０のそれぞれの第２画素で検出することによって第２像が得られる。第１像と第２像とのずれから、撮影レンズによって形成される像と固体撮像装置１の撮像面とのずれ量（即ちデフォーカス量）または被写体までの距離を検出することができる。このような方式は、位相差検出方式と呼ばれる。図１（ａ）の例では、例えば、各画素集合５０の画素５１の信号から第１像が得られ、各画素集合５０の画素５２の信号から第２像が得られる。図１（ｂ）の例では、例えば、各画素集合５０の画素５１、５２（または５１、５３）の信号を加算することによって第１像が得られ、各画素集合５０の画素５３、５４（または５２、５４）の信号を加算することによって第２像が得られる。図１（ｂ）の例では、信号を加算する画素を変えることで、縦方向および横方向に関して位相差を検出することができる。なお、通常の撮像動作では、１つのマイクロレンズ３０の下にある全ての画素の信号が加算されうる。

図２は、画素集合５０を構成する各画素の回路構成（等価回路）を例示する図である。画素２０１は、少なくとも、光電変換部（例えばフォトダイオード）ＰＤと配線パターンとを含む。光電変換部ＰＤは、入射光の光電変換により発生する電荷を蓄積する。固体撮像装置１がＭＯＳ型イメージセンサとして構成される場合は、配線パターンは、例えば、制御線２０８、２０９、２１０、垂直出力線２１２などを構成する配線パターンや、トランジスタ同士を接続する配線パターンを含みうる。固体撮像装置１がＣＣＤイメージセンサとして構成される場合、配線パターンは、例えば、垂直ＣＣＤの駆動パルスを伝送する配線パターンを含みうる。

図２には、固体撮像装置１がＭＯＳ型イメージセンサとして構成される場合における画素の一例が示されている。画素２０１は、光電変換部ＰＤの他に、転送トランジスタ２０３、フローティングディフュージョン２０４、リセットトランジスタ２０６、選択トランジスタ２０７、増幅トランジスタ２０５を含みうる。リセットトランジスタ２０６は、電源線２１１とフローティングディフュージョン２０４との間に接続されている。リセットトランジスタ２０６は、制御線（リセット信号線）２０９にリセットパルスが印加されることに応じて、フローティングディフュージョン２０４の電位をリセット電位にリセットする。転送トランジスタ２０３は、制御線（転送信号線）２０８に転送パルスが印加されることに応じて、光電変換部ＰＤに蓄積された電荷をフローティングディフュージョン２０４に転送する。これにより、フローティングディフュージョン２０４の電位が変化する。増幅トランジスタ２０５は、フローティングディフュージョン２０４の電位に応じた信号を垂直出力線２１２に出力する。増幅トランジスタ２０５は、垂直出力線２１２に直列に接続された電流源２１３とともにソースフォロア増幅器を構成する。選択トランジスタ２０７は、読み出し対象行の画素を選択するためのトランジスタであり、制御線（行選択線）２１０がアクティブレベルである間、読み出し対象行の画素が選択される。

なお、転送トランジスタ２０３の２つの拡散領域（ソース、ドレイン）の一方は、光電変換部ＰＤと共通化され、他方は、フローティングディフュージョン２０４と共通化されている。転送トランジスタ２０３のゲート電極は、光電変換部ＰＤに蓄積された電荷をフローティングディフュージョン２０４に転送するチャネルを形成する。

図３は、図１（ａ）のＡＢ線に沿った断面図である。図３を参照しながら第１実施形態の固体撮像装置１あるいは画素集合５０の構成を説明する。図３に示す例では、ｎ型の半導体基板１０が用いられている。互いに異なる画素集合５０の間では、深いｐウェル３０２によって画素と画素とが分離されている。同一の画素集合５０の中では、深いｐウェル３１２によって画素と画素とが分離されている。ｐウェル３０２、３１２が形成されない領域に光電変換部ＰＤが形成されている。光電変換部ＰＤは、ｎ領域３０１と、信号電荷を蓄積するためのｎ＋領域３０３を含む。光電変換部ＰＤは、ｎ＋領域３０３から見て第１面の側（配線層側）に配置されたｐ＋領域３０４と、ｎ領域３０１から見て第２面の側（受光面側）に配置されたｐ＋領域３０５とを含み、埋め込みフォトダイオードとして構成されている。受光面側のｐ＋領域３０５は、画素アレイの全域にわたっている。ゲート電極３０７は、光電変換部ＰＤの電荷蓄積領域であるｎ＋領域３０４からフローティングディフュージョン２０４に電荷を転送する転送トランジスタ２０３のゲート電極である。ゲート電極３０７は第１面にゲート絶縁膜（不図示）を介して配置されている。また、ＦＤ２０４はｎ領域である。

図３では、画素集合５０あるいは画素を構成するトランジスタのうち転送トランジスタのみが示されているが、図１（ａ）のＡＢ線に沿った断面において、他のトランジスタが配置されてもよい。半導体基板１０の第１面１１の側には、配線層３０８が配置されている。配線層３０８は、絶縁膜３２０中に配線パターン６０が配置された構造を有する。半導体基板１０の第２面１２の側には、マイクロレンズ３０が配置されている。マイクロレンズ３０と半導体基板１０との間にはカラーフィルタ３１０が配置されうる。カラーフィルタ３１０と半導体基板１０との間には絶縁層３１１が配置されうる。絶縁層３１１は、マイクロレンズ３０の焦点距離に応じてマイクロレンズ３０と半導体基板１０との距離を規定する。

光電変換部ＰＤの電荷蓄積領域であるｎ＋領域３０３は、リセット時に完全空乏化された後、光入射に応じて光電変換により生じた電子が蓄積される。そのため、光電変換部ＰＤは、フローティングディフュージョン２０４および隣接する画素の光電変換部ＰＤとの分離が保たれる範囲で隣接する光電変換部ＰＤに近づけて、なるべく広い面積が確保されうる。図３において、光電変換部ＰＤの面積は、第１面１１側（配線層３０８側）よりも第２面１２側（受光面あるいはマイクロレンズ３０側）が広い。これにより、入射光を効率よく光電変換し、発生した電荷を光電変換部ＰＤに蓄積することができる。ここでいう面積は、第１面あるいは第２面に平行な面における面積である。

図４には、配線層３０８の側から見た画素集合５０の４つの構成例が示されている。図４（ａ）、（ｃ）、（ｄ）は、図１（ａ）に示す構成例に対応し、図４（ｂ）は、図１（ｂ）に示す構成例に対応する。図４（ａ）〜（ｄ）の外枠の点線は、画素集合５０の境界線を示している。なお、図４（ａ）〜（ｄ）では、図２で説明した回路構成のうち光電変換部ＰＤ、転送トランジスタのゲート電極３０７、およびフローティングディフュージョン２０４のみが示されている。それ以外の増幅トランジスタ、リセットトランジスタ、選択トランジスタおよび配線パターンは示されていない。図４（ａ）〜（ｄ）において、４０４、４０５はコンタクトホールを示している。なお、図４（ａ）が図３に対応している。図４（ｄ）については後に詳述する。

第１実施形態によれば、配線パターン６０は半導体基板１０の第１面１１の側に配置され、マイクロレンズ３０は半導体基板１０の第２面１２の側に配置されるので、配線パターン６０による遮光がなく、受光が可能な領域を大きくすることができる。更に、第１実施形態によれば、画素集合５０がトランジスタなどの回路素子を含む場合において、該回路素子が半導体基板１０の第１面１１の側に配置されるので、該回路素子による遮光がなく、受光が可能な領域を大きくすることができる。

図５〜図７を参照しながら本発明の第２実施形態の固体撮像装置を説明する。ここで言及しない事項は、第１実施形態に従いうる。図５には、第２実施形態における画素集合５０の３つの構成例が示されている。第２実施形態では、各画素集合５０は、複数の光電変換部として、第１光電変換部と、該第１光電変換部を取り囲むように配置された複数の第２光電変換部とを含む。

図５（ａ）の例では、１つの画素集合５０がそれぞれ光電変換部を含む３つの画素５０２、５０３、５０４で構成され、３つの画素５０２、５０３、５０４に対して１つのマイクロレンズ３０が形成されている。図５（ｂ）の例では、１つの画素集合５０がそれぞれ光電変換部を含む５つの画素５０５〜５０９で構成され、５つの画素５０５〜５０９に対して１つのマイクロレンズ３０が形成されている。図５（ｃ）の例では、１つの画素集合５０がそれぞれ光電変換部を含む９つの画素５１０〜５１８で構成され、９つの画素５１０〜５１８に対して１つのマイクロレンズ３０が形成されている。

図５（ａ）の例では、第１光電変換部を含む画素５０４が、それぞれ第２光電変換部を含む２つの画素５０２、５０３によって取り囲まれている。即ち、第１光電変換部が２つの第２光電変換部によって取り囲まれている。図５（ｂ）の例では、第１光電変換部を含む画素５０９が、それぞれ第２光電変換部を含む４つの画素５０５〜５０８によって取り囲まれている。即ち、第１光電変換部が４つの第２光電変換部によって取り囲まれている。図５（ｃ）の例では、第１光電変換部を画素５１４が、それぞれ第２光電変換部を含む８つの画素５１０〜５１３、５１５〜５１８によって取り囲まれている。即ち、第１光電変換部が８つの第２光電変換部によって取り囲まれている。

このような構成では、マイクロレンズ３０と半導体基板１０との間に画素の配線パターンを配置する場合には、第２光電変換部によって取り囲まれている第１光電変換部の信号を読み出すための配線パターンによって第２光電変換部が遮光されうる。一方、本発明のように、配線パターンを半導体基板１０の第１面１１の側に配置し、マイクロレンズ３０を半導体基板１０の第２面１２の側に配置する構成によれば、配線パターンによって半導体基板１０あるいは光電変換部が遮光されない。よって、受光領域（光を受けることができる領域）を大きくすることができ、これにより感度を向上させることができる。

図６は、図５（ｃ）のＡＢ線に沿った断面図である。図６に示す例では、１つのマイクロレンズ３０に対応する１つの画素集合５０が３つの画素５１３、５１４、５１５を含む。各画素５１３、５１４、５１５は、転送トランジスタのゲート電極３０７、フローティングディフュージョン２０４、不図示のトランジスタ（例えば、リセットトランジスタ、増幅トランジスタ、選択トランジスタ）および配線パターン６０を含む。画素５１４がその周囲の画素５１３、５１５等の画素によって取り囲まれた構成においても、それによって光電変換部ＰＤが圧迫されることがなく、遮光されることもない。

図７には、配線層３０８の側から見た画素集合５０の３つの構成例が示されている。なお、図７（ａ）〜（ｃ）では、図２で説明した回路構成のうち光電変換部ＰＤ、転送トランジスタのゲート電極３０７、およびフローティングディフュージョン２０４のみが示されている。それ以外の増幅トランジスタ、リセットトランジスタ、選択トランジスタおよび配線パターンは示されていない。図７（ａ）が図５（ａ）、図７（ｂ）が図５（ｂ）、図７（ｃ）が図５（ｃ）にそれぞれ対応している。

図１、図３および図４を参照しながら本発明の第３実施形態の固体撮像装置を説明する。ここで言及しない事項は、第１実施形態にしたがいうる。第３実施形態は、画素を構成する少なくとも一つの回路素子（例えば、能動素子）の少なくとも一部分が１つのマイクロレンズ３０に対応する１つの画素集合５０における光電変換部ＰＤと光電変換部ＰＤとの間に配置されている。従来のようにマイクロレンズ３０と半導体基板１０との間に回路素子（および配線パターン）が配置された構成では、光電変換部ＰＤと光電変換部ＰＤとの間に回路素子を配置すると、受光領域が小さくなる。一方、第３実施形態によれば、画素を構成する少なくとも一つの回路素子（例えば、能動素子）の少なくとも一部分が１つの画素集合５０における光電変換部ＰＤ、ＰＤの間に配置された構成においても、それによって受光領域が小さくなることはない。よって、感度の低下を抑えることができる。

例えば、図１（ａ）、図３および図４（ａ）に示された構成例では、画素５１の転送トランジスタ２０３のゲート電極３０７が画素５１の光電変換部ＰＤとその隣の画素５２の光電変換部ＰＤとの間の分離領域に形成されている。このような配置でも回路素子および配線層３０８が受光面と逆側にあるため、感度の低下は生じない。また、このような配置が許されると、配線層３０８側から見て並進対称なレイアウトが可能となるので、光電変換部ＰＤからフローティングディフュージョン２０４への電荷の転送方向を全画素で同一方向にすることができる。

並進対称なレイアウトは、マスクと半導体基板に既に形成されたパターンとのミスアライメントが生じた時の画素ごとの特性ばらつきを低減するために有利である。例えば、図４において、アクティブ領域とポリシリコンのパターニング用のマスクとのミスアライメントが生じ、転送トランジスタのゲート電極３０７が右にシフトした場合を考える。図４（ａ）のような並進対称なレイアウトにおいては、全ての画素で同じ方向のシフトを生じるため、画素間での特性ばらつきは小さい。一方、図４（ｃ）のような並進対称性でないレイアウトでは、左の画素ではフローティングディフュージョン２０４の面積が拡大し光電変換部ＰＤの面積が縮小し、右の画素では光電変換部ＰＤの面積が拡大しフローティングディフュージョン２０４の面積が縮小する。したがって、画素ごとに特性がばらつくという問題が生じる。

また、要求される転送特性を得るために、一般的に、ｎ＋領域３０３、ｐ＋領域３０４を形成する際には、不純物イオンは半導体基板に対してその法線方向から傾斜させた角度で注入される。電荷の転送方向が全ての画素で共通である場合、ｎ＋領域３０３、ｐ＋領域３０４を形成するための不純物注入をそれぞれ１度で行うことができる。よって、全ての画素で同じ条件で不純物を注入することができるので、画素間での転送特性ばらつきは小さい。それに対し、電荷の転送方向が全ての画素で共通でない場合、ｎ＋領域３０３、ｐ＋領域３０４を形成するための不純物注入をそれぞれ複数回に分けて角度を変えて行う必要がある。よって、ドーズ量や注入角度の製造ばらつきが避けられず、画素ごとに転送特性がばらつく原因となる。ばらつきは、本願のように光電変換部を焦点検出として用いる場合には、焦点検出の精度を低下させうる。したがって、転送特性のばらつきを抑えるためには、電荷の転送方向を全画素で統一することが望ましい。

図８および図９を参照しながら本発明の第４実施形態の固体撮像装置を説明する。ここで言及しない事項は、第１、第２実施形態に従いうる。第４実施形態は、第１、第２実施形態における特徴に加えて、画素間の分離方法に関する特徴を有する。図８、図９に示す構成において、１つのマイクロレンズ３０に対応する画素集合５０に属する複数の画素に対しては、１つの色のカラーフィルタ３１０が設けられる。通常の撮像時は、典型的には、１つのマイクロレンズ３０に対応する画素集合５０に属する複数の画素の信号が加算され読み出される。そのため、撮像機能を重視する場合、１つのマイクロレンズ３０に対応する画素集合５０に属する複数の画素間で信号を厳密に分離する必要はない。逆に、分離を厳しくすると、１つのマイクロレンズ３０に対応する画素集合５０に属する複数の光電変換部の間に入射した光によって生成した電荷がどの光電変換部にも達せず蓄積されず、感度が低下しうる。一方で、異なるマイクロレンズに対応する画素、即ち異なる画素集合に属する画素には、異なる色のカラーフィルタが付加されており、撮像時には加算されず別の信号として読み出されるため、これらの画素間の分離が不完全であると、混色の原因となる。以上を考慮して、第４実施形態では、同一の画素集合に属する画素と画素との分離方法と、異なる画素集合に属する画素と画素との分離方法とを異ならせている。

図８の構成において、８０１は同一の画素集合５０に属する画素５１、５２の光電変換部ＰＤ間の最小幅であり、８０２は異なる画素集合５０の属する画素と画素との間における光電変換部ＰＤ間の最小距離である。最小幅８０１が最小幅８０２よりも小さいことが特徴である。このような構成によれば、同一のマイクロレンズ３０に対応する画素、即ち同一の画素集合５０に属する画素の光電変換部ＰＤ間の分離領域で発生した電荷は、いずれかの光電変換部ＰＤによって蓄積されやすく、感度の向上に寄与する。一方、異なるマイクロレンズ３０に対応する画素、即ち異なる画素集合５０に属する画素の光電変換部ＰＤ間の分離領域で発生した電荷は、いずれかの光電変換部ＰＤにも蓄積されにくく、混色の防止に寄与する。

図９の構成では、異なるマイクロレンズ３０に対応する画素、即ち異なる画素集合５０に属する画素の光電変換部ＰＤの間にｐ＋領域９０１が配置されている。ｐ＋領域９０１を設けることによって電位勾配が形成され、ｐ＋領域９０１より右側で発生した電荷は右側の光電変換部ＰＤに蓄積され、左側で発生した電荷は左側の光電変換部ＰＤに蓄積される。ｐ＋領域９０１を乗り越えた電荷の移動は発生せず、混色が低減する。なお、ｐ＋領域９０１の深さは配線層３０８側の基板表面、即ち第１面１１まで達していてもよい。

ｐ＋領域９０１を設けることの技術思想は、より一般的には、次のように説明されうる。同一の画素集合５０に属する画素と画素との間における光電変換部ＰＤのｎ領域３０１（第１導電型の半導体領域）間の距離が最小であるｎ領域３０１間の領域Ｒ１におけるｐ型不純物濃度（第２導電型の不純物濃度）の最大値をＣ１とする。また、異なる画素集合５０に属する画素と画素との間における光電変換部ＰＤのｎ領域３０１間の距離が最小であるｎ領域３０１間の領域Ｒ２におけるｐ型不純物濃度（第２導電型の不純物濃度）の最大値をＣ２とする。ここで、ｎ領域３０１は、信号電荷が蓄積可能な半導体領域である。領域Ｒ１は、ｐウェル３１２であり、領域Ｒ２には、ｐウェル３０２にＰ型の不純物を注入して形成されたｐ＋領域９０１が設けられている。よって、領域Ｒ１におけるＰ型不純物濃度（第２導電型の不純物濃度）の最大値Ｃ１は、領域Ｒ２におけるｐ型不純物濃度（第２導電型の不純物濃度）の最大値Ｃ２より小さい。

図１０を参照しながら本発明の第５実施形態の固体撮像装置を説明する。ここで言及しない事項は、第１〜第４実施形態に従いうる。第５実施形態では、２つの光電変換部ＰＤが１つのフローティングディフュージョン２０４および増幅トランジスタ２０５を共有している。このような構成によれば、２つの光電変換部ＰＤからの信号が等しい経路を経由して出力されるため、ノイズ等が等しくなり、信号の精度が向上する。

図１０の回路において、例えば、図９に示されたような２つの拡散領域（フローティングディフュージョン２０４として示された領域）を配線パターンで結合して１つのフローティングディフュージョンを構成することが可能である。しかしながら、このような配線パターンを用いると寄生容量が付加し、フローティングディフュージョンの容量が増大してしまう。そこで、フローティングディフュージョンを構成する２つの拡散領域を相互に近い位置に配置することが好ましい。図４（ｄ）に示している構成によって、２つの拡散領域を接続する配線長を短くすることができるため、フローティングディフュージョンの容量をより小さくすることができる。

光電変換部ＰＤで蓄積された電荷は、フローティングディフュージョンにおいて電圧に変換され、増幅トランジスタの入力に伝えられる。フローティングディフュージョンの容量が小さければ、少ない電荷を大きな信号電圧に変換できる。そのため、フローティングディフュージョン以降の読み出し回路で乗ってくるノイズの影響を受けにくくなり、Ｓ／Ｎを改善することが可能である。

図１１を参照しながら本発明の第６実施形態の固体撮像装置を説明する。ここで言及しない事項は、第１〜第５実施形態に従いうる。図１１は、図１０に示された回路構成における２つの光電変換部ＰＤと転送トランジスタ２０３のゲート電極とフローティングディフュージョン２０４の物理的な構成例を示す断面図である。フローティングディフュージョン２０４は、画素集合５０において、画素５１の光電変換部ＰＤと画素５２の光電変換部ＰＤとの間に配置されている。このような構成は、２つの拡散領域を接続する構成におけるような配線パターンが不要であり、フローティングディフュージョンの容量の低減に寄与する。

次に、第７実施形態として、撮像と焦点検出以外の機能を付加した固体撮像装置について説明する。複数の画素を含む１つの画素集合に対して１つのマイクロレンズを形成した構成において、ダイナミックレンジ拡大機能を付加することができる。光電変換部に蓄積される電荷と固体撮像装置の最終的な出力電圧の比を電荷変換係数と呼ぶ。光電変換部に蓄積される電荷が等しいとすると、電荷変換係数が大きいほど、出力電圧が大きい。ここで、同一マイクロレンズの下に形成された複数の画素の少なくとも１つの画素の電荷変換係数を他の画素より小さくするように設計する。すると、電荷変換係数が小さい画素では、同じ大きさの電荷を受け取っても、出力電圧が低い。したがって、出力電圧範囲が固定されている場合、電荷変換係数の小さな画素では、電荷変換係数の大きな画素の飽和電荷量よりも多くの電荷を読み出すことができる。それに対して、低輝度領域では、小さな信号電荷でも大きな出力電圧が得られる、電荷変換係数の大きな画素の方が、Ｓ／Ｎの点で有利である。そこで、低輝度領域では、電荷変換係数の大きな画素の出力を利用し、これらの画素の出力が飽和するような高輝度領域において、電荷変換係数の低い画素の出力を利用する。このようにして、電荷変換係数の値が異なる複数の画素出力を組み合わせることによって、ダイナミックレンジを拡大することが可能である。

それ以外に、ストロボ調光用の画素として、一部の画素にグローバル電子シャッター機能を持たせることなども考えられる。メモリを含めた能動素子を、一部の画素を構成する素子に付け加えることによって、このような機能を実現することができる。

以下、上記の各実施形態に係る固体撮像装置の応用例として、該固体撮像装置が組み込まれたカメラについて例示的に説明する。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラは、上記の実施形態として例示された本発明に係る固体撮像装置と、該固体撮像装置から出力される信号を処理する処理部とを含む。該処理部は、例えば、Ａ／Ｄ変換器、および、該Ａ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。

１：固体撮像装置、１０：半導体基板、１１：第１面、１２：第２面、２０：画素アレイ、３０：マイクロレンズ、５０：画素集合、ＰＤ：光電変換部

Claims (5)

1. 互いに反対側の面である第１面および第２面を有する半導体基板を含む固体撮像装置であって、
   各々が前記半導体基板に前記第１面に沿って配置された複数の光電変換部を含む複数の画素集合と、
   前記半導体基板の前記第１面の側に配置された配線層と、
   前記半導体基板の前記第２面の側に配置された複数のマイクロレンズと、を備え、
   前記複数のマイクロレンズの各々は、前記複数の画素集合のうち対応する１つの画素集合の前記複数の光電変換部に対して設けられ、
   前記複数の画素集合の各々は、前記第２面に沿って延在する半導体層を有し、前記複数の光電変換部の各々は、前記半導体層と前記第１面との間に第１導電型の第１半導体領域を有し、前記第１半導体領域は、電荷を蓄積する領域を含み、
   前記複数の画素集合の各々において、前記複数の光電変換部のそれぞれの前記第１半導体領域の間かつ前記半導体層と前記第１面との間に第２導電型の第２半導体領域が配置され、
   前記複数の光電変換部の間に前記第１導電型の第３半導体領域が配置され、
   平面視において、前記半導体層、前記第２半導体領域および前記第３半導体領域が相互に重なる部分を有し、
   前記部分において、前記半導体層から前記第３半導体領域まで前記第２半導体領域が延在している
   ことを特徴とする固体撮像装置。
2. 前記半導体層は、前記複数の光電変換部の各々を埋め込み型とするように配置されている、
   ことを特徴とする請求項１に記載の固体撮像装置。
3. 前記半導体層は、前記第２導電型の半導体領域である、
   ことを特徴とする請求項１又は２に記載の固体撮像装置。
4. 前記複数の画素集合は、第１方向に沿って隣り合うように配置された第１画素集合および第２画素集合と、前記第１方向に対して交差する第２方向に沿って前記第２画素集合に対して隣り合うように配置された第３画素集合とを含み、前記複数のマイクロレンズは、前記第１画素集合、前記第２画素集合および前記第３画素集合にそれぞれ対応する第１マイクロレンズ、第２マイクロレンズおよび第３マイクロレンズを含み、
   前記第２マイクロレンズは、前記第１マイクロレンズに接し、前記第３マイクロレンズは、前記第１マイクロレンズから離隔している、
   ことを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置。
5. 前記第３マイクロレンズは、前記第２マイクロレンズに接している、
   ことを特徴とする請求項４に記載の固体撮像装置。